CN101887395B - 存储器存取方法与应用其的存储器存取装置及中央处理器 - Google Patents

Abstract

一种存储器存取方法，包括下列步骤。撷取两指令。分别解码两指令以取得两操作字段及两地址字段。两操作字段指示存取存储器的操作形式。一地址字段包括对应至第一存储区块的第一高位地址与对应至第一存储区块的第一存储单元的第一低位地址。另一地址字段包括对应至第二存储区块的第二高位地址与对应至第二存储区块的第二存储单元第二低位地址。判断两操作字段是否相同，并判断第一及第二高位地址是否相同，藉以判断出两指令是否对相同的存储区块进行相同的操作形式。若是，则对所对应的存储区块同时执行两操作字段所指示的操作形式。

Description

存储器存取方法与应用其的存储器存取装置及中央处理器

技术领域

本发明是有关于一种存储器存取方法与应用其的存储器存取装置及中央处理器，且特别是有关于一种能合并多个指令来对一存储器进行存取的存储器存取方法与应用其的存储器存取装置及中央处理器。

背景技术

存储器存取装置为一种能用以存取一存储器的装置。此种存储器存取装置通常能由处理器(processor)所实现。处理器的指令集通常有多种指令，如读取(read or load)指令或写入(write or store)指令。处理器依据此些指令来对存储器进行不同操作形式的存取，如依据上述的读取指页及写入指令来对存储器进行读取操作或写入操作。

处理器所存取的存储器可具有多个存储区块，而各存储区块具有多个存储单元。各存储区块的大小被称之为存储器字(memory word)，而各存储单元的大小例如为字节(byte)。

然而，各种指令所使用的存储器宽度并不相同，例如：读取指令可用以读取一个存储单元的大小，而写入指令可用以写入四个存储单元的大小。换言之，当处理器在存取存储器时，并不是每种指令都使用最大的存储器宽度(一个存储区块所包含的存储单元的总数量)。

举例来说，当处理器在存取存储区块的其中一个存储单元时，处理器会读取所对应的一整个存储区块，再从此存储区块中选出所需的一个存储单元。故知，此时处理器虽然只需取得一个存储器单元，但其所读取的此存储区块还包含其它未被使用的存储单元。如此，将会降低处理器于存取存储器时的执行效率。因此，如何能增加存取存储器时的执行效率，乃业界所致力的课题之一。

发明内容

本发明是有关于一种存储器存取方法与应用其的存储器存取装置及中央处理器，能增加存取存储器时的执行效率。

根据本发明的第一方面，提出一种存储器存取方法，用以存取一存储器。存储器具有多个存储区块，各存储区块具有多个存储单元。此方法包括下列步骤。首先，至少撷取一第一指令及一第二指令。接着，解码第一指令以取得一第一操作字段及一第一地址字段，并解码第二指令以取得一第二操作字段及一第二地址字段。第一操作字段及第二操作字段指示存取存储器的操作形式。第一地址字段包括对应至一第一存储区块的一第一高位地址与对应至第一存储区块的一第一存储单元的一第一低位地址。第二地址字段包括对应至一第二存储区块的一第二高位地址与对应至第二存储区块的一第二存储单元的一第二低位地址。然后，判断第一操作字段及第二操作字段是否相同，并判断第一高位地址及第二高位地址是否相同，藉以判断出第一指令及第二指令是否为对相同的存储区块进行相同的操作形式的两指令。之后，当第一指令及第二指令为对相同的存储区块进行相同的操作形式的两指令时，对所对应的存储区块执行第一操作字段或第二操作字段所指示的操作形式。

根据本发明的第二方面，提出一种存储器存取装置，用以存取一存储器。存储器具有多个存储区块，各存储区块具有多个存储单元。此存储器存取装置包括一撷取单元、一解码单元、一判断单元、及一执行单元。撷取单元用以至少撷取一第一指令及一第二指令。解码单元用以解码第一指令以取得一第一操作字段及一第一地址字段，并解码第二指令以取得一第二操作字段及一第二地址字段。第一地址字段包括对应至一第一存储区块的一第一高位地址与对应至第一存储区块的一第一存储单元的一第一低位地址。第二地址字段包括对应至一第二存储区块的一第二高位地址与对应至第二存储区块的一第二存储单元的一第二低位地址。判断单元用以判断第一操作字段及第二操作字段是否相同，并判断第一高位地址及第二高位地址是否相同，藉以判断出第一指令及第二指令是否为对相同的存储区块进行相同的操作形式的两指令。执行单元用以当判断单元判定第一指令及第二指令为对相同的存储区块进行相同的操作形式的两指令时，对所对应的存储区块执行第一操作字段或第二操作字段所指示的操作形式。

根据本发明的第三方面，提出一种中央处理器(Central Processor Unit，CPU)，包括一存储器及一存储器存取装置。存储器具有多个存储区块，各存储区块具有多个存储单元。存储器存取装置用以存取此存储器。此存储器存取装置包括一撷取单元、一解码单元、一判断单元、及一执行单元。撷取单元用以至少撷取一第一指令及一第二指令。解码单元用以解码第一指令以取得一第一操作字段及一第一地址字段，并解码第二指令以取得一第二操作字段及一第二地址字段。第一地址字段包括对应至一第一存储区块的一第一高位地址与对应至第一存储区块的一第一存储单元的一第一低位地址。第二地址字段包括对应至一第二存储区块的一第二高位地址与对应至第二存储区块的一第二存储单元的一第二低位地址。判断单元用以判断第一操作字段及第二操作字段是否相同，并判断第一高位地址及第二高位地址是否相同，藉以判断出第一指令及第二指令是否为对相同的存储区块进行相同的操作形式的两指令。执行单元用以当判断单元判定第一指令及第二指令为对相同的存储区块进行相同的操作形式的两指令时，对所对应的存储区块执行第一操作字段或第二操作字段所指示的操作形式。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示为依照本发明一实施例的存储器存取方法的流程图。

图2A绘示为应用于本发明的实施例的一存储器及用以寻址此存储器的地址字段的示意图的一例。

图2B绘示乃图2A的存储器的一存储区块MBk及用以寻址此存储器的两地址字段的一例的示意图。

图3绘示依照本发明的一实施例的应用图1的存储器存取方法的存储器存取装置的方块图。

[主要元件标号说明]

300：存储器存取装置

310：撷取单元

320：解码单元

330：判断单元

340：执行单元

400：存储器控制器

ADH、ADH1、ADH2：高位地址

ADL、ADL1、ADL2：低位地址

I1、I2：指令

MB1～MBk：存储区决

MU1～MUk：存储单元

RW1、RW2：操作字段

S110～S140：流程步骤

SZ1、SZ2：大小字段

TAD、TAD1、TAD2：地址字段

具体实施方式

请同时参照图1、图2A。图1绘示为依照本发明一实施例的存储器存取方法的流程图。图2A绘示为应用于本发明的实施例的一存储器200及用以寻址此存储器200的地址字段TAD的示意图的一例。此存储器存取方法用以存取存储器200。

存储器200具有多个存储区块MB1～MBn，而各存储区块具有多个存储单元MU1～MUm。各存储区块MB1～MBn的大小例如为存储器字(memory word)，而各存储单元MU1～MUm的大小例如为字节(byte)。

存储器200是由地址字段TAD所指示的物理地址来予以寻址。地址字段TAD所指示的物理地址包括高位地址ADH及低位地址ADL。高位地址ADH用以指示此些存储区块MB1～MBn，而低位地址ADL用以指示此些存储单元MU1～MUm。

此方法包括下列步骤。首先，如步骤S110所示，撷取一第一指令及一第二指令。接着，如步骤S120所示，解码第一指令以取得一第一操作字段及一第一地址字段，并解码第二指令以取得一第二操作字段及一第二地址字段。

第一操作字段及第二操作字段是指示存取存储器200的操作形式。第一地址字段包括对应至一第一存储区块的一第一高位地址与对应至第一存储区块的一第一存储单元的一第一低位地址，而第二地址字段包括对应至一第二存储区块的一第二高位地址与对应至第二存储区块的一第二存储单元一第二低位地址。

然后，如步骤S130所示，判断第一操作字段及第二操作字段是否相同，并判断第一高位地址及第二高位地址是否相同，藉以判断出第一指令及第二指令是否为对相同的存储区块进行相同的操作形式的两指令。

当第一指令及第二指令为对相同的存储区块进行相同的操作形式的两指令时，则执行步骤S140，对所对应的存储区块执行第一操作字段或第二操作字段所指示的操作形式。

于一实施例中，步骤S140包括以下步骤：依据第一低位地址对第一存储单元执行第一操作字段所指示的操作形式；并依据第二低位地址对第二存储单元执行第二操作字段所指示的操作形式。

兹以应用图1的存储器存取方法的一存储器存取装置及其所执行的多种操作形式为例说明如下。请同时参照图2B及图3。图2B绘示乃图2A的存储器200的一存储区块MBk及用以寻址存储器200的两地址字段TAD1及TAD2的一例的示意图。图3绘示依照本发明的一实施例的应用图1的存储器存取方法的存储器存取装置300的方块图。于本发明的实施例中，是以各存储器区块具有8个存储单元MU1～MU8为例做说明，如图2B所示。

存储器存取装置300包括一撷取单元310、一解码单元320、一判断单元330、一执行单元340。存储器存取装置300用以存取存储器200。存储器存取装置300例如通过一存储器控制器400存取存储器200。

撷取单元310用以撷取第一指令I1及第二指令I2。于本发明的实施例中，是假设两指令I1及I2用以对相同的一存储区块进行相同的操作形式，例如是对图2B中的存储区块MBk的两存储单元MU2及MU7进行相同的操作形式。

解码单元320用以解码第一指令I1以取得一第一操作字段RW1，并解码第二指令I 2以取得一第二操作字段RW2。第一操作字段RW1及第二操作字段RW2所指示的操作形式例如包括：读取(read or load)操作、写入(write orstore)操作。

于一实施例中，在进行读取操作及写入操作时，解码单元320还解码第一指令I1以取得一第一大小字段SZ1，并解码第二指令I2以取得一第二大小字段SZ2。

解码单元320还用以解码第一指令I1以取得第一地址字段TAD1，并解码第二指令I2以取得第二地址字段TAD2。第一地址字段TAD1包括对应至存储区块MBk的一第一高位地址ADH1与对应至存储区块MBk的存储单元MU2的一第一低位地址ADL1；而第二地址字段TAD2包括对应至存储区块MBk的一第二高位地址ADH2与对应至存储区块MBk的存储单元MU7的一第二低位地址ADL2。

判断单元330用以判断第一操作字段RW1及第二操作字段RW2是否相同，并判断第一高位地址ADH1及第二高位地址ADH2是否相同，藉以判断出第一指令I1及第二指令I2是否为对相同的一个存储区块进行相同的操作形式的两指令。判断单元330例如可由数字逻辑电路(如与门与或门)或模拟电路(如比较器)来予以实现。

执行单元340用以当判断单元330判定第一指令I1及第二指令I2为对相同的存储区块进行相同的操作形式的两指令时，对所对应的此存储区块执行第一操作字段RW1或第二操作字段RW2所指示的操作形式。

于一实施例中，执行单元340可利用存储器控制器400，以依据第一低位地址ADL1对存储单元MU2执行第一操作字段RW1所指示的操作形式，并依据第二低位地址ADL2对存储单元MU7执行第二操作字段RW2所指示的操作形式。

兹分别以读取操作及写入操作为例说明如下。于第一个例子中，第一操作字段RW1及第二操作字段RW2所指示的操作形式为读取操作。

当执行单元340对存储区块MBk执行读取操作时，执行单元340利用存储器控制器400，以依据第一高位地址ADH1或第二高位地址ADH2读取所对应的存储区块MBk。接着，执行单元340便能依据第一低位地址ADL1从存储单元MU2开始，选出具有第一大小字段SZ1所指示的大小的一第一数据，并依据第二低位地址ADL2从存储单元MU7开始，选出具有第二大小字段SZ2所指示的大小的一第二数据。

兹将本发明的存储器存取装置300与传统的存储器存取装置300比较如下。于传统的存储器存取装置中，在执行对相同的一个存储区块进行读取的两指令时，传统的存储器存取装置必须对此存储区块进行两次读取，再从每次所读取的此存储区块中选出两指令所指示的两笔数据。

然而，于本发明的存储器存取装置300中，当判断单元330判定撷取单元310所取得的两指令为对相同的一个存储区块进行读取的两指令时，执行单元340便会利用存储器控制器400读取此存储区块，并分别从此存储区块中选出两指令所指示的两笔数据。

如此，相较于传统的存储器存取装置，本发明的存储器存取装置300只需读取对应的存储区块一次，便能完成两个指令I1及I2的读取操作。如此，将能提高存储器存取装置300的执行效率。

于第二个例子中，第一操作字段RW1及第二操作字段RW2所指示的操作形式为写入操作。

当执行单元340对存储区块MBk执行写入操作时，执行单元340利用存储器控制器400，以依据第一高位地址ADH1或第二高位地址ADH2寻址至所对应的存储区块MBk。接着，存储器控制器400便能依据第一低位地址ADL1从存储单元MU2开始写入具有第一大小字段SZ1所指示的大小的第一数据，且从依据第二低位地址ADL2存储单元MU7开始写入具有第二大小字段SZ2所指示的大小的第二数据。

于第二个例子中，相仿于第一个例子是，相较于传统的存储器存取装置，本发明的存储器存取装置300只需利用存储器控制器400寻址至对应的存储区块一次，便能完成两个指令I1及I2的写入操作。如此，将能提高存储器存取装置300的执行效率。

上述是以两指令I1及I2各包含三个字段(即操作字段、地址字段、及大小字段)为例做说明。然本发明亦不限于此。于另一实施例中，指令亦可只包含两个字段(如操作字段和地址字段)，其中，此地址字段的低位地址例如是以屏蔽(mask)的方式来表示。此屏蔽式地址字段会同时具有与上述的低位地址和大小字段的功用。

举例来说，请参照图2B。以指令I1为例，若低位地址ADL1指示为存储单元MU2，而大小字段SZ1的数值为2，则低位地址ADL1和大小字段SZ1会使存储器控制器400从存储单元MU2开始对两个存储单元(即存储单元MU2及MU3)进行读取或写入。然而，当地址字段的低位地址以屏蔽(mask)的方式来表示时，屏蔽式址位字段会包含与上述相同的高位地址ADH1，且另包含一屏蔽式低位地址。屏蔽式低位地址例如为二进制的“01100000”，其位值是依序对应至存储区块MBk的存储单元MU1～MU8，如此，此屏蔽式低位地址亦能使存储器控制器400对对应至位值“1”的存储单元(即存储单元MU2及MU3)进行读取或写入。

换言之，请参照图2B及图3。假设两指令I1及I2用以对相同的一存储区块MBk进行相同的操作形式，而若第一低位地址ADL1与第二低位地址ADL2皆系以屏蔽的方式来表示，则解码单元320并不会解码两指令I1取得两大小字段SZ1及SZ1。而执行单元340会利用存储器控制器400，以第一低位地址ADL1所指示的位值对所对应的存储区块MBk执行第一操作字段I1或第二操作字段I 2所指示的操作形式，并以第二低位地址ADL2所指示的位值对所对应的存储区块MBk执行第一操作字段RW1或第二操作字段RW2所指示的操作形式。

故知，虽然屏蔽式低位地址的表示法与上述的低位地址ADL1不同，但判断单元330亦能通过判断两指令I1及I2是否具有相同的操作字段与相同的高位地址，来让存储器存取装置300能一次完成两个指令I1及I2的读取或写入操作。

上述是以读取操作及写入操作为例说明本实施例的存储器存取装置300的动作方式，然其是用以说明本发明之用，并非用以限制本发明。再者，于本实施例中，存储器存取装置所使用的指令可包含三个字段(即操作字段、地址字段、及大小字段)，亦可包含两个字段(即操作字段及地址字段)，然亦不限于此。只要能从指令解码出操作字段和地址字段的高位地址，并判断两指令是否具有相同的操作字段与相同的高位地址，皆在本发明的保护范围中。

再者，上述系以撷取单元310撷取两指令I1及I2为例做说明。然亦不限于此。撷取单元310亦可撷取三个指令或更多个指令，并判断出此些指令是否皆会对相同的一个存储区块MBk进行相同的操作。如此，本实施例亦能一次完成此些指令的读取或写入操作。故知，本实施例能实质上达到能合并多个(两个以上)指令来对一存储器进行存取的功效。

本发明的存储器存取装置300可由能同时处理至少两指令的一处理器(processor)所实现，如由一超纯量(superscalar)的处理器所实现。此时，撷取单元310能同时撷取第一指令I1及第二指令I2，而解码单元320能同时解码第一指令I1及第二指令I2。之后，判断单元330便能立即地判断出第一指令I1及第二指令I2为对相同的一个存储区块MBk进行相同的操作的两指令。

本发明的存储器存取装置300可应用于一中央处理器(CentralProcessor Unit，CPU)，而存储器200例如为一高速缓存，此高速缓存及上述的存储器控制器400被设置于CPU的内部。如此，此CPU在执行本发明的存储器存取方法，将能存取高速缓存时的执行效率。

本发明上述实施例所揭露的存储器存取方法与存储器存取装置及应用其的中央处理器，是判断解码后的两指令的两操作字段是否相同，并判断解码后的两指令的两地址字段的高位地址是否相同，藉以判断出此两指令是否为对相同的存储区块进行相同的操作形式的两指令。若是，则对此存储区块进行操作。如此，将能增加存取存储器时的执行效率。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (16)

1.一种存储器存取方法，用以存取存储器，该存储器具有多个存储区块，各该些存储区块具有多个存储单元，该方法包括：

至少撷取一第一指令及一第二指令；

解码该第一指令以取得第一操作字段及第一地址字段，并解码该第二指令以取得第二操作字段及第二地址字段，该第一操作字段及该第二操作字段指示存取该存储器的操作形式，该第一地址字段包括对应至第一存储区块的第一高位地址与对应至该第一存储区块的第一存储单元的第一低位地址，该第二地址字段包括对应至第二存储区块的第二高位地址与对应至该第二存储区块的一第二存储单元一第二低位地址；

判断该第一操作字段及该第二操作字段是否相同，并判断该第一高位地址及该第二高位地址是否相同，藉以判断出该第一指令及该第二指令是否为对相同的存储区块进行相同的操作形式的两指令；以及

当该第一指令及该第二指令为对相同的存储区块进行相同的操作形式的两指令时，对所对应的存储区块执行该第一操作字段或该第二操作字段所指示的操作形式。

2.根据权利要求1所述的方法，其中执行该第一操作字段或该第二操作字段所指示的操作形式的步骤包括：

依据该第一低位地址对该第一存储单元执行该第一操作字段所指示的操作形式；以及

依据该第二低位地址对该第二存储单元执行该第二操作字段所指示的操作形式。

3.根据权利要求2所述的方法，其中若该第一操作字段及该第二操作字段所指示的操作形式为读取操作，则取得该些字段的步骤还包括：

解码该第一指令以取得一第一大小字段，并解码该第二指令以取得一第二大小字段；

其中，执行该第一操作字段或该第二操作字段所指示的操作形式的步骤包括：

依据该第一高位地址或该第二高位地址读取所对应的该存储区块；

从该第一存储单元开始，选出具有该第一大小字段所指示的大小的第一数据；及

从该第二存储单元开始，选出具有该第二大小字段所指示的大小的第二数据。

4.根据权利要求2所述的方法，其中若该第一操作字段及该第二操作字段所指示的操作形式为写入操作，则取得该些字段的步骤还包括：

解码该第一指令以取得一第一大小字段，并解码该第二指令以取得一第二大小字段；

其中，执行该第一操作字段或该第二操作字段所指示的操作形式的步骤包括：

依据该第一高位地址或该第二高位地址寻址至所对应的该存储区块；

从该第一存储单元开始，写入具有该第一大小字段所指示的大小的一第一数据；及

从该第二存储单元开始，写入具有该第二大小字段所指示的大小的一第二数据。

5.根据权利要求1所述的方法，其中该第一低位地址与该第二低位地址是以屏蔽的方式来表示，而执行该第一操作字段或该第二操作字段所指示的操作形式的步骤包括：

以该第一低位地址所指示的位值对所对应的该存储区块执行该第一操作字段或该第二操作字段所指示的操作形式；及

以该第二低位地址所指示的位值对所对应的该存储区块执行该第一操作字段或该第二操作字段所指示的操作形式。

6.根据权利要求1所述的方法，其中撷取及解码该第一指令及该第二指令的两步骤分别包括：

同时撷取该第一指令及该第二指令；以及

同时解码该第一指令及该第二指令。

7.根据权利要求1所述的方法，是应用于能同时处理至少两指令的一处理器。

8.根据权利要求1所述的方法，其中该存储器为高速缓存。

9.一种存储器存取装置，用以存取存储器，该存储器具有多个存储区块，各该些存储区块具有多个存储单元，该装置包括：

撷取单元，用以至少撷取一第一指令及一第二指令；

解码单元，用以解码该第一指令以取得第一操作字段及第一地址字段，并解码该第二指令以取得第二操作字段及第二地址字段，该第一地址字段包括对应至第一存储区块的第一高位地址与对应至该第一存储区块的第一存储单元的第一低位地址，该第二地址字段包括对应至第二存储区块的第二高位地址与对应至该第二存储区块的一第二存储单元一第二低位地址；

判断单元，用以判断该第一操作字段及该第二操作字段是否相同，并判断该第一高位地址及该第二高位地址是否相同，藉以判断出该第一指令及该第二指令是否为对相同的存储区块进行相同的操作形式的两指令；以及

执行单元，用以当该判断单元判定该第一指令及该第二指令为对相同的存储区块进行相同的操作形式的两指令时，对所对应的存储区块执行该第一操作字段或该第二操作字段所指示的操作形式。

10.根据权利要求9所述的装置，其中当该执行单元执行该第一操作字段或该第二操作字段所指示的操作形式时，该执行单元依据该第一低位地址对该第一存储单元执行该第一操作字段所指示的操作形式，并依据该第二低位地址对该第二存储单元执行该第二操作字段所指示的操作形式。

11.根据权利要求10所述的装置，用以通过存储器控制器来存取该存储器；

其中该第一操作字段及该第二操作字段所指示的操作形式为读取操作，且该解码单元还用以解码该第一指令以取得一第一大小字段，并解码该第二指令以取得一第二大小字段；

其中，当该执行单元执行该第一操作字段或该第二操作字段所指示的操作形式时，该执行单元利用该存储器控制器，以依据该第一高位地址或该第二高位地址读取所对应的该存储区块，且该执行单元从该第一存储单元开始，选出具有该第一大小字段所指示的大小的一第一数据，并从该第二存储单元开始，选出具有该第二大小字段所指示的大小的一第二数据。

12.根据权利要求10所述的装置，用以通过一存储器控制器来存取该存储器；

其中该第一操作字段及该第二操作字段所指示的操作形式为写入操作，且该解码单元还用以解码该第一指令以取得一第一大小字段，并解码该第二指令以取得一第二大小字段；

其中，当该执行单元执行该第一操作字段或该第二操作字段所指示的操作形式时，该执行单元利用该存储器控制器，以依据该第一高位地址或该第二高位地址寻址至所对应的该存储区块，且该存储器控制器从该第一存储单元开始，写入具有该第一大小字段所指示的大小的一第一数据，并从该第二存储单元开始，写入具有该第二大小字段所指示的大小的一第二数据。

13.根据权利要求9所述的装置，用以通过一存储器控制器来存取该存储器；

其中，该第一低位地址与该第二低位地址是以屏蔽的方式来表示；

其中，当该执行单元执行该第一操作字段或该第二操作字段所指示的操作形式时，该执行单元利用该存储器控制器，以该第一低位地址所指示的位值对所对应的该存储区块执行该第一操作字段或该第二操作字段所指示的操作形式，并以该第二低位地址所指示的位值对所对应的该存储区块执行该第一操作字段或该第二操作字段所指示的操作形式。

14.根据权利要求9所述的装置，其中该撷取单元用以同时撷取该第一指令及该第二指令，且该解码单元用以同时解码该第一指令及该第二指令。

15.根据权利要求9所述的装置，是由能同时处理至少两指令的一处理器来实现。

16.根据权利要求9所述的装置，其中该存储器为一高速缓存。

Images