TWI703436B - 資料儲存裝置及其操作方法 - Google Patents
資料儲存裝置及其操作方法 Download PDFInfo
- Publication number
- TWI703436B TWI703436B TW105116953A TW105116953A TWI703436B TW I703436 B TWI703436 B TW I703436B TW 105116953 A TW105116953 A TW 105116953A TW 105116953 A TW105116953 A TW 105116953A TW I703436 B TWI703436 B TW I703436B
- Authority
- TW
- Taiwan
- Prior art keywords
- ecc decoding
- decoding operation
- read voltage
- current
- current data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
一種資料儲存裝置,包括:第一解碼器,其適用於執行第一ECC解碼操作;第二解碼器,其適用於執行第二ECC解碼操作;以及控制單元,其適用於控制第一解碼器以分別地根據讀取電壓組對從儲存區域讀取的資料組塊執行所述第一ECC解碼操作,並且當對目前資料組塊的所述第一ECC解碼操作失敗時,執行所述目前資料組塊的所述第二ECC解碼操作的優先、保留和省略操作中的一種。
Description
本申請要求2015年12月9日向韓國智慧財產權局提交的申請號為10-2015-0175153的韓國專利申請的優先權,其全部公開透過引用併入本文。
本案各種實施例整體係關於一種資料儲存裝置,且更特別地,係關於一種能夠執行改善的錯誤校正操作的資料儲存裝置。
資料儲存裝置回應於寫入請求而儲存由外部裝置提供的資料。資料儲存裝置也可以回應於讀取請求向外部裝置提供儲存的資料。使用資料儲存裝置的外部裝置的實例包括電腦、數位相機、行動電話等。資料儲存裝置能夠嵌入外部裝置中或者分別製造並隨後連接。
隨著為了滿足消費者對更高儲存容量的便攜式電子設備的需求資料儲存裝置的集成密度持續增加,錯誤讀取資料的可能性也增加。因此,雖然本領域已知錯誤校正解碼電路和方法,近年來對具有改善的錯誤校正性能的資料儲存裝置的需求增加。
在一個實施例中,一種資料儲存裝置可以包括:第一解碼器,其適用於執行第一ECC解碼操作;第二解碼器,其適用於執行第二ECC解碼操作;以及控制單元,其適用於控制第一解碼器以分別地根據讀取電壓組對從儲存區域讀取的資料組塊執行所述第一ECC解碼操作,並且當對目前資料組塊的所述第一ECC解碼操作失敗時,執行所述目前資料組塊的所述第二ECC解碼操作的優先、保留和省略操作中的一種。
在一個實施例中,一種資料儲存裝置的操作方法可以包括:分別根據讀取電壓組對從儲存區域讀取的資料組塊執行第一ECC解碼操作;以及當所述目前資料組塊的所述第一ECC解碼操作失敗時,執行所述目前資料組塊的所述第二ECC解碼操作的優先、保留或省略操作中的一種。
在一個實施例中,一種資料儲存裝置的操作方法可以包括:根據讀取電壓組中的目前電壓對儲存區域執行第一ECC解碼操作;以及根據剩餘讀取電壓組執行所述第一ECC解碼操作或者當根據所述目前讀取電壓組的所述第一ECC解碼操作失敗時基於對應於所述目前讀取電壓組的綜合加權執行根據所述目前讀取電壓組所述第二ECC解碼操作。
10:資料儲存裝置
100:控制器
110:控制單元
120:記憶體
121:讀取重試表
122:保留清單
130:錯誤糾正碼單元
131:第一解碼器
132:第二解碼器
200:非揮發性記憶體裝置
210:控制邏輯
220:電壓供給單元
230:介面單元
240:位址解碼器
250:資料登錄/輸出單元
260:記憶體單元陣列
1000:固態硬碟(SSD)
1100:控制器
1110:處理器
1120:隨機存取記憶體
1130:唯讀記憶體
1140:錯誤校正碼
1150:主機介面
1160:儲存媒體介面
1200:儲存媒體
1500:主機裝置
2000:資料處理系統
2100:主處理器
2200:主記憶體裝置
2300:資料儲存裝置
2310:控制器
2320:儲存媒體
2400:輸入/輸出裝置
2500:系統匯流排
2600:網路
2700:伺服器
BL:位線
D0~D4:資料組塊
H:第三範圍
L:第一範圍
M:第二範圍
R0~R4:讀取電壓組
S11~S24:步驟11~步驟24
SDR:綜合加權
W1:第一閾值
W2:第二閾值
WL:字線
〔圖1〕是顯示出表示根據本發明實施例的資料儲存裝置的示例的方塊圖。
〔圖2〕是用於說明第一ECC解碼操作和第二ECC解碼操作綜合加權的可能性的圖表的示例的代表。
〔圖3〕是顯示出圖1所示的非揮發性記憶體裝置的配置的方塊圖。
〔圖4〕和〔圖5〕是顯示出圖1的資料儲存裝置執行讀取重試操作的方法的示例性說明的簡圖。
〔圖6〕是圖1的資料儲存裝置的操作方法的流程圖。
〔圖7〕是顯示出根據本發明實施例的固態硬碟(SSD)的方塊圖。
〔圖8〕是顯示出根據本發明實施例的資料儲存裝置的資料處理系統的方塊圖。
以下,將參考附圖描述包括資料儲存裝置及其操作方法的本發明的各種實施例。然而,本發明可以不同的形式呈現且不應被解釋為限於在本文中提出的實施例。而是,詳細地提供這些實施例使得本發明所屬領域技術人員能夠實施本發明。
應理解,本發明的實施例不限於附圖所示的細節,附圖不一定按比例且在一些情況下,為了更清楚地顯示出本發明的特徵,比例可能已經被擴大。雖然使用了特定的術語,但是應理解為使用的術語僅用於描述特定的實施例,而不意在限制本發明的範圍。
圖1是顯示出根據實施例的資料儲存裝置10的方塊圖。
資料儲存裝置10可以配置成回應於外部裝置的寫入請求而儲存外部裝置提供的資料。同樣地,資料儲存裝置10可以配置成回應於外部裝置的讀取請求而將儲存的資料提供至外部裝置。
資料儲存裝置10可以由包括個人電腦儲存卡國際聯合會(PCMCIA)卡、標準快閃記憶體(CF)卡、智慧媒體卡、記憶棒、多媒體卡(MMC)、內嵌式多媒體卡(eMMC)、小型多媒體卡(RS-MMC)和微型版
本多媒體卡(MMC-微型)、安全數位(SD)卡、小型安全數位(小SD)卡和微型數位(micro-SD)卡、通用閃速儲存(UFS)裝置、或固態硬碟(SSD)等構造。
資料儲存裝置10可以包括控制器100和非揮發性記憶體裝置200。
控制器100可以包括控制單元110、記憶體120、以及錯誤校正碼(ECC)單元130。
控制單元110可以控制資料儲存裝置10的一般操作。控制單元110可以回應於來自外部裝置的寫入請求將資料儲存在非揮發性記憶體裝置200中,並且可以回應於來自外部裝置的讀取請求讀取儲存在非揮發性記憶體裝置200中的資料並且將讀取的資料輸出至外部裝置。
控制單元110可以控制ECC單元130以對從非揮發性記憶體裝置200傳輸的資料組塊執行ECC解碼操作,該資料組塊是ECC解碼操作的目標單元。
當ECC單元130的解碼失敗時,控制單元110可以改變非揮發性記憶體裝置200的讀取操作的讀取電壓,並且透過控制非揮發性記憶體裝置200根據改變的讀取電壓獲得從相同儲存區域讀取的新資料組塊。控制單元110可以選擇讀取電壓組中的一個。錯誤位元在資料組塊中的位置和數量可以取決於讀取電壓組,資料組塊根據該讀取電壓組從相同的儲存區域讀取。根據第一讀取電壓組和第二讀取電壓組從相同儲存區域讀取的資料組塊中的錯誤位元的位置和數量可以互不相同。直到ECC解碼操作成功為止,控制單元110可以控制ECC單元130以對根據各種讀取電壓組從相同儲存區域讀取的資料組塊交替地執行ECC解碼操作。控制單元110的上述一系列操作可以稱為讀取重試操作。
如稍後將詳細描述的,控制單元110可以安排讀取重試操作期間具有不同性能的第一解碼器131和第二解碼器132的ECC解碼操作。因此,在ECC操作的成功率增加時,ECC解碼操作的數量可以減少。
記憶體120可以用作控制單元110的工作記憶體、緩衝記憶體或者快取記憶體。作為工作記憶體的記憶體120可以儲存軟體程式和被控制單元110驅動的各種程式資料。作為緩衝記憶體的記憶體120可以緩衝外部裝置和儲存媒體之間傳輸的資料。作為快取記憶體的記憶體120可以暫時地儲存快取記憶體資料。
記憶體120可以儲存包括各種讀取電壓組的和保留清單122,其在讀取重試操作期間被控制單元110參考。
ECC單元130可以包括第一解碼器131和第二解碼器132。
第一解碼器131和第二解碼器132可以分別地對資料組塊執行第一ECC解碼操作和第二ECC解碼操作,以在控制單元110的控制下檢測和校正資料組塊中的錯誤位元。第一解碼器131和第二解碼器132可以執行不同演算法的各種ECC解碼操作。第一演算法可以具有諸如比第二演算法低的硬體複雜度、低的功耗和低的解碼延遲的特徵。第二演算法可以具有諸如比第一演算法更高的硬體複雜度、更高的功耗和更高的解碼延遲的特徵,但是具有比第一演算法更優秀的錯誤校正能力。對於利用LDPC碼的低密度奇偶檢查(LDPC,low density part check)解碼操作,第一解碼器131可以根據例如位元轉換(BF,bit flipping)演算法執行第一ECC解碼操作,並且第二解碼器132可以根據例如最小和演算法執行第二ECC解碼操作。然而,應注意的是本發明不限於此。
雖然未顯示出,ECC單元130可以進一步包括用於編碼資料的編碼器。例如,編碼器可以基於LDPC編碼資料。
在LDPC解碼操作期間,可以基於綜合向量而確定資料組塊具有錯誤位元,所述綜合向量是同位矩陣和資料組塊向量的乘積。當綜合向量包括全部為零(“0”)的元素時,資料組塊被確定為無錯。當綜合向量包括一個或多個非零元素時,資料組塊被確定為具有錯誤位元。
綜合加權可以透過綜合向量元素的累積而獲得。綜合加權越大,對應的資料組塊中的錯誤位元的可能性越高並且對應的資料組塊中的錯誤位元的數量越大。
圖2是用於說明第一ECC解碼操作和第二ECC解碼操作綜合加權的可能性的圖表的示例的代表。在圖2的圖表中,橫軸可以表示綜合加權(SDR,syndrome weighting),並且縱軸可以表示ECC解碼操作的失敗可能性。
如圖2所示,可以基於綜合加權SDR的第一閾值W1和第二閾值W2限定第一至第三範圍L、M和H。可以根據第一演算法和第二演算法的性能預先確定第一閾值W1和第二閾值W2。
由圖2的圖表獲得的啟示可知,綜合加權SDR可以用於預測資料組塊的第一ECC解碼操作和第二ECC解碼操作是否成功。例如如圖2所示,第一範圍L中的綜合加權SDR表示第一ECC解碼操作的成功可能性中等和第二ECC解碼操作的成功可能性高。第二範圍M中的綜合加權SDR表示第一ECC解碼操作的成功可能性低和第二ECC解碼操作的成功可能性中等。第三範圍H中的綜合加權SDR表示第一ECC解碼操作的成功可能性非常低和第二ECC解碼操作的成功
可能性非常低。控制單元110可以包括綜合加權SDR的第一至第三範圍L、M和H的資訊。
再參考圖1,控制單元110可以基於綜合加權安排第一ECC解碼操作和第二ECC解碼操作。
控制單元110可以控制第一解碼器131以基於從讀取重試表121選擇的各個讀取電壓組對從儲存區域讀取的各個資料組塊執行第一ECC解碼操作,並且可以基於對應於各個資料組塊的綜合加權對各個資料組塊安排第二ECC解碼操作。當對資料組塊的第一ECC解碼操作失敗時,在各個資料組塊的第一ECC解碼操作失敗期間可以獲得對應於各個資料組塊的綜合加權,並且由此控制單元110可以識別第一至第三範圍L、M和H中對應於資料組塊的綜合加權落入的那一個。
當對應於從讀取重試表121選擇的目前讀取電壓組的目前資料組塊的第一ECC解碼操作失敗時,控制單元110可以在根據剩餘讀取電壓組的第一ECC操作的剩餘反覆運算之前優先進行根據目前讀取電壓組的目前資料組塊的第二ECC解碼操作、可以在根據剩餘讀取電壓組的第一ECC操作的反覆運算完成之後保留待執行的根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作,或者可以在根據剩餘讀取電壓組的第一ECC操作的反覆運算完成之後省略根據目前讀取電壓組的目前資料組塊的第二ECC解碼操作。即,當對應於目前讀取電壓組的目前資料組塊的第一ECC解碼操作失敗時,控制單元110可以選擇優先、保留或省略根據目前讀取電壓組的目前資料組塊的第二ECC解碼操作中的一種。
詳細來說,當綜合加權落入第一範圍L上,控制單元110可以控制第二解碼器132以在根據剩餘讀取電壓組的第一ECC操作的剩餘反覆運算之前對目前資料組塊執行第二ECC解碼操作。
當綜合加權落入第二範圍M時,控制單元110可以在根據剩餘讀取電壓組的第一ECC操作的反覆運算完成之後保留待執行的根據目前讀取電壓組的目前資料組塊的第二ECC解碼操作。當根據包括在讀取重試表121中的剩餘讀取電壓組的第一ECC解碼操作失敗時,控制單元110可以控制第二解碼器132以執行保留的第二ECC解碼操作。當根據包括在讀取重試表121的剩餘讀取電壓組的第一ECC解碼操作成功時,控制單元110可以隨後控制第二解碼器132以不執行保留的第二ECC解碼操作。當保留第二ECC解碼操作時,控制單元110可以向保留清單122增加目前讀取電壓組的資訊。
當綜合加權落入第三範圍H時,控制單元110可以控制第二解碼器132即使在根據剩餘讀取電壓組的第一ECC操作的反覆運算完成之後也不執行根據目前讀取電壓組的目前資料組塊的第二ECC解碼操作。
非揮發性記憶體裝置200可以包括諸如NAND快閃記憶體或NOR快閃記憶體的閃速記憶體裝置、鐵電隨機存取記憶體(FeRAM)、相變隨機存取記憶體(PCRAM)、磁隨機存取記憶體(MRAM)或者電阻式隨機存取記憶體(ReRAM)。
根據控制器100的控制,非揮發性記憶體裝置200可以儲存從控制器100傳輸的資料並且可以讀取儲存的資料並將讀取的資料傳輸到控制器100。
圖3是顯示出圖1所示的非揮發性記憶體裝置200的詳細配置的實例表示的方塊圖。
非揮發性記憶體裝置200可以包括控制邏輯210、電壓供給單元220、介面單元230、位址解碼器240、資料輸入/輸出單元250、以及記憶體單元陣列260。
控制邏輯210可以根據控制器100的控制而控制非揮發性記憶體裝置200的一般操作。控制邏輯210可以從介面單元230接收從控制器100傳輸的命令,並且可以回應於該命令將控制信號傳輸至非揮發性記憶體裝置200的內部單元。回應於改變讀取電壓的命令,控制邏輯210可以基於改變的讀取電壓執行讀取操作。
電壓供給單元220可以根據控制邏輯210的控制生成非揮發性記憶體裝置200的一般操作必需的各種操作電壓。電壓供給單元220可以向位址解碼器240提供例如用於讀取操作的讀取電壓。
介面單元230可以與控制器100交換包括指令和位址的各種控制信號和資料。介面單元230可以將輸入其中的各種控制信號和資料傳輸至非揮發性記憶體裝置200的內部單元。
位址解碼器240可以對記憶體單元陣列260中待訪問的選擇部分解碼位址。根據解碼結果,位址解碼器240可以選擇地驅動字線WL並控制資料輸入/輸出單元250以選擇地驅動位線BL。
資料輸入/輸出單元250可以透過位元線BL將從介面單元230傳輸的資料傳輸至記憶體單元陣列260。資料輸入/輸出單元250可以將透過位元線BL從記憶體單元陣列260讀取的資料傳輸至介面單元230。資料輸入/輸出單元250可以透過判讀回應於讀取電壓導通或者斷開記憶體單元時形成的電流而獲取儲存在包括在記憶體單元陣列260中的記憶體單元中的資料。
記憶體單元陣列260可以透過字線WL聯接至位址解碼器240,並且可以透過位元線BL聯接至資料輸入/輸出單元250。記憶體單元陣列260可以包括多個記憶體單元,所述多個記憶體單元分別地佈置在字線WL位線BL互相交錯的區域並且其中儲存資料。記憶體單元陣列260可以形成為具有2維或3維構造。
圖4和圖5是顯示出圖1的資料儲存裝置10執行讀取重試操作的方法的簡圖。參照圖4和圖5,控制單元110可以透過參照包括讀取電壓組R0至R4的讀取重試表121執行讀取重試操作。
參照圖4,可以基於讀取電壓組R0對從儲存區域讀取的資料組塊D0執行第一ECC解碼操作。當對資料組塊D0的第一ECC解碼操作失敗時,對資料組塊D0的第二ECC解碼操作可以基於對應於資料組塊D0的綜合加權SDR安排。如上所述,在資料組塊D0的第一ECC解碼操作失敗期間可以獲得對應於資料組塊D0的綜合加權SDR,並且由此在資料組塊D0的第一ECC解碼操作失敗期間,控制單元110可以識別第一至第三範圍L、M和H中對應於資料組塊D0的綜合加權SDR落入的那一個。當對應於資料組塊D0的綜合加權SDR落入表示根據讀取電壓組R0對資料組塊D0的第二ECC解碼操作的成功可能性非常低的第三範圍H時,由於高的失敗可能性,資料組塊D0的第二ECC解碼操作可以省略。因此,資料組塊D0的第二ECC解碼操作可以不優先進行或保留。控制單元110可以甚至在根據剩餘讀取電壓組R1至R4的第一ECC操作的反覆運算完成之後控制第二解碼器132不執行根據目前讀取電壓組R0對資料組塊D0的第二ECC解碼操作。
然後,可以根據讀取電壓組R1對從相同儲存區域讀取的資料組塊D1執行第一ECC解碼操作。當對資料組塊D1的第一ECC解碼操作失敗時,對資料組塊D1的第二ECC解碼操作可以基於對應於資料組塊D1的綜合加權SDR安
排。當對應於資料組塊D1的綜合加權SDR落入表示根據讀取電壓組R1對資料組塊D1的第二ECC解碼操作的成功可能性高的第一範圍L時,對資料組塊D1的第二ECC解碼操作可以在根據剩餘讀取電壓組R2至R4的第一ECC操作的剩餘反覆運算之前進行。
可以基於讀取電壓組R1對從相同儲存區域讀取的資料組塊D1執行第二ECC解碼操作。當對資料組塊D1的第二ECC解碼操作成功時,可以輸出錯誤校正的資料組塊D1,並且可以結束讀取重試操作。
參照圖5,可以對資料組塊D0執行第一ECC解碼操作。當對資料組塊D0的第一ECC解碼操作失敗時,對資料組塊D0的第二ECC解碼操作可以基於對應於資料組塊D0的綜合加權SDR安排。當對應於資料組塊D0的綜合加權SDR落入表示根據讀取電壓組R0對資料組塊D0的第二ECC解碼操作的成功可能性非常低的第三範圍H時,由於高的失敗可能性,資料組塊D0的第二ECC解碼操作可以省略。因此,資料組塊D0的第二ECC解碼操作可以不優先進行或保留。
然後,可以根據讀取電壓組R1對從相同儲存區域讀取的資料組塊D1執行第一ECC解碼操作。當對資料組塊D1的第一ECC解碼操作失敗時,對資料組塊D1的第二ECC解碼操作可以基於對應於資料組塊D1的綜合加權SDR安排。當對應於資料組塊D1的綜合加權SDR落入表示根據讀取電壓組R1對資料組塊D1的第二ECC解碼操作的成功可能性高的第一範圍L時,對資料組塊D1的第二ECC解碼操作可以在根據剩餘讀取電壓組R2至R4的第一ECC操作的剩餘反覆運算之前對基於讀取電壓組R1從相同儲存區域讀取的資料組塊D1執行。當對資料組塊D1的第二ECC解碼操作失敗時,可以執行根據剩餘讀取電壓組R2至R4的第一ECC操作的剩餘反覆運算。
因此,可以對根據讀取電壓組R2和R3從相同儲存區域分別地讀取的資料組塊D2和D3順序地執行第一ECC解碼操作。當對資料組塊D2和D3第一ECC解碼操作中的每一個失敗時,可以基於對應於資料組塊D2和D3的綜合加權SDR對資料組塊D2和D3的第二ECC解碼操作中的每個安排。當對應於資料組塊D2和D3的綜合加權SDR中的每個落入表示分別根據讀取電壓組R2和R3的資料組塊D2和D3的第二ECC解碼操作的成功可能性中等的第二範圍M時,對資料組塊D2和D3的第二ECC解碼操作中的每個可以不優先進行,而是保留。控制單元110可以控制第二解碼器132以在根據剩餘讀取電壓組R4的第一ECC操作反覆運算完成之後順序地執行根據目前讀取電壓組R2和R3的資料組塊D2和D3的第二ECC解碼操作。
然後,可以對資料組塊D4執行第一ECC解碼操作。當對資料組塊D4的第一ECC解碼操作失敗時,對資料組塊D4的第二ECC解碼操作可以基於對應於資料組塊D4的綜合加權SDR安排。當對應於資料組塊D4的綜合加權SDR落入表示根據根據讀取電壓組R4對資料組塊D4的第二ECC解碼操作的成功可能性非常低的第三範圍H時,由於高的失敗可能性,可以省略對資料組塊D4的第二ECC解碼操作。因此,對資料組塊D4的第二ECC解碼操作可以不優先進行或保留。
根據所有讀取電壓組R0至R4對資料組塊D0至D4的第一ECC操作的全部反覆運算完成之後,控制單元110可以控制第二解碼器132以根據讀取電壓組R2和R3對資料組塊D2和D3順序地執行第二ECC解碼操作。
因此,可以基於讀取電壓組R2對從相同儲存區域讀取的資料組塊D2執行第二ECC解碼操作。當對資料組塊D2的第二ECC解碼操作成功時,可以輸出錯誤校正的資料組塊D2,並且可以結束讀取重試操作。
總而言之,當目前資料組塊的綜合加權SDR表示根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作成功可能性高時,控制單元110可以在根據剩餘讀取電壓組的第一ECC操作的剩餘反覆運算之前優先根據目前讀取電壓組的目前資料組塊的第二ECC解碼操作。當優先的第二ECC解碼操作成功時,不需要執行根據剩餘讀取電壓組的第一ECC操作的剩餘反覆運算。因此,可以快速完成讀取重試操作。
此外,當目前資料組塊的綜合加權SDR表示根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作成功可能性非常低時,由於失敗可能性高,所以控制單元110可以省略目前資料組塊的第二ECC解碼操作。因此,根據所有讀取電壓組對資料組塊的第一ECC操作的所有反覆運算完成之後,不需要執行省略的第二ECC解碼操作。因此,可以快速完成讀取重試操作。
圖6是顯示出用於說明說明圖1的資料儲存裝置10的操作方法的流程圖的示例。
參考圖1至圖6,在步驟S11,控制單元110可以根據讀取重試表121中的讀取電壓組(即讀取電壓組R0至R4)中的一個從非揮發性記憶體裝置200的儲存區域讀取資料組塊(即資料組塊D0至D4中的一個)。
在步驟S12,控制單元110可以控制第一解碼器131以執行對目前資料組塊的第一ECC解碼操作。
在步驟S13,控制單元110可以確定第一ECC解碼操作是否成功。當第一ECC解碼操作成功時,處理可以結束。當第一ECC解碼操作失敗時,可以進行至步驟S14。
在步驟S14,控制單元110可以確定對應於目前資料組塊的綜合加權SDR落入第一至第三範圍L、M和H中的哪一個範圍。如上所述,當目前資料組塊的第一ECC解碼操作失敗時,在目前資料組塊的第一ECC解碼操作失敗期間可以獲得對應於目前資料組塊的綜合加權SDR,並且由此控制單元110可以識別第一至第三範圍L、M和H中對應於資料組塊D0的綜合加權SDR落入的那一個。根據綜合加權SDR落入第一至第三範圍L、M和H中的哪個範圍,所述處理可以分別進行到步驟S15、S17和S18。
在步驟S15,當對應於目前資料組塊的綜合加權SDR落入表示根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作成功可能性高的第一範圍L時,控制單元110可以在根據剩餘讀取電壓組的第一ECC操作的剩餘反覆運算之前優先進行根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作。
在步驟S16,控制單元110可以確定對目前資料組塊的第二ECC解碼操作是否成功。當對目前資料組塊的第二ECC解碼操作成功時,處理可以結束。當對目前資料組塊的第二ECC解碼操作失敗時,處理可以進行到步驟S19。
在步驟S17,當對應於目前資料組塊的綜合加權SDR落入表示根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作成功可能性中等的第二範圍M時,控制單元110可以透過對保留列表122增加目前讀取電壓組的資訊而保留根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作。
在步驟S18,當對應於目前資料組塊的綜合加權SDR落入表示根據目前讀取電壓組對目前資料組塊的第二ECC解碼操作的成功可能性非常低的第三範圍H時,控制單元110可以省略根據目前讀取電壓組的目前資料組塊的第二ECC解碼操作。
在步驟S19,控制單元110可以確定根據讀取重試表121的所有讀取電壓組的第一ECC解碼操作的反覆運算是否完成。在根據讀取重試表121的所有讀取電壓組的第一ECC解碼操作的所有反覆運算尚未完成的情況下,控制器可以根據讀取重試表121的剩餘讀取電壓組重複步驟S11至S19。在根據讀取重試表121的所有讀取電壓組的第一ECC解碼操作的所有反覆運算尚完成,即所有資料組塊的第一ECC解碼操作失敗的情況下,處理可以進行至步驟S20。
在步驟S20,控制單元110可以確定是否透過步驟S17保留第二ECC解碼操作,即保留清單122是否包括透過步驟S17增加至少一個讀取電壓組的資訊。在不存在保留的第二ECC解碼操作的情況下,處理可以結束。在存在保留的第二ECC解碼操作的情況下,處理可以進行至步驟S21。
在步驟S21,控制單元110可以在包括在保留清單122中的讀取電壓組中選擇一個。控制單元110可以以讀取電壓組增加至保留清單122的順序順序地選擇讀取電壓組。控制單元110可以根據從保留清單122選定的讀取電壓組從非揮發性記憶體裝置200的儲存區域讀取資料組塊。根據一個實施例,作為資料組塊,控制單元110可以使用步驟S17期間保持在分開的區域中的資料組塊。
在步驟S22,控制單元110可以控制第二解碼器132以根據選定的讀取電壓組對資料組塊執行第二ECC解碼操作。
在步驟S23,控制單元110可以確定根據選定的讀取電壓組的第二ECC解碼操作是否成功。當第二ECC解碼操作成功時,處理可以結束。當第二ECC解碼操作失敗時,處理可以進行至步驟S24。
在步驟S24,控制單元110可以確定根據保留清單122的所有讀取電壓組的第二ECC解碼操作的所有反覆運算是否完成。在根據保留清單122的所有讀取電壓組的第二ECC解碼操作的所有反覆運算尚未完成的情況下,控制器可以根據保留清單122的剩餘讀取電壓組重複步驟S21至S24。在根據保留清單122的所有讀取電壓組的第二ECC解碼操作的所有反覆運算完成的情況下,處理可以結束。
圖7是顯示出根據一個實施例固態硬碟(SSD)1000的方塊圖。
SSD1000可以包括控制器1100和儲存媒體1200。
控制器1100可以控制主機裝置1500和儲存媒體1200之間的資料交換。控制器1100可以包括處理器1110、隨機存取記憶體(RAM)1120、唯讀記憶體(ROM)1130、錯誤校正碼(ECC)單元1140、主機介面1150、以及儲存媒體介面1160。
處理器1110可以控制控制器1100的一般操作。根據來自主機裝置1500的資料處理請求,處理器1110可以在儲存媒體1200中儲存資料並且從儲存媒體1200讀取儲存的資料。為了有效地管理儲存媒體1200,處理器1110可以控制SSD1000的內部操作,諸如合併操作、磨損均衡操作等等。
同樣地,處理器1110可以以與圖1所示的控制單元110大致相同的方式操作。處理器1110可以以下列方式控制ECC單元1140:當透過安排基於綜合加權具有不同的性能的第一ECC解碼操作和第二ECC解碼操作而執行讀取重
試操作時,優先具有高成功可能性的解碼並且省略不必要的解碼。第二ECC解碼操作可以基於綜合加權具有不同的性能。
RAM1120可以儲存程式和將被處理器1110使用的程式資料。在將從主機介面1150傳輸的資料傳輸至儲存媒體1200之前,RAM1120可以暫時地儲存這些資料,並且在將從儲存媒體1200傳輸的資料傳輸至主機裝置1500之前暫時地儲存這些資料。
ROM1130可以儲存將被處理器1110讀取的程式碼。程式碼可以包括將被處理器1110處理的指令,以使處理器1110控制控制器1100的內部單元。
ECC單元1140可以編碼待儲存在儲存媒體1200中的資料,並且可以解碼從儲存媒體1200讀取的資料。ECC單元1140可以根據ECC演算法檢測和校正資料中產生的錯誤。如圖1所示的ECC單元130,ECC單元1140可以包括具有不同性能的解碼器。
主機介面1150可以與主機裝置1500交換資料處理請求、資料等。
儲存媒體介面1160可以向儲存媒體1200傳輸控制信號和資料。儲存媒體介面1160可以傳輸來自儲存媒體1200的資料。儲存媒體介面1160可以透過多個通道CH0至CHn聯接儲存媒體1200。
儲存媒體1200可以包括多個非揮發性記憶體裝置NVM0至NVMn。多個非揮發性記憶體裝置NVM0至NVMn中的每一個可以根據控制器1100的控制執行寫入操作和讀取操作。
圖8是顯示出根據本發明的一個實施例的資料儲存裝置10的資料處理系統2000的方塊圖。
資料處理系統2000可以包括電腦、筆記型電腦、上網本、智慧型電話、數位電視、數位相機、導航儀等。資料處理系統2000可以包括主處理器2100、主記憶體裝置2200、資料儲存裝置2300和輸入/輸出裝置2400。資料處理系統2000的內部單元可以透過系統匯流排2500交換資料、控制信號等。
主處理器2100可以控制資料處理系統2000的一般操作。主處理器2100可以是例如諸如微處理器的中央處理單元。主處理器2100可以執行主記憶體裝置2200上的作業系統的軟體、應用、設備驅動等等。
主記憶體裝置2200可以儲存程式和將被主處理器2100使用的程式資料。主記憶體裝置2200可以暫時地儲存將傳輸至資料儲存裝置2300和輸入/輸出裝置2400的資料。
資料儲存裝置2300可以包括控制器2310和儲存媒體2320。資料儲存裝置2300可以配置成與圖1所示的資料儲存裝置10大致類似的方式並且以與圖1所示的資料儲存裝置10大致類似的方式操作。
輸入/輸出裝置2400可以包括能夠與使用者交換資料(諸如從使用者接收控制資料處理系統2000的命令或者將處理結果提供給使用者)的鍵盤、掃描器、觸控式螢幕、螢幕監視器、印表機、滑鼠等。
根據一個實施例,資料處理系統2000可以透過諸如區域網路(LAN)、廣域網路(WAN)、無線網路等網路2600與至少一個伺服器2700通信。資料處理系統2000可以包括聯接至網路2600的網路介面(未顯示出)。
儘管已經如上描述了各種實施例,但是,本領域技術人員應當理解,這些實施例僅為本發明的示例。因此,本文描述的其資料儲存裝置和操作
方法不應該限於所述實施例。其許多其他實施例和變形將被本領域技術人員來設想到,而不背離由後附申請專利範圍限定的本發明的主旨和範圍。
10:資料儲存裝置
100:控制器
110:控制單元
120:記憶體
121:讀取重試表
122:保留清單
130:錯誤糾正碼單元
131:第一解碼器
132:第二解碼器
200:非揮發性記憶體裝置
Claims (20)
- 一種資料儲存裝置,其包括:第一解碼器,其適用於執行第一ECC解碼操作;第二解碼器,其適用於執行第二ECC解碼操作;以及控制單元,其適用於控制第一解碼器根據讀取電壓組分別對從儲存區域讀取的資料組塊執行所述第一ECC解碼操作,並且在對目前資料組塊的所述第一ECC解碼操作失敗時,根據對應於所述目前資料組塊的綜合加權,安排所述第二ECC解碼操作至所述目前資料組塊,其中,所述第二ECC解碼操作的排程包括執行對所述目前資料組塊的所述第二ECC解碼操作的優先、保留和省略操作中的一種。
- 如請求項1所述的資料儲存裝置,其中當對應於所述目前資料組塊的綜合加權落入表示所述目前資料組塊的所述第二ECC解碼操作的成功機率高的第一範圍時,所述控制單元控制所述第二解碼器根據剩餘讀取電壓組在所述第一ECC操作之前優先進行所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項1所述的資料儲存裝置,其中當對應於所述目前資料組塊的綜合加權落入表示所述目前資料組塊的所述第二ECC解碼操作的成功機率中等的第二範圍時,所述控制單元保留所述當前資料組塊的所述第二ECC解碼操作。
- 如請求項3所述的資料儲存裝置,其中控制單元在根據所有所述讀取電壓組的所述第一ECC解碼操作失敗之後進一步執行保留的所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項3所述的資料儲存裝置,其中所述控制單元透過向保留清單增加所述目前讀取電壓組的資訊而保留對所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項1所述的資料儲存裝置,其中當對應於所述目前資料組塊的綜合加權落入表示所述目前資料組塊的所述第二ECC解碼操作的成功機率非常低的第三範圍時,所述控制單元省略所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項1所述的資料儲存裝置,其中所述第二ECC解碼操作比所述第一ECC解碼操作具有更高的錯誤校正能力。
- 一種資料儲存裝置的操作方法,包括:分別根據讀取電壓組對從儲存區域讀取的資料組塊執行第一ECC解碼操作;以及當對所述目前資料組塊的所述第一ECC解碼操作失敗時,根據對應於所述目前資料組塊的綜合加權,執行對所述目前資料組塊的所述第二ECC解碼操作的優先、保留或省略操作中的一種。
- 如請求項8所述的方法,其中優先執行包括:當對應於所述目前資料組塊的綜合加權落入表示所述目前資料組塊的所述第二ECC解碼操作的成功機率高的第一範圍時,在所述第一ECC操作之前根 據剩餘讀取電壓組優先執行所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項8所述的方法,其中保留執行包括:當對應於所述目前資料組塊的綜合加權落入表示所述目前資料組塊的所述第二ECC解碼操作的成功機率中等的第二範圍時,保留所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項10所述的方法,進一步包括在根據所有所述讀取電壓組的所述第一ECC解碼操作失敗之後執行保留的對所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項8所述的方法,其中省略執行包括:當對應於所述目前資料組塊的綜合加權落入表示所述目前資料組塊的所述第二ECC解碼操作的成功機率非常低的第三範圍時,省略所述目前資料組塊的所述第二ECC解碼操作。
- 如請求項8所述的方法,其中所述第二ECC解碼操作比所述第一ECC解碼操作具有更高的錯誤校正能力。
- 一種資料儲存裝置的操作方法,包括:根據讀取電壓組中的目前電壓對從儲存區域讀取的資料組塊執行第一ECC解碼操作;當所述第一ECC解碼操作失敗時,決定對應於目前讀取電壓組的綜合加權;以及基於所述綜合加權,根據所述目前讀取電壓組,在第二ECC解碼操作前根據剩餘讀取電壓組執行所述第一ECC解碼操作,或 者,根據所述剩餘讀取電壓組,在所述第一ECC解碼操作前執行所述第二ECC解碼操作。
- 如請求項14所述的方法,其中當所述綜合加權落入表示根據所述目前讀取電壓組所述第二ECC解碼操作的成功機率高的第一範圍時,執行根據所述目前讀取電壓組的所述第二ECC解碼操作。
- 如請求項14所述的方法,當執行根據所述目前讀取電壓組的所述第二ECC解碼操作時,所述方法進一步包括在根據所述目前讀取電壓組的所述第二ECC解碼操作失敗之後執行根據所述剩餘讀取電壓組的所述第一ECC解碼操作。
- 如請求項14所述的方法,當執行根據所述剩餘讀取電壓組的所述第一ECC解碼操作時,所述方法進一步包括當所述綜合加權落入表示根據所述目前讀取電壓組的所述第二ECC解碼操作的成功機率中等的第二範圍時保留根據所述目前讀取電壓組的所述第二ECC解碼操作。
- 如請求項17所述的方法,進一步包括在根據所有所述讀取電壓組的所述第一ECC解碼操作失敗之後執行保留的所述第二ECC解碼操作。
- 如請求項14所述的方法,當執行根據所述剩餘讀取電壓組的所述第一ECC解碼操作時,所述方法進一步包括當所述綜合加權落入表示根據所述目前讀取電壓組的所述第二ECC解碼操作的成功機率非常低的第三範圍時省略根據所述目前讀取電壓組的所述第二ECC解碼操作。
- 如請求項14所述的方法,其中所述第二ECC解碼操作比所述第一ECC解碼操作具有更高的錯誤校正能力。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0175153 | 2015-12-09 | ||
KR1020150175153A KR20170068681A (ko) | 2015-12-09 | 2015-12-09 | 데이터 저장 장치 및 그것의 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201721422A TW201721422A (zh) | 2017-06-16 |
TWI703436B true TWI703436B (zh) | 2020-09-01 |
Family
ID=59020537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105116953A TWI703436B (zh) | 2015-12-09 | 2016-05-31 | 資料儲存裝置及其操作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9898363B2 (zh) |
KR (1) | KR20170068681A (zh) |
CN (1) | CN106855832B (zh) |
TW (1) | TWI703436B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10102920B2 (en) * | 2016-08-15 | 2018-10-16 | Sandisk Technologies Llc | Memory system with a weighted read retry table |
US10083754B1 (en) * | 2017-06-05 | 2018-09-25 | Western Digital Technologies, Inc. | Dynamic selection of soft decoding information |
KR102389432B1 (ko) * | 2017-11-07 | 2022-04-25 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작방법 |
US10884858B2 (en) | 2018-03-16 | 2021-01-05 | SK Hynix Inc. | LDPC decoding device, memory system including the same and method thereof |
US11070234B2 (en) * | 2018-03-16 | 2021-07-20 | SK Hynix Inc. | Memory system with hybrid decoding scheme with information exchange and method of operating such memory system |
US11005503B2 (en) | 2018-03-16 | 2021-05-11 | SK Hynix Inc. | Memory system with hybrid decoding scheme and method of operating such memory system |
US10606694B2 (en) * | 2018-04-20 | 2020-03-31 | Micron Technology, Inc. | Error correction using hierarchical decoders |
US10607712B1 (en) * | 2018-09-28 | 2020-03-31 | Toshiba Memory Corporation | Media error reporting improvements for storage drives |
US11025283B1 (en) * | 2020-02-26 | 2021-06-01 | SK hynix, Inc. | Decoding latency and throughput of a multi-decoder error correction system |
TWI720852B (zh) * | 2020-03-20 | 2021-03-01 | 慧榮科技股份有限公司 | 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置 |
KR20230021949A (ko) | 2021-08-06 | 2023-02-14 | 삼성전자주식회사 | 메모리 장치 및 이의 동작 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201405568A (zh) * | 2012-07-17 | 2014-02-01 | Silicon Motion Inc | 讀取快閃記憶體中區塊之資料的方法及相關的記憶裝置 |
CN104572334A (zh) * | 2013-10-14 | 2015-04-29 | 群联电子股份有限公司 | 解码方法、存储器存储装置与存储器控制电路单元 |
US20150169406A1 (en) * | 2013-12-16 | 2015-06-18 | Sandisk Technologies Inc. | Decoding techniques for a data storage device |
TW201539466A (zh) * | 2014-04-15 | 2015-10-16 | Phison Electronics Corp | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7844879B2 (en) * | 2006-01-20 | 2010-11-30 | Marvell World Trade Ltd. | Method and system for error correction in flash memory |
KR101526317B1 (ko) | 2008-05-09 | 2015-06-11 | 삼성전자주식회사 | 계층적 디코딩 장치 |
US8458536B2 (en) * | 2008-07-17 | 2013-06-04 | Marvell World Trade Ltd. | Data recovery in solid state memory devices |
JP2012181761A (ja) * | 2011-03-02 | 2012-09-20 | Toshiba Corp | 半導体メモリ装置および復号方法 |
US8924815B2 (en) | 2011-11-18 | 2014-12-30 | Sandisk Enterprise Ip Llc | Systems, methods and devices for decoding codewords having multiple parity segments |
TWI541819B (zh) * | 2013-12-30 | 2016-07-11 | 慧榮科技股份有限公司 | 用來進行錯誤更正之方法、記憶裝置、與控制器 |
CN104049755B (zh) * | 2014-06-18 | 2017-01-18 | 中国科学院自动化研究所 | 信息处理方法及装置 |
-
2015
- 2015-12-09 KR KR1020150175153A patent/KR20170068681A/ko unknown
-
2016
- 2016-04-27 US US15/140,251 patent/US9898363B2/en active Active
- 2016-05-31 TW TW105116953A patent/TWI703436B/zh active
- 2016-07-22 CN CN201610587574.2A patent/CN106855832B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201405568A (zh) * | 2012-07-17 | 2014-02-01 | Silicon Motion Inc | 讀取快閃記憶體中區塊之資料的方法及相關的記憶裝置 |
CN104572334A (zh) * | 2013-10-14 | 2015-04-29 | 群联电子股份有限公司 | 解码方法、存储器存储装置与存储器控制电路单元 |
US20150169406A1 (en) * | 2013-12-16 | 2015-06-18 | Sandisk Technologies Inc. | Decoding techniques for a data storage device |
TW201539466A (zh) * | 2014-04-15 | 2015-10-16 | Phison Electronics Corp | 解碼方法、記憶體儲存裝置、記憶體控制電路單元 |
Also Published As
Publication number | Publication date |
---|---|
KR20170068681A (ko) | 2017-06-20 |
CN106855832A (zh) | 2017-06-16 |
US20170168894A1 (en) | 2017-06-15 |
CN106855832B (zh) | 2020-09-18 |
TW201721422A (zh) | 2017-06-16 |
US9898363B2 (en) | 2018-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI703436B (zh) | 資料儲存裝置及其操作方法 | |
US10127997B2 (en) | Data storage device comprising super block parity data based on page type of word line or plane | |
US10268540B2 (en) | Data storage device and operating method thereof | |
TWI691965B (zh) | 資料處理裝置及其操作方法 | |
US11184033B2 (en) | Data storage device | |
KR102356523B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US11184030B2 (en) | Storage controller for correcting error, storage device including the same, and operating method thereof | |
TWI725102B (zh) | 資料儲存裝置及固態驅動器 | |
TWI727980B (zh) | 資料儲存裝置及其操作方法 | |
KR20160074025A (ko) | 데이터 저장 장치의 동작 방법 | |
KR20210030599A (ko) | 데이터를 분산 리드할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법 | |
US20140164683A1 (en) | Nonvolatile memory apparatus, operating method thereof, and data processing system having the same | |
US20170357466A1 (en) | Data storage device and operating method thereof | |
US10191790B2 (en) | Data storage device and error recovery method thereof | |
CN112306394A (zh) | 用于改进qos等待时间的方法和存储设备 | |
CN113424165A (zh) | 在存储器子系统处的编程操作的中断 | |
US11194661B1 (en) | Memory system for accessing data in stripe form and operating method thereof | |
KR20170093370A (ko) | 데이터 저장 장치 | |
US20180196602A1 (en) | Data storage device and data processing system including the same | |
CN117153232A (zh) | 用于不规则低密度奇偶校验解码的跨列缩放的位翻转阈值 | |
US10037151B2 (en) | Data storage device performing pattern identification operation, operating method thereof, and data processing system including the same | |
US20170018315A1 (en) | Test system and test method | |
KR20210150779A (ko) | 위임된 작업을 처리하는 메모리 시스템 및 동작 방법 | |
TWI735694B (zh) | 非揮發性記憶體裝置、包括其的記憶體系統及操作方法 | |
US20220342748A1 (en) | Data recovery system for memory devices |