CN110554928A - 一种非易失性半导体存储器参数上电读取方法及装置 - Google Patents
一种非易失性半导体存储器参数上电读取方法及装置 Download PDFInfo
- Publication number
- CN110554928A CN110554928A CN201810540094.XA CN201810540094A CN110554928A CN 110554928 A CN110554928 A CN 110554928A CN 201810540094 A CN201810540094 A CN 201810540094A CN 110554928 A CN110554928 A CN 110554928A
- Authority
- CN
- China
- Prior art keywords
- parameters
- error correction
- parameter
- decoding
- target memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种非易失性半导体存储器参数上电读取方法及装置，涉及芯片存储技术领域。所述方法，包括：当接收到上电触发指令时，读取目标存储器的系统参数；通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；根据所述配置参数对所述目标存储器进行参数配置；其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。解决了现有的非易失性半导体存储器上电过程耗时长且上电失败率高的技术问题。取得了提高非易失性半导体存储器上电成功率以及使用寿命的有益效果。
Description
技术领域
本发明涉及芯片存储技术领域，具体涉及一种非易失性半导体存储器参数上电读取方法及装置。
背景技术
随着集成电路工艺的不断发展及进步，存储器等器件的尺寸越来越小，进而导致相邻器件间的电性干扰越来越大。例如，Nor-Flash、Nand-Flash、EEPROM(ElectricallyErasable Programmable Read-Only Memory，电可擦只读存储器)等非易失性半导体存储器随着使用时间的增加而老化，从而导致部分系统配置参数改变或丢失，进而在上电复位期间无法正确读出系统配置参数，导致系统参数配置失败。而非易失性半导体存储器的上电复位用以实现读取存储在芯片里的重要参数，能正确的读出参数并配置成功的非易失性半导体存储器可以正常工作，不能正确读出参数、或者参数配置失败的非易失性半导体存储器无法正常使用，导致系统失效。
现有技术主要采用对参数进行多次备份的方式以防止数据的改变或丢失，但是随着器件的老化，备份的参数也会改变或丢失，通过备份数据减少上电失败的效果并不明显；而且为了多备份数据，会相应增加参数存储模块，进而增加了芯片的面积和成本；另外，随着器件的老化，上电过程也需要读取更多的备份参数，进而导致上电时间成倍增加，影响器件的性能。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种非易失性半导体存储器参数上电读取方法和相应的一种非易失性半导体存储器参数上电读取装置。
依据本发明的一个方面，提供了一种非易失性半导体存储器参数上电读取方法，包括：
当接收到上电触发指令时，读取目标存储器的系统参数；
通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；
根据所述配置参数对所述目标存储器进行参数配置；
其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
可选地，在所述目标存储器中存储有至少两份系统参数。
可选地，所述当接收到上电触发指令时，读取目标存储器的系统参数的步骤，包括：
当接收到上电触发指令时，读取所述目标存储器的第一份系统参数；
进一步地，所述通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数的步骤，包括：
基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令；
判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入根据所述配置参数对所述目标存储器进行参数配置的步骤；如果所述纠错指令不为纠错成功指令，则判断所述系统参数是否为最后一份系统参数；
如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入基于所述编码参数和所述系统参数，利用所述目标存储器中的预设编解码器进行解码纠错，得到所述配置参数以及纠错指令的步骤；
其中，所述编解码器中包含所述预设解码方式。
可选地，所述系统参数与所述编码参数存储于所述目标存储器的同一存储页。
可选地，所述预设解码方式包括错误检查和纠正解码方式、前向纠错解码方式中的至少一种。
根据本发明的另一方面，提供了一种非易失性半导体存储器参数上电读取装置，包括：
系统参数读取模块，用于当接收到上电触发指令时，读取目标存储器的系统参数；
解码纠错模块，用于通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；
参数配置模块，用于根据所述配置参数对所述目标存储器进行参数配置；
其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
可选地，在所述目标存储器中存储有至少两份系统参数。
可选地，所述系统参数读取模块，还用于当接收到上电触发指令时，读取所述目标存储器的第一份系统参数；
进一步地，所述解码纠错模块，包括：
解码纠错子模块，用于基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令；
纠错指令判断子模块，用于判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入参数配置模块；如果所述纠错指令不为纠错成功指令，则进入系统参数判断子模块；
系统参数判断子模块，用于判断所述系统参数是否为最后一份系统参数；
系统参数读取子模块，用于如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入解码纠错子模块；
其中，所述编解码器中包含所述预设解码方式。
可选地，所述系统参数与所述编码参数存储于所述目标存储器的同一存储页。
可选地，所述预设解码方式包括错误检查和纠正解码方式、前向纠错解码方式中的至少一种。
根据本发明的一种非易失性半导体存储器参数上电读取方法，可以当接收到上电触发指令时，读取目标存储器的系统参数；通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；根据所述配置参数对所述目标存储器进行参数配置；其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。由此解决了现有的非易失性半导体存储器上电过程耗时长且上电失败率高的技术问题。取得了提高非易失性半导体存储器上电成功率以及使用寿命的有益效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据本发明一个实施例的一种非易失性半导体存储器参数上电读取方法的步骤流程图；
图2示出了根据本发明一个实施例的一种FLASH存储器上电的步骤流程图；
图3示出了根据本发明一个实施例的一种非易失性半导体存储器参数上电读取方法的步骤流程图；
图4示出了根据本发明一个实施例的一种非易失性半导体存储器参数上电读取装置的结构示意图；以及
图5示出了根据本发明一个实施例的一种非易失性半导体存储器参数上电读取装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
详细介绍本发明实施例提供的一种非易失性半导体存储器参数上电读取方法。
参照图1，示出了本发明实施例中一种非易失性半导体存储器参数上电读取方法的步骤流程图。
步骤110，当接收到上电触发指令时，读取目标存储器的系统参数。
本发明实施例中的目标存储器可以任何一种非易失性半导体存储器，例如前述的Nor-Flash、Nand-Flash、EEPROM等等，对此本发明实施例不加以限定。
对于存储器上电的过程，可以参照图2所示的一种FLASH(闪存)存储器上电的步骤流程图，具体可以包括如下步骤：
1，FLASH存储器处于初始状态；
2，对FLASH存储器施加独占信号，开始供电；判断上电电压是否稳定；若是，则执行步骤3，若否，则返回步骤1；
3，FLASH存储器读取正常工作的内部配置信息；
4，判断是否正常读取内部配置信息，若是，则执行步骤5，若否，则执行步骤1；
5，FLASH存储器根据读取到的内部配置信息进行参数配置，完成上电工作，可以进行正常的读写等操作。
本发明实施例中的上电触发指令可以包括上述对目标存储器所施加的独占信号，系统参数可以包括前述的目标存储器中的内部配置信息。其中的系统参数可以在目标存储器出厂或加工时即设置在目标存储器之中，系统参数对于目标存储器能否正常工作具有至关重要的作用。
另外，在上电过程中，对目标存储器所施加的上电电压达到一定的稳定值时，才可以进一步读取目标存储器中的系统参数，因此在本发明实施例中，为了进一步提高所读取的系统参数的有效性，还可以在接收到上电触发指令时，进一步判断该上电触发指令所对应的上电电压是否为稳定在预设工作电压，其中的预设工作电压可以根据目标存储器的性能进行预先设定，对此本发明实施例不加以限定。
步骤120，通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数。其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
如前述，由于器件的老化等原因，现有的非易失性半导体存储器中预先存储的系统参数容易发生改变或丢失，从而导致在上电过程中无法读取到正确的系统参数，进而导致上电失败，非易失性半导体存储器无法使用。在本发明实施例中，为了降低非易失性半导体存储器中系统参数的错误率，从而降低非易失性半导体存储器的折损率，可以预先根据预设编码方式对目标存储器的系统参数进行编码，同时将编码后得到的编码参数存储于目标存储器中。那么在读取得到系统参数之后，则可以通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数。很明显，预设编码方式与预设解码方式是对应的。例如，如果预设编码方式为错误检查和纠正编码方式，那么相应的预设解码方式为错误检查和纠正解码方式；而如果预设编码方式为前向纠错编码方式，那么相应的预设解码方式为前向纠错解码方式；等等。
需要说明的是，编码参数是通过预设编码方式，对目标存储器初始的系统参数进行编码得到，也即编码参数所对应的系统参数是目标存储器本身所对应的初始的系统参数，例如目标存储器出厂时的系统参数。而在前述步骤110中所读取的目标存储器的系统参数则是目标存储器端所存储的系统参数，其可能随着目标存储器的使用而发生变化，例如发生参数跳变、参数丢失，等等。
其中，为了实现上述的编解码方式，可以在目标存储器端连接一编解码器，在编解码中可以支持上述的预设编码方式以及预设解码方式，那么，此时则可以利用该编解码器，通过预设编码方式预先对系统参数进行编码，当然也可以不利用编解码器对对系统参数进行编码，而是通过其他方式，以预设编码方式预先对系统参数进行编码，此本发明实施例不加以限定。
而且，在本发明实施例中，编码后得到的编码参数可以存储于目标存储器中，具体的可以与系统参数存储于同一存储页，当然也可以存储于不同的存储页对此本发明实施例不加以限定。那么此时在接收到上电触发指令时，在读取系统参数的同时，也可以从目标存储器中读取出编码参数。例如，如果将编码参数与系统参数存储于同一存储页，在接收到上电触发指令时，可以从该存储页中读出编码参数与系统参数并存放在数据缓存区(sram)，通过预设解码方式，利用数据缓存区中的编码参数和系统参数进行解码纠错后，一些跳变或破坏的数据可以被纠正，进而得到配置参数，并把纠正后的配置参数再写回到数据缓存区中。
可选地，在本发明实施例中，所述目标存储器的存储单元阵列，可以包括原始存储单元阵列和编码存储单元阵列，且所述原始存储单元阵列和所述编码存储单元阵列相连接；所述数据缓存区，包括原始数据缓存区和编码数据缓存区，且所述原始数据缓存区和所述编码数据缓存区相连接；其中，当所述存储器接收到上电触发指令时，所述数据缓存区从所述存储单元阵列读取得到系统参数以及编码参数。
此时可以将目标存储器的存储单元阵列划分为两个子阵列，其一为用于存储系统参数的原始存储单元阵列，其二为用于存储编码参数的编码存储单元阵列；或者是在原始的存储单元阵列上增设存储单元阵列，将增设的存储单元阵列作为编码存储单元阵列，将原有的存储单元阵列作为原始存储单元阵列。
那么此时在接收到上电触发指令时，数据缓存区可以从原始存储单元阵列中读取得到系统参数，从编码存储单元阵列中读取得到编码参数。而且，此时原始数据缓存区和所述编码数据缓存区可以共用同一数据接口分别从原始存储单元阵列和所述编码存储单元阵列读取系统参数和编码参数，当然也可以利用各自不同的数据接口，对此本发明实施例不加以限定。而且，此时的编码参数和系统参数可以存储于同一存储页，也可以存储于不同存储页，对此本发明实施例不加以限定。而且，由于存储单元阵列中存储有至少一份系统参数，那么可以每次只从存储单元阵列中读取一份系统参数，也可以每次从存储单元阵列中读取多份或者是全部的系统参数，具体的可以根据需求进行自定义设置，对此本发明实施例不加以限定。其中，存储的具体系统参数份数可以根据需求进行预先设置，而且不同存储器的系统参数份数可以相同，也可以不同，对此本发明实施例均不加以限定。而且，各份系统参数可以存储于同一存储页，也可以存储于不同存储页，对此本发明实施例不加以限定。
可选地，在本发明实施例中，所述目标存储器的存储单元阵列，可以包括原始存储单元阵列和编码存储单元阵列，且所述原始存储单元阵列与所述编码存储单元阵列互不连接；所述数据缓存区，包括原始数据缓存区和编码数据缓存区，且所述原始数据缓存区和所述编码数据缓存区互不连接；
其中，当所述存储器接收到上电触发指令时，所述原始数据缓存区从所述原始存储单元阵列读取得到系统参数；所述编码数据缓存区从所述编码存储单元阵列读取得到编码参数。
此时，由于原始存储单元阵列与编码存储单元阵列互不连接，且原始数据缓存区和编码数据缓存区互不连接，那么当接收到上电触发指令时，原始数据缓存区需要从所述原始存储单元阵列读取得到系统参数；所述编码数据缓存区需要从所述编码存储单元阵列读取得到编码参数。
另外，在本发明实施例中，如果在目标存储器中设置有一编解码器，那么此时还可以将编码参数存储于编解码参数中，此时则可以只读取目标存储器所记录的系统参数，也即读取系统参数并存放在数据缓存区，编解码则可以进一步从数据缓存区中获取系统参数并基于自身所存储的编码参数进行解码纠错，得到配置参数，同时可以将配置参数返回至数据缓存区中。
在本发明实施例中，可以根据需求预先设置编码参数的存储位置，对此本发明实施例不加以限定。
步骤130，根据所述配置参数对所述目标存储器进行参数配置。
相对于目标存储器所存储的系统参数，在解码纠错之后所得到的配置参数更接近于目标存储器初始的系统参数，因此此时则可以根据配置参数对目标存储器进行参数配置，以完成上电工作。其中的参数配置过程可以与现有的上电过程中任何一种参数配置过程类似，对此本发明实施例不加以赘述。
在本发明实施例中，当接收到上电触发指令时，读取目标存储器的系统参数；通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；根据所述配置参数对所述目标存储器进行参数配置；其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。由此取得了在不增加存储器面积和成本的条件下，提高非易失性半导体存储器上电成功率以及使用寿命的有益效果。
实施例二
详细介绍本发明实施例提供的一种非易失性半导体存储器参数上电读取方法。
参照图3，示出了本发明实施例中一种非易失性半导体存储器参数上电读取方法的步骤流程图。
步骤210，当接收到上电触发指令时，读取所述目标存储器的第一份系统参数；在所述目标存储器中存储有至少两份系统参数。
在实际应用中，如果只在目标存储器中存储一份系统参数，那么如果该系统参数受损比较严重，则会直接导致目标存储器无法上电完成，那么该目标存储器则始终无法正常使用。在本发明实施例中，为了提高目标存储器的使用率，可以在目标存储器中存储多份系统参数，例如至少两份系统参数。其中，存储的具体系统参数份数可以根据需求进行预先设置，而且不同目标存储器的系统参数份数可以相同，也可以不同，对此本发明实施例均不加以限定。而且，各份系统参数可以存储于同一存储页，也可以存储于不同存储页，对此本发明实施例不加以限定。
对同一目标存储器而言，其初始所存储的各份系统参数中的任意两份系统参数是相同的，但是在目标存储器的使用过程中，由于数据受损的不确定性，不同位置的系统参数的受损情况会有所不同，那么各份系统参数的受损情况也会有所不同，而编码参数始终是基于目标存储器初始的系统参数编码得到，所以对于同一目标存储器而言，其编码参数是固定的，那么对于各份系统参数而言，基于编码参数，经解码纠错后得到的配置参数也会有所不同，而且配置参数与目标存储器初始的系统参数之间的偏差也会有所不同。例如，对于有的系统参数，在基于编码参数经解码纠错后得到的配置参数可能仍然受损较多，那么对于此时得到的配置参数，目标存储器仍然无法完成上电。
因此，在本发明实施例中，为了进一步降低目标存储器的不良率，可以在目标存储器中存储有至少两份系统参数，并且按照各份系统参数的顺序，依次判断基于各份系统参数，以及编码参数，经解码纠错后得到的配置参数是否可以满足目标存储器对配置参数的要求，使其上电完成。如果对于其中一份系统参数，基于该份系统参数，以及编码参数，经解码纠错后得到的配置参数可以满足目标存储器对配置参数的要求，使其上电完成，则无需对后续的系统参数进行判断。
那么在接收到上电触发指令时，可以先读取目标存储器的第一份系统参数。其中，目标存储器中各份系统参数之间的排序原则可以根据需求进行自定义设置，对此本发明实施例不加以限定。例如，可以各份系统参数的存储位置确定对各份系统参数的读取顺序，或者以各份系统参数写入目标存储器的先后顺序确定对各份系统参数的读取顺序，等等。
而且，在本发明实施例中，可以通过任何可用方法读取目标存储器中的系统参数，对此本发明实施例不加以限定。
步骤220，基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令。其中，所述编解码器中包含所述预设解码方式；所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
在本发明实施例中，为了方便进行解码纠错，可以在目标存储器中设置一编解码器，在编解码器中可以包含预设解码方式。而且，编解码器在输出解码纠错得到的配置参数的同时，还可以输出纠错指令，以表征配置参数是否满足目标存储器对配置参数的要求，使目标存储器上电完成。其中目标存储器对配置参数的要求，可以根据目标存储器的性能要求进行自定义设置，对此本发明实施例也不加以限定。
那么在读取得到系统参数之后，则可以基于系统参数以及编码参数，利用目标存储器中的编解码器进行解码纠错，得到配置参数以及纠错指令。具体的可以将系统参数和编码参数输入编解码器，经过编解码器的预设解码方式，则可以得到编解码器输出的配置参数以及纠错指令。其中纠错指令的具体格式可以根据需求进行自定义设置，对此本发明实施例不加以限定。例如可设置纠错指令为单个字符的二进制码，那么此时的纠错指令为0或者1。
可选地，在本发明实施例中，所述系统参数与所述编码参数存储于所述目标存储器的同一存储页。
为了方便读取得到系统参数以及编码参数，在本发明实施例中，可以将系统参数与编码参数存储于目标存储器的同一存储页。那么此时在接收到上电触发指令时，则可以从该同一存储页读取系统参数和编码参数，并存放至数据缓存区，以便于进行解码纠错。
可选地，在本发明实施例中，所述预设解码方式包括错误检查和纠正(ErrorChecking and Correcting，ECC)解码方式、前向纠错(Forward Error Correction，FEC)解码方式中的至少一种。
其中，前向纠错也叫前向纠错码，是增加数据通讯可信度的方法。在单向通讯信道中，一旦错误被发现，其接收器将无权再请求传输。FEC是利用数据进行传输冗长信息的方法，当传输中出现错误，将允许接收器再建数据。前向纠错解码方式可以是基于任何一种FEC技术进行解码，相应的，前向纠错编码方式可以是基于任何一种相应的FEC技术进行编码，对此本发明实施例不加以限定。
ECC解码方式可以是基于任何一种ECC技术进行解码，相应的，ECC编码方式可以是基于任何一种相应的ECC技术进行编码，对此本发明实施例也不加以限定。
步骤230，判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入步骤260；如果所述纠错指令不为纠错成功指令，则进入步骤240。
如前述，纠错指令可以表征配置参数是否满足目标存储器对配置参数的要求，使目标存储器上电完成，也即是否对系统参数纠错成功。其中，纠错成功指令的具体内容也可以根据需求进行预先设置，对此本发明实施例不加以限定。而且在设置纠错指令时，可以同时设置纠错成功指令。
例如，对于前述的设置纠错指令为0或1，那么此时则可以进一步设置纠错成功指令为1。那么如果编解码器输出的纠错指令为1，则说明纠错成功；而如果编解码器输出的纠错指令为0，则说明纠错失败。如果纠错成功，则可以直接利用当前得到的配置参数，对目标存储器进行参数配置；而如果纠错失败，则需要进一步判断当前获取的系统参数是否为最后一份系统参数。
步骤240，判断所述系统参数是否为最后一份系统参数。
步骤250，如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入步骤220。
如果当前获取的系统参数不是最后一份系统参数，那么则可以进一步读取目标存储器所存储的下一份系统参数，然后基于编码参数和最新读取的系统参数，利用目标存储器中的编解码器进行解码纠错，得到配置参数以及纠错指令，进而执行后续的步骤。而如果当前获取的系统参数是最后一份系统参数，则说明此时的目标存储器中的系统参数损毁比较严重，无法完成参数配置，则不会基于相应配置参数对目标存储器进行参数配置，目标存储器上电失败。
另外，在本发明实施例中，对于目标存储器中经解码纠错后纠错失败的系统参数可以进行标记或删除等操作，那么在后续参数上电读取时，则可以忽略已标记或删除的系统参数，从而可以进一步提高参数上电读取的效率。
例如，假设在目标存储器中记录有三份系统参数，假设在本次上电操作过程中，确定对其中的第一份系统参数未能纠错成功，而对第二份系统参数纠错成功，此时则可以将第一份系统参数删除或标记为不可使用。那么在下一次上电操作过程时，则可以忽略原有的第一份系统参数，而将原有的第二份系统参数作为新的第一份系统参数，原有的第三份系统参数作为新的第二份系统参数，以此类推。
步骤260，根据所述配置参数对所述目标存储器进行参数配置。
本发明实施例中与实施例一中类似步骤，具体可以参考实施例一所述，在此不加以赘述。
在本发明实施例中，当接收到上电触发指令时，读取目标存储器的系统参数；通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；根据所述配置参数对所述目标存储器进行参数配置；其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。由此取得了在不增加存储器面积和成本的条件下，提高非易失性半导体存储器上电成功率以及使用寿命的有益效果。
另外，在本发明实施例中，在所述目标存储器中存储有至少两份系统参数，进一步地，当接收到上电触发指令时，读取所述目标存储器的第一份系统参数；基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令；判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入根据所述配置参数对所述目标存储器进行参数配置的步骤；如果所述纠错指令不为纠错成功指令，则判断所述系统参数是否为最后一份系统参数；如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入基于所述编码参数和所述系统参数，利用所述目标存储器中的预设编解码器进行解码纠错，得到所述配置参数以及纠错指令的步骤；其中，所述编解码器中包含所述预设解码方式。从而可以进一步提高目标存储器的使用寿命，延长目标存储器的使用寿命。
另外，在本发明实施例中，所述系统参数与所述编码参数可以存储于所述目标存储器的同一存储页。以及，所述预设解码方式包括错误检查和纠正解码方式、前向纠错解码方式中的至少一种。同样可以进一步提高目标存储器的使用寿命，延长目标存储器的使用寿命。
对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
实施例三
详细介绍本发明实施例提供的一种非易失性半导体存储器参数上电读取装置。
参照图4，示出了本发明实施例中一种非易失性半导体存储器参数上电读取装置的结构示意图。具体包括：
系统参数读取模块310，用于当接收到上电触发指令时，读取目标存储器的系统参数。
解码纠错模块320，用于通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数。
参数配置模块330，用于根据所述配置参数对所述目标存储器进行参数配置。
其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
在本发明实施例中，当接收到上电触发指令时，读取目标存储器的系统参数；通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；根据所述配置参数对所述目标存储器进行参数配置；其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。由此取得了在不增加存储器面积和成本的条件下，提高非易失性半导体存储器上电成功率以及使用寿命的有益效果。
实施例四
详细介绍本发明实施例提供的一种非易失性半导体存储器参数上电读取装置。
参照图5，示出了本发明实施例中一种非易失性半导体存储器参数上电读取装置的结构示意图。具体包括：
系统参数读取模块410，用于当接收到上电触发指令时，读取目标存储器的系统参数。
可选地，在本发明实施例中，在所述目标存储器中存储有至少两份系统参数。
可选地，在本发明实施例中，所述系统参数读取模块410，还用于当接收到上电触发指令时，读取所述目标存储器的第一份系统参数。
解码纠错模块420，用于通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数。
可选地，在本发明实施例中，所述解码纠错模块420，进一步可以包括：
解码纠错子模块421，用于基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令；
纠错指令判断子模块422，用于判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入参数配置模块430；如果所述纠错指令不为纠错成功指令，则进入系统参数判断子模块423；
系统参数判断子模块423，用于判断所述系统参数是否为最后一份系统参数；
系统参数读取子模块424，用于如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入解码纠错子模块421；
其中，所述编解码器中包含所述预设解码方式。
参数配置模块430，用于根据所述配置参数对所述目标存储器进行参数配置。
其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
可选地，在本发明实施例中，所述系统参数与所述编码参数存储于所述目标存储器的同一存储页。
可选地，在本发明实施例中，所述预设解码方式包括错误检查和纠正解码方式、前向纠错解码方式中的至少一种。
在本发明实施例中，当接收到上电触发指令时，读取目标存储器的系统参数；通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；根据所述配置参数对所述目标存储器进行参数配置；其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。由此取得了在不增加存储器面积和成本的条件下，提高非易失性半导体存储器上电成功率以及使用寿命的有益效果。
而且，在本发明实施例中，在所述目标存储器中存储有至少两份系统参数，进一步地，当接收到上电触发指令时，读取所述目标存储器的第一份系统参数；基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令；判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入根据所述配置参数对所述目标存储器进行参数配置的步骤；如果所述纠错指令不为纠错成功指令，则判断所述系统参数是否为最后一份系统参数；如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入基于所述编码参数和所述系统参数，利用所述目标存储器中的预设编解码器进行解码纠错，得到所述配置参数以及纠错指令的步骤；其中，所述编解码器中包含所述预设解码方式。从而可以进一步提高目标存储器的使用寿命，延长目标存储器的使用寿命。
另外，在本发明实施例中，所述系统参数与所述编码参数可以存储于所述目标存储器的同一存储页。以及，所述预设解码方式包括错误检查和纠正解码方式、前向纠错解码方式中的至少一种。同样可以进一步提高目标存储器的使用寿命，延长目标存储器的使用寿命。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的非易失性半导体存储器参数上电读取设备中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (10)
1.一种非易失性半导体存储器参数上电读取方法，其特征在于，包括：
当接收到上电触发指令时，读取目标存储器的系统参数；
通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；
根据所述配置参数对所述目标存储器进行参数配置；
其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
2.根据权利要求1所述的方法，其特征在于，在所述目标存储器中存储有至少两份系统参数。
3.根据权利要求2所述的方法，其特征在于，所述当接收到上电触发指令时，读取目标存储器的系统参数的步骤，包括：
当接收到上电触发指令时，读取所述目标存储器的第一份系统参数；
进一步地，所述通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数的步骤，包括：
基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令；
判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入根据所述配置参数对所述目标存储器进行参数配置的步骤；如果所述纠错指令不为纠错成功指令，则判断所述系统参数是否为最后一份系统参数；
如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入基于所述编码参数和所述系统参数，利用所述目标存储器中的预设编解码器进行解码纠错，得到所述配置参数以及纠错指令的步骤；
其中，所述编解码器中包含所述预设解码方式。
4.根据权利要求1所述的方法，其特征在于，所述系统参数与所述编码参数存储于所述目标存储器的同一存储页。
5.根据权利要求1所述的方法，其特征在于，所述预设解码方式包括错误检查和纠正解码方式、前向纠错解码方式中的至少一种。
6.一种非易失性半导体存储器参数上电读取装置，其特征在于，包括：
系统参数读取模块，用于当接收到上电触发指令时，读取目标存储器的系统参数；
解码纠错模块，用于通过预设解码方式，基于所述系统参数以及编码参数进行解码纠错，得到配置参数；
参数配置模块，用于根据所述配置参数对所述目标存储器进行参数配置；
其中，所述编码参数为通过预设编码方式对所述系统参数进行编码后得到；所述预设编码方式与所述预设解码方式相对应。
7.根据权利要求6所述的装置，其特征在于，在所述目标存储器中存储有至少两份系统参数。
8.根据权利要求7所述的装置，其特征在于，所述系统参数读取模块，还用于当接收到上电触发指令时，读取所述目标存储器的第一份系统参数；
进一步地，所述解码纠错模块，包括：
解码纠错子模块，用于基于所述编码参数和所述系统参数，利用所述目标存储器中的编解码器进行解码纠错，得到所述配置参数以及纠错指令；
纠错指令判断子模块，用于判断所述纠错指令是否为纠错成功指令；如果所述纠错指令为纠错成功指令，则进入参数配置模块；如果所述纠错指令不为纠错成功指令，则进入系统参数判断子模块；
系统参数判断子模块，用于判断所述系统参数是否为最后一份系统参数；
系统参数读取子模块，用于如果所述系统参数不是最后一份系统参数，则读取下一份系统参数，然后进入解码纠错子模块；
其中，所述编解码器中包含所述预设解码方式。
9.根据权利要求6所述的装置，其特征在于，所述系统参数与所述编码参数存储于所述目标存储器的同一存储页。
10.根据权利要求6所述的装置，其特征在于，所述预设解码方式包括错误检查和纠正解码方式、前向纠错解码方式中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810540094.XA CN110554928A (zh) | 2018-05-30 | 2018-05-30 | 一种非易失性半导体存储器参数上电读取方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810540094.XA CN110554928A (zh) | 2018-05-30 | 2018-05-30 | 一种非易失性半导体存储器参数上电读取方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110554928A true CN110554928A (zh) | 2019-12-10 |
Family
ID=68734143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810540094.XA Pending CN110554928A (zh) | 2018-05-30 | 2018-05-30 | 一种非易失性半导体存储器参数上电读取方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110554928A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116737089A (zh) * | 2023-08-15 | 2023-09-12 | 北京紫光芯能科技有限公司 | 配置数据的存储方法、装置和系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1858713A (zh) * | 2005-04-30 | 2006-11-08 | 广东科龙电器股份有限公司 | 提高e/eprom存储器存储数据可靠性的方法 |
| CN101310255A (zh) * | 2005-09-20 | 2008-11-19 | 高通股份有限公司 | 硬件辅助的装置配置检测 |
| US20150205664A1 (en) * | 2014-01-17 | 2015-07-23 | Fusion-Io, Inc. | Determining a configuration parameter using a soft read command |
| CN105280238A (zh) * | 2014-06-17 | 2016-01-27 | 慧荣科技股份有限公司 | 用来控制一记忆装置的方法以及记忆装置与控制器 |
-
2018
- 2018-05-30 CN CN201810540094.XA patent/CN110554928A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1858713A (zh) * | 2005-04-30 | 2006-11-08 | 广东科龙电器股份有限公司 | 提高e/eprom存储器存储数据可靠性的方法 |
| CN101310255A (zh) * | 2005-09-20 | 2008-11-19 | 高通股份有限公司 | 硬件辅助的装置配置检测 |
| US20150205664A1 (en) * | 2014-01-17 | 2015-07-23 | Fusion-Io, Inc. | Determining a configuration parameter using a soft read command |
| CN105280238A (zh) * | 2014-06-17 | 2016-01-27 | 慧荣科技股份有限公司 | 用来控制一记忆装置的方法以及记忆装置与控制器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116737089A (zh) * | 2023-08-15 | 2023-09-12 | 北京紫光芯能科技有限公司 | 配置数据的存储方法、装置和系统 |
| CN116737089B (zh) * | 2023-08-15 | 2023-11-21 | 北京紫光芯能科技有限公司 | 配置数据的存储方法、装置和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8832530B2 (en) | Techniques associated with a read and write window budget for a two level memory system | |
| US9043678B2 (en) | Detecting effect of corrupting event on preloaded data in non-volatile memory | |
| US8175012B2 (en) | Decoding/encoding method for booting from a NAND flash and system thereof | |
| US8806297B2 (en) | Data recovery using additional error correction coding data | |
| US9602134B2 (en) | Operating method of error correction code decoder and memory controller including the error correction code decoder | |
| US11138080B2 (en) | Apparatus and method for reducing cell disturb in an open block of a memory system during a recovery procedure | |
| CN105808371A (zh) | 数据备份与恢复方法、控制芯片及存储装置 | |
| US9465538B2 (en) | Flash memory control chip and data storage device and flash memory control method | |
| CN111312316A (zh) | 非易失性存储器装置和存储器系统 | |
| US8966344B2 (en) | Data protecting method, memory controller and memory storage device | |
| WO2019136976A1 (zh) | 一种编译码系统使用多种错误纠正码组合的方法 | |
| US9015560B1 (en) | Method and apparatus for ceasing access to a portion of a flash memory when less than a number of errors correctable by an error correction code exists | |
| CN101634938A (zh) | 固态硬盘的数据迁移方法、数据迁移装置及固态硬盘 | |
| CN107153510A (zh) | 存储器控制器及用于管理存储器的方法 | |
| CN110554928A (zh) | 一种非易失性半导体存储器参数上电读取方法及装置 | |
| US9996415B2 (en) | Data correcting method, memory control circuit unit, and memory storage device | |
| CN208460001U (zh) | 一种非易失性半导体存储器 | |
| US9208863B1 (en) | Memory system and method of controlling memory system | |
| CN113094307B (zh) | 映射信息管理方法、存储器存储装置及存储器控制器 | |
| CN111124742B (zh) | Flash数据校验方法及Flash控制器、存储介质、设备 | |
| JP4239754B2 (ja) | 不揮発メモリシステム | |
| CN113220502B (zh) | 存储器管理方法、存储器存储装置及存储器控制器 | |
| CN116263724A (zh) | 存储器控制器与数据处理方法 | |
| CN117992282A (zh) | 异常断电后的编码方法和存储器存储装置 | |
| US7987316B2 (en) | Programming device for non-volatile memory and programming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CB02 | Change of applicant information |