CN115881208A - 一种存储设备的测试方法及装置 - Google Patents
一种存储设备的测试方法及装置 Download PDFInfo
- Publication number
- CN115881208A CN115881208A CN202211690211.3A CN202211690211A CN115881208A CN 115881208 A CN115881208 A CN 115881208A CN 202211690211 A CN202211690211 A CN 202211690211A CN 115881208 A CN115881208 A CN 115881208A
- Authority
- CN
- China
- Prior art keywords
- nvme
- command
- link
- storage device
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请公开了一种存储设备的测试方法及装置，该方法包括：通过第一链路接收第一主机提供的指示了指定数据的命令，其中，所述指定数据包括NVMe‑MI协议所定义的NVMe‑MI命令的内容，所述第一链路不同于NVMe‑MI协议所定义的通信链路；对所述指定数据包进行解析生成NVMe‑MI命令，并通过第二链路将NVMe‑MI命令发送给存储设备以及接收存储设备反馈的所述NVMe‑MI命令的响应数据，其中，所述第二链路为存储设备中系统管理总线SMbus与测试装置中I2C总线之间的SMbus/I2C链路；基于所述第一链路将所述响应数据发送给第一主机。
Description
技术领域
本申请涉及存储设备技术领域，特别是涉及一种存储设备的测试方法及装置。
背景技术
带外管理是对企业级存储设备的一种管理、监控、固件升级等管理和维护方式，与主机系统无关，便于服务器和数据中心对存储设备盘进行运维和管理，现各大储存厂商都在积极推进带外管理标准。为了大一统带外管理，协议标准制定者们基于设备管理协议(Multi-Channel Transmission Platform，MCTP)定义了一套完整的带外管理协议，即NVMe-MI(Management Interface)协议。NV Me-MI协议定义了一套类似于NVMe命令集的管理接口命令，功能更全，扩展性强，甚至还可以模拟发送NVMe管理命令和PCIe命令。
图1展示了本申请实施例提供的现有NVMe-MI协议分层的结构示意图。
如图1所示，NVMe-MI协议包括应用层、协议层、传输层以及物理层，其中，应用层包括管理应用(如远程控制台)以及管理控制器；协议层包括NVMe管理接口；传输层通过管理组件传输MC TP协议传输数据，底层物理层支持PCIe或者系统管理总线SMBu s/I2C。支持NVMe协议的存储设备带外机制利用管理组件传输协议(MCTP)作为传输，并利用现有的MCTPSMBus/I2C和PCIe绑定作为物理层。命令消息被提交给NVMe子系统中管理端点命令槽中。
发明内容
为了确保存储设备的性能，在存储设备设计过程中，需要对存储设备进行各种测试。对于具有带外管理功能的存储设备除了进行常规的测试，还要进行带外管理功能测试。例如，NVMe-MI协议相关的带外管理测试。NVMe-MI协议是通过MCTP协议进行传输，同时底层物理层支持PCIe或者SMBus/I2C。这就要求参与测试的设备(例如主机或者服务器)需要支持NVMe-MI和MCTP功能。但是，不是所有的设备都能支持NVMe-MI和MCTP功能。对于不支持NVMe-MI和MCTP功能的设备其无法来测试存储设备的带外管理功能。本申请希望提供一种测试装置使得设备在不支持NVMe-MI和MCTP功能情况下也能测试存储设备的带外管理功能的测试方案。
根据本申请的第一方面，提供了根据本申请第一方面的第一存储设备的测试方法，应用于测试装置，该方法包括：通过第一链路接收第一主机提供的指示了指定数据的命令，其中，所述指定数据包括NVMe-MI协议所定义的NVMe-MI命令的内容，所述第一链路不同于NVMe-MI协议所定义的通信链路；对所述指定数据包进行解析生成NVMe-MI命令，并通过第二链路将NVMe-MI命令发送给存储设备以及接收存储设备反馈的所述NVMe-MI命令的响应数据，其中，所述第二链路为存储设备中系统管理总线SMbus与测试装置中I2C总线之间的SMbus/I2C链路；基于所述第一链路将所述响应数据发送给第一主机。
根据本申请的第一方面的第一存储设备的测试方法，提供了根据本申请第一方面的第二存储设备的测试方法，所述第一链路为所述测试装置上UART接口与所述第一主机上USB接口之间的UART/USB链路。
根据本申请的第一方面的第二存储设备的测试方法，提供了根据本申请第一方面的第三存储设备的测试方法，对所述指定数据进行解析获取命令的内容，基于所述命令的内容生成符合NVMe-MI协议的NVMe-MI读命令或者NVMe-MI命令。
根据本申请的第一方面的第三存储设备的测试方法，提供了根据本申请第一方面的第四存储设备的测试方法，响应于所述指定数据包括NVMe-MI协议所定义的VPD读取命令或者基础管理命令的内容以及第一指定地址，基于所述内容以及所述第一指定地址生成NVMe-MI读命令；响应于所述指定数据包括MCTP命令的内容以及第二指定地址，基于所述内容以及所述第二指定地址生成NVMe-MI写命令。
根据本申请的第一方面的第三或第四存储设备的测试方法，提供了根据本申请第一方面的第五存储设备的测试方法，若所述NVMe-MI命令为NVMe-MI读命令，所述处理器设置其为I2C总线的主端以及读模式；通过所述SMbus/I2C链路将所述NVMe-MI读命令发送给所述存储设备，以及接收所述存储设备基于所述NVMe-MI读命令所读取的数据。
根据本申请的第一方面的第三或第四存储设备的测试方法，提供了根据本申请第一方面的第六存储设备的测试方法，若所述NVMe-MI命令为NVMe-MI写命令，设置所述测试装置为I2C总线的主端以及写模式；通过所述SMbus/I2C链路将所述NVMe-MI写命令发送给所述存储设备；设置所述测试装置为I2C总线的从端以及读模式，并接收所述存储设备反馈的对所述NVMe-MI写命令处理完成的信息。
根据本申请的第一方面的第六存储设备的测试方法，提供了根据本申请第一方面的第七存储设备的测试方法，还包括：响应于接收到所述存储设备反馈的对所述NVMe-MI写命令处理完成的信息；设置所述测试装置为I2C总线的主端以及读模式，将所述处理完成的信息通过所述第一链路发送给所述第一主机。
根据本申请的第一方面的第一至第七任一存储设备的测试方法，提供了根据本申请第一方面的第八存储设备的测试方法，通过第三链路接收第二主机发送NVMe命令，以及通过第四链路将所述NVMe命令转发给所述存储设备以及接收所述第二存储设备基于所述NVMe命令反馈的响应数据；其中，所述第三链路和所述第四链路均是PCIE链路。
根据本申请的第一方面的第一至第八任一存储设备的测试方法，提供了根据本申请第一方面的第九存储设备的测试方法，通过第一链路接收第一主机提供的指示了指定数据的命令之前，还包括：初始化所述测试装置，并设置所述测试装置的I2C总线接口工作在中断模式下。
根据本申请的第二方面，提供了根据本申请第二方面的测试装置，该装置包括：PCIE接口以及处理器；所述测试装置通过所述PCIE接口与存储设备连接；所述处理器包括I2C总线接口，通过所述I2C总线接口与所述存储设备中系统管理总线SMbus接口连接，形成SMbus/I2C链路；以及执行如第一方面所述的方法。
附图说明
图1展示了本申请实施例提供的现有NVMe-MI协议分层的结构示意图；
图2展示了本申请实施例提供的一种对存储设备测试的系统结构示意图；
图3展示了本申请实施例提供的一种存储设备的结构示意图；
图4展示了本申请实施例所提供的一种存储设备的测试方法的流程示意图；
图5展示了本申请实施例所提供的测试装置执行存储设备带外管理测试的原理示意图；
图6展示了本申请实施例提供的一种主机端工作的原理示意图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图2展示了本申请实施例提供的一种对存储设备测试的系统结构示意图。
作为举例，如图2所示，存储设备通过PCIe转接板金手指插入到测试装置的PCIEX16插槽中，以及测试装置的PCIEX16金手指插入到主机端的PCIEX16插槽中，建立存储设备与主机端的PCIe链路。具体的，如图2所示，从上到下硬件整体连接为：存储设备通过PCIE转接板的PCIEX16金手指插入到测试装置PCIEX16插槽中，测试装置插入到主机端电脑主板PCIEX16插槽上。电脑主板PCIEx16插槽连通测试装置PCIEx16金手指为MCU提供3.3v工作电源，测试装置PCIEX16金手指与测试装置的PCIEX16插槽连通，再通过存储设备PCIE转接板的PCIEX16金手指为存储设备提供PCIE链路通路和工作电压。
测试装置中微控制单元(Micro Control Unit，MCU)中UART接口通过UART转USB连接线连接到主机端电脑主板USB接口。电脑主板上电，MCU、存储设备上电工作，电脑主机主通过PCIe链路正常识别存储设备，并识别MCU中UART接口，MCU中I2C_SCLK和I2C_SDA引脚为MCTP包提供物理层SMbus/I2C数据通路，可进行例如基础管理(Basic Managment)以及关键产品数据(Vital Product Data，VPD)读取，NVME-MI协议相关数据包交互。
图3展示了本申请实施例提供的一种存储设备的结构示意图。
作为举例，如图3所示，该存储设备带外管理通过系统管理总线(SystemManagement Bus，SMBus)/I2C提供通用接口，用于对存储设备进行监控、配置和变更管理。本申请实施例执行上述测试方案的测试装置主要基于SMBus/I2C提供一种模拟管理控制器外部接口机制，与存储设备进行带外通信，并可访问FRU(Field Replaceable Unit，现场可替换单元)信息设备。该测试装置可完成MCTP协议包交互和访问FRU信息设备读取关键产品数据(Vital Product Data，VPD)、基础管理信息功能，可用于企业级支持PCIe协议的存储设备关于MI协议和MCTP协议功能开发快速调试、验证和后期功能迭代、压力测试。
该测试装置实现基于如下协议：MCTP_Base_Specification_DSP0236_1.3.0；MCTP_SMBus_I2C_Transport_Binding_Specifica tion_DSP0237_1.2.0；ipmi-platform-mgt-fru-info-storage-def-v1-0-rev-1-3-spec-update；以及NVM-Express-1_4b-2020.09.21-Ratifi ed。
图4展示了本申请实施例所提供的一种存储设备的测试方法的流程示意图。本申请实施例所提供的存储设备的测试方法应用于测试装置。
步骤401，通过第一链路接收第一主机提供的指示了指定数据的命令，其中，所述指定数据包括NVMe-MI协议所定义的NVMe-MI命令的内容，所述第一链路不同于NVMe-MI协议所定义的通信链路。
步骤402，对所述指定数据包进行解析生成NVMe-MI命令，并通过第二链路将NVMe-MI命令发送给存储设备以及接收存储设备反馈的所述NVMe-MI命令的响应数据，其中，所述第二链路为存储设备中系统管理总线SMbus与测试装置中I2C总线之间的SMbus/I2C链路。
步骤403，基于所述第一链路将所述响应数据发送给第一主机。
可选地，其中，所述第一链路为所述测试装置上UART接口与所述第一主机上USB接口之间的UART/USB链路。
可选地，其中，对所述指定数据进行解析获取命令的内容，基于所述命令的内容生成符合NVMe-MI协议的NVMe-MI读命令或者NVMe-MI命令。
可选地，其中，响应于所述指定数据包括NVMe-MI协议所定义的VPD读取命令或者基础管理命令的内容以及第一指定地址，基于所述内容以及所述第一指定地址生成NVMe-MI读命令；响应于所述指定数据包括MCTP命令的内容以及第二指定地址，基于所述内容以及所述第二指定地址生成NVMe-MI写命令。
可选地，其中，若所述NVMe-MI命令为NVMe-MI读命令，所述处理器设置其为I2C总线的主端以及读模式；通过所述SMbus/I2C链路将所述NVMe-MI读命令发送给所述存储设备，以及接收所述存储设备基于所述NVMe-MI读命令所读取的数据。
可选地，其中，若所述NVMe-MI命令为NVMe-MI写命令，设置所述测试装置为I2C总线的主端以及写模式；通过所述SMbus/I2C链路将所述NVMe-MI写命令发送给所述存储设备；设置所述测试装置为I2C总线的从端以及读模式，并接收所述存储设备反馈的对所述NVMe-MI写命令处理完成的信息。
可选地，还包括：响应于接收到所述存储设备反馈的对所述NVMe-MI写命令处理完成的信息；设置所述测试装置为I2C总线的主端以及读模式，将所述处理完成的信息通过所述第一链路发送给所述第一主机。
可选地，其中，通过第三链路接收第二主机发送NVMe命令，以及通过第四链路将所述NVMe命令转发给所述存储设备以及接收所述第二存储设备基于所述NVMe命令反馈的响应数据；其中，所述第三链路和所述第四链路均是PCIE链路。
可选地，通过第一链路接收第一主机提供的指示了指定数据的命令之前，还包括：初始化所述测试装置，并设置所述测试装置的I2C总线接口工作在中断模式下。
为了便于理解本申请实施例所提供的存储设备的测试方案的原理，下面以举例的形式对其进行简要介绍。
图5展示了本申请实施例所提供的测试装置执行存储设备带外管理测试的原理示意图。
作为举例，测试装置中MCU中UART接口主要为主机端提供MI控制命令和MCTP包数据传输通路，MCU上电工作，电脑主机端正常识别UART后，主机端打开识别后的串口号发送MCTP协议数据包和基础管理命令、VPD数据读取命令。其中MI控制命令包括：基础管理命令、VPD数据读取命令，MCTP包主要包括：NVME-MI命令、NVMe管理命令、控制命令(如ControlPrimitve命令)的请求包和应答包。
MCU中I2C_SCLK和I2C_SDA引脚为MCTP包提供物理层SMbus/I2C数据通路，I2C接口工作在中断接收和中断发送模式下，因为I2C中断模式可以快速进行主从(master/slave)模式切换，满足MCTP协议中规定的请求和应答MCTP包功能，MCU发送MCTP请求包时需要工作在I2C主模式下，MCTP应答包时需要工作在I2C从模式下。
MCU整体具体工作流程为：MCU上电工作，首先初始化UART功能，初始化I2C功能，然后MCU一直循环等待MI控制命令和MCTP包数据，当接收到串口MI控制命令和MCTP数据包后，解析UART接口接收MCTP协议数据包和基础管理命令、VPD数据读取命令，根据协议固定命令不同地址，让I2C工作在主(master)或从(slave)模式下，进行MCTP数据包请求、应答和基础管理命令、VPD数据读取命令处理，最后通过UART接口发送MCTP请求数据包和MI基础信息、VPD数据信息给主机端。
图6展示了本申请实施例提供的一种主机端工作的原理示意图。
作为举例，主机端主要工作角色为命令和数据包的发起者和数据正确与否的判定者。存储设备和MCU UART均正常识别后，此时可判定MCU正常工作、存储设备正常识别且正常工作，MCU和存储设备的SMbus/I2C链路连接成功，由硬件保证。主机端可打开串口号发送基础管理命令、VPD读取命令给MCU，MCU响应接收到的串口读取命令，控制I2C接口工作在master模式与存储设备开始数据交互，首先按照协议格式发送基础管理命令、VPD读命令到存储设备，等待存储设备响应存储设备相关基础管理、VPD数据完成，然后MCU把读取回的基础管理和VPD数据信息通过串口发送给主机端，主机端按照协议格式进行数据字段校验，从而完成存储设备基础管理以及VPD信息字段的校验。
同理主机端通过打开后的串口号发送MCTP相关的NVME-MI命令、NVMe管理命令、控制命令请求包给MCU，MCU首先相应接收到的MCTP应答包，解析包格式，控制I2C接口进入master工作模式发送MCTP请求包数据给存储设备，待I2C接口发送完应答包后，切换为slave工作模式，等待接收存储设备应答数据包，在接收完应答数据包后，I2C接口再次工作为master模式，等待处理下一个MCTP请求包。
作为举例，主机端与测试设备MCU UART交互数据包格式
格式具体域如表：
从格式中可以看出传输包总长为263bytes。Data长度为256bytes，是基于MCTP基本传输单元长度(unit＝64byts)包大小和VPD实现字段字节确定，可根据实际情况更改，针对SMBus/I2C带外管理(out of band)默认地址Addr，按照NVMe Express ManagmentInterface Revision 1.2协议中规定取值：
MCTP请求和应答包均采用以上格式，访问FRU信息设备的基础管理和VPD信息也采用以上格式。MCTP包组装和拆包均在主机端完成，MCU主要负责MCTP包的传输链路控制。
以上，仅为本申请进一步的实施例，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请所公开的范围内，根据本申请的技术方案及其构思加以等同替换或改变，都属于本申请的保护范围。
Claims (10)
1.一种存储设备的测试方法，应用于测试装置，其特征在于，包括：
通过第一链路接收第一主机提供的指示了指定数据的命令，其中，所述指定数据包括NVMe-MI协议所定义的NVMe-MI命令的内容，所述第一链路不同于NVMe-MI协议所定义的通信链路；
对所述指定数据包进行解析生成NVMe-MI命令，并通过第二链路将NVMe-MI命令发送给存储设备以及接收存储设备反馈的所述NVMe-MI命令的响应数据，其中，所述第二链路为存储设备中系统管理总线SMbus与测试装置中I2C总线之间的SMbus/I2C链路；
基于所述第一链路将所述响应数据发送给第一主机。
2.根据权利要求1所述的方法，其特征在于，其中，所述第一链路为所述测试装置上UART接口与所述第一主机上USB接口之间的UART/USB链路。
3.根据权利要求1或2所述的方法，其特征在于，其中，
对所述指定数据进行解析获取命令的内容，基于所述命令的内容生成符合NVMe-MI协议的NVMe-MI读命令或者NVMe-MI命令。
4.根据权利要求3所述的方法，其特征在于，其中，
响应于所述指定数据包括NVMe-MI协议所定义的VPD读取命令或者基础管理命令的内容以及第一指定地址，基于所述内容以及所述第一指定地址生成NVMe-MI读命令；
响应于所述指定数据包括MCTP命令的内容以及第二指定地址，基于所述内容以及所述第二指定地址生成NVMe-MI写命令。
5.根据权利要求3或4所述的方法，其特征在于，其中，
若所述NVMe-MI命令为NVMe-MI读命令，所述处理器设置其为I2C总线的主端以及读模式；
通过所述SMbus/I2C链路将所述NVMe-MI读命令发送给所述存储设备，以及接收所述存储设备基于所述NVMe-MI读命令所读取的数据。
6.根据权利要求3或4所述的方法，其特征在于，其中，
若所述NVMe-MI命令为NVMe-MI写命令，设置所述测试装置为I2C总线的主端以及写模式；
通过所述SMbus/I2C链路将所述NVMe-MI写命令发送给所述存储设备；设置所述测试装置为I2C总线的从端以及读模式，并接收所述存储设备反馈的对所述NVMe-MI写命令处理完成的信息。
7.根据权利要求6所述的方法，其特征在于，还包括：
响应于接收到所述存储设备反馈的对所述NVMe-MI写命令处理完成的信息；设置所述测试装置为I2C总线的主端以及读模式，将所述处理完成的信息通过所述第一链路发送给所述第一主机。
8.根据权利要求1-7任一项所述的方法，其特征在于，其中，
通过第三链路接收第二主机发送NVMe命令，以及通过第四链路将所述NVMe命令转发给所述存储设备以及接收所述第二存储设备基于所述NVMe命令反馈的响应数据；其中，所述第三链路和所述第四链路均是PCIE链路。
9.根据权利要求1-8任一项所述的方法，其特征在于，通过第一链路接收第一主机提供的指示了指定数据的命令之前，还包括：
初始化所述测试装置，并设置所述测试装置的I2C总线接口工作在中断模式下。
10.一种测试装置，其特征在于，包括：PCIE接口以及处理器；
所述测试装置通过所述PCIE接口与存储设备连接；
所述处理器包括I2C总线接口，通过所述I2C总线接口与所述存储设备中系统管理总线SMbus接口连接，形成SMbus/I2C链路；以及执行如权利要求1-9任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211690211.3A CN115881208A (zh) | 2022-12-27 | 2022-12-27 | 一种存储设备的测试方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211690211.3A CN115881208A (zh) | 2022-12-27 | 2022-12-27 | 一种存储设备的测试方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881208A true CN115881208A (zh) | 2023-03-31 |
Family
ID=85754792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211690211.3A Pending CN115881208A (zh) | 2022-12-27 | 2022-12-27 | 一种存储设备的测试方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881208A (zh) |
-
2022
- 2022-12-27 CN CN202211690211.3A patent/CN115881208A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107423169B (zh) | 用于测试高速外围设备互连设备的方法和系统 | |
| CN111159085B (zh) | 一种pcie带宽的自动配置方法、服务器主板及服务器 | |
| US8275599B2 (en) | Embedded bus emulation | |
| CN107908589B (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
| CN111901164B (zh) | Ocp nic网卡的适配控制方法、装置、设备及系统 | |
| JP2018116648A (ja) | 情報処理装置、その制御方法、及びプログラム | |
| CN109660391B (zh) | 一种池化服务器系统固件升级方法、系统及相关装置 | |
| CN102073602A (zh) | 计算机系统、连接控制装置及连接与断开方法 | |
| US10678739B1 (en) | Electronic system, host device and control method | |
| CN103412836A (zh) | 热插拔处理方法、装置以及系统 | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| CN111158731A (zh) | 一种基于cpld的网卡固件升级装置及方法 | |
| JP4198167B2 (ja) | アダプタ装置、データ伝送システム | |
| WO2014000299A1 (zh) | 串口重定向处理方法、设备和系统 | |
| CN113138650A (zh) | 一种cpld pci设备热复位电路、方法、系统及可读存储介质 | |
| US10437768B2 (en) | Method and host node for configuring a remote node and a host node | |
| WO2023030249A1 (zh) | 用于计算设备的设备管理方法、计算设备、装置和介质 | |
| CN115881208A (zh) | 一种存储设备的测试方法及装置 | |
| CN114691223B (zh) | 一种通过网络传输bios日志的方法及装置 | |
| CN114185721A (zh) | 一种服务器的热存储备份系统及方法 | |
| CN112579507A (zh) | 宿主机与bmc通信的方法、bios、操作系统、bmc和服务器 | |
| CN216014148U (zh) | 一种服务器和服务器背板 | |
| CN111371799B (zh) | Mctp控制器收发数据的控制方法、装置及设备 | |
| JP2007094470A (ja) | 情報処理装置のホットプラグ処理方法 | |
| CN211787062U (zh) | Mctp设备测试装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |