WO2004038733A1 - 強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法 - Google Patents

強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法 Download PDF

Info

Publication number
WO2004038733A1
WO2004038733A1 PCT/JP2003/013556 JP0313556W WO2004038733A1 WO 2004038733 A1 WO2004038733 A1 WO 2004038733A1 JP 0313556 W JP0313556 W JP 0313556W WO 2004038733 A1 WO2004038733 A1 WO 2004038733A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
film
ferroelectric film
pzt
sol
Prior art date
Application number
PCT/JP2003/013556
Other languages
English (en)
French (fr)
Inventor
Takeshi Kijima
Yasuaki Hamada
Eiji Natori
Koji Ohashi
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to EP20030758823 priority Critical patent/EP1555678B1/en
Publication of WO2004038733A1 publication Critical patent/WO2004038733A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C01G33/006—Compounds containing, besides niobium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G35/00—Compounds of tantalum
    • C01G35/006—Compounds containing, besides tantalum, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H10N30/704—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead based oxides
    • H10N30/8554—Lead zirconium titanate based
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/01—Particle morphology depicted by an image
    • C01P2004/04—Particle morphology depicted by an image obtained by TEM, STEM, STM or AFM
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/80—Compositional purity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

明 細 書
強誘電体膜、 強誘電体キャパシタ、 強誘電体メモリ、 圧電素子、 半導体素子、 強誘電 体膜の製造方法、 及び強誘電体キャパシ夕の製造方法
[技術分野]
本発明は、 強誘電体膜、 強誘電体キャパシ夕、 強誘電体メモリ、 圧電素子、 半導体 素子、 強誘電体膜の製造方法、 及び強誘電体キャパシ夕の製造方法に関する。 · [背景技術]
近年、 PZT、 SBT等の強誘電体膜や、 これを用いた強誘電体キャパシ夕、 強 誘電体メモリ装置等の研究開発が盛んに行われている。 強誘電体メモリ装置の構造 は 1T型、 1T1 C型、 2 Τ2 C型、 単純マトリクス型に大別できる。 この中で、 1 Τ型は構造上キャパシ夕に内部電界が発生するためリテンション （データ保持） が 1ヶ月と短く、 半導体一般で要求される 10年保証は不可能といわれている。 1 T1 C型、 2T2C型は、 DRAMと殆ど同じ構成であり、 選択用トランジスタを 有するために、 DRAMの製造技術を生かすことができる。 また、 1T1 C型、 2 T 2 C型は、 SRAM並みの書き込み速度が実現されるため、 現在までに 256 k b i t以下の小容量品が商品化されている。
これまで強誘電体材料としては、 主に Pb (Z r、 T i) 03 (PZT) が用い られている。 PZTの場合、 Z r/T i比が 52Z48あるいは 40Z60といつ た、 稜面体晶及び正方晶の混在領域及びその近傍の組成が用いられている。 また、 PZTの場合、 L a、 S r、 C aといった元素がドーピングされて用いられること もある。 この領域が用いられているのは、 メモリ素子に最も必要な信頼性を確保す るためである。 ヒステリシス形状は、 T iをリッチに含む正方晶領域が良好である が、 イオン性結晶構造に起因するショットキ一欠陥が発生する。 このため、 リーク 電流特性あるいはインプリント特性 （いわゆるヒステリシスの変形の度合い） 不良 が発生してしまい、 信頼性を確保することが困難である。 —方、 単純マトリックス型は、 1 T 1 C型、 2 T 2 C型に比べセルサイズが小さ く、 またキャパシ夕の多層化が可能であるため、 高集積化、 低コスト化が期待され ている。
また、 従来の単純マトリクス型強誘電体メモリ装置に関しては、 日本国特開平 9 - 1 1 6 1 0 7号公報等に開示されている。 同公開公報においては、 メモリセルへ のデータ書き込み時に、 非選択メモリセルへ書き込み電圧の 1 / 3の電圧を印加す る駆動方法が開示されている。
しかしながら、 この技術においては、 動作に必要とされる強誘電体キャパシ夕の ヒステリシスループに関しては、 具体的に記載されていない。 実際に動作が可能な 単純マトリクス型強誘電体メモリ装置を得るには角型性の良好なヒステリシスルー プが必要不可欠である。 これに対応可能な強誘電体材料としては、 T iリッチな正 方晶の P Z Tが候補として考えられるが、 既述の 1 T 1 C及び 2 T 2 C型強誘電体 メモリ同様、 信頼性の確保が最重要課題となる。
また、 P Z T正方晶は、 メモリ用途に適した角型性を有するヒステリシス特性を 示すが、 信頼性に乏しく実用化されていない。 その理由は、 以下の通りである。 まず、 結晶化後の P Z T正方晶薄膜は、 T i含有率が高ければ高いほど、 リーク 電流密度が高くなる傾向がある。 加えて、 +あるいは一方向のどちらか一方に一回 だけデ一夕を書き込んで、 1 0 0 °Cに加熱保持した後、 デ一夕を読み出す、 いわゆ るスタティックインプリント試験を行うと、 2 4 h後には、 殆ど書き込んだデータ が残っていない。 これらは、 イオン性結晶である P Z T及び P Z Tの構成元素であ る P bと T i自身の抱える本質的なものであり、 このことが構成元素の大部分が P b及び T iからなる P Z T正方晶薄膜の抱える最大の課題となっている。 この課題 は、 P Z Tベロブスカイトがィォン性結晶であることが大きく、 P Z Tが抱える本 質的なものである。
図 4 4は、 P Z Tの各構成元素の結合にまつわる主なエネルギーの一覧である。 P Z Tは結晶化後に酸素空孔を多く含むことが知られている。 すなわち、 図 4 4よ り、 P b— Oは P Z T構成元素中、 結合エネルギーが最も小さく、 焼成加熱時や、 分極反転時に簡単に切れることが予想される。 すなわち、 P bが抜けると電荷中性 の原理より Oが抜けてしまう。
次に、 インプリント試験等の加熱保持時には、 P Z Tの各構成元素は振動し衝突 を繰り返していることになるが、 P Z T構成元素中で T iは最も軽く、 高温保持時 の振動衝突により抜け易い。 したがって、 T iが抜けると電荷中性の原理より Oが 抜ける。 また、 P b： + 2、 T i : + 4の最大価数で結合に寄与しているため、 〇が 抜ける以外に電荷中性が成り立たない。 すなわち、 P Z Tは P b及び T iといった 陽イオン 1つに対し 0という陰イオンが 2つ抜けやすく、 いわゆるショットキ一欠 陥を容易に形成する。
ここで、 P Z T結晶中の酸素欠損によるリーク電流の発生のメカニズムについて 説明する。 図 4 5 A〜図 4 5 Cは、 一般式 A B〇2. 5で表されるブラウンミラライ ト型結晶構造を有する酸化物結晶におけるリーク電流の発生を説明するための図で ある。 図 4 5 Aに示すように、 ブラウンミラライト型結晶構造は、 一般式 A B 03 で表される P Z T結晶などが持つベロブスカイト型結晶構造に対して酸素欠損を有 する結晶構造である。 そして、 図 4 5 Bに示すように、 ブラウンミラライト型結晶 構造では、 陽イオンの隣は酸素イオンが来るため、 陽イオン欠陥は、 あまりリーク 電流増大の原因にはなりにくい。 しかしながら、 図 4 5 Cに示すように、 酸素ィォ ンは P Z T結晶全体に直列で繋がつており、 酸素欠損が増えることにより結晶構造 がブラウンミラライト型結晶構造となると、 リーク電流もそれに従って増大してし まうのである。
また、 上記したリーク電流の発生に加えて、 P bおよび T iの欠損や、 それに伴 う Oの欠損は、 いわゆる格子欠陥であり、 図 4 6に示すような空間電荷分極の原因 となる。 すると、 P Z T結晶には強誘電体の分極による電界によって格子欠陥によ る反電界が生じてしまい、いわゆるバイアス電位が掛かった状態となり、この結果、 ヒステリシスがシフトあるいは減極してしまう。 さらに、 この現象は、 温度が高く なるほど速やかに生じてしまう。 以上は P Z Tの抱える本質的な問題であり、 純粋な Ρ Ζ Τでは上記の問題を解決 困難であると考えられ、 現在に至るまで正方晶の Ρ Ζ Τを用いたメモリ素子で十分 な特性を有するものは実現していない。
また、 強誘電体メモリにおいては、 強誘電体キャパシ夕に含まれる強誘電体膜の結 晶状態がデバイスの特性を決定する要因の一つとなる。 そして、 強誘電体メモリの製 造工程では、 層間絶縁膜や保護膜を形成する工程を有し、 水素を大量に発生するプロ セスが使用される。 このとき、 強誘電体膜は、 主として酸化物から形成されているた め、 製造工程中に発生した水素により酸化物が還元され、 強誘電体キャパシ夕の特性 に望ましからぬ影響を与えることがある。 このため、 従来の強誘電体メモリにおいては、 強誘電体キャパシ夕の特性劣化を防 止するためにアルミ酸化膜やアルミ窒化膜などのバリア膜により強誘電体キャパシ 夕を被覆することによってキャパシ夕の耐還元性を担保していた。 しかし、 これらの バリア膜は強誘電体メモリの高集積化に際して余剰な占有領域を必要とするもので あり、 また生産性の面からも、 強誘電体メモリをより簡便なプロセスによって製造で きる手法が望まれている。
[発明の開示]
本発明の目的は、 1 T 1 C、 2 T 2 C及び単純マトリクス型強誘電体メモリのい ずれにも使用可能なヒステリシス特性を持つ強誘電体キャパシ夕を含む、 1 T 1 C、 2 T 2 C及び単純マトリクス型強誘電体メモリを提供することにある。 また、 本発 明の他の目的は、 上記強誘電体メモリに好適な強誘電体膜およびその製造方法を提 供することにある。 さらに、 本発明の他の目的は、 上記強誘電体膜を用いた圧電素 子および半導体素子を提供することにある。 また、 本発明の他の目的は、 バリア膜 を不要とした簡便なプロセスで十分な特性を担保できる、 強誘電体キャパシ夕、 そ の製造方法、 および強誘電体キャパシ夕を用いた強誘電体メモリを提供することに ある。 本発明に係る強誘電体膜は、
Figure imgf000007_0001
の一般式で示され、 A元素は、 少 なくとも Pbからなり、 B元素は、 Z r、 T i、 V、 W、 H f及び Taのうち、 少 なくとも一つ以上の組み合わせからなり、 0. 05≤χ<1の範囲で Nbを含む。
[図面の簡単な説明]
図 1は、 強誘電体キャパシタを模式的に示す断面図である。
図 2は、 P ZTN膜をスピンコート法で形成するためのフローチャートを示す図 である。
図 3は、 強誘電体キャパシ夕の P (分極） -V (電圧）ヒステリシス曲線を示す図 である。
図 4 A〜図 4 Cは、 実施例 1における PZTN膜の表面モフォロジ一を示す図で ある。
図 5 A〜図 5 Cは、 実施例 1における PZTN膜の結晶性を示す図である。
図 6 A〜図 6 Cは、 実施例 1における P ZTN膜の膜厚と表面モフォロジ一との 関係を示す図である。
図 7 A〜図 7 Cは、 実施例 1における P Z TN膜の膜厚と結晶性との関係を示す 図である。
図 8 A〜図 8 Cは、 実施例 1における P ZTN膜の膜厚とヒステリシス特性を示 す図である。
図 9 A〜図 9 Cは、 実施例 1における PZTN膜の膜厚とヒステリシス特性を示 す図である。
図 1 OAおよび図 10Bは、 実施例 1における PZTN膜のリーク電流特性を示 す図である。
図 11 Aは、 実施例 1における PZTN膜の疲労特性を示す図である。 図 11 B は、実施例 1における P Z TN膜のス夕ティックインプリント特性を示す図である。 図 12は、 実施例 1におけるオゾン TE OSによる S i 02保護膜が形成された 強誘電体キャパシ夕の構造を示す図である。 図 13は、 実施例 1におけるオゾン TEOSによる S i 02保護膜を形成した後 の強誘電体キャパシ夕のヒステリシス特性を示す図である。
図 14は、 実施例 1における従来の PZT膜のリーク電流特性を示す図である。 図 15は、 実施例 1における従来の PZT膜を用いた強誘電体キャパシ夕の疲労 特性を示す図である。
図 16は、 実施例 1における従来の PZT膜を用いた強誘電体キャパシ夕のス夕 ティックインプリント特性を示す図である。
図 17 Aおよび図 17 Bは、 実施例 2における PZTN膜のヒステリシス特性を 示す図である。
図 18 Aおよび図 18 Bは、 実施例 2における PZTN膜のヒステリシス特性を 示す図である。
図 19 Aおよび図 19Bは、 実施例 2における PZTN膜のヒステリシス特性を 示す図である。
図 20は、 実施例 2における P ZTN膜の X線回折パターンを示す図である。 図 21は、 実施例 2における P Z TN結晶中の P b欠損量と N bの組成比の関係 を示す図である。
図 22は、 ベロブスカイト結晶である W03の結晶構造を説明するための図であ る。
図 23 A〜図 23Cは、 実施例 3における PZTN膜の形成工程を模式的に示す 断面図である。
図 24Aおよび図 24Bは、 実施例 3における PZTN膜の格子定数の変化を説 明するための図である。
図 25は、 実施例 3における PZTN膜と P t金属膜との格子不整合率の変化を 説明するための図である。
図 26は、 参考例における従来の PZT膜をスピンコート法で形成するためのフ ローチャートを示す図である。
図 27 A〜図 27 Eは、 参考例における PZT膜の表面モフォロジ一を示す図で ある。 図 28 A〜図 28Eは、 参考例における P ZT膜の結晶性を示す図である。
図 29 Αおよび図 29Bは、 参考例における正方晶 P ZT膜のヒステリシスを示 す図である。
図 30は、参考例における従来の正方晶 P Z T膜のヒステリシスを示す図である。 図 31 Aおよび図 31 Bは、 参考例における正方晶 PZT膜の脱ガス分析結果を 示す図である。 図 32 A〜図 32Cは、 強誘電体キャパシ夕の製造工程を示す図である。
図 33Afeよび図 33Bは、強誘電体キャパシ夕のヒステリシス特性を示す図であ る。
図 34は、 強誘電体キャパシ夕の電気的特性を示す図である。
図 35 Aは、 単純マトリクス型の強誘電体メモリ装置を模式的に示す平面図であ る。 図 35Bは、 単純マトリクス型の強誘電体メモリ装置を模式的に示す断面図で ある。
図 36は、 メモリセルアレイが周辺回路と共に同一基板上に集積化されている強 誘電体メモリ装置の一例を示す断面図である。
図 37 Aは、 1T1 C型強誘電体メモリを模式的に示す断面図である。 図 37B は、 1 T 1 C型強誘電体メモリを模式的に示す等価回路図である。 図 38 A〜図 38Cは、 強誘電体メモリの製造工程を示す図である。
図 39は、 記録へッドの分解斜視図である。
図 4 OAは、記録へッドの平面図である。図 40Bは、記録へッドの断面図である。 図 41は、 圧電素子の層構造を模式的に示す断面図である。
図 42は、 インクジエツト式記録装置の一例を示す概略図である。
図 43Aは、 PZTに T aを添加した強誘電体膜のヒステリシス特性を示す図であ る。 図 43Bは、 PZTに Wを添加した強誘電体膜のヒステリシス特性を示す図であ る。
図 44は、 P ZT系強誘電体の構成元素の結合に関する諸特性を示す図である。 2003/013556
8
図 45 A〜図 45 Cは、 ブラウンミラライト型結晶構造のショットキ一欠陥を説 明するための図である。
図 46は、 強誘電体の空間電荷分極を説明するための図である。
[発明を実施するための最良の形態]
(1) 本実施の形態に係る強誘電体膜は、
Figure imgf000010_0001
の一般式で示され、 A元素は、 少なくとも Pbからなり、 B元素は、 Z r、 T i、 V、 W、 H f及び T aのうち、 少なくとも一つ以上からなり、 0. 0 5≤χ<1の範囲で Nbを含む。 また、 A元素は、
Figure imgf000010_0002
(0<y≤0. 2) からなることができる。 そし て、 Lnは、 L a、 Ce、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 H o、 E r、 Tm、 Yb及び Luのうち、少なくとも一つ以上からなることができる。
(2) 本実施の形態に係る強誘電体膜は、 （P ^— yAy) (B — xNbx) 03の 一般式で示され、 A元素は、 L a、 Ce、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 Ho、 E r、 Tm、 Yb及び Luのうち、 少なくとも一つ以上からな り、 B元素は、 Z r、 T i、 V、 W、 H f及び T aのうち、 一つ以上からなり、 0. 05≤χ<1 (より好ましくは、 0. 1≤χ≤0. 3) の範囲で Nbを含む。
( 3 ) 本実施の形態に係る強誘電体膜は、 Z r組成よりも T i組成が多く、 かつ T i組成のうち、 2. 5モル％以上 40モル％以下 （より好ましくは、 10モル％ 以上 30モル％以下） が Nbに置換されている P ZT系強誘電体膜である。 また、 この P Z T系強誘電体膜は、 正方晶系および稜面体晶系の少なくとも一方の結晶構 造を有することができる。 さらに、 この PZT系強誘電体膜は、 0. 5モル％以上 (より好ましくは、 0. 5モル％以上、 5モル％未満） の S i或いは S i及び Ge を含むことができる。 また、 この PZT系強誘電体膜は、 ゾルゲル溶液を用いて形 成することができる。 (4) 本実施の形態に係る強誘電体膜は、 AB03の一般式で表され、 Aサイトの 構成元素として Pbを含み、 Bサイ卜の構成元素として少なくとも Z rおよび T iを 13556
9
含む PZT系強誘電体膜である。 この ΡΖΤ系強誘電体膜は、 Αサイトの Pb欠損量 が前記 AB03の化学量論的組成に対して多くとも 20モル％以下である。 この強誘 電体膜は、前記 Aサイ卜の Pb欠損量の 1Z2に相当する組成比で Bサイ卜に Nbを 含むことができる。 この強誘電体膜は、 Bサイトにおける T i組成が Z r組成よりも 高く、 かつ稜面体晶系の結晶構造を有することができる。 また、 この強誘電体膜は、 ゾルゲル溶液を用いて形成することができる。
(5) 本実施の形態に係る強誘電体膜の製造方法は、 PZT系強誘電体膜の製造 方法であって、 前記ゾルゲル溶液として、 P b Z r〇 3用ゾルゲル溶液、 P b T i O 3用ゾルゲル溶液、 および PbNb03用ゾルゲル溶液を混合したものを用いる。 本実施の形態に係る強誘電体膜の製造方法において、 前記ゾルゲル溶液として、 さらに Pb S i 03用ゾルゲル溶液を混合したものを用いることができる。
(6) 本実施の形態に係る強誘電体膜の製造方法は、 PZT系強誘電体膜の製造方 法であって、 Aサイトの構成元素である Pbの化学量論的組成を 1とした場合に、 P b力 s 0. 9〜 1. 2の範囲で含まれるゾルゲル溶液を用いて形成する。
(7) 本実施の形態に係る強誘電体膜の製造方法は、 前記 PZT系強誘電体膜を、 白金系金属からなる金属膜上に形成することを含むことができる。
(8) 本実施の形態に係る強誘電体膜の製造方法において、 前記白金系金属は、 P tおよび I rの少なくともいずれか一つであることができる。
(9) 本実施の形態に係る強誘電体メモリは、 予め S iウェハ上に形成された C MOSトランジスタのソース或いはドレイン電極のどちらかと導通している第 1電 極と前記第 1電極上に形成された強誘電体膜、 前記強誘電体膜上に形成された第 2 電極、 とを含み、 前記第 1電極、 前記強誘電体膜及び前記第 2電極によって構成さ れるキャパシ夕が、 予め S iウェハ上に形成された CMOSトランジスタによって 選択動作を行う強誘電体メモリであって、 前記強誘電体膜は、 T i比率が 50%以 上の正方晶 PZTからなり、 T i組成のうち 5モル％以上 40モル％以下が N で 置換され、 同時に 1モル％以上の S i及び Geを含む強誘電体膜からなる。 (10) 本実施の形態に係る強誘電体メモリは、 予め作りこまれた第 1電極と、 前記第 1電極と交差する方向に配列された第 2電極と、 少なくとも前記第 1電極と 前記第 2電極との交差領域に配置された強誘電体膜とを、 含み、 前記第 1電極、 前 記強誘電体膜及び前記第 2電極によって構成されるキャパシ夕がマトリクス状に配 置された強誘電体メモリであって、 前記強誘電体膜は、 T i比率が 50%以上の正 方晶 P ZTからなり、 T i組成のうち 5モル％以上 40モル％以下が Nbで置換さ れ、 同時に 1モル％以上の S i及び Geを含む強誘電体膜からなる。
(11) 本実施の形態に係る強誘電体メモリの製造方法は、 第 1の原料溶液であ る P b Z r O 3形成用ゾルゲル溶液と第 2の原料溶液である P b T i O 3形成用ゾ ルゲル溶液と第 3の原料溶液である P b N b O 3形成用ゾルゲル溶液と第 4の原料 溶液である P b S i〇 3形成用ゾルゲル溶液をコー卜後に結晶化する工程を含み、 前記、 第 1、 第 2、 及び第 3の原料溶液は、 強誘電体層を形成するための原料液で あり、 第 4の原料溶液は、 第 1、 第 2、 及び第 3の原料溶液を強誘電体層として形 成するために必要不可欠な触媒効果を有する常誘電体層を生成するための原料液で ある。
(12) 本実施の形態に係る強誘電体キャパシ夕の製造方法は、 所与の基体上に下 部電極を形成すること、 前記下部電極上に Pb、 Z r、 T i、 および Nbを構成元素 として含む P ZTN複合酸ィ匕物からなる強誘電体膜を形成すること、前記強誘電体膜 の上に上部電極を形成すること、 前記下部電極、 強誘電体膜、 および上部電極を被覆 するように保護膜を形成すること、 少なくとも前記保護膜を形成した後に、 前記 PZ TN複合酸化物を結晶化するための熱処理を行うこと、 を含む。
本実施の形態によれば、 強誘電体膜の材料として Pb、 Z r、 T i、 および Nbを 構成元素として含む P Z T N複合酸化物を用いて、かかる P Z T N複合酸化物の結晶 化を保護膜形成後に行う。 このため、 仮に保護膜の形成時において強誘電体膜がプロ セス中に発生した水素によるダメージを受けていたとしても、その後に結晶化のため の熱処理が行われることで、かかるダメージを回復しつつ P Z TN複合酸化物が結晶 化される。 従って、 従来のように、 強誘電体膜を還元反応から保護するためのバリア 膜の形成プロセスを省略することができ、生産性の向上および生産コス卜の低減を図 ることができる。
(13) 本実施の形態に係る強誘電体キャパシ夕の製造方法において、 前記強誘電 体膜は、 形成時に酸化雰囲気下で仮熱処理が施され、 前記 PZTN複合酸化物を結晶 化するための熱処理が行われるまでアモルファス状態とされていることができる。 この態様によれば、強誘電体膜は結晶化されるまでアモルファス状態とされている。 このため、 この態様の強誘電体膜では、 保護膜形成までアモルファス状態であること により粒界拡散による結晶品質の劣化を防止することができる。 そして、 ァモルファ ス状態の強誘電体膜は、 酸化雰囲気下で仮熱処理が施されているので、 膜中に酸素が 導入されている。 このため、 結晶化のための熱処理時においては、 雰囲気中に含まれ るガス種に依存することなく PZTN複合酸化物の結晶化を行うことができる。
(14) 本実施の形態に係る強誘電体キャパシ夕の製造方法において、 前記保護膜 は、 酸化シリコン膜であって、 トリメチルシランを用いて形成されることができる。 この態様によれば、酸化シリコン膜の形成に一般的に用いられているテトラメチル オルトシリゲート （TEOS) に比べて、 プロセス中の発生水素量が少ない卜リメチ ルシラン （TMS) を用いて酸化シリコン膜からなる保護膜を形成するため、 強誘電 体膜への還元反応によるダメージを低減することができる。
(15) 本実施の形態に係る強誘電体キャパシ夕の製造方法では、 前記 PZTN複 合酸化物を結晶化するための熱処理を非酸化雰囲気中で行うことができる。
この態様によれば、 結晶化のための熱処理を非酸化雰囲気中で行うため、 例えば、 プロセス中のデバイスにキャパシ夕以外の周辺部材 （例えば、 金属配線） などが含ま れる場合であっても、かかる周辺部材に対して高温熱処理による酸化ダメージを与え ることを防止することができる。
(16) 本実施の形態の強誘電体キャパシタは、 上記された強誘電体キャパシ夕の 製造方法を用いて形成される。
(17) また、 本実施の形態の強誘電体膜および強誘電体キャパシ夕は、 これを 用いた、 強誘電体メモリ、 圧電素子、 および半導体素子に適用することができる。 以下、 本発明に好適な実施の形態について、 図面を参照しながらより詳細に説明 する。
1. 強誘電体膜、 強誘電体キャパシ夕、 およびそれらの製造方法
図 1は、 本発明の実施形態に係る強誘電体膜 101を用いた強誘電体キャパシ夕 100を模式的に示す断面図である。
図 1に示すように、 強誘電体キャパシタ 100は、 強誘電体膜 101、 第 1電極 102、 および第 2電極 103から構成される。
第 1電極 102及び第 2電極 103は、 P t、 I r、 R u等の貴金属の単体また は前記貴金属を主体とした複合材料よりなる。 第 1電極 102及び第 2電極 103 に強誘電体の元素が拡散すると電極と強誘電体膜 101との界面部に組成ずれが生 じヒステリシスの角型性が低下するため、 第 1電極 102及び第 2電極 103には 強誘電体の元素が拡散しない緻密性が要求される。 第 1電極 102及び第 2電極 1 03の緻密性を上げるためには、例えば、質量の重いガスでスパッタ成膜する方法、 Y、 L a等の酸化物を貴金属電極中に分散させる等の方法がとられる。
強誘電体膜 101は、 Pb、 Z r、 T iを構成元素として含む酸化物からなる P ZT系強誘電体を用いて形成される。 特に、 本実施の形態では、 この強誘電体膜 1 01を T iサイトに Nbをドーピングした P b (Z r、 T i、 Nb) 03 (PZT N) を採用することを特徴とする。
Nbは T iとサイズ （イオン半径が近く、 原子半径は同一である。 ) がほぼ同じ で、 重さが 2倍あり、 格子振動による原子間の衝突によっても格子から原子が抜け にくレ^ また Nbの原子価は、 +5価で安定であり、 たとえ Pbが抜けても、 Nb 5 +により Pb抜けの価数を補うことができる。 また結晶化時に、 Pb抜けが発生し たとしても、 サイズの大きな Oが抜けるより、 サイズの小さな Nbが入る方が容易 である。
また、 Nbの原子価は +4価も存在するため、 T i 4+の代わりは十分に行うこと が可能である。 更に、 実際には Nbは共有結合性が非常に強く、 Pbも抜け難くな つていると考えられる （H. M i y a z awa, E. Na t o r i, S. M i y a s h i t a ; J p n. J . Ap p 1. P h y s . 39 (2000) 5679) 。 これまでも、 P ZTへの Nbドーピングは、 主に Z rリツチの稜面体晶領域で行 われてきたが、 その量は、 0. 2〜0. 025mo l % (J. Am. C e r am. S o c, 84 (2001) 902 ； Phy s. Rev. Le t, 83 (1999) 1347) 程度と、 極僅かなものである。 このように Nbを多量にドーピングする ことができなかった要因は、 Nbを例えば 10モル％添加すると、 結晶化温度が 8 0 o°c以上に上昇してしまうことによるものであったと考えられる。
そこで、 強誘電体膜 101を形成する際には、 更に PbS i 03シリケ一トを例 えば、 1〜5モル％の割合で添加することが好ましい。 これにより PZTNの結晶 化エネルギーを軽減させることができる。 すなわち、 強誘電体膜 101の材料とし て PZTNを用いる場合、 Nb添加とともに、 PbS, i〇3シリゲートとを添加す ることで P Z TNの結晶化温度の低減を図ることができる。
次に、 本実施の形態の強誘電体キャパシ夕 100に適用される P Z TN強誘電体 膜 101の成膜方法の一例を述べる。
P ZTN強誘電体膜 101は、 Pb、 Z r、 T i、 および Nbの少なくともいず れかを含む第 1〜第 3の原料溶液からなる混合溶液を用意し、 これらの混合液に含 まれる酸化物を熱処理等により結晶化させて得ることができる。
第 1の原料溶液としては、 P ZTN強誘電体相の構成金属元素のうち、 Pb及び Z rによる PbZ ]：03ぺロブスカイト結晶を形成するため縮重合体を n—ブ夕ノ ール等の溶媒に無水状態で溶 した溶液が例示できる。
第 2の原料溶液としては、 P ZTN強誘電体相の構成金属元素のうち、 Pb及び T iによる P bT i 03ベロブスカイト結晶を形成するため縮重合体を n—ブタノ ール等の溶媒に無水状態で溶解した溶液が例示できる。
第 3の原料溶液としては、 P Z TN強誘電体相の構成金属元素のうち、 P b及び Nbによる PbNb〇3ぺロプスカイト結晶を形成するため縮重合体を n—ブタノ ール等の溶媒に無水状態で溶解した溶液が例示できる。
上記第 1、第 2及び第 3の原料溶液を用いて、例えば、 PbZ r0.2T i 0. 8Nb Q.203 (PZTN)からなる強誘電体膜 101を形成する場合、 （第 1の原料溶液） ： (第 2の原料溶液） ： (第 3の原料溶液） =2 ： 6 ： 2の比で混合することができる。 しかし、 この混合溶液をそのまま結晶化させようとしても、 PZTN強誘電体膜 1 01を作製するには、高い結晶化温度を必要とする。すなわち、 Nbを混合すると、 結晶化温度が急激に上昇してしまい、 700°C以下の素子化可能な温度範囲では結 晶化が不可能なため、 従来では 5モル％以上の Nbは T iの置換元素としては用い られておらず、 これまでは添加剤の域を出ていなかった。 加えて、 丁 1が21"ょり も多く含まれる PZT正方晶では全く例がなかった。 このことは、 参考文献】. A m. Ce r am. S o c, 84 (2001) 902や Phy s. Rev. Le t, 83 (1999) 1347等より明らかである。
そこで、 本実施の形態では、 上記課題を、 第 4の原料溶液としての、 PbS i O 3結晶を形成するため縮重合体を n—ブ夕ノール等の溶媒に無水状態で溶解した溶 液を例えば、 1モル％以上 5モル％未満で上記混合溶液中に更に添加することで解 決することができる。
すなわち、 上記第 1、 第 2、 第 3及び第 4溶液の混合溶液を用いることで、 PZ TNの結晶化温度を 700 以下の素子化可能な温度範囲で結晶化させることが可 能となる。
具体的には、 図 2に示したフローチャートに従い強誘電体膜 101を成膜する。 混合溶液塗布工程 （ステップ ST 11) 、 アルコール除去工程〜乾燥熱処理工程〜 脱脂熱処理工程 （ステップ ST 12, ステップ ST 13) の一連の工程を所望の回 数行い、 その後に結晶化ァニール （ステップ ST 14) により焼成して強誘電体膜 101を形成する。
各工程における条件の例を下記に示す。
まず、 S i基板上に P t等の電極用貴金属を被覆して下部電極を成膜する （ステ ップ ST10) 。 次に、 混合液の塗布をスピンコートなどの塗布法で行う （ステツ プ ST11) 。 具体的には、 P t被覆基板上に混合溶液を滴下する。 滴下された溶 液を基板全面に行き渡らせる目的で 500 r pm程度でスピンを行った後、 50 r pm以下に回転数を低下させて 10秒ほど回転させる。 乾燥熱処理工程は 150°C 〜180°Cで行う （ステップ ST13) 。 乾燥熱処理は大気雰囲気下でホットプレ 一ト等を用いて行う。 同様に脱脂熱処理工程では 300°C〜350°Cに保持された ホットプレート上で、 大気雰囲気下で行う （ステップ ST 13) 。 結晶化のための 焼成は、 酸素雰囲気中でサ一マルラピッドアニール （RTA) 等を用いて行う （ス テツプ ST 14) 。
また焼結後の膜厚は 100〜200 nm程度とすることができる。 次に、 上部電 極をスパッ夕法等により形成した後に （ステップ ST15) 、 第 2電極と強誘電体 薄膜との界面形成、 および強誘電体薄膜の結晶性改善を目的としてボストァニール を、焼成時と同様に、酸素雰囲気中で RTA等を用いて行い（ステップ ST 16)、 強誘電体キャパシ夕 100を得る。 ' 以下では、 PZTN強誘電体膜 101を用いることによる強誘電体キャパシタ 1 00へのヒステリシス特性への影響を考察する。
図 3は、 強誘電体キャパシタ 100の P (分極） -V (電圧）ヒステリシス曲線を模 式的に示した図である。 まず、 電圧十 Vs印加すると分極量 P (十 Vs)となり、 そ の俊、電圧を 0にすると分極量 P rとなる。さらに、電圧を一 1/3 Vsとした時、 分極量は P (― 1/3 V s)となる。 そして、 電圧を一 V sとした時には分極量は P (一 Vs)となり、 再び電圧 0とした時に分極量一 P rとなる。 また、 電圧を +1/ 3 Vsとした時には、 分極量は P (+ 1 3 Vs)となり、 再び電圧を + Vsとした 時、 分極量は再び P (+Vs)に戻る。
また、 強誘電体キャパシ夕 100は、 ヒステリシス特性において以下のような特 徴をも有する。 まず、 一旦電圧 V sを印加して分極量 P (+Vs)にした後、 一 1 / 3 Vsの電圧を印加して、 さらに印加電圧を 0とした時、 ヒステリシスループは図 3中矢印 Aに示す軌跡をたどり、 分極量は安定な値 P〇（0)を持つ。 また、 一旦電 圧—Vsを印加して分極量を P (— Vs)にした後、 + 1Z3VSの電圧を印加して、 さらに印加電圧を 0とした時、 ヒステリシスループは図 2中矢印 Bに示す軌跡をた どり、 分極量は安定な値 PO (1)を持つ。 この分極量 PO (0)と分極量 ΡΟ(1)の 差が充分にとれていれば、 前記特開平 9 _ 116107号公報等に開示されている 駆動法により単純マトリクス型強誘電体メモリ装置を動作させることが可能である。 そして、 本実施の形態の強誘電体キャパシ夕 100によれば、 結晶化温度の低温 化、 ヒステリシスの角型性の向上、 P rの向上が図れる。 また、 強誘電体キャパシ 夕 100によるヒステリシスの角型性の向上は、 単純マトリクス型の強誘電体メモ リ装置の駆動にとって重要なディスターブの安定性に顕著な効果がある。 単純マト リクス型強誘電体メモリ装置においては、 書き込み、 読み出しを行わないセルにも
± 1Z3 Vsの電圧がかかるため、 この電圧で分極が変化しないこと、 いわゆるデ イスターブ特性が安定である必要がある。 実際に、 本願発明者は、 一般的な PZT では分極の安定した状態から分極を反転させる方向に 1Z3 V sパルスを 108回 与えると分極量は 80 %程度の低下が見られるが、 本実施の形態の強誘電体キャパ シタ 100によると 10 %以下の低下量であることを確認した。 従って、 本実施の 形態の強誘電体キャパシ夕 100を強誘電体メモリ装置に適用すれば、 単純マトリ クス型メモリの実用化が可能となる。
以下に、 本実施の形態についての詳細な実施例を説明する。
【実施例 1】
本実施例では、 本願発明による P ZTNと従来の P ZTとを比較する。 成膜フロ 一は全て前述の図 2を用いた。
Pb : Z r : T i : Nb=l : 0. 2 : 0. 6 : 0. 2、 1 : 0. 2 : 0. 7 ： 0. 1、 及び 1 : 0. 3 : 0. 65 : 0. 5とした。 すなわち N b添加量を全体の 5〜20モル％とした。 ここに PbS i〇3を 0〜1 %添加した。
この時の膜の表面モフォロジーを図 4 A〜図 4 Cに示す。 また、 この膜の結晶性 を X線回折法により測定すると、 図 5 A〜図 5 Cに示すようであった。 図 5 Aに示 される 0% (なし） の場合、 結晶化温度を 800°Cまであげても、 常誘電体パイ口 クロアのみが得られた。 また、 図 5 Bに示される 0. 5%の場合、 PZTとパイ口 クロアの混在であった。 また、 図 5 Cに示される 1 %の場合、 PZT (1 11) 単 一配向膜が得られた。 また結晶性もこれまで得られたことがないほど良好なもので あった。
次に Pb S i 03の 1 %添加 PZTN薄膜に対して、 膜厚を 120〜200 nm としたところ、 図 6 A〜図 6 Cならびに図 7 A〜図 7 Cに示すように、 それぞれ膜 厚に比例した結晶性を示した。 なお、 図 6 A〜図 6 Cは、 膜厚 120 nm〜200 nmにおける表面モフォロジーを示す電子顕微鏡写真であり、 図 7 A〜図 7 Cは、 膜厚 120 nm〜200 nmにおける P Z TN薄膜の結晶性を示す X線回折法によ る測定結果である。 また、 図 8 A〜図 8 Cおよび図 9 A〜図 9 Cに示すように、 膜 厚が 120 nm〜200 nmの範囲の全てにおいて角型性の良好なヒステリシス特 性が得られた。 なお、 図 9 A〜図 9 Cは、 図 8 A〜図 8 Cのヒステリシスカーブの 拡大図である。 特に、 図 9 A〜図 9 Cに示すように、 本例の PZTN薄膜では、 2 V以下という低い電圧でしっかりとヒステリシスが開き、 かつ飽和していることが 確認された。
また、 リーク特性についても、 図 1 OA及び図 10 Bに示すように、 膜組成や膜 厚によらず、 2V印加時 （飽和時） で 5 X 10一8〜 7 X 10— 9AZcm2と非常に 良好であった
次に、 Pb Z r 2T i 0.8Nb0.2薄膜の疲労特性、及びス夕ティックインプリ ントを測定したところ、図 11A及び図 1 1 Bに示すように、非常に良好であった。 特に、 図 11 Aに示す疲労特性は、 上下電極に P tを用いているにもかかわらず、 非常に良好である。
さらに、 図 12に示すように、 基板 601上に、 下部電極 601、 本実施例の P ZTN強誘電体膜 603、 上部電極 603を形成した強誘電体キャパシ夕 600の 上にオゾン TEOSによる S i 02膜 604の形成を試みた。 従来からある P ZT はオゾン TEOSによる S i 02膜形成を行うと、 TEOSから発生する水素が上 部 P tを通して P ZTを還元し、 全くヒステリシスを示さなくなるほど、 PZT結 晶が壊れてしまうことが知られている。
しかしながら本実施例による PZTN強誘電体膜 603は、図 13に示すように、 ほとんど劣化せず、 良好なヒステリシスを保持していた。 すなわち、 本実施例によ る PZTN強誘電体膜 603は耐還元性にも強いことが分かった。 また、 本願発明 による正方晶 P ZTN強誘電体膜 603では Nbが 40モル％を超えない場合、 N bの添加量に応じて、 良好なヒステリシスが得られた。
次に、 比較のために従来の P Z T強誘電体膜の評価を行つた。 従来 P Z Tとして は、 それぞれ P b : Z r : T i = l : 0. 2 : 0. 8、 1 : 0. 3 : 0. 7、 及び 1 : 0. 6 : 0. 4とした。 そのリーク特性は、 図 14に示すように、 T i含有量 が増加するほどリーク特性は劣化してしまい、 T i ： 80%の場合、 2 V印加時に、 10— 5A/cm2となり、 メモリ応用に適していないことが分かった。 同様に疲労 特性も図 15に示すように、 T i含有量が増加するほど疲労特性は劣化した。 また インプリント後には、 図 16に示すように、 殆どデータが読み出せないことが分か つた。
以上の実施例から分かるように、 本実施例による P ZTN強誘電体膜は、 従来、 P ZTの本質が原因と考えられるリーク電流増大並ぴにィンプリン卜特性劣化とい う問題を解決したばかりか、 これまで、 上記理由から使われてこなかった、 正方晶 PZTをメモリの種類、 構造によらずにメモリ用途に用いることが可能となる。 加 えて、 同じ理由から正方晶 P ZTが使われなかった圧電素子用途にも本材料は適用 可能である。
【実施例 2】
本実施例では、 P ZTN強誘電体膜において、 1^13添加量を0、 5、 10、 20、 30、 40モル％と変化させて強誘電特性を比較した。 全ての試料において P b S i 03シリケートを 5モル％添加している。 また、 膜形成のための原料となる強誘電体 膜形成用ゾルゲル溶液には、 コハク酸メチルを添加して pHを 6とした。 成膜フロー は全て前述の図 2を用いている。
図 17〜図 19に、本実施例の P Z TN強誘電体膜を測定したヒステリシス特性を 示す。
図 17 Aに示すように、 Nb添加量が 0の場合、 リーキ一なヒステリシスが得られ たが、 図 17 Bに示すように、 N b添加量が 5モル％となると、 絶縁性の高い良好な ヒステリシス特性が得られた。
また、 図 18 Aに示すように、 強誘電特性は、 Nb添加量が 10モル％までは、 殆 ど変化が見られなかった。 Nb添加量が 0の場合も、 リーキーではある力、 強誘電特 性には変化が見られていない。また、図 18 Βに示すように、 Nb添加量が 20モル％ の場合は、 非常に角型性の良いヒステリシス特性が得られた。
しかしながら、 図 19 A及び図 19 Bに示すように、 Nb添加量が 20モル％を超 えると、 ヒステリシス特性が大きく変化し、 劣化していくことが確認された。
そこで、 X線回折パターンを比較したところ図 20のようであった。 Nb添加量が 5モル％ (Z r/T i /Nb = 20/75/5) の場合、 （1 1 1) ピーク位置は、 従来からある N bが添加されていない P Z T膜の時と変わらないが、 N b添加量が 2 0モル％ (Z r/T i/Nb = 20/60Z20) 、 40モル％ (Z r/T i /Nb =20/40/40)と増加するに従って、 （111)ピークは低角側にシフトした。 すなわち、 PZTの組成は T iリッチで正方晶領域であるにもかかわらず、 実際の結 晶は、 稜面体晶となっていることが分かる。 また結晶系が変化するに従って、 強誘電 体特性が変化していることが分かる。
加えて、 Nbを 45モル％添加したところ、 ヒステリシスは開かず、 強誘電特性を 確認できなかった （図示省略） 。
また、 本願発明による PZTN膜は、 非常に絶縁性が高いことは既に述べたが、 こ こで P ZTNが絶縁体であるための条件を求めてみたところ、図 21のようであった。 すなわち、 本願発明による PZTN膜は、 非常に絶縁性が高く、 このことは Pbの 欠損量の 2倍に相当する組成比で、 T iサイトに Nbが添加されていることとなる。 また、ベロブスカイト結晶は図 22に示される W03の結晶構造からも分かるように、 Aサイトイオンが 100%欠損していても成り立ち、 かつ WO 3は結晶系が変化し易 いことが知られている。
従って、 PZTNの場合は、 Nbを添加することで、 P b欠損量を積極的に制御し て、 かつ結晶系を制御していることとなる。
このことは、 本実施の形態の PZTN膜が、 圧電素子への応用にも非常に有効であ ることを示している。 一般的に、 PZTを圧電素子に応用する場合、 Z rリッチ組成 の稜面体晶領域を用いる。 このとき、 Z rリッチな P ZTはソフト系 PZTと呼ばれ る。 このことは文字通り、 結晶が軟らかいことを意味している。 例えば、 インクジェ ットプリンターのインク吐き出しノズルにも、 ソフト系 PZTが使われているが、 あ まりにもソフトであるため、 あまり粘度の高いインクでは、 インクの圧力に負けて押 し出すことが出来ない。 一方で、 T iリッチな正方晶 P ZTはハード系 P ZTと呼ばれ、 固くて脆いことを 意味している。 しかしながら、 本願発明の ΡΖΤΝ膜ではハード系でありながら、 人 ェ的に結晶系を稜面体晶に変化させることが出来る。 その上、 結晶系を Nbの添加量 によって任意に変化させることが可能で、かつ T iリッチな PZT系強誘電体膜は比 誘電率が小さいため、 素子を低電圧で駆動することも可能となる。
このことにより、 これまで用いられることのなかった、 ハード系 PZTを例えば、 インクジエツトプリンターのインク吐き出しノズルに用いることが可能となる。加え て、 Nbは PZTに軟らかさをもたらすため、 適度に硬いが、 脆くない PZTを提供 することが可能となる。
最後に、 これまで述べたように、 本実施例では Nb添加するだけでなく、 Nb添加 と同時に、 シリケートを添加することで、 結晶化温度をも低減することが出来る。 【実施例 3】
本実施例では、 例えば、 強誘電体メモリのメモリセル部分を構成する強誘電体キヤ パシ夕や例えば、インクジエツトプリンターのインク吐き出しノズル部分を構成する 圧電ァクチユエ一夕の電極材料として用いられる P tや I rなどの白金系金属から なる金属膜上に P ZTN膜を形成した場合における格子整合性の点から P ZTN膜 を用いることの有効性を検討した。 白金系金属は、 PZT系強誘電体膜を素子応用す る場合に、 強誘電体膜の結晶配向性を決める下地膜となるとともに、 電極材料として も有用な材料である。 しかし、 両者の格子整合性が十分でないため、 素子応用に関し ては、 強誘電体膜の疲労特性が問題となってくる。
そこで、 本願発明者らは、 PZT系強誘電体膜の構成元素中に Nbを含ませること で、 P ZT系強誘電体膜と白金系金属薄膜との間の格子不整合の改善を図る技術を開 発した。 この場合の P Z T系強誘電体膜の成膜工程を図 23 A〜図 23 Cに示す。 まず、 図 23 Aに示すように、 所与の基板 10を用意する。 基板 10としては、 S O I基板上に T i Ox層が形成されたものを用いた。 なお、 基板 10としては、 公知 の材料からなるものの中から好適なものを選択して用いることができる。
次に、 図 23 Bに示すように、 基板 11上に例えば、 スパッ夕法を用いて P tから なる金属膜 （第 1電極） 1 0 2を形成し、 その後、 図 2 3 Cに示すように、 金属膜 1 0 2上に強誘電体膜 1 0 1として JP ZTN膜を形成する。 P ZTN膜を形成するため の材料としては、 例えば、 ゾルゲル溶液を用いることができる。 より具体的には、 P b Z r O 3用ゾルゲル溶液、 P b T i O 3用ゾルゲル溶液、 および P bNb〇3用ゾル ゲル溶液を混合したものに、 さらに P bNb〇3用ゾルゲル溶液を添加したものを用 いる。 なお、 PZTN膜は、 構成元素に Nbを含むため、 結晶化温度が高い。 このた め、 結晶化温度を低減させるためには、 P b S i〇3用ゾルゲル溶液をさらに添加し たものを用いることが好ましい。 本実施例では、 上記したゾルゲル混合溶液を P t金 属膜 1 0 2上にスピンコート法で塗布し、 所定の熱処理を行って結晶化する。 成膜ェ 程のフローは、 図 2に示したものと同様である。
本実施例では、 Nbの添加量を Omo 1 %〜3 Omo 1 %の範囲として得られた P ZTN膜について、 X線回折法を用いて結晶の格子定数を測定したところ図 24 A及 び図 24 Bのようであった。 図 24 A及び図 24 Bによれば、 N bの添加量が多くな るほど、 a軸（または b軸） における格子定数と c軸における格子定数とが近づいて いくことがわかる。 また、 図 24 A中における V (a b e) は、 格子定数 （a, b, c) を体積変換した指数である。 また、 図 24A中の VZV。は、 Nbが添加されて いない P ZT結晶の格子定数を体積変換した指数 V。に対する P ZTN結晶について の V (a b e) との比である。 このように、 V (a b e) あるいは VZV0の欄から も、 P ZTN結晶は、 Nbの添加量が増加するに従って結晶格子が小さくなつていく ことが確認できる。
そして、 このように Nbを添加して形成された P ZTN膜の格子定数から、 P t金 属膜の格子定数 （a, b, c = 3. 96) との格子不整合率を計算して N bの添加量 (mo 1 %) を横軸としてプロットしたものが図 2 5に示される。 図 2 5によれば、 P ZT系強誘電体膜に対して Nbが含まれることの効果は、上述した各実施例のごと く強誘電体特性が向上する効果のみならず、その格子定数を P tなどの白金系金属結 晶の格子定数に近づける効果もあることが確認された。 特に、 Nbの添加量が 5 mo 1 %以上の領域では、 その効果が顕著に表れることが確認された。 従って、 本発明の手法を用いれば、 電極材である金属膜と強誘電体膜との間の格子 不整合が軽減され、 例えば、 Nbの添加量が 3 Omo 1 %では、 格子不整合率が 2% 程度まで改善されることが確認された。 これは、 PZTNの結晶構造において、 Bサ ィ卜の T i原子を置換した Nb原子が 0原子との間でイオン結合性と共有結合性とを 併せ持つ強い結合が生じ、 その結合力が結晶格子を圧縮する方向に働いて、 格子定数が 小さくなる方向に変化していったものと考えられる。
また、 P tなどの白金系金属は化学的に安定な物質であって、 強誘電体メモリや圧 電ァクチユエ一夕の電極材料としては好適であり、 本実施例の手法によれば、 この P t金属膜上に直接 P Z TN膜を形成しても、格子不整合を従来よりも緩和させること ができるとともに、界面特性を向上させることができる。従って、本実施例の手法は、
P ZT系強誘電体膜の疲労劣化を軽減することができ、強誘電体メモリや圧電ァクチ ユエ一夕などへの素子応用にも適しているといえる。
(参考例）
本例では PbZ r 0. 4T i o. 603強誘電体膜を作製した。
従来の方法では、 20%程度 Pbを過剰に含む溶液を用いるが、 これは、 揮発 P bの抑制及び結晶化温度低減のためである。 しかしながら、 出来た薄膜で過剰 Pb が、 どのようになっているかは不明であり、 本来ならば最小限の P b過剰量で抑え るべきである。
そこで、 過剰 Pbが 0、 5、 10、 15、 20 %である 10重量％濃度の P b Z r o. 4T i o. 6 O 3形成用ゾルゲル溶液 (溶媒： n—ブ夕ノ一ル）を用い、 更に 10重 量％濃度の P b S i 03形成用ゾルゲル溶液 (溶媒： n—ブ夕ノール）を、 それぞれ 1 モル％添加して、 図 26に示すステップ ST 20〜ステップ ST 25の各工程を行 レ 、 200 nmの P b Z r 0.4T i 0 6 O 3強誘電体膜を形成した。 この時の表面モ フォロジ一は図 27 A〜図 27 Cに示すようであり、 XRDパターンは図 28 A〜 図 28 Cに示すようであった。
従来は 20 %程度過剰な P bが必要であつたが、 5 %過剰の P bで十分に結晶化 が進行していることが示された。 このことは、 わずか 1モル％の P b S i 03触媒 が、 PZTの結晶化温度を下げたために、 過剰 Pbは殆どいらないことを示してい る。 以降、 PZT、 PbT i〇3、 及び Pb Z r T i〇3形成用溶液としては、 全て 5 %P b過剰溶液を用いている。
次に、 10重量％濃度の PbZ r〇3形成用ゾルゲル溶液 (溶媒： n—ブ夕ノール） 及び 10重量％濃度の P b T i O 3形成用ゾルゲル溶液 (溶媒： n—ブタノール）を 4 : 6の割合で混合した溶液に 10重量％濃度の P b S i O 3形成用ゾルゲル溶液 (溶媒： n—ブタノール）を、 1モル％添加した混合溶液を用いて図 2のフローにした がって、 200 nm— PbZ r 0. 4T i 0. 6〇3強誘電体膜を作製した。 この時の、 ヒステリシス特性は、 図 29 A及び図 29 Bに示すように、 角型性の良好なもので あった。 しかしながら、 同時にリ一キーであることがわかった。
また、比較のために、従来の方法で、前述の図 26のフローを用いて、 10重量％ 濃度の PbZ ro. 4T i o. 6O 3形成用ゾルゲル溶液 (溶媒： n—ブ夕ノール）に 10 重量％濃度の P b S i O 3形成用ゾルゲル溶液 (溶媒： n—ブ夕ノ一ル）を、 1モル％ 添加した混合溶液を用いて、 200 nm-P b Z r 0.4T i 0.603強誘電体薄膜を 作製した。 この時、 ヒステリシス特性は、 図 30に示すように、 あまり良好なヒス テリシスはえられなかった。
そこで、 それぞれの強誘電体膜を用いて脱ガス分析を行ったところ、 図 31 A及 び図 31 Bのようであった。
図 31Aに示すように、 PZTゾルゲル溶液で作製した従来の強誘電体膜は、 室 温から 1000°Cまでの温度上昇に対して、 常に Hや Cに纏わる脱ガスが確認され た。
一方、 図 31 Bに示すように、 10重量％濃度の P b Z r O 3形成用ゾルゲル溶 液 (溶媒： n—ブ夕ノール)及び 10重量％濃度の P b T i〇 3形成用ゾルゲル溶液 (溶媒： n—ブ夕ノール）を 4： 6の割合で混合した溶液を用いた本願発明による強誘 電体膜の場合は、 分解するまで殆ど脱ガスが見られないことが判つた。
このことは、 10重量％濃度の P b Z r〇 3形成用ゾルゲル溶液 (溶媒： n—ブ夕 ノ一ル）及び 10重量％濃度の P b T i〇 3形成用ゾルゲル溶液 (溶媒： n—ブ夕ノ ール）を 4 ： 6の割合で混合した溶液を用いることで、 初めに混合溶液中の 10重 量％濃度の P b T i O 3形成用ゾルゲル溶液 (溶媒： n -ブタノール）により P t上 で PbT i 03が結晶化し、 これが結晶初期核となり、 また P tと PZTとの格子 ミスマッチを解消し、 PZTが容易に結晶化したものと思われた。 かつ、 混合溶液 を用いることで、 P bT i 03と P ZTが良好な界面で連続して形成され、 良好な ヒステリシスの角型性へと繋がったものと考えられる。 2. 強誘電体キャパシ夕の製造方法
図 32 A〜図 32 Cは、本発明の実施の形態に係る強誘電体キャパシ夕の製造工程 の一例を模式的に示す断面図である。
(1) まず、 図 32 Aに示すように、 所与の基体 1 10上に下部電極 102、 強誘 電体膜 1 01、 上部電極 103を順次積層して形成する。
基体 1 10としては、 例えば、 半導体基板、 樹脂基板など強誘電体キャパシ夕の用 途に応じて好適なものを任意に採用することができ、 特に限定されない。
下部電極 1 02および上部電極 103としては、 例えば、 P t、 I r、 Ru等の貴 金属単体または前記貴金属を主体とした複合材料からなるものを採用することがで きる。 また、 下部電極 102および上部電極 1 03は、 例えば、 スパッ夕法や蒸着法 など公知の成膜方法を用いて形成することができる。 また、 下部電極 102及び上部 電極 1 03に強誘電体の構成元素が拡散すると電極と強誘電体膜 1 0 1との界面部 に組成ずれを起こしヒステリシスの角型性が低下するため、下部電極 102及び上部 電極 1 03には強誘電体の構成元素が拡散しない程度の緻密性があることが望まれ る。 そこで、 下部電極 1 02及び上部電極 1 03の緻密性を上げるために、 質量の重 いガスでスパッ夕成膜する方法や、 Y、 L a等の酸化物を貴金属電極中に分散させる 等の方法を採用することができる。
強誘電体膜 101は、 Pb、 Z r、 T i、 および N bを構成元素として含む、 レ わゆる PZTN複合酸化物である。 また、強誘電体膜 101は、 Pb、 Z r、 T i、
N bを含むゾルゲル溶液を例えば、 スピンコート法などを用いて下部電極 102上 に塗布することにより形成することができる。 かかるゾルゲル溶液としては、 Pb 及び Z rによる PbZ 1~03ぺロブスカイト結晶を形成するために縮重合体を n— ブタノール等の溶媒に無水状態で溶解した第 1のゾルゲル溶液、 P Z TN強誘電体 相の構成金属元素のうち、 Pb及び T iによる PbT i 03ベロブスカイト結晶を 形成するために縮重合体を n—ブ夕ノール等の溶媒に無水状態で溶解した第 2のゾ ルゲル溶液、 および PZTN強誘電体相の構成金属元素のうち、 ？1)及び 113にょ る PbNb03ぺロブスカイト結晶を形成するために縮重合体を n—ブタノール等 の溶媒に無水状態で溶解した第 3のゾルゲル溶液を混合したものを用いることがで きる。 さらに、 強誘電体膜 101を形成する際には、 PZTN複合酸化物の結晶化 温度を低くするために、 シリケートゃゲルマネートを含むゾルゲル溶液を添加して もよい。 具体的には、 例えば、 PbS i〇3結晶を形成するために縮重合体を n— ブ夕ノール等の溶媒に無水状態で溶解した第 4のゾルゲル溶液を例えば、 1モル％ 以上 5モル％未満で上記混合ゾルゲル溶液中に更に添加することができる。 かかる 第 4のゾルゲル溶液を混合することにより、 N bが構成元素に含まれることにより 結晶化温度が高くなる P Z TN複合酸化物の結晶化温度を 700°C以下の素子化可 能な温度範囲で結晶化させることが可能となる。
また、 強誘電体膜 101は、 力、かる塗布膜に対して酸化雰囲気中で PZTN複合 酸化物が結晶化しない温度 （例えば、 400°C以下） で仮熱処理を行い、 PZTN 複合酸化物をアモルファス状態としておくことが好ましい。 これにより、 強誘電体 膜 101がアモルファス状態であることで粒界の存在しない状態となり、 構成元素 の拡散を防止しつつ後述する工程を進めることができる。 また、 この仮熱処理を酸 化雰囲気中で行うことは、 後述する保護膜形成後に P Z TN複合酸化物を結晶化さ せるために必要な酸素成分を強誘電体膜 10 1の中に導入する役割もある。
(2) 次に、 図 32 Bに示すように、 下部電極 102、 強誘電体膜 101、 および 上部電極 103をエッチングして所望の形状に加工し、 これらを被覆するように、 S i 02 (酸化シリコン） 膜からなる保護膜 104を形成する。 このとき保護膜 104 は、 トリメチルシラン （TMS) を用いて CVD法により形成することができる。 ト リメチルシラン （TMS) は、 酸化シリコン膜の形成に一般的に用いられているテト ラメチルオルトシリケート （TEOS) に比べて、 CVDプロセス中の発生水素量が 少ない。 このため、 トリメチルシラン （TMS) を用いれば、 強誘電体膜 101への 還元反応によるプロセスダメージを低減させることができる。 また、 トリメチルシラ ン （TMS) を用いた保護膜 104の形成プロセスは、 TEOSを用いた形成プロセ ス （形成温度 400°C以上） に比べて低温 （室温〜 350°C) で行うことができるた め、 （1) の工程において、 強誘電体膜 101をアモルファス状態とした場合、 かか る保護膜 104の形成工程で発生する熱等により P ZTN複合酸化物が結晶化する のを防ぎ、 アモルファス状態のまま維持することができる。
( 3 ) 次に、 図 32 Cに示すように、 強誘電体膜 101を構成する P Z T N複合酸 化物を結晶化するための熱処理を行い、 PZTN強誘電体結晶膜 101 aを有する強 誘電体キャパシ夕を得ることができる。 この熱処理では、 酸素雰囲気下のみならず、 例えば、 A rや N2などの非酸化ガス雰囲気下あるいは大気中での熱処理によっても P Z TN複合酸化物を結晶化することができる。
ここで、 本実施の形態の製造方法を適用して P t下部電極、 PZTN強誘電体膜、 P t上部電極からなる強誘電体キャパシ夕上に TMSを用いた S i 02保護膜を形成 したものについて、 かかる S i 02保護膜形成後に PZTN強誘電体を酸素雰囲気中 および大気中で熱処理を行って結晶化した場合についてのキャパシ夕のヒステリシ ス特性を測定した結果を図 33 A及び図 33Bに示す。 図 33 Aは、 酸素雰囲気中で 熱処理を行った場合を示し、 図 33Bは、 大気中で熱処理を行った場合を示す。 図 3 3 A及び図 33 Bによれば、酸素雰囲気中及び大気中のいずれの雰囲気下で熱処理を 行った場合にも、耐水素用のバリア膜が形成されていないにも関わらず角型性の良好 なヒステリシス特性が得られた。 これは、 強誘電体膜 3 0が形成時において酸化雰囲 気下で仮熱処理を施されているので結晶化に必要な酸素が予め膜中に導入されてい るためである。 すなわち、 本実施の形態の製造方法では、 強誘電体の結晶化を熱処理 の雰囲気に依存することなく行うことができる。 さらに、 結晶化のための熱処理を非 酸化ガス雰囲気下で行う場合は、後述する強誘電体メモリの製造方法に適用した場合 などに、 キャパシ夕以外の周辺部材 （例えば、 金属配線） に対して高温熱処理による 酸化ダメージを与えることを防止することができる。 なお、 かかる工程における PZ T N複合酸化物の結晶化のための熱処理は、雰囲気中のガス種の依存性が少ないため、 上部電極 103を外部と接続するための金属配線を形成するためのコンタクトホー ルを保護膜 104に形成した後に行ってもよい。
また、 本実施の形態の製造方法を適用した P t下部電極、 PZTN強誘電体膜、 P t上部電極からなる強誘電体キャパシ夕上に TMSを用いた S i 02保護膜を形成し、 かかる S i 02保護膜形成後に PZTN強誘電体を結晶化したものについて、 S i O 2保護膜の形成温度を室温、 125 °C、 200°Cとした場合のヒステリシス特性、 お よび比較例として S i 02保護膜を形成せずに PZTN強誘電体膜を結晶化した場合 のヒステリシス特性を測定し、その残留分極量 2 P rの値の変化を計測した結果を図 34に示す。 図 34によれば、 S i 02保護膜を室温、 125° ( 、 200°Cのいずれ の温度で形成しても残留分極量 2 P rに変化は見られず、 S i〇2保護膜を形成した 場合となんら遜色ない値が得られることが確認された。 すなわち、 本実施の形態の製' 造方法では、仮に保護膜 104の形成時において強誘電体膜 101がプロセス中に発 生した水素によるダメージを受けていたとしても、その後に PZTN複合酸化物の結 晶化のための熱処理が行われることで、かかるダメージ'を回復しつつ P ZTN複合酸 化物が結晶化されるので、従来においては必要であった強誘電体膜 101を還元反応 から保護するためのバリア膜の形成プロセスを省略することができ、生産性の向上お よび生産コス卜の低減を図ることができる。
3. 強誘電体メモリ
図 35A及び図 35Bは、 本発明の実施形態における、 単純マトリクス型の強誘 電体メモリ装置 300の構成を示した図である。 図 35Aはその平面図、 図 35B は図 35Aの A— A線に沿った断面図である。 強誘電体メモリ装置 300は、 図 3 5 A及び図 35 Bに示すように、 基板 308上に形成された所定の数配列されたヮ ード線 301〜303と、所定の数配列されたビッ卜線 304〜306とを有する。 ワード線 301〜 303とビット線 304〜 306との間には、 上記実施の形態に おいて説明した PZTNからなる強誘電体膜 307が挿入され、 ワード線 301〜 303とビット線 304〜306との交差領域に強誘電体キャパシ夕が形成される。 この単純マトリクスにより構成されるメモリセルを配列した強誘電体メモリ装置 3 0 0において、 ヮード線 3 0 1〜 3 0 3とビット線 3 0 4〜 3 0 6との交差領域 に形成される強誘電体キャパシ夕への書き込みと読み出しは、 図示しない周辺の駆 動回路や読み出し用の増幅回路等（これらを 「周辺回路」 と称す）により行う。 この 周辺回路は、メモリセルアレイと別の基板上に MO Sトランジスタにより形成して、 ワード線 3 0 1〜3 0 3及びビット線 3 0 4〜3 0 6に接続するようにしてもよい し、 あるいは基板 3 0 8に単結晶シリコン基板を用いることにより、 周辺回路をメ モリセルァレイと同一基板上に集積化することも可能である。
図 3 6は、 本実施の形態における、 メモリセルアレイが周辺回路と共に同一基板 上に集積化されている強誘電体メモリ装置 3 0 0の一例を示す断面図である。
図 3 6において、 単結晶シリコン基板 4 0 1上に MO Sトランジスタ 4 0 2が形 成され、 このトランジスタ形成領域が周辺回路部となる。 MO Sトランジスタ 4 0 2は、 単結晶シリコン基板 4 0 1、 ソース， ドレイン領域 4 0 5、 ゲート絶縁膜 4 0 3、 およびゲート電極 4 0 4により構成される。
また、 強誘電体メモリ装置 3 0 0は、 素子分離用酸化膜 4 0 6、 第 1の層間絶縁 膜 4 0 7、 第 1の配線層 4 0 8、 およぴ第 2の層間絶縁膜 4 0 9を有する。
また、 強誘電体メモリ装置 3 0 0は、 強誘電体キャパシ夕 4 2 0からなるメモリ セルアレイを有し、 強誘電体メモリ 4 2 0は、 ワード線またはビット線となるの下 部電極 (第 1電極または第 2電極） 4 1 0、 強誘電体相と常誘電体相とを含む強誘電 体膜 4 1 1、 および強誘電体膜 4 1 1の上に形成されてビット線またはワード線と なる上部電極 (第 2電極または第 1電極） 4 1 2から構成される。 .
さらに、 強誘電体メモリ装置 3 0 0は、 強誘電体キャパシタ 4 2 0の上に第 3の 層間絶縁膜 4 1 3を有し、 第 2の配線層 4 1 4により、 メモリセルアレイと周辺回 路部が接続される。 なお、 強誘電体メモリ装置 3 0 0において、 第 3の層間絶縁膜 4 1 3と第 2の配線層 4 1 4との上には保護膜 4 1 5が形成されている。
以上の構成を有する強誘電体メモリ装置 3 0 0によれば、 メモリセルアレイと周 辺回路部とを同一基板上に集積することができる。 なお、 図 3 6に示される強誘電 体メモリ装置 3 0 0は、 周辺回路部上にメモリセルアレイが形成されている構成で あるが、 もちろん、 周辺回路部上にメモリセルアレイが配置されず、 メモリセルァ レイは周辺回路部と平面的に接しているような構成としてもよい。
本実施の形態で用いられる強誘電体キャパシ夕 4 2 0は、 上記実施の形態に係る P Z T Nから構成されるため、 ヒステリシスの角形性が非常に良く、 安定なデイス ターブ特性を有する。 さらに、 この強誘電体キャパシ夕 4 2 0は、 プロセス温度の 低温化により周辺回路等や他の素子へのダメージが少なく、 またプロセスダメージ (特に水素の還元)が少ないので、 ダメージによるヒステリシスの劣化を抑えること ができる。 したがって、 かかる強誘電体キャパシ夕 4 2 0を用いることで、 単純マ 卜リクス型強誘電体メモリ装置 3 0 0の実用化が可能になる。
また図 3 7 Aには、 変形例として 1 T 1 C型強誘電体メモリ装置 5 0 0の構造図 を示す。 図 3 7 Bは、 強誘電体メモリ装置 5 0 0の等価回路図である。
強誘電体メモリ装置 5 0 0は、 図 3 7 Aに示すように、 下部電極 5 0 1、 プレー ト線に接続される上部電極 5 0 2、 および本実施の形態の P Z T N強誘電体を適用 した強誘電体膜 5 0 3からなるキャパシ夕 5 0 4 ( 1 C)と、 ソース Zドレイン電極 の一方がデータ線 5 0 5に接続され、 ヮ一ド線に接続されるゲート電極 5 0 6を有 するスィッチ用のトランジスタ素子 5 0 7 ( 1 T)からなる D RAMに良く似た構造 のメモリ素子である。 1 T 1 C型のメモリは書き込み及び読み出しが 1 0 0 n s以 下と高速で行うことが出来、 かつ書き込んだデータは不揮発であるため、 S R AM の置き換え等に有望である。
4. 強誘電体メモリの製造方法
以下では、 " 2 . 強誘電体キャパシ夕の製造方法"の欄で説明した製造方法を強誘 電体メモリの製造方法に適用した場合について説明する。
図 3 8 A〜図 3 8 Cは、本発明の実施の形態に係る強誘電体メモリの製造工程の一 例を模式的に示す断面図である。
本実施の形態では、 まず図 3 8 Aに示すように、 基体 1 1 0の上に強誘電体キャパ シタ 1 0 0の下部電極 1 0 2、 P Z T N強誘電体膜 1 0 1、 上部電極 1 0 3を順次形 成する。 このとき P Z T N強誘電体膜 1 0 1は、 酸化雰囲気中で仮熱処理が施されて アモルファス状態とされている。 なお、 基体 1 1 0としては、 例えば、 図 3 8 Aに示 すように、半導体基板 1 1 1の上にセル選択用のトランジスタ 1 1 6が形成されたも のを用いることができる。 このトランジスタ 1 1 6は、 ソース/ドレイン 1 1 3、 ゲ —ト酸化膜 1 1 4、 ゲート電極 1 1 5を有することができる。 また、 トランジスタ 1 1 6の一方のソース/ドレイン 1 1 3の上には、 例えば、 タングステンなどからなる プラグ電極 1 1 7を形成しておき、強誘電体キャパシタ 1 0 0の下部電極 1 0 2と接 続可能に形成したスタック構造を採用することができる。 また、 基体 1 1 0内におい ては、 トランジスタ 1 1 6はセル間で素子分離領域 1 1 2によりセルごとに分離され ており、 トランジスタ 1 1 6の上部には、 例えば、 酸化膜などからなる層間絶縁膜 1 1 8を有することができる。
次に、 本実施の形態の製造工程では、 図 3 8 Bに示すように、 強誘電体キャパシ夕 1 0 0を所望の大きさ及び形状にパターニングする。 ついで、 強誘電体キャパシ夕 1 0 0を被覆するように卜リメチルシラン （TM S ) を用いて S i 02保護膜 1 0 4を 形成し、これに外部接続用のコンタクトホール 1 0 5を形成した後に、熱処理を行い、 P Z T N強誘電体を結晶化し、 P Z T N強誘電体膜 1 0 1 aを形成する。 P Z T N強 誘電体の結晶化に際しては、結晶化するための熱処理を非酸化雰囲気中で行うことが できる。 このようにすれば、 強誘電体キャパシ夕 1 0 0以外の周辺部材 （例えば、 金 属配線）などに対して高温熱処理による酸化ダメージを与えることを防止することが できる。
そして、 最終的には、 図 3 8 Cに示すように、 S i 02保護膜 1 0 4にトランジス 夕 1 1 6を外部と接続するためのコンタク卜ホールを形成し、 金属配線層 1 9 1、 1 9 2を形成することにより強誘電体メモリを得る。本実施の形態の製造工程によれば、 従来においては必要であった強誘電体膜 1 0 1を還元反応から保護するためのバリ ァ膜の形成プロセスを省略することができ、生産性の向上および生産コストの低減を 図ることができる。 また、 かかるバリア膜の形成プロセスを省略しても角型性の良い ヒステリシス特性を有する強誘電体キャパシ夕 1 0 0を形成することができるため、 優れた特性の強誘電体メモリを得ることができる。 なお、 上記においては、 いわゆる 1 T 1 C型の強誘電体メモリの製造工程について 説明したが、 本実施の形態の強誘電体キャパシ夕の製造方法は、 この他に、 いわゆる
2 T 2 C型や単純マトリクス型（クロスポイント型） などの各種のセル方式を用いた 強誘電体メモリの製造工程にも適用することが可能である。
5 . 圧電素子およびインクジェット式記録へッド
以下に、 本発明の実施形態における、 インクジェット式記録ヘッドについて詳細に 説明する。
インク滴を吐出するノズル開口と連通する圧力発生室の一部を振動板で構成し、 こ の振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口か らインク滴を吐出させるインクジエツ卜式記録へッドには、圧電素子の軸方向に伸長、 収縮する縦振動モードの圧電ァクチユエ一夕を使用したものと、たわみ振動モードの 圧電ァクチユエ一夕を使用したものの 2種類が実用化されている。
そして、 たわみ振動モードのァクチユエ一夕を使用したものとしては、 例えば、 振 動板の表面全体に亙って成膜技術により均一な圧電体層を形成し、 この圧電体層をリ ソグラフィ法により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立 するように圧電素子を形成したものが知られている。
図 3 9は、本発明の一実施形態に係るインクジエツト式記録へッドの概略を示す分 解斜視図であり、 図 4 0は、 図 3 9の平面図及び A— A ' 断面図であり、 図 4 1は、 圧電素子 7 0 0の層構造を示す概略図である。図示するように、流路形成基板 1 0は、 本実施形態では面方位 （1 1 0 ) のシリコン単結晶基板からなり、 その一方の面には 予め熱酸化により形成した二酸化シリコンからなる、厚さ 1〜2 mの弾性膜 5 0が 形成されている。 流路形成基板 1 0には、 複数の圧力発生室 1 2がその幅方向に並設 されている。 また、 流路形成基板 1 0の圧力発生室 1 2の長手方向外側の領域には連 通部 1 3が形成され、 連通部 1 3と各圧力発生室 1 2とが、 各圧力発生室 1 2毎に設 けられたインク供給路 1 4を介して連通されている。 なお、 連通部 1 3は、 後述する 封止基板 3 0のリザ一バ部 3 2と連通して各圧力発生室 1 2の共通のインク室とな るリザーバ 8 0 0の一部を構成する。 ィンク供給路 1 4は、 圧力発生室 1 2よりも狭 い幅で形成されており、連通部 1 3から圧力発生室 1 2に流入するインクの流路抵抗 を一定に保持している。
また、 流路形成基板 1 0の開口面側には、 各圧力発生室 1 2のインク供給路 1 4と は反対側の端部近傍に連通するノズル開口 2 1が穿設されたノズルプレート 2 0が 接着剤や熱溶着フィルム等を介して固着されている。
—方、 このような流路形成基板 1 0の開口面とは反対側には、 上述したように、 厚 さが例えば約 1 . 0 2 mの弾性膜 5 0が形成され、 この弾性膜 5 0上には、 厚さが例 えば、 約 0 . 4 mの絶縁体膜 5 5が形成されている。 さらに、 この絶縁体膜 5 5上 には、 厚さが例えば、 約 0 . 2 の下電極膜 6 0と、 厚さが例えば、 約 1 .
の圧電体層 7 0と、 厚さが例えば、 約 0 . 0 5 mの上電極膜 8 0とが、 後述するプ 口セスで積層形成されて、 圧電素子 7 0 0を構成している。 ここで、 圧電素子 7 0 0 は、 下電極膜 6 0、 圧電体層 7 0及び上電極膜 8 0を含む部分をいう。 一般的には、 圧電素子 3 0 0の何れか一方の電極を共通電極とし、他方の電極及び圧電体層 7 0を 各圧力発生室 1 2毎にパターニングして構成する。 そして、 ここではパターニングさ れた何れか一方の電極及び圧電体層 7 0から構成され、両電極への電圧の印加により 圧電歪みが生じる部分を圧電体能動部という。 本実施形態では、 下電極膜 6 0は圧電 素子 7 0 0の共通電極とし、上電極膜 8 0を圧電素子 7 0 0の個別電極としているが、 駆動回路や配線の都合でこれを逆にしても支障はない。 何れの場合においても、 各圧 力発生室毎に圧電体能動部が形成されていることになる。 また、 ここでは、 圧電素子 7 0 0と当該圧電素子 7 0 0の駆動により変位が生じる振動板とを合わせて圧電ァ クチユエ一夕と称する。 なお、 圧電体層 7 0は、 各圧力発生室 1 2毎に独立して設け られ、 図 4 0に示すように、 複数層の強誘電体膜 7 1 ( 7 1 a〜7 1 f ) で構成され ている。
インクジェット式記録へッドは、インク力一トリッジ等と連通するインク流路を具 備する記録へッドュニッ卜の一部を構成して、インクジエツト式記録装置に搭載され る。 図 4 2は、 そのインクジェット式記録装置の一例を示す概略図である。 図 4 2に 示すように、ィンクジェット式記録へッドを有する記録へッドュニット 1 A及び 1 B は、 インク供給手段を構成するカートリッジ 2 A及び 2 Bが着脱可能に設けられ、 こ の記録へッドュニット 1 A及び 1 Bを搭載したキヤリッジ 3は、装置本体 4に取り付 けられたキヤリッジ軸 5に軸方向移動自在に設けられている。 この記録へッドュニッ ト 1 A及び 1 Bは、 例えば、 それぞれブラックインク組成物及び力ラーインク組成物 を吐出するものとしている。 そして、 駆動モ一夕 6の駆動力が図示しない複数の歯車 およびタイミングベルト 7を介してキヤリッジ 3に伝達されることで、記録へッドュ ニット 1 A及び 1 Bを搭載したキャリッジ 3はキャリッジ軸 5に沿つて移動される。 一方、 装置本体 4にはキャリッジ軸 5に沿ってプラテン 8が設けられており、 図示し ない給紙ローラなどにより給紙された紙等の記録媒体である記録シ一ト Sがプラテ ン 8上に搬送されるようになっている。
なお、液体噴射へッドとしてインクを吐出するインクジエツ卜式記録へッドを一例 として説明したが、 本発明は、 圧電素子を用いた液体噴射ヘッド及び液体噴射装置全 般を対象としたものである。 液体噴射ヘッドとしては、 例えば、 プリン夕等の画像記 録装置に用いられる記録へッド、液晶ディスプレー等のカラーフィル夕の製造に用い られる色材噴射ヘッド、 有機 E Lディスプレー、 F E D (面発光ディスプレー） 等の 電極形成に用いられる電極材料噴射へッド、バイオ c h i p製造に用いられる生体有 機物噴射へッド等を挙げることができる。
本実施の形態の圧電素子は、上記実施の形態に係る P Z T N膜を圧電体層に用いる ため、 次の効果が得られる。
( 1 )圧電体層中の共有結合性が向上するため、 圧電定数を向上させることができ る。
( 2 )圧電体層中の P b Oの欠損を抑えることができるため、 圧電体層の電極との 界面における異相の発生が抑制されて電界が加わり易くなり、圧電素子としての効率 を向上させることができる。
( 3 ) 圧電体層のリーク電流が抑えられるため、 圧電体層を薄膜化することができ る。
また、 本実施の形態の液体噴射ヘッド及び液体噴射装置は、 上記の圧電体層を含む 圧電素子を用いるため、 特に次の効果が得られる。
(4) 圧電体層の疲労劣化を軽減することができるため、 圧電体層の変位量の経時 変化を抑えて、 信頼性を向上させることができる。
以上に、 本発明に好適な実施の形態について説明してきたが、 本発明は上述したも のに限られず、 発明の要旨の範囲内で各種の変形態様により実施することができる。 例えば、 強誘電体膜 101には、 PZTに対して Nbに代えて T a、 W、 V、 Mo を添加物質として加えても同等の効果を有する。 また、 Mnを添加物質として用いて も Nbに準じた効果を有する。 また、 同様の考え方で、 Pb抜けを防止するために、 + 3価以上の元素で P bを置換することも考えられ、 これらの候補として、 La、 C e、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 Ho、 E r、 Tm、 Yb及 び Luなどのランタノィド系が挙げられる。加えて、結晶化を促進する添加剤として、 シリケート （S i ) ではなくゲルマネート （Ge) を用いることもできる。 図 43A に、 P ZTに対して Nbに代えて 10モル％の T aを添加物質として用いた場合のヒ ステリシス特性を示す。 また、 図 43Bに、 PZTに対して Nbに代えて 10モル％ の Wを添加物質として用いた場合のヒステリシス特性を示す。 T aを用いた場合にも Nb添加と同等の効果が得られることが分かる。 また、 Wを用いた場合にも絶縁性の 良好なヒステリシス特性が得られる点で N b添加と同等の効果があることが分かる。

Claims

請 求 の 範 囲
1.
Figure imgf000037_0001
の一般式で示され、
A元素は、 少なくとも P bからなり、
B元素は、 Z r、 T i、 V、 W、 H f及び Taのうち、 少なくとも一つ以上から なり、
0. 0 5≤ X < 1の範囲で N bを含む、 強誘電体膜。
2. 請求項 1において、
A元素は、 P t^ yLnyからなり、
Lnは、 L a、 C e、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 Ho、 E r、 Tm、 Yb及び L uのうち、少なくとも一つ以上からなり、かつ 0く y≤0. 2の範囲である、 強誘電体膜。
3. (P h 1_yAy) (B^ xNbx) 03の一般式で示され、
A元素は、 L a、 C e、 P r、 Nd、 Pm、 Sm、 Eu、 Gd、 Tb、 Dy、 H o、 E r、 Tm、 Yb及び Luのうち、 少なくとも一つ以上からなり、
B元素は、 Z r、 T i、 V、 W、 H f及び T aのうち、 一つ以上からなり、 0. 0 5≤χ<1の範囲で N bを含む、 強誘電体膜。
4. 請求項 1〜 3の.いずれかにおいて、
0. 1≤χ≤0. 3の範囲で Nbを含む、 強誘電体膜。
5. P Z T系強誘電体膜において、
Z r組成よりも T i組成が多く、 かつ T i組成のうち、 2. 5モル％以上 40モ ル％以下を Nbに置換した、 強誘電体膜。
6. 請求項 5において、 T i組成のうち、 10モル％以上 30モル％以下を Nbに置換した、強誘電体膜。
7. 請求項 5及び 6のいずれかにおいて、
前記 P Z T系強誘電体膜は、 正方晶系および稜面体晶系の少なくとも一方の結晶 構造を有する、 強誘電体膜。
8. 請求項 5〜 7のいずれかにおいて、
0. 5モル％以上の S i或いは S i及び Geを含む、 強誘電体膜。
9. 請求項 5〜 8のいずれかにおいて、
0. 5モル％以上、 5モル％未満の S i或いは S i及び G eを含む、強誘電体膜。
10. ABO 3の一般式で表され、 Aサイトの構成元素として P bを含み、 Bサイト の構成元素として少なくとも Z rおよび T iを含む P ZT系強誘電体膜において、 A サイ卜の Pb欠損量が前記 A B03の化学量論的組成に対して多くとも 20モル％以 下である、 強誘電体膜。
11. 請求項 10において、
前記 Aサイ卜の Pb欠損量の 2倍に相当する組成比で Bサイ卜に Nbを含む、強誘 電体膜。
12. 請求項 10及び 11のいずれかにおいて、
Bサイトにおける T i組成が Z r組成よりも高く、かつ稜面体晶系の結晶構造を有 する、 強誘電体膜。
13. 請求項 5〜12のいずれかにおいて、
ゾルゲル溶液を用いて形成される、 強誘電体膜。
14. 請求項 13に記載された強誘電体膜の製造方法であって、
前記ゾルゲル溶液として、 少なくとも P b Z r〇 3用ゾルゲル溶液、 P b T i〇 3 用ゾルゲル溶液、 および PbNb03用ゾルゲル溶液を混合したものを用いる、 強 誘電体膜の製造方法。
15. 請求項 14において、
前記ゾルゲル溶液として、 さらに PbS i〇3用ゾルゲル溶液を混合したものを 用いる、 強誘電体膜の製造方法。 .
16. 請求項 10〜 12のいずれかに記載された強誘電体膜の製造方法であって、 Aサイトの構成元素である Pbの化学量論的組成を 1とした場合に、 Pbが 0- 9
〜1. 2の範囲で含まれるゾルゲル溶液を用いて形成する、 強誘電体膜の製造方法。
17. 請求項 14〜16のいずれかにおいて、
前記 PZT系強誘電体膜を、 白金系金属からなる金属膜上に形成することを含む、 強誘電体膜の製造方法。
18. 請求項 17において、
前記白金系金属は、 P tおよび I rの少なくともいずれか一つである、 強誘電体膜 の製造方法。
19. 所与の基体上に下部電極を形成すること'、
前記下部電極上に Pb、 Z r、 T i、 および Nbを構成元素として含む PZTN複 合酸化物からなる強誘電体膜を形成すること、
前記強誘電体膜の上に上部電極を形成すること、
前記下部電極、 強誘電体膜、 および上咅 15電極を被覆するように保護膜を形成するこ と、
少なくとも前記保護膜を形成した後に、前記 P ZTN複合酸化物を結晶化するため の熱処理を行うこと、
を含む、 強誘電体キャパシ夕の製造方法。
20. 請求項 19において、
前記強誘電体膜は、 形成時に酸化雰囲気下で仮熱処理が施され、 前記 PZTN複合 酸化物を結晶化するための熱処理が行われるまでァモルファス状態とされている、強 誘電体キャパシ夕の製造方法。
21. 請求項 19及び 20のいずれかにおいて、
前記保護膜は、 酸化シリコン膜であって、 を用いて形成される、 強誘電体キャパシ夕の製造方法。
22. 請求項 19〜 21のいずれかにおいて、
前記 P ZTN複合酸化物を結晶化するための熱処理を非酸化雰囲気中で行う、強誘 電体キャパシ夕の製造方法。
23. 請求項 19〜22のいずれかに記載された製造方法を用いて形成される、 強誘 電体キャパシ夕。
24. 請求項 1 ~ 13記載の強誘電体膜または請求項 23記載の強誘電体キャパシ 夕を含む、 強誘電体メモリ。
25. 請求項 1〜 13に記載の強誘電体膜または請求項 23記載の強誘電体キャパ シ夕を含む、 圧電素子。
2 6 . 請求項 1〜 1 3に記載の強誘電体膜または請求項 2 3記載の強誘電体キャパ シ夕を含む、 半導体素子。
PCT/JP2003/013556 2002-10-24 2003-10-23 強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法 WO2004038733A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP20030758823 EP1555678B1 (en) 2002-10-24 2003-10-23 Ferroelectric film

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2002-309487 2002-10-24
JP2002309487 2002-10-24
JP2003-76129 2003-03-19
JP2003076129 2003-03-19
JP2003085791 2003-03-26
JP2003-85791 2003-03-26
JP2003-294072 2003-08-18
JP2003294072 2003-08-18
JP2003-302900 2003-08-27
JP2003302900A JP3791614B2 (ja) 2002-10-24 2003-08-27 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/855,433 Continuation US20110059868A1 (en) 2002-10-29 2010-08-12 Process for amplifying nucleic acids

Publications (1)

Publication Number Publication Date
WO2004038733A1 true WO2004038733A1 (ja) 2004-05-06

Family

ID=32180737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013556 WO2004038733A1 (ja) 2002-10-24 2003-10-23 強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法

Country Status (5)

Country Link
US (3) US7255941B2 (ja)
EP (1) EP1555678B1 (ja)
JP (1) JP3791614B2 (ja)
KR (4) KR100738303B1 (ja)
WO (1) WO2004038733A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1557481A2 (en) * 2004-01-20 2005-07-27 Seiko Epson Corporation Ferroelectric film, ferroelectric memory, and piezoelectric element
EP1674593A2 (en) * 2004-12-24 2006-06-28 Seiko Epson Corporation Precursor composition, method of manufacturing precursor composition, inkjet coating ink, method of manufacturing ferroelectric film, piezoelectric device, semiconductor device, piezoelectric actuator, inkjet recording head, and inkjet printer
EP1603164A3 (en) * 2004-06-01 2007-01-03 Seiko Epson Corporation Memory device and its manufacturing method
KR100683599B1 (ko) 2004-12-27 2007-02-16 세이코 엡슨 가부시키가이샤 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
US7187575B2 (en) 2003-04-14 2007-03-06 Seiko Epson Corporation Memory device and its manufacturing method
EP1602636A3 (en) * 2004-05-31 2007-03-14 Seiko Epson Corporation Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
EP1790622A1 (en) * 2005-11-29 2007-05-30 Seiko Epson Corporation Complex metal oxide raw material composition
KR100726319B1 (ko) * 2004-09-17 2007-06-11 세이코 엡슨 가부시키가이샤 전구체 용액, 전구체 용액의 제조 방법, ｐｚｔｎ 복합 산화물, ｐｚｔｎ 복합 산화물의 제조 방법, 압전 소자, 잉크제트 프린터, 강유전체 캐패시터, 강유전체 메모리
US7371473B2 (en) * 2002-10-24 2008-05-13 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
KR100830013B1 (ko) * 2005-09-05 2008-05-15 세이코 엡슨 가부시키가이샤 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치
JP2008290937A (ja) * 2004-05-31 2008-12-04 Seiko Epson Corp 前駆体組成物の製造方法
CN100442455C (zh) * 2004-05-31 2008-12-10 精工爱普生株式会社 前驱体组合物及制造方法、强电介质膜的制造方法及应用

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004041914A1 (ja) * 2002-11-05 2004-05-21 Eamex Corporation 導電性高分子複合構造体
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
US7057877B2 (en) * 2003-08-27 2006-06-06 Seiko Epson Corporation Capacitor, method of manufacture thereof and semiconductor device
US7754353B2 (en) * 2003-10-31 2010-07-13 Newns Dennis M Method and structure for ultra-high density, high data rate ferroelectric storage disk technology using stabilization by a surface conducting layer
KR20050056408A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP5013035B2 (ja) * 2003-12-11 2012-08-29 セイコーエプソン株式会社 誘電体膜の製造方法及び液体噴射ヘッドの製造方法
JP4811556B2 (ja) * 2004-04-23 2011-11-09 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
KR100612867B1 (ko) * 2004-11-02 2006-08-14 삼성전자주식회사 탐침 어레이를 가지는 저항성 메모리 소자 및 그 제조 방법
JP4543985B2 (ja) * 2005-03-24 2010-09-15 セイコーエプソン株式会社 ニオブ酸チタン酸ジルコン酸鉛積層体
JP4171918B2 (ja) * 2005-03-29 2008-10-29 セイコーエプソン株式会社 圧電体膜積層体およびその製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、並びに、電子機器
JP4257537B2 (ja) 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
US7490289B2 (en) * 2005-06-09 2009-02-10 International Business Machines Corporation Depth indicator for a link in a document
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
JP4396857B2 (ja) * 2005-08-30 2010-01-13 セイコーエプソン株式会社 絶縁性ターゲット材料の製造方法
JP4992234B2 (ja) * 2005-12-02 2012-08-08 株式会社デンソー 積層圧電セラミック素子及びその製造方法
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US7524727B2 (en) 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
JP4826744B2 (ja) * 2006-01-19 2011-11-30 セイコーエプソン株式会社 絶縁性ターゲット材料の製造方法
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置
JP2008031029A (ja) * 2006-06-28 2008-02-14 Seiko Epson Corp 粉体状の複合金属酸化物の製造方法およびアモルファス複合金属酸化物
JP4438963B2 (ja) * 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
JP4535076B2 (ja) * 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
EP1973177B8 (en) 2007-03-22 2015-01-21 FUJIFILM Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
EP1997638B1 (en) * 2007-05-30 2012-11-21 Océ-Technologies B.V. Method of forming an array of piezoelectric actuators on a membrane
JP4276276B2 (ja) * 2007-09-07 2009-06-10 富士フイルム株式会社 圧電素子の製造方法
JP2009221037A (ja) 2008-03-14 2009-10-01 Seiko Epson Corp 圧電体、圧電素子、および圧電アクチュエータ
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US7813193B2 (en) * 2008-06-19 2010-10-12 Texas Instruments Incorporated Ferroelectric memory brake for screening and repairing bits
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8389300B2 (en) 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
JP5928675B2 (ja) * 2011-01-21 2016-06-01 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、圧電素子、超音波センサー及び赤外線センサー
JP6167657B2 (ja) * 2013-05-13 2017-07-26 三菱マテリアル株式会社 強誘電体膜付きシリコン基板
US9053802B2 (en) 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
JP2015065430A (ja) * 2013-08-27 2015-04-09 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
TWI474992B (zh) * 2014-04-29 2015-03-01 Univ Nat Central 鈣鈦礦薄膜及太陽能電池的製備方法
WO2016006580A1 (ja) * 2014-07-08 2016-01-14 株式会社村田製作所 セラミック焼結体、セラミック焼結体の製造方法及び圧電セラミック電子部品
JP6392360B2 (ja) 2014-08-29 2018-09-19 富士フイルム株式会社 圧電体膜とその製造方法、圧電素子、及び液体吐出装置
JP6284875B2 (ja) 2014-11-28 2018-02-28 富士フイルム株式会社 圧電体膜及びそれを備えた圧電素子、及び液体吐出装置
TWI717498B (zh) * 2016-06-21 2021-02-01 日商前進材料科技股份有限公司 膜構造體及其製造方法
WO2022103436A1 (en) * 2020-11-13 2022-05-19 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241826A (ja) * 1986-04-14 1987-10-22 Sumitomo Metal Mining Co Ltd 赤外線センサー用焦電体磁器製造用微粉末の製法
JPH01148750A (ja) * 1987-12-03 1989-06-12 Mitsubishi Kasei Corp アクチュエータ用圧電セラミック組成物
JPH01225304A (ja) * 1988-03-04 1989-09-08 Matsushita Electric Ind Co Ltd 高誘電率材料とコンデンサ及びコンデンサの誘電体膜形成方法
JPH09116107A (ja) 1995-10-16 1997-05-02 Sony Corp 強誘電体記憶装置およびその製造方法
JPH11209173A (ja) * 1998-01-23 1999-08-03 Kyocera Corp 誘電体磁器
JP2000114484A (ja) * 1998-10-06 2000-04-21 Yamaha Corp 強誘電体メモリ
JP2000319065A (ja) * 1999-02-22 2000-11-21 Infrared Integrated Syst Ltd 強誘電セラミクス、焦電体及び焦電体赤外線検出器
JP2001019432A (ja) * 1999-07-09 2001-01-23 Yamamoto Toru 超臨界乾燥処理によるｐｚｔ膜形成方法
JP2003204088A (ja) * 2001-09-27 2003-07-18 Matsushita Electric Ind Co Ltd 強誘電体薄膜構成体とそれを用いた応用素子、及び、強誘電体薄膜構成体の製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US807278A (en) * 1905-02-10 1905-12-12 George Sharp Condenser.
US3681226A (en) * 1970-07-02 1972-08-01 Ibm Sputtering process for making ferroelectric films
US4051465A (en) 1973-11-01 1977-09-27 The United States Of America As Represented By The Secretary Of The Army Ferroelectric ceramic devices
EP0238241B1 (en) 1986-03-12 1991-11-27 Matsushita Electric Industrial Co., Ltd. Multi-layer ceramic capacitor
JPH0437076A (ja) 1990-05-31 1992-02-07 Kyocera Corp 圧電磁器組成物
JP3046436B2 (ja) 1990-12-17 2000-05-29 株式会社東芝 セラミックコンデンサ
JP3398962B2 (ja) 1991-05-09 2003-04-21 東陶機器株式会社 強誘電体磁器組成物
JP2737532B2 (ja) * 1991-07-23 1998-04-08 株式会社村田製作所 圧電磁器組成物
US5579258A (en) * 1991-11-28 1996-11-26 Olympus Optical Co., Ltd. Ferroelectric memory
JPH0793969A (ja) 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
US5625529A (en) 1995-03-28 1997-04-29 Samsung Electronics Co., Ltd. PZT thin films for ferroelectric capacitor and method for preparing the same
JPH08335676A (ja) 1995-06-09 1996-12-17 Rohm Co Ltd 複合酸化物の結晶性薄膜の製造方法
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
CN1234137A (zh) 1996-08-20 1999-11-03 株式会社日立制作所 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
US5858451A (en) 1997-07-29 1999-01-12 Sandia Corporation Process for production of solution-derived (Pb,La)(Nb,Sn,Zr,Ti)O3 thin films and powders
EP1039525A4 (en) 1997-11-10 2002-02-06 Hitachi Ltd DIELECTRIC ELEMENT AND METHOD OF MANUFACTURE
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
JP2002525876A (ja) * 1998-09-24 2002-08-13 テルコーディア テクノロジーズ インコーポレイテッド 正方晶度の低い強誘電体薄膜
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
JP2000236075A (ja) 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JP3750413B2 (ja) 1999-04-15 2006-03-01 セイコーエプソン株式会社 圧電体素子の製造方法及びインクジェット式記録ヘッドの製造方法
KR100333669B1 (ko) 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
EP1071121A1 (en) 1999-07-19 2001-01-24 International Business Machines Corporation Process for the formation of a collar oxide in a trench in a semiconductor substrate
KR20010030023A (ko) 1999-08-20 2001-04-16 마츠시타 덴끼 산교 가부시키가이샤 유전체막 및 그 제조방법
JP4516166B2 (ja) 1999-09-07 2010-08-04 セイコーエプソン株式会社 インクジェット式記録ヘッドの製造方法
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
US6482538B2 (en) * 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
WO2002032809A1 (fr) 2000-10-17 2002-04-25 Sharp Kabushiki Kaisha Compose oxyde, procede de preparation d'une couche mince d'oxyde et element comprenant ce compose
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US7008669B2 (en) 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
US7176550B2 (en) 2001-08-14 2007-02-13 Nxp B.V. Method and device for forming a winding on a non-planar substrate
WO2003023858A1 (fr) * 2001-09-05 2003-03-20 Seiko Epson Corporation Memoire ferroelectrique et procede de production de cette memoire
US7008484B2 (en) * 2002-05-06 2006-03-07 Applied Materials Inc. Method and apparatus for deposition of low dielectric constant materials
JP2005101512A (ja) * 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP4709544B2 (ja) * 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
JP4269172B2 (ja) * 2004-12-24 2009-05-27 セイコーエプソン株式会社 インクジェット塗布用インクおよびその製造方法、ならびに強誘電体膜の製造方法
JP2007145672A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 複合金属酸化物用原料組成物
JP4164701B2 (ja) * 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241826A (ja) * 1986-04-14 1987-10-22 Sumitomo Metal Mining Co Ltd 赤外線センサー用焦電体磁器製造用微粉末の製法
JPH01148750A (ja) * 1987-12-03 1989-06-12 Mitsubishi Kasei Corp アクチュエータ用圧電セラミック組成物
JPH01225304A (ja) * 1988-03-04 1989-09-08 Matsushita Electric Ind Co Ltd 高誘電率材料とコンデンサ及びコンデンサの誘電体膜形成方法
JPH09116107A (ja) 1995-10-16 1997-05-02 Sony Corp 強誘電体記憶装置およびその製造方法
JPH11209173A (ja) * 1998-01-23 1999-08-03 Kyocera Corp 誘電体磁器
JP2000114484A (ja) * 1998-10-06 2000-04-21 Yamaha Corp 強誘電体メモリ
JP2000319065A (ja) * 1999-02-22 2000-11-21 Infrared Integrated Syst Ltd 強誘電セラミクス、焦電体及び焦電体赤外線検出器
JP2001019432A (ja) * 1999-07-09 2001-01-23 Yamamoto Toru 超臨界乾燥処理によるｐｚｔ膜形成方法
JP2003204088A (ja) * 2001-09-27 2003-07-18 Matsushita Electric Ind Co Ltd 強誘電体薄膜構成体とそれを用いた応用素子、及び、強誘電体薄膜構成体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1555678A4

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371473B2 (en) * 2002-10-24 2008-05-13 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
US7187575B2 (en) 2003-04-14 2007-03-06 Seiko Epson Corporation Memory device and its manufacturing method
EP1557481A3 (en) * 2004-01-20 2006-09-20 Seiko Epson Corporation Ferroelectric film, ferroelectric memory, and piezoelectric element
EP1557481A2 (en) * 2004-01-20 2005-07-27 Seiko Epson Corporation Ferroelectric film, ferroelectric memory, and piezoelectric element
US7485182B2 (en) 2004-05-31 2009-02-03 Seiko Epson Corporation Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
CN100442455C (zh) * 2004-05-31 2008-12-10 精工爱普生株式会社 前驱体组合物及制造方法、强电介质膜的制造方法及应用
JP2008290937A (ja) * 2004-05-31 2008-12-04 Seiko Epson Corp 前駆体組成物の製造方法
EP1602636A3 (en) * 2004-05-31 2007-03-14 Seiko Epson Corporation Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
KR100698423B1 (ko) * 2004-05-31 2007-03-26 세이코 엡슨 가부시키가이샤 전구체 조성물, 강유전체막의 제조 방법, 압전 소자, 반도체 장치, 압전 액츄에이터, 잉크제트식 기록 헤드, 및 잉크제트 프린터
EP1603164A3 (en) * 2004-06-01 2007-01-03 Seiko Epson Corporation Memory device and its manufacturing method
KR100726319B1 (ko) * 2004-09-17 2007-06-11 세이코 엡슨 가부시키가이샤 전구체 용액, 전구체 용액의 제조 방법, ｐｚｔｎ 복합 산화물, ｐｚｔｎ 복합 산화물의 제조 방법, 압전 소자, 잉크제트 프린터, 강유전체 캐패시터, 강유전체 메모리
KR100720630B1 (ko) * 2004-12-24 2007-05-21 세이코 엡슨 가부시키가이샤 전구체 조성물, 잉크젯 도포용 잉크, 강유전체 막의 제조 방법, 압전 소자, 반도체 장치, 압전 액튜에이터, 잉크젯식 기록 헤드, 및 잉크젯 프린터
EP1674593A3 (en) * 2004-12-24 2007-03-14 Seiko Epson Corporation Precursor composition, method of manufacturing precursor composition, inkjet coating ink, method of manufacturing ferroelectric film, piezoelectric device, semiconductor device, piezoelectric actuator, inkjet recording head, and inkjet printer
JP2006176385A (ja) * 2004-12-24 2006-07-06 Seiko Epson Corp 前駆体組成物、前駆体組成物の製造方法、インクジェット塗布用インク、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
EP1674593A2 (en) * 2004-12-24 2006-06-28 Seiko Epson Corporation Precursor composition, method of manufacturing precursor composition, inkjet coating ink, method of manufacturing ferroelectric film, piezoelectric device, semiconductor device, piezoelectric actuator, inkjet recording head, and inkjet printer
US7713348B2 (en) 2004-12-24 2010-05-11 Seiko Epson Corporation Precursor composition, method of manufacturing precursor composition, inkjet coating ink, method of manufacturing ferroelectric film, piezoelectric device, semiconductor device, piezoelectric actuator, inkjet recording head, and inkjet printer
KR100683599B1 (ko) 2004-12-27 2007-02-16 세이코 엡슨 가부시키가이샤 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
KR100830013B1 (ko) * 2005-09-05 2008-05-15 세이코 엡슨 가부시키가이샤 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치
EP1790622A1 (en) * 2005-11-29 2007-05-30 Seiko Epson Corporation Complex metal oxide raw material composition
JP2007145672A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 複合金属酸化物用原料組成物
KR100803440B1 (ko) * 2005-11-29 2008-02-13 세이코 엡슨 가부시키가이샤 복합 금속 산화물용 원료 조성물

Also Published As

Publication number Publication date
KR20070004107A (ko) 2007-01-05
JP3791614B2 (ja) 2006-06-28
KR20050069933A (ko) 2005-07-05
KR100738303B1 (ko) 2007-07-12
JP2005100660A (ja) 2005-04-14
US20060083933A1 (en) 2006-04-20
KR20060127274A (ko) 2006-12-11
EP1555678A4 (en) 2007-05-23
EP1555678A1 (en) 2005-07-20
KR20060128061A (ko) 2006-12-13
US7371473B2 (en) 2008-05-13
US20060088731A1 (en) 2006-04-27
EP1555678B1 (en) 2013-08-21
US20040214352A1 (en) 2004-10-28
KR100810858B1 (ko) 2008-03-06
US7255941B2 (en) 2007-08-14
KR100813348B1 (ko) 2008-03-12
KR100740742B1 (ko) 2007-07-19

Similar Documents

Publication Publication Date Title
WO2004038733A1 (ja) 強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法
JP4811556B2 (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP4735834B2 (ja) 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、圧電素子の製造方法、圧電アクチュエータの製造方法、及び液体噴射ヘッドの製造方法
KR100598747B1 (ko) 강유전체막, 강유전체 메모리, 및 압전 소자
JP4720969B2 (ja) 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
US9356223B2 (en) Liquid ejecting head and liquid ejecting apparatus
US20110164098A1 (en) Liquid-ejecting head, liquid-ejecting apparatus, piezoelectric element, and method for manufacturing liquid-ejecting head
US7037731B2 (en) Ferroelectric capacitor, method of manufacturing the same, ferroelectric memory, and piezoelectric device
JP2009283950A (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020047018844

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003758823

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038A19062

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020047018844

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003758823

Country of ref document: EP