TWI839021B - 3d nand快閃記憶體及其操作方法 - Google Patents
3d nand快閃記憶體及其操作方法 Download PDFInfo
- Publication number
- TWI839021B TWI839021B TW111148136A TW111148136A TWI839021B TW I839021 B TWI839021 B TW I839021B TW 111148136 A TW111148136 A TW 111148136A TW 111148136 A TW111148136 A TW 111148136A TW I839021 B TWI839021 B TW I839021B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- word line
- nand flash
- flash memory
- pass voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 24
- 230000036278 prepulse Effects 0.000 claims abstract description 12
- 238000012795 verification Methods 0.000 claims description 49
- 238000011017 operating method Methods 0.000 claims description 13
- 210000000352 storage cell Anatomy 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Eye Examination Apparatus (AREA)
- Steering Controls (AREA)
Abstract
一種用於3D NAND快閃記憶體的操作方法包括在寫入操作中將資料寫入到複數條位元線中的未選擇位元線的複數個字線層中的WLn層中;以及在該複數條位元線中的未選擇位元線的該複數個字線層中的至少一個第一WL層上施加第一通過電壓,並且在該複數條位元線中的未選擇位元線的該複數個字線層中的至少一個第二WL層上施加第二通過電壓;其中,第一通過電壓低於第二通過電壓,從而在從驗證階段去除預脈衝階段時縮小了WLn層與該至少一個第一WL層之間的通道電勢差。
Description
本發明係指一種用於3D NAND快閃記憶體的操作方法以及3D NAND快閃記憶體,並且更具體地,尤指一種能夠減少3D NAND快閃記憶體的寫入時間和功耗的一種用於3D NAND快閃記憶體的操作方法和3D NAND快閃記憶體。
為了控制寫入操作中的閾值電壓以及實施NAND快閃記憶體中的資料的儲存,廣泛採用了增量步進脈衝編程(increment step pulse program,ISPP)技術。ISPP技術被交錯配置在兩個編程操作之間的閾值電壓的編程驗證階段。NAND快閃記憶體中通過編程驗證階段的儲存單元被執行禁止編程;NAND快閃記憶體中,未通過編程驗證階段的儲存單元則執行至ISPP技術。ISPP技術包括預充電階段和編程階段,其中,預充電階段增強通道的耦合電勢並且減少編程干擾。編程驗證階段通常包括預脈衝階段、讀取階段和預關斷(pre-cutoff)階段,其中,預脈衝階段和預關斷階段用於減少電子的注入。
對於具有垂直通道的3D NAND快閃記憶體而言,為了在編程驗證階段中防止來自未選擇(unselect)串的電壓的洩漏干擾,未選擇串的上部選擇閘通常是關斷的,並且未選擇串的下部選擇閘是導通的並且被共用。然而,對於
未選擇串而言,在對應於該未選擇串的字線WLn的儲存單元處於編程階段中時,字線WLn為選擇字線,並且通過驗證電壓進行驗證。在驗證電壓小於該儲存單元的閾值電壓時,選擇儲存單元的未選擇串是截止的,由於字線WLn+1的電子注入,因而字線WLn與字線WLn+1之間的通道電勢差出現,並且生成干擾。上述問題的常規解決方案是在驗證階段之前添加預脈衝階段,但是由此增加了寫入時間。因此,需要對現有技術進行改進。
本發明提供了一種用於3D NAND快閃記憶體的操作方法和一種3D NAND快閃記憶體,以減少3D NAND快閃記憶體中的寫入時間和功耗。
本發明實施例揭露一種用於具有複數條位元線的3D NAND快閃記憶體的操作方法,其中,該複數條位元線包括複數個字線(wordline,WL)層,該操作方法包括在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序,將資料寫入到該複數條位元線中的一未選擇位元線的該複數個字線層中的一WLn層中;以及在該複數條位元線中的該未選擇位元線的該複數個字線層中的至少一個第一WL層上施加一第一通過電壓,並且在該複數條位元線中的該未選擇位元線的該複數個字線層中的至少一個第二WL層上施加一第二通過電壓;其中,該第一通過電壓低於該第二通過電壓,從而在一驗證階段去除一預脈衝階段時縮小了該WLn層與該至少一個第一WL層之間的一通道電勢差。
本發明實施例另揭露一種具有複數條位元線的3D NAND快閃記憶體,其中,該複數條位元線包括複數個字線(wordline,WL)層,該3D NAND
快閃記憶體包括一選擇位元線;至少一條未選擇位元線;一控制器,該控制器被配置為:在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序,將資料寫入到該複數條位元線中的該至少一條未選擇位元線的該複數個字線層中的一WLn層,在該複數條位元線中的該至少一條未選擇位元線的該複數個字線層中的至少一個第一WL層上施加一第一通過電壓,並且在該複數條位元線中的該至少一條未選擇位元線的該複數個字線層中的至少一個第二WL層上施加一第二通過電壓;其中,該第一通過電壓低於該第二通過電壓,從而在從一驗證階段去除一預脈衝階段時縮小了該WLn層與該至少一個第一WL層之間的一通道電勢差。
10:流程
102-110:步驟
BSG:底部選擇閘
d1、d’:通道電勢差
P0、P1、P2、P3:編程狀態
TSG:頂部選擇閘
Vpass1:第一通過電壓
Vpass2:第二通過電壓
WL、WLn、WLn+1:字線
第1圖為根據本發明實施例的3D NAND快閃記憶體的操作過程的示意圖。
第2圖為應用根據本發明實施例的操作過程的3D NAND快閃記憶體的未選擇位元線的示意圖。
第3圖為根據本發明實施例的3D NAND快閃記憶體的未選擇位元線的通道電勢的分佈的示意圖。
第4圖為應用根據本發明實施例的操作過程的3D NAND快閃記憶體的未選擇位串的波形圖。
第5圖為應用根據本發明實施例的操作過程的處於讀取操作中的3D NAND快閃記憶體的未選擇位元線的示意圖。
第6圖為應用根據本發明實施例的操作過程的編程驗證電平的分佈偏移的示意圖。
為了減少3D NAND快閃記憶體的寫入時間,從編程驗證階段去除預脈衝階段。第1圖為根據本發明實施例的3D NAND快閃記憶體的操作過程10的示意圖。該3D NAND快閃記憶體可以包括複數條位元線,其中,位元線包括複數個字線(wordline,WL)層。該3D NAND快閃記憶體的操作過程10包括以下步驟:
步驟102:開始。
步驟104:在寫入操作中根據從字線層的第一端到字線層的第二端的寫入順序,將資料寫入到位元線中的未選擇位元線(unselect bit line)的字線層中的WLn層中。
步驟106:在位元線中的未選擇位元線的字線層中的至少一個第一WL層上施加第一通過電壓,並且在位元線中的未選擇位元線的字線層中的至少一個第二WL層上施加第二通過電壓。
步驟108:在未選擇位元線處於讀取操作中時,在第一WL層和第二WL層上施加第二通過電壓。
步驟110:結束。
為了解釋操作過程10,請同時參考第2圖,第2圖為應用根據本發明實施例的操作過程10的3D NAND快閃記憶體的未選擇位元線的示意圖。操作過程10可以由3D NAND快閃記憶體的控制器(圖中未示出)執行。如第2圖所示,未選擇位元線包括頂部選擇閘(top select gate)TSG、第一字線層、WLn層、第二字線層和底部選擇閘(bottom select gate)BSG。
由於3D NAND快閃記憶體的寫入操作可以從頂部選擇閘TSG或底部
選擇閘BSG的一端開始,因而在此實施例中,資料是從底部選擇閘BSG到頂部選擇閘TSG進行寫入的,但不限於此。在其他實施例中,3D NAND快閃記憶體的寫入操作可以從頂部選擇閘TSG開始到底部選擇閘BSG。
根據操作過程10,在步驟104中,在3D NAND快閃記憶體的寫入操作中,根據寫入順序分別將資料寫入到未選擇位元線的3D NAND快閃記憶體的層中。在實施例中,在資料被寫入到未選擇位元線的字線層中的WLn層中時,即WLn層是當前層。第一WL層是處於字線層中的頂部選擇閘TSG和WLn層之間的處於擦除(erased)狀態的層,並且第二WL層是處於字線層中的WLn層和底部選擇閘BSG之間的編程(programmed)狀態的層。
在步驟106中,第一通過電壓Vpass1被施加在位元線中的未選擇位元線的字線層中的第一WL層上,並且第二通過電壓Vpass2被施加在位元線中的未選擇位元線的字線層中的第二WL層上。在此實施例中,第一通過電壓Vpass1高於處於驗證階段的3D NAND快閃記憶體的最低編程驗證電平,第一通過電壓Vpass1比3D NAND快閃記憶體的編程驗證電平的最低分佈高1到2伏特。例如,在該3D NAND快閃記憶體是多層單元(multi-level cell,MLC)3D NAND快閃記憶體時,其包括對應於位碼11、10、01、00的四個狀態(即編程狀態P0、P1、P2、P3),其中,編程狀態P0是編程驗證電平的最低分佈。在此例中,第一通過電壓Vpass1比編程狀態P0高1到2伏特。此外,第二通過電壓Vpass2大於3D NAND快閃記憶體的最高編程驗證電平,從而導通對應的位元線的通道。也就是說,在3D NAND快閃記憶體是MLC 3D NAND快閃記憶體時,第二通過電壓Vpass2大於編程狀態P3。
在實施例中,在將資料寫入到WLn層中之後,執行驗證階段。換言之,在對WLn層編程之後,通過增量步進脈衝編程(increment step pulse program,ISPP)技術對WLn層執行驗證階段(其中閾值電壓對應於編程驗證電平),從而對WLn層進行驗證。由於第一通過電壓Vpass1低於第二通過電壓Vpass2,因此,在從驗證階段去除預脈衝階段時縮小了WLn層和WLn+1層之間的通道電勢(channel potential)差。此外,相應地降低了由從WLn+1層到WLn層的電子注入所生成的干擾。
值得注意的是,在根據操作過程10的寫入操作的驗證階段中,頂部選擇閘TSG是截止的,並且底部選擇閘BSG是導通的,從而使得底部選擇閘BSG被與其他位元線共用。在其他實施例中,底部選擇閘BSG可以是截止的,從而縮小通道電勢差。
第3圖為根據本發明實施例的3D NAND快閃記憶體的未選擇位元線的通道電勢的分佈的示意圖。如第3圖所示,與現有技術中的第一WL層中的WLn+1層與WLn層之間的通道電勢差d’相比,實施操作過程10的第一WL層中的WLn+1層與WLn層之間的通道電勢差d1是縮小的。
第4圖為應用根據本發明實施例的操作過程10的3D NAND快閃記憶體的未選擇位串的波形圖。如第4圖所示,未選擇位串(unselect bit string)包括未選擇位元線、選擇位元線(select bit line)、選擇上部選擇閘字線(select upper select gate word line)、未選擇上部選擇閘字線(unselect upper select gate word line)、第一字線層(first word line layer)、選擇字線(select wordline,即WLn層)、第二字線層(second word line layer)、下部選擇字線(lower select wordline)、公
共源極線(common source line)和基底(substrate)。在第4圖中,在包括預充電階段(pre-charge phase)和編程階段(programming phase)的第N編程操作之後,執行包括驗證階段和預關斷階段的第N驗證階段。由於根據操作過程10從驗證階段(verify phase)去除了預脈衝階段(pre-cutoff phase),因而在驗證階段中,第一字線層被施加第一通過電壓Vpass1,第二字線層被施加第二通過電壓Vpass2,並且選擇字線(即,WLn層)被施加用於驗證階段的不同的閾值電壓。
關於操作過程10的讀取操作,在步驟108中,第二通過電壓Vpass2被施加在第一WL層和第二WL層上。請參考第5圖,第5圖為應用根據本發明實施例的操作過程10的處於讀取操作中的3D NAND快閃記憶體的未選擇位元線的示意圖。
在資料被寫入到3D NAND快閃記憶體的對應的儲存單元中之後,第一WL層被施加與第二WL層相同的電壓,即第二通過電壓Vpass2。由於第一WL層和第二WL層在寫入操作中分別被施加第一通過電壓Vpass1和第二通過電壓Vpass2,因而在讀取操作中生成了3D NAND快閃記憶體的編程驗證電平的分佈移位。如第6圖所示,虛線表示寫入操作中的編程驗證電平的分佈,並且實線表示讀取操作中的編程驗證電平的分佈。如此一來,對應於讀取操作中的不同編程驗證電平的閾值電壓低於對應於寫入操作中的不同編程驗證電平的閾值電壓,對應於編程驗證電平(即,編程狀態P0、P1、P2、P3)的分佈的驗證電壓被提高,以補償寫入操作和讀取操作之間的編程驗證電平的分佈差異。
因此,在從驗證階段去除預脈衝階段時,字線層中的第一WL層被施加第一通過電壓Vpass1,並且字線層中的第二WL層被施加第二通過電壓
Vpass2,以縮小WLn層與第一WL層中的WLn+1層之間的通道電勢差,其中,第一通過電壓Vpass1低於第二通過電壓Vpass2,因為減少了從WLn+1層到WLn層的電子注入。
值得注意的是,前述實施例說明了本發明的原理,本領域技術人員可以相應地做出適當的修改,並且不限於此。
綜上所述,本發明提供了一種用於3D NAND快閃記憶體的操作方法和一種3D NAND快閃記憶體,其減少了通道中的電子注入,從而減少了3D NAND快閃記憶體的寫入時間和功耗。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10:流程
102-110:步驟
Claims (16)
- 一種用於3D NAND快閃記憶體的操作方法,其中,該3D NAND快閃記憶體包括複數個字線(wordline,WL)層,該操作方法包括:在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序,將資料寫入到該複數個字線層中的一WLn層中;以及在一驗證階段,在該WLn層上施加一驗證電壓,在該複數個字線層中的至少一個第一WL層上施加一第一通過電壓,並且在該複數個字線層中的至少一個第二WL層上施加一第二通過電壓;其中,該至少一個第一WL層處於該複數個字線層的該WLn層與該第二端之間,並且該至少一個第二WL層處於該複數個字線層的該第一端與該WLn層之間;其中,該第一通過電壓低於該第二通過電壓;其中,該3D NAND快閃記憶體包括一頂部選擇閘和一底部選擇閘,在該驗證階段,在該WLn層上施加該驗證電壓,在一選擇上部選擇閘字線施加一第三通過電壓,在一未選擇上部選擇閘字線施加一關斷電壓,在一下部選擇字線施加一第四通過電壓;並且該第一通過電壓施加於該複數個字線層中的至少一個第一WL層上,該第二通過電壓施加於該複數個字線層中的至少一個第二WL層上。
- 如請求項1所述的操作方法,其中,該驗證階段不包括一預脈衝階段。
- 如請求項1所述的操作方法,其中,該第一通過電壓高於處於該驗證階段中的該3D NAND快閃記憶體的編程驗證電平的一最低分佈至少1 至2伏特。
- 如請求項1所述的操作方法,其中,該複數個字線層中的該至少一個第一WL層處於一擦除狀態。
- 如請求項1所述的操作方法,其中,該第二通過電壓大於該3D NAND快閃記憶體的一最高編程驗證電平,從而使對應的一位元線的一通道導通。
- 如請求項1所述的操作方法,其中,該驗證階段是在該資料被寫入到該複數個字線層中的該WLn層的存儲單元中之後執行的。
- 如請求項1所述的操作方法,其中,該複數個字線層的該第一端和該第二端是一頂部選擇閘和一底部選擇閘。
- 如請求項1所述的操作方法,還包括:在該3D NAND快閃記憶體的該WLn層的存儲單元處於讀取操作中時,在該至少一個第一WL層和該至少一個第二WL層上施加該第二通過電壓。
- 一種3D NAND快閃記憶體,其中,該3D NAND快閃記憶體包括複數個字線(wordline,WL)層,該3D NAND快閃記憶體包括:複數條位元線;以及一控制單元,該控制單元被配置為在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序,將資料寫入到該複數 個字線層中的一WLn層中;以及在一驗證階段,在該WLn層上施加一驗證電壓,在該複數個字線層中的至少一個第一WL層上施加一第一通過電壓,並且在該複數個字線層中的至少一個第二WL層上施加一第二通過電壓;其中,該至少一個第一WL層處於該複數個字線層的該WLn層與該第二端之間,並且該至少一個第二WL層處於該複數個字線層的該第一端與該WLn層之間;其中,該第一通過電壓低於該第二通過電壓;其中,該3D NAND快閃記憶體包括一頂部選擇閘和一底部選擇閘,在該驗證階段,在該WLn層上施加該驗證電壓,在一選擇上部選擇閘字線施加一第三通過電壓,在一未選擇上部選擇閘字線施加一關斷電壓,在一下部選擇字線施加一第四通過電壓;並且該第一通過電壓施加於該複數個字線層中的至少一個第一WL層上,該第二通過電壓施加於該複數個字線層中的至少一個第二WL層上。
- 如請求項9所述的3D NAND快閃記憶體,其中,該驗證階段不包括一預脈衝階段。
- 如請求項9所述的3D NAND快閃記憶體,其中,該第一通過電壓高於處於該驗證階段中的該3D NAND快閃記憶體的編程驗證電平的一最低分佈至少1至2伏特。
- 如請求項9所述的3D NAND快閃記憶體,其中,該複數個字線層中的該至少一個第一WL層處於一擦除狀態。
- 如請求項9所述的3D NAND快閃記憶體,其中,該第二通過電壓大於該3D NAND快閃記憶體的一最高編程驗證電平,從而使對應的一位元線的一通道導通。
- 如請求項9所述的3D NAND快閃記憶體,其中,該驗證階段是在該資料被寫入到該複數個字線層中的該WLn層的存儲單元中之後執行的。
- 如請求項9所述的3D NAND快閃記憶體,其中,該複數個字線層的該第一端和該第二端是一頂部選擇閘和一底部選擇閘。
- 如請求項9所述的3D NAND快閃記憶體,其中,在該WLn層的存儲單元處於讀取操作中時,該至少一個第一WL層和該至少一個第二WL層被施加該第二通過電壓。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
WOPCT/CN2020/090997 | 2020-05-19 | ||
PCT/CN2020/090997 WO2021232223A1 (en) | 2020-05-19 | 2020-05-19 | 3d nand flash and operation method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202316438A TW202316438A (zh) | 2023-04-16 |
TWI839021B true TWI839021B (zh) | 2024-04-11 |
Family
ID=72713464
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111148136A TWI839021B (zh) | 2020-05-19 | 2020-06-24 | 3d nand快閃記憶體及其操作方法 |
TW113108537A TW202424982A (zh) | 2020-05-19 | 2020-06-24 | 3d nand快閃記憶體及其操作方法 |
TW109121513A TWI791155B (zh) | 2020-05-19 | 2020-06-24 | 3d nand快閃記憶體及其操作方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW113108537A TW202424982A (zh) | 2020-05-19 | 2020-06-24 | 3d nand快閃記憶體及其操作方法 |
TW109121513A TWI791155B (zh) | 2020-05-19 | 2020-06-24 | 3d nand快閃記憶體及其操作方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US10978153B1 (zh) |
CN (1) | CN111758130B (zh) |
TW (3) | TWI839021B (zh) |
WO (1) | WO2021232223A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110959177B (zh) * | 2019-10-22 | 2021-06-22 | 长江存储科技有限责任公司 | 非易失性存储器件和控制方法 |
JP2022018404A (ja) * | 2020-07-15 | 2022-01-27 | キオクシア株式会社 | 半導体記憶装置 |
CN112967745B (zh) * | 2021-03-22 | 2022-01-04 | 长江存储科技有限责任公司 | 一种非易失性存储器及其验证读取方法 |
CN116434805A (zh) | 2021-04-01 | 2023-07-14 | 长江存储科技有限责任公司 | 三维存储设备、包括其的存储系统及对其进行编程的方法 |
KR20230026099A (ko) * | 2021-08-17 | 2023-02-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치와 반도체 메모리 장치의 동작 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090073771A1 (en) * | 2007-09-17 | 2009-03-19 | Yan Li | Non-Volatile Memory and Method for Biasing Adjacent Word Line for Verify During Programming |
CN102187399A (zh) * | 2008-10-16 | 2011-09-14 | 桑迪士克股份有限公司 | 使用字线耦合的用于存储器的多趟次编程 |
US10510413B1 (en) * | 2018-08-07 | 2019-12-17 | Sandisk Technologies Llc | Multi-pass programming with modified pass voltages to tighten threshold voltage distributions |
CN110678926A (zh) * | 2019-08-28 | 2020-01-10 | 长江存储科技有限责任公司 | 闪速存储器件中的编程方法 |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4284300B2 (ja) * | 2005-05-02 | 2009-06-24 | 株式会社東芝 | 半導体記憶装置 |
US7349264B2 (en) * | 2005-12-28 | 2008-03-25 | Sandisk Corporation | Alternate sensing techniques for non-volatile memories |
US7606075B2 (en) * | 2006-04-19 | 2009-10-20 | Micron Technology, Inc. | Read operation for NAND memory |
US7626866B2 (en) * | 2006-07-28 | 2009-12-01 | Micron Technology, Inc. | NAND flash memory programming |
KR100877103B1 (ko) * | 2007-06-01 | 2009-01-07 | 주식회사 하이닉스반도체 | 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법 |
KR101358752B1 (ko) * | 2007-08-06 | 2014-02-06 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
US7719888B2 (en) * | 2008-06-18 | 2010-05-18 | Micron Technology, Inc. | Memory device having a negatively ramping dynamic pass voltage for reducing read-disturb effect |
KR20100043935A (ko) * | 2008-10-21 | 2010-04-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US7990772B2 (en) * | 2009-03-11 | 2011-08-02 | Micron Technology Inc. | Memory device having improved programming operation |
KR101155249B1 (ko) * | 2010-11-10 | 2012-06-13 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 소거 방법 |
US8369157B2 (en) * | 2011-03-03 | 2013-02-05 | Micron Technology, Inc. | Methods for programming a memory device and memory devices |
US9007832B2 (en) * | 2011-03-03 | 2015-04-14 | Micron Technology, Inc. | Methods for programming a memory device and memory devices |
JP4902002B1 (ja) * | 2011-04-20 | 2012-03-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR20120129609A (ko) * | 2011-05-20 | 2012-11-28 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
KR20130074294A (ko) * | 2011-12-26 | 2013-07-04 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 |
US8670285B2 (en) * | 2012-02-02 | 2014-03-11 | Sandisk Technologies Inc. | Reducing weak-erase type read disturb in 3D non-volatile memory |
KR101873548B1 (ko) * | 2012-03-29 | 2018-07-02 | 삼성전자주식회사 | 공유 비트 라인 구조를 가지는 비휘발성 메모리 장치의 프로그램 방법 |
KR20140088384A (ko) * | 2013-01-02 | 2014-07-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US20140198576A1 (en) * | 2013-01-16 | 2014-07-17 | Macronix International Co, Ltd. | Programming technique for reducing program disturb in stacked memory structures |
US9142298B2 (en) * | 2013-02-11 | 2015-09-22 | Sandisk Technologies Inc. | Efficient smart verify method for programming 3D non-volatile memory |
KR20140136691A (ko) * | 2013-05-21 | 2014-12-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
JP2014241180A (ja) * | 2013-06-11 | 2014-12-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその動作方法 |
KR102242022B1 (ko) * | 2013-09-16 | 2021-04-21 | 삼성전자주식회사 | 불휘발성 메모리 및 그것의 프로그램 방법 |
US9123424B2 (en) * | 2013-12-17 | 2015-09-01 | Sandisk Technologies Inc. | Optimizing pass voltage and initial program voltage based on performance of non-volatile memory |
KR102154620B1 (ko) * | 2013-12-19 | 2020-09-10 | 삼성전자주식회사 | 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치 |
KR20150076764A (ko) * | 2013-12-27 | 2015-07-07 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9698156B2 (en) * | 2015-03-03 | 2017-07-04 | Macronix International Co., Ltd. | Vertical thin-channel memory |
KR102139323B1 (ko) * | 2014-02-03 | 2020-07-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR20150117152A (ko) * | 2014-04-09 | 2015-10-19 | 삼성전자주식회사 | 낸드형 플래쉬 메모리 장치 및 낸드형 플래쉬 메모리 장치의 프로그램 방법 |
CN104538398B (zh) * | 2014-06-10 | 2019-06-11 | 上海华虹宏力半导体制造有限公司 | 闪存及其操作方法 |
WO2016014731A1 (en) * | 2014-07-22 | 2016-01-28 | Aplus Flash Technology, Inc. | Yukai vsl-based vt-compensation for nand memory |
US10720215B2 (en) * | 2014-09-06 | 2020-07-21 | Fu-Chang Hsu | Methods and apparatus for writing nonvolatile 3D NAND flash memory using multiple-page programming |
US9286987B1 (en) * | 2014-09-09 | 2016-03-15 | Sandisk Technologies Inc. | Controlling pass voltages to minimize program disturb in charge-trapping memory |
KR20160043436A (ko) * | 2014-10-13 | 2016-04-21 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 이의 동작 방법 |
KR102533016B1 (ko) * | 2016-07-28 | 2023-05-17 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
KR102669409B1 (ko) * | 2017-02-28 | 2024-05-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
KR20190007928A (ko) * | 2017-07-14 | 2019-01-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US10115464B1 (en) * | 2017-07-27 | 2018-10-30 | Sandisk Technologies Llc | Electric field to reduce select gate threshold voltage shift |
KR20190017526A (ko) * | 2017-08-11 | 2019-02-20 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
US10224107B1 (en) * | 2017-09-29 | 2019-03-05 | Intel Corporation | Method and apparatus for dynamically determining start program voltages for a memory device |
US11158381B2 (en) * | 2017-10-12 | 2021-10-26 | Samsung Electronics Co., Ltd. | Non-volatile memory device and operating method thereof |
US10460808B2 (en) * | 2017-10-25 | 2019-10-29 | Macronix International Co., Ltd. | Memory device and programming operation method thereof with different bit line voltages |
KR102532998B1 (ko) * | 2018-04-16 | 2023-05-16 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 |
TWI663602B (zh) * | 2018-04-25 | 2019-06-21 | 旺宏電子股份有限公司 | 記憶體系統及編程方法 |
KR102598735B1 (ko) * | 2018-05-18 | 2023-11-07 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
US10643720B2 (en) * | 2018-05-23 | 2020-05-05 | Sandisk Technologies Llc | Bit line voltage control for damping memory programming |
US10643718B2 (en) * | 2018-06-07 | 2020-05-05 | Sandisk Technologies Llc | Non-volatile memory with countermeasure for program disturb including purge during precharge |
JP2020004470A (ja) * | 2018-06-29 | 2020-01-09 | キオクシア株式会社 | 半導体記憶装置 |
US11164638B2 (en) * | 2018-07-03 | 2021-11-02 | Samsung Electronics Co., Ltd. | Non-volatile memory device |
US10741262B2 (en) * | 2018-10-12 | 2020-08-11 | Macronix International Co., Ltd. | NAND flash operating techniques mitigating program disturbance |
KR102564566B1 (ko) * | 2018-11-02 | 2023-08-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
KR102698994B1 (ko) * | 2018-12-03 | 2024-08-27 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
KR102643672B1 (ko) * | 2018-12-19 | 2024-03-06 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
JP2020102287A (ja) * | 2018-12-21 | 2020-07-02 | キオクシア株式会社 | 半導体記憶装置 |
US10741263B2 (en) * | 2018-12-31 | 2020-08-11 | Micron Technology, Inc. | Standby biasing techniques to reduce read disturbs |
CN109979509B (zh) * | 2019-03-29 | 2020-05-08 | 长江存储科技有限责任公司 | 一种三维存储器及其编程操作方法 |
US11081168B2 (en) * | 2019-05-23 | 2021-08-03 | Hefei Reliance Memory Limited | Mixed digital-analog memory devices and circuits for secure storage and computing |
KR20200139573A (ko) * | 2019-06-04 | 2020-12-14 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
KR20210046454A (ko) * | 2019-10-18 | 2021-04-28 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
CN110959177B (zh) * | 2019-10-22 | 2021-06-22 | 长江存储科技有限责任公司 | 非易失性存储器件和控制方法 |
KR102670210B1 (ko) * | 2019-10-23 | 2024-05-28 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 디바이스를 프로그래밍하는 방법 및 관련 메모리 디바이스 |
CN111066087A (zh) * | 2019-10-29 | 2020-04-24 | 长江存储科技有限责任公司 | 用于对存储器设备进行编程的方法 |
WO2021092782A1 (en) * | 2019-11-13 | 2021-05-20 | Yangtze Memory Technologies Co., Ltd. | Method of performing programming operation and related memory device |
EP4235672A3 (en) * | 2019-11-28 | 2023-10-18 | Yangtze Memory Technologies Co., Ltd. | Methods of enhancing speed of reading data from memory device |
JP2021101401A (ja) * | 2019-12-24 | 2021-07-08 | キオクシア株式会社 | 半導体記憶装置 |
KR20210101972A (ko) * | 2020-02-11 | 2021-08-19 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
KR20210105728A (ko) * | 2020-02-19 | 2021-08-27 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
KR20210111107A (ko) * | 2020-03-02 | 2021-09-10 | 에스케이하이닉스 주식회사 | 데이터 전송 회로 및 그 동작 방법 |
KR20220033651A (ko) * | 2020-09-09 | 2022-03-17 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 프로그램 방법 및 그것을 포함하는 저장 장치 |
KR20220090210A (ko) * | 2020-12-22 | 2022-06-29 | 삼성전자주식회사 | 데이터 신뢰성을 보전하기 위한 소거 동작을 수행하는 메모리 장치 |
KR20220105890A (ko) * | 2021-01-21 | 2022-07-28 | 삼성전자주식회사 | 커맨드가 삽입된 데이터를 공유된 채널 양방향으로 전송할 수 있는 스토리지 장치 및 그것의 동작 방법 |
KR20220108627A (ko) * | 2021-01-27 | 2022-08-03 | 삼성전자주식회사 | 열전 소자를 구비한 수직형 비휘발성 메모리 소자, 그 메모리 소자를 구비한 반도체 패키지, 및 그 메모리 소자의 방열 방법 |
-
2020
- 2020-05-19 WO PCT/CN2020/090997 patent/WO2021232223A1/en active Application Filing
- 2020-05-19 CN CN202080001028.0A patent/CN111758130B/zh active Active
- 2020-06-21 US US16/907,299 patent/US10978153B1/en active Active
- 2020-06-24 TW TW111148136A patent/TWI839021B/zh active
- 2020-06-24 TW TW113108537A patent/TW202424982A/zh unknown
- 2020-06-24 TW TW109121513A patent/TWI791155B/zh active
-
2021
- 2021-03-11 US US17/199,411 patent/US11342023B2/en active Active
-
2022
- 2022-05-23 US US17/751,432 patent/US11727990B2/en active Active
-
2023
- 2023-06-16 US US18/211,163 patent/US20230335194A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090073771A1 (en) * | 2007-09-17 | 2009-03-19 | Yan Li | Non-Volatile Memory and Method for Biasing Adjacent Word Line for Verify During Programming |
CN102187399A (zh) * | 2008-10-16 | 2011-09-14 | 桑迪士克股份有限公司 | 使用字线耦合的用于存储器的多趟次编程 |
US10510413B1 (en) * | 2018-08-07 | 2019-12-17 | Sandisk Technologies Llc | Multi-pass programming with modified pass voltages to tighten threshold voltage distributions |
CN110678926A (zh) * | 2019-08-28 | 2020-01-10 | 长江存储科技有限责任公司 | 闪速存储器件中的编程方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2021232223A1 (en) | 2021-11-25 |
TWI791155B (zh) | 2023-02-01 |
TW202145227A (zh) | 2021-12-01 |
TW202316438A (zh) | 2023-04-16 |
US20210366545A1 (en) | 2021-11-25 |
TW202424982A (zh) | 2024-06-16 |
CN111758130B (zh) | 2021-04-16 |
US20230335194A1 (en) | 2023-10-19 |
CN111758130A (zh) | 2020-10-09 |
US11727990B2 (en) | 2023-08-15 |
US11342023B2 (en) | 2022-05-24 |
US10978153B1 (en) | 2021-04-13 |
US20220284960A1 (en) | 2022-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI839021B (zh) | 3d nand快閃記憶體及其操作方法 | |
KR100909968B1 (ko) | 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법 | |
US8238153B2 (en) | Program method of flash memory device | |
JP2007305281A (ja) | フラッシュメモリ素子のプログラム方法 | |
JP2008084471A (ja) | 半導体記憶装置 | |
WO2009081745A1 (ja) | 不揮発性半導体記憶装置 | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
US7724576B2 (en) | Soft programming method of non-volatile memory device | |
US8451665B2 (en) | Non-volatile memory device and method for operating the same | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
US11177001B2 (en) | 3D NAND flash and operation method thereof | |
US20120002482A1 (en) | Charge equilibrium acceleration in a floating gate memory device via a reverse field pulse | |
KR20080090801A (ko) | 낸드 플래시 메모리소자의 소거방법 | |
JP2015109121A (ja) | 半導体記憶装置 | |
JP2009301679A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR20090052507A (ko) | 플래시 메모리 소자의 동작 방법 | |
JP5039105B2 (ja) | 不揮発性半導体記憶装置 | |
KR20100138545A (ko) | 불휘발성 메모리 소자의 동작 방법 | |
KR20100013956A (ko) | 플래시 메모리 소자 및 이의 프로그램 방법 | |
TW202008368A (zh) | 記憶體裝置及其編程方法 | |
CN110838320A (zh) | 一种存储器的编程方法和系统 | |
KR20100089507A (ko) | 플래시 메모리 소자의 프로그램 방법 | |
KR20100115114A (ko) | 불휘발성 메모리 소자의 프로그램 방법 |