KR20200139573A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20200139573A
KR20200139573A KR1020190066229A KR20190066229A KR20200139573A KR 20200139573 A KR20200139573 A KR 20200139573A KR 1020190066229 A KR1020190066229 A KR 1020190066229A KR 20190066229 A KR20190066229 A KR 20190066229A KR 20200139573 A KR20200139573 A KR 20200139573A
Authority
KR
South Korea
Prior art keywords
memory
read
cell
memory cells
block
Prior art date
Application number
KR1020190066229A
Other languages
English (en)
Inventor
이선주
문민환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190066229A priority Critical patent/KR20200139573A/ko
Priority to US16/724,278 priority patent/US11099745B2/en
Priority to CN201911397051.1A priority patent/CN112035055A/zh
Publication of KR20200139573A publication Critical patent/KR20200139573A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 웨어-레벨링 성능이 향상된 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 리드 동작 제어부, 셀 상태 판단부 및 리드 리클레임 제어부를 포함한다. 리드 동작 제어부는 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 메모리 장치를 제어한다. 셀 상태 판단부는 선택된 메모리 셀들 중 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 적어도 하나의 기준 전압에 대응되는 기준 개수를 비교하고, 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 나타내는 셀 상태 정보를 생성한다. 리드 리클레임 제어부는 적어도 하나의 상태에 대응되는 메모리 셀 열화도와 임계 열화도의 비교 결과를 기초로, 제1 블록에 저장된 데이터를 복수의 메모리 블록들 중 제2 블록에 복사하도록 메모리 장치를 제어한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 웨어-레벨링(Wear-Leveling) 성능이 향상된 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 리드 동작 제어부, 셀 상태 판단부 및 리드 리클레임 제어부를 포함한다. 리드 동작 제어부는 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 메모리 장치를 제어한다. 셀 상태 판단부는 선택된 메모리 셀들 중 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 적어도 하나의 기준 전압에 대응되는 기준 개수를 비교하고, 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 나타내는 셀 상태 정보를 생성한다. 리드 리클레임 제어부는 적어도 하나의 상태에 대응되는 메모리 셀 열화도와 임계 열화도의 비교 결과를 기초로, 제1 블록에 저장된 데이터를 복수의 메모리 블록들 중 제2 블록에 복사하도록 메모리 장치를 제어한다.
본 발명의 실시 예에 따른 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러는, 리드 동작 제어부, 셀 상태 판단부, 리드 카운터, 에러 정정부 및 리드 리클레임 제어부를 포함한다. 리드 동작 제어부는 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 메모리 장치를 제어한다. 셀 상태 판단부는 선택된 메모리 셀들 중 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 적어도 하나의 기준 전압에 대응되는 기준 개수를 비교하고, 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 나타내는 셀 상태 정보를 생성한다. 리드 카운터는 제1 블록에 대해 리드 동작들이 수행된 횟수를 카운트한 리드 카운트를 나타내는 리드 카운트 정보를 생성한다. 에러 정정부는 선택된 워드라인과 연결된 메모리 셀들이 리드된 데이터에 대한 에러 정정 디코딩을 수행하고, 에러 정정 디코딩의 수행 결과를 기초로 비트 에러율을 나타내는 비트 에러 정보를 생성한다. 리드 리클레임 제어부는 리드 카운트가 임계 카운트보다 크면, 셀 상태 정보와 임계 열화도의 비교 결과 및 비트 에러 정보와 임계 에러율의 비교 결과를 기초로, 제1 블록에 저장된 데이터를 복수의 메모리 블록들 중 제2 블록에 복사하도록 메모리 장치를 제어한다.
본 발명의 실시 예에 따른 저장 장치는 복수의 메모리 블록들을 포함하는 메모리 장치 및 메모리 컨트롤러를 포함한다. 메모리 컨트롤러는 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 메모리 장치를 제어하고, 선택된 메모리 셀들 중 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 적어도 하나의 기준 전압에 대응되는 기준 개수의 비교 결과를 기초로 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 연산하고, 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 기초로 결정된 샘플 값과 임계 열화도의 비교 결과에 따라, 제1 블록에 저장된 데이터를 복수의 메모리 블록들 중 제2 블록에 복사하도록 메모리 장치를 제어한다.
본 발명의 실시 예에 따른 복수의 메모리 블록들을 포함하는 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치의 동작 방법은, 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하는 단계, 선택된 메모리 셀들 중 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 적어도 하나의 기준 전압에 대응되는 기준 개수의 비교 결과를 기초로 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 연산하는 단계 및 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 기초로 결정된 샘플 값과 임계 열화도의 제1 비교 결과에 따라, 제1 블록에 저장된 데이터를 복수의 메모리 블록들 중 제2 블록에 복사하는 단계를 포함한다.
본 기술에 따르면 웨어-레벨링(Wear-Leveling) 성능이 향상된 저장 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6은 메모리 셀의 문턱 전압 분포 및 논리 페이지 데이터를 설명하기 위한 도면이다.
도 7은 물리 페이지 및 논리 페이지를 설명하기 위한 도면이다.
도 8은 실시 예에 따른 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 9는 실시 예에 따른, 도 8의 리드 동작 제어부가 제어하는 리드 동작을 설명하기 위한 도면이다.
도 10은 다른 실시 예에 따른, 도 8의 리드 동작 제어부가 제어하는 리드 동작을 설명하기 위한 도면이다.
도 11은 초기 문턱 전압 분포를 설명하기 위한 도면이다.
도 12는 왼쪽으로 시프트(shift)된 측정 문턱 전압 분포를 설명하기 위한 도면이다.
도 13은 도 12를 기초로 메모리 셀 열화도의 연산을 설명하기 위한 도면이다.
도 14는 오른쪽으로 시프트(shift)된 측정 문턱 전압 분포를 설명하기 위한 도면이다.
도 15는 도 14를 기초로 메모리 셀 열화도의 연산을 설명하기 위한 도면이다.
도 16은 실시 예에 따른 리드 리클레임 동작 수행 조건을 설명하기 위한 도면이다.
도 17은 다른 실시 예에 따른 리드 리클레임 동작 수행 조건을 설명하기 위한 도면이다.
도 18은 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 19는 도 18을 상세히 설명하기 위한 순서도이다.
도 20은 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 21은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 22는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 23은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 24는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100) 및 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다.
보다 구체적으로, 메모리 블록은 복수의 워드라인들을 포함할 수 있다. 각 워드라인에 메모리 셀들이 연결될 수 있다. 동일한 워드라인에 연결되는 메모리 셀들은 하나의 물리 페이지로 정의될 수 있다. 메모리 셀이 저장하는 데이터 비트의 개수에 따라 하나의 물리 페이지에 적어도 하나 이상의 논리 페이지가 대응될 수 있다.
예를 들어, 메모리 셀이 1개의 데이터 비트를 저장하는 싱글 레벨 셀이면, 하나의 물리 페이지에 하나의 논리 페이지가 대응될 수 있다. 메모리 셀이 2개의 데이터 비트를 저장하는 멀티 레벨 셀이면, 하나의 물리 페이지에 두 개의 논리 페이지들이 대응될 수 있다. 두 개의 논리 페이지들은 최상위 비트 데이터를 저장하는 MSB 페이지 및 최하위 비트 데이터를 저장하는 LSB 페이지일 수 있다.
메모리 블록은 데이터를 지우는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드가 지시하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 리드 동작 제어부(210), 셀 상태 판단부(220) 및 리드 리클레임 제어부(250)를 포함할 수 있다.
리드 동작 제어부(210)는 선택된 페이지를 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 선택된 페이지는 타겟 블록의 선택된 워드라인과 연결된 메모리 셀들로 구성된 물리 페이지일 수 있다. 리드 동작 제어부(210)는 메모리 장치(100)의 메모리 블록들 전체에 포함된 물리 페이지들을 순차적으로 리드하도록 메모리 장치(100)를 제어할 수 있다.
다른 실시 예에서, 선택된 페이지는 타겟 블록의 선택된 워드라인과 연결된 메모리 셀들로 구성된 물리 페이지에 대응되는 논리 페이지일 수 있다. 리드 동작 제어부(210)는 데이터가 저장된 논리 주소들 전체에 대응되는 논리 페이지들을 순차적으로 리드하도록 메모리 장치(100)를 제어할 수 있다.
실시 예에서, 복수의 기준 전압들은 선택된 워드라인과 연결된 메모리 셀들이 갖는 소거 상태 및 복수의 프로그램 상태들을 구분하는 디폴트 리드 전압들일 수 있다. 소거 상태 및 복수의 프로그램 상태들의 개수는 선택된 워드라인과 연결된 메모리 셀이 저장하는 데이터 비트의 개수에 따라 결정될 수 있다.
다른 실시 예에서, 복수의 기준 전압들은 선택된 워드라인과 연결된 메모리 셀들이 갖는 소거 상태 및 복수의 프로그램 상태들 각각에 대응되는 초기 문턱 전압 분포의 평균 전압일 수 있다. 초기 문턱 전압 분포는 메모리 셀 열화가 진행되기 이전 상태의 메모리 셀들이 갖는 문턱 전압 분포일 수 있다. 또는 복수의 기준 전압들 각각은 인접한 두 개의 디폴트 리드 전압들의 평균 전압일 수 있다. 문턱 전압 분포의 평균 전압은 문턱 전압 분포에서 메모리 셀의 개수가 최대인 지점(피크)의 전압일 수 있다.
리드 동작 제어부(210)는 호스트(300)의 요청에 따라 선택된 페이지를 리드하도록 메모리 장치(100)를 제어할 수 있다. 또는 리드 동작 제어부(210)는 호스트(300)의 요청이 없는 경우에도 배경 동작 수행을 위해 선택된 페이지를 리드하도록 메모리 장치(100)를 제어할 수 있다. 즉, 리드 동작 제어부(210)는 메모리 장치(100)가 유휴 상태이면, 배경 동작 수행을 위해 선택된 페이지를 리드하도록 메모리 장치(100)를 제어할 수 있다. 유휴 상태는 메모리 장치(100)가 호스트(300)의 요청에 따른 동작을 수행하지 않는 상태일 수 있다.
셀 상태 판단부(220)는 메모리 장치(100)로부터 수신한 리드 데이터를 기초로 메모리 셀 열화도를 나타내는 셀 상태 정보를 생성할 수 있다.
셀 상태 판단부(220)는 선택된 워드라인과 연결되는 선택된 메모리 셀들 중 복수의 기준 전압들 중 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수를 연산할 수 있다. 제1 메모리 셀은 온-셀(On-Cell) 및 오프-셀(Off-Cell) 중 어느 하나일 수 있다.
셀 상태 판단부(220)는 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 복수의 기준 개수들 중 적어도 하나의 기준 전압에 대응되는 기준 개수의 차이 값을 기초로 메모리 셀 열화도를 연산할 수 있다. 복수의 기준 개수들은 선택된 메모리 셀들의 개수 및 복수의 기준 전압들을 기초로 결정될 수 있다. 셀 상태 판단부(220)는 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 연산할 수 있다.
다양한 실시 예에서, 어느 하나의 기준 전압에 대응되는 기준 개수는 초기 문턱 전압 분포를 갖는 선택된 메모리 셀들 중 어느 하나의 기준 전압에 의해 제1 메모리 셀로 판독될 것으로, 가우시안 모델링(Gaussian Modeling)을 통해 예측되는 메모리 셀들의 개수일 수 있다.
리드 리클레임 제어부(250)는 적어도 하나의 메모리 셀 열화도를 기초로 결정된 샘플 값과 제1 임계 값의 비교 결과에 따라, 타겟 블록에 저장된 데이터를 타겟 블록 이외의 블록에 복사하는 리드 리클레임 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 제1 임계 값은 메모리 셀 열화도가 정상 범위 내인지를 판단하기 위한 임계 열화도일 수 있다. 리드 리클레임 제어부(250)는 적어도 하나의 메모리 셀 열화도의 최소값, 평균값, 중간 값 및 최대 값 중 어느 하나를 샘플 값으로 결정할 수 있다.
리드 리클레임 제어부(250)는 샘플 값이 제1 임계 값보다 크면, 타겟 블록에 대한 리드 리클레임 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 반대로, 리드 리클레임 제어부(250)는 샘플 값이 제1 임계 값보다 작거나 같으면, 타겟 블록에 대한 리드 리클레임 동작을 수행하지 않도록 메모리 장치(100)를 제어할 수 있다.
다른 실시 예에서, 리드 리클레임 제어부(250)는 선택된 워드라인과 연결된 메모리 셀들이 리드된 데이터의 비트 에러율과 제2 임계 값의 비교 결과에 따라 타겟 블록에 대한 리드 리클레임 동작을 수행하도록 메모리 장치를 제어할 수 있다. 제2 임계 값은 비트 에러율이 정상 범위 내인지를 판단하기 위한 임계 에러율일 수 있다.
구체적으로, 리드 리클레임 제어부(250)는 비트 에러율이 제2 임계 값보다 크면, 타겟 블록에 대한 리드 리클레임 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 반대로, 리드 리클레임 제어부(250)는 비트 에러율이 제2 임계 값보다 작거나 같으면, 타겟 블록에 대한 리드 리클레임 동작을 수행하지 않도록 메모리 장치(100)를 제어할 수 있다.
다른 실시 예에서, 리드 리클레임 제어부(250)는 타겟 블록에 리드 동작이 수행된 횟수를 카운트한 리드 카운트 및 제3 임계 값의 비교 결과를 기초로, 타겟 블록에 대한 리드 리클레임 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다.
구체적으로, 리드 리클레임 제어부(250)는 타겟 블록의 리드 카운트가 제3 임계 값보다 크면, 샘플 값과 제1 임계 값의 비교 결과 및 비트 에러율 및 제2 임계 값의 비교 결과를 기초로, 타겟 블록에 대한 리드 리클레임 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 제3 임계 값은 리드 카운트가 정상 범위 내인지를 판단하기 위한 임계 카운트일 수 있다.
따라서, 리드 리클레임 제어부(250)는 타겟 블록의 리드 카운트가 제3 임계 값보다 큰 경우에도, 샘플 값이 제1 임계 값보다 작거나 같고 비트 에러율이 제2 임계 값보다 작거나 같으면, 타겟 블록에 대한 리드 리클레임 동작을 수행하지 않도록 메모리 장치(100)를 제어할 수 있다.
이로써, 리드 리클레임 제어부(250)는 리드 카운트는 임계치를 초과한 메모리 블록이나, 메모리 셀의 열화도 및 비트 에러율이 각각 임계치 이하인 메모리 블록에 대해 불필요한 리드 리클레임 동작이 수행되지 않도록 메모리 장치(100)를 제어할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스(RADD)를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스(RADD)에 따라 전압 생성부(122)로부터 제공받은 전압들을 적어도 하나의 워드라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 로우 어드레스(RADD)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 4 및 도 5를 참조하여 더 상세히 설명된다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 4를 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 5에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제1 내지 제 n 메모리 셀들(MC1~MCn)은 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트라인에 연결된다. 도 4에서, 제1 열의 셀 스트링들(CS11, CS21)은 제1 비트라인(BL1)에 연결되어 있다. 제m 열의 셀 스트링들(CS1m, CS2m)은 제m 비트라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제1 행의 셀 스트링들(CS11~CS1m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제1 내지 제m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLKb)은 도 4의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제1 내지 제m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 6은 메모리 셀의 문턱 전압 분포 및 논리 페이지 데이터를 설명하기 위한 도면이다.
도 6을 참조하면, 각 그래프의 가로 축은 문턱전압의 크기, 세로 축은 메모리 셀들의 개수를 나타낸다.
하나의 메모리 셀이 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell, SLC)의 문턱 전압 분포를 참조하면, 싱글 레벨 셀은 소거 상태(E) 또는 프로그램 상태(P1) 중 어느 하나의 상태를 가질 수 있다.
리드 전압(Va1)은 소거 상태(E) 및 프로그램 상태(P1) 각각에 속하는 메모리 셀들을 구분하기 위한 리드 전압일 수 있다. 소거 상태(E)를 갖는 싱글 레벨 셀은 리드 전압(Va1)으로 리드시, 온-셀(On Cell)로 리드될 수 있다. 온-셀에 대응되는 데이터는 논리 값 '1'일 수 있다. 프로그램 상태(P1)를 갖는 싱글 레벨 셀은 리드 전압(Va1)으로 리드시, 오프-셀(Off Cell)로 리드될 수 있다. 오프-셀에 대응되는 데이터는 논리 값 '0'일 수 있다. 다른 실시 예에서, 온-셀에 대응되는 데이터는 논리 값 '0'일 수 있다. 오프-셀에 대응되는 데이터는 논리 값 '1'일 수 있다.
하나의 메모리 셀이 두 개의 데이터 비트를 저장하는 멀티 레벨 셀(Multi Level Cell, MLC)의 문턱 전압 분포를 참조하면, 멀티 레벨 셀은 소거 상태(E) 또는 제1 내지 제3 프로그램 상태들(P1~P3) 중 어느 하나의 상태를 가질 수 있다.
제1 내지 제3 리드 전압들(Vb1~Vb3)은 소거 상태(E) 또는 제1 내지 제3 프로그램 상태들(P1~P3) 각각에 속하는 메모리 셀들을 구분하기 위한 리드 전압들일 수 있다. 제1 리드 전압(Vb1)은 소거 상태(E) 및 제1 프로그램 상태(P1) 각각에 속하는 메모리 셀들을 구분하기 위한 리드 전압일 수 있다. 제2 리드 전압(Vb2)은 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2) 각각에 속하는 메모리 셀들을 구분하기 위한 리드 전압일 수 있다. 제3 리드 전압(Vb3)은 제2 프로그램 상태(P2) 및 제3 프로그램 상태(P3) 각각에 속하는 메모리 셀들을 구분하기 위한 리드 전압일 수 있다.
멀티 레벨 셀은 제1 내지 제3 리드 전압들(Vb1~Vb3)로 리드된 결과에 따라, 소거 상태(E) 또는 제1 내지 제3 프로그램 상태들(P1~P3) 중 어느 하나의 상태로 구분될 수 있다.
소거 상태(E) 또는 제1 내지 제3 프로그램 상태들(P1~P3) 각각은 논리 데이터 '11', '01', '00' 및 '10'에 대응될 수 있다. 각 상태에 대응되는 논리 데이터는 본 실시 예에 제한되지 않는다.
하나의 워드라인과 공통 연결된 멀티 레벨 셀들은 하나의 물리 페이지를 구성할 수 있다. 멀티 레벨 셀은 두 개의 데이터 비트를 저장하기 때문에, 하나의 물리 페이지에 두 개의 논리 페이지들이 대응될 수 있다. 멀티 레벨 셀이 저장하는 두 개의 데이터 비트들 중 최상위 데이터 비트를 저장하는 논리 페이지는 MSB(Most Significant Bit) 페이지일 수 있다. 멀티 레벨 셀이 저장하는 두 개의 데이터 비트들 중 최하위 데이터 비트를 저장하는 논리 페이지는 LSB(Least Significant Bit) 페이지일 수 있다.
도 7은 물리 페이지 및 논리 페이지를 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 블록(BLK)은 제1 내지 제4 워드라인들(WL1~WL4)을 포함할 수 있다. 제1 내지 제4 워드라인들(WL1~WL4) 각각에 연결된 메모리 셀들은 제1 내지 제4 물리 페이지들(P_P1~P_P4)을 구성할 수 있다. 메모리 블록(BLK)의 메모리 셀이 멀티 레벨 셀일 때, 하나의 물리 페이지에 두 개의 논리 페이지들이 대응될 수 있다.
도 7에서, 제1 워드라인(WL1)에 연결된 메모리 셀들은 제1 물리 페이지(P_P1)를 구성하고, 제1 물리 페이지(P_P1)는 MSB 논리 페이지(L_P1) 및 LSB 논리 페이지(L_P2)에 대응될 수 있다.
따라서, 메모리 블록이 저장하는 데이터의 단위는 물리 페이지 또는 논리 페이지 단위로 설명될 수 있다.
도 8은 실시 예에 따른 도 1의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 컨트롤러(200)는 리드 동작 제어부(210), 셀 상태 판단부(220), 에러 정정부(230), 리드 카운터(240) 및 리드 리클레임 제어부(250)를 포함할 수 있다.
리드 동작 제어부(210)는 선택된 페이지를 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하는 리드 커맨드를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 선택된 페이지는 타겟 블록의 선택된 워드라인과 연결된 메모리 셀들로 구성된 물리 페이지일 수 있다. 다른 실시 예에서, 선택된 페이지는 선택된 워드라인과 연결된 메모리 셀들로 구성된 물리 페이지에 대응되는 논리 페이지일 수 있다.
실시 예에서, 복수의 기준 전압들은 선택된 워드라인과 연결된 메모리 셀들이 갖는 소거 상태 및 복수의 프로그램 상태들을 구분하는 디폴트 리드 전압들일 수 있다.
다른 실시 예에서, 복수의 기준 전압들은 선택된 워드라인과 연결된 메모리 셀들이 갖는 소거 상태 및 복수의 프로그램 상태들 각각에 대응되는 초기 문턱 전압 분포의 평균 전압일 수 있다. 초기 문턱 전압 분포는 메모리 셀 열화가 진행되기 이전 상태의 메모리 셀들이 갖는 문턱 전압 분포일 수 있다. 문턱 전압 분포의 평균 전압은 디폴트 리드 전압들을 기초로 가우시안 모델링(Gaussian Modeling)을 통해 예측될 수 있다. 예를 들어, 하나의 기준 전압은 인접한 두 개의 디폴트 리드 전압들의 평균 전압일 수 있다.
리드 동작 제어부(210)는 호스트(300)의 요청에 따라 선택된 페이지를 리드하는 리드 커맨드를 생성하고, 메모리 장치(100)에 제공할 수 있다. 또는 리드 동작 제어부(210)는 호스트(300)의 요청이 없는 경우에도 배경 동작 수행을 위해 선택된 페이지를 리드하는 리드 커맨드를 메모리 장치(100)에 제공할 수 있다. 다시 말해서, 리드 동작 제어부(210)는 메모리 장치(100)가 호스트(300)의 요청에 따른 동작을 수행하지 않는 유휴 상태일 때, 배경 동작 수행을 위해 선택된 페이지를 리드하는 리드 커맨드를 메모리 장치(100)에 제공할 수 있다.
셀 상태 판단부(220)는 메모리 장치(100)로부터 수신한 리드 데이터를 기초로 메모리 셀 열화도를 나타내는 셀 상태 정보를 생성할 수 있다. 셀 상태 판단부(220)는 생성한 셀 상태 정보를 리드 리클레임 제어부(250)에 제공할 수 있다.
셀 상태 판단부(220)는 도 1에서 전술한 바와 같이, 선택된 워드라인과 연결되는 메모리 셀들 중 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 기준 전압에 대응되는 기준 개수의 차이 값을 기초로 메모리 셀 열화도를 연산할 수 있다. 구체적으로 셀 상태 판단부(220)는 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 연산할 수 있다.
에러 정정부(230)는 메모리 장치(100)로부터 수신한 리드 데이터에 대한 에러 정정 디코딩을 수행할 수 있다. 에러 정정부(230)는 에러 정정 디코딩의 수행 결과, 리드 데이터에 포함된 에러 비트의 개수가 에러 정정 가능한 비트의 개수보다 작거나 같으면, 리드 동작을 패스로 판단할 수 있다. 에러 정정부(230)는 리드 데이터에 포함된 에러 비트의 개수가 에러 정정 가능한 비트의 개수보다 크면, 리드 동작을 페일로 판단할 수 있다.
에러 정정부(230)는 에러 정정 디코딩의 수행 결과를 기초로 리드 데이터에 포함된 에러 비트의 비율인 비트 에러율을 연산할 수 있다. 에러 정정부(230)는 리드 데이터의 비트 에러율을 나타내는 비트 에러 정보를 생성할 수 있다. 에러 정정부(230)는 생성한 비트 에러 정보를 리드 리클레임 제어부(250)에 제공할 수 있다.
리드 카운터(240)는 메모리 블록 별로 리드 동작이 수행된 횟수를 카운트할 수 있다. 리드 카운터(240)는 타겟 블록에 대한 리드 카운트를 나타내는 리드 카운트 정보를 생성할 수 있다. 리드 카운터(240)는 리드 카운트 정보를 리드 리클레임 제어부(250)에 제공할 수 있다.
리드 리클레임 제어부(250)는 타겟 블록에 대응되는 셀 상태 정보와 제1 임계 값을 비교하고, 비교 결과를 기초 타겟 블록에 저장된 데이터를 다른 블록에 복사하는 리드 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공할 수 있다. 제1 임계 값은 메모리 셀 열화도가 정상 범위 내인지를 판단하기 위한 임계 열화도일 수 있다.
구체적으로, 리드 리클레임 제어부(250)는 리드 리클레임 동작 수행을 위해, 타겟 블록에 저장된 데이터를 리드 하는 리드 커맨드를 메모리 장치(100)에 제공할 수 있다. 리드 리클레임 제어부(250)는 타겟 블록으로부터 리드된 데이터를 다른 블록에 저장하기 위한 프로그램 커맨드를 메모리 장치(100)에 제공할 수 있다.
리드 리클레임 제어부(250)는 셀 상태 정보에 포함된 적어도 하나의 메모리 셀 열화도를 기초로 결정된 샘플 값과 제1 임계 값의 비교 결과에 따라, 타겟 블록에 대한 리드 리클레임 동작을 수행여부를 결정할 수 있다. 리드 리클레임 제어부(250)는 샘플 값이 적어도 하나의 메모리 셀 열화도의 최소값, 평균값, 중간 값 및 최대 값을 포함하도록 결정할 수 있다.
리드 리클레임 제어부(250)는 샘플 값이 제1 임계 값보다 크면, 타겟 블록에 대한 리드 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공할 수 있다. 반대로, 리드 리클레임 제어부(250)는 샘플 값이 제1 임계 값보다 작거나 같으면, 타겟 블록에 대한 리드 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공하지 않을 수 있다.
다른 실시 예에서, 리드 리클레임 제어부(250)는 타겟 블록에 대응되는 비트 에러 정보와 제2 임계 값을 비교하고, 비교 결과에 따라 타겟 블록에 대한 리드 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공할 수 있다. 제2 임계 값은 비트 에러율이 정상 범위 내인지를 판단하기 위한 임계 에러율일 수 있다.
구체적으로, 리드 리클레임 제어부(250)는 비트 에러 정보에 포함된 비트 에러율이 제2 임계 값보다 크면, 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공할 수 있다. 반대로, 리드 리클레임 제어부(250)는 비트 에러율이 제2 임계 값보다 작거나 같으면, 타겟 블록에 대한 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공하지 않을 수 있다.
다른 실시 예에서, 리드 리클레임 제어부(250)는 타겟 블록에 대한 리드 카운트 정보와 제3 임계 값을 비교하고, 비교 결과에 따라 타겟 블록에 대한 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공할 수 있다.
구체적으로, 리드 리클레임 제어부(250)는 리드 카운트 정보에 포함된 타겟 블록의 리드 카운트가 제3 임계 값보다 크면, 타겟 블록을 리드 리클레임 후보 블록으로 선정할 수 있다. 리드 리클레임 제어부(250)는 리드 카운트 정보에 포함된 타겟 블록의 리드 카운트가 제3 임계 값보다 작거나 같으면, 타겟 블록을 리드 리클레임 후보 블록으로 선정하지 않을 수 있다. 제3 임계 값은 리드 리클레임 후보 블록을 선정하기 위한 임계 카운트일 수 있다.
리드 리클레임 제어부(250)는 리드 리클레임 후보 블록 선정된 타겟 블록에 대해, 타겟 블록에 대응되는 셀 상태 정보와 제1 임계의 비교 결과 및 타겟 블록에 대응되는 비트 에러 정보와 제2 임계 값의 비교 결과를 기초로, 리드 리클레임 동작 수행 여부를 결정할 수 있다.
리드 리클레임 제어부(250)는 셀 상태 정보를 기초로 결정된 샘플 값이 제1 임계 값보다 크면, 리드 리클레임 후보 블록 선정된 타겟 블록에 대한 리드 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공할 수 있다.
리드 리클레임 제어부(250)는 비트 에러 정보에 포함된 비트 에러율이 제2 임계 값보다 크면, 리드 리클레임 후보 블록 선정된 타겟 블록에 대한 리드 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공할 수 있다.
반대로, 샘플 값이 제1 임계 값보다 작거나 같고, 비트 에러율이 제2 임계 값보다 작거나 같으면, 리드 리클레임 제어부(250)는 리드 리클레임 후보 블록 선정된 타겟 블록에 대한 리드 리클레임 동작을 수행하기 위한 커맨드들을 메모리 장치(100)에 제공하지 않을 수 있다.
이로써, 리드 리클레임 제어부(250)는 리드 카운트가 임계치를 초과해도, 메모리 셀의 열화도 및 비트 에러율 각각이 임계치 이하인 메모리 블록에 대해 리드 리클레임 동작을 수행하지 않음으로써, 불필요한 리드 리클레임 동작 수행을 방지할 수 있다.
도 9는 실시 예에 따른, 도 8의 리드 동작 제어부가 제어하는 리드 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 각 메모리 블록은 제1 내지 제4 워드라인들(WL1~WL4)을 포함하는 것으로 가정하여 설명한다. 메모리 블록에 포함된 워드라인들의 개수는 본 실시 예에 제한되지 않는다.
제1 내지 제n (n은 1보다 큰 자연수) 물리 주소들(PBA1~PBAn)은 각 메모리 블록의 워드라인과 대응되는 물리 페이지들의 주소일 수 있다. 예를 들어, 제1 물리 주소(PBA1)는 제1 메모리 블록(BLK1)의 제1 워드라인(WL1)에 대응되는 물리 페이지(P_P1)의 주소일 수 있다. 제2 물리 주소(PBA2)는 제1 메모리 블록(BLK1)의 제2 워드라인(WL2)에 대응되는 물리 페이지(P_P2)의 주소일 수 있다. 마찬가지 방식으로 제n 물리 주소(PBAn)는 제z 메모리 블록(BLKz)의 제4 워드라인(WL4)에 대응되는 물리 페이지(P_P4)의 주소일 수 있다.
리드 동작 제어부는 물리 주소(Physical Block Address, PBA)를 기초로 메모리 장치의 메모리 블록들 전체(BLK1~BLKz)에 포함된 물리 페이지들을 순차적으로 리드하도록 메모리 장치를 제어할 수 있다. 물리 주소(PBA)를 기초로 리드 동작이 수행되는 경우, 각 물리 페이지에 데이터가 저장되었는지 여부와 무관하게 메모리 블록들에 포함된 물리 페이지들 전체에 대해 리드 동작이 수행될 수 있다. 리드 동작 제어부는 메모리 장치가 호스트의 요청에 따른 동작을 수행하지 않는 유휴 상태이면, 배경 동작 수행을 위해 물리 주소를 기초로 물리 페이지들을 순차적으로 리드하도록 메모리 장치를 제어할 수 있다.
도 10은 다른 실시 예에 따른, 도 8의 리드 동작 제어부가 제어하는 리드 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 각 메모리 블록은 제1 내지 제4 논리 페이지들(L_P1~L_P4)에 대응되는 데이터를 저장할 수 있다. 각 메모리 블록에 대응되는 논리 페이지들의 개수는 메모리 블록에 포함된 워드라인의 개수 및 워드라인과 연결된 메모리 셀이 저장하는 데이터 비트의 개수에 따라 다양하게 결정될 수 있다.
예를 들어, 메모리 블록이 2개의 워드라인을 포함하고, 메모리 블록의 메모리 셀이 2개의 데이터 비트를 저장하는 멀티 레벨 셀이면, 메모리 블록은 4개의 논리 페이지들에 대응되는 데이터를 저장할 수 있다. 도 7을 참조할 때, 하나의 워드라인과 연결된 메모리 셀들은 하나의 물리 페이지를 구성하고, 하나의 물리 페이지는 2개의 논리 페이지들에 대응될 수 있다.
호스트가 제공하는 데이터의 논리 주소는 데이터가 저장된 물리적 주소와 무관하게 결정될 수 있다. 도 10에서, 제1 논리 주소(LBA1)는 제1 메모리 블록(BLK1)의 제3 논리 페이지(L_P3)의 주소일 수 있다. 제2 논리 주소(LBA2)는 제3 메모리 블록(BLK3)의 제1 논리 페이지(L_P1)의 주소일 수 있다.
리드 동작 제어부는 데이터가 저장된 논리 주소들 전체(Logical Block Address, LBA)에 대응되는 논리 페이지들을 순차적으로 리드하도록 메모리 장치(100)를 제어할 수 있다. 리드 동작 제어부는 메모리 장치가 호스트의 요청에 따른 동작을 수행하지 않는 유휴 상태이면, 배경 동작 수행을 위해 논리 주소를 기초로 논리 페이지들을 순차적으로 리드하도록 메모리 장치를 제어할 수 있다.
도 9와 달리 논리 주소(LBA)를 기초로 리드 동작이 수행되는 경우, 데이터가 저장된 논리 페이지들에 대해서만 리드 동작이 수행될 수 있다.
도 11은 초기 문턱 전압 분포를 설명하기 위한 도면이다.
도 11을 참조하면, 그래프의 가로 축은 메모리 셀의 문턱 전압을 나타내고, 세로 축은 메모리 셀의 개수를 나타낸다.
도 11에서, 선택된 워드라인과 연결된 메모리 셀들은 멀티 레벨 셀로 가정하여 설명한다. 멀티 레벨 셀은 소거 상태(E) 및 제1 내지 제3 프로그램 상태들(P1~P3) 중 어느 하나의 상태를 갖도록 프로그램 될 수 있다. 이 때, 멀티 레벨 셀들은 각 상태 별로 동일한 비율로 프로그램될 수 있다. 따라서, 메모리 셀들은 25% 비율로 총 4개의 상태(E, P1, P2, P3) 중 어느 하나의 상태로 프로그램될 수 있다. 총 메모리 셀들의 개수는 1000개로 가정하면, 각 상태에 대응되는 문턱 전압 분포에 속하는 메모리 셀들의 개수는 250개일 수 있다.
도 11에서, 각 상태에 대응되는 문턱 전압 분포는 메모리 셀 열화가 진행되기 이전에 메모리 셀들이 갖는 초기 문턱 전압 분포일 수 있다. 초기 문턱 전압 분포는 가우시안 모델링(Gaussian Modeling)을 통해 예측될 수 있다. 가우시안 모델링을 위한 초기 문턱 전압 분포의 분산은 미리 설정된 값일 수 있다. 가우시안 모델링을 위한 초기 문턱 전압 분포의 평균은 아래와 같이 결정될 수 있다.
구체적으로, 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)은 소거 상태(E) 및 제1 내지 제3 프로그램 상태들(P1~P3) 각각에 대응되는 문턱 전압 분포의 평균 전압일 수 있다. 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)은 디폴트 리드 전압들(Vr1~Vr3)을 기초로 가우시안 모델링을 통해 예측될 수 있다.
예를 들어 제1 프로그램 상태(P1)에 대응되는 문턱 전압 분포의 평균 전압(mean_P1)은 인접한 두 개의 디폴트 리드 전압들(Vr1, Vr2)의 평균 전압으로 예측될 수 있다. 소거 상태(E)에 대응되는 문턱 전압 분포의 평균 전압(mean_E)은 평균 전압(mean_E)과 제1 디폴트 리드 전압(Vr1)간의 간격이 평균 전압(mean_P1)과 제1 디폴트 리드 전압(Vr1)간의 간격과 동일한 점을 기초로 예측될 수 있다. 다시 말해서, 평균 전압(mean_E)은 평균 전압(mean_E)과 평균 전압(mean_P1)의 평균 전압이 제1 디폴트 리드 전압(Vr1)인 점을 기초로 예측될 수 있다. 다른 평균 전압(meanP_2, mean_P3)들도 마찬가지 방식으로 예측될 수 있다.
각 문턱 전압 분포에 속하는 메모리 셀들의 개수가 250개일 때, 문턱 전압 분포는 가우시안 분포를 따르므로 문턱 전압 분포의 평균 전압보다 낮은 문턱 전압 구간에 속하는 메모리 셀의 개수는 125개일 수 있다. 문턱 전압 분포의 평균 전압보다 높은 문턱 전압 구간에 속하는 메모리 셀들의 개수는 125개일 수 있다.
a1 내지 a5들은 가우시안 모델링으로 예측된 초기 문턱 전압 분포를 갖는 메모리 셀들 중 복수의 기준 전압들로 구분된 각 전압 구간에 속하는 메모리 셀들의 개수일 수 있다. 복수의 기준 전압들은 초기 문턱 전압 분포 각각에 대응되는 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)일 수 있다.
a1은 평균 전압(mean_E)보다 낮은 문턱 전압 구간에 속하는 메모리 셀들의 개수인 125개일 수 있다. a2는 평균 전압(mean_E)보다 높은 문턱 전압 구간에 속하는 메모리 셀들의 개수인 125개와 평균 전압(mean_P1)보다 낮은 문턱 전압 구간에 속하는 메모리 셀들의 개수인 125개의 합인 250개일 수 있다. 마찬가지 방식으로 a3 및 a4는 250개일 수 있다. a5는 평균 전압(mean_p3)보다 높은 문턱 전압을 갖는 메모리 셀들의 개수인 125개일 수 있다.
도 12는 왼쪽으로 시프트(shift)된 측정 문턱 전압 분포를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 셀의 리텐션(retention)이 진행되면, 메모리 셀의 트랩 영역에 충전된 전하가 방전되면서 메모리 셀의 문턱 전압이 감소하고, 메모리 셀들의 측정 문턱 전압 분포는 도 11의 초기 문턱 전압 분포보다 왼쪽으로 이동할 수 있다.
측정 문턱 전압 분포의 평균 전압들(mean_E', mean_P1', mean_P2', mean_P3') 역시 초기 문턱 전압 분포의 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)보다 왼쪽으로 이동할 수 있다.
각 영역들(S1~S4)에 속하는 메모리 셀들은 문턱 전압이 대응되는 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)보다 높은 레벨에서 낮은 레벨로 감소한 메모리 셀들일 수 있다. 예를 들어, 영역(S1)에 속하는 메모리 셀들은 문턱 전압이 평균 전압(mean_E)보다 높은 레벨에서 낮은 레벨로 감소한 메모리 셀들일 수 있다.
각 영역들(S1~S4) 속하는 메모리 셀들의 개수를 통해 대응되는 각 문턱 전압 분포의 평균 전압이 왼쪽으로 시프트된 정도를 예측할 수 있다. 문턱 전압 분포의 평균 전압이 시프트된 정도는 메모리 셀의 열화도를 판단하는 지표로서 사용될 수 있다. 각 영역들(S1~S4)에 속하는 메모리 셀들의 개수의 연산 방법은 도 13에서 후술하기로 한다.
예를 들어, 각 영역들 중 영역(S1)에 속한 메모리 셀들의 개수가 50개로 가장 많으므로, 소거 상태(E')에 대응되는 문턱 전압 분포에 속하는 메모리 셀들의 열화도가 가장 큰 것으로 판단할 수 있다. 영역(S3)에 속한 메모리 셀들의 개수가 30개로 가장 적으므로, 제2 프로그램 상태(P2')에 대응되는 문턱 전압 분포에 속하는 메모리 셀들의 열화도가 가장 작은 것으로 판단할 수 있다.
도 13은 도 12를 기초로 메모리 셀 열화도의 연산을 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 셀 열화도는 기준 전압에 의해 온-셀로 판독되는 메모리 셀들의 개수와 기준 전압에 대응되는 기준 개수의 차이 값을 통해 획득될 수 있다. 기준 개수는 초기 문턱 전압 분포를 갖는 메모리 셀들 중 기준 전압에 의해 온-셀로 판독될 것으로 가우시안 모델링을 통해 예측되는 메모리 셀들의 개수일 수 있다.
또는, 메모리 셀 열화도는 기준 전압에 의해 오프-셀로 판독되는 메모리 셀들의 개수와 기준 전압에 대응되는 기준 개수의 차이 값을 통해 획득될 수 있다. 기준 개수는 초기 문턱 전압 분포를 갖는 메모리 셀들 중 기준 전압에 의해 오프-셀로 판독될 것으로 가우시안 모델링을 통해 예측되는 메모리 셀들의 개수일 수 있다.
도 13에선, 기준 전압에 의해 온-셀로 판독되는 메모리 셀들의 개수를 기초로 메모리 셀 열화도의 연산을 설명하기로 한다.
b1 내지 b5들은 메모리 셀의 열화가 진행된 문턱 전압 분포를 갖는 메모리 셀들 중 복수의 기준 전압들로 구분된 각 전압 구간에 속하는 메모리 셀들의 개수일 수 있다. 복수의 기준 전압들은 초기 문턱 전압 분포 각각에 대응되는 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)일 수 있다.
선택된 워드라인과 연결된 메모리 셀들 중 기준 전압(mean_E)에 의해 온-셀로 판독되는 메모리 셀들의 개수(b1)는 175개일 수 있다. 기준 전압(mean_P1)에 의해 온-셀로 판독되는 메모리 셀들의 개수(b1+b2)는 415개일 수 있다. 기준 전압(mean_P2)에 의해 온-셀로 판독되는 메모리 셀들의 개수(b1+b2+b3)는 655개일 수 있다. 기준 전압(mean_P3)에 의해 온-셀로 판독되는 메모리 셀들의 개수(b1+b2+b3+b4)는 915개일 수 있다.
다양한 실시 예에서, 기준 개수는 선택된 워드라인과 연결된 선택된 메모리 셀들의 개수의 복수의 기준 전압들을 기초로 결정될 수 있다. 선택된 메모리 셀들의 개수는 1000개이고, 복수의 기준 전압들은 소거 상태 및 제1 내지 제3 프로그램 상태들 각각에 대응되는 전압일 수 있다. 이때 소거 상태에 대응되는 기준 전압은 mean_E이고, mean_E에 대응되는 기준 개수는 125개일 수 있다. 제1 프로그램 상태에 대응되는 기준 전압은 mean_P1이고, mean_P1에 대응되는 기준 개수는 375개일 수 있다. 제2 프로그램 상태에 대응되는 기준 전압은 mean_P2이고, mean_P2에 대응되는 기준 개수는 625개일 수 있다. 제3 프로그램 상태에 대응되는 기준 전압은 mean_P3이고, mean_P3에 대응되는 기준 개수는 875개일 수 있다. 각 기준 전압에 대응되는 기준 개수의 연산 방법은 아래 단락에서 후술하기로 한다.
가우시안 모델링을 통해 예측되는 초기 문턱 전압 분포를 갖는 선택된 워드라인과 연결된 메모리 셀들 중 기준 전압(mean_E)에 의해 온-셀로 판독되는 메모리 셀들의 개수(a1)는 125개일 수 있다. 초기 문턱 전압 분포를 갖는 메모리 셀들 중 기준 전압(mean_P1)에 의해 온-셀로 판독되는 메모리 셀들의 개수(a1+a2)는 375개일 수 있다. 초기 문턱 전압 분포를 갖는 메모리 셀들 중 기준 전압(mean_P2)에 의해 온-셀로 판독되는 메모리 셀들의 개수(a1+a2+a3)는 625개일 수 있다. 초기 문턱 전압 분포를 갖는 메모리 셀들 중 기준 전압(mean_P3)에 의해 온-셀로 판독되는 메모리 셀들의 개수(a1+a2+a3+a4)는 875개일 수 있다.
소거 상태(E')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_E)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 175개와 기준 전압(mean_E)에 대응되는 기준 개수인 125개의 차이 값인 50일 수 있다. 영역(S1)에 속한 메모리 셀들의 개수는 50개일 수 있다.
제1 프로그램 상태(P1')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_P1)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 415개와 기준 전압(mean_P1)에 대응되는 기준 개수인 375개의 차이 값인 40일 수 있다. 영역(S2)에 속한 메모리 셀들의 개수는 40개일 수 있다.
제2 프로그램 상태(P2')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_P2)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 655개와 기준 전압(mean_P2)에 대응되는 기준 개수인 625개의 차이 값인 30일 수 있다. 영역(S3)에 속한 메모리 셀들의 개수는 30개일 수 있다.
제3 프로그램 상태(P3')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_P3)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 915개와 기준 전압(mean_P3)에 대응되는 기준 개수인 875개의 차이 값인 40일 수 있다. 영역(S4)에 속한 메모리 셀들의 개수는 40개일 수 있다.
도 14는 오른쪽으로 시프트(shift)된 측정 문턱 전압 분포를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 셀이 디스터브(disturb) 영향을 받으면, 메모리 셀의 트랩 영역에 전하가 충전되면서 메모리 셀의 문턱 전압이 증가하고, 메모리 셀들의 측정 문턱 전압 분포는 도 11의 초기 문턱 전압 분포보다 오른쪽으로 이동할 수 있다. 디스터브는 메모리 셀들이 연결된 워드라인에 전압이 인가될 때 발생할 수 있다.
측정 문턱 전압 분포의 평균 전압들(mean_E'', mean_P1'', mean_P2'', mean_P3'') 역시 초기 문턱 전압 분포의 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)보다 오른쪽으로 이동할 수 있다.
각 영역들(S1'~S4')에 속하는 메모리 셀들은 문턱 전압이 대응되는 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)보다 낮은 레벨에서 높은 레벨로 증가한 메모리 셀들일 수 있다. 예를 들어, 영역(S1')에 속하는 메모리 셀들은 문턱 전압이 평균 전압(mean_E)보다 낮은 레벨에서 높은 레벨로 증가한 메모리 셀들일 수 있다.
각 영역들(S1'~S4') 속하는 메모리 셀들의 개수를 통해 대응되는 각 문턱 전압 분포의 평균 전압이 오른쪽으로 시프트된 정도를 예측할 수 있다. 문턱 전압 분포의 평균 전압이 시프트된 정도는 메모리 셀의 열화도를 판단하는 지표로서 사용될 수 있다. 각 영역들(S1'~S4')에 속하는 메모리 셀들의 개수의 연산 방법은 도 15에서 후술하기로 한다.
예를 들어, 각 영역들 중 영역(S4')에 속한 메모리 셀들의 개수가 60개로 가장 많으므로, 제3 프로그램 상태(P3'')에 대응되는 문턱 전압 분포에 속하는 메모리 셀들의 열화도가 가장 큰 것으로 판단할 수 있다. 영역(S1')에 속한 메모리 셀들의 개수가 40개로 가장 적으므로, 소거 상태(E'')에 대응되는 문턱 전압 분포에 속하는 메모리 셀들의 열화도가 가장 작은 것으로 판단할 수 있다.
도 15는 도 14를 기초로 메모리 셀 열화도의 연산을 설명하기 위한 도면이다.
도 15를 참조하면, 도 13과 마찬가지로, 기준 전압에 의해 온-셀로 판독되는 메모리 셀들의 개수를 기초로 메모리 셀 열화도의 연산을 설명하기로 한다.
c1 내지 c5들은 메모리 셀의 열화가 진행된 문턱 전압 분포를 갖는 메모리 셀들 중 복수의 기준 전압들로 구분된 각 전압 구간에 속하는 메모리 셀들의 개수일 수 있다. 복수의 기준 전압들은 초기 문턱 전압 분포 각각에 대응되는 평균 전압들(mean_E, mean_P1, mean_P2, mean_P3)일 수 있다.
선택된 워드라인과 연결된 메모리 셀들 중 기준 전압(mean_E)에 의해 온-셀로 판독되는 메모리 셀들의 개수(c1)는 85개일 수 있다. 기준 전압(mean_P1)에 의해 온-셀로 판독되는 메모리 셀들의 개수(c1+c2)는 330개일 수 있다. 기준 전압(mean_P2)에 의해 온-셀로 판독되는 메모리 셀들의 개수(c1+c2+c3)는 575개일 수 있다. 기준 전압(mean_P3)에 의해 온-셀로 판독되는 메모리 셀들의 개수(c1+c2+c3+c4)는 815개일 수 있다.
각 기준 전압에 대응되는 기준 개수는 도 13과 동일할 수 있다.
소거 상태(E'')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_E)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 85개와 기준 전압(mean_E)에 대응되는 기준 개수인 125개의 차이 값인 -40일 수 있다. 영역(S1')에 속한 메모리 셀들의 개수는 40개일 수 있다.
제1 프로그램 상태(P1'')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_P1)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 330개와 기준 전압(mean_P1)에 대응되는 기준 개수인 375개의 차이 값인 -45일 수 있다. 영역(S2')에 속한 메모리 셀들의 개수는 45개일 수 있다.
제2 프로그램 상태(P2'')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_P2)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 575개와 기준 전압(mean_P2)에 대응되는 기준 개수인 625개의 차이 값인 -50일 수 있다. 영역(S3')에 속한 메모리 셀들의 개수는 50개일 수 있다.
제3 프로그램 상태(P3'')에 대응되는 문턱 전압 분포에 속한 메모리 셀들의 메모리 셀 열화도는 기준 전압(mean_P3)에 의해 온-셀로 판독되는 메모리 셀들의 개수인 815개와 기준 전압(mean_P3)에 대응되는 기준 개수인 875개의 차이 값인 -60일 수 있다. 영역(S4')에 속한 메모리 셀들의 개수는 60개일 수 있다.
도 13과 비교하여, 온-셀을 기준으로 메모리 셀 열화도를 연산할 때, 메모리 셀 열화도가 양의 값이면 측정 문턱 전압 분포는 초기 문턱 전압 분포보다 왼쪽으로 이동함을 알 수 있다. 메모리 셀 열화도가 음의 값이면 측정 문턱 전압 분포는 초기 문턱 전압 분포보다 오른쪽으로 이동함을 알 수 있다.
도 16은 실시 예에 따른 리드 리클레임 동작 수행 조건을 설명하기 위한 도면이다.
도 16을 참조하면, 메모리 셀 열화도와 제1 임계 값의 비교 결과 및 비트 에러율과 제2 임계 값의 비교 결과에 따라 타겟 블록에 대한 리드 리클레임 동작이 수행될 수 있다. 제1 임계 값은 메모리 셀 열화도가 정상 범위 내인지를 판단하기 위한 임계 열화도일 수 있다. 임계 열화도는 메모리 셀의 열화도에 따라 메모리 블록이 리드 리클레임 대상 블록인지 판단하기 위한 기준 값일 수 있다. 제2 임계 값은 비트 에러율이 정상 범위 내인지를 판단하기 위한 임계 에러율일 수 있다. 임계 에러율은 비트 에러율에 따라 메모리 블록이 리드 리클레임 대상 블록인지 판단하기 위한 기준 값일 수 있다. 메모리 셀 열화도는 타겟 블록에 포함된 선택된 워드라인과 연결된 메모리 셀들로부터 리드된 데이터를 통해 획득할 수 있다. 비트 에러율도 리드된 데이터에 대한 에러 정정 디코딩을 통해 획득할 수 있다.
다양한 실시 예에서, 적어도 하나 이상의 메모리 셀 열화도를 기초로 결정된 샘플 값과 제1 임계 값의 비교 결과를 기초로 타겟 블록에 대한 리드 리클레임 동작이 수행될 수 있다. 샘플 값은 적어도 하나 이상의 메모리 셀 열화도의 최소 값, 평균 값, 중간 값, 최대 값을 포함할 수 있다. 또는, 샘플 값은 적어도 하나 이상의 메모리 셀 열화도를 타겟 블록의 열화된 상태를 적절히 반영하기 위한 수학식에 대입하여 산출한 값일 수 있다.
메모리 셀 열화도가 제1 임계 값보다 크거나 비트 에러율이 제2 임계 값보다 크면 타겟 블록에 대한 리드 리클레임 동작이 수행될 수 있다. 메모리 셀 열화도가 제1 임계 값보다 작거나 같고, 비트 에러율이 제2 임계 값보다 작거나 같으면 타겟 블록에 대한 리드 리클레임 동작이 수행되지 않을 수 있다. 제1 임계 값은 메모리 셀 열화도가 정상 범위 내인지를 판단하기 위한 임계 열화 값일 수 있다. 제2 임계 값은 비트 에러율이 정상 범위 내인지를 판단하기 위한 임계 에러율일 수 있다.
도 16에서 리드 리클레임 동작 수행 조건은 타겟 블록에 대한 리드 카운트와 무관하게 결정될 수 있다.
도 17은 다른 실시 예에 따른 리드 리클레임 동작 수행 조건을 설명하기 위한 도면이다.
도 17을 참조하면, 도 16과 비교하여, 타겟 블록에 대한 리드 카운트를 고려하여 리드 리클레임 동작이 수행될 수 있다. 타겟 블록의 리드 카운트가 제3 임계 값보다 작거나 같으면, 타겟 블록에 대한 리드 리클레임 동작이 수행되지 않을 수 있다. 제3 임계 값은 리드 카운트가 정상 범위 내인지를 판단하기 위한 임계 카운트일 수 있다. 임계 카운트는 리드 카운트에 따라 메모리 블록이 리드 리클레임 대상 블록인지 판단하기 위한 기준 값일 수 있다.
타겟 블록의 리드 카운트가 제3 임계 값보다 크면, 타겟 블록은 리드 리클레임 대상 후보 블록으로 선정될 수 있다. 리드 리클레임 대상 후보 블록으로 선정된 타겟 블록은 도 16에서 설명된 바와 마찬가지 방식으로, 제1 임계 값의 비교 결과 및 비트 에러율과 제2 임계 값의 비교 결과에 따라 리드 리클레임 동작이 수행될 수 있다.
도 18은 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 18을 참조하면, S1801단계에서 저장 장치는 타겟 블록의 선택된 워드라인과 연결된 메모리 셀들을 리드할 수 있다.
S1803단계에서 저장 장치는 리드 결과 및 가우시안 모델링 결과를 비교하여, 타겟 블록에 대한 메모리 셀 열화도를 연산할 수 있다. 가우시안 모델링 결과는 가우신 모델링으로 예측한 기준 개수일 수 있다.
S1805단계에서 저장 장치는 메모리 셀 열화도가 임계 값보다 크면, 타겟 블록에 대한 리드 리클레임 동작을 수행할 수 있다. 이 때 임계 값은 임계 열화도일 수 있다.
도 19는 도 18을 상세히 설명하기 위한 순서도이다.
도 19를 참조하면, S1901단계에서 저장 장치는 타겟 블록의 선택된 워드라인과 연결된 메모리 셀들을 리드할 수 있다. 저장 장치는 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 선택된 워드라인과 연결된 메모리 셀들을 리드할 수 있다. 복수의 기준 전압들은 메모리 셀들이 갖는 소거 상태 및 복수의 프로그램 상태들 각각에 대응되는 초기 문턱 전압 분포의 평균 전압일 수 있다.
S1903단계에서 저장 장치는 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 가우시안 모델링으로 에측한 기준 개수를 비교하여 메모리 셀 열화도를 연산할 수 있다. 제1 메모리 셀은 온-셀 및 오프 셀 중 어느 하나일 수 있다.
S1905단계에서, 저장 장치는 메모리 셀 열화도가 임계 값보다 큰지 판단할 수 있다. 판단 결과, 메모리 셀 열화도가 임계 값보다 크면 S1907단계로 진행하고, 메모리 셀 열화도가 임계 값보다 작거나 같으면, 동작을 종료한다. 다양한 실시 예에서, 저장 장치는 적어도 하나의 메모리 셀 열화도를 기초로 결정된 샘플 값과 임계 값과 비교할 수 있다.
도 20은 다른 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 20을 참조하면S2001단계에서 저장 장치는 타겟 블록의 선택된 워드라인과 연결된 메모리 셀들을 리드할 수 있다.
S2003단계에서 저장 장치는 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 가우시안 모델링으로 에측한 기준 개수를 비교하여 메모리 셀 열화도를 연산할 수 있다.
S2005단계에서 저장 장치는 리드 데이터를 기초로 비트 에러율을 연산할 수 있다.
S2007단계에서 저장 장치는 타겟 블록의 리드 카운트를 연산할 수 있다. S2003단계, S2005단계 및 S2007단계는 독립적으로 수행될 수 있다. 따라서, 각 단계의 수행 순서는 바뀔 수 있다. 또는 각 단계는 동시에 수행될 수 있다.
S2009단계에서, 저장 장치는 리드 카운트가 제3 임계 값보다 큰 지 판단할 수 있다. 판단 결과 리드 카운트가 제3 임계 값보다 크면 S2011단계로 진행하고, 리드 카운트가 제3 임계 값보다 작거나 같으면 동작을 종료한다.
S2011단계에서, 저장 장치는 메모리 셀 열화도가 제1 임계 값보다 큰 지 판단할 수 있다. 판단 결과 메모리 셀 열화도가 제1 임계 값보다 크면 S2015단계로 진행하고, 메모리 셀 열화도가 제1 임계 값보다 작거나 같으면 S2013단계로 진행한다.
S2013단계에서, 저장 장치는 비트 에러율이 제2 임계 값보다 큰 지 판단할 수 있다. 판단 결과 비트 에러율이 제2 임계 값보다 크면 S2015단계로 진행하고, 비트 에러율이 제2 임계 값보다 작거나 같으면 동작을 종료한다.
S2011단계와 S013단계의 판단 순서는 서로 바뀔 수 있다.
S2015단계에서, 저장 장치는 타겟 블록에 저장된 데이터를 다른 블록에 복사할 수 있다.
도 21은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 21을 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 22는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 22를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 23은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 23을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 24는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 24를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 리드 동작 제어부
220: 셀 상태 판단부
250: 리드 리클레임 제어부
300: 호스트

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 상기 메모리 장치를 제어하는 리드 동작 제어부;
    상기 선택된 메모리 셀들 중 상기 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 상기 적어도 하나의 기준 전압에 대응되는 기준 개수를 비교하고, 상기 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 나타내는 셀 상태 정보를 생성하는 셀 상태 판단부; 및
    상기 적어도 하나의 상태에 대응되는 메모리 셀 열화도와 임계 열화도의 비교 결과를 기초로, 상기 제1 블록에 저장된 데이터를 상기 복수의 메모리 블록들 중 제2 블록에 복사하도록 상기 메모리 장치를 제어하는 리드 리클레임 제어부;를 포함하는 메모리 컨트롤러.
  2. 제 1항에 있어서, 상기 셀 상태 판단부는,
    상기 선택된 메모리 셀들의 개수 및 상기 복수의 기준 전압들을 기초로 결정되는 복수의 기준 개수들 중 상기 적어도 하나의 전압에 대응되는 기준 개수와 상기 제1 메모리 셀로 판독되는 메모리 셀들의 개수를 비교하는 메모리 컨트롤러.
  3. 제 2항에 있어서, 상기 제1 메모리 셀은,
    온-셀(On-Cell) 및 오프-셀(Off-Cell) 중 어느 하나인 메모리 컨트롤러.
  4. 제 1항에 있어서, 상기 복수의 기준 전압들은,
    상기 복수의 상태들 각각에 대응되는 초기 문턱 전압 분포의 평균(mean) 전압인 메모리 컨트롤러.
  5. 제 1항에 있어서, 상기 복수의 기준 전압들은,
    상기 복수의 상태들을 구분하는 디폴트 리드 전압들인 메모리 컨트롤러.
  6. 제 1항에 있어서, 상기 셀 상태 판단부는,
    상기 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 상기 기준 개수의 차이 값을 기초로, 상기 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 연산하는 메모리 컨트롤러.
  7. 제 1항에 있어서, 상기 리드 리클레임 제어부는,
    상기 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 기초로 결정된 샘플 값이 상기 임계 열화도보다 크면, 상기 제1 블록에 저장된 데이터를 상기 제2 블록에 복사하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  8. 제 7항에 있어서, 상기 리드 리클레임 제어부는,
    상기 샘플 값이 상기 적어도 하나의 상태에 대응되는 메모리 셀 열화도의 최소값, 중간 값, 평균 값 및 최대 값을 포함하는 것으로 결정하는 메모리 컨트롤러.
  9. 제 1항에 있어서,
    상기 선택된 워드라인과 연결된 메모리 셀들이 리드된 데이터에 대한 에러 정정 디코딩을 수행하고, 상기 에러 정정 디코딩의 수행 결과를 기초로 비트 에러율을 나타내는 비트 에러 정보를 생성하는 에러 정정부;를 더 포함하는 메모리 컨트롤러.
  10. 제 9항에 있어서, 상기 리드 리클레임 제어부는,
    상기 비트 에러율과 임계 에러율의 비교 결과에 따라, 상기 제1 블록에 저장된 데이터를 상기 제2 블록에 복사하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러.
  11. 제 1항에 있어서, 상기 리드 동작 제어부는,
    상기 메모리 장치가 유휴 상태이면, 데이터가 저장된 논리 주소들 전체에 대응되는 논리 페이지들을 리드하도록 상기 메모리 장치를 제어하고,
    상기 논리 페이지들은,
    상기 선택된 워드라인에 연결된 메모리 셀들로 구성된 물리 페이지에 대응되는 논리 페이지를 포함하는 메모리 컨트롤러.
  12. 제 1항에 있어서, 상기 리드 동작 제어부는,
    상기 메모리 장치가 유휴 상태이면, 상기 복수의 메모리 블록들 전체에 포함된 물리 페이지들을 리드하도록 상기 메모리 장치를 제어하고,
    상기 물리 페이지들은,
    상기 선택된 워드라인에 연결된 메모리 셀들로 구성된 물리 페이지를 포함하는 메모리 컨트롤러.
  13. 복수의 메모리 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    상기 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 상기 메모리 장치를 제어하는 리드 동작 제어부;
    상기 선택된 메모리 셀들 중 상기 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 상기 적어도 하나의 기준 전압에 대응되는 기준 개수를 비교하고, 상기 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 나타내는 셀 상태 정보를 생성하는 셀 상태 판단부;
    상기 제1 블록에 대해 리드 동작들이 수행된 횟수를 카운트한 리드 카운트를 나타내는 리드 카운트 정보를 생성하는 리드 카운터;
    상기 선택된 워드라인과 연결된 메모리 셀들이 리드된 데이터에 대한 에러 정정 디코딩을 수행하고, 상기 에러 정정 디코딩의 수행 결과를 기초로 비트 에러율을 나타내는 비트 에러 정보를 생성하는 에러 정정부; 및
    상기 리드 카운트가 임계 카운트보다 크면, 상기 셀 상태 정보와 임계 열화도의 비교 결과 및 상기 비트 에러 정보와 임계 에러율의 비교 결과를 기초로, 상기 제1 블록에 저장된 데이터를 상기 복수의 메모리 블록들 중 제2 블록에 복사하도록 상기 메모리 장치를 제어하는 리드 리클레임 제어부;를 포함하는 메모리 컨트롤러.
  14. 제 13항에 있어서, 상기 셀 상태 판단부는,
    상기 선택된 메모리 셀들의 개수 및 상기 복수의 기준 전압들을 기초로 결정되는 복수의 기준 개수들 중 상기 적어도 하나의 전압에 대응되는 기준 개수와 상기 제1 메모리 셀로 판독되는 메모리 셀들의 개수를 비교하고,
    상기 복수의 기준 전압들은,
    상기 복수의 상태들 각각에 대응되는 초기 문턱 전압 분포의 평균(mean) 전압이고,
    상기 제1 메모리 셀은,
    온-셀(On-Cell) 및 오프-셀(Off-Cell) 중 어느 하나인 메모리 컨트롤러.
  15. 복수의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하도록 상기 메모리 장치를 제어하고,
    상기 선택된 메모리 셀들 중 상기 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 상기 적어도 하나의 기준 전압에 대응되는 기준 개수의 비교 결과를 기초로 상기 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 연산하고, 상기 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 기초로 결정된 샘플 값과 임계 열화도의 비교 결과에 따라, 상기 제1 블록에 저장된 데이터를 상기 복수의 메모리 블록들 중 제2 블록에 복사하도록 상기 메모리 장치를 제어하는 메모리 컨트롤러;를 포함하는 저장 장치.
  16. 제 15항에 있어서, 상기 기준 개수는,
    상기 선택된 메모리 셀들의 개수 및 상기 복수의 기준 전압들을 기초로 결정되는 복수의 기준 개수들 중 상기 적어도 하나의 전압에 대응되는 기준 개수이고,
    상기 복수의 기준 전압들은,
    상기 복수의 상태들 각각에 대응되는 초기 문턱 전압 분포의 평균(mean) 전압이고,
    상기 제1 메모리 셀은,
    온-셀(On-Cell) 및 오프-셀(Off-Cell) 중 어느 하나인 저장 장치.
  17. 복수의 메모리 블록들을 포함하는 메모리 장치 및 메모리 컨트롤러를 포함하는 저장 장치의 동작 방법에 있어서,
    상기 복수의 메모리 블록들 중 제1 블록의 선택된 워드라인과 연결된 선택된 메모리 셀들을 복수의 기준 전압들 중 적어도 하나의 기준 전압으로 리드하는 단계;
    상기 선택된 메모리 셀들 중 상기 적어도 하나의 기준 전압에 의해 제1 메모리 셀로 판독되는 메모리 셀들의 개수와 상기 적어도 하나의 기준 전압에 대응되는 기준 개수의 비교 결과를 기초로 상기 선택된 메모리 셀들이 갖는 복수의 상태들 중 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 연산하는 단계; 및
    상기 적어도 하나의 상태에 대응되는 메모리 셀 열화도를 기초로 결정된 샘플 값과 임계 열화도의 제1 비교 결과에 따라, 상기 제1 블록에 저장된 데이터를 상기 복수의 메모리 블록들 중 제2 블록에 복사하는 단계;를 포함하는 저장 장치의 동작 방법.
  18. 제 17항에 있어서, 상기 기준 개수는,
    상기 선택된 메모리 셀들의 개수 및 상기 복수의 기준 전압들을 기초로 결정되는 복수의 기준 개수들 중 상기 적어도 하나의 전압에 대응되는 기준 개수이고,
    상기 복수의 기준 전압들은,
    상기 복수의 상태들 각각에 대응되는 초기 문턱 전압 분포의 평균(mean) 전압이고,
    상기 제1 메모리 셀은,
    온-셀(On-Cell) 및 오프-셀(Off-Cell) 중 어느 하나인 저장 장치의 동작 방법.
  19. 제 18항에 있어서,
    상기 메모리 셀들이 리드된 데이터에 대한 에러 정정 디코딩을 수행하고, 상기 에러 정정 디코딩의 수행 결과를 기초로 비트 에러율을 연산하는 단계;를 더 포함하고,
    상기 복사하는 단계는,
    상기 비트 에러율과 임계 에러율의 제2 비교 결과를 기초로 상기 제1 블록에 저장된 데이터를 상기 제2 블록에 복사하는 단계를 포함하는 저장 장치의 동작 방법.
  20. 제 19항에 있어서,
    상기 제1 블록에 대해 리드 동작들이 수행된 횟수를 카운트한 리드 카운트를 연산하는 단계;를 더 포함하고,
    상기 복사하는 단계는,
    상기 리드 카운트가 임계 카운트보다 크면, 상기 제1 비교 결과 및 상기 제2 비교 결과를 기초로 상기 제1 블록에 저장된 데이터를 상기 제2 블록에 복사하는 저장 장치의 동작 방법.
KR1020190066229A 2019-06-04 2019-06-04 저장 장치 및 그 동작 방법 KR20200139573A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190066229A KR20200139573A (ko) 2019-06-04 2019-06-04 저장 장치 및 그 동작 방법
US16/724,278 US11099745B2 (en) 2019-06-04 2019-12-21 Storage device and operating method thereof
CN201911397051.1A CN112035055A (zh) 2019-06-04 2019-12-30 存储设备及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190066229A KR20200139573A (ko) 2019-06-04 2019-06-04 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20200139573A true KR20200139573A (ko) 2020-12-14

Family

ID=73575885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190066229A KR20200139573A (ko) 2019-06-04 2019-06-04 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US11099745B2 (ko)
KR (1) KR20200139573A (ko)
CN (1) CN112035055A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111758130B (zh) 2020-05-19 2021-04-16 长江存储科技有限责任公司 3d nand闪存及其操作方法
KR102344380B1 (ko) 2021-06-02 2021-12-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것의 동작 방법
EP4160603A1 (en) * 2021-10-01 2023-04-05 Samsung Electronics Co., Ltd. Storage controller determining error count, method of operating the same, and method of operating storage device including the same
KR102491655B1 (ko) 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
TWI763608B (zh) * 2021-11-02 2022-05-01 慧榮科技股份有限公司 資料儲存裝置及其損壞資料行的篩選方法
WO2023220976A1 (zh) * 2022-05-18 2023-11-23 上海江波龙数字技术有限公司 数据存储方法、存储装置及可读存储装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153337B2 (en) * 2006-12-11 2015-10-06 Marvell World Trade Ltd. Fatigue management system and method for hybrid nonvolatile solid state memory system
US8495281B2 (en) * 2009-12-04 2013-07-23 International Business Machines Corporation Intra-block memory wear leveling
KR102025193B1 (ko) 2013-02-19 2019-09-25 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
US20160350023A1 (en) * 2014-01-28 2016-12-01 Hewlett Packard Enterprise Development Lp Re-initializing memory arrays
KR102250423B1 (ko) 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
TWI562152B (en) * 2015-05-29 2016-12-11 Phison Electronics Corp Decoding method, memory storage device and memory control circuit unit
WO2017048228A1 (en) * 2015-09-14 2017-03-23 Hewlett Packard Enterprise Development Lp Memory location remapping and wear-levelling
TWI588834B (zh) * 2016-02-23 2017-06-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US20200387313A1 (en) 2020-12-10
CN112035055A (zh) 2020-12-04
US11099745B2 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
CN111258793B (zh) 存储器控制器及其操作方法
US11099745B2 (en) Storage device and operating method thereof
KR102535110B1 (ko) 저장 장치 및 그 동작 방법
CN111105832B (zh) 存储装置和操作存储装置的方法
KR20210024912A (ko) 저장 장치 및 그 동작 방법
US20190259457A1 (en) Storage device and method of operating the same
KR20200137313A (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 저장 장치
KR20190123544A (ko) 저장 장치 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
US10991432B2 (en) Storage device and method of operating the same
KR20200055349A (ko) 저장 장치 및 그 동작 방법
CN111445939B (zh) 存储装置及其操作方法
US10910047B2 (en) Storage device and method of operating the same
US11055019B2 (en) Storage device and method of operating the same
KR20220036467A (ko) 메모리 장치 및 그 동작 방법
US20200201547A1 (en) Storage device and method of operating the same
US11392501B2 (en) Storage device and method of operating the storage device
US10854263B2 (en) Storage device and method of operating the same
CN114496045A (zh) 存储器设备和操作存储器设备的方法
KR20220048377A (ko) 저장 장치 및 그 동작 방법
KR20210054396A (ko) 저장 장치 및 그 동작 방법
KR20200136173A (ko) 메모리 장치 및 그 동작 방법
US20230018605A1 (en) Memory device and method of operating the memory device
KR20220150147A (ko) 메모리 장치 및 그 동작 방법
KR20200137542A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치