CN112035055A - 存储设备及其操作方法 - Google Patents

存储设备及其操作方法 Download PDF

Info

Publication number
CN112035055A
CN112035055A CN201911397051.1A CN201911397051A CN112035055A CN 112035055 A CN112035055 A CN 112035055A CN 201911397051 A CN201911397051 A CN 201911397051A CN 112035055 A CN112035055 A CN 112035055A
Authority
CN
China
Prior art keywords
memory
read
cell
memory cells
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911397051.1A
Other languages
English (en)
Inventor
李宣周
文敏焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112035055A publication Critical patent/CN112035055A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本公开的实施例涉及存储设备及其操作方法。具有改进的磨损均衡性能的存储器控制器控制包括多个存储器块的存储器设备。存储器控制器包括读取操作控制器、单元状态确定器和读取回收控制器。读取操作控制器控制存储器设备以通过使用至少一个参考电压来读取多个存储器块中的第一块的所选择的存储器单元。单元状态确定器将所选择的存储器单元中的被读取为第一存储器单元的存储器单元的数目和与至少一个参考电压相对应的参考数目进行比较，并且生成指示与至少一个状态相对应的存储器单元退化程度的单元状态信息。读取回收控制器基于存储器单元退化程度与阈值退化程度之间的比较来控制存储器设备以将存储在第一块中的数据复制到第二块。

Description

存储设备及其操作方法
相关申请的交叉引用
本申请要求于2019年6月4日在韩国知识产权局提交的韩国专利申请号10-2019-0066229的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开总体上涉及一种电子设备，并且更具体地，涉及一种存储设备及其操作方法。
背景技术
存储设备是在诸如计算机或智能电话的主机设备的控制下存储数据的设备。存储设备可以包括用于存储数据的存储器设备和用于控制存储器设备的存储器控制器。存储器设备可以被分类为易失性存储器设备和非易失性存储器设备。
易失性存储器设备是其中仅在供电时存储数据、但是在供电中断时不能取回数据的存储器设备。易失性存储器设备的非限制性示例包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器设备是即使在电源中断后也可以取回数据的存储器设备。非易失性存储器设备的非限制性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)，电可擦除ROM(EEROM)、闪速存储器等。
发明内容
实施例提供了一种具有改进的磨损均衡性能的存储设备及其操作方法。
根据本公开的一方面，提供了一种用于控制包括多个存储器块的存储器设备的存储器控制器，该存储器控制器包括：读取操作控制器，其被配置为控制存储器设备以通过使用多个参考电压中的至少一个参考电压来读取多个存储器块中的第一块的所选择的存储器单元；单元状态确定器，其被配置为将所选择的存储器单元中的、被读取为第一存储器单元的存储器单元的数目和与至少一个参考电压相对应的参考数目进行比较，并生成单元状态信息，该单元状态信息指示与多个状态中的至少一个状态相对应的存储器单元退化程度；以及读取回收控制器，其被配置为基于存储器单元退化程度与阈值退化程度之间的比较，控制存储器设备以将存储在第一块中的数据复制到从多个存储器块中选择的第二块。
根据本公开的另一方面，提供一种用于控制包括多个存储器块的存储器设备的存储器控制器，该存储器控制器包括：读取操作控制器，其被配置为控制存储器设备以通过使用多个参考电压中的至少一个参考电压来读取多个存储器块中的第一块的所选择的存储器单元；单元状态确定器，其被配置为将所选择的存储器单元中的、由至少一个参考电压读取为第一存储器单元的存储器单元的数目和与至少一个参考电压相对应的参考数目进行比较，并生成单元状态信息，该单元状态信息指示与多个状态中的至少一个状态相对应的存储器单元退化程度；读取计数器，其被配置为生成指示读取计数的读取计数信息，该读取计数是对第一块执行读取操作的次数；错误校正器，其被配置为对从所选择的存储器单元读取的数据进行错误校正解码，并基于错误校正解码的结果生成指示比特错误率的比特错误信息；以及读取回收控制器，其被配置为当读取计数大于阈值计数时，基于将单元状态信息与阈值退化程度进行比较而获得的结果以及将比特错误信息与阈值错误率进行比较而获得的结果，控制存储器设备以将在第一块中存储的数据复制到多个存储器块中的第二块。
根据本公开的另一方面，提供了一种存储设备，该存储设备包括：存储器设备，其包括多个存储器块，每个存储器块具有多个存储器单元；以及存储器控制器，其被配置为：控制存储器设备以通过使用多个参考电压中的至少一个参考电压来读取多个存储器块中的第一块的所选择的存储器单元；基于通过将所选择的存储器单元中的、由至少一个参考电压读取为第一存储器单元的存储器单元的数目和与至少一个参考电压相对应的参考数目进行比较而获得的结果，计算与多个状态中的至少一个状态相对应的存储器单元退化程度；根据通过将基于与至少一个状态相对应的存储器单元退化程度确定的样本值与阈值退化程度进行比较而获得的结果，控制存储器设备以将在第一块中存储的数据复制到多个存储器块中的第二块中。
根据本公开的另一方面，提供了一种用于操作包括多个存储器块的存储设备的方法，该方法包括：通过使用多个参考电压中的至少一个参考电压，读取多个存储器块中的第一块的所选择的存储器单元；基于通过将所选择的存储器单元中的、由至少一个参考电压读取为第一存储器单元的存储器单元的数目和与至少一个参考电压相对应的参考数目进行比较而获得的结果，计算与多个状态中的至少一个状态相对应的存储器单元退化程度；基于存储器单元退化程度和阈值退化程度之间的比较结果，将在第一块中存储的数据复制到多个存储器块中的第二块中。
附图说明
现在将在下文中参考附图更充分地描述示例实施例；然而，它们可以以不同的形式体现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达示例实施例的范围。
在附图中，为了图示清楚，可能会放大尺寸。将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者还可以存在一个或多个中间元件。贯穿本公开，相似的参考标号指代相似的元件。
图1是示出根据本公开的一个实施例的存储设备的示图。
图2是示出图1所示的存储器设备的结构的示图。
图3是示出图2所示的存储器单元阵列的一个实施例的示图。
图4是示出根据本公开的一个实施例的在图3中示出的存储器块中的任何一个存储器块的电路图。
图5是示出图3所示的存储器块中的存储器块的另一实施例的电路图。
图6是示出存储器单元和逻辑页数据的阈值电压分布的示图。
图7是示出物理页和逻辑页的示图。
图8是示出根据本公开的一个实施例的图1所示的存储器控制器的配置和操作的示图。
图9是示出根据本公开的一个实施例的由图8所示的读取操作控制器控制的读取操作的示图。
图10是示出根据本公开的另一实施例的由图8所示的读取操作控制器控制的读取操作的示图。
图11是示出初始阈值电压分布的示图。
图12是示出向左偏移的所测量的阈值电压分布的示图。
图13是示出基于图12的存储器单元退化程度的计算的示图。
图14是示出向右偏移的所测量的阈值电压分布的示图。
图15是示出基于图14的存储器单元退化程度的计算的示图。
图16是示出根据本公开的一个实施例的用于执行读取回收操作的条件的示图。
图17是示出根据本公开的一个实施例的用于执行读取回收操作的条件的示图。
图18是示出根据本公开的一个实施例的存储设备的操作的流程图。
图19是示出图18的更多细节的流程图。
图20是示出根据本公开的另一实施例的存储设备的操作的流程图。
图21是示出图1所示的存储器控制器的另一实施例的示图。
图22是示出根据本公开的一个实施例的应用了存储设备的存储器卡系统的框图。
图23是示例性地示出根据本公开的一个实施例的应用了存储设备的固态驱动器(SSD)系统的框图。
图24是示出根据本公开的一个实施例的应用了存储设备的用户系统的框图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
图1是示出根据本公开的实施例的存储设备的示图。
参照图1，存储设备50可以包括存储器设备100和被配置为控制存储器设备100的操作的存储器控制器200。作为非限制性示例，存储设备50可以是用于在主机300的控制下存储数据的设备，诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板PC或车载信息娱乐系统。
根据作为与主机300的通信方案的主机接口，可以将存储设备50制造为各种类型的存储设备中的任何一种。例如，存储设备50可以用各种类型的存储设备中的任何一种来实现，诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、小型化MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、mini-SD卡、微型SD卡、通用串行总线(USB)存储设备、通用闪存(UFS)设备、紧凑型闪存(CF)卡、智能媒体卡(SMC)、存储器棒等。
作为非限制性示例，存储设备50可以被制造为各种类型的封装中的任何一种，例如，层叠封装(Package-On-Package；POP)、系统级封装(System-In-Package；SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)和晶片级堆叠封装(WSP)。
存储器设备100可以存储数据。存储器设备100在存储器控制器200的控制下操作。在一个示例中，存储器设备100可以包括存储器单元阵列，该存储器单元阵列包括用于存储数据的多个存储器单元。
多个存储器单元中的每个存储器单元可以被配置为用于存储一个数据比特的单级单元(SLC)、用于存储两个数据比特的多级单元(MLC)、用于存储三个数据比特的三级单元(TLC)、或用于存储四个数据比特的四级单元(QLC)。
存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施例中，页可以是用于将数据存储在存储器设备100中或用于读取存储在存储器设备100中的数据的单元。
更具体地，存储器块可以包括多个字线。多个存储器单元被耦合到每个字线。耦合到同一字线的存储器单元可以被定义为一个物理页。根据由存储器单元存储的数据比特的数目，至少一个逻辑页可以对应于一个物理页。
例如，当存储器单元是用于存储一个数据比特的单级单元时，一个逻辑页可以对应于一个物理页。当存储器单元是用于存储两个数据比特的多级单元时，两个逻辑页可以对应于一个物理页。两个逻辑页可以是用于存储最高有效位(MSB)数据的MSB页和用于存储最低有效位(LSB)数据的LSB页。
存储器块可以是用于擦除数据的单元。在一个实施例中，存储器设备100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移扭矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，假设并描述了存储器设备100是NAND闪速存储器的情况。
存储器设备100从存储器控制器200接收命令和地址，并访问由存储器单元阵列中的地址选择的区域。即，存储器设备100可以在由地址选择的区域上执行由命令指示的操作。例如，存储器设备100可以执行写入(编程)操作、读取操作和擦除操作。在编程操作中，存储器设备100可以在由地址选择的区域中对数据进行编程。在读取操作中，存储器设备100可以从由地址选择的区域读取数据。在擦除操作中，存储器设备100可以擦除存储在由地址选择的区域中的数据。
存储器控制器200可以控制存储设备50的整体操作。
当功率被施加到存储设备50时，存储器控制器200可以执行固件(FW)。当存储器设备100是闪速存储器设备时，存储器控制器200可以执行诸如闪速转换层(FTL)之类的FW以控制主机300与存储器设备100之间的通信。
在一个实施例中，存储器控制器200可以从主机300接收数据和逻辑块地址(LBA)，并且将LBA转换成物理块地址(PBA)，该物理块地址(PBA)表示包括在数据待被存储在其中的存储器设备100中所包括的存储器单元的地址。
存储器控制器200可以响应于来自主机300的请求来控制存储器设备100执行编程操作、读取操作、擦除操作等。在编程操作中，存储器控制器200可以向存储器设备100提供编程命令、PBA和数据。在读取操作中，存储器控制器200可以向存储器设备100提供读取命令和PBA。在擦除操作中，存储器控制器200可以向存储器设备100提供擦除命令和PBA。
在一个实施例中，在没有来自主机300的请求的情况下，存储器控制器200可以自主地生成命令、地址和数据，并且向存储器设备100传输命令、地址和数据。例如，存储器控制器200可以向存储器设备100提供命令、地址和数据以执行后台操作，诸如用于磨损均衡的编程操作或用于垃圾收集的编程操作。
在一个实施例中，存储器控制器200可以控制至少两个存储器设备100。存储器控制器200可以根据交织方案来控制存储器设备，以提高操作性能。交织方案可以是允许至少两个存储器设备100的操作部分彼此重叠或交替的操作方案。
在一个实施例中，存储器控制器200可以包括读取操作控制器210、单元状态确定器220和读取回收控制器250。
读取操作控制器210可以控制存储器设备100以通过使用多个参考电压中的至少一个参考电压来读取所选择的页。
在一个实施例中，所选择的页可以是配置有耦合至目标块的所选择的字线的存储器单元的物理页。读取操作控制器210可以控制存储器设备100以顺序读取在存储器设备100的所有存储器块中包括的物理页。
在另一实施例中，所选择的页可以是与配置有耦合到目标块的所选择的字线的存储器单元的物理页相对应的逻辑页。读取操作控制器210可以控制存储器设备100以顺序读取与存储数据所在的所有逻辑地址相对应的逻辑页。
在一个实施例中，耦合至所选择的字线的存储器单元具有多个参考电压，该多个参考电压可以是用于区分擦除状态和多个编程状态的默认读取电压。可以根据由耦合到所选择的字线的每个存储器单元存储的数据比特的数目来确定擦除状态和多个编程状态的总数目。
在另一实施例中，耦合到所选择的字线的存储器单元可以处于擦除状态或多个编程状态，并且多个参考电压中的每个参考电压可以是与擦除状态和多个编程状态中的每个状态相对应的初始阈值电压分布的平均电压。初始阈值电压分布可以是在发生存储器单元退化之前的状态下存储器单元具有的阈值电压分布。备选地，多个参考电压中的每一个可以是两个相邻的默认读取电压的平均电压。阈值电压分布的平均电压可以是在阈值电压分布中的存储器单元的数目最大的点(峰值)处的电压。
读取操作控制器210可以响应于来自主机300的请求来控制存储器设备100以读取所选择的页。备选地，即使没有来自主机300的请求，读取操作控制器210也可以控制存储器设备100读取选择的页以执行后台操作。即，当存储器设备100处于空闲状态时，读取操作控制器210可以控制存储器设备100读取所选择的页以执行后台操作。空闲状态可以是其中存储器设备100不响应于来自主机300的请求执行任何操作的状态。
单元状态确定器220可以基于从存储器设备100接收的读取数据来生成表示存储器单元退化程度的单元状态信息。
在耦合到所选择的字线的所选择的存储器单元中，单元状态确定器220可以使用多个参考电压中的至少一个参考电压来计算被读取为第一存储器单元的存储器单元的数目。第一存储器单元可以是开启单元(on-cell)或关闭单元(off-cell)的任何一者。
单元状态确定器220可以基于被读取为第一存储器单元的存储器单元的数目和多个参考数目中的与至少一个参考电压相对应的参考数目之间的差值，计算存储器单元退化程度。可以基于所选择的存储器单元的数目和多个参考电压来确定多个参考数目。单元状态确定器220可以计算与所选择的存储器单元的多个状态中的一个状态相对应的存储器单元退化程度。
在本公开所预期的各种实施例中，与任何一个参考电压相对应的参考数目可以是使用具有初始阈值电压分布的所选择的存储器单元中的参考电压通过高斯建模预测的、待被读取为第一存储器单元的存储器单元的数目。
读取回收控制器250可以根据通过将基于至少一个存储器单元退化程度确定的采样值与第一阈值进行比较而获得的结果，控制存储器设备100执行将存储在目标块中的数据复制到另一块(除目标块之外)的读取回收操作。第一阈值可以是用于确定存储器单元退化程度是否在正常范围内的阈值退化程度。读取回收控制器250可以将至少一个存储器单元退化程度的最小值、平均值、中间值和最大值中的任何一个确定为样本值。
当采样值大于第一阈值时，读取回收控制器250可以控制存储器设备100对目标块执行读取回收操作。相反，当采样值小于或等于第一阈值时，读取回收控制器250可以防止存储器设备100对目标块执行任何读取回收操作。
在另一实施例中，读取回收控制器250可以根据通过将由耦合到所选择的字线的存储器单元读取的数据的比特错误率与第二阈值进行比较而获得的结果，控制存储器设备100对目标块执行读取回收操作。第二阈值可以是用于确定比特错误率是否在正常范围内的阈值错误率。
具体地，当比特错误率大于第二阈值时，读取回收控制器250可以控制存储器设备100对目标块执行读取回收操作。相反，当比特错误率小于或等于第二阈值时，读取回收控制器250可以控制存储器设备100不对目标块执行读取回收操作。
在另一实施例中，读取回收控制器250可以基于通过将读取计数(该读取计数是通过对执行目标块上的读取操作的次数进行计数而获得的)与第三阈值进行比较所获得的结果，控制存储器设备100对目标块执行读取回收操作。
具体地，当目标块的读取计数大于第三阈值时，读取回收控制器250可以控制存储器设备100对目标块执行读取回收操作，但是经受通过将样本值与第一阈值进行比较以及将比特错误率与第二阈值进行比较而获得的结果。第三阈值可以是用于确定读取计数是否在正常范围内的阈值计数。
因此，当样本值小于或等于第一阈值并且比特错误率小于或等于第二阈值时，即使目标块的读取计数大于第三阈值，读取回收控制器250也可以控制存储器设备100，使得不对目标块执行读取回收操作。
因此，如果读取计数超过阈值，但是存储器单元退化程度和比特错误率分别等于或小于阈值，则读取回收控制器250可以控制存储器设备100以防止对存储器块进行不必要的读取回收操作。
主机300可以使用各种通信方式中的至少一种与存储设备50通信，该各种通信方式诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪速存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和减载DIMM(LRDIMM)。
图2是示出图1所示的存储器设备的结构的示图。
参照图2，存储器设备100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过行线RL耦合到地址解码器121。多个存储器块BLK1至BLKz通过位线BL1至BLm耦合到读/写电路123。多个存储器块BLK1至BLKz中的每个存储器块包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。耦合到同一字线的存储器单元可以被定义为一个物理页。即，存储器单元阵列110可以配置有多个物理页。根据本公开的一个实施例，在存储器单元阵列110中包括的多个存储器块BLK1至BLKz中的每个存储器块可以包括多个虚拟单元。一个或多个虚拟单元可以串联耦合在漏极选择晶体管和存储器单元之间以及源极选择晶体管和存储器单元之间。
存储器设备的每个存储器单元可以被配置为用于存储一个数据比特的单级单元(SLC)、用于存储两个数据比特的多级单元(MLC)、用于存储三个数据比特的三级单元(TLC)、或用于存储四个数据比特的四级单元(QLC)。
外围电路120可以包括地址解码器121、电压发生器122、读/写电路123、数据输入/输出电路124和感测电路125。
外围电路120驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
地址解码器121通过行线RL耦合到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和共同源极线。根据本公开的一个实施例，字线可以包括正常字线和虚拟字线。根据本公开的另一实施例，行线RL可以进一步包括管道选择线。
地址解码器121可以在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121可以解码在接收到的地址ADDR中的块地址。地址解码器121根据经解码的块地址从存储器块BLK1至BLKz中选择至少一个存储器块。地址解码器121可以解码在接收到的地址ADDR中的行地址。
地址解码器121可以通过将从电压发生器122提供的电压施加到字线WL，并根据经解码的行地址，选择所选择的存储器块的至少一条字线。
在编程操作中，地址解码器121可以向所选择的字线施加编程电压，并且向未选择的字线施加具有比编程电压的电平低的电平的通过电压(pass voltage)。在编程验证操作中，地址解码器121可以向所选择的字线施加验证电压，并且向未选择的字线施加具有比验证电压的电平高的电平的验证通过电压。
在读取操作中，地址解码器121可以向所选择的字线施加读取电压，并且向未选择的字线施加具有比读取电压的电平高的电平的读取通过电压。
根据本公开的一个实施例，以存储器块为单位执行存储器设备100的擦除操作。在擦除操作中，向存储器设备100输入的地址ADDR包括块地址。地址解码器121可以解码块地址，并根据经解码的块地址选择一个存储器块。在擦除操作中，地址解码器121可以将接地电压施加到耦合到所选择的存储器块的字线。
根据本公开的一个实施例，地址解码器121可以解码向其传输的地址ADDR中的列地址。经解码的列地址可以被传输到读/写电路123。在一个示例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
电压发生器122可以通过使用向存储器设备100提供的外部功率电压来生成多个操作电压Vop。电压发生器122在控制逻辑130的控制下操作。
在一个实施例中，电压发生器122可以通过调节外部功率电压来生成内部功率电压。由电压发生器122生成的内部功率电压用作存储器设备100的操作电压。
在一个实施例中，电压发生器122可以通过使用外部功率电压或内部功率电压来生成多个操作电压Vop。电压发生器122可以生成存储器设备100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压和多个非选择读取电压。
为了生成具有各种电压电平的多个操作电压Vop，电压发生器122可以包括用于接收内部功率电压的多个泵浦电容器，并且在控制逻辑130的控制下通过选择性地激活多个泵浦电容器来生成多个操作电压Vop。
所生成的多个电压Vop可以由地址解码器121提供给存储器单元阵列110。
读/写电路123包括第一至第m页缓冲器PB1至PBm。第一至第m页缓冲器PB1至PBm通过相应的第一至第m位线BL1至BLm耦合到存储器单元阵列110。第一至第m页缓冲器PB1至PBm在控制逻辑130的控制下操作。
第一至第m页缓冲器PB1至PBm与数据输入/输出电路124传送数据DATA。在编程操作中，第一至第m页缓冲器PB1至PBm通过数据输入/输出电路124和数据线DL接收待存储的数据DATA。
在编程操作中，当编程脉冲被施加到所选择的字线时，第一至第m页缓冲器PB1至PBm可以通过位线BL1至BLm向所选择的存储器单元传送通过数据输入/输出电路124接收的数据DATA。根据所传送的数据DATA，对所选择的存储器单元进行编程。耦合到通过其施加编程允许电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。耦合到通过其施加编程禁止电压(例如，功率电压)的位线的存储器单元的阈值电压可以保持在相同或基本相同的电压。在编程验证操作中，第一至第m页缓冲器PB1至PBm通过位线BL1至BLm从所选择的存储器单元中读取存储在所选择的存储器单元中的数据DATA。
在读取操作中，读/写电路123可以通过位线BL从所选择的页的存储器单元读取数据DATA，并且将所读取的数据DATA存储在第一至第m页缓冲器PB1至PBm中。
在擦除操作中，读/写电路123可以使位线BL浮置。在一个实施例中，读/写电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL耦合到第一至第m页缓冲器PB1至PBm。数据输入/输出电路124在控制逻辑130的控制下操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器。数据输入/输出电路124可以响应于数据输入/输出电路控制信号IOSIGNALS，从外部控制器(未示出)接收数据DATA或向外部控制器输出数据DATA。在编程操作中，数据输入/输出电路124可以从外部控制器接收待存储的数据DATA。在读取操作中，数据输入/输出电路124向外部控制器输出从在读/写电路123中所包括的第一至第m页缓冲器PB1至PBm传输的数据。
在验证操作中，感测电路125可以响应于由控制逻辑130生成的验证控制信号VRYSIGNALS来生成参考电流，通过比较从读/写电路123接收的感测电压VPB和由参考电流生成的参考电压，向控制逻辑130输出通过信号或失败信号。
控制逻辑130可以被耦合到地址解码器121、电压发生器122、读/写电路123、数据输入/输出电路124和感测电路125。控制逻辑130可以控制存储器设备100的整体操作。控制逻辑130可以响应于从外部设备传送的命令CMD而操作。
控制逻辑130可以通过响应于命令CMD和地址ADDR而生成几个信号来控制外围电路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR而生成操作信号OPSIG、读/写电路控制信号PBSIGNALS、数据输入/输出电路控制信号IOSIGNALS以及验证控制信号VRYSIGNALS。控制逻辑130可以将操作信号OPSIG输出到电压发生器122，将输入地址ADDR输出到地址解码器121，将读/写电路控制信号PBSIGNALS输出到读/写电路123，将数据输入/输出电路控制信号IOSIGNALS输出到数据输入/输出电路124，并且将验证控制信号VRYSIGNALS输出到感测电路125。另外，控制逻辑130可以响应于由感测电路125输出的通过或失败信号PASS/FAIL来确定验证操作是通过还是失败。
图3是示出图2所示的存储器单元阵列的一个实施例的示图。
参照图3，存储器单元阵列110可以包括多个存储器块BLK1至BLKz。每个存储器块可以具有三维结构。每个存储器块可以包括堆叠在衬底(未示出)上的多个存储器单元。多个存储器单元可以沿着+X、+Y和+Z方向布置。将参照图4和图5更详细地描述每个存储器块的结构。
图4是示出图3所示的存储器块BLK1至BLKz中的任何一个存储器块BLKa的电路图。
参照图4，任意存储器块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以形成为“U”形。在存储器块BLKa中，m个单元串沿着行方向(即，+X方向)布置。图4示出了沿着列方向(即，+Y方向)布置的两个单元串。但是，这是为了便于描述，并且将理解，例如，可以在列方向上布置三个或多于三个的单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每个单元串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此相似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，包括沟道层的柱可以被包括在每个单元串中。在一个实施例中，在每个单元串中，可以提供用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST被耦合在共同源极线CSL和存储器单元MC1至MCp之间。
在一个实施例中，在同一行上布置的单元串的源极选择晶体管被耦合到在行方向上延伸的源极选择线，并且在不同行上布置的单元串的源极选择晶体管被耦合到不同的源极选择线。例如，在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管被耦合到第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管被耦合到第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同地耦合至一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn被耦合在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分为第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp在相反的向下方向(-Z方向)上顺序地布置，并且串联耦合在源极选择晶体管SST和管道晶体管PT之间。第(p+1)至第n存储器单元MCp+1至MCn在向上(+Z)方向上顺序地布置，并且串联耦合在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第(p+1)至第n存储器单元MCp+1至MCn通过管道晶体管PT耦合。每个单元串的第一至第n存储器单元MC1至MCn的栅电极分别耦合至第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极被耦合到管道线PL。
每个单元串的漏极选择晶体管DST被耦合在对应的位线与存储器单元MCp+1至MCn之间。在行方向上布置的单元串被耦合到在行方向上延伸的漏极选择线。在第一行上的单元串CS11至CS1m的漏极选择晶体管被耦合到第一漏极选择线DSL1。在第二行上的单元串CS21至CS2m的漏极选择晶体管被耦合到第二漏极选择线DSL2。
在列方向上布置的单元串被耦合至在列方向上延伸的位线。例如，在图4中，在第一列上的单元串CS11和CS21被耦合到第一位线BL1。在第m列上的单元串CS1m和CS2m被耦合到第m位线BLm。
耦合到单元串中的相同字线并在行方向上布置的存储器单元构成一页。例如，在第一行上的单元串CS11至CS1m中的、与第一字线WL1耦合的存储器单元构成一页。在第二行上的单元串CS21至CS2m中的、与第一字线WL1耦合的存储器单元构成另一页。如果选择了漏极选择线DSL1和DSL2之一，则可以选择在一个行方向上布置的单元串。如果选择了字线WL1至WLn之一，则可以在所选择的单元串中选择一页。
在另一实施例中，可以提供偶数位线和奇数位线代替第一至第m位线BL1至BLm。另外，可以将在行方向上布置的、在单元串CS11至CS1m或CS21至CS2m中的偶数单元串分别耦合至偶数位线，而在行方向上布置的、在单元串CS11至CS1m或CS21至CS2m中的奇数单元串可以分别耦合至奇数位线。
在一个实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚拟存储器单元。例如，可以提供至少一个虚拟存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCp之间的电场。备选地，虚拟存储器单元可以用于减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着虚拟存储器单元的数目增加，存储器块BLKa的操作的可靠性得到提高。另一方面，存储器块BLKa的尺寸增加。如果虚拟存储器单元的数目减少，则存储器块BLKa的尺寸减小，但是，存储器块BLKa的操作的可靠性可能劣化。
高效控制虚拟存储器单元需要虚拟存储器单元具有预定的阈值电压。在存储器块BLKa的擦除操作之前或之后，可以对全部或一些虚拟存储器单元执行编程操作。如果在执行编程操作之后执行擦除操作，则可以预设用于控制向耦合至相应虚拟存储器单元的虚拟字线施加的电压的虚拟存储器单元的所需阈值电压。
图5是示出另一实施例的电路图，其中描述了图3所示的存储器块BLK1至BLKz中的任意存储器块BLKb。
参照图5，存储器块BLKb可以包括多个单元串CS11’至CS1m’和CS21’至CS2m’。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每一个均沿着+Z方向延伸。多个单元串CS11’至CS1m’和CS21’至CS2m’中的每一个均包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST，其堆叠在位于存储器块BLKb下方的衬底(未示出)上。
每个单元串的源极选择晶体管SST被耦合在共同源极线CSL和存储器单元MC1至MCn之间。布置在同一行上的单元串的源极选择晶体管被耦合到相同的源极选择线。布置在第一行上的单元串CS11’至CS1m’的源极选择晶体管被耦合到第一源极选择线SSL1。布置在第二行上的单元串CS21’至CS2m’的源极选择晶体管被耦合到第二源极选择线SSL2。在另一实施例中，单元串CS11’至CS1m’和CS21’至CS2m’的源极选择晶体管可以共同耦合到一个源极选择线。
每个单元串的第一至第n存储器单元MC1至MCn串联耦合在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅电极分别耦合至第一至第n字线WL1至WLn。
每个单元串的漏极选择晶体管DST耦合在对应的位线与存储器单元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管被耦合到在行方向上延伸的漏极选择线。第一行上的单元串CS11’至CS1m’的漏极选择晶体管被耦合到第一漏极选择线DSL1。第二行上的单元串CS21’至CS2m’的漏极选择晶体管被耦合到第二漏极选择线DSL2。
因此，图5的存储器块BLKb具有与图4的存储器块BLKa类似的电路，除了从图5的每个单元串中排除了管道晶体管PT。
在另一实施例中，可以提供偶数位线和奇数位线代替第一至第m位线BL1至BLm。另外，在行方向上布置的单元串CS11’至CS1m’或CS21’至CS2m’中的偶数单元串可以分别耦合至偶数位线，并且在行方向上布置的单元串CS11’至CS1m’或CS21’至CS2m’中的奇数单元串可以分别耦合至奇数位线。
在一个实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚拟存储器单元。例如，可以提供虚拟存储器单元以减小源极选择晶体管SST与存储器单元MC1至MCn之间的电场。备选地，可以提供至少一个虚拟存储器单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当虚拟存储器单元的数目增加时，存储器块BLKb的操作的可靠性提高，但是存储器块BLKb的尺寸增加。当虚拟存储器单元的数目减少时，存储器块BLKb的尺寸减小，但是，存储器块BLKb的操作的可靠性可能劣化。
为了高效地控制至少一个虚拟存储器单元，虚拟存储器单元可以具有所需的或预定的阈值电压。在存储器块BLKb的擦除操作之前或之后，可以对全部或一些虚拟存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，虚拟存储器单元的阈值电压控制向耦合到相应虚拟存储器单元的虚拟字线施加的电压，从而虚拟存储器单元可以具有所需的阈值电压。
图6是示出存储器单元和逻辑页数据的阈值电压分布的示图。
参照图6，每个曲线图的水平轴线表示阈值电压的大小，并且每个曲线图的竖直轴线表示存储器单元的数目。
参照用于存储一个数据比特的单级单元(SLC)的阈值电压分布，SLC可以具有擦除状态E或编程状态P1中的任何一种。
读取电压Va1可以是用于将具有擦除状态E的存储器单元与具有编程状态P1的存储器单元区分开的读取电压。当使用读取电压Va1读取具有擦除状态E的SLC时，可以将其读取为开启单元。对应于开启单元的数据可以是逻辑值“1”。当使用读取电压Va1读取SLC时，可以将具有编程状态P1的SLC读取为关闭单元。对应于关闭单元的数据可以是逻辑值“0”。在另一实施例中，对应于开启单元的数据可以是逻辑值“0”，并且对应于关闭单元的数据可以是逻辑值“1”。
在图6中，参考用于存储两个数据比特的多级单元(MLC)的阈值电压分布，MLC可以具有擦除状态E和第一至第三编程状态P1至P3中的任何一个。
第一至第三读取电压Vb1至Vb3可以是用于区分分别属于擦除状态E和第一至第三编程状态P1至P3的存储器单元的读取电压。第一读取电压Vb1可以是用于区分分别属于擦除状态E和第一编程状态P1的存储器单元的读取电压。第二读取电压Vb2可以是用于区分分别属于第一编程状态P1和第二编程状态P2的存储器单元的读取电压。第三读取电压Vb3可以是用于将具有第二编程状态P2的存储器单元与具有第三编程状态P3的存储器单元区分开的读取电压。
基于通过使用第一至第三读取电压Vb1至Vb3读取MLC而获得的结果，MLC可以具有擦除状态E和第一至第三编程状态P1至P3中的任何一个。
擦除状态E和第一至第三编程状态P1至P3可以分别对应于逻辑数据“11”、“01”、“00”和“10”。对应于每个状态的逻辑数据不限于该示例，并且其他组合在本公开的范围内。
共同耦合到一个字线的MLC可以构成一个物理页。由于MLC存储两个数据比特，因此两个逻辑页可以对应一个物理页。用于在由MLC存储的两个数据比特之间存储MSB(最高有效位)的逻辑页可以是MSB页。用于在由MLC存储的两个数据比特之间存储LSB(最低有效位)的逻辑页可以是LSB页。
图7是示出物理页和逻辑页的示图。
参照图7，存储器块BLK可以包括第一至第四字线WL1至WL4。耦合到第一至第四字线WL1至WL4的存储器单元可以分别构成第一至第四物理页P_P1至P_P4。当存储器块BLK的每个存储器单元是MLC时，两个逻辑页可以对应于一个物理页。
在图7中，耦合到第一字线WL1的存储器单元可以构成第一物理页P_P1，并且第一物理页P_P1可以对应于MSB逻辑页L_P1和LSB逻辑页L_P2。
因此，由存储器块存储的数据的单元可以被描述为物理页单元或逻辑页单元。
图8是示出根据本公开的一个实施例的图1所示的存储器控制器的配置和操作的示图。
参照图8，存储器控制器200可以包括读取操作控制器210、单元状态确定器220、错误校正器230、读取计数器240和读取回收控制器250。
读取操作控制器210可以向存储器设备100提供用于通过使用多个参考电压中的至少一个参考电压来读取所选择的页的读取命令。
在一个实施例中，所选择的页可以是配置有耦合至目标块的所选择的字线的存储器单元的物理页。在另一实施例中，所选择的页可以是与配置有耦合至所选择的字线的存储器单元的物理页相对应的逻辑页。
在一个实施例中，耦合到所选择的字线的存储器单元具有多个参考电压，这些参考电压是用于在擦除状态和多个编程状态之间进行区分的默认读取电压。
在另一实施例中，耦合到所选择的字线的、可以具有擦除状态或多个编程状态的存储器单元可以具有多个参考电压，该多个参考电压对应于与擦除状态和多个编程状态相对应的初始阈值电压分布的平均电压。初始阈值电压分布可以是在发生存储器单元退化之前的状态下存储器单元具有的阈值电压分布。可以基于默认读取电压通过高斯建模来预测阈值电压分布的平均电压。例如，一个参考电压可以是两个默认读取电压的平均电压。
读取操作控制器210可以响应于来自主机300的请求而生成用于读取所选择的页的读取命令，并将所生成的读取命令提供给存储器设备100。备选地，即使没有来自主机300的请求，读取操作控制器210也可以向存储器设备100提供读取命令，该读取命令用于读取所选择的页以执行后台操作。换句话说，当存储器设备100处于空闲状态时，其中存储器设备100不根据来自主机300的请求执行操作，读取操作控制器210可以向存储器设备100提供读取命令，该读取命令用于读取选择的页以执行后台操作。
基于从存储器设备100接收的读取数据，单元状态确定器220可以生成表示存储器单元退化程度的单元状态信息。单元状态确定器220可以将生成的单元状态信息提供给读取回收控制器250。
如上所述，并且参考图1，单元状态确定器220可以基于(在耦合到所选择的字线的存储器单元中的)通过参考电压读取为第一存储器单元的存储器单元的数目与对应于参考电压的参考数目之间的差值，计算存储器单元退化程度。具体地，单元状态确定器220可以计算与所选择的存储器单元可以具有的多个状态中的至少一个状态相对应的存储器单元退化程度。
错误校正器230可以对从存储器设备100接收的读取数据执行错误校正解码。当在读取数据中包括的错误比特的数目小于或等于通过执行错误校正解码获得的可错误校正比特的数目时，错误校正器230可以确定已经通过了读取操作。当在读取数据中包括的错误比特的数目大于由于执行错误校正解码而导致的可错误校正比特的数目时，错误校正器230可以确定读取操作已经失败。
错误校正器230可以基于通过执行错误校正解码而获得的结果来计算比特错误率，该比特错误率是在读取数据中包括的错误比特的比率。错误校正器230可以生成表示读取数据的比特错误率的比特错误信息。错误校正器230可以将所生成的比特错误信息提供给读取回收控制器250。
读取计数器240可以对针对每个存储器块执行读取操作的次数进行计数。读取计数器240可以生成表示目标块的读取计数的读取计数信息。读取计数器240可以将所生成的读取计数信息提供给读取回收控制器250。
读取回收控制器250可以将与目标块相对应的单元状态信息与第一阈值进行比较，并且基于比较结果，可以向存储器设备100提供用于执行将存储在目标块中的数据复制到另一块的读取回收操作的命令。第一阈值可以是用于确定存储器单元退化程度是否在正常范围内的阈值退化程度。
具体地，为了执行读取回收操作，读取回收控制器250可以向存储器设备100提供用于读取存储在目标块中的数据的读取命令。读取回收控制器250可以向存储器设备100提供用于将从目标块读取的数据存储在不同块中的程序命令。
读取回收控制器250可以根据将(使用单元状态信息中包括的至少一个存储器单元退化程度来确定的)样本值与第一阈值进行比较而获得的结果,确定是否要对目标块执行读取回收操作。读取回收控制器250可以确定样本值包括存储器单元退化程度的最小值、平均值、中间值和最大值。
当采样值大于第一阈值时，读取回收控制器250可以向存储器设备100提供用于对目标块执行读取回收操作的命令。相反，当采样值小于或等于第一阈值时，读取回收控制器250可以不向存储器设备100提供用于对目标块执行读取回收操作的命令。
在另一实施例中，读取回收控制器250可以将与目标块相对应的比特错误信息与第二阈值进行比较，并且根据比较结果向存储器设备100提供用于对目标块执行读取回收操作的命令。第二阈值可以是用于确定比特错误率是否在正常范围内的阈值错误率。
具体地，当包括比特错误信息的比特错误率大于第二阈值时，读取回收信息250可以向存储器设备100提供用于对目标块执行读取回收操作的命令。相反，当比特错误率小于或等于第二阈值时，读取回收控制器250可以不向存储器设备100提供用于对目标块执行读取回收操作的命令。
在另一实施例中，读取回收控制器250可以将目标块上的读取计数信息与第三阈值进行比较，并且向存储器设备100提供用于对目标块执行读取回收操作的命令。
具体地，当在读取计数信息中包括的目标块的读取计数大于第三阈值时，读取回收控制器250可以选择目标块作为读取回收候选块。当在读取计数信息中包括的目标块的读取计数小于或等于第三阈值时，读取回收控制器250可以不选择目标块作为读取回收候选块。第三阈值可以是用于选择读取回收候选块的阈值计数。
读取回收控制器250可以基于通过将与目标块相对应的单元状态信息与第一阈值进行比较而获得的结果以及通过将与目标块相对应的比特错误信息与第二阈值进行比较而获得的结果，在选择读取回收候选块之后确定是否要执行读取回收操作。
当基于单元状态信息确定的样本值大于第一阈值时，读取回收控制器250可以向存储器设备100提供用于对被选择为读取回收候选块的目标块执行读取回收操作的命令。
当在比特错误信息中包括的比特错误率大于第二阈值时，读取回收控制器250可以向存储器设备100提供用于对被选择为读取回收候选块的目标块执行读取回收操作的命令。
相反，如果样本值小于或等于第一阈值并且比特错误率小于或等于第二阈值，则读取回收控制器250可以不向存储器设备100提供用于对被选择为读取回收候选块的目标块执行读取回收操作的命令。
因此，即使当读取计数超过阈值时，读取回收控制器250不对存储器单元退化程度和比特错误率均小于或等于阈值的存储器块执行读取回收操作，从而可以防止执行不必要的读取回收操作。
图9是示出根据本公开的一个实施例的由图8所示的读取操作控制器控制的读取操作的示图。
参考图9，为说明方便起见，假设并描述了其中每个存储器块包括第一至第四字线WL1至WL4的情况。存储器块中包括的字线的数目不限于该实施例。
物理地址PBA1至PBAn的第一至第n(n是大于1的自然数)可以是与每个存储器块的字线相对应的物理页的地址。例如，第一物理地址PBA1可以是与第一存储器块BLK1的第一字线WL1相对应的物理页P_P1的地址。第二物理地址PBA2可以是与第一存储器块BLK1的第二字线WL2相对应的物理页P_P2的地址。以这种方式，第n物理地址PBAn可以是与第z存储器块BLKz的第四字线WL4相对应的物理页P_P4的地址。
读取操作控制器可以基于物理块地址(PBA)来控制存储器设备以顺序地读取在存储器设备的所有存储器块BLK1至BLKz中包括的物理页。当基于PBA执行读取操作时，可以对在存储器块中包括的所有物理页执行读取操作，而不管数据是否已经存储在每个物理页中。当存储器设备处于空闲状态时，在该状态下存储设备不响应来自主机的请求执行操作，读取操作控制器可以基于PBA控制存储器设备以顺序读取物理页，以执行后台操作。
图10是示出根据本公开的另一实施例的由图8所示的读取操作控制器控制的读取操作的示图。
参照图10，每个存储器块可以存储与第一至第四逻辑页L_P1至L_P4相对应的数据。可以根据在存储器块中包括的字线的数目和由耦合到字线的存储器单元存储的数据比特的数目，不同地确定与每个存储器块相对应的逻辑页的数目。
例如，当存储器块包括两个字线，并且存储器块的存储器单元是用于存储两个数据比特的多级单元(MLC)时，存储器块可以存储与四个逻辑页相对应的数据。参照图7，耦合到一条字线的存储器单元可以构成一个物理页，并且一个物理页可以对应于两个逻辑页。
可以确定由主机提供的数据的逻辑地址，而与存储数据的物理地址无关。在图10中，第一逻辑地址LBA1可以是第一存储器块BLK1的第三逻辑页L_P3的地址。第二逻辑地址LBA2可以是第三存储器块BLK3的第一逻辑页L_P1的地址。
读取操作控制器可以控制存储器设备100以顺序读取与存储数据的所有逻辑块地址(LBA)相对应的逻辑页。当存储器设备处于空闲状态时，在该状态下存储器设备不响应来自主机的请求执行操作，读取操作控制器可以基于LBA控制存储器设备顺序地读取逻辑页，以执行后台操作。
与图9不同，当基于LBA执行读取操作时，可以仅对存储有数据的逻辑页执行读取操作。
图11是示出初始阈值电压分布的示图。
参照图11，曲线图的水平轴线表示存储器单元的阈值电压，曲线图的竖直轴线表示存储器单元的数目。
在图11中，假设并描述了耦合到所选择的字线的存储器单元是MLC的情况。每个MLC可以被编程为具有擦除状态E和第一至第三编程状态P1至P3之中的任何一个状态。对于每个状态，可以以相同的比率对MLC进行编程。因此，存储器单元可以以25％的比率编程为总共四个状态E、P1、P2和P3中的任何一个状态。当假设存储器单元的总数目是1000时，属于与每个状态相对应的阈值电压分布的存储器单元的数目可以是250。
在图11中，对应于每个状态的阈值电压分布可以是在存储器单元退化发生之前存储器单元具有的初始阈值电压分布。初始阈值电压分布可以通过高斯建模来预测。在另一示例中，基于高斯建模的初始阈值电压分布的变化可以是预定值。可以如下确定用于高斯建模的初始阈值电压分布的平均值。
具体地，平均电压mean_E、mean_P1、mean_P2和mean_P3可以是与擦除状态E和第一至第三编程状态P1至P3相对应的阈值电压分布。可以基于默认读取电压Vr1至Vr3，使用高斯建模来预测平均电压mean_E、mean_P1、mean_P2和mean_P3。
例如，可以将与第一编程状态P1相对应的阈值电压分布的平均电压mean_P1预测为两个相邻的默认读取电压Vr1和Vr2的平均值。可以基于平均电压mean_E和第一默认读取电压Vr1之间的距离等于平均电压mean_P1和第一默认读取电压Vr1之间的距离这一事实，预测与擦除状态E相对应的阈值电压分布的平均电压mean_E。换句话说，可以基于以下事实来预测平均电压mean_E：平均电压mean_E和平均电压mean_P1的平均电压是第一默认读取电压Vr1。其他平均电压mean_P2和mean_P3也可以以相同的方式预测。
当属于每个阈值电压分布的存储器单元的数目是250时，阈值电压分布遵循高斯分布，因此，属于比阈值电压分布的平均电压低的阈值电压间隔的存储器单元的数目可以是125。属于比阈值电压分布的平均电压高的阈值电压间隔的存储器单元的数目可以是125。
在图11中，a1至a5可以表示在具有通过高斯建模预测的初始阈值电压分布的存储器单元中属于使用多个参考电压划分的电压间隔的存储器单元的数目。多个参考电压可以是与相应的初始阈值电压分布相对应的平均电压mean_E、mean_P1、mean_P2和mean_P3。
作为属于比平均电压mean_E低的阈值电压间隔的存储器单元的数目，a1可以是125。a2可以是250，它是属于比平均电压mean_E高的阈值电压区间的存储器单元的数目125和属于比平均电压mean_P1低的阈值电压区间的存储器单元的数目125之和。以这种方式，a3和a4中的每一个可以是250。作为阈值电压高于平均电压mean_P3的存储器单元的数目，a5可以是125。
图12是示出向左偏移的所测量的阈值电压分布的示图。
参照图12，当执行存储器单元的保持时，当在存储器单元的陷阱区域中充电的电荷被放电时，存储器单元的阈值电压降低，并且所测量的存储器单元的阈值电压分布可以比图11所示的初始阈值电压分布进一步向左偏移。
因此，所测量的阈值电压分布的平均电压mean_E’、mean_P1’、mean_P2’和mean_P3’也可以比初始阈值电压分布的平均电压mean_E、mean_P1、mean_P2和mean_P3进一步向左偏移。
属于区域S1至S4的存储器单元可以是其阈值电压从比平均电压mean_E’、mean_P1’、mean_P2’和mean_P3’高的电平分别降低到比平均电压mean_E、mean_P1、mean_P2和mean_P3低的电平的存储器单元。例如，属于区域S1的存储器单元可以是其阈值电压从高于平均电压mean_E’的电平降低到低于平均电压mean_E的电平的存储器单元。
可以分别使用属于区域S1至S4的存储器单元的数目来预测相应的阈值电压分布的平均电压向左偏移的程度。阈值电压分布的平均电压偏移的程度可以用作用于确定存储器单元退化程度的数据。稍后将在图13中描述用于计算属于区域S1至S4的存储器单元的数目的方法。
例如，由于属于区域S1的存储器单元的数目为50，在区域S1至S4中该数目最大，因此可以确定属于与擦除状态E’相对应的阈值电压分布的存储器单元退化程度最大。由于区域S1至S4中，属于区域S3的存储器单元的数目是30，这是最低的，因此可以确定属于与第二编程状态P2’相对应的阈值电压分布的存储器单元退化程度在四个分布中最小。
图13是示出基于图12的存储器单元退化程度的计算的示图。
参照图13，可以通过在由参考电压读取为开启单元的存储器单元的数目和与参考电压相对应的参考数目之间的差值来获得存储器单元退化程度。参考数目可以是通过高斯建模预测的、在具有初始阈值电压分布的存储器单元中待被参考电压读取为开启单元的存储器单元的数目。
备选地，可以通过由参考电压读取为关闭单元的存储器单元的数目和与参考电压相对应的参考数目之间的差值来获得存储器单元退化程度。参考数目可以是通过高斯建模预测的、在具有初始阈值电压分布的存储器单元中待被参考电压读取为关闭单元的存储器单元的数目。
在图13中，将基于通过参考值读取为开启单元的存储器单元的数目来描述存储器单元退化程度的计算。
b1至b5可以表示属于电压间隔的存储器单元的数目，该电压间隔是基于其中已经发生退化的存储器单元的分布阈值电压而使用多个参考电压划分的。多个参考电压可以是与相应的初始阈值电压分布相对应的平均电压mean_E、mean_P1、mean_P2和mean_P3。
作为示例，在与所选择的字线耦合的存储器单元中被参考电压mean_E读取为开启单元的存储器单元的数目b1可以是175。被参考电压mean_P1读取为开启单元的存储器单元的数目b1+b2可以是415。被参考电压mean_P2读取为开启单元的存储器单元的数目b1+b2+b3可以是655。通过参考电压mean_P3读取为开启单元的存储器单元的数目b1+b2+b3+b4可以为915。
在各种实施例中，可以基于耦合到所选择的字线的多个所选择的存储器单元的多个参考电压来确定参考数目。所选择的存储器单元的数目可以是1000，并且多个参考电压可以是与擦除状态以及第一至第三编程状态相对应的电压。对应于擦除状态的参考电压可以是mean_E，并且对应于mean_E的参考数目可以是125。对应于第一编程状态的参考电压可以是mean_P1，并且对应于mean_P1的参考数可以是375。对应于第二编程状态的参考电压可以是mean_P2，并且对应于mean_P2的参考数目可以是625。对应于第三编程状态的参考电压可以是mean_P3，并且对应于mean_P3的参考数目可以是875。在后面的段落中将描述用于计算与每个参考电压相对应的参考数目的方法。
在耦合到所选择的字线的、具有通过高斯建模预测的初始阈值电压分布的存储器单元之中，被参考电压mean_E读取为开启单元的存储器单元的数目a1可以是125。在具有初始化阈值电压分布的存储器单元中被参考电压mean_P1读取为开启单元的存储器单元的数目a1+a2可以是375。在具有初始化阈值电压分布的存储器单元中被参考电压mean_P2读取为开启单元的存储器单元的数目a1+a2+a3可以是625。在具有初始化阈值电压分布的存储器单元中被参考电压mean_P3读取为开启单元的存储器单元的数目a1+a2+a3+a4可以是875。
属于与擦除状态E’相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是50，其为由参考电压mean_E读取为开启单元的存储器单元的数目175和与参考电压mean_E相对应的参考数目125之间的差值。属于区域S1的存储器单元的数目可以是50。
属于与第一编程状态P1’相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是40，其为由参考电压mean_P1读取为开启单元的存储器单元的数目415和与参考电压mean_P1相对应的参考数目375之间的差值。属于区域S2的存储器单元的数目可以是40。
属于与第二编程状态P2’相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是30，其为由参考电压mean_P2读取为开启单元的存储器单元的数目655和与参考电压mean_P2相对应的参考数目625之间的差值。属于区域S3的存储器单元的数目可以是30。
属于与第三编程状态P3’相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是40，其为由参考电压mean_P3读取为开启单元的存储器单元的数目915和与参考电压mean_P3相对应的参考数目875之间的差值。属于区域S4的存储器单元的数目可以是40。
图14是示出向右偏移的所测量的阈值电压分布的示图。
参照图14，当存储器单元受到干扰影响时，当电荷在存储器单元的陷阱区域中充电时，存储器单元的阈值电压增加，并且所测量的存储器单元的阈值电压分布可以比图11所示的初始阈值电压分布进一步向右偏移。当将电压施加到耦合到存储器单元的字线时，可能发生干扰。
因此，在图14中，所测量的阈值电压分布的平均电压mean_E”、mean_P1”、mean_P2”和mean_P3”可以比初始阈值电压分布的平均电压mean_E、mean_P1、mean_P2和mean_P3向右偏移。
属于区域S1’至S4’的存储器单元可以是其阈值电压从比平均电压mean_E、mean_P1、mean_P2和mean_P3的电平低的电平降低到比平均电压mean_E、mean_P1、mean_P2，和mean_P3的电平高的电平的存储器单元。例如，属于区域S1’的存储器单元可以是其阈值电压从比平均电压mean_E”的电平低的电平减小到比平均电压mean_E的电平高的电平的存储器单元。
可以分别通过属于区域S1’至S4’的存储器单元的数目来预测相应的阈值电压分布的平均电压向右偏移的程度。阈值电压分布的平均电压偏移的程度可以用作用于确定存储器单元退化程度的数据。稍后将在图15中描述用于计算属于区域S1’至S4’的存储器单元的数目的方法。
例如，由于属于区域S4’的存储器单元的数目是60，这在区域S1’至S4’中是最高的，因此可以确定属于与第三编程状态P3”相对应的阈值电压分布的存储器单元的退化程度最大。由于在区域S1’至S4’中属于区域S1’的存储器单元的数目是40，这是最小的，因此可以确定属于与擦除状态E”相对应的阈值电压分布的存储器单元的退化程度最小。
图15是示出基于图14的存储器单元退化程度的计算的示图。
参照图15，类似于图13，将基于通过参考电压读取为开启单元的存储器单元的数目来描述存储器单元退化程度的计算。
c1至c5可以是分别属于电压间隔的存储器单元的数目，该电压间隔基于其中已经发生退化的存储器单元的阈值电压分布使用多个参考电压来划分。多个参考电压可以是与相应的初始阈值电压分布相对应的平均电压mean_E、mean_P1、mean_P2和mean_P3。
在耦合到所选择的字线的存储器单元中被参考电压mean_E读取为开启单元的存储器单元的数目c1可以是85。被参考电压mean_P1读取为开启单元的存储器单元的数目c1+c2可以是330。被参考电压mean_P2读取为开启单元的存储器单元的数目c1+c2+c3可以是575。被参考电压mean_P3读取为开启单元的存储器单元的数目c1+c2+c3+c4可以是815。
对应于相应参考电压的参考数目可以等于图13中所示的参考数目。
属于与擦除状态E”相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是-40，其为在通过参考电压mean_E读取为开启单元的存储器单元的数目85和与参考电压mean_E对应的参考数目125之间的差值。属于区域S1’的存储器单元的数目可以是40。
属于与第一编程状态P1”相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是-45，其为通过参考电压mean_P1读取为开启单元的存储器单元的数目330和与参考电压mean_P1相对应的参考数目375之间的差值。属于区域S2’的存储器单元的数目可以是45。
属于与第二编程状态P2’相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是-50，其为通过参考电压mean_P2读取为开启单元的存储器单元的数目575和与参考电压mean_P2相对应的参考数目625之间的差值。属于区域S3’的存储器单元的数目可以是50。
属于与第三编程状态P3’相对应的阈值电压分布的存储器单元的存储器单元退化程度可以是-60，其为通过参考电压mean_P3读取为开启单元的存储器单元的数目815和与参考电压mean_P3对应的参考数目875之间的差值。属于区域S4’的存储器单元的数目可以是60。
当基于开启单元计算存储器单元退化程度时，与图13相比，可以看出，当存储器单元退化程度为正值时，所测量的阈值电压分布比初始阈值电压分布进一步向左偏移。另外，可以看出，当存储器单元退化程度为负值时，所测量的阈值电压分布比初始阈值电压分布进一步向右偏移。
图16是示出根据本公开的一个实施例的用于执行读取回收操作的条件的示图。
参照图16，根据通过比较存储器单元退化程度和第一阈值获得的结果以及通过比较比特错误率和第二阈值获得的结果，可以对目标块执行读取回收操作。第一阈值可以是用于确定存储器单元退化程度是否在正常范围内的阈值退化程度。阈值退化程度可以是用于根据存储器单元退化程度确定存储器块是否是待对其执行读取回收操作的目标块的参考值。第二阈值可以是用于确定比特错误率是否在正常范围内的阈值错误率。阈值错误率可以是用于根据比特错误率确定存储器块是否是待对其执行读取回收操作的目标块的参考值。可以通过从耦合到在目标块中所包括的所选择的字线的存储器单元读取数据来获得存储器单元退化程度。可以通过对所读取的数据进行错误校正解码来获得比特错误率。
在各种实施例中，可以基于通过将使用至少一个存储器单元退化程度确定的样本值与第一阈值进行比较而获得的结果来执行对目标块的读取回收操作。样本值可以包括至少一个存储器单元退化程度的最小值、平均值、中间值和最大值。备选地，样本值可以是通过将至少一个存储器单元退化程度代入用于适当地反映目标块退化的状态的等式而计算出的值。
当存储器单元退化程度大于第一阈值时或当比特错误率大于第二阈值时，可以对目标块执行读取回收操作。当存储器单元退化程度小于或等于第一阈值时，或者当比特错误率小于或等于第二阈值时，可以不对目标块执行读取回收操作。第一阈值可以是用于确定存储器单元退化程度是否在正常范围内的阈值退化值。第二阈值可以是用于确定比特错误率是否在正常范围内的阈值错误率。
在图16中，可以确定执行读取回收操作的条件，而与目标块的读取计数无关。
图17是示出根据本公开的一个实施例的用于执行读取回收操作的条件的示图。
参照图17，与图16相比，可以通过考虑目标块的读取计数来执行读取回收操作。当目标块的读取计数小于或等于第三阈值时，可以不对目标块执行读取回收操作。第三阈值可以是用于确定读取计数是否在正常范围内的阈值计数。阈值计数可以是用于根据读取计数确定存储器块是否是待对其执行读取回收操作的块的参考值。
当目标块的读取计数大于第三阈值时，可以选择目标块作为读取回收候选块。可以根据通过比较存储器单元退化程度和第一阈值得到的结果以及通过比较比特错误率和第二阈值得到的结果，以与参照图16描述的相同的方式，执行对被选择为读取回收候选块的目标块的读取回收操作。
图18是示出根据本公开的一个实施例的存储设备的操作的流程图。
参考图18，在步骤S1801中，存储设备可以读取耦合至目标块的所选择的字线的存储器单元。
在步骤S1803中，存储设备可以通过比较读取结果和高斯建模结果来计算目标块的存储器单元退化程度。高斯建模结果可以是通过高斯建模预测的参考数目。
在步骤S1805中，当存储器单元退化程度大于阈值时，存储设备可以对目标块执行读取回收操作。阈值可以是阈值退化程度。
图19是详细示出图18的流程图。
参考图19，在步骤S1901中，存储设备可以读取耦合至目标块的所选择的字线的存储器单元。存储设备可以通过使用多个参考电压中的至少一个参考电压来读取耦合到所选择的字线的存储器单元。多个参考电压可以是分别与存储器单元的擦除状态和多个编程状态相对应的初始阈值电压分布的平均电压。
在步骤S1903中，存储设备可以通过将被读取为第一存储器单元的存储器单元的数目与通过高斯建模预测的参考数目进行比较来计算存储器单元退化程度。第一存储器单元可以是开启单元和关闭单元中的任何一者。
在步骤S1905中，存储设备可以确定存储器单元退化程度是否大于阈值。作为确定结果，当存储器单元退化程度大于阈值时，操作进入步骤S1907。当存储器单元退化程度小于或等于阈值时，操作结束。在各种实施例中，存储设备可以将基于至少一个存储器单元退化程度确定的样本值与阈值进行比较。
在步骤S1907中，存储设备可以将存储在目标块中的数据复制到另一块。
图20是示出根据本公开的另一实施例的存储设备的操作的流程图。
参照图20，在步骤S2001中，存储设备可以读取耦合至目标块的字线的存储器单元。
在步骤S2003中，存储设备可以通过将被读取为第一存储器单元的存储器单元的数目与通过高斯建模预测的参考数目进行比较来计算存储器单元退化程度。
在步骤S2005中，存储设备可以基于读取数据来计算比特错误率。
在步骤S2007中，存储设备可以计算目标块的读取计数。可以独立地执行步骤S2003、S2005和S2007。因此，步骤的执行顺序可以改变。备选地，这些步骤可以同时执行。
在步骤S2009中，存储设备可以确定读取计数是否大于第三阈值。作为确定结果，当读取计数大于第三阈值时，操作进行到步骤S2011。当读取计数小于或等于第三阈值时，操作结束。
在步骤S2011中，存储设备可以确定存储器单元退化程度是否大于第一阈值。作为确定结果，当存储器单元退化程度大于第一阈值时，操作进入步骤S2015。当存储器单元退化程度小于或等于第一阈值时，操作进入步骤S2013。
在步骤S2013中，存储设备可以确定比特错误率是否大于第二阈值。作为确定结果，当比特错误率大于第二阈值时，操作进行到步骤S2015。当比特错误率小于或等于第二阈值时，操作结束。
步骤S2011和S2013的确定顺序可以颠倒。
在步骤S2015中，存储设备可以将存储在目标块中的数据复制到另一块。
图21是示出图1所示的存储器控制器的另一实施例的示图。
参照图21，存储器控制器1000被耦合到主机和存储器设备。存储器控制器1000被配置为响应于从主机接收的请求来访问存储器设备。例如，存储器控制器1000被配置为控制存储器设备的读取、编程、擦除和后台操作。存储器控制器1000被配置为提供存储器设备和主机之间的接口。存储器控制器1000被配置为驱动用于控制存储器设备的固件。
存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可以被配置为在存储器控制器1000的组件之间提供通道。
处理器1010可以控制存储器控制器1000的整体操作，并且执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且可以通过存储器接口1060与存储器设备通信。另外，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为工作存储器、高速缓冲存储器或缓冲存储器来控制存储设备的操作。
处理器1010可以执行闪速转换层(FTL)的功能。处理器1010可以将由主机提供的逻辑块地址(LBA)通过FTL转换为物理块地址(PBA)。FTL可以使用映射表来接收LPA，以将其转换为PBA。根据映射单元，存在FTL的几种地址映射方法。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。
处理器1010被配置为随机化从主机接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机接收的数据。随机化数据被提供作为待存储到存储器设备以在存储器单元阵列中进行编程的数据。
在读取操作中，处理器1010被配置为对从存储器设备接收的数据进行随机化。例如，处理器1010可以使用去随机化种子来对从存储器设备接收的数据进行去随机化。经去随机化的数据可以被输出到主机。
在一个实施例中，处理器1010可以通过驱动软件或固件来执行随机化和去随机化。
存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可以执行ECC操作。ECC电路1030可以对待通过存储接口1060写入存储器设备中的数据执行ECC编码。经ECC编码的数据可以通过存储器接口1060传送到存储器设备。ECC电路1030可以对通过存储器接口1060从存储器设备接收的数据执行ECC解码。在一个示例中，ECC电路1030可以被包括作为存储器接口1060中的存储器接口1060的组件。
主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用各种通信方式中的至少一种与主机通信，各种通信方式诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪速存储(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)和减载DIMM(LRDIMM)。
缓冲器控制电路1050被配置为在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置为在处理器1010的控制下与存储器设备通信。存储器接口1060可以通过通道与存储器设备传送命令、地址和数据。
在一个示例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。
在一个示例中，处理器1010可以通过使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000中的非易失性存储器设备(例如，只读存储器(ROM))加载代码。在另一示例中，处理器1010可以通过存储器接口1060从存储器设备加载代码。
在一个示例中，存储器控制器1000的总线1070可以被划分为控制总线和数据总线。数据总线可以被配置为传输存储器控制器1000中的数据，并且控制总线可以被配置为传输存储器控制器1000中的诸如命令和地址的控制信息。数据总线和控制总线彼此分离，并且可能不会相互干扰或影响。数据总线可以耦合到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可以耦合到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图22是示出根据本公开的一个实施例的应用了存储设备的存储器卡系统的框图。
参照图22，存储器卡系统2000包括存储器控制器2100、存储器设备和连接器2300。
存储器控制器2100被耦合到存储器设备2200。存储器控制器2100被配置为访问存储器设备2200。例如，存储器控制器2100被配置为控制存储器设备2200的读取、写入、擦除和后台操作。存储器控制器2100被配置为提供存储器设备2200和主机之间的接口。存储器控制器2100被配置为驱动用于控制存储器设备2200的固件。可以与参考图1描述的存储器控制器200相同地实现存储器控制器2100。
在一个示例中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。
存储器控制器2100可以通过连接器2300与外部设备通信。存储器控制器2100可以根据特定的通信协议与外部设备(例如，主机)进行通信。在一个示例中，存储器控制器2100可以通过各种通信协议中的至少一种与外部设备通信，所述各种通信协议诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI Express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪速存储(UFS)、Wi-Fi、蓝牙和NVMe。
在一个示例中，可以用各种非易失性存储器设备来实现存储器设备2200，各种非易失性存储器设备诸如电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻性RAM(ReRAM)、铁电RAM(FRAM)和自旋扭矩传递磁性RAM(STT-MRAM)。
存储器控制器2100和存储器设备2200可以被集成到单个半导体设备中，以构成存储器卡。例如，存储器控制器2100和存储器设备2200可以构成诸如PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、存储器棒、多媒体卡(MMC、RS-MMC、MMCmicro和eMMC)、SD卡(SD、miniSD、微型SD和SDHC)和通用闪速存储(UFS)之类的存储卡。
图23是示例性地示出根据本公开的一个实施例的应用了存储设备的固态驱动器(SSD)系统的框图。
参照图23，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并通过功率连接器3002接收功率PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
在一个实施例中，SSD控制器3210可以用作参照图1描述的存储器控制器200。
SSD控制器3210可以响应于从主机3100接收到的信号SIG来控制多个闪速存储器3221至322n。在一个示例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由接口中的至少一个接口定义的信号，该接口诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI Express(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪速存储(UFS)、WI-FI、蓝牙和NVMe。
辅助电源3230通过功率连接器3002耦合到主机3100。当来自主机3100的供电不平稳时，辅助电源3230可以提供SSD 3200的功率。在一个示例中，辅助电源3230可以位于SSD3200中，或者位于SSD 3200的外部。例如，辅助电源3230可以位于主板上，并且向SSD 3200提供辅助电源。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221到322n接收的数据，或者临时存储闪速存储器3221到322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
图24是示出根据本公开的一个实施例的应用了存储设备的用户系统的框图。
参照图24，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以驱动在用户系统4000中包括的组件、操作系统(OS)、用户程序等。在示例中，应用处理器4100可以包括用于控制在用户系统4000中包括的组件、接口、图形引擎等的控制器。应用处理器4100可以被提供为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM之类的易失性随机存取存储器，或者诸如PRAM、ReRAM、MRAM和FRAM之类的非易失性随机存取存储器。在一个示例中，可以通过基于层叠封装(PoP)对应用处理器4100和存储器模块4200进行封装来将应用处理器4100和存储模块4200提供为一个半导体封装。
网络模块4300可以与外部设备通信。在一个示例中，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙和Wi-Fi。在一个示例中，网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。备选地，存储模块4400可以将存储在其中的数据传输到应用处理器4100。在一个示例中，存储模块4400可以用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、NAND闪存，NOR闪存、或具有三维结构的NAND闪存。在一个示例中，存储模块4400可以被提供为可移动驱动器，诸如用户系统4000的存储器卡或外部驱动器。
在一个示例中，存储模块4400可以包括多个非易失性存储器设备，并且多个非易失性存储器设备可以与参照图1描述的存储器设备100相同地操作。存储模块4400可以与参考图1描述的存储设备50相同地操作。
用户接口4500可以包括用于向应用处理器4100输入数据或命令或向外部设备输出数据的接口。在一个示例中，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器和监视器。
根据本公开，可以提供一种具有改进的磨损均衡性能的存储设备及其操作方法。

Claims (20)

1.一种存储器控制器，所述存储器控制器用于控制包括多个存储器块的存储器设备，所述存储器控制器包括：
读取操作控制器，所述读取操作控制器被配置为控制所述存储器设备以通过使用多个参考电压中的至少一个参考电压，读取所述多个存储器块中的第一块的所选择的存储器单元；
单元状态确定器，所述单元状态确定器被配置为将在所述所选择的存储器单元中的、被读取为第一存储器单元的存储器单元的数目和与所述至少一个参考电压相对应的参考数目进行比较，并且生成单元状态信息，所述单元状态信息指示与多个状态中的至少一个状态相对应的存储器单元退化程度；以及
读取回收控制器，所述读取回收控制器被配置为基于所述存储器单元退化程度与阈值退化程度之间的比较，控制所述存储器设备以将存储在所述第一块中的数据复制到从所述多个存储器块中选择的第二块。
2.根据权利要求1所述的存储器控制器，其中所述单元状态确定器将多个参考数目中的所述参考数目与被读取为所述第一存储器单元的所述存储器单元的所述数目进行比较，并且
其中所述多个参考数目基于所述所选择的存储器单元的所述数目和所述多个参考电压而被确定。
3.根据权利要求2所述的存储器控制器，其中所述第一存储器单元是开启单元或关闭单元中的一者。
4.根据权利要求1所述的存储器控制器，其中所述多个参考电压是与所述多个状态相对应的初始阈值电压分布的平均电压。
5.根据权利要求1所述的存储器控制器，其中所述多个参考电压是用于区分所述多个状态的默认读取电压。
6.根据权利要求1所述的存储器控制器，其中所述单元状态确定器使用被读取为所述第一存储器单元的所述存储器单元的所述数目与所述参考数目之间的差来计算所述存储器单元退化程度。
7.根据权利要求1所述的存储器控制器，其中当基于所述存储器单元退化程度确定的样本值大于所述阈值退化程度时，所述读取回收控制器控制所述存储器设备以将存储在所述第一块中的所述数据复制到所述第二块中。
8.根据权利要求7所述的存储器控制器，其中所述读取回收控制器确定：所述采样值包括所述存储器单元退化程度的最小值、平均值、中间值和最大值。
9.根据权利要求1所述的存储器控制器，还包括错误校正器，所述错误校正器被配置为：对从所述所选择的存储器单元读取的数据执行错误校正解码，并且基于通过执行所述错误校正解码而获得的结果，生成表示比特错误率的比特错误信息。
10.根据权利要求9所述的存储器控制器，其中所述读取回收控制器基于通过将所述比特错误率与阈值错误率进行比较而获得的结果，控制所述存储器设备以将存储在所述第一块中的所述数据复制到所述第二块。
11.根据权利要求1所述的存储器控制器，其中当所述存储器设备处于空闲状态时，所述读取操作控制器控制所述存储器设备以读取存储数据所在的多个逻辑页，以及
其中所述多个逻辑页包括至少一个逻辑页，所述至少一个逻辑页对应于包括所述所选择的存储器单元的物理页。
12.根据权利要求1所述的存储器控制器，其中当所述存储器设备处于空闲状态时，所述读取操作控制器控制所述存储器设备以读取在所有所述多个存储器块中包括的物理页，以及
其中所述物理页中的一个物理页包括所述所选择的存储器单元。
13.一种存储器控制器，所述存储器控制器用于控制包括多个存储器块的存储器设备，所述存储器控制器包括：
读取操作控制器，所述读取操作控制器被配置为控制所述存储器设备以通过使用多个参考电压中的至少一个参考电压，读取所述多个存储器块中的第一块的所选择的存储器单元；
单元状态确定器，所述单元状态确定器被配置为将在所述所选择的存储器单元中的、由所述至少一个参考电压读取为第一存储器单元的存储器单元的数目和与所述至少一个参考电压相对应的参考数目进行比较，并且生成单元状态信息，所述单元状态信息指示与多个状态中的至少一个状态相对应的存储器单元退化程度；
读取计数器，所述读取计数器被配置为生成指示读取计数的读取计数信息，所述读取计数是对所述第一块执行读取操作的次数；
错误校正器，所述错误校正器被配置为：对从所述所选择的存储器单元读取的数据进行错误校正解码，并且基于所述错误校正解码的结果，生成指示比特错误率的比特错误信息；以及
读取回收控制器，所述读取回收控制器被配置为：当所述读取计数大于阈值计数时，基于通过将所述单元状态信息与阈值退化程度进行比较而获得的结果以及通过将所述比特错误信息与阈值错误率进行比较而获得的结果，控制所述存储器设备以将存储在所述第一块中的数据复制到所述多个存储器块中的第二块。
14.根据权利要求13所述的存储器控制器，其中所述单元状态确定器将与所述至少一个电压相对应的所述参考数目与被读取为所述第一存储器单元的所述存储器单元的所述数目进行比较，
其中所述多个参考电压是分别与所述多个状态相对应的初始阈值电压分布的平均电压，
其中所述第一存储器单元是开启单元和关闭单元中的任何一者。
15.一种存储设备，包括：
存储器设备，所述存储器设备包括多个存储器块，每个存储器块具有多个存储器单元；以及
存储器控制器，所述存储器控制器被配置为：控制所述存储器设备以通过使用多个参考电压中的至少一个参考电压来读取所述多个存储器块中的第一块的所选择的存储器单元；基于通过将在所述所选择的存储器单元中的、由所述至少一个参考电压读取为第一存储器单元的存储器单元的数目和与所述至少一个参考电压相对应的参考数目进行比较而获得的结果，计算与多个状态中的至少一个状态相对应的存储器单元退化程度；并且根据通过将基于与所述至少一种状态相对应的所述存储器单元退化程度确定的样本值与阈值退化程度进行比较而获得的结果，控制所述存储器设备以将存储在所述第一块中的数据复制到所述多个存储器块中的第二块。
16.根据权利要求15所述的存储器设备，其中所述参考数目是多个参考数目中的、与至少一个电压对应的参考数目，所述多个参考数目基于所述所选择的存储器单元的数目和所述多个参考电压而被确定，
其中所述多个参考电压是分别与所述多个状态相对应的初始阈值电压分布的平均电压，
其中所述第一存储器单元是开启单元和关闭单元中的任何一者。
17.一种用于操作存储设备的方法，所述存储设备包括多个存储器块，所述方法包括：
通过使用多个参考电压中的至少一个参考电压，读取多个存储器块中的第一块的所选择的存储器单元；
基于通过将在所述所选择的存储器单元中的、由所述至少一个参考电压读取为第一存储器单元的存储器单元的数目和多个参考数目中的、与所述至少一个参考电压相对应的参考数目进行比较而获得的结果，计算与多个状态中的至少一个状态相对应的存储器单元退化程度；以及
基于所述存储器单元退化程度和阈值退化程度之间的比较结果，将存储在所述第一块中的数据复制到所述多个存储器块中的第二块。
18.根据权利要求17所述的方法，其中所述多个参考数目基于所述所选择的存储器单元的数目和所述多个参考电压而被确定，
其中所述多个参考电压是分别与所述多个状态相对应的初始阈值电压分布的平均电压，
其中所述第一存储器单元是开启单元或关闭单元中的一者。
19.根据权利要求17所述的方法，还包括：基于对从所述所选择的存储器单元读取的数据进行错误校正解码的结果，计算比特错误率，
其中所述复制包括：基于所述比特错误率和阈值错误率之间的比较结果，将存储在所述第一块中的所述数据复制到所述第二块。
20.根据权利要求17所述的方法，还包括：计算读取计数，所述读取计数是对所述第一块执行读取操作的次数，
其中所述复制包括：当所述读取计数大于阈值计数时，将存储在所述第一块中的所述数据复制到所述第二块。
CN201911397051.1A 2019-06-04 2019-12-30 存储设备及其操作方法 Withdrawn CN112035055A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190066229A KR20200139573A (ko) 2019-06-04 2019-06-04 저장 장치 및 그 동작 방법
KR10-2019-0066229 2019-06-04

Publications (1)

Publication Number Publication Date
CN112035055A true CN112035055A (zh) 2020-12-04

Family

ID=73575885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911397051.1A Withdrawn CN112035055A (zh) 2019-06-04 2019-12-30 存储设备及其操作方法

Country Status (3)

Country Link
US (1) US11099745B2 (zh)
KR (1) KR20200139573A (zh)
CN (1) CN112035055A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230137485A1 (en) * 2021-11-02 2023-05-04 Silicon Motion, Inc. Data storage device and selecting bad data column method thereof
WO2023220976A1 (zh) * 2022-05-18 2023-11-23 上海江波龙数字技术有限公司 数据存储方法、存储装置及可读存储装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021232223A1 (en) * 2020-05-19 2021-11-25 Yangtze Memory Technologies Co., Ltd. 3d nand flash and operation method thereof
KR102344380B1 (ko) 2021-06-02 2021-12-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 저장 장치 및 그것의 동작 방법
EP4160603A1 (en) * 2021-10-01 2023-04-05 Samsung Electronics Co., Ltd. Storage controller determining error count, method of operating the same, and method of operating storage device including the same
KR102491655B1 (ko) 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153337B2 (en) * 2006-12-11 2015-10-06 Marvell World Trade Ltd. Fatigue management system and method for hybrid nonvolatile solid state memory system
US8495281B2 (en) * 2009-12-04 2013-07-23 International Business Machines Corporation Intra-block memory wear leveling
KR102025193B1 (ko) 2013-02-19 2019-09-25 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
US20160350023A1 (en) * 2014-01-28 2016-12-01 Hewlett Packard Enterprise Development Lp Re-initializing memory arrays
KR102250423B1 (ko) 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
TWI562152B (en) * 2015-05-29 2016-12-11 Phison Electronics Corp Decoding method, memory storage device and memory control circuit unit
US10802936B2 (en) * 2015-09-14 2020-10-13 Hewlett Packard Enterprise Development Lp Memory location remapping and wear-levelling
TWI588834B (zh) * 2016-02-23 2017-06-21 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230137485A1 (en) * 2021-11-02 2023-05-04 Silicon Motion, Inc. Data storage device and selecting bad data column method thereof
US11874737B2 (en) * 2021-11-02 2024-01-16 Silicon Motion, Inc. Data storage device and selecting bad data column method thereof
WO2023220976A1 (zh) * 2022-05-18 2023-11-23 上海江波龙数字技术有限公司 数据存储方法、存储装置及可读存储装置

Also Published As

Publication number Publication date
US20200387313A1 (en) 2020-12-10
KR20200139573A (ko) 2020-12-14
US11099745B2 (en) 2021-08-24

Similar Documents

Publication Publication Date Title
US11099745B2 (en) Storage device and operating method thereof
CN111258793B (zh) 存储器控制器及其操作方法
US11004519B2 (en) Storage device and operating method thereof
US11048585B2 (en) Storage device and operating method thereof
CN111105832B (zh) 存储装置和操作存储装置的方法
CN111177020B (zh) 存储装置及其操作方法
US11133069B2 (en) Memory controller to determine an optimal read voltage, operating method thereof and storage device including the same
CN111352855B (zh) 具有提高的映射更新速度的存储装置及其操作方法
US20210141722A1 (en) Storage device and operating method thereof
US11017865B2 (en) Memory controller determining optimal read voltage and operating method thereof
CN111445939B (zh) 存储装置及其操作方法
CN111192617B (zh) 存储装置及其操作方法
KR20220028300A (ko) 메모리 시스템 및 그 동작 방법
CN112002367A (zh) 存储器装置以及操作该存储器装置的方法
US11055019B2 (en) Storage device and method of operating the same
CN111341372B (zh) 存储装置以及操作存储装置的方法
US20220180953A1 (en) Storage device and operating method thereof
US11625324B2 (en) Storage device for moving valid data to an open memory block based on a valid page list and operating method thereof
CN115586865A (zh) 存储器控制器及其操作方法
CN114496045A (zh) 存储器设备和操作存储器设备的方法
CN114360593A (zh) 存储装置及其操作方法
CN112783435A (zh) 存储设备和操作存储设备的方法
US11699500B2 (en) Storage device and operating method thereof
US11249681B2 (en) Memory controller and storage device having the same
KR20220150147A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201204

WW01 Invention patent application withdrawn after publication