TW202316438A - ３ｄ ｎａｎｄ快閃記憶體及其操作方法 - Google Patents

３ｄ ｎａｎｄ快閃記憶體及其操作方法 Download PDF

Info

Publication number
TW202316438A
TW202316438A TW111148136A TW111148136A TW202316438A TW 202316438 A TW202316438 A TW 202316438A TW 111148136 A TW111148136 A TW 111148136A TW 111148136 A TW111148136 A TW 111148136A TW 202316438 A TW202316438 A TW 202316438A
Authority
TW
Taiwan
Prior art keywords
layer
word line
nand flash
flash memory
pass voltage
Prior art date
Application number
TW111148136A
Other languages
English (en)
Other versions
TWI839021B (zh
Inventor
劉紅濤
蔣頌敏
黃德佳
黃瑩
魏文喆
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202316438A publication Critical patent/TW202316438A/zh
Application granted granted Critical
Publication of TWI839021B publication Critical patent/TWI839021B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Eye Examination Apparatus (AREA)
  • Steering Controls (AREA)

Abstract

一種用於3D NAND快閃記憶體的操作方法包括在寫入操作中將資料寫入到複數條位元線中的未選擇位元線的複數個字線層中的WLn層中；以及在該複數條位元線中的未選擇位元線的該複數個字線層中的至少一個第一WL層上施加第一通過電壓，並且在該複數條位元線中的未選擇位元線的該複數個字線層中的至少一個第二WL層上施加第二通過電壓；其中，第一通過電壓低於第二通過電壓，從而在從驗證階段去除預脈衝階段時縮小了WLn層與該至少一個第一WL層之間的通道電勢差。

Description

3D　NAND快閃記憶體及其操作方法
本發明係指一種用於3D NAND快閃記憶體的操作方法以及3D NAND快閃記憶體，並且更具體地，尤指一種能夠減少3D NAND快閃記憶體的寫入時間和功耗的一種用於3D NAND快閃記憶體的操作方法和3D NAND快閃記憶體。
為了控制寫入操作中的閾值電壓以及實施NAND快閃記憶體中的資料的儲存，廣泛採用了增量步進脈衝編程（increment step pulse program，ISPP）技術。ISPP技術被交錯配置在兩個編程操作之間的閾值電壓的編程驗證階段。NAND快閃記憶體中通過編程驗證階段的儲存單元被執行禁止編程；NAND快閃記憶體中，未通過編程驗證階段的儲存單元則執行至ISPP技術。ISPP技術包括預充電階段和編程階段，其中，預充電階段增強通道的耦合電勢並且減少編程干擾。編程驗證階段通常包括預脈衝階段、讀取階段和預關斷（pre-cutoff）階段，其中，預脈衝階段和預關斷階段用於減少電子的注入。
對於具有垂直通道的3D NAND快閃記憶體而言，為了在編程驗證階段中防止來自未選擇（unselect）串的電壓的洩漏干擾，未選擇串的上部選擇閘通常是關斷的，並且未選擇串的下部選擇閘是導通的並且被共用。然而，對於未選擇串而言，在對應於該未選擇串的字線WLn的儲存單元處於編程階段中時，字線WLn為選擇字線，並且通過驗證電壓進行驗證。在驗證電壓小於該儲存單元的閾值電壓時，選擇儲存單元的未選擇串是截止的，由於字線WLn+1的電子注入，因而字線WLn與字線WLn+1之間的通道電勢差出現，並且生成干擾。上述問題的常規解決方案是在驗證階段之前添加預脈衝階段，但是由此增加了寫入時間。因此，需要對現有技術進行改進。
本發明提供了一種用於3D NAND快閃記憶體的操作方法和一種3D NAND快閃記憶體，以減少3D NAND快閃記憶體中的寫入時間和功耗。
本發明實施例揭露一種用於具有複數條位元線的3D NAND快閃記憶體的操作方法，其中，該複數條位元線包括複數個字線（wordline，WL）層，該操作方法包括在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序，將資料寫入到該複數條位元線中的一未選擇位元線的該複數個字線層中的一WLn層中；以及在該複數條位元線中的該未選擇位元線的該複數個字線層中的至少一個第一WL層上施加一第一通過電壓，並且在該複數條位元線中的該未選擇位元線的該複數個字線層中的至少一個第二WL層上施加一第二通過電壓；其中，該第一通過電壓低於該第二通過電壓，從而在一驗證階段去除一預脈衝階段時縮小了該WLn層與該至少一個第一WL層之間的一通道電勢差。
本發明實施例另揭露一種具有複數條位元線的3D NAND快閃記憶體，其中，該複數條位元線包括複數個字線（wordline，WL）層，該3D NAND快閃記憶體包括一選擇位元線；至少一條未選擇位元線；一控制器，該控制器被配置為：在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序，將資料寫入到該複數條位元線中的該至少一條未選擇位元線的該複數個字線層中的一WLn層，在該複數條位元線中的該至少一條未選擇位元線的該複數個字線層中的至少一個第一WL層上施加一第一通過電壓，並且在該複數條位元線中的該至少一條未選擇位元線的該複數個字線層中的至少一個第二WL層上施加一第二通過電壓；其中，該第一通過電壓低於該第二通過電壓，從而在從一驗證階段去除一預脈衝階段時縮小了該WLn層與該至少一個第一WL層之間的一通道電勢差。
為了減少3D NAND快閃記憶體的寫入時間，從編程驗證階段去除預脈衝階段。第1圖為根據本發明實施例的3D NAND快閃記憶體的操作過程10的示意圖。該3D NAND快閃記憶體可以包括複數條位元線，其中，位元線包括複數個字線（wordline，WL）層。該3D NAND快閃記憶體的操作過程10包括以下步驟：
步驟102：開始。
步驟104：在寫入操作中根據從字線層的第一端到字線層的第二端的寫入順序，將資料寫入到位元線中的未選擇位元線（unselect bit line）的字線層中的WLn層中。
步驟106：在位元線中的未選擇位元線的字線層中的至少一個第一WL層上施加第一通過電壓，並且在位元線中的未選擇位元線的字線層中的至少一個第二WL層上施加第二通過電壓。
步驟108：在未選擇位元線處於讀取操作中時，在第一WL層和第二WL層上施加第二通過電壓。
步驟110：結束。
為了解釋操作過程10，請同時參考第2圖，第2圖為應用根據本發明實施例的操作過程10的3D NAND快閃記憶體的未選擇位元線的示意圖。操作過程10可以由3D NAND快閃記憶體的控制器（圖中未示出）執行。如第2圖所示，未選擇位元線包括頂部選擇閘（top select gate）TSG、第一字線層、WLn層、第二字線層和底部選擇閘（bottom select gate）BSG。
由於3D NAND快閃記憶體的寫入操作可以從頂部選擇閘TSG或底部選擇閘BSG的一端開始，因而在此實施例中，資料是從底部選擇閘BSG到頂部選擇閘TSG進行寫入的，但不限於此。在其他實施例中，3D NAND快閃記憶體的寫入操作可以從頂部選擇閘TSG開始到底部選擇閘BSG。
根據操作過程10，在步驟104中，在3D NAND快閃記憶體的寫入操作中，根據寫入順序分別將資料寫入到未選擇位元線的3D NAND快閃記憶體的層中。在實施例中，在資料被寫入到未選擇位元線的字線層中的WLn層中時，即WLn層是當前層。第一WL層是處於字線層中的頂部選擇閘TSG和WLn層之間的處於擦除（erased）狀態的層，並且第二WL層是處於字線層中的WLn層和底部選擇閘BSG之間的編程（programmed）狀態的層。
在步驟106中，第一通過電壓Vpass1被施加在位元線中的未選擇位元線的字線層中的第一WL層上，並且第二通過電壓Vpass2被施加在位元線中的未選擇位元線的字線層中的第二WL層上。在此實施例中，第一通過電壓Vpass1高於處於驗證階段的3D NAND快閃記憶體的最低編程驗證電平，第一通過電壓Vpass1比3D NAND快閃記憶體的編程驗證電平的最低分佈高1到2伏特。例如，在該3D NAND快閃記憶體是多層單元（multi-level cell，MLC）3D NAND快閃記憶體時，其包括對應於位碼11、10、01、00的四個狀態（即編程狀態P0、P1、P2、P3），其中，編程狀態P0是編程驗證電平的最低分佈。在此例中，第一通過電壓Vpass1比編程狀態P0高1到2伏特。此外，第二通過電壓Vpass2大於3D NAND快閃記憶體的最高編程驗證電平，從而導通對應的位元線的通道。也就是說，在3D NAND快閃記憶體是MLC 3D NAND快閃記憶體時，第二通過電壓Vpass2大於編程狀態P3。
在實施例中，在將資料寫入到WLn層中之後，執行驗證階段。換言之，在對WLn層編程之後，通過增量步進脈衝編程（increment step pulse program，ISPP）技術對WLn層執行驗證階段（其中閾值電壓對應於編程驗證電平），從而對WLn層進行驗證。由於第一通過電壓Vpass1低於第二通過電壓Vpass2，因此，在從驗證階段去除預脈衝階段時縮小了WLn層和WLn+1層之間的通道電勢（channel potential）差。此外，相應地降低了由從WLn+1層到WLn層的電子注入所生成的干擾。
值得注意的是，在根據操作過程10的寫入操作的驗證階段中，頂部選擇閘TSG是截止的，並且底部選擇閘BSG是導通的，從而使得底部選擇閘BSG被與其他位元線共用。在其他實施例中，底部選擇閘BSG可以是截止的，從而縮小通道電勢差。
第3圖為根據本發明實施例的3D NAND快閃記憶體的未選擇位元線的通道電勢的分佈的示意圖。如第3圖所示，與現有技術中的第一WL層中的WLn+1層與WLn層之間的通道電勢差d’相比，實施操作過程10的第一WL層中的WLn+1層與WLn層之間的通道電勢差d1是縮小的。
第4圖為應用根據本發明實施例的操作過程10的3D NAND快閃記憶體的未選擇位串的波形圖。如第4圖所示，未選擇位串（unselect bit string）包括未選擇位元線、選擇位元線（select bit line）、選擇上部選擇閘字線（select upper select gate word line）、未選擇上部選擇閘字線（unselect upper select gate word line）、第一字線層（first word line layer）、選擇字線（select wordline，即WLn層）、第二字線層（second word line layer）、下部選擇字線（lower select wordline）、公共源極線（common source line）和基底（substrate）。在第4圖中，在包括預充電階段（pre-charge phase）和編程階段（programming phase）的第N編程操作之後，執行包括驗證階段和預關斷階段的第N驗證階段。由於根據操作過程10從驗證階段（verify phase）去除了預脈衝階段（pre-cutoff phase），因而在驗證階段中，第一字線層被施加第一通過電壓Vpass1，第二字線層被施加第二通過電壓Vpass2，並且選擇字線（即，WLn層）被施加用於驗證階段的不同的閾值電壓。
關於操作過程10的讀取操作，在步驟108中，第二通過電壓Vpass2被施加在第一WL層和第二WL層上。請參考第5圖，第5圖為應用根據本發明實施例的操作過程10的處於讀取操作中的3D NAND快閃記憶體的未選擇位元線的示意圖。
在資料被寫入到3D NAND快閃記憶體的對應的儲存單元中之後，第一WL層被施加與第二WL層相同的電壓，即第二通過電壓Vpass2。由於第一WL層和第二WL層在寫入操作中分別被施加第一通過電壓Vpass1和第二通過電壓Vpass2，因而在讀取操作中生成了3D NAND快閃記憶體的編程驗證電平的分佈移位。如第6圖所示，虛線表示寫入操作中的編程驗證電平的分佈，並且實線表示讀取操作中的編程驗證電平的分佈。如此一來，對應於讀取操作中的不同編程驗證電平的閾值電壓低於對應於寫入操作中的不同編程驗證電平的閾值電壓，對應於編程驗證電平（即，編程狀態P0、P1、P2、P3）的分佈的驗證電壓被提高，以補償寫入操作和讀取操作之間的編程驗證電平的分佈差異。
因此，在從驗證階段去除預脈衝階段時，字線層中的第一WL層被施加第一通過電壓Vpass1，並且字線層中的第二WL層被施加第二通過電壓Vpass2，以縮小WLn層與第一WL層中的WLn+1層之間的通道電勢差，其中，第一通過電壓Vpass1低於第二通過電壓Vpass2，因為減少了從WLn+1層到WLn層的電子注入。
值得注意的是，前述實施例說明了本發明的原理，本領域技術人員可以相應地做出適當的修改，並且不限於此。
綜上所述，本發明提供了一種用於3D NAND快閃記憶體的操作方法和一種3D NAND快閃記憶體，其減少了通道中的電子注入，從而減少了3D NAND快閃記憶體的寫入時間和功耗。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:流程 102-110:步驟 BSG:底部選擇閘 d1、d’:通道電勢差 P0、P1、P2、P3:編程狀態 TSG:頂部選擇閘 Vpass1:第一通過電壓 Vpass2:第二通過電壓 WL、WLn、WLn+1:字線
第1圖為根據本發明實施例的3D NAND快閃記憶體的操作過程的示意圖。 第2圖為應用根據本發明實施例的操作過程的3D NAND快閃記憶體的未選擇位元線的示意圖。 第3圖為根據本發明實施例的3D NAND快閃記憶體的未選擇位元線的通道電勢的分佈的示意圖。 第4圖為應用根據本發明實施例的操作過程的3D NAND快閃記憶體的未選擇位串的波形圖。 第5圖為應用根據本發明實施例的操作過程的處於讀取操作中的3D NAND快閃記憶體的未選擇位元線的示意圖。 第6圖為應用根據本發明實施例的操作過程的編程驗證電平的分佈偏移的示意圖。
10:流程
102-110:步驟

Claims (18)

  1. 一種用於3D NAND快閃記憶體的操作方法，其中，該3D NAND快閃記憶體包括複數個字線（wordline，WL）層，該操作方法包括： 在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序，將資料寫入到該複數個字線層中的一WLn層中；以及 在一驗證階段，在該WLn層上施加一驗證電壓，在該複數個字線層中的至少一個第一WL層上施加一第一通過電壓，並且在該複數個字線層中的至少一個第二WL層上施加一第二通過電壓； 其中，該至少一個第一WL層處於該複數個字線層的該WLn層與該第二端之間，並且該至少一個第二WL層處於該複數個字線層的該第一端與該WLn層之間； 其中，該第一通過電壓低於該第二通過電壓。
  2. 如請求項1所述的操作方法，其中，該驗證階段不包括一預脈衝階段。
  3. 如請求項1所述的操作方法，其中，該第一通過電壓高於處於該驗證階段中的該3D NAND快閃記憶體的編程驗證電平的一最低分佈至少1至2伏特。
  4. 如請求項1所述的操作方法，其中，該複數個字線層中的該至少一個第一WL層處於一擦除狀態。
  5. 如請求項1所述的操作方法，其中，該第二通過電壓大於該3D NAND快閃記憶體的一最高編程驗證電平，從而使對應的一位元線的一通道導通。
  6. 如請求項1所述的操作方法，其中，該驗證階段是在該資料被寫入到該複數個字線層中的該WLn層的存儲單元中之後執行的。
  7. 如請求項1所述的操作方法，其中，該複數個字線層的該第一端和該第二端是一頂部選擇閘和一底部選擇閘。
  8. 如請求項1所述的操作方法，還包括： 在該3D NAND快閃記憶體的該WLn層的存儲單元處於讀取操作中時，在該至少一個第一WL層和該至少一個第二WL層上施加該第二通過電壓。
  9. 如請求項1所述的操作方法，其中，該3D NAND快閃記憶體包括一頂部選擇閘和一底部選擇閘，在該驗證階段，在該WLn層上施加該驗證電壓，在一選擇上部選擇閘字線施加一第三通過電壓，在一未選擇上部選擇閘字線施加一關斷電壓，在一下部選擇字線施加一第四通過電壓；並且該第一通過電壓施加於該複數個字線層中的至少一個第一WL層上，該第二通過電壓施加於該複數個字線層中的至少一個第二WL層上。
  10. 一種3D NAND快閃記憶體，其中，該3D NAND快閃記憶體包括複數個字線（wordline，WL）層，該3D NAND快閃記憶體包括： 複數條位元線；以及 一控制單元，該控制單元被配置為在一寫入操作中根據從該複數個字線層的一第一端到該複數個字線層的一第二端的一寫入順序，將資料寫入到該複數個字線層中的一WLn層中；以及在一驗證階段，在該WLn層上施加一驗證電壓，在該複數個字線層中的至少一個第一WL層上施加一第一通過電壓，並且在該複數個字線層中的至少一個第二WL層上施加一第二通過電壓； 其中，該至少一個第一WL層處於該複數個字線層的該WLn層與該第二端之間，並且該至少一個第二WL層處於該複數個字線層的該第一端與該WLn層之間； 其中，該第一通過電壓低於該第二通過電壓。
  11. 如請求項10所述的3D NAND快閃記憶體，其中，該驗證階段不包括一預脈衝階段。
  12. 如請求項10所述的3D NAND快閃記憶體，其中，該第一通過電壓高於處於該驗證階段中的該3D NAND快閃記憶體的編程驗證電平的一最低分佈至少1至2伏特。
  13. 如請求項10所述的3D NAND快閃記憶體，其中，該複數個字線層中的該至少一個第一WL層處於一擦除狀態。
  14. 如請求項10所述的3D NAND快閃記憶體，其中，該第二通過電壓大於該3D NAND快閃記憶體的一最高編程驗證電平，從而使對應的一位元線的一通道導通。
  15. 如請求項10所述的3D NAND快閃記憶體，其中，該驗證階段是在該資料被寫入到該複數個字線層中的該WLn層的存儲單元中之後執行的。
  16. 如請求項10所述的3D NAND快閃記憶體，其中，該複數個字線層的該第一端和該第二端是一頂部選擇閘和一底部選擇閘。
  17. 如請求項10所述的3D NAND快閃記憶體，其中，在該WLn層的存儲單元處於讀取操作中時，該至少一個第一WL層和該至少一個第二WL層被施加該第二通過電壓。
  18. 如請求項10所述的3D NAND快閃記憶體，其中，該3D NAND快閃記憶體包括一頂部選擇閘和一底部選擇閘，在該驗證階段，在該WLn層上施加該驗證電壓，在一選擇上部選擇閘字線施加一第三通過電壓，在一未選擇上部選擇閘字線施加一關斷電壓，在一下部選擇字線施加一第四通過電壓；並且該第一通過電壓施加於該複數個字線層中的至少一個第一WL層上，該第二通過電壓施加於該複數個字線層中的至少一個第二WL層上。
TW111148136A 2020-05-19 2020-06-24 3d nand快閃記憶體及其操作方法 TWI839021B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/090997 WO2021232223A1 (en) 2020-05-19 2020-05-19 3d nand flash and operation method thereof
WOPCT/CN2020/090997 2020-05-19

Publications (2)

Publication Number Publication Date
TW202316438A true TW202316438A (zh) 2023-04-16
TWI839021B TWI839021B (zh) 2024-04-11

Family

ID=

Also Published As

Publication number Publication date
US10978153B1 (en) 2021-04-13
TW202145227A (zh) 2021-12-01
US20210366545A1 (en) 2021-11-25
US20220284960A1 (en) 2022-09-08
CN111758130B (zh) 2021-04-16
US20230335194A1 (en) 2023-10-19
WO2021232223A1 (en) 2021-11-25
US11727990B2 (en) 2023-08-15
US11342023B2 (en) 2022-05-24
TWI791155B (zh) 2023-02-01
CN111758130A (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
TWI791155B (zh) 3d nand快閃記憶體及其操作方法
JP5142478B2 (ja) 半導体記憶装置
TWI567744B (zh) 半導體裝置的操作方法
JP2008135100A (ja) 半導体記憶装置及びそのデータ消去方法
JP2020004470A (ja) 半導体記憶装置
JP2008084471A (ja) 半導体記憶装置
WO2009081745A1 (ja) 不揮発性半導体記憶装置
JP5992983B2 (ja) 不揮発性半導体記憶装置
JP2011018397A (ja) Ｎａｎｄ型フラッシュメモリ
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
JP2011070717A (ja) 不揮発性半導体記憶装置
KR101062032B1 (ko) 비휘발성 메모리에서의 분할된 소거 및 소거 검증
KR20120079737A (ko) 반도체 메모리 장치 및 그 구동 방법
KR20120059035A (ko) 반도체 메모리 장치의 프로그램 방법
KR101047168B1 (ko) 비휘발성 메모리에서의 분할된 소프트 프로그래밍
TWI736306B (zh) 3d nand快閃記憶體的編程方法、3d nand快閃記憶體及其相關電子裝置
KR20120005831A (ko) 메모리 장치 및 이의 동작 방법
TWI839021B (zh) 3d nand快閃記憶體及其操作方法
KR20120005841A (ko) 불휘발성 메모리 장치 및 그의 동작 방법
JP2012069185A (ja) Ｎａｎｄ型フラッシュメモリ、及び、ｎａｎｄ型フラッシュメモリのテスト方法
KR20090052507A (ko) 플래시 메모리 소자의 동작 방법
JP2009301679A (ja) 不揮発性半導体記憶装置とその書き込み方法
US20230152982A1 (en) Memory device for individually applying voltages to word lines adjacent to selected word line, and operating method thereof
TWI652680B (zh) 記憶體裝置及其編程方法
JP2012014827A (ja) 半導体記憶装置