KR20100115114A - 불휘발성 메모리 소자의 프로그램 방법 - Google Patents

불휘발성 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR20100115114A
KR20100115114A KR1020090033669A KR20090033669A KR20100115114A KR 20100115114 A KR20100115114 A KR 20100115114A KR 1020090033669 A KR1020090033669 A KR 1020090033669A KR 20090033669 A KR20090033669 A KR 20090033669A KR 20100115114 A KR20100115114 A KR 20100115114A
Authority
KR
South Korea
Prior art keywords
voltage
word line
program
memory device
word
Prior art date
Application number
KR1020090033669A
Other languages
English (en)
Inventor
하주연
노기한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090033669A priority Critical patent/KR20100115114A/ko
Publication of KR20100115114A publication Critical patent/KR20100115114A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 제 1 내지 제 N(1보다 큰 자연수) 워드라인과 비트라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이가 제공되는 단계; 프로그램 명령에 따라 제 K(K<N, 자연수) 워드라인을 선택하여 프로그램을 진행하는 동안, 상기 제 K(K<N, 자연수) 워드라인에 제 1 전압을 인가하고, 일정시간 이후 상기 제 K 워드라인에 전압을 프로그램 전압으로 변경하여 인가하는 단계; 및 상기 제 K 워드라인에 상기 제 1 전압을 인가할 때, 제 K-4 워드라인에 상기 제 1 전압보다 낮은 제 2 전압을 인가하고, 상기 일정시간 이전에 상기 제 K-4 워드라인에 전압을 상기 제 2 전압보다 낮은 제 3 전압으로 변경하여 인가하는 프로그램을 진행하는 단계를 포함하는 불휘발성 메모리 소자의 프로그램 방법을 제공한다.
패스전압, HCI, 디스터번스, 프로그램

Description

불휘발성 메모리 소자의 프로그램 방법{Method of programming a non volatile memory device}
본 발명은 불휘발성 메모리 소자의 프로그램에 관한 것으로, 특히 프로그램 금지(inhibit) 비트라인의 셀프 부스팅을 제어하는 불휘발성 메모리 소자의 프로그램 방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하며, 전원(Power)이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 불휘발성 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터(data)를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 셀의 고집적화 기술이 개발되고 있다. 이를 위해, 복수개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링(string)으로 구성되고, 복수개의 스트링들이 하나의 메모리 셀 어레이(memory cell array)를 이루는 메모리 소자가 제안되고 있다.
일반적으로 불휘발성 메모리 셀은 반도체 기판 상에 터널 절연막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 적층된 게이트와, 게이트 양측부의 반도체 기판위에 형성된 접합 영역으로 이루어지며, 플로팅 게이트로 핫 전자(Hot electron) 가 주입됨에 따라 프로그램되고, 주입된 전자가 F-N 터널링에 의해 방전됨에 따라 소거된다.
도 1은 불휘발성 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 1을 참조하면, 불휘발성 메모리 소자의 단위 스트링은 단위 스트링을 선택하기 위한 드레인 선택 트랜지스터(Drain Selective Transistor : DST)와 그라운드를 선택하기 위한 소오스 선택 트랜지스터(Source Selective Transistor : SST) 사이에 플로팅 게이트(floating gate)와 컨트롤 게이트(control gate)가 적층된 구조의 게이트를 갖는 메모리 셀들(MC0, …, MC31)이 직렬로 연결된다.
스트링(string)은 비트라인(BL)과 연결되며, 스트링과 비트라인이 연결된 구조가 다수개 병렬로 연결되어 하나의 블록(block)을 구성하고, 블록(block)은 비트라인 콘택을 중심으로 대칭적으로 배치된다. 선택 트랜지스터(DST 및 SST)와 메모리 셀들(MC0, …, MC31)이 행과 열의 매트릭스(matrix) 형태로 배열되고, 동일 열에 배열된 드레인 선택 트랜지스터(DST) 및 소오스 선택 트랜지스터(SST)의 게이트는 각각 드레인 선택 라인(Drain Selective Line : DSL) 및 소오스 선택 라인(Source Selective Line : SSL)과 접속된다. 또한, 동일 열에 배열된 메모리 셀들(MC0, …, MC31)의 게이트는 대응되는 제 0 내지 제 31 워드라인(WL0, …, WL31)에 접속된다. 그리고 드레인 선택 트랜지스터(DST)의 드레인에는 비트라인(BL)이 연결되고, 소오스 선택 트랜지스터(SST)의 소오스에는 공통 소오스 라인(Common Source Line : CSL)이 연결된다.
상술한 구조를 갖는 불휘발성 메모리 소자의 프로그램 동작을 살펴보면 다음 과 같다.
선택된 비트라인에 0V의 전압을 인가하고 선택된 워드라인에 프로그램 전압(Vpgm)을 인가하여 선택된 메모리 셀의 채널 영역과 컨트롤 게이트 사이의 높은 전압 차이에 의한 파울러 노드하임(Fowler-Nordheim : 이하, "F-N"이라 한다) 터널링(tunneling)에 의해 채널 영역의 전자를 플로팅 게이트내로 주입하여 프로그램이 이루어진다.
그런데, 프로그램 전압(Vpgm)은 선택된 메모리 셀뿐만 아니라 동일한 워드라인을 따라 배열된 비선택된 메모리 셀들에도 인가되어 동일 워드라인에 연결된 비선택 메모리 셀이 프로그램될 수 있다. 이러한 현상을 프로그램 디스터브(program disturb)라 한다.
프로그램 디스터브를 방지하기 위하여 선택된 워드라인 및 비선택된 비트라인에 연결된 비선택 메모리 셀을 포함하는 스트링의 드레인 선택 트랜지스터(DST)의 소오스를 Vcc-Vth(Vcc는 전원전압, Vth는 드레인 선택 트랜지스터의 문턱전압) 레벨로 차지시키고, 선택된 워드라인에 프로그램 전압(Vpgm)을 인가하고 비선택된 워드라인에 패스 전압(Vpass)을 인가하여 동일한 스트링에 종속된 메모리 셀들의 채널 전압(Vch)을 부스팅(boosting)시키어 비선택된 메모리 셀이 프로그램되는 현상을 방지한다.
즉, 도 1에 나타난 바와 같이, 제 29 워드라인(WL29)을 선택했을 때, 제 29 워드라인(WL29)에는 프로그램 전압(Vpgm)을 인가하고, 나머지 워드라인에는 패스 전압(Vpass) 인가하고, 드레인 선택 트랜지스터(DST)와 소오스 선택 트랜지스 터(SST)를 턴 오프 시키면, 비선택된 비트라인에 연결된 스트링의 채널 영역에 채널 부스팅이 일어나, 도 1에 나타난 바와 같이 채널이 형성된 상태로 채널 전압이 상승하여 프로그램되는 것을 막을 수 있다. 이를 위해서 효과적으로 채널 부스팅을 시키는 것이 필요하다.
또한 스트링을 구성하는 메모리 셀들중 프로그램된 셀들이 많은 경우에는 채널 부스팅 레벨이 감소하게 되는데, 부스팅 레벨이 지나치게 낮게 되면 HCI(Hot Carrier Injection)에 의한 디스터번스가 발생한다.
따라서 프로그램 디스터번스를 방지하는 적절한 채널 부스팅을 위해 워드라인에 인가되는 패스전압(Vpass)을 조절하는 것은 메모리 소자의 데이터 신뢰성 향상을 위해서 중요한 요소이다.
따라서 본 발명이 이루고자 하는 기술적 과제는 프로그램을 진행할 때 프로그램 금지된 부스팅 레벨을 적절히 제어할 수 있도록 하는 불휘발성 메모리 소자의 프로그램 방법을 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자의 프로그램 방법은,
제 1 내지 제 N(1보다 큰 자연수) 워드라인과 비트라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이가 제공되는 단계; 프로그램 명령에 따라 제 K(K<N, 자연수) 워드라인을 선택하여 프로그램을 진행하는 동안, 상기 제 K(K<N, 자연수) 워드라인에 제 1 전압을 인가하고, 일정시간 이후 상기 제 K 워드라인에 전압을 프로그램 전압으로 변경하여 인가하는 단계; 및 상기 제 K 워드라인에 상기 제 1 전압을 인가할 때, 제 K-4 워드라인에 상기 제 1 전압보다 낮은 제 2 전압을 인가하고, 상기 일정시간 이전에 상기 제 K-4 워드라인에 전압을 상기 제 2 전압보다 낮은 제 3 전압으로 변경하여 인가하는 프로그램을 진행하는 단계를 포함한다.
상기 제 1 전압을 인가할 때 제 K-3 워드라인에 상기 제 1 전압보다 낮고, 상기 2 전압보다 높은 제 4 전압을 인가하는 것을 특징으로 한다.
상기 제 K 워드라인과, 제 K-3 및 제 K-4 워드라인들을 제외한 나머지 워드라인들은 상기 제 1 전압을 인가하는 것을 특징으로 한다.
상기 제 1 전압은 프로그램이 완료된 메모리 셀의 문턱전압보다 높은 것을 특징으로 한다.
상기 제 1 전압은 9V 인 것을 특징으로 한다.
상기 프로그램 전압은 ISPP(Increment Step Pulse Program) 방식으로 인가되는 것을 특징으로 한다.
상기 제 2 전압은 4V 보다 낮고, 3V 보다 높은 전압인 것을 특징으로 하나.
상기 제 3 전압은 3V이고, 상기 제 4 전압은 5V 인 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 불휘발성 메모리 소자의 프로그램 방법은, 워드라인에 인가되는 패스전압의 전압 레벨을 제어하여 셀프 부스팅시의 디스터번스를 방지한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 불휘발성 메모리 소자의 셀 스트링을 나타낸 도면이다.
도 2를 참조하면, 셀 스트링은 드레인 선택 트랜지스터(Drain Select Transistor; DST)와 소오스 선택 트랜지스터(Source Select Transistor; SST)들의 사이에 제 0 내지 제 31 메모리 셀(C0 내지 C31)이 직렬로 연결된다.
그리고 제 0 내지 제 31 메모리 셀(C0 내지 C31)의 게이트에는 각각 제 0 내지 제 31 워드라인(WL<0> 내지 WL<31>)이 연결된다.
드레인 선택 트랜지스터의 게이트에는 드레인 선택 라인(Drain Select Line; DSL)이 연결되고, 소오스 선택 트랜지스터의 게이트에는 소오스 선택 라인(Source Select Line; SSL)이 연결된다.
그리고 드레인 선택 트랜지스터의 드레인단은 비트라인(Bit Line)이 연결되고, 소오스 선택 트랜지스터의 소오스단에 공통 소오스 라인(Global Source Line)이 연결된다.
상기의 셀 스트링을 복수개 포함하고 있는 것이 메모리 블록이고, 다수의 메모리 블록을 포함하는 것이 메모리 셀 어레이이다.
불휘발성 메모리 소자는 메모리 블록단위로 프로그램, 독출, 소거 등의 동작을 수행하고 메모리 셀들은 비트라인과 워드라인으로 선택하여 프로그램을 한다.
그리고 하나의 워드라인을 물리적인 페이지로 한다면, 메모리 셀에 저장될 수 있는 데이터 비트의 개수에 따라서 하나의 물리적 페이지에 다수개의 논리 페이지가 존재하며, 프로그램은 논리 페이지 단위로 수행된다.
불휘발성 메모리 소자는 일반적으로 제 0 워드라인(WL<0>)에서 제 31 워드라인(WL<31>) 방향으로 차례로 수행된다. 그리고 이븐 비트라인과 오드 비트라인으로 나누어 셀 스트링을 선택하여 프로그램을 진행한다.
이때, 선택되지 않은 비트라인이나 선택된 비트라인에서도 프로그램 데이터가 입력되지 않은 비트라인들은 프로그램 금지(inhibit)를 해야 한다. 이는 워드라 인에 인가되는 프로그램 전압에 의해서 선택되지 않은 메모리 셀들이 프로그램되는 것을 막기 위해서이다.
이를 위해서 프로그램 금지를 해야 하는 셀 스트링은 셀프 부스팅을 시켜 프로그램을 금지시킨다. 그러나 셀 스트링에 프로그램된 메모리 셀들이 많을수록 셀 스트링의 부스팅 레벨이 떨어질 수 있다.
이를 위해서 개발된 셀프부스팅 방법이 로컬 부스팅 방법이다.
다음은 로컬 부스팅 방법을 수행하는 경우의 각 워드라인에 인가되는 전압 레벨을 나타낸다.
도 3은 일반적인 로컬 부스팅 방식을 설명하기 위한 워드라인 전압인가의 타이밍도이다.
도 3을 참조하면, 프로그램된 셀이 부스팅을 감소시키는 것을 방지하기 위한 로컬 부스팅 방법을 나타낸 것으로, 프로그램을 위해 선택되는 워드라인이 제 N 워드라인(WL<N>)이라고 할 때, 제 N-4 내지 제 N-1 워드라인(WL<N-4> 내지 WL<N-1>에 인가되는 전압과, 나머지 워드라인들에 인가되는 전압을 나타낸다.
제 N 워드라인(WL<N>)에는 처음에는 9V 정도의 제 1 전압이 인가된다. 이때 제 N-1 및 제 N-2 워드라인(WL<N-1>)에도 제 1 전압이 인가된다. 상기 제 1 전압은 프로그램이 완료된 메모리 셀도 턴온 시킬 수 있는 정도의 전압 레벨이다.
그리고 제 N-3 워드라인(WL<3>)에는 5 정도의 제 2 전압이 인가되고, 제 N-4 워드라인(WL<4>)에는 3V 정도의 제 3 전압이 인가된다.
그리고 채널 부스팅이 어느 정도 일어나면, 제 N 워드라인(WL<N>)에 인가되 는 전압은 23V 정도의 프로그램 전압으로 변경된다.
이때 나머지 워드라인들, 즉 제 0 내지 제 N-5 워드라인(WL<0> 내지 WL<N-5>)과, 제 N+1 내지 제 31 워드라인(WL<N+1> 내지 WL<31>)들에도 제 1 전압이 인가된다.
상기와 같이 워드라인들에 전압을 인가하면, 제 0 워드라인(WL<0>)으로 갈수록 부스팅 레벨이 낮아지고, 이에 따라 HCI(Hot Carrier Injection)이 발생하여 디스터번스가 발생될 수 있다.
따라서 본 발명의 실시 예와 같이 워드라인 전압을 인가한다.
도 4는 본 발명의 실시 예에 따른 프로그램 방법의 워드라인 전압 인가를 설명하기 위한 타이밍도이다.
특히 도 4는 상기 도 2와 같은 셀 스트링을 포함하는 불휘발성 메모리 소자에서 제 N 워드라인(WL<N>)을 선택하여 프로그램하는 경우에 워드라인 전압들을 나타낸다.
도 4를 참조하면, 프로그램을 위해 선택된 제 N 워드라인(WL<N>)은 초기에는 9V 정도의 제 1 전압을 인가하고, 이후에 23V 정도의 프로그램 전압을 인가한다.
상기 제 1 전압 레벨은 프로그램이 완료된 메모리 셀들도 턴온 시킬 수 있는 정도의 전압이다.
그리고 제 N-1 및 제 N-2 워드라인(WL<N-1>, WL<N-2>)과 제 0 내지 제 N-5 워드라인(WL<0> 내지 WL<N-5>) 및 제 N+1 내지 제 31 워드라인(WL<N+1> 내지 WL<31>)에는 제 1 전압을 인가한다.
제 N-3 워드라인(WL<N-3>)에는 5V의 제 2 전압을 인가한다. 그리고 제 N-4 워드라인(WL<N-4>)에는 4V에 가까운 제 3 전압을 하고, 제 N 워드라인(WL<N>)에 프로그램 전압을 인가하기 전에 3V의 제 4 전압으로 변경한다.
상기와 같이 제 N-4 워드라인(WL<N-4>)의 전압을 초기에 4V에 가까운 제 3 전압으로 인가하면, 제 N-4 메모리 셀(MC(N-4))이 프로그램 상태에 따라서 턴온 되는 정도가 다르기는 하나, 도 3과 같이 3V를 인가할 때보다 턴 온 되는 정도가 크기 때문에 채널의 전압이 올라간다.
따라서 부스팅 레벨이 높아져 HCI 발생을 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 불휘발성 메모리 소자의 단위 스트링의 단면도를 나타낸 것이다.
도 2는 불휘발성 메모리 소자의 셀 스트링을 나타낸 도면이다.
도 3은 일반적인 로컬 부스팅 방식을 설명하기 위한 워드라인 전압인가의 타이밍도이다.
도 4는 본 발명의 실시 예에 따른 프로그램 방법의 워드라인 전압 인가를 설명하기 위한 타이밍도이다.

Claims (8)

  1. 제 1 내지 제 N(1보다 큰 자연수) 워드라인과 비트라인들에 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이가 제공되는 단계;
    프로그램 명령에 따라 제 K(K<N, 자연수) 워드라인을 선택하여 프로그램을 진행하는 동안, 상기 제 K(K<N, 자연수) 워드라인에 제 1 전압을 인가하고, 일정시간 이후 상기 제 K 워드라인에 전압을 프로그램 전압으로 변경하여 인가하는 단계; 및
    상기 제 K 워드라인에 상기 제 1 전압을 인가할 때, 제 K-4 워드라인에 상기 제 1 전압보다 낮은 제 2 전압을 인가하고, 상기 일정시간 이전에 상기 제 K-4 워드라인에 전압을 상기 제 2 전압보다 낮은 제 3 전압으로 변경하여 인가하는 프로그램을 진행하는 단계;
    를 포함하는 불휘발성 메모리 소자의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 제 1 전압을 인가할 때 제 K-3 워드라인에 상기 제 1 전압보다 낮고, 상기 2 전압보다 높은 제 4 전압을 인가하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  3. 제 1항에 있어서,
    상기 제 K 워드라인과, 제 K-3 및 제 K-4 워드라인들을 제외한 나머지 워드라인들은 상기 제 1 전압을 인가하는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  4. 제 1항에 있어서,
    상기 제 1 전압은 프로그램이 완료된 메모리 셀의 문턱전압보다 높은 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  5. 제 1항에 있어서,
    상기 제 1 전압은 9V 인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  6. 제 5항에 있어서,
    상기 프로그램 전압은 ISPP(Increment Step Pulse Program) 방식으로 인가되는 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  7. 제 5항에 있어서,
    상기 제 2 전압은 4V 보다 낮고, 3V 보다 높은 전압인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
  8. 제 7항에 있어서,
    상기 제 3 전압은 3V이고, 상기 제 4 전압은 5V 인 것을 특징으로 하는 불휘발성 메모리 소자의 프로그램 방법.
KR1020090033669A 2009-04-17 2009-04-17 불휘발성 메모리 소자의 프로그램 방법 KR20100115114A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090033669A KR20100115114A (ko) 2009-04-17 2009-04-17 불휘발성 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090033669A KR20100115114A (ko) 2009-04-17 2009-04-17 불휘발성 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20100115114A true KR20100115114A (ko) 2010-10-27

Family

ID=43134083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090033669A KR20100115114A (ko) 2009-04-17 2009-04-17 불휘발성 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20100115114A (ko)

Similar Documents

Publication Publication Date Title
KR100621634B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US7672166B2 (en) Method of programming in a non-volatile memory device and non-volatile memory device for performing the same
KR100922977B1 (ko) 불휘발성 메모리 소자의 프로그램 방법
KR101264019B1 (ko) 반도체 장치의 동작 방법
JP2008084471A (ja) 半導体記憶装置
JP2008140488A (ja) 半導体記憶装置
JP2008146771A (ja) 半導体記憶装置
KR100888616B1 (ko) 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법
KR20130071689A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20070018216A (ko) 비휘발성 메모리 장치
KR100960466B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
JP2007305204A (ja) 不揮発性半導体記憶装置
KR20120129609A (ko) 비휘발성 메모리 장치의 프로그램 방법
US20170047123A1 (en) Non-volatile semiconductor memory device and erase method thereof
KR100933852B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
US7768833B2 (en) Method of programming non-volatile memory device
KR100842758B1 (ko) 낸드 플래시 메모리 소자의 프로그램 방법 및 이를구현하기 위한 프로그램 바이어스 전압 발생장치
KR20110002243A (ko) 불휘발성 메모리 소자의 프로그램 방법
US7990770B2 (en) Method of programming nonvolatile memory device
KR20090019718A (ko) Ｎａｎｄ형 불휘발성 반도체 메모리
JP2008300019A (ja) 不揮発性半導体記憶装置
KR20100013950A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR20090044903A (ko) 비휘발성 메모리 장치의 프로그램 방법
KR20100119165A (ko) 플래시 메모리 장치 및 이의 프로그램 방법
KR20130006299A (ko) 반도체 장치의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination