TWI738464B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI738464B
TWI738464B TW109127648A TW109127648A TWI738464B TW I738464 B TWI738464 B TW I738464B TW 109127648 A TW109127648 A TW 109127648A TW 109127648 A TW109127648 A TW 109127648A TW I738464 B TWI738464 B TW I738464B
Authority
TW
Taiwan
Prior art keywords
conductive pattern
circuit electrode
circuit
electrically connected
signal
Prior art date
Application number
TW109127648A
Other languages
English (en)
Other versions
TW202127655A (zh
Inventor
奚鵬博
林振祺
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to CN202011372799.9A priority Critical patent/CN112530299B/zh
Publication of TW202127655A publication Critical patent/TW202127655A/zh
Application granted granted Critical
Publication of TWI738464B publication Critical patent/TWI738464B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種顯示裝置，包括畫素驅動電路、至少一第一電路電極、至少一第二電路電極、至少一第一導電圖案、至少一第二導電圖案及發光二極體元件。畫素驅動電路包括電源線、電晶體及共用線，其中電晶體的第一端電性連接至電源線。至少一第一電路電極電性連接至電晶體的第二端及共用線的至少一者。至少一第二電路電極電性連接至電源線及共用線的至少一者。至少一第一導電圖案設置於至少一第一電路電極上，且電性連接至至少一第一電路電極。至少一第二導電圖案設置於至少一第二電路電極上，且電性連接至至少一第二電路電極。至少一第一導電圖案的材質與至少一第二導電圖案的材質相同，且至少一第一導電圖案的厚度與至少一第二導電圖案的厚度具有一差值。發光二極體元件設置於至少一第一導電圖案上，且電性連接至至少一第一導電圖案。上述顯示裝置的製造方法也被提出。

Description

顯示裝置及其製造方法
本發明是有關於一種光電裝置及其製造方法，且特別是有關於一種顯示裝置及其製造方法。
發光二極體顯示面板包括驅動背板及被轉置於驅動背板上的多個發光二極體元件。繼承發光二極體的特性，發光二極體顯示面板具有省電、高效率、高亮度及反應時間快等優點。此外，相較於有機發光二極體顯示面板，發光二極體顯示面板還具有色彩易調校、發光壽命長、無影像烙印等優勢。因此，發光二極體顯示面板被視為下一世代的顯示技術。然而，發光二極體顯示面板之發光二極體元件的轉置良率仍需提升。
本發明提供一種顯示裝置，其發光二極體元件的轉置良率高。
本發明提供一種顯示裝置的製造方法，其發光二極體元件的轉置良率高。
本發明的一種顯示裝置，包括基底、設置於基底上的畫素驅動電路、介電層、至少一第一電路電極、至少一第二電路電極、至少一第一導電圖案、至少一第二導電圖案及發光二極體元件。畫素驅動電路包括電源線、電晶體及共用線，其中電晶體的第一端電性連接至電源線。介電層設置於畫素驅動電路上。至少一第一電路電極設置於介電層上，且電性連接至電晶體的第二端及共用線的至少一者。至少一第二電路電極設置於介電層上，且電性連接至電源線及共用線的至少一者。至少一第一導電圖案設置於至少一第一電路電極上，且電性連接至至少一第一電路電極。至少一第二導電圖案設置於至少一第二電路電極上，且電性連接至至少一第二電路電極。至少一第一導電圖案的材質與至少一第二導電圖案的材質相同，且至少一第一導電圖案的厚度與至少一第二導電圖案的厚度具有一差值。發光二極體元件設置於至少一第一導電圖案上，且電性連接至至少一第一導電圖案。
在本發明的一實施例中，上述的至少一第一電路電極包括多個第一電路電極，多個第一電路電極分別電性連接至電晶體的第二端及共用線，多個第一電路電極在一方向上具有第一間距；至少一第二電路電極包括電性連接至共用線的一第二電路電極，第二電路電極與電性連接至共用線的一第一電路電極於結構上分離且在所述方向上具有第二間距，且第二間距小於第一間距。
在本發明的一實施例中，上述的至少一第一導電圖案包括分別設置於多個第一電路電極上的多個第一導電圖案；至少一第二導電圖案包括設置於第二電路電極上的第二導電圖案；電性連接至共用線的第一導電圖案與第二導電圖案接觸。
在本發明的一實施例中，上述之電性連接至電晶體之第二端的一第一導電圖案具有超出一第一電路電極的一延伸部。第一導電圖案的延伸部在所述方向上具有第一長度。第二導電圖案具有超出一第二電路電極的一延伸部。第二導電圖案的延伸部在所述方向上具有第二長度。第二間距小於或等於第一長度與第二長度的和。
在本發明的一實施例中，上述之電性連接至第二電晶體之第二端的一第一導電圖案具有超出一第一電路電極的一延伸部，第一導電圖案的延伸部在所述方向上具有一第一長度，且第一間距大於第一長度的兩倍。
在本發明的一實施例中，上述的至少一第一電路電極包括分別電性連接至電晶體的第二端及共用線的多個第一電路電極，至少一第一導電圖案包括分別設置於多個第一電路電極上的多個第一導電圖案，發光二極體元件的一第一電極及一第二電極分別電性至多個第一導電圖案，且多個第一導電圖案的多個厚度不同。
在本發明的一實施例中，上述的差值的絕對值大於或等於
Figure 02_image001
。
在本發明的一實施例中，上述的差值的絕對值大於或等於
Figure 02_image001
且小於或等於
Figure 02_image003
。
本發明的一種顯示裝置的製造方法，包括下列步驟：提供驅動背板，驅動背板包括基底、畫素驅動電路、介電層、至少一第一電路電極及至少一第二電路電極，畫素驅動電路設置於基底上，畫素驅動電路包括電源線、電晶體及共用線，電晶體具有第一端、第二端及控制端，電晶體的第一端電性連接至電源線，介電層設置於畫素驅動電路上，至少一第一電路電極設置於介電層上且電性連接至電晶體的第二端及共用線的至少一者，至少一第二電路電極設置於介電層上且電性連接至電源線及共用線的至少一者；利用一電鍍工序於驅動背板之至少一第一電路電極及至少一第二電路電極上分別形成至少一第一導電圖案及至少一第二導電圖案，其中至少一第一導電圖案的材質與至少一第二導電圖案的材質相同，且至少一第一導電圖案的厚度與至少一第二導電圖案的厚度具有一差值；轉置一發光二極體元件於至少一第一導電圖案上，且令發光二極體元件電性連接至至少一第一導電圖案。
在本發明的一實施例中，上述之利用電鍍工序於驅動背板之至少一第一電路電極及至少一第二電路電極上分別形成至少一第一導電圖案及至少一第二導電圖案的步驟包括：提供至少一第一訊號及至少一第二訊號分別至至少一第一電路電極及至少一第二電路電極，其中電鍍工序至少包括一第一階段；於電鍍工序的第一階段，至少一第一訊號及至少一第二訊號分別包括多個第一脈衝及多個第二脈衝，多個第一脈衝具有一第一週期t1p，每一第一脈衝具有一時間長度t1，多個第二脈衝具有一第二週期t2p，每一第二脈衝訊號具有一時間長度t2，T1為電鍍工序之第一階段的時間，且（T1/t1p）∙t1≠（T1/t2p）∙t2。
在本發明的一實施例中，上述的第一週期t1p與第二週期t2p不同。
在本發明的一實施例中，上述的利用電鍍工序於驅動背板之至少一第一電路電極及至少一第二電路電極上分別形成至少一第一導電圖案及至少一第二導電圖案的步驟更包括：在一第一導電圖案與一第二導電圖案接觸後，電鍍工序進入接續第一階段的第二階段；於電鍍工序的第二階段，令第一訊號與第二訊號實質上相同。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”可以是二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1A至圖1D為本發明一實施例之顯示裝置10的製造流程的剖面示意圖。
請參照圖1A，首先，提供驅動背板100。驅動背板100包括基底110、畫素驅動電路120、介電層130、至少一第一電路電極141、142以及至少一第二電路電極143。
畫素驅動電路120設置於基底110上。舉例而言，在本實施例中，基底110的材質可以是玻璃、石英、有機聚合物、或是不透光/反射材料（例如：晶圓、陶瓷、或其它可適用的材料）、或是其它可適用的材料。
圖2為本發明一實施例之畫素驅動電路120的電路示意圖。請參照圖1A及圖2，畫素驅動電路120包括一電源線L_VDD、一電晶體TFT2及一共用線L_VSS，其中電晶體TFT2具有第一端T2a、第二端T2b及控制端T2c，且電晶體TFT2的第一端T2a電性連接至電源線L_VDD。
舉例而言，在本實施例中，畫素驅動電路120還可包括其它二個電晶體TFT1、TFT3、一電容C、一資料線DL、一掃描線GL、一訊號線L_SEL及一訊號線L_SEN，其中電晶體TFT1的第一端T1a電性連接至資料線DL，電晶體TFT1的控制端T1c電性連接至掃描線GL，電晶體TFT1的第二端T1b電性連接至電晶體TFT2的控制端T2c，電晶體TFT2的第二端T2b電晶體TFT3的第二端T3b，電晶體TFT3的第一端T3a電性連接至訊號線L_SEN，電晶體TFT3的控制端T3c電性連接至訊號線L_SEL，電容C的一端Ca電性連接至電晶體TFT1的第二端T1b及電晶體TFT2的控制端T2c，且電容C的另一端Cb電性連接至電晶體TFT2的第一端T2a。
簡言之，在本實施例中，畫素驅動電路120是採用三個電晶體及一個電容（3T1C）的架構。然而，本發明不限於此，在其它實施例中，畫素驅動電路120也可採其它任何可能的架構，例如但不限於：一個電晶體及一個電容（1T1C）的架構、二個電晶體及一個電容（2T1C）的架構、三個電晶體及二個電容（3T2C）的架構、四個電晶體及一個電容（4T1C）的架構、四個電晶體及二個電容（4T2C）的架構、五個電晶體及一個電容（5T1C）的架構、五個電晶體及二個電容（5T2C）的架構、六個電晶體及一個電容（6T1C）的架構或七個電晶體及二個電容（7T2C）的架構。
請參照圖1A，介電層130設置於畫素驅動電路120上。畫素驅動電路120位於介電層130與基底110之間。舉例而言，在本實施例中，介電層130的材料可以是無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
請參照圖1A及圖2，至少一第一電路電極141、142設置於介電層130上且電性連接至電晶體TFT2的第二端T2b及共用線L_VSS的至少一者。具體而言，在本實施例中，至少一第一電路電極141、142包括第一電路電極141及第一電路電極142，第一電路電極141透過介電層130的接觸窗131a電性連接至畫素驅動電路120之電晶體TFT2的第二端T2b及電晶體TFT3的第二端T3b（即，圖2之畫素驅動電路120的點P141），且第一電路電極142透過介電層130的接觸窗131b電性連接至畫素驅動電路120的共用線L_VSS（即，圖2之畫素驅動電路120的點P142）。第一電路電極141與第一電路電極142即用以與發光二極體元件200（繪於圖1D）電性連接的兩電極。
請參照圖1A及圖2，至少一第二電路電極143設置於介電層130上且電性連接至電源線L_VDD及共用線L_VSS的至少一者。具體而言，在本實施例中，至少一第二電路電極143包括一第二電路電極143，其中第二電路電極143透過介電層130的接觸窗132a電性連接至畫素驅動電路120的電源線L_VDD（即，圖2之畫素驅動電路120的點P143）。第二電路電極143為電源路徑的一部分。
圖3示出本發明一實施例之驅動背板100進行電鍍工序（process）的過程。
請參照圖1B及圖3，接著，利用電鍍（electroplating）工序於驅動背板100之至少一第一電路電極141、142及至少一第二電路電極143上分別形成至少一第一導電圖案151、152及至少一第二導電圖案153，其中至少一第一導電圖案151、152及至少一第二導電圖案153分別與至少一第一電路電極141、142及至少一第二電路電極143電性連接。換言之，驅動背板100的至少一第一電路電極141、142及至少一第二電路電極143係做為電鍍工序的種子層（seed layer）使用。在電鍍工序中，電鍍金屬300（繪示於圖3）的電鍍金屬離子可溶出，進而累積在至少一第一電路電極141、142及至少一第二電路電極143上，以形成至少一第一導電圖案151、152及至少一第二導電圖案153。
至少一第一導電圖案151、152及至少一第二導電圖案153是在同一電鍍工序中所完成的，而至少一第一導電圖案151、152的材質與至少一第二導電圖案153的材質係相同。舉例而言，在本實施例中，至少一第一導電圖案151、152的材質與至少一第二導電圖案153的材質可以皆為銅。然而，本發明不限於此，在其它實施例中，至少一第一導電圖案151、152的材質與至少一第二導電圖案153的材質也可為其它導電材料，例如但不限於：鋅（Zn）、鉻（Cr）或銀（Ag）。
請參照圖1B，值得注意的是，至少一第一導電圖案151、152的厚度H11、H12與至少一第二導電圖案153的厚度H21具有差值
Figure 02_image005
。也就是說，至少一第一導電圖案151、152的頂面151a、152a與至少一第二導電圖案153的頂面153a具有高低差。在本實施例中，所述差值的絕對值
Figure 02_image007
以大於或等於
Figure 02_image001
為佳；舉例而言，差值的絕對值
Figure 02_image007
可大於或等於
Figure 02_image001
且小於或等於
Figure 02_image003
；但本發明不以此為限。
舉例而言，在本實施例中，第一導電圖案151、152的厚度H11、H12可選擇性地大於至少一第二導電圖案143的厚度H21；然而，本發明不限於此，在其它實施例中，第一導電圖案151、152的厚度H11、H12也可以小於至少一第二導電圖案143的厚度H21。
此外，在本實施例中，第一導電圖案151的厚度H11及第一導電圖案152的厚度H12實質上可相同；然而，本發明不限於此，在其它實施例中，第一導電圖案151的厚度H11及第一導電圖案152的厚度H12也可不同。
以下配合圖1B、圖2、圖4、圖5及圖6，舉例說明如何在同一電鍍工序中形成厚度不同的至少一第一導電圖案151、152及至少一第二導電圖案153。
圖4示出進行電鍍工序時施加於本發明一實施例之畫素驅動電路120（繪於圖2）之訊號線L_SEN上的訊號V11。
圖5示出進行電鍍工序時施加於本發明一實施例之畫素驅動電路120（繪於圖2）之共用線L_VSS上的訊號V12。
圖6示出進行電鍍工序時施加於本發明一實施例之畫素驅動電路120（繪於圖2）之電源線L_VDD上的訊號V21。
請參照圖1B、圖2、圖4、圖5及圖6，在本實施例中，於進行電鍍工序時，可輸入一閘極高電壓至資料線DL，輸入一閘極低電壓至掃描線GL，輸入一閘極低電壓至訊號線L_SEL，輸入圖4的訊號V11至訊號線L_SEN，輸入圖5的訊號V12至共用線L_VSS，且輸入圖6的訊號V21至電源線L_VDD。此時，提供至第一電路電極141（或者說，點P141）上的第一訊號實質上等於圖4的訊號V11，提供至第一電路電極142（或者說，點P142）上的第一訊號實質上等於圖5的訊號V12，且提供至第二電路電極143（或者說，點P143）上的第二訊號實質上等於圖6的訊號V21。
請參照圖4，訊號V11包括多個第一脈衝，訊號V11的多個第一脈衝具有第一週期t11p，且每一第一脈衝具有一時間長度t11。請參照圖6，訊號V21包括多個第二脈衝，多個第二脈衝具有第二週期t21p，且每一第二脈衝訊號具有一時間長度t21。請參照圖4及圖6，特別是，t11p、t11、t21p及t21滿足下式：（T1/t11p）∙t11≠（T1/t21p）∙t21，其中T1為電鍍工序的第一階段的時間。在本實施例中，電鍍工序的第一階段的時間T1即為電鍍工序的總時間。
請參照圖1B、圖4及圖6，（T1/t11p）∙t11≠（T1/t21p）∙t21，意味著在同一電鍍工序中第一電路電極141被施加電壓的時間（例如：在電鍍工序的總時間內，訊號V11之多個第一脈衝的多個時間長度t11的和）與第二電路電極143被施加電壓的時間（例如：在電鍍工序的總時間內，訊號V21之多個第二脈衝的多個時間長度t21的和）不同。藉此，累積在第一電路電極141上之電鍍金屬離子的數量與累積在第二電路電極143上之電鍍金屬離子的數量不同，進而使得分別形成在第一電路電極141及第二電路電極143上之第一導電圖案151及第二導電圖案153的厚度H11、H21不同。
舉例而言，在本實施例中，t11p、t11、t21p及t21可滿足下式：（T1/t11p）∙t11＞（T1/t21p）∙t21，而使得第一導電圖案151的厚度H11大於第二導電圖案153的厚度H21。但本發明不限於此，在其它實施例中，t11p、t11、t21p及t21也可以滿足下式：（T1/t11p）∙t11＜（T1/t21p）∙t21，而使得第一導電圖案151的厚度H11小於第二導電圖案153的厚度H21。
請參照圖4及圖6，使得t11p、t11、t21p及t21滿足下式：（T1/t11p）∙t11≠（T1/t21p）∙t21的方法有許多種。舉例而言，在本實施例中，訊號V11之每一第一脈衝的時間長度t11實質上可等於訊號V21的每一第二脈衝的時間長度t21，而第一週期t11p與第二週期t21p不同（即，訊號V11之多個第一脈衝的頻率與訊號V21之多個第二脈衝的頻率不同）。然而，本發明不限於此，在另一實施例中，訊號V11之每一第一脈衝的時間長度t11與訊號V21之每一第二脈衝的時間長度t21可不同，且第一週期t11p與第二週期t21p可相同；在又一實施例中，訊號V11之每一第一脈衝的時間長度t11與訊號V21之每一第二脈衝的時間長度t21可不同，且第一週期t1p與第二週期t2p也可不同，只要使得t11p、t11、t21p及t21滿足下式：（T1/t11p）∙t11≠（T1/t21p）∙t21，即可。
請參照圖5，訊號V12包括多個第一脈衝，訊號V12的多個第一脈衝具有第一週期t12p，且每一第一脈衝具有一時間長度t12。請參照圖6，訊號V21包括多個第二脈衝，多個第二脈衝具有第二週期t21p，且每一第二脈衝訊號具有一時間長度t21。請參照圖5及圖6，特別是，t12p、t12、t21p及t21滿足下式：（T1/t12p）∙t12≠（T1/t21p）∙t21，其中T1為電鍍工序的第一階段的時間。在本實施例中，電鍍工序之第一階段的時間T1即為電鍍工序的總時間。
請參照圖1B、圖5及圖6，（T1/t12p）∙t12≠（T1/t21p）∙t21，意味著在同一電鍍工序中第一電路電極142被施加電壓的時間（例如：在電鍍工序的總時間內，訊號V12之多個第一脈衝的多個時間長度t12的和）與第二電路電極143被施加電壓的時間（例如：在電鍍工序的總時間內，訊號V21之多個第二脈衝的多個時間長度t21的和）不同。藉此，累積在第一電路電極142上之電鍍金屬離子的數量與累積在第二電路電極143上之電鍍金屬離子的數量會不同，進而使得分別形成在第一電路電極142及第二電路電極143上之第一導電圖案152及第二導電圖案153的厚度H12、H21不同。
舉例而言，在本實施例中，t12p、t12、t21p及t21可滿足下式：（T1/t12p）∙t12＞（T1/t21p）∙t21，而使得第一導電圖案152的厚度H12大於第二導電圖案153的厚度H21。然而，本發明不限於此，在其它實施例中，t12p、t12、t21p及t21也可以滿足下式：（T1/t12p）∙t12＜（T1/t21p）∙t21，而使得第一導電圖案152的厚度H12小於第二導電圖案153的厚度H21。
請參照圖5及圖6，使得t12p、t12、t21p及t21滿足：（T1/t12p）∙t12≠（T/t21p）∙t21的方法有許多種。舉例而言，在本實施例中，訊號V12之每一第一脈衝的時間長度t12實質上可等於訊號V21之每一第二脈衝的時間長度t21，而第一週期t12p與第二週期t21p不同（即，訊號V12之多個第一脈衝的頻率與訊號V21之多個第二脈衝的頻率不同）。然而，本發明不限於此，在另一實施例中，訊號V12之每一第一脈衝的時間長度t12與訊號V21之每一第二脈衝的時間長度t21可不同，且第一週期t12p與第二週期t21p可相同；在又一實施例中，訊號V12之每一第一脈衝的時間長度t12與訊號V21之每一第二脈衝的時間長度t21可不同，且第一週期t12p與第二週期t21p也可不同，只要使得t12p、t12、t21p及t21滿足下式：（T1/t12p）∙t12≠（T1/t21p）∙t21，即可。
請參照圖1B、圖4及圖5，在本實施例中，訊號V11與訊號V12可選擇性地實質上相同，進而使得第一導電圖案151的厚度H11實質上等於第一導電圖案152的厚度H12。然而，本發明不限於此，在其它實施例中，訊號V11與訊號V12也可不同，進而使得第一導電圖案151的厚度H11與第一導電圖案152的厚度H12不同。
請參照圖1C，然後，在本實施例中，可選擇性地進行一化學鍍（chemical plating）工序，以在第一導電圖案151、第一導電圖案152及第二導電圖案153上形成第一連接圖案161、第一連接圖案162及第二連接圖案163。第一連接圖案161包覆第一導電圖案151的頂面151a及側壁151b。第一連接圖案162包覆第一導電圖案152的頂面152a及側壁152b。第二連接圖案163包覆第二導電圖案153的頂面153a及側壁153b。在本實施例中，第一連接圖案161及第一導電圖案151的疊構可視為一接墊171，第一連接圖案162及第一導電圖案152的疊構可視為一接墊172，接墊171、172用以與發光二極體元件200（繪於圖1D）的第一電極240及第二電極250接合。
舉例而言，在本實施例中，第一連接圖案161、第一連接圖案162及第二連接圖案163的材質例如為錫。但本發明不以此為限，在其它實施例中，第一連接圖案161、第一連接圖案162及第二連接圖案163的材質也可以是其它導電材料。
請參照圖1D，最後，轉置發光二極體元件200於至少一第一導電圖案151、152上，且令發光二極體元件200電性連接至至少一第一導電圖案151、152，於此便完成顯示裝置10。
發光二極體元件200包括第一型半導體層210、第二型半導體層220、位於第一型半導體層210與第二型半導體層220之間的主動層230、與第一型半導體層210電性連接的第一電極240以及與第二型半導體層220電性連接的第二電極250。舉例而言，在本實施例中，可採用一共晶接合（eutectic bonding）工序，使得發光二極體元件200的第一電極240及第二電極250分別電性連接至第一導電圖案151及第二導電圖案152。然而，本發明不限於此，在其它實施例中，發光二極體元件200也可以用其它方式與第一導電圖案151及第一導電圖案152電性連接。
值得一提的是，由於至少一第一導電圖案151、152的厚度H11、H12與至少一第二導電圖案153的厚度H21具有一差值，因此，當發光二極體元件200轉置於第一導電圖案151、152上時，發光二極體元件200不易與第二導電圖案153及/或其它導電元件發生短路。藉此，能提升發光二極體元件200的轉置良率。
此外，在本實施例中，由於第一導電圖案151、152的厚度H11、H12較厚而具有較大的表面積，因此，沉積在第一導電圖案151、152的表面上的化學鍍層（即，第一連接圖案161及第二連接圖案162）的量較大，而有助於發光二極體元件200的第一電極240及第二電極250與第一導電圖案151及第一導電圖案152的電性連接。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重述。
圖7A至圖7E為本發明一實施例之顯示裝置10A的製造流程的剖面示意圖。
請參照圖7A，首先，提供驅動背板100A。本實施例的驅動背板100A與前述的驅動背板100略有不同。具體而言，在本實施例中，驅動背板100A包括基底110、設置於基底110上的畫素驅動電路120A、設置於畫素驅動電路120A上的介電層130、設置於介電層130上的至少一第一電路電極141、142以及設置於介電層130上的至少一第二電路電極144。與前述之驅動背板100不同的是，本實施例之驅動背板100A的畫素驅動電路120A與前述實施例之驅動背板100的畫素驅動電路120不同。
圖8為本發明一實施例的畫素驅動電路120A的電路示意圖。請參照圖7A及圖8，畫素驅動電路120A包括電源線L_VDD、電晶體TFT2及共用線L_VSS，電晶體TFT2具有第一端T2a、第二端T2b及控制端T2c，且電晶體TFT2的第一端T2a電性連接至電源線L_VDD。在本實施例中，畫素驅動電路120A還可更包括另一電晶體TFT1、電容C、資料線DL及掃描線GL，電晶體TFT1的第一端T1a電性連接至資料線DL，電晶體TFT1的控制端T1c電性連接至掃描線GL，電晶體TFT1的第二端T1b電性連接至電晶體TFT2的控制端T2c，電容C的一端Ca電性連接至電晶體TFT1的第二端T1b及電晶體TFT2的控制端T2c，且電容C的另一端Cb電性連接至電晶體TFT2的第一端T2a。簡言之，在本實施例中，畫素驅動電路120是採二個電晶體及一個電容（2T1C）的架構。
請參照圖7A，介電層130設置於畫素驅動電路120A上。畫素驅動電路120A位於介電層130與基底110之間。請參照圖7A及圖8，第二電路電極144設置於介電層130上且電性連接至共用線L_VSS（即，圖8之畫素驅動電路120A的點P144）。第一電路電極141、142設置於介電層130上。第一電路電極141電性連接至電晶體TFT2的第二端T2b（即，圖8之畫素驅動電路120A的點P141）。第二電路電極142電性連接至圖8之畫素驅動電路120A的點P142。與前述實施例不同的是，在尚未完成電鍍工序以前，在本實施例中，第一電路電極142並未與共用線L_VSS電性連接（即，圖8之畫素驅動電路120A的點P142與點P144未電性連接）。
請參照圖7B及圖7C，接著，利用電鍍工序於驅動背板100A之第一電路電極141、第一電路電極142及第二電路電極144上分別形成第一導電圖案151、第一導電圖案152及第二導電圖案154，其中第一導電圖案151、第一導電圖案152及第二導電圖案154分別與第一電路電極141、第一電路電極142及第二電路電極144電性連接。第一導電圖案151、第一導電圖案152及第二導電圖案154於同一電鍍工序中完成的，而第一導電圖案151、第一導電圖案152及第二導電圖案154的材質相同。
請參照圖7C，值得注意的是，第一導電圖案151、152的厚度H11、H12與第二導電圖案154的厚度H22具有差值
Figure 02_image009
。也就是說，第一導電圖案151、152的頂面151a、152b與第二導電圖案154的頂面154a具有高低差。在本實施例中，所述差值的絕對值
Figure 02_image011
以大於或等於
Figure 02_image001
為佳；舉例而言，所述差值的絕對值
Figure 02_image011
可大於或等於
Figure 02_image001
且小於或等於
Figure 02_image003
；但本發明不以此為限。
以下配合圖7B、圖7C、圖8、圖9、圖10及圖11，舉例說明如何在同一電鍍工序中形成厚度不同的第一導電圖案151、152及第二導電圖案154，並使第一電路電極142與畫素驅動電路120A的共用線L_VSS電性連接。
圖9示出於進行電鍍工序時施加在本發明一實施例之畫素驅動電路120A之電源線L_VDD上的訊號V11。
圖10示出於進行電鍍工序時施加在本發明一實施例之第一電路電極142上的訊號V12。
圖11示出於進行電鍍工序時施加在本發明一實施例之畫素驅動電路120A的共用線L_VSS上的訊號V22。
請參照圖7B、圖7C、圖8、圖9、圖10及圖11，在本實施例中，於進行電鍍工序時，輸入一閘極低電壓至資料線DL，輸入一閘極低電壓至掃描線GL，輸入圖9的訊號V11至電源線L_VDD，輸入圖10的訊號V12至第一電路電極142，且輸入圖11的訊號V22至共用線L_VSS。此時，提供至第一電路電極141（即，圖8之畫素驅動電路120A的點P141）的第一訊號實質上等於圖9的訊號V11，提供至第一電路電極142的第一訊號（即，圖8之畫素驅動電路120A的點P142）實質上等於圖10的訊號V12，且提供至第二電路電極144的第二訊號（即，圖8之畫素驅動電路120A的點P144）實質上等圖11的訊號V22。
在本實施例中，電鍍工序可包括第一階段及第二階段；於電鍍工序之第一階段的時間T1內，主要是製造出第一導電圖案151、152與第二導電圖案154的厚度差；於電鍍工序之第二階段的時間T2內，主要是使第一導電圖案151、152與第二導電圖案154增厚，進而使第一導電圖案152與第二導電圖案154相接觸，且使第一導電圖案152能透過第二導電圖案154電性連接至畫素驅動電路120A的共用線L_VSS。
請參照圖7B、圖9及圖11，於電鍍工序之第一階段的時間T1內，訊號V11包括多個第一脈衝，訊號V11的多個第一脈衝具有第一週期t11p，且每一第一脈衝具有一時間長度t11；訊號V22包括多個第二脈衝，多個第二脈衝具有第二週期t22p，且每一第二脈衝訊號具有一時間長度t22；特別是，t11p、t11、t22p及t22滿足下式：（T1/t11p）∙t11≠（T1/t22p）∙t22，其中T1為電鍍工序之第一階段的時間。
（T1/t11p）∙t11≠（T1/t22p）∙t22，意味著在電鍍工序的第一階段的時間T1內，第一電路電極141被施加電壓的時間（例如：在第一階段的時間T1內，訊號V11之多個第一脈衝的多個時間長度t11的和）與第二電路電極144被施加電壓的時間（例如：在第一階段的時間T1內，訊號V22之多個第二脈衝的多個時間長度t22的和）不同。藉此，累積在第一電路電極141上之電鍍金屬離子的數量與累積在第二電路電極144上之電鍍金屬離子的數量不同，進而使得分別形成在第一電路電極141及第二電路電極144上之第一導電圖案151及第二導電圖案154的厚度H11’、H22’不同。
在本實施例中，t11p、t11、t22p及t22可滿足下式：（T1/t11p）∙t11＞（T1/t22p）∙t22，而使得第一導電圖案151的厚度H11’大於第二導電圖案154的厚度H22’。然而，本發明不限於此，在其它實施例中，t11p、t11、t22p及t22也可以滿足：（T1/t11p）∙t11＜（T1/t22p）∙t22，而使得第一導電圖案151的厚度H11’小於第二導電圖案154的厚度H22’。
使得t11p、t11、t22p及t22滿足下式：（T1/t11p）∙t11≠（T1/t22p）∙t22的方法有許多種。舉例而言，在本實施例中，訊號V11之每一第一脈衝的時間長度t11實質上可等於訊號V22的每一第二脈衝的時間長度t22，而第一週期t11p與第二週期t22p不同（即，訊號V11之多個第一脈衝的頻率與訊號V22之多個第二脈衝的頻率不同）。然而，本發明不限於此，在另一實施例中，訊號V11之每一第一脈衝的時間長度t11與訊號V22之每一第二脈衝的時間長度t22可不同，而第一週期t11p與第二週期t22p可相同；在又一實施例中，訊號V11之每一第一脈衝的時間長度t11與訊號V22之每一第二脈衝的時間長度t22可不同，第一週期t11p與第二週期t22p也可不同，只要使得t11p、t11、t22p及t22滿足下式：（T1/t11p）∙t11≠（T1/t22p）∙t22，即可。
請參照圖7B、圖10及圖11，訊號V12包括多個第一脈衝，訊號V12的多個第一脈衝具有第一週期t12p，且每一第一脈衝具有一時間長度t12。訊號V22包括多個第二脈衝，多個第二脈衝具有第二週期t22p，且每一第二脈衝訊號具有一時間長度t22。特別是，t12p、t12、t22p及t22滿足：（T1/t12p）∙t12≠（T1/t22p）∙t22，其中T1為電鍍工序之第一階段的時間。
（T1/t12p）∙t12≠（T1/t22p）∙t22，意味著在同一電鍍工序的第一階段中，第一電路電極142被施加電壓的時間（即，在第一階段的時間T1內，訊號V12之多個第一脈衝的多個時間長度t12的和）與第二電路電極144被施加電壓的時間（即，在第一階段的時間T1內，訊號V22之多個第二脈衝的多個時間長度t22的和）不同。藉此，累積在第一電路電極142上之電鍍金屬離子的數量與累積在第二電路電極144上之電鍍金屬離子的數量不同，進而使得分別形成在第一電路電極142及第二電路電極144上之第一導電圖案152及第二導電圖案154的厚度H12’、H22’不同。
舉例而言，在本實施例中，t12p、t12、t22p及t22可滿足下式：（T1/t12p）∙t12＞（T1/t22p）∙t22，而使得第一導電圖案152的厚度H12’大於第二導電圖案154的厚度H22’。然而，本發明不限於此，在其它實施例中，t12p、t12、t22p及t22也可以滿足：（T1/t12p）∙t12＜（T1/t22p）∙t22，而使得第一導電圖案152的厚度H12’小於第二導電圖案154的厚度H22’。
使得t12p、t12、t22p及t22滿足下式：（T1/t12p）∙t12≠（T1/t22p）∙t22的方法有許多種。舉例而言，在本實施例中，訊號V12之每一第一脈衝的時間長度t12實質上可等於訊號V22的每一第二脈衝的時間長度t22，而第一週期t12p與第二週期t22p不同（即，訊號V12之多個第一脈衝的頻率與訊號V21之多個第二脈衝的頻率不同）。然而，本發明不限於此，在另一實施例中，訊號V12之每一第一脈衝的時間長度t12與訊號V22之每一第二脈衝的時間長度t22可不同，第一週期t12p與第二週期t22p可相同；在又一實施例中，訊號V12之每一第一脈衝的時間長度t12與訊號V22之每一第二脈衝的時間長度t22可不同，第一週期t12p與第二週期t22p也可不同，只要使得t12p、t12、t22p及t22滿足下式：（T1/t12p）∙t12≠（T1/t22p）∙t22，即可。
此外，與前述實施例不同的是，在本實施例中，電鍍工序還包括第二階段，透過電鍍工序的第二階段可使第一電路電極142與畫素驅動電路120A的共用線L_VSS電性連接（即，圖8之畫素驅動電路120A的點P142與點P144互相電性連接）。
請參照圖7C、圖8、圖9、圖10及圖11，具體而言，在本實施例中，於偵測到第一導電圖案152與第二導電圖案154接觸後，電鍍工序之第一階段的時間T1的結束，而進入電鍍工序之第二階段的時間T2。在進入電鍍工序之第二階段的時間T2後，可令訊號V12與訊號V22實質上相同，以使訊號V12、V22不會互相干擾，且第一導電圖案152及第二導電圖案154可持續朝多個方向增厚。透過電鍍工序的第二階段，第一導電圖案152及第二導電圖案154的接觸面積增加，而使得第一導電圖案152及第二導電圖案154的電性連接更為穩固。當第一導電圖案152及第二導電圖案154相接觸後，原本未與畫素驅動電路120A之共用線L_VSS電性連接的第一導電圖案152便可透過第二導電圖案154及第二電路電極144電性連接至畫素驅動電路120A的共用線L_VSS。
圖12為圖7B之第一電路電極141、第一電路電極142、第二電路電極144、第一導電圖案151、第一導電圖案152及第二導電圖案154的上視示意圖。圖7B對應圖12的剖線I-I’。
圖13為圖7C之第一電路電極141、第一電路電極142、第二電路電極144、第一導電圖案151、第一導電圖案152及第二導電圖案154的上視示意圖。圖7C對應圖13的剖線II-II’。
請參照圖7B及圖12，在本實施例中，多個第一電路電極151、152在一方向d上具有一第一間距Xpad；第二電路電極154與第一電路電極152於結構上分離且在方向d上具有一第二間距Xppath，且第二間距Xppath小於第一間距Xpad。請參照圖7C及圖13，藉此，在完成上述之電鍍工序的第一階段及第二階段後，第一導電圖案152與第二導電圖案154會相接觸，而第一導電圖案151與第一導電圖案152不會相接觸。
請參照圖7C、圖8及圖13，在本實施例中，電性連接至電晶體TFT2之第二端T2b的第一導電圖案151具有超出第一電路電極141的延伸部151-1，第一導電圖案151的延伸部151-1在方向d上具有第一長度D1，第二導電圖案154具有超出第二電路電極144的延伸部154-1，第二導電圖案154的延伸部154-1在方向d上具有第二長度D2，第二間距Xppath小於或等於第一長度D1與第二長度D2的和，且第一間距Xpad大於第一長度D1的兩倍。
請參照圖7D，然後，在本實施例中，可選擇性地進行一化學鍍工序，以在第一導電圖案151、第一導電圖案152及第二導電圖案154上形成第一連接圖案161、第一連接圖案162及第二連接圖案164。
請參照圖7E，最後，轉置發光二極體元件200於至少一第一導電圖案151、152上，且令發光二極體元件200電性連接至至少一第一導電圖案151、152，於此便完成顯示裝置10A。
顯示裝置10A具有與前述之顯示裝置10類似的功效及優點，於此便不再重述。
圖14A至圖14D為本發明一實施例之顯示裝置10B的製造流程的剖面示意圖。
請參照圖14A，首先，提供驅動背板100B。驅動背板100A包括基底110、畫素驅動電路120、介電層130、第一電路電極141及第一電路電極142。
圖15為本發明一實施例的畫素驅動電路120B的電路示意圖。請參照圖14A及圖15，本實施例的畫素驅動電路100B與前述的畫素驅動電路100A可相同，於此便不再重述。
請參照圖14A及圖15，介電層130設置於畫素驅動電路120B上。畫素驅動電路120B位於介電層130與基底110之間。第一電路電極141、142及第二電路電極144設置於介電層130上。第一電路電極141電性連接至電晶體TFT2的第二端T2b。
請參照圖14B，接著，利用電鍍工序於驅動背板100B之第一電路電極141及第一電路電極142上分別形成第一導電圖案151及第一導電圖案152。
圖16示出於進行電鍍工序時施加於本發明一實施例之畫素驅動電路120B的電源線L_VDD上的訊號V11。
圖17示出於進行電鍍工序時施加於本發明一實施例之第一電路電極142上的訊號V12。
請參照圖7B、圖9及圖10，在前述之顯示裝置10A的實施例中，於進行電鍍工序時，施加在畫素驅動電路120A之電源線L_VDD上的訊號V11實質上等於施加在第一電路電極142上的訊號V12；也就是說，提供至第一電路電極141的第一訊號實質上等於提供至第一電路電極142的第一訊號。請參照圖14B、圖16及圖17，然而，在本實施例中，提供至第一電路電極141的第一訊號與提供至第一電路電極142的第一訊號可不相同，以使得分別形成在第一電路電極141及第一電路電極142上的第一導電圖案151的厚度H11及第一導電圖案152的厚度H12不同。
請參照圖14B、圖15、圖16及圖17，在本實施例中，於進行電鍍工序時，輸入一閘極低電壓至資料線DL，輸入一閘極低電壓至掃描線GL，輸入圖16的訊號V11至電源線L_VDD，且輸入圖17的訊號V12至第一電路電極142。此時，提供至第一電路電極141的第一訊號實質上等於圖16的訊號V11。
訊號V11包括多個第一脈衝，訊號V11的多個第一脈衝具有第一週期t11p，且每一第一脈衝具有一時間長度t11。訊號V12包括多個第一脈衝，多個第一脈衝具有第二週期t12p，且每一第一脈衝訊號具有一時間長度t12。特別是，t11p、t11、t12p及t12滿足下式：（T1/t11p）∙t11≠（T1/t12p）∙t12，其中T1為電鍍工序之第一階段的時間。也就是說，在同一電鍍工序的第一階段中，第一電路電極141被施加電壓的時間（即，在第一階段的時間T1之內，訊號V11之多個第一脈衝的多個時間長度t11的和）與第一電路電極142被施加電壓的時間（即，在第一階段的時間T1內，訊號V12之多個第一脈衝的多個時間長度t12的和）不同。藉此，累積在第一電路電極141上之電鍍金屬離子的數量與累積在第一電路電極142上之電鍍金屬離子的數量不同，進而使得分別形成在第一電路電極141及第一電路電極142上之第一導電圖案151的厚度H11及第一導電圖案152的厚度H12不同。
舉例而言，在本實施例中，t11p、t11、t12p及t12可滿足下式：（T1/t11p）∙t11＜（T1/t12p）∙t12，而使得第一導電圖案151的厚度H11小於第一導電圖案152的厚度H12。然而，本發明不以此為限，在其它實施例中，t11p、t11、t12p及t12也可滿足下式：（T1/t11p）∙t11＞（T1/t12p）∙t12，而使得第一導電圖案151的厚度H11大於第一導電圖案152的厚度H12。
使得t11p、t11、t12p及t12滿足：（T1/t11p）∙t11≠（T1/t12p）∙t12的方法有許多種。舉例而言，在本實施例中，訊號V11之每一第一脈衝的時間長度t11可小於訊號V12的每一第一脈衝的時間長度t12，而第一週期t11p與第一週期t12p可相同。然而，本發明不限於此，在另一實施例中，訊號V11之每一第一脈衝的時間長度t11與訊號V12之每一第一脈衝的時間長度t12可相同，而第一週期t11p與第一週期t21p可不同；在又一實施例中，訊號V11之每一第一脈衝的時間長度t11與訊號V12之每一第一脈衝的時間長度t12可不同，且第一週期t11p與第一週期t12p也可不同，只要使得t11p、t11、t12p及t12滿足下式：（T1/t11p）∙t11≠（T1/t12p）∙t12，即可。
請參照圖14C，然後，在本實施例中，可選擇性地進行一化學鍍工序，以在第一導電圖案151及第一導電圖案152形成第一連接圖案161及第一連接圖案162。
請參照圖15D，最後，轉置發光二極體元件200於至少一第一導電圖案151、152上，且令發光二極體元件200電性連接至至少一第一導電圖案151、152，於此便完成顯示裝置10B。
值得一提的是，在本實施例中，用以與發光二極體元件200電性連接的第一導電圖案151及第一導電圖案152具有一厚度差（即，H11-H12），第一導電圖案151及第一導電圖案152的厚度差（即，H11-H12）可彌補發光二極體元件200之第一電極240及第二電極250的高低差（即，高度h1減去高度h2），進而提升發光二極體元件200的轉置良率。舉例而言，在本實施例中，H11、H12、h1及h2可滿足下式：（h1-h2）≤（H12-H11），但本發明不以此為限。
10、10A、10B: 顯示裝置 100、100A、100B: 驅動背板 110: 基底 120、120A、120B: 畫素驅動電路 130: 介電層 131a、131b、132a: 接觸窗 141、142: 第一電路電極 143、144: 第二電路電極 151、152: 第一導電圖案 151-1、154-1: 延伸部 151a、152a、153a: 頂面 151b、152b、153b: 側壁 153、154: 第二導電圖案 161、162: 第一連接圖案 163、164: 第二連接圖案 171、172: 接墊 200: 發光二極體元件 210: 第一型半導體層 220: 第二型半導體層 230: 主動層 240: 第一電極 250: 第二電極 300: 電鍍金屬 C: 電容 Ca、Cb: 一端 D1: 第一長度 D2: 第二長度 DL: 資料線 d: 方向 GL: 掃描線 H11、H12、H21、H22、H11’、H22’: 厚度 h1、h2: 高度 L_VDD: 電源線 L_VSS: 共用線 L_SEL、L_SEN: 訊號線 P141、P142、P143、P144: 點 TFT1、TFT2、TFT3: 電晶體 T1a、T2a、T3a: 第一端 T1b、T2b、T3b: 第二端 T1c、T2c、T3c: 控制端 T1、T2: 時間 t11p、t12p: 第一週期 t21p、t22p: 第二週期 t11、t21、t12、t22: 時間長度 V11、V12、V21、V22: 訊號 Xpad: 第一間距 Xppath: 第二間距 I-I’、II-II’: 剖線
圖1A至圖1D為本發明一實施例之顯示裝置10的製造流程的剖面示意圖。 圖2為本發明一實施例之畫素驅動電路120的電路示意圖。 圖3示出本發明一實施例之驅動背板100進行電鍍工序的過程。 圖4示出進行電鍍工序時施加於本發明一實施例之畫素驅動電路120之訊號線L_SEN上的訊號V11。 圖5示出進行電鍍工序時施加於本發明一實施例之畫素驅動電路120之共用線L_VSS上的訊號V12。 圖6示出進行電鍍工序時施加於本發明一實施例之畫素驅動電路120之電源線L_VDD上的訊號V21。 圖7A至圖7E為本發明一實施例之顯示裝置10A的製造流程的剖面示意圖。 圖8為本發明一實施例的畫素驅動電路120A的電路示意圖。 圖9示出於進行電鍍工序時施加在本發明一實施例之畫素驅動電路120A之電源線L_VDD上的訊號V11。 圖10示出於進行電鍍工序時施加在本發明一實施例之第一電路電極142上的訊號V12。 圖11示出於進行電鍍工序時施加在本發明一實施例之畫素驅動電路120A的共用線L_VSS上的訊號V22。 圖12為圖7B之第一電路電極141、第一電路電極142、第二電路電極144、第一導電圖案151、第一導電圖案152及第二導電圖案154的上視示意圖。 圖13為圖7C之第一電路電極141、第一電路電極142、第二電路電極144、第一導電圖案151、第一導電圖案152及第二導電圖案154的上視示意圖。 圖14A至圖14D為本發明一實施例之顯示裝置10B的製造流程的剖面示意圖。 圖15為本發明一實施例的畫素驅動電路120B的電路示意圖。 圖16示出於進行電鍍工序時施加於本發明一實施例之畫素驅動電路120B的電源線L_VDD上的訊號V11。 圖17示出於進行電鍍工序時施加於本發明一實施例之第一電路電極142上的訊號V12。
10: 顯示裝置 100: 驅動背板 110: 基底 120: 畫素驅動電路 130: 介電層 131a、131b、132a: 接觸窗 141、142: 第一電路電極 143: 第二電路電極 151、152: 第一導電圖案 153: 第二導電圖案 161、162: 第一連接圖案 163: 第二連接圖案 171、172: 接墊 200: 發光二極體元件 210: 第一型半導體層 220: 第二型半導體層 230: 主動層 240: 第一電極 250: 第二電極 H11、H12、H21: 厚度

Claims (12)

  1. 一種顯示裝置，包括： 一基底； 一畫素驅動電路，設置於該基底上，其中該畫素驅動電路包括： 一電源線； 一電晶體，具有一第一端、一第二端及一控制端，其中該電晶體的該第一端電性連接至該電源線；以及 一共用線； 一介電層，設置於該畫素驅動電路上； 至少一第一電路電極，設置於該介電層上，且電性連接至該電晶體的該第二端及該共用線的至少一者； 至少一第二電路電極，設置於該介電層上，且電性連接至該電源線及該共用線的至少一者； 至少一第一導電圖案，設置於該至少一第一電路電極上，且電性連接至該至少一第一電路電極； 至少一第二導電圖案，設置於該至少一第二電路電極上，且電性連接至該至少一第二電路電極，其中該至少一第一導電圖案的材質與該至少一第二導電圖案的材質相同，且該至少一第一導電圖案的厚度與該至少一第二導電圖案的厚度具有一差值；以及 一發光二極體元件，設置於該至少一第一導電圖案上，且電性連接至該至少一第一導電圖案。
  2. 如請求項1所述的顯示裝置，其中該至少一第一電路電極包括多個第一電路電極，該些第一電路電極分別電性連接至該電晶體的該第二端及該共用線，該些第一電路電極在一方向上具有一第一間距；該至少一第二電路電極包括電性連接至該共用線的一第二電路電極，該第二電路電極與電性連接至該共用線的一該第一電路電極於結構上分離且在該方向上具有一第二間距，且該第二間距小於該第一間距。
  3. 如請求項2所述的顯示裝置，其中該至少一第一導電圖案包括分別設置於該些第一電路電極上的多個第一導電圖案；該至少一第二導電圖案包括設置於該第二電路電極上的一第二導電圖案；電性連接至該共用線的該第一導電圖案與該第二導電圖案接觸。
  4. 如請求項2所述的顯示裝置，其中電性連接至該電晶體之該第二端的一該第一導電圖案具有超出一該第一電路電極的一延伸部，該第一導電圖案的該延伸部在該方向上具有一第一長度，該第二導電圖案具有超出該第二電路電極的一延伸部，該第二導電圖案的該延伸部在該方向上具有一第二長度，且該第二間距小於或等於該第一長度與該第二長度的和。
  5. 如請求項2所述的顯示裝置，其中電性連接至該第二電晶體之該第二端的一該第一導電圖案具有超出一該第一電路電極的一延伸部，該第一導電圖案的該延伸部在該方向上具有一第一長度，且該第一間距大於該第一長度的兩倍。
  6. 如請求項1所述的顯示裝置，其中該至少一第一電路電極包括分別電性連接至該電晶體的該第二端及該共用線的多個第一電路電極，該至少一第一導電圖案包括分別設置於該些第一電路電極上的多個第一導電圖案，該發光二極體元件的一第一電極及一第二電極分別電性至該些第一導電圖案，且該些第一導電圖案的多個厚度不同。
  7. 如請求項1所述的顯示裝置，其中該差值的絕對值大於或等於
    Figure 03_image013
    。
  8. 如請求項1所述的顯示裝置，其中該差值的絕對值大於或等於
    Figure 03_image013
    且小於或等於
    Figure 03_image015
    。
  9. 一種顯示裝置的製造方法，包括： 提供一驅動背板，該驅動背板包括一基底、一畫素驅動電路、一介電層、至少一第一電路電極及至少一第二電路電極，該畫素驅動電路設置於該基底上，該畫素驅動電路包括一電源線、一電晶體及一共用線，該電晶體具有一第一端、一第二端及一控制端，該電晶體的該第一端電性連接至該電源線，該介電層設置於該畫素驅動電路上，該至少一第一電路電極設置於該介電層上且電性連接至該電晶體的該第二端及該共用線的至少一者，該至少一第二電路電極設置於該介電層上且電性連接至該電源線及該共用線的至少一者； 利用一電鍍工序於該驅動背板之該至少一第一電路電極及該至少一第二電路電極上分別形成該至少一第一導電圖案及該至少一第二導電圖案，其中該至少一第一導電圖案的材質與該至少一第二導電圖案的材質相同，且該至少一第一導電圖案的厚度與該至少一第二導電圖案的厚度具有一差值；以及 轉置一發光二極體元件於該至少一第一導電圖案上，且令該發光二極體元件電性連接至該至少一第一導電圖案。
  10. 如請求項9所述的顯示裝置的製造方法，其中利用該電鍍工序於該驅動背板之該至少一第一電路電極及該至少一第二電路電極上分別形成該至少一第一導電圖案及該至少一第二導電圖案的步驟包括： 提供至少一第一訊號及至少一第二訊號分別至該至少一第一電路電極及該至少一第二電路電極，其中該電鍍工序至少包括一第一階段；於該電鍍工序的該第一階段，該至少一第一訊號及該至少一第二訊號分別包括多個第一脈衝及多個第二脈衝，該些第一脈衝具有一第一週期t1p，每一該第一脈衝具有一時間長度t1，該些第二脈衝具有一第二週期t2p，每一該第二脈衝訊號具有一時間長度t2，T1為該電鍍工序之該第一階段的時間，且（T1/t1p）∙t1≠（T1/t2p）∙t2。
  11. 如請求項10所述的顯示裝置的製造方法，其中該第一週期t1p與該第二週期t2p不同。
  12. 如請求項10所述的顯示裝置的製造方法，其中利用該電鍍工序於該驅動背板之該至少一第一電路電極及該至少一第二電路電極上分別形成該至少一第一導電圖案及該至少一第二導電圖案的步驟更包括： 在一該第一導電圖案與一該第二導電圖案接觸後，該電鍍工序進入接續該第一階段的一第二階段；於該電鍍工序的該第二階段，令該第一訊號與該第二訊號實質上相同。
TW109127648A 2020-01-14 2020-08-14 顯示裝置及其製造方法 TWI738464B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011372799.9A CN112530299B (zh) 2020-01-14 2020-11-30 显示装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062960846P 2020-01-14 2020-01-14
US62/960,846 2020-01-14

Publications (2)

Publication Number Publication Date
TW202127655A TW202127655A (zh) 2021-07-16
TWI738464B true TWI738464B (zh) 2021-09-01

Family

ID=73643731

Family Applications (15)

Application Number Title Priority Date Filing Date
TW109114222A TW202032226A (zh) 2020-01-14 2020-04-28 軟性電路結構
TW109115866A TWI732551B (zh) 2020-01-14 2020-05-13 顯示裝置及其製造方法
TW109117483A TWI722908B (zh) 2020-01-14 2020-05-26 畫素陣列基板
TW109117489A TWI735241B (zh) 2020-01-14 2020-05-26 可撓式顯示面板
TW109117929A TWI728822B (zh) 2020-01-14 2020-05-28 折疊顯示器
TW109118284A TWI742705B (zh) 2020-01-14 2020-06-01 顯示裝置
TW109120379A TWI729856B (zh) 2020-01-14 2020-06-17 可撓性電子裝置
TW109122232A TWI742744B (zh) 2020-01-14 2020-07-01 顯示裝置及其製造方法
TW109123890A TWI734558B (zh) 2020-01-14 2020-07-15 顯示面板
TW109125439A TWI730855B (zh) 2020-01-14 2020-07-28 顯示裝置及其製造方法
TW109126158A TWI775125B (zh) 2020-01-14 2020-08-03 顯示裝置
TW109127244A TWI747433B (zh) 2020-01-14 2020-08-11 顯示面板
TW109127587A TWI745025B (zh) 2020-01-14 2020-08-13 發光裝置及其製造方法
TW109127648A TWI738464B (zh) 2020-01-14 2020-08-14 顯示裝置及其製造方法
TW109134224A TWI735344B (zh) 2020-01-14 2020-09-30 顯示面板

Family Applications Before (13)

Application Number Title Priority Date Filing Date
TW109114222A TW202032226A (zh) 2020-01-14 2020-04-28 軟性電路結構
TW109115866A TWI732551B (zh) 2020-01-14 2020-05-13 顯示裝置及其製造方法
TW109117483A TWI722908B (zh) 2020-01-14 2020-05-26 畫素陣列基板
TW109117489A TWI735241B (zh) 2020-01-14 2020-05-26 可撓式顯示面板
TW109117929A TWI728822B (zh) 2020-01-14 2020-05-28 折疊顯示器
TW109118284A TWI742705B (zh) 2020-01-14 2020-06-01 顯示裝置
TW109120379A TWI729856B (zh) 2020-01-14 2020-06-17 可撓性電子裝置
TW109122232A TWI742744B (zh) 2020-01-14 2020-07-01 顯示裝置及其製造方法
TW109123890A TWI734558B (zh) 2020-01-14 2020-07-15 顯示面板
TW109125439A TWI730855B (zh) 2020-01-14 2020-07-28 顯示裝置及其製造方法
TW109126158A TWI775125B (zh) 2020-01-14 2020-08-03 顯示裝置
TW109127244A TWI747433B (zh) 2020-01-14 2020-08-11 顯示面板
TW109127587A TWI745025B (zh) 2020-01-14 2020-08-13 發光裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109134224A TWI735344B (zh) 2020-01-14 2020-09-30 顯示面板

Country Status (1)

Country Link
TW (15) TW202032226A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398441B2 (en) 2020-09-14 2022-07-26 Nanya Technology Corporation Semiconductor device with slanted conductive layers and method for fabricating the same
TWI757181B (zh) 2021-05-19 2022-03-01 友達光電股份有限公司 顯示面板及其製造方法
TWI775530B (zh) 2021-07-13 2022-08-21 友達光電股份有限公司 顯示裝置
TWI793768B (zh) * 2021-09-23 2023-02-21 錼創顯示科技股份有限公司 微型發光二極體封裝結構與微型發光二極體顯示裝置
TWI800945B (zh) * 2021-10-12 2023-05-01 友達光電股份有限公司 顯示面板
TWI792914B (zh) * 2022-02-10 2023-02-11 友達光電股份有限公司 顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200949955A (en) * 2008-05-23 2009-12-01 Tpo Displays Corp Display device and method of forming the same, and electronic device having the same
US20160293586A1 (en) * 2015-03-30 2016-10-06 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
WO2017112674A1 (en) * 2015-12-21 2017-06-29 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
TW201926300A (zh) * 2017-11-23 2019-07-01 超微晶科技(深圳)有限公司 微型led顯示面板

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板
US7209107B2 (en) * 2002-11-06 2007-04-24 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method for the same
KR101198374B1 (ko) * 2006-02-23 2012-11-07 삼성디스플레이 주식회사 발광 다이오드 기판 및 그 제조 방법과 그를 이용한 액정표시 장치
CN101389182B (zh) * 2007-09-13 2011-03-30 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP2011023376A (ja) * 2007-11-16 2011-02-03 Panasonic Corp フレキシブル半導体装置およびその製造方法
TWI333100B (en) * 2008-01-22 2010-11-11 Au Optronics Corp Mother substrate of display panel and menufacturing method thereof
EP2517255B1 (en) * 2009-12-25 2019-07-03 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
JP5463205B2 (ja) * 2010-05-27 2014-04-09 日本メクトロン株式会社 フレキシブル回路基板
JP2013243456A (ja) * 2012-05-18 2013-12-05 Olympus Corp 固体撮像装置、固体撮像装置の制御方法、および撮像装置
WO2014064837A1 (ja) * 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
JP6320713B2 (ja) * 2013-10-03 2018-05-09 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치
US9367094B2 (en) * 2013-12-17 2016-06-14 Apple Inc. Display module and system applications
TWI552319B (zh) * 2014-05-23 2016-10-01 友達光電股份有限公司 顯示裝置
KR102241846B1 (ko) * 2014-07-16 2021-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9799719B2 (en) * 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
KR102414300B1 (ko) * 2015-08-26 2022-06-30 삼성전자주식회사 디스플레이 구동 모듈 및 구동 방법과 이를 지원하는 전자 장치
CN106531044B (zh) * 2015-09-11 2019-09-03 南京瀚宇彩欣科技有限责任公司 显示面板及其闸极驱动电路
US9786646B2 (en) * 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
TWI561891B (en) * 2016-01-04 2016-12-11 Au Optronics Corp Pixel array substrate
CN107134496B (zh) * 2016-02-29 2019-05-31 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法、显示面板及显示装置
JP6705687B2 (ja) * 2016-04-04 2020-06-03 株式会社ジャパンディスプレイ 表示装置
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
DE102016112104A1 (de) * 2016-07-01 2018-01-04 Osram Opto Semiconductors Gmbh Modulares modul
KR20180078859A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
KR20180079078A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
US10021762B1 (en) * 2017-06-30 2018-07-10 Innolux Corporation Display device
CN107275379A (zh) * 2017-07-28 2017-10-20 武汉华星光电半导体显示技术有限公司 触控式oled显示面板以及显示装置
CN107342375B (zh) * 2017-08-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
JP2019045676A (ja) * 2017-09-01 2019-03-22 大日本印刷株式会社 表示装置
CN107731888B (zh) * 2017-11-23 2020-07-03 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
KR102508251B1 (ko) * 2017-11-28 2023-03-08 엘지디스플레이 주식회사 폴더블 표시장치
US10679911B2 (en) * 2017-12-12 2020-06-09 Facebook Technologies, Llc Redundant pixel architecture in ILED displays
CN108183156A (zh) * 2017-12-26 2018-06-19 深圳市华星光电技术有限公司 微型发光二极管显示面板及其制作方法
TWI657289B (zh) * 2017-12-28 2019-04-21 友達光電股份有限公司 顯示面板
CN108417604B (zh) * 2018-02-27 2020-08-04 上海天马微电子有限公司 显示面板和显示装置
CN108493236B (zh) * 2018-03-22 2021-03-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、柔性显示屏及显示装置
CN108615743B (zh) * 2018-03-23 2020-12-01 上海天马微电子有限公司 一种有机发光显示面板及其制备方法、有机发光显示装置
CN108598087B (zh) * 2018-04-26 2021-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
CN108598091B (zh) * 2018-05-03 2020-03-17 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
TWI684270B (zh) * 2018-05-10 2020-02-01 友達光電股份有限公司 透明顯示面板及其製造方法
US10690978B2 (en) * 2018-05-28 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN109065505B (zh) * 2018-08-10 2021-01-15 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN109300950B (zh) * 2018-09-29 2020-08-25 广州国显科技有限公司 柔性显示装置
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法
TWI668856B (zh) * 2018-12-12 2019-08-11 友達光電股份有限公司 發光二極體面板
CN110034150B (zh) * 2019-03-25 2020-11-27 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN109950226B (zh) * 2019-03-26 2020-12-15 京东方科技集团股份有限公司 一种电路基板及其制作方法、显示基板、拼接显示装置
CN110335542B (zh) * 2019-04-03 2021-04-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
TWI702579B (zh) * 2019-05-07 2020-08-21 友達光電股份有限公司 軟性顯示器
CN110265454A (zh) * 2019-06-25 2019-09-20 上海天马微电子有限公司 一种显示面板、其制作方法及显示装置
CN110429098B (zh) * 2019-07-31 2021-07-23 成都辰显光电有限公司 一种显示面板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200949955A (en) * 2008-05-23 2009-12-01 Tpo Displays Corp Display device and method of forming the same, and electronic device having the same
US20160293586A1 (en) * 2015-03-30 2016-10-06 Emagin Corporation Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
WO2017112674A1 (en) * 2015-12-21 2017-06-29 Hong Kong Beida Jade Bird Display Limited Semiconductor devices with integrated thin-film transistor circuitry
TW201926300A (zh) * 2017-11-23 2019-07-01 超微晶科技(深圳)有限公司 微型led顯示面板

Also Published As

Publication number Publication date
TWI729856B (zh) 2021-06-01
TW202127403A (zh) 2021-07-16
TWI742705B (zh) 2021-10-11
TW202127653A (zh) 2021-07-16
TWI734558B (zh) 2021-07-21
TW202127654A (zh) 2021-07-16
TW202127119A (zh) 2021-07-16
TW202127655A (zh) 2021-07-16
TWI745025B (zh) 2021-11-01
TW202127699A (zh) 2021-07-16
TWI728822B (zh) 2021-05-21
TW202127420A (zh) 2021-07-16
TW202127698A (zh) 2021-07-16
TW202127114A (zh) 2021-07-16
TWI722908B (zh) 2021-03-21
TWI747433B (zh) 2021-11-21
TW202127998A (zh) 2021-07-16
TW202032226A (zh) 2020-09-01
TWI742744B (zh) 2021-10-11
TWI732551B (zh) 2021-07-01
TWI735241B (zh) 2021-08-01
TWI730855B (zh) 2021-06-11
TW202127412A (zh) 2021-07-16
TWI735344B (zh) 2021-08-01
TWI775125B (zh) 2022-08-21
TW202127427A (zh) 2021-07-16
TW202127971A (zh) 2021-07-16
TW202127405A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
TWI738464B (zh) 顯示裝置及其製造方法
CN113078199A (zh) 显示基板、显示基板的制备方法及显示模组
US11522153B2 (en) Organic light-emitting diode display device with bonding terminal on non-light-emitting surface and method for manufacturing OLED display device with bonding terminal on non-light-emitting surface
US20230107672A1 (en) Display panel and method for manufacturing same
TW201943065A (zh) 發光二極體顯示面板及其製造方法
US11387387B2 (en) Micro light emitting device display apparatus
TW201935722A (zh) 微型發光裝置
TWI742735B (zh) 畫素陣列基板
TW202036894A (zh) 有機發光二極體顯示面板及其製造方法
WO2022095130A1 (zh) 显示面板及显示装置
CN112530299B (zh) 显示装置及其制造方法
CN112467018A (zh) mini-LED/micro-LED面光源及其制造方法
TW202125770A (zh) 微型發光元件顯示裝置
TWI784612B (zh) 顯示裝置
US11664358B2 (en) Display apparatus
TW202245212A (zh) 電子裝置
TWI730765B (zh) 畫素陣列基板
WO2022174404A1 (zh) 显示面板及显示装置
WO2021016808A1 (zh) 绑定背板及其制作方法、背光模组及显示装置
WO2022266795A1 (zh) 驱动背板及其制作方法、显示装置
US20230402465A1 (en) Pixel array substrate
TWI817771B (zh) 顯示裝置
US20230215968A1 (en) Electronic device and light-emitting element
US11764229B2 (en) Pixel array substrate
US20230163110A1 (en) Display apparatus