TWI655752B - 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置 - Google Patents

半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置 Download PDF

Info

Publication number
TWI655752B
TWI655752B TW104103057A TW104103057A TWI655752B TW I655752 B TWI655752 B TW I655752B TW 104103057 A TW104103057 A TW 104103057A TW 104103057 A TW104103057 A TW 104103057A TW I655752 B TWI655752 B TW I655752B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
region
conductive film
oxide semiconductor
Prior art date
Application number
TW104103057A
Other languages
English (en)
Other versions
TW201535690A (zh
Inventor
山崎舜平
岡崎健一
片山雅博
中田昌孝
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201535690A publication Critical patent/TW201535690A/zh
Application granted granted Critical
Publication of TWI655752B publication Critical patent/TWI655752B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明題為半導體裝置、顯示裝置、顯示模組以及電子裝置。本發明的一個方式提供一種半導體裝置，其中包括使用氧化物半導體的交錯型電晶體及電容元件。本發明的一個方式是一種包括電晶體及電容元件的半導體裝置，其中電晶體包括：氧化物半導體膜；氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的閘極電極；閘極電極上的第二絕緣膜；第二絕緣膜上的第三絕緣膜；以及第三絕緣膜上的源極電極及汲極電極，源極電極及汲極電極與氧化物半導體膜電連接，電容元件包括：第一導電膜；第二導電膜；以及該第二絕緣膜，第一導電膜與閘極電極設置在同 一表面上，該第二導電膜與源極電極及汲極電極設置在同一表面上，該第二絕緣膜設置在第一導電膜與第二導電膜之間。

Description

半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
本發明的一個方式係關於一種使用氧化物半導體膜的半導體裝置及使用該半導體裝置的顯示裝置。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或製造方法。此外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置、記憶體裝置都 是半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為場效應電晶體(FET)或薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注。
例如，公開了一種技術，其中作為氧化物半導體使用包含In、Zn、Ga、Sn等的非晶氧化物製造電晶體(參照專利文獻1)。另外，也公開了一種技術，其中使用氧化物薄膜製造具有自對準的頂閘極結構的電晶體(參照專利文獻2)。
[專利文獻1]日本專利申請公開第2006-165529號公報
[專利文獻2]日本專利申請公開第2009-278115號公報
作為使用氧化物半導體膜的電晶體，例如可以舉出反交錯型(也稱為底閘極結構)電晶體或交錯型 (也稱為頂閘極結構)電晶體等。當將使用氧化物半導體膜的電晶體用於顯示裝置時，使用反交錯型的情況多於使用交錯型電晶體的情況，這是因為反交錯型的製程比較簡單且能夠抑制其製造成本的原因。然而，有如下問題：隨著在顯示裝置中螢幕的大型化或者高清晰化(例如，以4k×2k(水平方向的像素數為3840，垂直方向的像素數為2160)或8k×4k(水平方向的像素數為7680，垂直方向的像素數為4320)為代表的高清晰顯示裝置)日益進步，由此反交錯型電晶體具有閘極電極與源極電極之間的寄生電容及閘極電極與汲極電極之間的寄生電容，因該寄生電容而使信號遲延增大，這會導致顯示裝置的顯示品質的降低。還有如下問題：與使用交錯型電晶體的情況相比，在使用反交錯型電晶體的情況下電晶體所占的面積大。於是，使用氧化物薄膜的交錯型電晶體被要求開發具有穩定的半導體特性及高可靠性的結構且可以以簡單的製程製造的電晶體。
此外，隨著在顯示裝置中螢幕的大型化或者高清晰化日益進步，形成於顯示裝置的像素中的電晶體和連接於該電晶體的電容元件的結構很重要。電容元件被用作儲存被寫入像素中的資料的儲存電容器。根據電容元件的結構，有因不能保持寫入到像素中的資料而使顯示裝置的顯示品質劣化的問題。
鑒於上述問題，本發明的一個方式的目的之一是提供一種包括使用氧化物半導體的電晶體的新穎半導體裝置。尤其是，本發明的一個方式的目的之一是提供一種包括使用氧化物半導體的交錯型電晶體的半導體裝置。本發明的一個方式的其他目的之一是提供一種半導體裝置，其中包括使用氧化物半導體的交錯型電晶體及連接於該電晶體的電容元件。本發明的一個方式的其他目的之一是提供一種半導體裝置，其中包括使用氧化物半導體且通態電流大的電晶體。本發明的一個方式的其他目的之一是提供一種半導體裝置，其中包括使用氧化物半導體且關態電流小的電晶體。本發明的一個方式的其他目的之一是提供一種半導體裝置，其中包括使用氧化物半導體且佔有面積小的電晶體。本發明的一個方式的其他目的之一是提供一種半導體裝置，其中包括使用氧化物半導體且具有穩定的電特性的電晶體。本發明的一個方式的其他目的之一是提供一種半導體裝置，其中包括使用氧化物半導體且可靠性高的電晶體。本發明的一個方式的目的之一是提供一種新穎半導體裝置。本發明的一個方式的目的之一是提供一種新穎顯示裝置。
注意，上述目的的記載不妨礙其他目的的存在。另外，本發明的一個方式並不需要達到上述所有目的。上述以外的目的從說明書等的記載看來顯而易見，且可以從說明書等的記載中抽出上述以外的目的。
本發明的一個方式是一種包括電晶體及電容 元件的半導體裝置，其中電晶體包括：氧化物半導體膜；氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的閘極電極；閘極電極上的第二絕緣膜；第二絕緣膜上的第三絕緣膜；第三絕緣膜上的源極電極；以及第三絕緣膜上的汲極電極，源極電極與氧化物半導體膜電連接，汲極電極與氧化物半導體膜電連接，電容元件包括：第一導電膜；第二導電膜；以及第二絕緣膜，第一導電膜與閘極電極設置在同一表面上，第二導電膜與源極電極及汲極電極設置在同一表面上，第二絕緣膜設置在第一導電膜與第二導電膜之間。詳細的內容參照下面。
本發明的一個方式是一種包括電晶體及電容元件的半導體裝置，其中電晶體包括：第一絕緣膜上的氧化物半導體膜；氧化物半導體膜上的閘極絕緣膜；閘極絕緣膜上的閘極電極；閘極電極上的第二絕緣膜；第二絕緣膜上的第三絕緣膜；第三絕緣膜上的源極電極；以及第三絕緣膜上的汲極電極，第一絕緣膜具有氧，第二絕緣膜具有氮，源極電極與氧化物半導體膜電連接，汲極電極與氧化物半導體膜電連接，電容元件包括：第一導電膜；第二導電膜；以及第二絕緣膜，第一導電膜與閘極電極設置在同一表面上，第二導電膜與源極電極及汲極電極設置在同一表面上，第二絕緣膜設置在第一導電膜與第二導電膜之間。
另外，本發明的其他一個方式是一種包括電晶體及電容元件的半導體裝置，其中電晶體包括：第一絕 緣膜上的第一閘極電極；第一閘極電極上的第一閘極絕緣膜；第一閘極絕緣膜上的氧化物半導體膜；氧化物半導體膜上的第二閘極絕緣膜；第二閘極絕緣膜上的第二閘極電極；第二閘極電極上的第二絕緣膜；第二絕緣膜上的第三絕緣膜；第三絕緣膜上的源極電極；以及第三絕緣膜上的汲極電極，第一閘極絕緣膜具有氧，第二絕緣膜具有氮，源極電極與氧化物半導體膜電連接，汲極電極與氧化物半導體膜電連接，電容元件包括：第一導電膜；第二導電膜；以及第二絕緣膜，第一導電膜與第二閘極電極設置在同一表面上，第二導電膜與源極電極及汲極電極設置在同一表面上，第二絕緣膜設置在第一導電膜與第二導電膜之間。
另外，在上述方式中，較佳為如下：氧化物半導體膜包括第一區域及第二區域，第一區域具有與閘極電極重疊的區域，第二區域具有不與閘極電極重疊的區域，第一區域具有雜質元素濃度為第一濃度的部分，第二區域具有雜質元素濃度為第二濃度的部分，第一濃度與第二濃度不同。另外，在上述方式中，較佳為如下：氧化物半導體膜包括第一區域及第二區域，第一區域具有與第二閘極電極重疊的區域，第二區域具有不與第二閘極電極重疊的區域，第一區域具有雜質元素濃度為第一濃度的部分，第二區域具有雜質元素濃度為第二濃度的部分，第一濃度與第二濃度不同。
另外，在上述方式中，雜質元素較佳為具有 氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素中的一個以上。另外，在上述方式中，雜質元素較佳為具有氬及氫。
另外，在上述方式中，第二區域較佳為具有接觸於第二絕緣膜的區域。另外，在上述方式中，第二區域較佳為具有雜質元素濃度比第一區域高的區域。另外，在上述方式中，第一區域較佳為具有結晶性比第二區域高的區域。
另外，在上述方式中，氧化物半導體膜較佳為具有氧、In、Zn及M(M為Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。另外，在上述方式中，氧化物半導體膜較佳為包括結晶部，結晶部較佳為具有c軸配向性及c軸平行於氧化物半導體膜的被形成面的法線向量的部分。
另外，本發明的其他一個方式是一種包括上述方式中的任一所記載的半導體裝置及顯示元件的顯示裝置。另外，本發明的其他一個方式是一種包括該顯示裝置及觸控感測器的顯示模組。另外，本發明的其他一個方式是一種電子裝置，它包括：上述方式中的任一所記載的半導體裝置、上述顯示裝置或上述顯示模組；以及操作鍵或電池。
藉由本發明的一個方式，可以提供一種包括使用氧化物半導體的電晶體的新穎半導體裝置。尤其是，藉由本發明的一個方式，可以提供一種包括使用氧化物半導體的交錯型電晶體的半導體裝置。此外，可以提供一種 半導體裝置，其中包括使用氧化物半導體的交錯型電晶體及連接於該電晶體的電容元件。此外，可以提供一種半導體裝置，其中包括使用氧化物半導體且通態電流大的電晶體。此外，可以提供一種半導體裝置，其中包括使用氧化物半導體且關態電流小的電晶體。此外，可以提供一種半導體裝置，其中包括使用氧化物半導體且佔有面積小的電晶體。本發明的一個方式的其他目的之一是提供一種半導體裝置，其中包括使用氧化物半導體且具有穩定的電特性的電晶體。此外，可以提供一種半導體裝置，其中包括使用氧化物半導體且可靠性高的電晶體。此外，可以提供一種新穎半導體裝置。此外，可以提供一種新穎顯示裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載看來除這些效果外的效果是顯然的，從而可以從說明書、圖式、申請專利範圍等的記載中抽出除這些效果外的效果。
100‧‧‧電晶體
100A‧‧‧電晶體
100B‧‧‧電晶體
100C‧‧‧電晶體
100D‧‧‧電晶體
100E‧‧‧電晶體
100F‧‧‧電晶體
100G‧‧‧電晶體
100H‧‧‧電晶體
102‧‧‧基板
104‧‧‧絕緣膜
106‧‧‧導電膜
106a‧‧‧導電膜
106b‧‧‧導電膜
108‧‧‧絕緣膜
108a‧‧‧絕緣膜
108b‧‧‧絕緣膜
108c‧‧‧絕緣膜
110‧‧‧氧化物半導體膜
110_1‧‧‧氧化物半導體膜
110_2‧‧‧氧化物半導體膜
110a‧‧‧通道區域
110a_1‧‧‧通道區域
110a_2‧‧‧通道區域
110b‧‧‧低電阻區域
110b_1‧‧‧低電阻區域
110b_2‧‧‧低電阻區域
110c‧‧‧低電阻區域
110c_1‧‧‧低電阻區域
110c_2‧‧‧低電阻區域
110d‧‧‧低電阻區域
110e‧‧‧低電阻區域
110f‧‧‧區域
110g‧‧‧區域
110h‧‧‧低電阻區域
110i‧‧‧低電阻區域
112‧‧‧絕緣膜
112a‧‧‧絕緣膜
112b‧‧‧絕緣膜
113‧‧‧導電膜
113a‧‧‧導電膜
113b‧‧‧導電膜
114‧‧‧導電膜
114a‧‧‧導電膜
114b‧‧‧導電膜
116‧‧‧導電膜
116a‧‧‧導電膜
116b‧‧‧導電膜
117‧‧‧絕緣膜
118‧‧‧絕緣膜
120‧‧‧絕緣膜
121‧‧‧導電膜
121a‧‧‧導電膜
121b‧‧‧導電膜
122‧‧‧導電膜
122a‧‧‧導電膜
122b‧‧‧導電膜
124‧‧‧導電膜
124a‧‧‧導電膜
124b‧‧‧導電膜
126‧‧‧導電膜
126a‧‧‧導電膜
126b‧‧‧導電膜
128‧‧‧絕緣膜
139‧‧‧開口部
140a‧‧‧開口部
140b‧‧‧開口部
140c‧‧‧開口部
141‧‧‧膜
142‧‧‧氧
143‧‧‧雜質元素
145‧‧‧遮罩
150‧‧‧電容元件
150A‧‧‧電容元件
150B‧‧‧電容元件
150C‧‧‧電容元件
150D‧‧‧電容元件
150E‧‧‧電容元件
150F‧‧‧電容元件
150G‧‧‧電容元件
210‧‧‧電子槍室
212‧‧‧光學系統
214‧‧‧樣本室
216‧‧‧光學系統
218‧‧‧照相裝置
220‧‧‧觀察室
222‧‧‧膠片室
224‧‧‧電子
228‧‧‧物質
232‧‧‧螢光板
306‧‧‧導電膜
306a‧‧‧導電膜
306b‧‧‧導電膜
314‧‧‧導電膜
314a‧‧‧導電膜
314b‧‧‧導電膜
316‧‧‧導電膜
316a‧‧‧導電膜
316b‧‧‧導電膜
318‧‧‧導電膜
318a‧‧‧導電膜
318b‧‧‧導電膜
324‧‧‧導電膜
324a‧‧‧導電膜
324b‧‧‧導電膜
326‧‧‧導電膜
326a‧‧‧導電膜
326b‧‧‧導電膜
328‧‧‧導電膜
328a‧‧‧導電膜
328b‧‧‧導電膜
334‧‧‧導電膜
334a‧‧‧導電膜
334b‧‧‧導電膜
338‧‧‧導電膜
338a‧‧‧導電膜
338b‧‧‧導電膜
352‧‧‧開口部
353‧‧‧開口部
354‧‧‧開口部
355‧‧‧開口部
500‧‧‧FET
501‧‧‧基板
502‧‧‧基板
504B‧‧‧發光元件
504G‧‧‧發光元件
504R‧‧‧發光元件
504W‧‧‧發光元件
506‧‧‧導電膜
507‧‧‧導電膜
508‧‧‧分隔壁
509‧‧‧結構體
510‧‧‧EL層
512‧‧‧導電膜
514B‧‧‧彩色層
514G‧‧‧彩色層
514R‧‧‧彩色層
514W‧‧‧彩色層
516‧‧‧基板
518‧‧‧密封膜
520‧‧‧區域
522‧‧‧絕緣膜
524‧‧‧開口部
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封材料
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧密封膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
766‧‧‧絕緣膜
770‧‧‧平坦化絕緣膜
772‧‧‧導電膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
784‧‧‧導電膜
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容元件
1100‧‧‧顆粒
1100a‧‧‧顆粒
1100b‧‧‧顆粒
1101‧‧‧顆粒
1120‧‧‧基板
1130‧‧‧靶材
5000‧‧‧基板
5001‧‧‧像素部
5002‧‧‧掃描線驅動電路
5003‧‧‧掃描線驅動電路
5004‧‧‧信號線驅動電路
5010‧‧‧電容佈線
5012‧‧‧閘極佈線
5013‧‧‧閘極佈線
5014‧‧‧汲極電極
5016‧‧‧電晶體
5017‧‧‧電晶體
5018‧‧‧液晶元件
5019‧‧‧液晶元件
5020‧‧‧像素
5021‧‧‧開關電晶體
5022‧‧‧驅動電晶體
5023‧‧‧電容元件
5023a‧‧‧電容元件
5023b‧‧‧電容元件
5024‧‧‧發光元件
5025‧‧‧信號線
5026‧‧‧掃描線
5027‧‧‧電源線
5028‧‧‧共用電極
5111‧‧‧像素
5154‧‧‧發光元件
5155‧‧‧電晶體
5156‧‧‧電晶體
5157‧‧‧電晶體
5158‧‧‧電容元件
5211‧‧‧像素
5214‧‧‧發光元件
5215‧‧‧電晶體
5216‧‧‧電晶體
5217‧‧‧電晶體
5218‧‧‧電容元件
5219‧‧‧電晶體
5311‧‧‧像素
5314‧‧‧發光元件
5315‧‧‧電晶體
5316‧‧‧電晶體
5317‧‧‧電晶體
5318‧‧‧電容元件
5319‧‧‧電晶體
5320‧‧‧電晶體
5411‧‧‧像素
5414‧‧‧發光元件
5415‧‧‧電晶體
5416‧‧‧電晶體
5417‧‧‧電晶體
5418‧‧‧電容元件
5440‧‧‧電晶體
5441‧‧‧電晶體
5442‧‧‧電晶體
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
9000‧‧‧外殼
9001‧‧‧顯示部
9002‧‧‧顯示部
9003‧‧‧揚聲器
9004‧‧‧LED燈
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9009‧‧‧開關
9010‧‧‧紅外線埠
9011‧‧‧儲存介質讀取部
9012‧‧‧支撐部
9013‧‧‧耳機
9014‧‧‧天線
9015‧‧‧快門按鈕
9016‧‧‧影像接收部
9017‧‧‧充電器
在圖式中：圖1A至1D是示出半導體裝置的一個方式的俯視圖及剖面圖；圖2是示出半導體裝置的一個方式的剖面圖；圖3A至3D是示出半導體裝置的一個方式的剖面 圖；圖4A和4B是示出半導體裝置的一個方式的剖面圖；圖5A至5D是示出半導體裝置的一個方式的俯視圖及剖面圖；圖6是示出半導體裝置的一個方式的剖面圖；圖7A至7D是示出半導體裝置的一個方式的剖面圖；圖8A至8D是示出半導體裝置的一個方式的剖面圖；圖9A至9D是示出半導體裝置的一個方式的剖面圖；圖10是示出半導體裝置的一個方式的剖面圖；圖11A至11C是示出半導體裝置的一個方式的剖面圖以及示出能帶圖的一個方式的圖；圖12A至12H是示出半導體裝置的製程的一個例子的剖面圖；圖13A至13F是示出半導體裝置的製程的一個例子的剖面圖；圖14A至14F是示出半導體裝置的製程的一個例子的剖面圖；圖15A至15F是示出半導體裝置的製程的一個例子的剖面圖；圖16A至16F是示出半導體裝置的製程的一個例子 的剖面圖；圖17A至17C是氧化物半導體的剖面TEM影像及局部性的傅立葉變換影像；圖18A至18D是示出氧化物半導體膜的奈米束電子繞射圖案的圖以及透過電子繞射測量裝置的一個例子的圖；圖19A至19C是示出利用透過電子繞射測量的結構分析的一個例子的圖以及平面TEM影像；圖20是說明計算模型的圖；圖21A和21B是說明初始狀態及最終狀態的圖；圖22是說明活化能的圖；圖23A和23B是說明初始狀態及最終狀態的圖；圖24是說明活化能的圖；圖25是說明VOH的遷移能階的圖；圖26是示出顯示裝置的一個方式的俯視圖；圖27是示出顯示裝置的一個方式的剖面圖；圖28是示出顯示裝置的一個方式的剖面圖；圖29A和29B是說明發光裝置的像素部的結構的圖；圖30A至30D是半導體裝置的剖面圖；圖31A至31C是顯示裝置的俯視圖及電路圖；圖32A和32B是顯示裝置的電路圖及時序圖；圖33A和33B是顯示裝置的電路圖及時序圖；圖34A和34B是顯示裝置的電路圖及時序圖； 圖35A和35B是顯示裝置的電路圖及時序圖；圖36是說明顯示模組的圖；圖37A至37H是說明電子裝置的圖；圖38A和38B是實施例中的剖面TEM影像；圖39是說明電阻率的溫度依賴性的圖；圖40A至40C是說明CAAC-OS的成膜模型的示意圖、顆粒及CAAC-OS的剖面圖；圖41是說明nc-OS的成膜模型的示意圖，其中示出顆粒；圖42是說明顆粒的圖；圖43是說明在被形成面上施加到顆粒的力量的圖；圖44A和44B是說明被形成面上的顆粒的舉動的圖；圖45A和45B是說明InGaZnO4的結晶的圖；圖46A和46B是示出原子碰撞之前的InGaZnO4的結構等的圖；圖47A和47B是示出原子碰撞之後的InGaZnO4的結構等的圖；圖48A和48B是示出原子碰撞之後的原子的軌跡的圖；圖49A和49B是CAAC-OS膜以及靶材的剖面HAADF-STEM影像。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”“下”等表示配置的詞句以參照圖式說明構成要素的位置關係。另外，構成要素的位置關係根據描述各構成要素的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，根據情況可以適當地更換。
在本說明書等中，電晶體是指至少包括閘極電極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，“源極”及“汲極”的功能有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
實施方式1
在本實施方式中，參照圖1A至圖16F說明將電晶體及電容元件設置在同一基板上的半導體裝置以及該半導體裝置的製造方法的一個例子。
〈半導體裝置的結構1〉
圖1A至1D示出將電晶體及電容元件設置在同一基板上的半導體裝置的一個例子。注意，該電晶體採用頂閘極結構。
圖1A是半導體裝置所具有的電晶體100的俯視圖，圖1B是半導體裝置所具有的電容元件150的俯視圖，圖1C是沿著圖1A的點劃線X1-X2的剖面圖，圖1D 是沿著圖1B的點劃線X3-X4的剖面圖。注意，為了方便起見，在圖1A及1B中省略基板102、絕緣膜104、絕緣膜108、絕緣膜118、絕緣膜120等。還注意，在後面的電晶體及電容元件的俯視圖中也有時與圖1A及1B同樣地省略構成要素的一部分。此外，有時將點劃線X1-X2的方向稱為通道長度方向，而將點劃線Y1-Y2的方向稱為通道寬度方向。
圖1A及1C所示的電晶體100包括：形成在基板102上的絕緣膜108；絕緣膜108上的氧化物半導體膜110；氧化物半導體膜110上的絕緣膜112；隔著絕緣膜112與氧化物半導體膜110重疊的導電膜114；覆蓋氧化物半導體膜110、絕緣膜112及導電膜114的絕緣膜118；絕緣膜118上的絕緣膜120；藉由設置在絕緣膜118及絕緣膜120中的開口部140a連接於氧化物半導體膜110的導電膜122；以及藉由設置在絕緣膜118及絕緣膜120中的開口部140b連接於氧化物半導體膜110的導電膜124。此外，也可以在電晶體100上設置覆蓋絕緣膜120、導電膜122及導電膜124的絕緣膜128。
在圖1C中，絕緣膜108具有絕緣膜108a及絕緣膜108a上的絕緣膜108b的疊層結構。導電膜114具有導電膜114a及導電膜114a上的導電膜114b的疊層結構。導電膜122具有導電膜122a及導電膜122a上的導電膜122b的疊層結構。導電膜124具有導電膜124a及導電膜124a上的導電膜124b的疊層結構。
在電晶體100中，導電膜114具有閘極電極(也稱為頂閘極電極)的功能，導電膜122具有源極電極和汲極電極中之一的功能，導電膜124具有源極電極和汲極電極中之另一的功能。另外，在電晶體100中，絕緣膜108具有氧化物半導體膜110的基底膜的功能，絕緣膜112具有閘極絕緣膜的功能。
此外，圖1B及1D所示的電容元件150包括：形成在基板102上的絕緣膜108：絕緣膜108上的絕緣膜112；絕緣膜112上的導電膜116；覆蓋絕緣膜108、絕緣膜112及導電膜116的絕緣膜118；絕緣膜118上的絕緣膜120；以及在設置於絕緣膜120中的開口部140c中隔著絕緣膜118與導電膜116重疊的導電膜126。此外，也可以在電容元件150上設置覆蓋絕緣膜120及導電膜126的絕緣膜128。
在圖1D中，絕緣膜108具有絕緣膜108a及絕緣膜108a上的絕緣膜108b的疊層結構。導電膜116具有導電膜116a及導電膜116a上的導電膜116b的疊層結構。導電膜126具有導電膜126a及導電膜126a上的導電膜126b的疊層結構。
電容元件150是在一對電極之間夾持電介質的結構。更詳細地說，一對電極中之一個是導電膜116，一對電極中之另一個是導電膜126，在導電膜116與導電膜126之間的絕緣膜118被用作電介質。
用作電晶體100的閘極電極的導電膜114及 用作電容元件150的一對電極中之一個的導電膜116藉由相同製程形成，它們的至少一部分形成在同一表面上。用作電晶體100的源極電極及汲極電極的導電膜122及導電膜124以及用作電容元件150的一對電極中之另一個的導電膜126藉由相同製程形成，導電膜122、124和126的至少一部分形成在同一表面上。
如此，藉由以相同製程形成用作電晶體100及電容元件150的各電極的導電膜，可以減少製造成本。
另外，在電容元件150中，絕緣膜120具有開口部140c。由此，在絕緣膜118和絕緣膜120層疊的絕緣膜中可以只使絕緣膜118用作電介質。藉由採用上述結構，可以增大電容元件150的容量值。由此，可以增大顯示裝置的容量值。
接著，圖2示出沿著圖1A所示的電晶體100的點劃線Y1-Y2(通道寬度方向)的剖面圖。
如圖2所示，在通道寬度方向上導電膜114a的端部位於導電膜114b的端部的外側。絕緣膜112的端部位於導電膜114a的端部的外側。絕緣膜108b在不與絕緣膜112重疊的區域中具有凹部。藉由採用上述結構，可以提高絕緣膜118、絕緣膜120及絕緣膜128的覆蓋性。
接著，下面詳細地說明電晶體100所具有的氧化物半導體膜110。
在電晶體100的氧化物半導體膜110中，不與導電膜114重疊的區域包含形成氧缺損的元素。下面， 將形成氧缺損的元素稱為雜質元素進行說明。作為雜質元素的典型例子，有氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素等。作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。
當將雜質元素添加到氧化物半導體膜時，氧化物半導體膜中的金屬元素與氧的鍵合被切斷，以形成氧缺損。或者，當將雜質元素添加到氧化物半導體膜時，鍵合於氧化物半導體膜中的金屬元素的氧與雜質元素鍵合，氧從金屬元素脫離，由此形成氧缺損。其結果是，氧化物半導體膜的載子密度變高，由此導電性變高。
當對添加了雜質元素形成有氧缺損的氧化物半導體添加氫時，氫進入氧缺損處而在導帶附近形成施體能階。其結果是，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，所以對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，起因於該施體能階的吸收的影響小，而對可見光具有與氧化物半導體相同程度的透光性。
在此，關於使用氧化物導電體形成的膜(以下稱為氧化物導電體膜)，參照圖39說明其電阻率的溫度依存性。
在此，製造具有氧化物導電體膜的樣本。作為氧化物導電體膜，製造如下氧化物導電體膜：氧化物半 導體膜與氮化矽膜接觸而成的氧化物導電體膜(OC_SiNx)；在摻雜裝置中將氬添加到氧化物半導體膜且與氮化矽膜接觸而成的氧化物導電體膜(OC_Ar dope+SiNx)；在電漿處理裝置中使氧化物半導體膜暴露於氬電漿且與氮化矽膜接觸而形成的氧化物導電體膜(OC_Ar plasma+SiNx)。另外，氮化矽膜包含氫。
下面說明包含氧化物導電體膜(OC_SiNx)的樣本的製造方法。在藉由電漿CVD法將400nm厚的氧氮化矽膜形成在玻璃基板上之後，將氧氮化矽膜暴露於氧電漿，然後對氧氮化矽膜添加氧離子，來形成由於加熱而釋放氧的氧氮化矽膜。接著，藉由使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法在由於加熱而釋放氧的氧氮化矽膜上形成100nm厚的In-Ga-Zn氧化物膜，在450℃的氮氛圍下對該氧化物膜進行加熱處理，然後在450℃的氮及氧的混合氣體氛圍下進行加熱處理。然後，藉由電漿CVD法形成100nm厚的氮化矽膜。然後，在350℃的氮及氧的混合氣體氛圍下進行加熱處理。
下面說明包含氧化物導電體膜(OC_Ar dope+SiNx)的樣本的製造方法。在藉由電漿CVD法將400nm厚的氧氮化矽膜形成在玻璃基板上之後，將氧氮化矽膜暴露於氧電漿，然後對氧氮化矽膜添加氧離子，來形成由於加熱而釋放氧的氧氮化矽膜。接著，藉由使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法在由於加熱而釋放氧的氧氮化矽膜上形成100nm厚的In-Ga-Zn氧 化物膜，在450℃的氮氛圍下對該氧化物膜進行加熱處理，然後在450℃的氮及氧的混合氣體氛圍下進行加熱處理。接著，利用摻雜裝置以10kV的加速電壓對In-Ga-Zn氧化物膜添加劑量為5×1014ions/cm2的氬，來在In-Ga-Zn氧化物膜中形成氧缺損。然後，藉由電漿CVD法形成100nm厚的氮化矽膜。然後，在350℃的氮及氧的混合氣體氛圍下進行加熱處理。
下面說明包含氧化物導電體膜(OC_Ar plasma+SiNx)的樣本的製造方法。在藉由電漿CVD法將400nm厚的氧氮化矽膜形成在玻璃基板上之後，將氧氮化矽膜暴露於氧電漿，來形成由於加熱而釋放氧的氧氮化矽膜。接著，藉由使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法在由於加熱而釋放氧的氧氮化矽膜上形成100nm厚的In-Ga-Zn氧化物膜，在450℃的氮氛圍下對該氧化物膜進行加熱處理，然後在450℃的氮及氧的混合氣體氛圍下進行加熱處理。接著，在電漿處理裝置中產生氬電漿，使加速了的氬離子碰撞到In-Ga-Zn氧化物膜，來形成氧缺損。然後，藉由電漿CVD法形成100nm厚的氮化矽膜。然後，在350℃的氮及氧的混合氣體氛圍下進行加熱處理。
圖39示出測定各樣本的電阻率的結果。在此，利用四端子的范德堡法(van-der-Pauw法)測定電阻率。在圖39中，橫軸表示測定溫度，縱軸表示電阻率。另外，四角形示出氧化物導電體膜(OC_SiNx)的測定結 果，圓圈示出氧化物導電體膜(OC_Ar dope+SiNx)的測定結果，三角形示出氧化物半導體膜(OC_Ar plasma+SiNx)的測定結果。
注意，在圖式中未圖示，但是不與氮化矽膜接觸的氧化物半導體膜的電阻率高，很難測定出其電阻率。由此可知，氧化物導電體膜的電阻率比氧化物半導體膜低。
從圖39可知，當氧化物導電體膜(OC_Ar dope+SiNx)及氧化物導電體膜(OC_Ar plasma+SiNx)包含氧缺損及氫時，電阻率的變動小。典型的是，在80K以上且290K以下的範圍中，電阻率的變動率為小於±20%。或者，在150K以上且250K以下的範圍中，電阻率的變動率為小於±10%。也就是說，氧化物導電體是簡併半導體，可以推測其導帶邊緣與費米能階一致或大致一致。由此，藉由將氧化物導電體膜用作電晶體的源極區域及汲極區域，可以使氧化物導電體膜與用作電晶體的源極電極及汲極電極的導電膜處於歐姆接觸，從而可以在氧化物導電體膜與用作電晶體的源極電極及汲極電極的導電膜之間降低接觸電阻。此外，由於氧化物導電體的電阻率不太依賴於溫度，所以在氧化物導電體膜與用作電晶體的源極電極及汲極電極的導電膜之間接觸電阻的變動量小，由此可以製造可靠性高的電晶體。
在此，圖3A至3D以及圖4A和4B示出氧化物半導體膜110附近的放大圖。注意，為了簡化起見，在 圖3A至3D以及圖4A和4B中省略構成要素的一部分。
在氧化物半導體膜110的通道長度方向的剖面形狀中，因氧化物半導體膜的載子密度增加而使導電性提高的區域(下面稱為低電阻區域)被形成。如圖3A至3D以及圖4A和4B所示，形成在氧化物半導體膜110中的低電阻區域具有多個構成要素。另外，在圖3A至3D以及圖4A和4B中，通道長度L是夾在一對低電阻區域的區域的長度。
如圖3A所示，氧化物半導體膜110包括：形成在與導電膜114重疊的區域中的通道區域110a；夾著通道區域110a且包含雜質元素的區域，即低電阻區域110b及110c。另外，如圖3A所示，在通道長度方向的剖面形狀中，通道區域110a與低電阻區域110b之間的邊界及通道區域110a與低電阻區域110c之間的邊界隔著絕緣膜112與導電膜114a的下端部一致或者大致一致。就是說，在俯視形狀中，通道區域110a與低電阻區域110b之間的邊界及通道區域110a與低電阻區域110c之間的邊界與導電膜114a的下端部一致或者大致一致。
如圖3A所示，在通道長度方向的剖面形狀中，也可以導電膜114a的端部位於導電膜114b的端部的外側且導電膜114b具有錐形形狀。就是說，導電膜114a和導電膜114b接觸的面與導電膜114b的側面所成的角度θ1也可以為小於90°、10°以上且85°以下、15°以上且85°以下、30°以上且85°以下、45°以上且85°以下或60°以上 且85°以下。藉由將角度θ1設定為小於90°、10°以上且85°以下、15°以上且85°以下、30°以上且85°以下、45°以上且85°以下或60°以上且85°以下，可以提高導電膜114b的側面上的絕緣膜118的覆蓋性。
如圖3A所示，在通道長度方向的剖面形狀中，也可以絕緣膜112的端部位於導電膜114a及導電膜114b的端部的外側。另外，絕緣膜112的端部的一部分也可以具有圓弧狀。此外，絕緣膜112也可以具有錐形形狀。就是說，氧化物半導體膜110和絕緣膜112接觸的面與絕緣膜112的側面所成的角度θ2也可以為小於90°，較佳為30°以上且小於90°。
如圖3B所示，在通道長度方向的剖面形狀中，低電阻區域110b及110c具有隔著絕緣膜112與導電膜114重疊的區域。該區域被用作重疊區域。將通道長度方向上的重疊區域的長度表示為Lov。Lov為通道長度L的小於20%、小於10%、小於5%或小於2%。
如圖3C所示，在通道長度方向的剖面形狀中，通道區域110a具有不與導電膜114a的下端部重疊的區域。該區域被用作偏置區域。將通道長度方向上的偏置區域的長度表示為Loff。注意，在有多個偏置區域的情況下，將一個偏置區域的長度稱為Loff。Loff包含於通道長度L。Loff為通道長度L的小於20%、小於10%、小於5%或小於2%。
如圖3D所示，在通道長度方向的剖面形狀 中，氧化物半導體膜110在通道區域110a與低電阻區域110b之間具有低電阻區域110d，在通道區域110a與低電阻區域110c之間具有低電阻區域110e。低電阻區域110d、110e的雜質元素濃度比低電阻區域110b、110c低且低電阻區域110d、110e的電阻率比低電阻區域110b、110c高。在此，雖然低電阻區域110d、110e與絕緣膜112重疊，但是也可以與絕緣膜112及導電膜114重疊。
如圖4A所示，在通道長度方向的剖面形狀中，氧化物半導體膜110在與導電膜122、124重疊的區域中具有區域110f、110g。也可以不對區域110f、110g添加雜質元素。此時，氧化物半導體膜110在接觸於導電膜122、124的區域110f、110g與通道區域110a之間包括具有雜質元素的區域，即低電阻區域110b、110c。當對導電膜122、124施加電壓時，區域110f、110g具有導電性，由此區域110f、110g被用作源極區域及汲極區域。
此外，在形成導電膜122、124之後，將導電膜114、122及124用作遮罩，將雜質元素經過絕緣膜120及絕緣膜118添加到氧化物半導體膜110，來形成圖4A所示的結構。
如圖4B所示，在通道長度方向的剖面形狀中，也可以設置夾著通道區域110a的低電阻區域110b、110c、110d、110e、110h及110i。
明確地說，圖4B所示的氧化物半導體膜110 包括：通道區域110a；夾著通道區域110a的低電阻區域110h、110i；夾著低電阻區域110h、110i的低電阻區域110d、110e；夾著低電阻區域110d、110e的低電阻區域110b、110c。經過不與導電膜114b重疊的區域的導電膜114a及絕緣膜112添加雜質元素，來形成低電阻區域110h、110i。經過不與導電膜114a及導電膜114b重疊的區域的絕緣膜112添加雜質元素，來形成低電阻區域110d、110e。藉由直接添加雜質元素形成低電阻區域110b、110c。由此，低電阻區域110h、110i的雜質元素濃度比低電阻區域110d、110e及低電阻區域110b、110c低，且低電阻區域110h、110i的電阻率比低電阻區域110d、110e及低電阻區域110b、110c高。另外，低電阻區域110d、110e的雜質元素濃度比低電阻區域110b、110c低，且低電阻區域110d、110e的電阻率比低電阻區域110b、110c高。
在圖4B中，通道區域110a與導電膜114b重疊。低電阻區域110h、110i與向導電膜114b的外側突出的導電膜114a重疊。低電阻區域110d、110e與向導電膜114a的外側突出的絕緣膜112重疊。低電阻區域110b、110c向絕緣膜112的外側突出且與絕緣膜118重疊。
如圖3D及圖4B所示，藉由氧化物半導體膜110包括雜質元素濃度比低電阻區域110b、110c低且電阻率比低電阻區域110b、110c高的低電阻區域110d、110e、110h以及110i，可以使汲極區域的電場緩和。由 此，在電晶體中可以減少起因於汲極區域的電場的臨界電壓的變動。
圖3A至3D以及圖4A和4B所示的氧化物半導體膜110包括如下區域：不與絕緣膜112及導電膜114重疊的區域的膜厚度比與絕緣膜112及導電膜114重疊的區域薄。該薄區域的膜厚度比與絕緣膜112及導電膜114重疊的區域的氧化物半導體膜薄，該薄區域的厚度為0.1nm以上且5nm以下。
氧化物半導體膜110中的低電阻區域110b、110c被用作源極區域及汲極區域。另外，低電阻區域110b、110c、110d、110e、110h及110i包含雜質元素。
當雜質元素為稀有氣體元素且藉由濺射法形成氧化物半導體膜110時，通道區域110a以及低電阻區域110b、110c、110d、110e、110h及110i都包含稀有氣體元素。另外，低電阻區域110b、110c的稀有氣體元素濃度比通道區域110a高。低電阻區域110b、110c的稀有氣體元素濃度比低電阻區域110d、110e高。低電阻區域110d、110e的稀有氣體元素濃度比低電阻區域110h、110i高。
這是因為如下兩個原因：當藉由濺射法形成氧化物半導體膜110時，使用稀有氣體作為濺射氣體，由此在氧化物半導體膜110中包含稀有氣體；以及，意圖性地對低電阻區域110b、110c添加稀有氣體，以便在氧化物半導體膜110中形成氧缺損。在低電阻區域110d、 110e、110h及110i中，根據形成在低電阻區域110b、110c、110d、110e、110h及110i上的膜結構及膜厚度，為了形成氧缺損添加的稀有氣體的濃度在上述低電阻區域中都不同。此外，也可以對低電阻區域110b、110c、110d、110e、110h及110i添加與通道區域110a不同的稀有氣體元素。
當雜質元素為硼、碳、氮、氟、鋁、矽、磷或氯時，低電阻區域110b、110c、110d、110e、110h及110i包含上述雜質元素。由此，低電阻區域110b、110c、110d、110e、110h及110i的雜質元素濃度比通道區域110a高。此外，藉由利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)獲得的低電阻區域110b、110c、110d、110e、110h及110i的雜質元素濃度可以為5×1018atoms/cm3以上且1×1022atoms/cm3以下，1×1019atoms/cm3以上且1×1021atoms/cm3以下，或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
當雜質元素為氫時，低電阻區域110b、110c、110d、110e、110h及110i的氫濃度比通道區域110a高。此外，藉由利用二次離子質譜分析法獲得的低電阻區域110b、110c、110d、110e、110h及110i的氫濃度可以為8×1019atoms/cm3以上，1×1020atoms/cm3以上，或者5×1020atoms/cm3以上。
由於低電阻區域110b、110c、110d、110e、110h及110i具有雜質元素，所以氧缺損增加並載子密度 增加。其結果，低電阻區域110b、110c、110d、110e、110h及110i的導電性得到提高。
雜質元素也可以為氫、硼、碳、氮、氟、鋁、矽、磷和氯中的任一個以上與稀有氣體的組合。此時，在低電阻區域110b、110c、110d、110e、110h及110i中，因稀有氣體而形成的氧缺損和添加了的氫、硼、碳、氮、氟、鋁、矽、磷和氯中的任一個以上相互作用，從而有時低電阻區域110b、110c、110d、110e、110h及110i的導電性更高。
當對添加了雜質元素形成有氧缺損的氧化物半導體添加氫時，氫進入氧缺損處而在導帶附近形成施體能階。其結果是，可以形成氧化物導電體。因此，氧化物導電體具有透光性。注意，這裡將成為導電體的氧化物半導體稱為氧化物導電體。
氧化物導電體是簡併半導體，可以推測其導帶邊緣與費米能階一致或大致一致。由此，氧化物導電體膜與用作電晶體的源極電極及汲極電極的導電膜處於歐姆接觸，從而可以在氧化物導電體膜與用作電晶體的源極電極及汲極電極的導電膜之間降低接觸電阻。
在本實施方式中所示的電晶體100採用通道區域110a夾在用作源極區域及汲極區域的低電阻區域110b和低電阻區域110c的結構。因此，電晶體100的通態電流大且其電場效移動率高。另外，在電晶體100中，將導電膜114用作遮罩對氧化物半導體膜110添加雜質元 素。就是說，可以自對準地形成低電阻區域。
電晶體100採用用作閘極電極的導電膜114與用作源極電極及汲極電極的導電膜122、124不重疊的結構。由此，可以降低導電膜114與導電膜122及導電膜124之間的寄生電容。其結果是，當使用大面積基板作為基板102時，可以減少導電膜114與導電膜122及導電膜124之間的信號遲延。
接著，詳細地說明圖1A至1D所示的半導體裝置的其他結構。
作為基板102，可以使用各種基板，而不侷限於特定的基板。作為該基板的例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI(Silicon on Insulator：絕緣層上覆矽)基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板、貼合薄膜及基材薄膜等的例子，可以舉出：以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠；丙烯酸樹脂等合成樹脂等；聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等；聚醯胺、聚醯亞胺、芳族聚醯胺、環氧、無機蒸鍍薄膜或紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體及電容元件，可以製造特性、尺寸或形狀 等的偏差小、電流能力高且尺寸小的電晶體及電容元件。當利用上述電晶體及電容元件構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體及電容元件。或者，也可以將剝離層設置在基板102與電晶體及電容元件之間。剝離層可以用於如下情況，即在其上製造半導體元件的一部分或全部，然後將該半導體裝置的一部分或全部從基板102分離並轉置到其他基板上。此時，也可以將電晶體及電容元件轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的疊層結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
作為被轉置電晶體及電容元件的基板的例子，除了上述可以設置電晶體及電容元件的基板之外，還可以有紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障並具有耐熱性的裝置，或者可以實現輕量化或薄型化。
藉由適當地利用濺射法、CVD法、蒸鍍法、 脈衝雷射沉積(PLD)法、印刷法及塗佈法等，可以形成絕緣膜108。另外，例如可以以單層或疊層使用氧化物絕緣膜或氮化物絕緣膜形成絕緣膜108。此外，為了提高絕緣膜108與氧化物半導體膜110的介面特性，較佳為使用氧化物絕緣膜形成絕緣膜108的至少與氧化物半導體膜110接觸的區域。另外，藉由使用由於加熱而釋放氧的氧化物絕緣膜作為絕緣膜108，可以經過加熱處理而使包含在絕緣膜108中的氧移到氧化物半導體膜110中。
絕緣膜108的厚度可以為50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣膜108的厚度，可以增加絕緣膜108的氧釋放量，而且還可以降低在絕緣膜108和氧化物半導體膜110的介面的介面能階密度以及包含在氧化物半導體膜110的通道區域110a中的氧缺損。
絕緣膜108例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。在本實施方式中，作為絕緣膜108a使用氮化矽膜，作為絕緣膜108b使用氧氮化矽。
氧化物半導體膜110典型地使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M為Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等金屬氧化物形成。此外，氧化物半導體膜110具有透光性。
另外，在氧化物半導體膜110為In-M-Zn氧 化物的情況下，當In與M之和為100atomic%時，In與M的原子百分比如下：In為25atomic%以上且M低於75atomic%或者In為34atomic%以上且M低於66atomic%。
氧化物半導體膜110的能隙為2eV以上、2.5eV以上或3eV以上。
氧化物半導體膜110的厚度為3nm以上且200nm以下、3nm以上且100nm以下或3nm以上且60nm以下。
當氧化物半導體膜110為In-M-Zn氧化物時，用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子個數比較佳為滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2等。另外，所形成的氧化物半導體膜110的原子個數比作為誤差包括上述濺射靶材的金屬元素的原子個數比的±40%的變動。
當氧化物半導體膜110包含第14族元素之一的矽或碳時，氧化物半導體膜110中氧缺損增加，使得氧化物半導體膜110被n型化。因此，在氧化物半導體膜110中，尤其在通道區域110a中，可以將矽或碳的濃度(利用二次離子質譜分析法測得的濃度)設定為2×1018atoms/cm3以下，或者2×1017atoms/cm3以下。其結果，電晶體具有臨界電壓成為正的電特性(也稱為常關閉特性)。
另外，在氧化物半導體膜110中，尤其在通道區域110a中，可以將利用二次離子質譜分析法測得的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，或者2×1016atoms/cm3以下。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低通道區域110a的鹼金屬或鹼土金屬的濃度。其結果，電晶體具有臨界電壓成為正的電特性(也稱為常關閉特性)。
當在氧化物半導體膜110中，尤其在通道區域110a中含有氮時，有時生成作為載子的電子，載子密度增加，使得通道區域110a被n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，在該氧化物半導體膜中，尤其在通道區域110a中較佳為儘可能地減少氮，例如，可以將利用二次離子質譜分析法測得的氮濃度設定為5×1018atoms/cm3以下。
藉由在氧化物半導體膜110中，尤其在通道區域110a中降低雜質元素，可以降低氧化物半導體膜的載子密度。在氧化物半導體膜110中，尤其在通道區域110a中，可以將載子密度設定為1×1017個/cm3以下、1×1015個/cm3以下、1×1013個/cm3以下、1×1011個/cm3以下、或者1×10-9個/cm3以上且1×1010個/cm3以下。
藉由作為氧化物半導體膜110使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體。這裡，將雜質濃度低且缺陷態密度 低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，所以有可能降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體容易實現正臨界電壓的電特性(也稱為常關閉特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即1×10-13A以下。因此，在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，該電晶體有時成為可靠性高的電晶體。
氧化物半導體膜110例如可以為非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
此外，也可以氧化物半導體膜110為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單 晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的疊層結構。
在氧化物半導體膜110中，有時通道區域110a的結晶性與低電阻區域110b、110c、110d、110e、110h及110i不同。具體地，在氧化物半導體膜110中，通道區域110a的結晶性比低電阻區域110b、110c、110d、110e、110h及110i高。這是因為當對低電阻區域110b、110c、110d、110e、110h及110i添加雜質元素時低電阻區域110b、110c、110d、110e、110h及110i會受到損傷而使結晶性降低的緣故。
可以以單層或疊層使用氧化物絕緣膜或氮化物絕緣膜形成絕緣膜112。此外，為了提高絕緣膜112與氧化物半導體膜110的介面特性，較佳為使用氧化物絕緣膜形成絕緣膜112的至少與氧化物半導體膜110接觸的區域。絕緣膜112例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。
另外，藉由作為絕緣膜112設置具有阻擋氧、氫、水等的效果的絕緣膜，能夠防止氧從氧化物半導體膜110擴散到外部，並能夠防止氫、水等從外部侵入氧化物半導體膜110。作為具有阻擋氧、氫、水等的效果的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧 氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
此外，藉由作為絕緣膜112使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，能夠降低電晶體的閘極漏電流。
另外，藉由使用由於加熱而釋放氧的氧化物絕緣膜作為絕緣膜112，可以經過加熱處理而使包含在絕緣膜112中的氧移到氧化物半導體膜110中。
絕緣膜112的厚度例如可以為5nm以上且400nm以下、5nm以上且300nm以下、或者10nm以上且250nm以下。
藉由利用濺射法、真空蒸鍍法、脈衝雷射沉積(PLD)法及熱CVD法等，可以形成導電膜114、導電膜116、導電膜122、導電膜124及導電膜126。導電膜114、導電膜116、導電膜122、導電膜124及導電膜126例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎳、鐵、鈷、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等形成。另外，還可以使用選自錳和鋯中的一種或多種的金屬元素。導電膜114、導電膜116、導電膜122、導電膜124及導電膜126可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、 在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在包含錳的銅膜上層疊銅膜的兩層結構、依次層疊鈦膜、鋁膜及鈦膜的三層結構以及依次層疊包含錳的銅膜、銅膜及包含錳的銅膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的一種或多種而形成的合金膜或氮化膜。
此外，由於同時形成導電膜114及導電膜116，所以它們具有相同材料及相同疊層結構。此外，由於同時形成導電膜122、導電膜124及導電膜126，所以它們具有相同材料及相同疊層結構。
導電膜114、導電膜116、導電膜122、導電膜124及導電膜126也可以使用銦錫氧化物(ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含氧化矽的銦錫氧化物等透光導電材料。另外，還可以採用上述透光導電材料與上述金屬元素的疊層結構。
導電膜114、導電膜116、導電膜122、導電膜124及導電膜126的厚度例如可以為30nm以上且500nm以下或者100nm以上且400nm以下。
絕緣膜118使用氮化絕緣膜。作為該氮化絕緣膜，可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等形成。絕緣膜118的氫濃度較佳為1×1022atoms/cm3以上。另外，絕緣膜118與氧化物半導體膜110的低電阻區 域接觸。由此，由於在氧化物半導體膜110中絕緣膜118所包含的氫擴散到氧化物半導體膜110的低電阻區域中，所以低電阻區域的氫濃度比氧化物半導體膜110的通道區域高。
可以以單層或疊層使用氧化物絕緣膜或氮化物絕緣膜形成絕緣膜120。絕緣膜120例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以單層或疊層設置。
絕緣膜128較佳為具有阻擋來自外部的氫、水等的膜的功能。絕緣膜128例如可以使用氮化矽、氮氧化矽、氧化鋁等，並且以單層或疊層設置。
絕緣膜118、絕緣膜120及絕緣膜128的厚度分別可以為30nm以上且500nm以下或者100nm以上且400nm以下。
〈半導體裝置的結構2〉
接著，參照圖5A至5D及圖6詳細地說明圖1A至1D所示的半導體裝置的其他結構。
圖5A是半導體裝置所具有的電晶體100A的俯視圖，圖5B是半導體裝置所具有的電容元件150A的俯視圖，圖5C是沿著圖5A的點劃線X1-X2的剖面圖，圖5D是沿著圖5B的點劃線X3-X4的剖面圖。
圖5A及5C所示的電晶體100A包括：形成在基板102上的絕緣膜104：絕緣膜104上的導電膜 106；絕緣膜104及導電膜106上的絕緣膜108；隔著絕緣膜108與導電膜106重疊的氧化物半導體膜110；氧化物半導體膜110上的絕緣膜112；隔著絕緣膜112與氧化物半導體膜110重疊的導電膜114；覆蓋氧化物半導體膜110、絕緣膜112及導電膜114的絕緣膜118；絕緣膜118上的絕緣膜120；藉由設置在絕緣膜118及絕緣膜120中的開口部140a連接於氧化物半導體膜110的導電膜122；以及藉由設置在絕緣膜118及絕緣膜120中的開口部140b連接於氧化物半導體膜110的導電膜124。此外，也可以在電晶體100A上設置覆蓋絕緣膜120、導電膜122及導電膜124的絕緣膜128。
在圖5C中，導電膜106具有導電膜106a及導電膜106a上的導電膜106b的疊層結構。絕緣膜108具有絕緣膜108a及絕緣膜108a上的絕緣膜108b的疊層結構。導電膜114具有導電膜114a及導電膜114a上的導電膜114b的疊層結構。導電膜122具有導電膜122a及導電膜122a上的導電膜122b的疊層結構。導電膜124具有導電膜124a及導電膜124a上的導電膜124b的疊層結構。
在電晶體100A中，導電膜106具有第一閘極電極(也稱為底閘極電極)的功能，導電膜114具有第二閘極電極(也稱為頂閘極電極)的功能，導電膜122具有源極電極和汲極電極中之一的功能，導電膜124具有源極電極和汲極電極中之另一的功能。另外，在電晶體100A中，絕緣膜108具有第一閘極絕緣膜的功能，絕緣膜112 具有第二閘極絕緣膜的功能。
在圖5A及5C所示的電晶體100A採用在氧化物半導體膜110的上下具有用作閘極電極的導電膜的結構，這是與上面所說明的電晶體100之間不同。如電晶體100A所示，本發明的一個方式的半導體裝置也可以設置兩個以上的閘極電極。
此外，圖5B及5D所示的電容元件150A包括：形成在基板102上的絕緣膜104；絕緣膜104上的絕緣膜108：絕緣膜108上的絕緣膜112；絕緣膜112上的導電膜116；覆蓋絕緣膜108、絕緣膜112及導電膜116的絕緣膜118；絕緣膜118上的絕緣膜120；以及在設置於絕緣膜120中的開口部140c中隔著絕緣膜118與導電膜116重疊的導電膜126。此外，也可以在電容元件150A上設置覆蓋絕緣膜120及導電膜126的絕緣膜128。
在圖5D中，絕緣膜108具有絕緣膜108a及絕緣膜108a上的絕緣膜108b的疊層結構。導電膜116具有導電膜116a及導電膜116a上的導電膜116b的疊層結構。導電膜126具有導電膜126a及導電膜126a上的導電膜126b的疊層結構。
電容元件150A是在一對電極之間夾持電介質的結構。更詳細地說，一對電極中之一個是導電膜116，一對電極中之另一個是導電膜126，在導電膜116與導電膜126之間的絕緣膜118被用作電介質。
用作電晶體100A的第二閘極電極的導電膜 114及用作電容元件150A的一對電極中之一個的導電膜116藉由相同製程形成，它們的至少一部分形成在同一表面上。用作電晶體100A的源極電極及汲極電極的導電膜122及導電膜124以及用作電容元件150A的一對電極中之另一個的導電膜126藉由相同製程形成，它們的至少一部分形成在同一表面上。
如此，藉由以同一製程形成用作電晶體100A及電容元件150A的各電極的導電膜，可以減少製造成本。
另外，在電容元件150A中，絕緣膜120具有開口部140c。由此，在絕緣膜118和絕緣膜120層疊的絕緣膜中可以只使絕緣膜118用作電介質。藉由採用上述結構，可以增大電容元件150A的容量值。由此，可以增大顯示裝置的容量值。
接著，圖6示出沿著圖5A所示的電晶體100A的點劃線Y3-Y4(通道寬度方向)的剖面圖。
如圖6所示，用作第二閘極電極的導電膜114在設置於絕緣膜108及絕緣膜112中的開口部139中連接於用作第一閘極電極的導電膜106。由此，導電膜114及導電膜106被供應相同電位。此外，也可以採用不設置開口部139而不使導電膜114與導電膜106連接的結構。當不使導電膜114與導電膜106連接時，導電膜114及導電膜106也可以被供應不同電位。
如圖6所示，氧化物半導體膜110與用作第 一閘極電極的導電膜106及用作第二閘極電極的導電膜114對置地設置，夾在用作閘極電極的兩個導電膜。用作第二閘極電極的導電膜114的通道寬度方向的長度比氧化物半導體膜110的通道寬度方向長，通道寬度方向上的整個氧化物半導體膜110隔著絕緣膜112被導電膜114覆蓋。用作第二閘極電極的導電膜114及用作第一閘極電極的導電膜106在絕緣膜108及絕緣膜112中的開口部139中互相連接，由此，氧化物半導體膜110的通道寬度方向的側面中的一個隔著絕緣膜112與用作第二閘極電極的導電膜114對置。
換句話說，在電晶體100A的通道寬度方向上，在用作第一閘極電極的導電膜106及用作第二閘極電極的導電膜114在用作第一閘極絕緣膜的絕緣膜108及用作第二閘極絕緣膜的絕緣膜112中的開口部中互相連接的同時，隔著用作第一閘極絕緣膜的絕緣膜108及用作第二閘極絕緣膜的絕緣膜112包圍氧化物半導體膜110。
藉由採用上述結構，可以由用作第一閘極電極的導電膜106及用作第二閘極電極的導電膜114的電場電性上包圍電晶體100A所包括的氧化物半導體膜110。如電晶體100A所示，可以將上述電晶體的裝置結構稱為surrounded channel結構(s-channel結構，被包圍通道結構)，該s-channel結構為如下：由第一閘極電極及第二閘極電極的電場電性上包圍形成有通道區域的氧化物半導體膜。
電晶體100A具有s-channel結構。因此，用作第一閘極電極的導電膜106或用作第二閘極電極的導電膜114可以對氧化物半導體膜110高效率地施加用來使電子移動的電場，由此，電晶體100A的電流驅動能力得到提高，從而可以獲得高通態電流特性。另外，因為可以提高通態電流，所以可以使電晶體100A微型化。此外，電晶體100A採用氧化物半導體膜110被用作第一閘極電極的導電膜106及用作第二閘極電極的導電膜114包圍的結構，由此可以提高電晶體100A的機械強度。
在電晶體100A的通道寬度方向上，可以在沒有形成開口部139的氧化物半導體膜110的側面中形成與開口部139不同的開口部。
作為電晶體100A及電容元件150A所具有的絕緣膜104，可以使用與絕緣膜108的材料相同的材料。在此，作為絕緣膜104，藉由利用PECVD設備形成100nm厚的氮化矽膜。
作為電晶體100A所具有的導電膜106，可以使用與導電膜114、122、124的材料相同的材料。在此，作為導電膜106a，藉由利用濺射裝置形成10nm厚的氮化鉭膜，作為導電膜106b，藉由利用濺射裝置形成300nm厚的銅膜。
接著，參照圖7A至圖11A詳細地說明圖1A至1D以及圖5A至5D所示的半導體裝置的其他結構。注意，圖7A至圖11A所示的半導體裝置為圖5A至5D所示 的半導體裝置的變形例。
圖7A示出半導體裝置所具有的電晶體100B的剖面圖，圖7B示出半導體裝置所具有的電容元件150B的剖面圖。注意，電晶體100B及電容元件150B的俯視圖分別與圖5A及5B所示的俯視圖相同，在此省略。另外，圖7C所示的電晶體100C、圖7D所示的電容元件150C、圖8A所示的電晶體100D、圖8B所示的電容元件150D、圖8C所示的電晶體100E、圖8D所示的電容元件150E，圖9A所示的電晶體100F、圖9B所示的電容元件150F、圖9C所示的電晶體100G、圖9D所示的電容元件150G的俯視圖也分別與圖5A及5B所示的俯視圖相同，在此省略。
另外，在圖7A至圖11A所示的結構中，當具有與上面說明的功能相同的功能時有時使用相同的陰影線，而不特別附加元件符號。
〈半導體裝置的結構3〉
圖7A所示的電晶體100B與圖5C所示的電晶體100A的不同之處在於導電膜114的形狀。明確地說，電晶體100B所具有的導電膜114是導電膜114a及導電膜114a上的導電膜114b的疊層結構，其中導電膜114a的下端部與絕緣膜112的上端部一致或大致一致，並且導電膜114b的下端部位於導電膜114a的上端部內側。導電膜114b的端部的一部分具有圓弧狀。
圖7B所示的電容元件150B與圖5D所示的電容元件150A的不同之處在於導電膜116的形狀。明確地說，電容元件150B所具有的導電膜116是導電膜116a及導電膜116a上的導電膜116b的疊層結構，其中導電膜116a的下端部與絕緣膜112的上端部一致或大致一致，並且導電膜116b的下端部位於導電膜116a的上端部內側。
藉由採用圖7A、7B所示的絕緣膜112及/或導電膜114、116的形狀，可以提高絕緣膜118的覆蓋性。
〈半導體裝置的結構4〉
圖7C所示的電晶體100C與圖5C所示的電晶體100A的不同之處在於絕緣膜112的形狀。明確地說，在電晶體100C所具有的絕緣膜112中，絕緣膜112的下端部及上端部位於導電膜114的下端部的外側。就是說，電晶體100C具有絕緣膜112延伸到導電膜114的外側。藉由採用圖7C所示的絕緣膜112的形狀，可以使氧化物半導體膜110的通道區域和絕緣膜118相隔，從而可以抑制絕緣膜118所包含的氮、氫等進入氧化物半導體膜110的通道區域。
圖7D所示的電容元件150C與圖5D所示的電容元件150A的不同之處在於絕緣膜112的形狀。明確地說，在電容元件150C所具有的絕緣膜112中，絕緣膜 112的下端部及上端部位於導電膜116的下端部的外側。
藉由採用圖7C、7D所示的絕緣膜112的形狀，可以提高絕緣膜118的覆蓋性。
〈半導體裝置的結構5〉
圖8A所示的電晶體100D與圖5C所示的電晶體100A的不同之處在於絕緣膜108及絕緣膜112的結構。明確地說，圖8A所示的電晶體100D所具有的絕緣膜108採用絕緣膜108a、絕緣膜108b及絕緣膜108c的疊層結構。另外，圖8A所示的電晶體100D所具有的絕緣膜112採用絕緣膜112a及絕緣膜112b的疊層結構。
圖8B所示的電容元件150D與圖5D所示的電容元件150A的不同之處在於絕緣膜108及絕緣膜112的結構。明確地說，圖8B所示的電容元件150D所具有的絕緣膜108採用絕緣膜108a、絕緣膜108b及絕緣膜108c的疊層結構。另外，圖8B所示的電容元件150D所具有的絕緣膜112採用絕緣膜112a及絕緣膜112b的疊層結構。
圖8A及8B所示的絕緣膜108c及絕緣膜112a可以使用氮化氧化物的能階密度低的氧化物絕緣膜而形成。注意，該氮化氧化物的能階密度有時可能會形成在價帶頂的能量(Ev_os)和導帶底的能量(Ec_os)之間。作為在價帶頂的能量(Ev_os)和導帶底的能量(Ec_os)之間的氮化氧化物的能階密度低的氧化物絕緣 膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。另外，絕緣膜108c及絕緣膜112a的平均膜厚度為0.1nm以上且50nm以下或0.5nm以上且10nm以下。
此外，在熱脫附譜分析(TDS：Thermal Desorption Spectroscopy)中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。注意，該氨釋放量為在進行膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
藉由使用由於加熱而釋放氧的氧化物絕緣膜，可以形成絕緣膜108b及絕緣膜112b。另外，絕緣膜108b及絕緣膜112b的平均膜厚度為5nm以上且1000nm以下或10nm以上且500nm以下。
作為由於加熱而釋放氧的氧化物絕緣膜的典型例子，有氧氮化矽膜、氧氮化鋁膜等。
氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)，典型的是NO2或NO，在絕緣膜108及絕緣膜112等中形成能階。該能階位於在氧化物半導體膜110的能隙中。由此，當氮氧化物擴散在絕緣膜108與氧化物半導體膜110的介面、絕緣膜112與氧化物半導體膜110的介面以及絕緣膜108與絕緣膜112的介面中，有時該能階在絕緣膜108、112的一側俘獲電子。其 結果，被俘獲的電子留在絕緣膜108、絕緣膜112及氧化物半導體膜110的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜108b、112b所包含的氮氧化物與絕緣膜108c、112a所包含的氨起反應，由此絕緣膜108b、112b所包含的氮氧化物減少。因此，在絕緣膜108與氧化物半導體膜110的介面、絕緣膜112與氧化物半導體膜110的介面以及絕緣膜108與絕緣膜112的介面中不容易俘獲電子。
藉由使用在價帶頂的能量(Ev_os)和導帶底的能量(Ec_os)之間的氮化氧化物的能階密度低的氧化物絕緣膜作為絕緣膜108c、112a，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程的加熱處理，典型的是300℃以上且低於基板應變點的加熱處理，絕緣膜108、112在以100K以下的ESR測得的ESR譜中觀察到：g值為2.037以上且2.039以下的第一信號；g值為2.001以上且2.003以下的第二信號；以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號的分裂寬度及第二信號與第三信號的分裂寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋 密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是說，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，包含氮且缺陷量少的氧化物絕緣膜是藉由利用SIMS測定的氮濃度為6×1020atoms/cm3以下的膜。
藉由利用基板溫度為220℃以上、280℃以上或350℃以上且使用矽烷及一氧化二氮的PECVD法而形成包含氮且缺陷量少的氧化物絕緣膜，來可以形成緻密且硬度高的膜。
〈半導體裝置的結構6〉
圖8C所示的電晶體100E與圖5C所示的電晶體100A的不同之處在於絕緣膜112及導電膜114的形狀。明確地說，電晶體100E所具有的絕緣膜112的端部的一 部分具有圓弧狀。另外，導電膜114a的下端部及上端部位於絕緣膜112的上端部的內側。導電膜114b的下端部位於導電膜114a的上端部的內側。導電膜114a及導電膜114b的端部的一部分具有圓弧狀。
圖8D所示的電容元件150E與圖5D所示的電容元件150A的不同之處在於絕緣膜112及導電膜116的形狀。明確地說，電容元件150E所具有的絕緣膜112的端部的一部分具有圓弧狀。另外，導電膜116a的下端部及上端部位於絕緣膜112的上端部的內側。導電膜116b的下端部位於導電膜116a的上端部的內側。導電膜116a及導電膜116b的端部的一部分具有圓弧狀。
〈半導體裝置的結構7〉
圖9A所示的電晶體100F與圖5C所示的電晶體100A的不同之處在於絕緣膜112及導電膜114的形狀等。明確地說，電晶體100F所具有的絕緣膜112及導電膜114在剖面上具有矩形形狀。另外，電晶體100F在氧化物半導體膜110與絕緣膜118之間具有絕緣膜117。
圖9B所示的電容元件150F與圖5D所示的電容元件150A的不同之處在於絕緣膜112及導電膜116的形狀等。明確地說，電容元件150F所具有的絕緣膜112及導電膜116在剖面上也具有矩形形狀。另外，電容元件150F在導電膜116與絕緣膜118之間具有絕緣膜117。
圖9A及9B所示的絕緣膜117可以使用圖8A及8B所示的電晶體100D及電容元件150D所說明的氧化物絕緣膜形成，該氧化物絕緣膜可用於絕緣膜108c、112a且包含氮且缺陷量少。
當使電晶體100F具有圖9A所示的形狀時，有時形成在氧化物半導體膜110中的低電阻區域的形狀成為圖10所示的結構。
圖10是圖9A所示的電晶體100F的氧化物半導體膜110附近的放大圖。如圖10所示，在氧化物半導體膜110的通道長度方向的剖面形狀中，因氧化物半導體膜的載子密度增加而使導電性提高的區域(低電阻區域)被形成。在圖10中，通道長度L為夾在一對低電阻區域的區域的長度。
在通道長度方向的剖面形狀中，圖10所示的氧化物半導體膜110在通道區域110a與低電阻區域110b之間具有低電阻區域110d，在通道區域110a與低電阻區域110c之間具有低電阻區域110e。低電阻區域110d、110e的雜質元素濃度比低電阻區域110b、110c低且低電阻區域110d、110e的電阻率比低電阻區域110b、110c高。注意，低電阻區域110d、110e與接觸於絕緣膜112及導電膜114的側面的絕緣膜117重疊。在此，低電阻區域110d、110e也可以與絕緣膜112及導電膜114重疊。
藉由氧化物半導體膜110包括雜質元素濃度比低電阻區域110b、110c低且電阻率比低電阻區域 110b、110c高的低電阻區域110d及110e，可以使汲極區域的電場緩和。由此，在電晶體中可以減少起因於汲極區域的電場的臨界電壓的變動。
〈半導體裝置的結構8〉
圖9C所示的電晶體100G與圖5C所示的電晶體100A的不同之處在於絕緣膜112及氧化物半導體膜110的形狀。明確地說，電晶體100G所具有的絕緣膜112具有兩個膜厚度，其中一個是與導電膜114重疊的區域的膜厚度，另一個是不與導電膜114重疊的區域的膜厚度。不與導電膜114重疊的區域的膜厚度比與導電膜114重疊的區域薄。此外，絕緣膜112覆蓋氧化物半導體膜110，由此在整個氧化物半導體膜110的部分中膜厚度為大致一致。
圖9D所示的電容元件150G與圖5D所示的電容元件150A的不同之處在於絕緣膜112的形狀。明確地說，電容元件150G所具有的絕緣膜112具有兩個膜厚度，其中一個是與導電膜116重疊的區域的膜厚度，另一個是不與導電膜116重疊的區域的膜厚度。不與導電膜116重疊的區域的膜厚度比與導電膜116重疊的區域薄。
作為形成圖9C及9D所示的絕緣膜112的形成方法，例如可以舉出如下方法：在對導電膜114進行加工之後，當去除絕緣膜112時留下不與導電膜114重疊的區域的絕緣膜112。
在圖9C所示的電晶體100G中，絕緣膜112與氧化物半導體膜110的通道區域110a以及低電阻區域110b、110c接觸。另外，在絕緣膜112中，與低電阻區域110b、110c接觸的區域的膜厚度比與通道區域110a接觸的區域薄，典型的是，絕緣膜112的平均膜厚度為0.1nm以上且50nm以下或0.5nm以上且10nm以下。其結果，可以在隔著絕緣膜112對氧化物半導體膜110添加雜質元素的同時，使絕緣膜118所包含的氫經過絕緣膜112移到氧化物半導體膜110中。因此，可以形成低電阻區域110b、110c。
藉由使用包含氮且缺陷量少的氧化物絕緣膜作為絕緣膜112，可以在絕緣膜112中不容易生成氮氧化物，由此可以降低絕緣膜112與氧化物半導體膜110之間的介面中的載子陷阱。其結果，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
並且，絕緣膜108採用絕緣膜108a、絕緣膜108b及絕緣膜108c的多層結構，例如使用氮化物絕緣膜形成絕緣膜108a，使用由於加熱而釋放氧的氧氮化矽膜形成絕緣膜108b，使用包含氮且缺陷量少的氧化物絕緣膜形成絕緣膜108c。並且，使用包含氮且缺陷量少的氧化物絕緣膜形成絕緣膜112。就是說，可以使用包含氮且缺陷量少的氧化物絕緣膜覆蓋氧化物半導體膜110。其結果，在經過加熱處理而使絕緣膜108b所包含的氧移到氧化物半導體膜110中以降低氧化物半導體膜110的通道區 域110a所包含的氧缺損的同時，可以降低絕緣膜108c及112與氧化物半導體膜110之間的介面中的載子陷阱。其結果，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
〈半導體裝置的結構9〉
圖11A所示的電晶體100H與圖5C所示的電晶體100A的不同之處在於氧化物半導體膜110的結構。明確地說，電晶體100H所具有的氧化物半導體膜110包括氧化物半導體膜110_1以及接觸於氧化物半導體膜110_1的氧化物半導體膜110_2。就是說，氧化物半導體膜110具有多層結構。
圖11A所示的電晶體100H的氧化物半導體膜110具有上面說明的低電阻區域。明確地說，電晶體100H的氧化物半導體膜110包括通道區域110a_1、通道區域110a_2、低電阻區域110b_1、低電阻區域110b_2、低電阻區域110c_1以及低電阻區域110c_2。
〈能帶圖〉
在此，圖11B示出包括電晶體100H的通道區域的A-B剖面的能帶圖。此外，氧化物半導體膜110_2的能隙比氧化物半導體膜110_1大。絕緣膜108a、108b及絕緣膜112的能隙比氧化物半導體膜110_1及氧化物半導體膜110_2大。另外，氧化物半導體膜110_1、氧化物半導體 膜110_2、絕緣膜108a、108b及絕緣膜112的費米能階(表示為Ef)位於各本質費米能階(表示為Ei)的位置上。導電膜106及導電膜114的功函數與該費米能階相同。
當將閘極電壓設定為電晶體的臨界電壓以上時，由於在氧化物半導體膜110_1與氧化物半導體膜110_2之間的導帶底的能量差，電子優先於氧化物半導體膜110_1流動。就是說，可以估計出電子被埋入氧化物半導體膜110_1。注意，將導帶底的能量表示為Ec，將價帶頂的能量表示為Ev。
由此，在根據本發明的一個方式的電晶體中，藉由埋入電子可以降低介面散射的影響。因此，根據本發明的一個方式的電晶體的通道電阻小。
接著，圖11C示出包括電晶體的源極區域或汲極區域的C-D剖面上的能帶圖。注意，低電阻區域110c_1及低電阻區域110c_2處於簡併狀態。另外，在低電阻區域110c_1中，氧化物半導體膜110_1的費米能階與導帶底的能量相等。在低電阻區域110c_2中，氧化物半導體膜110_2的費米能階與導帶底的能量相等。
此時，在具有源極電極或汲極電極的功能的導電膜124和低電阻區域110c_2之間其能障充分小，所以導電膜124和低電阻區域110c_2處於歐姆接觸。低電阻區域110c_2與低電阻區域110c_1處於歐姆接觸。由此可知，在導電膜124與氧化物半導體膜110_1及氧化物半 導體膜110_2之間電子的授受很順利。
在具有源極電極和汲極電極中之一的功能的導電膜122與氧化物半導體膜110的低電阻區域110b_1及氧化物半導體膜110的低電阻區域110b_2接觸的區域中也可以進行與圖11C所說明同樣的說明。
如上所述，根據本發明的一個方式的電晶體為在源極電極及汲極電極與通道區域之間電子的授受很順利且通道電阻小的電晶體。即，可知它具有優異的開關特性。
〈半導體裝置的導電膜的連接部及交叉部〉
接著，參照圖30A至30D說明圖5A至5D所示的本發明的一個方式的半導體裝置的各導電膜的連接部及交叉部的結構。圖30A至30C示出各導電膜的連接部的結構的剖面圖，圖30D示出兩個導電膜的交叉部的結構的剖面圖。
圖30A所示的連接部包括：基板102上的絕緣膜104；絕緣膜104上的導電膜306；覆蓋導電膜306的絕緣膜108；絕緣膜108上的絕緣膜112；設置在絕緣膜112上且在設置於絕緣膜112及絕緣膜108中的開口部352中與導電膜306連接的導電膜314；覆蓋絕緣膜108、112及導電膜314的絕緣膜118；絕緣膜118上的絕緣膜120；設置在絕緣膜120上且在設置於絕緣膜118及絕緣膜120中的開口部353中與導電膜314連接的導電膜 318；以及覆蓋絕緣膜120及導電膜318的絕緣膜128。
圖30B所示的連接部包括：基板102上的絕緣膜104；絕緣膜104上的絕緣膜108；絕緣膜108上的絕緣膜112；絕緣膜112上的導電膜324；覆蓋絕緣膜108、112及導電膜324的絕緣膜118；絕緣膜118上的絕緣膜120；設置在絕緣膜120上且設置於絕緣膜118及絕緣膜120中的開口部354中與導電膜324連接的導電膜328；以及覆蓋絕緣膜120及導電膜328的絕緣膜128。
圖30C所示的連接部包括：基板102上的絕緣膜104；絕緣膜104上的導電膜316；覆蓋導電膜316的絕緣膜108；絕緣膜108上的絕緣膜112；設置在絕緣膜112上且在設置於絕緣膜112及絕緣膜108中的開口部355中與導電膜316連接的導電膜334；覆蓋絕緣膜108及導電膜334的絕緣膜118；絕緣膜118上的絕緣膜120；以及絕緣膜120上的絕緣膜128。
圖30D所示的交叉部包括：基板102上的絕緣膜104；絕緣膜104上的導電膜326；覆蓋導電膜326的絕緣膜108；絕緣膜108上的絕緣膜118；絕緣膜118上的絕緣膜120；絕緣膜120上的導電膜338；以及導電膜338上的絕緣膜128。
在圖30A至30D中，絕緣膜108具有絕緣膜108a及絕緣膜108a上的絕緣膜108b的疊層結構。在圖30A中，導電膜306具有導電膜306a及導電膜306a上的導電膜306b的疊層結構，導電膜314具有導電膜314a及 導電膜314a上的導電膜314b的疊層結構，導電膜318具有導電膜318a及導電膜318a上的導電膜318b的疊層結構。在圖30B中，導電膜324具有導電膜324a及導電膜324a上的導電膜324b的疊層結構，導電膜328具有導電膜328a及導電膜328a上的導電膜328b的疊層結構。在圖30C中，導電膜316具有導電膜316a及導電膜316a上的導電膜316b的疊層結構，導電膜334具有導電膜334a及導電膜334a上的導電膜334b的疊層結構。在圖30D中，導電膜326具有導電膜326a及導電膜326a上的導電膜326b的疊層結構，導電膜338具有導電膜338a及導電膜338a上的導電膜338b的疊層結構。
導電膜306、316、326藉由與電晶體100A所具有的導電膜106相同的製程形成。就是說，導電膜106、306、316、326的至少一部分形成在同一表面上。另外，導電膜314、324、334藉由與電晶體100A所具有的導電膜114及電容元件150A所具有的導電膜116相同的製程形成。就是說，導電膜114、116、314、324、334的至少一部分形成在同一表面上。另外，導電膜318、328、338藉由與電晶體100A所具有的導電膜122及導電膜124以及電容元件150A所具有的導電膜126相同的製程形成。就是說，導電膜124、126、318、328、338的至少一部分形成在同一表面上。
如圖30D所示，在導電膜326與導電膜338之間設置有絕緣膜108、118及120。就是說，在導電膜 326與導電膜338之間層疊有多個絕緣膜。藉由採用如圖30D所示的導電膜的交叉部的結構，可以在導電膜交叉的部分中降低寄生電容。其結果，可以降低由於寄生電容而產生的信號遲延。
〈半導體裝置的製造方法1〉
接著，參照圖12A至圖16F說明圖1A至1D所示的電晶體100及電容元件150的製造方法的一個例子。
構成電晶體100及電容元件150的膜(絕緣膜、氧化物半導體膜、導電膜等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以使用MOCVD(有機金屬化學氣相沉積)法或ALD(原子層沉積)法。
藉由熱CVD法進行的沉積可以按以如下方式執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法不發生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
另外，藉由ALD法進行的沉積可以按如下方式執行：將處理室內的壓力設定為大氣壓或減壓，將用於 反應的源氣體依次引入處理室內，然後按該順序反復地引入氣體。例如，藉由切換各自的開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。在該情況下，以防止多種源氣體混合的方式在將第一源氣體引入的同時或之後將惰性氣體(氬或氮等)等引入，然後將第二源氣體引入。注意，在將第一源氣體和惰性氣體同時引入的情況下，惰性氣體用作載子氣體，並且，惰性氣體也可以在將第二源氣體引入的同時引入。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體吸附於基板表面上，以形成第一單原子層；然後第二源氣體被引入以與第一單原子層起反應；其結果，第二單原子層層疊於第一單原子層上，從而形成薄膜。
藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，由此可以形成步階覆蓋性良好的薄膜。薄膜的厚度可以根據按該順序反復引入氣體的次數來調整，因此ALD法可以準確地調整厚度，因而適用於製造微型電晶體。
此外，圖12A、12C、12E、12G、圖13A、13C、13E、圖14A、14C、14E、圖15A、15C、15E以及圖16A、16C、16E是說明電晶體100的製造方法的剖面圖，圖12B、12D、12F、12H、圖13B、13D、13F、圖14B、14D、14F、圖15B、15D、15F以及圖16B、16D、16F是說明電容元件150的製造方法的剖面圖。
首先，在基板102上形成絕緣膜108(絕緣膜108a及108b)(參照圖12A及12B)。
藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法及塗佈法等，可以形成絕緣膜108。在本實施方式中，作為絕緣膜108a，利用PECVD設備形成100nm厚的氮化矽膜。作為絕緣膜108b，利用PECVD設備形成400nm厚的氧氮化矽膜。
此外，也可以在形成絕緣膜108b之後，對絕緣膜108b添加氧。作為對絕緣膜108b添加的氧種類，有氧自由基、氧原子、氧原子離子、氧分子離子等。此外，作為添加方法，有離子摻雜法、離子植入法、電漿處理等。另外，也可以在絕緣膜上形成抑制氧的脫離的膜之後，經過該膜對絕緣膜108b添加氧。
藉由採用以下述條件，能夠因經過加熱處理而釋放氧的氧化矽膜或氧氮化矽膜形成氧化矽膜或氧氮化矽膜作為絕緣膜108b：在180℃以上且280℃以下或200℃以上且240℃以下的溫度下保持設置在電漿PECVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下或100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下或0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在此，說明如下方法：在絕緣膜108b上形成抑制氧脫離的膜，然後經過該膜對絕緣膜108b添加氧。
在絕緣膜108b上形成抑制氧脫離的膜141(參照圖12C及12D)。
接著，經過膜141對絕緣膜108b添加氧142(參照圖12E及12F)。
使用諸如選自鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷、鎢中的金屬元素、以上述金屬元素為成分的合金、組合上述金屬元素的合金、具有上述元素的金屬氮化物、具有上述元素的金屬氧化物或者具有上述元素的金屬氮氧化物等具有導電性的材料形成抑制氧脫離的膜141。
可以將抑制氧脫離的膜141的厚度設定為1nm以上且20nm以下或2nm以上且10nm以下。
作為經過膜141對絕緣膜108b添加氧142的方法，有離子摻雜法、離子植入法、電漿處理法等。藉由在絕緣膜108b上設置膜141添加氧，膜141被用作抑制氧從絕緣膜108b脫離的保護膜。由此，可以對絕緣膜108b添加更多的氧。
當利用電漿處理添加氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣膜108b添加的氧的量。
然後，去除膜141(參照圖12G及12H)。
此外，當成膜後可以形成足夠地添加有氧的絕緣膜108b時，也可以不進行圖12C及12D以及圖12E及12F所示的添加氧的處理。
接著，藉由在絕緣膜108b上形成氧化物半導 體膜，將該氧化物半導體膜加工為所希望的形狀，來形成氧化物半導體膜110。然後，在絕緣膜108b及氧化物半導體膜110上形成絕緣膜112(參照圖13A及13B)。
下面說明氧化物半導體膜110的形成方法。在絕緣膜108b上藉由濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法、熱CVD法等形成氧化物半導體膜。接著，在氧化物半導體膜上藉由光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，從而如圖13A所示那樣，可以形成氧化物半導體膜110。然後，去除遮罩。另外，也可以在形成氧化物半導體膜110之後進行加熱處理。
另外，藉由利用印刷法形成氧化物半導體膜110，可以直接形成進行元件隔離的氧化物半導體膜110。
在藉由濺射法形成氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。藉由使用AC電源裝置或DC電源裝置，可以形成CAAC-OS膜。與利用使用RF電源裝置的濺射法形成氧化物半導體膜的情況相比，在利用使用AC電源裝置或DC電源裝置的濺射法的情況下可以形成膜厚度的分佈、膜組成的分佈或結晶性的分佈均勻的氧化物半導體膜，所以是較佳的。
作為形成氧化物半導體膜時的濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和 氧氣體的混合氣體。此外，當採用稀有氣體和氧氣體的混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。
另外，形成氧化物半導體膜時的濺射靶材根據所形成的氧化物半導體膜的組成適當地選擇即可。
另外，在當形成氧化物半導體膜時例如使用濺射法的情況下，藉由將基板溫度設定為150℃以上且750℃以下、150℃以上且450℃以下或者200℃以上且350℃以下形成氧化物半導體膜，來可以形CAAC-OS膜。另外，藉由將基板溫度設定為25℃以上且低於150℃，可以形成微晶氧化物半導體膜。
另外，為了形成下面說明的CAAC-OS膜，較佳為應用如下條件。
藉由抑制成膜時的雜質的混入，可以抑制雜質所導致的結晶態的損壞。例如，可以降低存在於成膜室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下或者-100℃以下的成膜氣體。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最佳化，來減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
另外，也可以藉由在形成氧化物半導體膜之後進行加熱處理來實現氧化物半導體膜的脫氫化或脫水化。作為該加熱處理的溫度，典型地為150℃以上且低於 基板的應變點，250℃以上且450℃以下或者300℃以上且450℃以下。
在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
邊對氧化物半導體膜進行加熱邊形成該氧化物半導體膜，或者在形成氧化物半導體膜之後進行加熱處理，由此，利用二次離子質譜分析法測得的氧化物半導體膜中的氫濃度可以為5×1019atoms/cm3以下，1×1019atoms/cm3以下，5×1018atoms/cm3以下，1×1018atoms/cm3以下，5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
例如，當使用利用ALD的成膜裝置來形成氧化物半導體膜如InGaZnOX(X>0)膜時，依次反復引入In(CH3)3氣體和O3氣體形成InO2層，同時引入Ga(CH3)3氣體和O3氣體形成GaO層，然後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如InGaO2層、InZnO2層、GaInO層、ZnInO層、GaZnO 層等。注意，雖然也可以使用利用Ar等惰性氣體使其起泡的H2O氣體來代替O3氣體，但較佳為使用不含有H的O3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。還可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
在本實施方式中，藉由如下步驟形成氧化物半導體膜110：利用濺射裝置使用In-Ga-Zn金屬氧化物(In：Ga：Zn=1：1：1.2[原子數比])的濺射靶材來形成50nm厚的氧化物半導體膜，然後進行加熱處理而使包含於絕緣膜108b中的氧移到氧化物半導體膜中，最後在該氧化物半導體膜上形成遮罩，對氧化物半導體膜進行選擇性地蝕刻。
另外，藉由在高於350℃且650℃以下或者450℃以上且600℃以下的溫度下進行加熱處理，能夠獲得後述的CAAC化率為60%以上且低於100%，80%以上且低於100%，90%以上且低於100%或者95%以上且98%以下的氧化物半導體膜。此外，能夠獲得氫、水等的含量得到降低的氧化物半導體膜。即，能夠形成雜質濃度低且缺陷態密度低的氧化物半導體膜。
絕緣膜112可以適當地利用絕緣膜108b的形成方法。作為絕緣膜112，可以利用PECVD法形成氧化矽膜或氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧 化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
在如下條件下利用PECVD法可以形成缺陷量少的氧氮化矽膜作為絕緣膜112：在相對於沉積氣體的氧化性氣體比例為大於20倍且小於100倍或者40倍以上且80倍以下；並且處理室內的壓力為低於100Pa或者50Pa以下。
可以在如下條件下形成緻密的氧化矽膜或氧氮化矽膜作為絕緣膜112：在280℃以上且400℃以下的溫度下保持設置在PECVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻電力。
藉由利用使用微波的電漿CVD法可以形成絕緣膜112。微波是指300MHz至300GHz的頻率區域。微波的電子溫度低且電子能量小。另外，在被供應的電力中用於電子的加速的比例小，所以可以將剩下比例的電力用於更多分子的解離及電離，由此可以使密度高的電漿(高密度電漿)激發。因此，可以形成對被成膜面及沉積物所造成的電漿損傷少且缺陷少的絕緣膜112。
藉由利用使用有機矽烷氣體的CVD法，可以形成絕緣膜112。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基 矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。藉由利用使用有機矽烷氣體的CVD法，可以形成覆蓋性得到提高的絕緣膜112。
當作為絕緣膜112形成氧化鎵膜時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法來形成。
另外，在作為絕緣膜112藉由MOCVD法或ALD法等熱CVD法形成氧化鉿膜時，使用兩種氣體，即用作氧化劑的臭氧(O3)和藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液，典型為四二甲基醯胺鉿(TDMAH))氣化而獲得的源氣體。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液，有四(乙基甲基醯胺)鉿等。
例如，在作為絕緣膜112藉由MOCVD法或ALD法等熱CVD法形成氧化鋁膜時，使用兩種氣體，即用作氧化劑的H2O和藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而獲得的源氣體。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。另外，藉由利用ALD法，可以形成覆蓋率高且膜厚度薄的絕緣膜112。
例如，在作為絕緣膜112藉由MOCVD法或ALD法等熱CVD法形成氧化矽膜時，使六氯乙矽烷(hexachlorodisilane)吸附於被成膜面上，去除吸附物所 包含的氯，供應氧化性氣體(O2或一氧化二氮)的自由基使其與吸附物起反應。
在此，作為絕緣膜112，藉由利用PECVD設備形成100nm厚的氧氮化矽膜。
接著，在絕緣膜112上形成導電膜113(導電膜113a及導電膜113b)(參照圖13C及13D)。
藉由利用濺射法、真空蒸鍍法、脈衝雷射沉積(PLD)法、熱CVD法等，可以形成導電膜113。在本實施方式中，利用濺射裝置形成10nm厚的氮化鉭膜作為導電膜113a。另外，利用濺射裝置形成300nm厚的銅膜作為導電膜113b。此外，當在真空中連續地形成導電膜113a及導電膜113b時，可以抑制雜質進入導電膜113a與導電膜113b的介面，所以是較佳的。
另外，可以藉由使用利用ALD法的成膜裝置形成鎢膜作為導電膜113b。此時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
接著，在導電膜113b上藉由光微影製程形成遮罩145，然後對導電膜113b、導電膜113a及絕緣膜112的一部分進行蝕刻(參照圖13E及13F)。
作為對導電膜113及絕緣膜112的蝕刻方法，可以適當地利用濕蝕刻法或/及乾蝕刻法。
接著，在縮小遮罩145的同時對導電膜113 及絕緣膜112進行加工，來形成導電膜114a、114b、116a及116b(參照圖14A及14B)。
另外，經過導電膜113及絕緣膜112的蝕刻製程，在電晶體100中使氧化物半導體膜110的一部分露出。另外，由於對導電膜114及絕緣膜112進行蝕刻，所以有時氧化物半導體膜110的露出的區域的厚度比與導電膜114重疊的氧化物半導體膜110的區域薄。另外，經過導電膜113及絕緣膜112的蝕刻製程，在電晶體100中去除了用作基底膜的絕緣膜108b沒有被氧化物半導體膜110覆蓋的區域的一部分，由此有時該區域的厚度比與氧化物半導體膜110重疊的區域薄。另外，經過導電膜113及絕緣膜112的蝕刻製程，在電容元件150中去除了用作基底膜的絕緣膜108b沒有被絕緣膜112覆蓋的區域的一部分，由此有時該區域的厚度比與絕緣膜112重疊的區域薄。
接著，在絕緣膜108b、絕緣膜112、氧化物半導體膜110、導電膜114及遮罩145上添加雜質元素143(參照圖14C及14D)。
經過雜質元素143的添加製程，對沒有被導電膜114、絕緣膜112及遮罩145覆蓋的氧化物半導體膜110添加了雜質元素143。此時，由於添加雜質元素143，所以在氧化物半導體膜110中被形成氧缺損。
此外，作為添加雜質元素143的方法，有離子摻雜法、離子植入法、電漿處理等。當利用電漿處理 時，藉由在包含所添加的雜質元素的氣體氛圍下產生電漿，並進行電漿處理，可以添加雜質元素。作為產生電漿的裝置，可以利用乾蝕刻裝置、灰化裝置、電漿CVD設備及高密度電漿CVD設備等。
作為雜質元素143的源氣體，可以使用B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2和稀有氣體中的一個以上。或者，也可以使用利用稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2的一個以上。藉由使用利用稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2的一個以上對氧化物半導體膜110添加雜質元素143，可以同時將稀有氣體及氫、硼、碳、氮、氟、鋁、矽、磷和氯中的一個以上添加到氧化物半導體膜110中。
此外，也可以在對氧化物半導體膜110添加稀有氣體之後，將B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF和H2中的一個以上添加到氧化物半導體膜110中。
或者，也可以在將B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF和H2中的一個以上添加到氧化物半導體膜110中之後，對氧化物半導體膜110添加稀有氣體。
可以適當地設定加速電壓、劑量等的注入條件控制雜質元素143的添加。例如，當利用離子植入法添加氬時，可以將加速電壓設定為10kV且將劑量設定為1× 1013ions/cm2以上且1×1016ions/cm2以下，例如可以將劑量設定為1×1014ions/cm2。另外，當利用離子植入法添加磷離子時，可以將加速電壓設定為30kV且將劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下，例如可以將劑量設定為1×1015ions/cm2。
當利用乾蝕刻裝置添加作為雜質元素143的氬時，可以將基板設置在平行平板的陰極一側供應RF電力，以便對基板一側施加偏壓。至於該RF電力，例如可以將電力密度設定為0.1W/cm2以上且2W/cm2以下。
此外，如本實施方式所示，較佳為在留下遮罩145的情況下添加雜質元素143。藉由在留下遮罩145的情況下添加雜質元素143，可以抑制導電膜114的構成元素附著在絕緣膜112的側壁上。注意，添加雜質元素143的方法不侷限於上述方法，例如，可以在去除遮罩145之後將導電膜114及絕緣膜112用作遮罩添加雜質元素143。
此後，也可以藉由進行加熱處理，進一步提高添加了雜質元素143的區域的導電性。作該加熱處理的溫度，典型地為150℃以上且低於基板的應變點，250℃以上且450℃以下或者300℃以上且450℃以下。
接著，去除遮罩145(參照圖14E及14F)。
接著，在絕緣膜108b、氧化物半導體膜110、導電膜114及116上形成絕緣膜118，在絕緣膜118上形成絕緣膜120(參照圖15A及15B)。
絕緣膜118及絕緣膜120可以適當地利用絕緣膜108a及絕緣膜108b的形成方法。
在本實施方式中，作為絕緣膜118，利用PECVD設備形成100nm厚的氮化矽膜。作為絕緣膜120，利用PECVD設備形成300nm厚的氧氮化矽膜。
藉由使用氮化矽膜作為絕緣膜118，可以該氮化矽膜中的氫進入氧化物半導體膜110中，從而可以進一步提高接觸於絕緣膜118的氧化物半導體膜110的載子濃度。
接著，藉由光微影製程在絕緣膜120上形成遮罩，然後對絕緣膜120的一部分進行蝕刻來形成到達絕緣膜118的開口部140c(參照圖15C及15D)。
作為對絕緣膜120的蝕刻方法，可以適當地利用濕蝕刻法或/及乾蝕刻法。
接著，藉由光微影製程在絕緣膜120上形成遮罩，然後對絕緣膜118及120的一部分進行蝕刻來形成到達氧化物半導體膜110的開口部140a及140b(參照圖15E及15F)。
此外，在本實施方式中例示出藉由不同製程分別形成開口部140c及開口部140a和140b的形成方法，但是不侷限於此。例如，也可以使用半色調遮罩或灰色調遮罩同時形成開口部140c及開口部140a和140b。藉由使用半色調遮罩或灰色調遮罩，可以減少一個光微影製程，從而可以降低製造成本。
接著，以覆蓋開口部140a、開口部140b以及開口部140c的方式在絕緣膜120上形成導電膜121(導電膜121a及導電膜121b)(參照圖16A及16B)。
作為導電膜121，可以適當地利用導電膜113的形成方法。在此，作為導電膜121a，利用濺射裝置形成50nm厚的鎢膜。作為導電膜121b，利用濺射裝置形成200nm厚的銅膜。
接著，藉由光微影製程在導電膜121b上形成遮罩，然後對導電膜121a及導電膜121b的一部分進行蝕刻來形成導電膜122、導電膜124及導電膜126(參照圖16C及16D)。
此外，導電膜122具有導電膜122a及導電膜122a上的導電膜122b的疊層結構。導電膜124具有導電膜124a及導電膜124a上的導電膜124b的疊層結構。導電膜126具有導電膜126a及導電膜126a上的導電膜126b的疊層結構。
接著，在絕緣膜120、導電膜122、導電膜124及導電膜126上形成絕緣膜128(參照圖16E及16F)。
絕緣膜128可以適當地利用絕緣膜108a的形成方法。在此，作為絕緣膜128，藉由利用PECVD設備形成200nm厚的氮化矽膜。
藉由上述製程，可以在同一基板上製造電晶體100及電容元件150。
〈半導體裝置的製造方法2〉
接著，下面說明圖5A至5D所示的電晶體100A及電容元件150A的製造方法的一個例子。
在基板102上形成絕緣膜104。接著，在絕緣膜104上形成導電膜，將該導電膜加工為所希望的形狀，來形成導電膜106。接著，進行與圖12A至12H以及圖13A和13B所示的製程相同的製程。然後，在藉由光微影製程在絕緣膜112上形成遮罩之後，對絕緣膜112的一部分進行蝕刻來形成到達導電膜106的開口部139。然後，藉由進行與圖13C和以後圖式所示的製程相同的製程，可以在同一基板上製造圖5A至5D所示的電晶體100A及電容元件150A。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式2
在本實施方式中，下面詳細地說明本發明的一個方式的半導體裝置所包含的氧化物半導體膜的結構。
首先，說明氧化物半導體膜有可能包含的結構。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜是指CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor，即c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。
首先，對CAAC-OS膜進行說明。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
在CAAC-OS膜的穿透式電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
圖17A是CAAC-OS膜的剖面TEM影像。另外，圖17B是放大圖17A的剖面TEM影像，為便於理解而強調表示原子排列。
圖17C是圖17A中的A-O-A’之間的由圓圈包圍的區域(直徑大致為4nm)的局部性的傅立葉變換影像。在圖17C所示的各區域中可以確認到c軸配向性。此外，A-O之間的c軸方向和O-A’之間的c軸方向不同，由此可知A-O之間的晶粒與O-A’之間的晶粒不同。另外，A-O之間的c軸的角度逐漸地連續變化，諸如14.3°、16.6°、30.9°。同樣地，O-A’之間的c軸的角度也逐漸地連續變化，諸如-18.3°、-17.6°、-11.3°。
另外，在CAAC-OS膜的電子繞射圖案中，觀察到表示配向性的斑點(亮點)。例如，在使用例如為1nm以上且30nm以下的電子束獲得的CAAC-OS膜的頂面的電子繞射圖案(也稱為奈米束電子繞射圖案)中，觀察到斑點(參照圖18A)。
由剖面TEM觀察及平面TEM觀察可知，CAAC-OS膜的結晶部具有配向性。
注意，CAAC-OS膜所包含的結晶部幾乎都具有可以被容納在一個邊長小於100nm的立方體內的尺寸。因此，有時CAAC-OS膜所包含的結晶部的尺寸為可以被容納在一個邊長短於10nm、短於5nm或短於3nm的立方體內的尺寸。但是，有時包含在CAAC-OS膜中的多個結晶部連接而形成一個大結晶區。例如，在平面TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
使用X射線繞射(XRD：X-Ray Diffraction) 裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法(面外法)分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法(面內法)分析CAAC-OS膜時，在2θ為56°附近時會出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向性的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由 此，例如，當CAAC-OS膜的形狀因蝕刻等而改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，在CAAC-OS膜中，c軸配向結晶部的分佈不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的c軸配向結晶部的比例高於被形成面附近的c軸配向結晶部的比例。另外，當對CAAC-OS膜添加雜質時，添加有雜質的區域變質而有時CAAC-OS膜中的c軸配向結晶部所占的比例根據區域不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向性的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體膜的金屬元素強的矽等元素因為會從氧化物半導體膜中奪取氧而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果其被包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排 列，導致結晶性下降。注意，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
接下來，說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的TEM影像中有時觀察不到明確的結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的TEM影像中，有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由out-of-plane法利用使用其束徑比結晶部大的X射線的XRD裝置對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如， 50nm以上)的電子射線的電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點(參照圖18B)。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
當氧化物半導體膜具有多個結構時，有時可以藉由利用奈米束電子繞射來進行結構分析。
圖18C示出一種穿透式電子繞射測定裝置，該穿透式電子繞射測定裝置包括：電子槍室210；電子槍室210下的光學系統212；光學系統212下的樣本室214；樣本室214下的光學系統216；光學系統216下的觀察室220；設置於觀察室220的照相裝置218；以及觀察室220下的膠片室222。照相裝置218以朝向觀察室 220的內部的方式設置。另外，該穿透式電子繞射測定裝置也可以不包括膠片室222。
此外，圖18D示出圖18C所示的穿透式電子繞射測定裝置內部的結構。在穿透式電子繞射測定裝置內部中，從設置在電子槍室210的電子槍發射的電子經由光學系統212照射到配置在樣本室214中的物質228。穿過物質228的電子經由光學系統216入射到設置在觀察室220內部的螢光板232。在螢光板232上出現對應於所入射的電子的強度的圖案，因此可以測定穿透式電子繞射圖案。
因為照相裝置218朝向螢光板232地設置，所以可以拍攝出現在螢光板232上的圖案。經過照相裝置218的透鏡的中央及螢光板232的中央的直線與螢光板232所形成的角度例如為15°以上且80°以下，30°以上且75°以下或45°以上且70°以下。該角度越小，由照相裝置218拍攝的穿透式電子繞射圖案的變形越大。但是，如果預先知道該角度，則能夠校正所得到的穿透式電子繞射圖案的變形。另外，有時也可以將照相裝置218設置於膠片室222。例如，也可以以與電子224的入射方向相對的方式將照相裝置218設置於膠片室222。在此情況下，可以從螢光板232的背面拍攝變形少的穿透式電子繞射圖案。
樣本室214設置有用來固定作為樣本的物質228的支架。支架使穿過物質228的電子透過。例如，支架也可以具有在X軸、Y軸、Z軸等的方向上移動物質 228的功能。支架例如具有在1nm以上且10nm以下、5nm以上且50nm以下、10nm以上且100nm以下、50nm以上且500nm以下、100nm以上且1μm以下等的範圍中移動物質的精度，即可。至於這些範圍，根據物質228的結構設定最適合的範圍，即可。
接著，說明使用上述穿透式電子繞射測定裝置測定物質的穿透式電子繞射圖案的方法。
例如，如圖18D所示，藉由改變作為奈米束的電子224的照射到物質的位置(進行掃描)，可以確認到物質的結構逐漸變化。此時，如果物質228是CAAC-OS膜，則可以觀察到圖18A所示的繞射圖案。如果物質228是nc-OS膜，則可以觀察到圖18B所示的繞射圖案。
即使物質228是CAAC-OS膜，也有時部分地觀察到與nc-OS膜等同樣的繞射圖案。因此，有時可以由在一定區域中觀察到CAAC-OS膜的繞射圖案的區域所占的比例(也稱為CAAC化率)表示CAAC-OS膜的優劣。例如，優良的CAAC-OS膜的CAAC化率為60%以上，較佳為80%以上，更佳為90%以上，進一步佳為95%以上。另外，將觀察到與CAAC-OS膜不同的繞射圖案的區域的比例表示為非CAAC化率。
作為一個例子，對具有剛完成成膜之後(表示為as-sputtered)的CAAC-OS膜的樣本的頂面以及具有在包含氧的氛圍中以450℃進行加熱處理之後的CAAC-OS膜的樣本的頂面進行掃描，來得到穿透式電子繞射圖案。 在此，以5nm/秒鐘的速度進行掃描60秒鐘來觀察繞射圖案，並且，在每0.5秒鐘將觀察到的繞射圖案轉換為靜態影像，由此算出CAAC化率。注意，作為電子線使用束徑為1nm的奈米束。另外，對六個樣本進行同樣的測量。而且，藉由利用六個樣本中的平均值算出CAAC化率。
圖19A示出各樣本的CAAC化率。剛完成成膜之後的CAAC-OS膜的CAAC化率為75.7%(非CAAC化率為24.3%)。此外，進行450℃的加熱處理之後的CAAC-OS膜的CAAC化率為85.3%(非CAAC化率為14.7%)。由此可知，與剛完成成膜之後相比，450℃的加熱處理之後的CAAC化率更高。也就是說，可以知道高溫(例如400℃以上)下的加熱處理降低非CAAC化率(提高CAAC化率)。此外，可知在進行低於500℃的加熱處理時也可以得到具有高CAAC化率的CAAC-OS膜。
在此，與CAAC-OS膜不同的繞射圖案的大部分是與nc-OS膜同樣的繞射圖案。此外，在測量區域中觀察不到非晶氧化物半導體膜。由此可知，藉由加熱處理，具有與nc-OS膜同樣的結構的區域受到相鄰的區域的結構的影響而重新排列，因此該區域被CAAC化。
圖19B和圖19C是剛完成成膜之後及450℃的加熱處理之後的CAAC-OS膜的平面TEM影像。藉由對圖19B和圖19C進行比較，可以知道450℃的加熱處理之後的CAAC-OS膜的膜質更均勻。也就是說，可以知道藉由高溫的加熱處理提高CAAC-OS膜的膜質。
藉由採用這種測量方法，有時可以對具有多種結構的氧化物半導體膜進行結構分析。
藉由使用具有上述結構中的任一個結構的氧化物半導體膜，可以構成根據本發明的一個方式的半導體裝置。
〈成膜模型〉
下面，說明CAAC-OS及nc-OS的成膜模型。
圖40A是示出利用濺射法形成CAAC-OS的情況的成膜室中的示意圖。
靶材1130被黏合到底板上。靶材1130及底板下配置有多個磁體。由該多個磁體在靶材1130上產生磁場。利用磁體的磁場提高沉積速度的濺射法被稱為磁控濺射法。
靶材1130具有多晶結構，其中至少一個晶粒包括解理面。另外，關於解理面將在後面詳細地說明。
以與靶材1130相對的方式配置有基板1120，其間的距離d(也稱為靶材-基板間距離(T-S間距離))是0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。成膜室的大部分充滿著成膜氣體(例如，氧、氬或以50vol.%以上的比率包含氧的混合氣體)，且成膜室的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，當對靶材1130施加一定值以上的電壓時，開始放電，確認到電漿。另外，由靶材1130上的 磁場形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子1101。離子1101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
離子1101因電場而向靶材1130一側加速，然後碰撞到靶材1130。此時，平板狀或顆粒狀的濺射粒子的顆粒1100a及顆粒1100b從解理面剝離，然後被打出來。另外，有時因離子1101碰撞時的衝擊而在顆粒1100a及顆粒1100b的結構中產生應變。
顆粒1100a是具有三角形，例如正三角形的平面的平板狀或顆粒狀的濺射粒子。此外，顆粒1100b是具有六角形，例如正六角形的平面的平板狀或顆粒狀的濺射粒子。注意，將顆粒1100a及顆粒1100b等的平板狀或顆粒狀的濺射粒子總稱為顆粒1100。顆粒1100的平面形狀不侷限於三角形、六角形。例如，有時成為組合兩個以上且六個以下的三角形而成的形狀。例如，有時也成為組合兩個三角形(正三角形)而成的四角形(菱形)。
顆粒1100的厚度取決於成膜氣體的種類等。顆粒1100的厚度較佳為均勻，其理由將在後面描述。此外，關於濺射粒子的形狀，與厚度大的骰子狀相比，較佳為採用厚度小的顆粒狀。
當顆粒1100穿過電漿中時有時接受電荷而其側面帶負電或帶正電。顆粒1100的側面具有氧原子，且該氧原子可能帶負電。例如，圖42示出顆粒1100a的側面具有帶負電的氧原子的例子。像這樣，當側面帶相同極 性的電荷時，電荷互相排斥，從而可以維持平板形狀。另外，當CAAC-OS是In-Ga-Zn氧化物時，與銦原子鍵合的氧原子可能帶負電。或者，與銦原子、鎵原子及鋅原子鍵合的氧原子可能帶負電。
如圖40A所示，例如顆粒1100像風箏那樣在電漿中飛到基板1120上。因為顆粒1100帶電荷，所以在它靠近其他顆粒1100已沉積的區域時產生斥力。在此，在基板1120的頂面上產生平行於基板1120的頂面的磁場。此外，因為在基板1120和靶材1130之間有電位差，所以電流從基板1120向靶材1130流動。因此，顆粒1100在基板1120的頂面上受到磁場及電流的作用所引起的力量(勞侖茲力)(參照圖43)。這可以利用弗萊明的左手定則理解。為了增大施加到顆粒1100的力量，較佳為在基板1120的頂面上設置平行於基板1120的頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步佳為50G以上的區域。或者，較佳為在基板1120的頂面上設置平行於基板1120的頂面的磁場為垂直於基板1120的頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步佳為5倍以上的區域。
另外，基板1120被加熱，因此顆粒1100與基板1120之間的摩擦等的阻力小。其結果是，如圖44A所示，顆粒1100在基板1120的頂面下滑。顆粒1100在平板面朝向基板1120的狀態下移動。然後，如圖44B所示，在該顆粒1100到達已沉積的其他顆粒1100的側面 時，它們的側面彼此鍵合。此時，顆粒1100的側面的氧原子脫離。由於有時脫離的氧原子填補CAAC-OS中的氧缺陷，因此形成缺陷態密度低的CAAC-OS。
此外，藉由在基板1120上加熱顆粒1100，原子重新排列，而緩和離子1101的碰撞所引起的結構的應變。應變得到緩和的顆粒1100實質上為單晶。當顆粒1100實質上為單晶時，即使顆粒1100在彼此鍵合之後被加熱也幾乎不發生顆粒1100本身的伸縮。因此，不發生顆粒1100之間的空隙的放大導致晶界等缺陷的形成而成為裂隙(crevasse)的情況。此外，可以認為在空隙中攤鋪具有伸縮性的金屬原子等，且它們像高速公路那樣連接方向偏離的顆粒1100的側面。
可以認為根據上述模型顆粒1100沉積到基板1120上。因此，可知的是：與磊晶成長不同地，在被形成面沒有結晶結構時也可以形成CAAC-OS。例如，即使基板1120的頂面(被形成面)的結構是非晶結構，也可以形成CAAC-OS。
此外，可以知道：當形成CAAC-OS時，不僅在被形成面的基板1120的頂面為平坦面的情況，而且在頂面為凹凸狀的情況下，顆粒1100也根據其形狀排列。例如，如果基板1120的頂面在原子級別上平坦，則會形成厚度均勻、平坦且具有高結晶性的層，因為顆粒1100以平行於ab面的平板面朝下的方式配置。而且，藉由層疊n個(n是自然數)該層，可以得到CAAC-OS(參照圖 40B)。
另一方面，即使基板1120的頂面為凹凸狀，CAAC-OS也具有層疊n個(n是自然數)顆粒1100沿著凸面並列配置的層的結構。由於基板1120為凹凸狀，因此有時在CAAC-OS中容易產生顆粒1100之間的空隙。但是，因為在顆粒1100之間產生分子間力，所以即使在凹凸狀的表面上，顆粒也以在顆粒之間的空隙儘可能小的方式排列。由此，即使成膜表面為凹凸狀也可以形成具有高結晶性的CAAC-OS(參照圖40C)。
因此，CAAC-OS不需要雷射晶化，所以在大面積的玻璃基板等上也可以均勻地進行成膜。
由於根據這種模型形成CAAC-OS，因此濺射粒子較佳為厚度小的顆粒狀。另外，當濺射粒子是厚度大的骰子狀時，朝向基板1120的面不固定，所以有時不能獲得均勻的厚度或結晶定向。
根據上述成膜模型，即使在具有非晶結構的被形成面上也可以形成具有高結晶性的CAAC-OS。
另外，除了顆粒1100之外，還可以利用具有氧化鋅粒子的成膜模型說明CAAC-OS。
氧化鋅粒子的質量比顆粒1100小，所以比顆粒1100早到達基板1120。在基板1120的頂面上，氧化鋅粒子優先在水平方向上進行晶體生長來形成薄的氧化鋅層。該氧化鋅層具有c軸配向性。該氧化鋅層的結晶的c軸朝向平行於基板1120的法線向量的方向。該氧化鋅層 具有使CAAC-OS生長的種子層的功能，因此具有提高CAAC-OS的結晶性的功能。另外，該氧化鋅層的厚度為0.1nm以上且5nm以下，大多為1nm以上且3nm以下。該氧化鋅層的厚度足夠薄，所以幾乎觀察不到晶界。
因此，為了形成結晶性高的CAAC-OS，較佳為使用以比化學計量組成高的比率包含鋅的靶材。
同樣地，nc-OS可以利用圖41所示的成膜模型理解。注意，圖41和圖40A的不同點僅在於基板1120是否被加熱。
因此，基板1120沒有被加熱，因此顆粒1100與基板1120之間的摩擦等的阻力很大。其結果是，顆粒1100不能在基板1120的頂面上下滑，因此不規則地飄落到基板1120的頂面上而形成nc-OS。
〈解理面〉
下面，對在CAAC-OS的成膜模型中所說明的靶材的解理面進行說明。
首先，參照圖45A和45B說明靶材的解理面。圖45A和45B示出InGaZnO4的結晶的結構。另外，圖45A示出將c軸朝向上面並從平行於b軸的方向觀察InGaZnO4的結晶時的結構。此外，圖45B是從平行於c軸的方向觀察InGaZnO4的結晶時的結構。
藉由第一原理計算算出InGaZnO4的結晶的各結晶面的解理所需要的能量。注意，至於計算，採用使用 準位能和平面波基底的密度泛函程式(CASTEP)。注意，作為準位能使用超軟型準位能。此外，作為泛函使用GGA/PBE。另外，將截止能量設定為400eV。
在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構的能量。此外，在固定單元尺寸的狀態下進行原子配置的結構最適化，之後導出在各表面上解理之後的結構的能量。
根據圖45A和45B所示的InGaZnO4的結晶的結構，製造在第一面、第二面、第三面和第四面中的任一個上解理的結構並進行固定單元尺寸的結構最適化計算。在此，第一面是Ga-Zn-O層和In-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖45A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖45A)。第三面是平行於(110)面的結晶面(參照圖45B)。第四面是平行於(100)面(或bc面)的結晶面(參照圖45B)。
以上述條件算出在各表面上解理之後的結構的能量。接著，藉由解理之後的結構的能量和初始狀態下的結構的能量之間的差除以解理面的面積，算出每個面的解理容易性的指標的解理能量。注意，結構的能量根據結構所包括的原子和電子算出，就是說，在計算中，考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用。
由計算的結果可知，第一面的解理能量為2.60J/m2，第二面的解理能量為0.68J/m2，第三面的解理能量為2.18J/m2，第四面的解理能量為2.12J/m2(參照表1)。
由上述計算可知，在圖45A和45B所示的InGaZnO4的結晶的結構中第二面的解理能量最低。也就是說，可知Ga-Zn-O層和Ga-Zn-O層之間是最容易解理的面(解理面)。因此，在本說明書中，解理面是指最容易解理的第二面。
因為Ga-Zn-O層和Ga-Zn-O層之間的第二面是解理面，所以圖45A所示的InGaZnO4的結晶可以在兩個與第二面相等的面分開。因此，可以認為在使離子等碰撞到靶材時在解理能量最低的面解理的威化餅狀的單元(將其稱為顆粒)作為最小單位飛出來。在這種情況下，InGaZnO4的顆粒包括Ga-Zn-O層、In-O層和Ga-Zn-O層的三層。
此外，因為第三面(平行於(110)面的結晶面)和第四面(平行於(100)面(或bc面)的結晶面) 的解理能量低於第一面(平行於(001)面(或ab面)的Ga-Zn-O層和In-O層之間的結晶面)的解理能量，所以可以知道在很多情況下顆粒的平面形狀為三角形狀或六角形狀。
接著，利用古典分子動力學計算，作為靶材假定具有同系結構(homologous structure)的InGaZnO4的結晶並評價使用氬(Ar)或氧(O)濺射該靶材時的解理面。圖46A示出用於計算的InGaZnO4的結晶(2688原子)的剖面結構，而圖46B示出其俯視結構。另外，圖46A所示的固定層是以位置不會發生變動的方式固定原子配置的層。此外，圖46A所示的溫度控制層是一直保持恆定溫度(300K)的層。
使用由富士通公司(Fujitsu Linited)製造的Materials Explorer5.0進行古典分子動力學計算。另外，將初期溫度設定為300K，將單元尺寸設定為一定，將時間步長設定為0.01飛秒，將步驟數設定為1000萬次。在計算中，根據該條件對原子施加300eV的能量，並將原子從垂直於InGaZnO4的結晶的ab面的方向入射到單元中。
圖47A示出氬入射到具有圖46A和46B所示的InGaZnO4的結晶的單元中到99.9皮秒(psec)之後的原子排列。此外，圖47B示出氧入射到單元中到99.9皮秒之後的原子排列。另外，在圖47A和47B中省略圖46A所示的固定層的一部分而示出。
由圖47A可知，從氬入射到單元中到99.9皮 秒在對應於圖45A所示的第二面的解理面產生裂縫。因此，可以知道在氬碰撞到InGaZnO4的結晶時，以最頂面為第二面(第0第二面)，在第二面(第2第二面)中產生大裂縫。
另一方面，由圖47B可知，從氧入射到單元中到99.9皮秒在對應於圖45A所示的第二面的解理面產生裂縫。注意，可以知道在氧碰撞到單元時，在InGaZnO4的結晶的第二面(第1第二面)中產生大裂縫。
由此可知，在原子(離子)從包括具有同系結構的InGaZnO4的結晶的靶材的頂面碰撞時，InGaZnO4的結晶沿著第二面解理且平板狀粒子(顆粒)剝離。此外，還可以知道此時使氧碰撞到單元時的顆粒尺寸小於使氬碰撞到單元時的顆粒尺寸。
另外，由上述計算可知剝離了的顆粒包括損傷區域。有時可以藉由使因損傷產生的缺陷和氧起反應修復包括在顆粒中的損傷區域。
因此，調查了顆粒尺寸根據碰撞的原子的種類而不同的情況。
圖48A示出從氬入射到具有圖46A和46B所示的InGaZnO4的結晶的單元中到0皮秒至0.3皮秒的各原子的軌跡。因此，圖48A對應於圖46A和46B至圖47A的期間。
由圖48A可知，在氬碰撞到第一層(Ga-Zn-O 層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅到達第六層(Ga-Zn-O層)附近。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氬碰撞到包括InGaZnO4的結晶的靶材時，在圖46A中的第二面(第2第二面)產生裂縫。
圖48B示出從氧入射到具有圖46A和46B所示的InGaZnO4的結晶的單元中到0皮秒至0.3皮秒的各原子的軌跡。因此，圖48B對應於圖46A和46B至圖47A的期間。
另一方面，由圖48B可知，在氧碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅沒有達到第五層(In-O層)。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氧碰撞到包括InGaZnO4的結晶的靶材時，在圖46A中的第二面(第1第二面)產生裂縫。
由本計算也可知在原子(離子)碰撞時InGaZnO4的結晶從解理面剝離。
此外，從守恆定律的觀點討論裂縫的深度。可以由公式(1)及公式(2)表示能量守恆定律及動量守恆定律。在此，E是碰撞之前的氬或氧所具有的能量(300eV)，mA是氬或氧的質量，vA是碰撞之前的氬或氧的速度，v' A是碰撞之後的氬或氧的速度，mGa是鎵的質量，vGa是碰撞之前的鎵的速度，v' Ga是碰撞之後的鎵的速度。
m A v A +m Ga v Ga =m A v' A +m Ga v' Ga (2)
當將氬或氧的碰撞假定為彈性碰撞時，可以由公式(3)表示vA、v' A、vGa和v' Ga的關係。
v' A -v' Ga =-(v A -v Ga ) (3)
根據公式(1)、公式(2)及公式(3)，在vGa為0的情況下，可以由公式(4)表示氬或氧碰撞之後的鎵的速度v' Ga。
在公式(4)中，將氬的質量或氧的質量代入mA並對各原子碰撞之後的鎵的速度進行比較。在氬及氧的碰撞之前的能量相同時，氬碰撞時的鎵的速度為氧碰撞時的鎵的速度的1.24倍。因此，氬碰撞時的鎵的能量也比氧碰撞時的鎵的能量高鎵的速度的平方。
可以知道氬碰撞時的碰撞後的鎵的速度(能量)高於氧碰撞時的碰撞後的鎵的速度(能量)。因此，可以認為與在氧碰撞時相比，在氬碰撞時在較深的位置產生裂縫。
由上述計算可知藉由濺射包括具有同系結構 的InGaZnO4的結晶的靶材，從解理面剝離而形成顆粒。另一方面，即使濺射沒有解理面的靶材的其他結構的區域也不形成顆粒，而形成比顆粒微細的原子級的尺寸的濺射粒子。因為該濺射粒子比顆粒小，所以被認為藉由連接到濺射裝置的真空泵被排出。因此，在藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材時，難以考慮到各種尺寸或形狀的粒子飛到基板並沉積而形成膜的模型。被濺射的顆粒沉積而形成CAAC-OS的圖40A等所示的模型更有道理。
藉由上述步驟形成的CAAC-OS的密度與單晶OS的密度大致相同。例如，具有InGaZnO4的同系結構的單晶OS的密度為6.36g/cm3，而具有大致相同的原子數比的CAAC-OS的密度為6.3g/cm3左右。
圖49A和49B示出藉由濺射法形成的CAAC-OS的In-Ga-Zn氧化物(參照圖49A)及其靶材(參照圖49B)的剖面的原子排列。利用高角度環形暗場-掃描穿透式電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。注意，在HAADF-STEM中，各原子的影像的濃淡與原子序數的平方成比例。因此，原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM，使用日立掃描穿透式電子顯微鏡HD-2700。
在對圖49A和49B進行比較時，可以知道 CAAC-OS和靶材都具有同系結構，並且，CAAC-OS中的原子的配置對應於靶材。因此，如圖40A等的成膜模型所示，靶材的結晶結構被轉寫而形成CAAC-OS。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式3
在本實施方式中，下面詳細地說明氧化物半導體膜的氧缺損。
〈(1)VOH的易形成性以及穩定性〉
當氧化物半導體膜(以下，稱為IGZO)為完整結晶時，在室溫下H優先地沿著ab面擴散。在進行450℃的加熱處理時H分別擴散在ab面及c軸方向上。於是，說明當在IGZO中存在氧缺損VO時H是否容易進入氧缺損VO中。在此，將在氧缺損VO中存在H的狀態稱為VOH。
在計算中，使用圖20所示的InGaZnO4的結晶模型。在此，利用NEB(Nudged Elastic Band：微動彈性帶)法對VOH中的H從VO被釋放與氧鍵合的反應路徑的活化能(Ea)進行計算。表2示出計算條件。
在InGaZnO4的結晶模型中，如圖20所示，有與氧鍵合的金屬元素及該元素個數不同的氧位置1至氧位置4。在此，對容易形成氧缺損VO的氧位置1及氧位置2進行計算。
首先，作為容易形成氧缺損VO的氧位置1，對與三個In原子及一個Zn原子鍵合的氧位置進行計算。
圖21A示出初始狀態的模型，圖21B示出最終狀態的模型。另外，圖22示出在初始狀態及最終狀態下計算出的活化能(Ea)。注意，在此“初始狀態”是指在氧缺損VO中存在H的狀態(VOH)，而“最終狀態”是指如下結構：具有氧缺損VO及鍵合於一個Ga原子及兩個Zn原子的氧與H鍵合的狀態(H-O)。
從計算的結果可知，當氧缺損VO中的H與其他O原子鍵合時需要大約為1.52eV的能量，而當鍵合於O的H進入氧缺損VO時需要大約為0.46eV的能量。
在此，根據藉由計算獲得的活化能(Ea)和算式5，計算出反應頻率(Γ)。在算式5中，kB表示波茲曼常數，T表示絕對溫度。
假設頻率因數v=1013[1/sec]，計算出350℃時的反應頻率。H從圖21A所示的模型中的位置移到圖21B所示的模型中的位置的頻率為5.52×100[1/sec]。此外，H從圖21B所示的模型中的位置移到圖21A所示的模型中的位置的頻率為1.82×109[1/sec]。由此可知，擴散在IGZO中的H在其附近有氧缺損VO時容易形成VOH，一旦形成VOH就不容易從氧缺損VO釋放H。
接著，作為容易形成氧缺損VO的氧位置2，對與一個Ga原子及兩個Zn原子鍵合的氧位置進行計算。
圖23A示出初始狀態的模型，圖23B示出最終狀態的模型。另外，圖24示出在初始狀態及最終狀態下計算出的活化能(Ea)。注意，在此“初始狀態”是指在氧缺損VO中存在H的狀態(VOH)，而“最終狀態”是指如下結構：具有氧缺損VO及鍵合於一個Ga原子及兩個Zn原子的氧與H鍵合的狀態(H-O)。
從計算的結果可知，當氧缺損VO中的H與其他O原子鍵合時需要大約為1.75eV的能量，而當鍵合於O的H進入氧缺損VO時需要大約為0.35eV的能量。
根據藉由計算獲得的活化能(Ea)和上述算式5，計算出反應頻率(Γ)。
假設頻率因數v=1013[1/sec]，計算出350℃時的反應頻率。H從圖23A所示的模型中的位置移到圖23B所示的模型中的地方的頻率為7.53×10-2[1/sec]。此外，H從圖23B所示的模型中的位置移到圖23A所示的模型中的位置的頻率為1.44×1010[1/sec]。由此可知，一旦形成VOH就不容易從氧缺損VO釋放H。
由上述結果可知，當進行退火時IGZO中的H容易擴散，當具有氧缺損VO時H容易進入氧缺損VO而成為VOH。
〈(2)VOH的遷移能階〉
當在IGZO中存在氧缺損VO及H時，根據〈(1)VOH的易形成性以及穩定性〉所示的利用NEB法的計算，可以認為氧缺損VO與H容易形成VOH，並且VOH穩定。於是，為了調查VOH是否與載子陷阱有關係，計算出VOH的遷移能階。
在計算中，使用InGaZnO4的結晶模型(112原子)。在此，製造圖20所示的氧位置1及氧位置2的VOH的模型來計算出遷移能階。表3示出計算條件。
以形成接近實驗值的能隙的方式調整交換項的混合比，沒有缺陷的InGaZnO4的結晶模型的能隙變為3.08eV，該結果接近實驗值3.15eV。
根據下面算式6計算出具有缺陷D的模型的遷移能階(ε(q/q'))。此外，△E(Dq)為缺陷D的電荷q的形成能量，根據下面算式7計算出該能量。
在算式6及算式7中，Etot(Dq)表示包含缺陷D的模型的電荷q的總能量，Etot(bulk)表示沒有缺陷的模型(完整結晶)的總能量，△ni表示起因於缺陷的原子i的增減數，μi表示原子i的化學勢，εVBM表示沒有缺陷的模型中的價帶頂的能量，△Vq表示與靜電勢有關的修正 項，Ef表示費米能量。
圖25示出根據上述算式計算出的VOH的遷移能階。圖25中的數值表示離導帶底的深度。由圖25可知，氧位置1的VOH的遷移能階存在於導帶底下0.05eV處，氧位置2的VOH的遷移能階存在於導帶底下0.11eV處，由此各VOH與電子陷阱有關係。就是說，可知VOH被用作施體。也可知包含VOH的IGZO具有導電性。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式4
在本實施方式中，使用圖26至圖28說明使用在前面的實施方式中例示的電晶體及電容元件的顯示裝置的一個例子。
圖26是示出顯示裝置的一個例子的俯視圖。圖26所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封材料712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封材料712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封材料712及第二基板705密封。注意，雖然在圖26中未圖示，但是 在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封材料712圍繞的區域中設置有電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：撓性印刷電路)端子部708。此外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708都與信號線710連接。由FPC716供應的各種信號是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括多個的電晶體，作為該電晶體可以適用本發明的一個方式的半導體裝置的電晶體。另外，在像素部702中，可以適用本發明的一個方式的半導體裝置的電晶體及電容元件。
另外，顯示裝置700可以包括各種元件。該元件例如包括使用液晶元件、EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(在日本註冊的商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或碳奈米管的顯示元件等中的至少一個。除此之外，也可以具有藉由電作用或磁作用改變對比度、亮度、反射率、透射率等而發生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯 示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃 色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少功耗量兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少功耗。
在本實施方式中，使用圖27及圖28說明作為顯示元件使用液晶元件及EL元件的結構。圖27是沿著圖26所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖28是沿著圖26所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖27與圖28所示的共同部分，接著說明不同的部分。
〈顯示裝置的共同部分的說明〉
圖27及圖28所示的顯示裝置700包括：引繞佈線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引繞佈線部711包括信號線710。另外，像素部702包括電晶體750及電容元件790。另外，源極驅動電路部704包括電晶體752。
電晶體750及電晶體752採用與上述電晶體100A相同的結構。電晶體750及電晶體752都也可以採用使用前面的實施方式所示的其他電晶體的結構。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關閉狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在一個基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
電容元件790採用與上述電容元件150A相同的結構。
另外，在圖27及圖28中，在電晶體750、電晶體752及電容元件790上設置有絕緣膜766及平坦化絕緣膜770。
作為絕緣膜766，可以使用與前面的實施方式所示的絕緣膜128同樣的材料及製造方法形成。另外，作 為平坦化絕緣膜770，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜770。另外，也可以採用不設置平坦化絕緣膜770的結構。
另外，信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。信號線710也可以使用用作電晶體750、752的閘極電極的導電膜，諸如使用用作第一閘極電極的導電膜或用作第二閘極電極的導電膜。作為信號線710，例如，當使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701 與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
〈作為顯示元件使用液晶元件的顯示裝置的結構例子〉
圖27所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774被設置在第二基板705一側，並具有相對電極的功能。圖27所示的顯示裝置700可以藉由施加到導電膜772及導電膜774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
另外，導電膜772與用作電晶體750所包括的源極電極及汲極電極的導電膜連接。導電膜772被用作形成在平坦化絕緣膜770上的像素電極，即顯示元件的一個電極。另外，導電膜772具有反射電極的功能。圖27所示的顯示裝置700是將外光由導電膜772反射並藉由彩色膜736來進行顯示的所謂反射式彩色液晶顯示裝置。
作為導電膜772，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀 的材料。在本實施方式中，作為導電膜772使用對可見光具有反射性的導電膜。
另外，在圖27所示的顯示裝置700中，像素部702的平坦化絕緣膜770的一部分中設置有凹凸。該凹凸例如可以藉由使用有機樹脂膜等形成平坦化絕緣膜770並對該有機樹脂膜的表面設置凹部或凸部而形成。另外，用作反射電極的導電膜772沿著上述凹凸形成。因此，當外光入射到導電膜772時，可以使光在導電膜772的表面漫反射，而可以提高可見度。
注意，雖然作為圖27所示的顯示裝置700例示了反射式彩色液晶顯示裝置，但並不侷限於此，例如，也可以將對可見光具有透光性的導電膜用於導電膜772，由此製造透射式彩色液晶顯示裝置。當顯示裝置為透射式彩色液晶顯示裝置時，也可以採用不設置平坦化絕緣膜770中的凹凸的結構。
注意，雖然在圖27中未圖示，但是也可以分別在導電膜772、774的與液晶層776接觸的一側設置配向膜。另外，雖然在圖27中未圖示，但是可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液 晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、各向同性相等。
另外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。藍相是液晶相的一種，當使膽固醇相液晶的溫度上升時，在即將從膽固醇相轉變到各向同性相之前出現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt.%以上的手性試劑的液晶組成物用於液晶層。包含呈現藍相的液晶和手性試劑的液晶組成物因為回應速度快。另外，呈現藍相的液晶和手性試劑的液晶組成物具有光學各向同性，由此不需要配向處理且視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，當作為顯示元件使用液晶元件時，可以採用TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal：反鐵電液晶)模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透射式液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多域垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
〈作為顯示元件使用發光元件的顯示裝置〉
圖28所示的顯示裝置700包括發光元件782。發光元件782包括導電膜784、EL層786及導電膜788。在圖28所示的顯示裝置700中，藉由使發光元件782所包括的EL層786發光，可以顯示影像。
另外，導電膜784與用作電晶體750所包括的源極電極及汲極電極的導電膜連接。導電膜784被用作形成在平坦化絕緣膜770上的像素電極，即顯示元件的一個電極。作為導電膜784，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。
另外，圖28所示的顯示裝置700中設置有平坦化絕緣膜770及導電膜784上的絕緣膜730。絕緣膜730覆蓋導電膜784的一部分。注意，發光元件782具有 頂部發射結構。因此，導電膜788具有透光性，而使EL層786所發射的光透過。注意，雖然在本實施方式中例示頂部發射結構，但是並不侷限於此。例如，也可以適用對導電膜784一側發射光的底部發射結構或對導電膜784及導電膜788的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置設置有彩色膜736，並且在與絕緣膜730重疊的位置、引繞佈線部711以及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。發光元件782與絕緣膜734之間填充有密封膜732。注意，雖然在圖28所示的顯示裝置700中例示出設置彩色膜736的結構，但是不侷限於此。例如，在藉由分別塗布來形成EL層786時，也可以採用不設置彩色膜736的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中，說明使用本發明的一個方式的半導體裝置的發光裝置的一個方式。注意，在本實施方式中，使用圖29A和29B說明發光裝置的像素部的結構。
在圖29A中，在第一基板502上形成有多個FET500，並且各FET500與各發光元件(504R、504G、504B、504W)電連接。明確而言，各FET500與發光元件所包括的第一導電膜506電連接。注意，各發光元件 (504R、504G、504B、504W)由第一導電膜506、第二導電膜507、EL層510以及第三導電膜512構成。
另外，在與各發光元件(504R、504G、504B、504W)相對的位置上分別設置有彩色層(514R、514G、514B、514W)。注意，以與第二基板516接觸的方式設置有彩色層(514R、514G、514B、514W)。另外，在第一基板502與第二基板516之間設置有密封膜518。作為密封膜518，例如可以使用玻璃粉等玻璃材料或者兩液混合型樹脂等在常溫下固化的固化樹脂、光硬化性樹脂、熱固性樹脂等樹脂材料。
另外，以覆蓋相鄰的第一導電膜506及第二導電膜507的端部的方式設置有分隔壁508。另外，在分隔壁508上形成有結構體509。注意，第一導電膜506具有反射電極的功能和發光元件的陽極的功能。此外，第二導電膜507具有調整各發光元件的光程長的功能。另外，在第二導電膜507上形成有EL層510，並在EL層510上形成有第三導電膜512。此外，第三導電膜512具有半透射．半反射電極的功能和發光元件的陰極的功能。另外，結構體509設置於發光元件與彩色層之間且具有間隔物的功能。
另外，EL層510可以被各發光元件(504R、504G、504B、504W)共同使用。注意，各發光元件(504R、504G、504B、504W)具有由第一導電膜506和第三導電膜512使來自EL層510的發光諧振的所謂光學 微諧振腔(也稱為微腔)結構，即便具有相同的EL層510也可以藉由使不同的波長的光譜窄線寬化而提取。明確而言，在各發光元件(504R、504G、504B、504W)中，藉由分別調整設置於EL層510的下方的第二導電膜507的厚度，使從EL層510得到的光譜成為所希望的發射光譜，而能夠得到高色純度的發光。因此，藉由採用圖29A所示的結構，不需要EL層的分別塗布的製程，從而能夠實現高清晰化。
另外，在圖29A所示的發光裝置包括彩色層(濾色片)。因此，藉由組合微腔結構與濾色片，能夠得到色純度更高的發光。明確而言，調整發光元件504R的光程長以能夠得到紅色發光，而經由彩色層514R向箭頭方向發射出紅色發光。調整發光元件504G的光程長以能夠得到綠色發光，而經由彩色層514G向箭頭方向發射出綠色發光。調整發光元件504B的光程長以能夠得到藍色發光，而經由彩色層514B向箭頭方向發射出藍色發光。調整發光元件504W的光程長以能夠得到白色發光，而經由彩色層514W向箭頭方向發射出白色發光。
注意，各發光元件的光程長的調整方法不侷限於此。例如，在各發光元件中，也可以藉由調整EL層510的厚度來調整光程長。
另外，彩色層(514R、514G、514B)只要具有使特定的波長區的光透過的功能即可，例如可以使用使紅色的波長區的光透過的紅色(R)濾色片、使綠色的波 長區的光透過的綠色(G)濾色片以及使藍色的波長區的光透過的藍色(B)濾色片等。另外，作為彩色層514W例如可以使用不含有顏料等的丙烯酸類樹脂材料等。作為彩色層(514R、514G、514B、514W)可以使用各種材料並藉由印刷法、噴墨法、使用光微影技術的蝕刻法等形成。
作為第一導電膜506，例如可以使用反射率高(可見光的反射率為40%以上且100%以下，較佳為70%以上且100%以下)的金屬膜。作為第一導電膜506，可以使用鋁、銀或包含這些金屬材料的合金(例如，銦與鈀與銅的合金)的單層或疊層形成。
另外，作為第二導電膜507，例如可以使用導電金屬氧化物來形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、銦錫氧化物、銦鋅氧化物(Indium Zinc Oxide)或者在這些金屬氧化物材料中含有氧化矽、氧化鎢的材料。藉由設置第二導電膜507，能夠抑制在後面形成的EL層510與第一導電膜506之間形成絕緣膜，所以是較佳的。另外，也可以在第一導電膜506的下方形成用作第二導電膜507的導電金屬氧化物。
此外，作為第三導電膜512，使用具有反射性的導電材料和具有透光性的導電材料來形成，對可見光的反射率較佳為20%以上且80%以下，更佳為40%以上且70%以下。作為第三導電膜512，例如將銀、鎂或包含這些金屬材料的合金等形成得薄(例如，10nm以下)，然 後形成可用於第二導電膜507的導電金屬氧化物即可。
在上面所說明的結構中，採用了從第二基板516一側提取發光的結構(頂部發射結構)，但也可以採用從形成有FET500的第一基板501一側提取光的結構(底部發射結構)或從第一基板501一側和第二基板516一側的兩者提取光的結構(雙面發射結構)。在採用底部發射結構的情況下，例如將彩色層(514R、514G、514B、514W)形成於第一導電膜506的下方即可。注意，作為發射光的一側的基板可以使用具有透光性的基板，作為不發射光的一側的基板可以使用具有透光性的基板及具有遮光性的基板。
另外，雖然在圖29A中例示了發光元件為4種顏色(紅色(R)、綠色(G)、藍色(B)、白色(W))的結構，但不侷限於此。例如也可以採用發光元件為三種顏色(紅色(R)、綠色(G)、藍色(B))的結構。
在此，使用圖29B詳細地說明各發光元件與各FET的連接關係。此外，圖29B是圖29A所示的由虛線圍繞的區域520的結構的一個實例。
在圖29B中，在FET500上形成有用作平坦化膜的絕緣膜522。在絕緣膜522中，形成有到達用作FET500的源極電極或汲極電極的導電膜的開口部524。在絕緣膜522上，形成有與用作FET500的源極電極或汲極電極的導電膜連接的第一導電膜506。在第一導電膜 506上形成有第二導電膜507。
FET500具有與前面的實施方式所示的電晶體100A相同的結構，所以在此省略FET500的說明。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式6
在本實施方式中，說明根據本發明的一個方式的顯示裝置的結構實例。
〈顯示裝置的結構實例〉
圖31A示出根據本發明的一個方式的顯示裝置的俯視圖。此外，圖31B示出將液晶元件用於根據本發明的一個方式的顯示裝置的像素時的像素電路。另外，圖31C示出將有機EL元件用於根據本發明的一個方式的顯示裝置的像素時的像素電路。
用於像素的電晶體可以使用上述電晶體。在此示出使用n通道型電晶體的例子。注意，也可以將藉由與用於像素的電晶體相同的製程製造的電晶體用作驅動電路。並且，可以將上述電容元件用作用於像素的電容元件。像這樣，藉由將上述電晶體及電容元件用於像素或驅動電路，可以製造顯示品質或/及可靠性高的顯示裝置。
圖31A示出主動矩陣型顯示裝置的俯視圖的一個例子。在顯示裝置的基板5000上設置有像素部 5001、第一掃描線驅動電路5002、第二掃描線驅動電路5003以及信號線驅動電路5004。像素部5001藉由多個信號線與信號線驅動電路5004電連接並藉由多個掃描線與第一掃描線驅動電路5002及第二掃描線驅動電路5003電連接。另外，在由掃描線和信號線劃分的區域中分別設置有包括顯示元件的像素。此外，顯示裝置的基板5000藉由FPC(撓性印刷電路)等連接部與時序控制電路(也稱為控制器、控制IC)電連接。
第一掃描線驅動電路5002、第二掃描線驅動電路5003及信號線驅動電路5004與像素部5001相同地形成在基板5000上。因此，與另外製造驅動電路的情況相比，可以減少製造顯示裝置的成本。此外，在另外製造驅動電路時，佈線之間的連接數增加。因此，藉由在相同的基板5000上設置驅動電路，可以減少佈線之間的連接數，從而可以實現可靠性或/及良率的提高。
〈(1)液晶顯示裝置〉
此外，圖31B示出像素的電路結構的一個例子。在此示出可以應用於VA型液晶顯示裝置的像素等的像素電路。
這種像素電路可以應用於一個像素包括多個像素電極的結構。各像素電極連接到不同的電晶體，且各電晶體被構成為能夠由不同的閘極信號驅動。由此，可以獨立地控制施加到多域設計的像素的每一個像素電極的信 號。
分離電晶體5016的閘極佈線5012和電晶體5017的閘極佈線5013以對它們供應不同的閘極信號。另一方面，電晶體5016和電晶體5017共同使用用作資料線的源極電極或汲極電極5014。電晶體5016和電晶體5017適當地使用上述電晶體。並且，可以將上述電容元件適當地用作電容元件5023a、5023b。由此，可以提供顯示品質或/及可靠性高的液晶顯示裝置。
電晶體5016與第一像素電極電連接，電晶體5017與第二像素電極電連接。第一像素電極與第二像素電極彼此分離。第一像素電極及第二像素電極的形狀不侷限於此，例如也可以為V字型的形狀。
電晶體5016的閘極電極與閘極佈線5012電連接，而電晶體5017的閘極電極與閘極佈線5013電連接。對閘極佈線5012和閘極佈線5013供應不同的閘極信號來使電晶體5016和電晶體5017的工作時序，從而可以控制液晶的配向。
此外，也可以由電容佈線5010、用作電介質的絕緣膜、與第一像素電極或第二像素電極電連接的導電膜形成電容元件。
在多域結構中，一個像素包括第一液晶元件5018和第二液晶元件5019。第一液晶元件5018由第一像素電極、相對電極和其間的液晶層構成，而第二液晶元件5019由第二像素電極、相對電極和其間的液晶層構成。
另外，根據本發明的一個方式的顯示裝置不侷限於圖31B所示的像素電路。例如，也可以對圖31B所示的像素電路進一步提供開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
〈(2)發光裝置〉
圖31C示出像素的電路結構的另一個例子。在此示出使用典型為有機EL元件的發光元件的顯示裝置(也稱為發光裝置)的像素結構。
在有機EL元件中，藉由對發光元件施加電壓，來自有機EL元件所包括的一對電極中的一個的電子和來自該一對電極中的另一個的電洞注入包含發光有機化合物的層中，從而電流流過。而且，藉由使電子和電洞再結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時發光。根據這種機制，這種發光元件被稱為電流激勵型發光元件。
圖31C是示出像素電路的一個例子的圖。在此示出一個像素使用兩個n通道型電晶體及一個電容元件的例子。另外，作為n通道型電晶體可以使用上述電晶體。並且，作為電容元件可以使用上述電容元件。此外，該像素電路可以應用數位時間灰階驅動。
說明可以應用的像素電路的結構及應用數位時間灰階驅動時的像素的工作。
像素5020包括開關電晶體5021、驅動電晶體 5022、發光元件5024以及電容元件5023。在開關電晶體5021中，閘極電極與掃描線5026連接，第一電極(源極電極和汲極電極中的一個)與信號線5025連接，第二電極(源極電極和汲極電極中的另一個)與驅動電晶體5022的閘極電極連接。在驅動電晶體5022中，閘極電極藉由電容元件5023與電源線5027連接，第一電極與電源線5027連接，第二電極與發光元件5024的第一電極(像素電極)連接。發光元件5024的第二電極相當於共用電極5028。共用電極5028與形成在同一基板上的共用電位線電連接。
開關電晶體5021及驅動電晶體5022可以使用上述電晶體。並且，作為電容元件5023，可以使用上述電容元件。由此，實現顯示品質或/及可靠性高的有機EL顯示裝置。
將發光元件5024的第二電極(共用電極5028)的電位設定為低電源電位。注意，低電源電位是低於供應給電源線5027的高電源電位的電位，例如作為低電源電位可以設定GND、0V等。藉由將高電源電位和低電源電位設定為發光元件5024的正向臨界電壓以上，並對發光元件5024施加其電位差，在發光元件5024中使電流流過而使發光元件5024發光。注意，發光元件5024的正向電壓是指獲得所希望的亮度的電壓，至少包括正向臨界電壓。
另外，有時藉由代替使用驅動電晶體5022的 閘極電容省略電容元件5023。驅動電晶體5022的閘極電容也可以形成在通道形成區域和閘極電極之間。
接著，說明輸入到驅動電晶體5022的信號。在採用電壓輸入電壓驅動方式時，對驅動電晶體5022輸入使驅動電晶體5022成為開啟或關閉的兩種狀態的視訊信號。另外，為了使驅動電晶體5022在線性區域中工作，對驅動電晶體5022的閘極電極施加高於電源線5027的電壓的電壓。此外，對信號線5025施加對電源線電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。
當進行類比灰階驅動時，對驅動電晶體5022的閘極電極施加對發光元件5024的正向電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。另外，輸入視訊信號以使驅動電晶體5022在飽和區域中工作，在發光元件5024中使電流流過。此外，為了使驅動電晶體5022在飽和區域中工作，使電源線5027的電位高於驅動電晶體5022的閘極電位。藉由採用類比方式的視訊信號，可以在發光元件5024中使與視訊信號對應的電流流過，而進行類比灰階驅動。
另外，根據本發明的一個方式的顯示裝置不侷限於圖31C所示的像素結構。例如，還可以對圖31C所示的像素電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
例如，圖32A示出像素電路的一個例子。在此示出使用三個n通道型電晶體及一個電容元件構成一個 像素的例子。
圖32A示出像素5111的電路圖的一個例子。像素5111包括電晶體5155、電晶體5156、電晶體5157、電容元件5158以及發光元件5154。
根據輸入到像素5111的像素信號Sig，被控制發光元件5154的像素電極的電位。此外，根據像素電極與共同電極之間的電位差決定發光元件5154的亮度。
電晶體5156具有控制佈線SL與電晶體5155的閘極電極之間的導通狀態的功能。電晶體5155的源極電極和汲極電極中的一個與發光元件5154的陽極電連接，電晶體5155的源極電極和汲極電極中的另一個與佈線VL電連接。電晶體5157具有控制佈線ML與電晶體5155的源極和汲極中的一個之間的導通狀態的功能。電容元件5158的一對電極中的一個與電晶體5155的閘極電極電連接，電容元件5158的一對電極中的另一個與發光元件5154的陽極電連接。
根據與電晶體5156的閘極電極電連接的佈線GL的電位，進行電晶體5156的切換工作。根據與電晶體5157的閘極電極電連接的佈線GL的電位，進行電晶體5157的切換工作。
此外，也可以作為電晶體5155、電晶體5156和電晶體5157中的至少一個使用上述電晶體。並且，可以將上述電容元件用於電容元件5158。
例如，在電晶體的源極(或第一端子等)藉 由Z1(或沒有藉由Z1)與X電連接且電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下，或者在電晶體的源極(或第一端子等)與Z1的一部分直接連接而Z1的另一部分與X直接連接且電晶體的汲極(或第二端子等)與Z2的一部分直接連接而Z2的另一部分與Y直接連接的情況下，可以表達為如下。
例如，可以表達為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表達為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表達為“X經由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序連接”。藉由使用與這些例子相同的表達方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。注意，上述表達方法只是一個例子，不侷限於上述表達方法。在此，X、Y、Z1及Z2為目標物(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
下面，說明圖32A所示的像素5111的工作例 子。
圖32B例示出與圖32A所示的像素5111電連接的佈線GL的電位及供應給佈線SL的像素信號Sig的電位的時序圖。注意，圖32B所示的時序圖例示出包含於圖32A所示的像素5111的電晶體都是n通道電晶體的情況。
首先，在期間t1中，佈線GL被供應高位準電位。由此，電晶體5156及電晶體5157成為導通狀態。此外，佈線SL被供應像素信號Sig的電位Vdata，該電位Vdata經過電晶體5156供應給電晶體5155的閘極電極。
此外，佈線VL被供應電位Vano，佈線CL被供應電位Vcat。電位Vano較佳為高於對電位Vcat加以發光元件5154的臨界電壓Vthe和電晶體5155的臨界電壓Vth的電位。藉由在佈線VL與佈線CL之間提供上述電位差，根據電位Vdata決定電晶體5155的汲極電流的值。並且，藉由該汲極電流供應給發光元件5154，決定發光元件5154的亮度。
當電晶體5155為n通道型電晶體時，在期間t1中，佈線ML的電位較佳為低於對佈線CL的電位加以發光元件5154的臨界電壓Vthe的電位，佈線VL的電位較佳為高於對佈線ML的電位加以電晶體5155的臨界電壓Vth的電位。藉由採用上述結構，即使電晶體5157處於導通狀態，可以使電晶體5155的汲極電流優先地流過佈線ML，而不流過發光元件5154。
接著，在期間t2中，佈線GL被供應低位準電位。由此，電晶體5156及電晶體5157成為關閉狀態。藉由電晶體5156處於關閉狀態，可以在電晶體5155的閘極電極中保持電位Vdata。此外，佈線VL被供應電位Vano，佈線CL被供應電位Vcat。由此，發光元件5154根據在期間t1中所規定的亮度發光。
接著，在期間t3中，佈線GL被供應高位準電位。由此，電晶體5156及電晶體5157成為導通狀態。此外，佈線SL被供應電晶體5155的閘極電壓大於臨界電壓Vth的電位。佈線CL被供應電位Vcat。佈線ML的電位低於對佈線CL的電位加以發光元件5154的臨界電壓Vthe的電位，佈線VL的電位高於對佈線ML的電位加以電晶體5155的臨界電壓Vth的電位。藉由採用上述結構，可以使電晶體5155的汲極電流優先地流過佈線ML，而不流過發光元件5154。
電晶體5155的汲極電流經過佈線ML供應給監視器電路。監視器電路使用流過佈線ML的汲極電流而生成包含該汲極電流的值作為資訊的信號。並且，在根據本發明的一個方式的發光裝置中，可以使用上述信號校正供應給像素5111的像素信號Sig的電位Vdata的值。
在具有圖32A所示的像素5111的發光裝置中，也可以在期間t2的工作之後不進行期間t3的工作。例如，也可以在像素5111中反復進行期間從t1至期間t2的工作，然後進行期間t3的工作。另外，也可以在一行 的像素5111中進行期間t3的工作，然後對進行了該工作的一行的像素5111寫入對應於最小的灰階值0的像素信號，以在使發光元件5154處於非發光狀態之後在下個行的像素5111中進行期間t3的工作。
此外，也可以採用圖33A所示的像素電路的結構。圖33A示出像素電路的一個例子。在此示出使用四個n通道型電晶體及一個電容元件構成一個像素的例子。
圖33A所示的像素5211包括電晶體5215、電晶體5216、電晶體5217、電容元件5218、發光元件5214以及電晶體5219。
根據輸入到像素5211的像素信號Sig，被控制發光元件5214的像素電極的電位。此外，根據像素電極與共同電極之間的電位差決定發光元件5214的亮度。
電晶體5219具有控制佈線SL與電晶體5215的閘極電極之間的導通狀態的功能。電晶體5215的源極電極和汲極電極中的一個與發光元件5214的陽極電連接。電晶體5216具有控制佈線VL與電晶體5215的源極和汲極中的另一個之間的導通狀態的功能。電晶體5217具有控制佈線ML與電晶體5215的源極和汲極中的另一個之間的導通狀態的功能。電容元件5218的一對電極中的一個與電晶體5215的閘極電極電連接，一對電極中的另一個與發光元件5214的陽極電連接。
根據與電晶體5219的閘極電極電連接的佈線GLa的電位，進行電晶體5219的切換工作。根據與電晶 體5216的閘極電極電連接的佈線GLb的電位，進行電晶體5216的切換工作。根據與電晶體5217的閘極電極電連接的佈線GLc的電位，進行電晶體5217的切換工作。
此外，也可以作為電晶體5215、電晶體5216、電晶體5217和電晶體5219中的至少一個使用上述電晶體。並且，可以將上述電容元件用於電容元件5218。
下面，說明圖33A所示的像素5211的外部校正的工作例子。
圖33B例示出與圖33A所示的像素5211電連接的佈線GLa、佈線GLb以及佈線GLc的電位及供應給佈線SL的像素信號Sig的電位的時序圖。注意，圖33B所示的時序圖例示出包含於圖33A所示的像素5211的電晶體都是n通道電晶體的情況。
首先，在期間t1中，佈線GLa被供應高位準電位，佈線GLb被供應高位準電位，佈線GLc被供應低位準電位。由此，電晶體5219及電晶體5216成為導通狀態，電晶體5217成為關閉狀態。佈線SL被供應像素信號Sig的電位Vdata，該電位Vdata經過電晶體5219供應給電晶體5215的閘極電極。
此外，佈線VL被供應電位Vano，佈線CL被供應電位Vcat。電位Vano較佳為高於對電位Vcat加以發光元件5214的臨界電壓Vthe的電位。佈線VL的電位Vano經過電晶體5216供應給電晶體5215的源極和汲 極中的另一個。由此，根據電位Vdata決定電晶體5215的汲極電流的值。並且，藉由該汲極電流供應給發光元件5214，決定發光元件5214的亮度。
接著，在期間t2中，佈線GLa被供應低位準電位，佈線GLb被供應高位準電位，佈線GLc被供應低位準電位。由此，電晶體5216成為導通狀態，電晶體5219及電晶體5217成為關閉狀態。藉由電晶體5219處於關閉狀態，可以在電晶體5215的閘極電極中保持電位Vdata。此外，佈線VL被供應電位Vano，佈線CL被供應電位Vcat。由此，發光元件5214保持在期間t1中所規定的亮度。
接著，在期間t3中，佈線GLa被供應低位準電位，佈線GLb被供應低位準電位，佈線GLc被供應高位準電位。由此，電晶體5217成為導通狀態，電晶體5219及電晶體5216成為關閉狀態。佈線CL被供應電位Vcat。對佈線ML供應電位Vano且佈線ML與監視器電路連接。
藉由進行上述工作，電晶體5215的汲極電流經過電晶體5217供應給發光元件5214。並且，該汲極電流經過佈線ML也供應給監視器電路。監視器電路使用流過佈線ML的汲極電流而生成包含該汲極電流的值作為資訊的信號。並且，在根據本發明的一個方式的發光裝置中，可以使用上述信號校正供應給像素5211的像素信號Sig的電位Vdata的值。
在具有圖33A所示的像素5211的發光裝置中，也可以在期間t2的工作之後不進行期間t3的工作。例如，也可以在發光裝置中反復進行從期間t1至期間t2的工作，然後進行期間t3的工作。另外，也可以在一行的像素5211中進行期間t3的工作，然後對進行了該工作的一行的像素5211寫入對應於最小的灰階值0的像素信號，以在使發光元件5214處於非發光狀態之後在下個行的像素5211中進行期間t3的工作。
此外，也可以採用圖34A所示的像素電路的結構。圖34A是示出像素電路的一個例子的圖。在此示出一個像素使用五個n通道型電晶體及一個電容元件的例子。
圖34A所示的像素5311包括電晶體5315、電晶體5316、電晶體5317、電容元件5318、發光元件5314、電晶體5319以及電晶體5320。
電晶體5320具有控制佈線RL與發光元件5314的陽極之間的導通狀態的功能。電晶體5319具有控制佈線SL與電晶體5315的閘極電極之間的導通狀態的功能。電晶體5315的源極和汲極中的一個與發光元件5314的陽極電連接。電晶體5316具有控制佈線VL與電晶體5315的源極和汲極中的另一個之間的導通狀態的功能。電晶體5317具有控制佈線ML與電晶體5315的源極和汲極中的另一個之間的導通狀態的功能。電容元件5318的一對電極中的一個與電晶體5315的閘極電極電連接，一 對電極中的另一個與發光元件5314的陽極電連接。
根據與電晶體5319的閘極電極連接的佈線GLa的電位，進行電晶體5319的切換工作。根據與電晶體5316的閘極電極電連接的佈線GLb的電位，進行電晶體5316的切換工作。根據與電晶體5317的閘極電極電連接的佈線GLc的電位，進行電晶體5317的切換工作。根據與電晶體5320的閘極電極電連接的佈線GLd的電位，進行電晶體5320的切換工作。
此外，也可以作為電晶體5315、電晶體5316、電晶體5317、電晶體5319和電晶體5320中的至少一個使用上述電晶體。並且，可以將上述電容元件用於電容元件5318。
下面，說明圖34A所示的像素5311的外部校正的工作例子。
圖34B例示出與圖34A所示的像素5311電連接的佈線GLa、佈線GLb、佈線GLc以及佈線GLd的電位及供應給佈線SL的像素信號Sig的電位的時序圖。注意，圖34B所示的時序圖例示出包含於圖34A所示的像素5311的電晶體都是n通道電晶體的情況。
首先，在期間t1中，佈線GLa被供應高位準電位，佈線GLb被供應高位準電位，佈線GLc被供應低位準電位，佈線GLd被供應高位準電位。由此，電晶體5319、電晶體5316以及電晶體5320成為導通狀態，電晶體5317成為關閉狀態。並且，佈線SL被供應像素信號 Sig的電位Vdata，該電位Vdata經過電晶體5319供應給電晶體5315的閘極電極。由此，根據電位Vdata決定電晶體5315的汲極電流的值。佈線SL被供應像素信號Sig的電位Vdata，該電位Vdata經過電晶體5319供應給電晶體5315的閘極電極。並且，佈線VL被供應電位Vano，佈線RL被供應電位V1，該汲極電流經過電晶體5316及電晶體5320流過佈線VL與佈線RL之間。
電位Vano較佳為高於對電位Vcat加以發光元件5314的臨界電壓Vthe的電位。佈線VL的電位Vano經過電晶體5316供應給電晶體5315的源極和汲極中的另一個。供應到佈線RL的電位V1經過電晶體5320供應給電晶體5315的源極和汲極中的一個。佈線CL被供應電位Vcat。
電位V1較佳為足夠低於電位V0減電晶體5315的臨界電壓Vth的電位。在期間t1中，可以使電位V1為足夠低於電位Vcat減發光元件5314的臨界電壓Vthe的電位，所以發光元件5314沒有發射光。
接著，在期間t2中，佈線GLa被供應低位準電位，佈線GLb被供應高位準電位，佈線GLc被供應低位準電位，佈線GLd被供應低位準電位。由此，電晶體5316成為導通狀態，電晶體5319、電晶體5317及電晶體5320成為關閉狀態。藉由電晶體5319處於關閉狀態，可以在電晶體5315的閘極電極中保持電位Vdata。
此外，佈線VL被供應電位Vano，佈線CL 被供應電位Vcat。由此，藉由電晶體5320處於關閉狀態，在期間t1中被規定值的電晶體5315的汲極電流供應給發光元件5314。並且，藉由該汲極電流供應給發光元件5314，發光元件5314的亮度被規定，在期間t2中保持該亮度。
接著，在期間t3中，佈線GLa被供應低位準電位，佈線GLb被供應低位準電位，佈線GLc被供應高位準電位，佈線GLd被供應低位準電位。由此，電晶體5317成為導通狀態，電晶體5319、電晶體5316及電晶體5320成為關閉狀態。佈線CL被供應電位Vcat。對佈線ML供應電位Vano且佈線ML與監視器電路電連接。
藉由進行上述工作，電晶體5315的汲極電流經過電晶體5317供應給發光元件5314。並且，該汲極電流經過佈線ML也供應給監視器電路。監視器電路使用流過佈線ML的汲極電流而生成包含該汲極電流的值作為資訊的信號。並且，在根據本發明的一個方式的發光裝置中，可以使用上述信號校正供應給像素5311的像素信號Sig的電位Vdata的值。
在具有圖34A所示的像素5311的發光裝置中，也可以在期間t2的工作之後不進行期間t3的工作。例如，也可以在發光裝置中反復進行期間t1至期間t2的工作，然後進行期間t3的工作。另外，也可以在一行的像素5311中進行期間t3的工作，然後對進行了該工作的一行的像素5311寫入對應於最小的灰階值0的像素信 號，以在使發光元件5314處於非發光狀態之後在下個行的像素5311中進行期間t3的工作。
此外，在圖34A所示的像素5311中，即使因發光元件5314的劣化等而使每個像素中的發光元件5314的陽極與陰極的電阻值不同，也可以在對電晶體5315的閘極電極供應電位Vdata時將電晶體5315的源電位設定為規定的電位V1。由此，可以防止使每個像素中的發光元件5314的亮度不同。
此外，也可以採用圖35A所示的像素電路的結構。圖35A是示出像素電路的一個例子的圖。在此示出一個像素使用六個n通道型電晶體及一個電容元件的例子。
圖35A所示的像素5411包括電晶體5415、電晶體5416、電晶體5417、電容元件5418、發光元件5414、電晶體5440、電晶體5441以及電晶體5442。
根據輸入到像素5411的像素信號Sig，被控制發光元件5414的像素電極的電位。此外，根據像素電極與共同電極之間的電位差決定發光元件5414的亮度。
電晶體5440具有控制佈線SL與電容元件5418的一對電極中的一個之間的導通狀態的功能。電容元件5418的一對電極中的另一個與電晶體5415的源極和汲極中的一個電連接。電晶體5416具有控制佈線VL1與電晶體5415的閘極電極之間的導通狀態的功能。電晶體5441具有控制電容元件5418的一對電極中的一個與電晶 體5415的閘極電極之間的導通狀態的功能。電晶體5442具有控制電晶體5415的源極和汲極中的一個與發光元件5414的陽極之間的導通狀態的功能。電晶體5417具有控制電晶體5415的源極和汲極中的一個與佈線ML之間的導通狀態的功能。
再者，在圖35A中，電晶體5415的源極和汲極中的另一個與佈線VL電連接。
根據與電晶體5440的閘極電極連接的佈線GLa的電位，進行電晶體5440的切換工作。根據與電晶體5416的閘極電極電連接的佈線GLa的電位，進行電晶體5416的開或關。根據與電晶體5441的閘極電極電連接的佈線GLb的電位，進行電晶體5441的切換工作。根據與電晶體5442的閘極電極電連接的佈線GLb的電位，進行電晶體5442的切換工作。根據與電晶體5417的閘極電極電連接的佈線GLc的電位，進行電晶體5417的切換工作。
圖35B例示出圖35A所示的與像素5411電連接的佈線GLa、佈線GLb以及佈線GLc的電位及供應給佈線SL的像素信號Sig的電位的時序圖。注意，圖35B所示的時序圖例示出包含於圖35A所示的像素5411的電晶體都是n通道電晶體的情況。
首先，在期間t1中，佈線GLa被供應低位準電位，佈線GLb被供應高位準電位，佈線GLc被供應高位準電位。由此，電晶體5441、電晶體5442及電晶體 5417成為導通狀態，電晶體5440及電晶體5416成為關閉狀態。由於電晶體5442及電晶體5417成為導通狀態，電晶體5415的源極和汲極中的一個及電容元件5418的一對電極中的另一個(在圖式中表示為節點A)被供應佈線ML的電位V0。
此外，佈線VL被供應電位Vano，佈線CL被供應電位Vcat。電位Vano較佳為高於對電位V0加以發光元件5414的臨界電壓Vthe的電位。電位V0較佳為低於對電位Vcat加以發光元件5414的臨界電壓Vthe的電位。藉由將電位V0設定為上述值，可以防止在期間t1中電流流過發光元件5414。
藉由對佈線GLb供應低電位，電晶體5441及電晶體5442成為關閉狀態，節點A保持為電位V0。
接著，在期間t2中，佈線GLa被供應高位準電位，佈線GLb被供應低位準電位，佈線GLc被供應低位準電位。由此，電晶體5440及電晶體5416成為導通狀態，電晶體5441、電晶體5442及電晶體5417成為關閉狀態。
此外，較佳的是，當從期間t1轉移至期間t2時，將供應給佈線GLa的電位從低電位切換到高電位，然後將供應給佈線GLc的電位從高電位切換到低電位。藉由進行上述步驟，可以防止因供應給佈線GLa的電位的切換而使節點A的電位變動。
此外，佈線VL被供應電位Vano，佈線CL 被供應電位Vcat。佈線SL被供應像素信號Sig的電位Vdata，佈線VL1被供應電位V1。電位V1較佳為高於對電位Vcat加以電晶體5415的臨界電壓Vth且低於對電位Vano加以電晶體5415的臨界電壓Vth的電位。
在圖35A所示的像素結構中，即使使電位V1高於對電位Vcat加以發光元件5414的臨界電壓Vthe的電位，只要電晶體5442處於關閉狀態，發光元件5414就沒有發射光。由此，可以擴大能夠設定電位V0的值的範圍，由此可以擴大能夠為V1-V0的值的範圍。因此，由於V1-V0的值的彈性得到提高，所以即使在縮短獲得電晶體5415的臨界電壓Vth所需的時間的情況下，或者在獲得臨界電壓Vth的時間有限制的情況下，也可以準確地獲得電晶體5415的臨界電壓Vth。
經過上述工作，對電晶體5415的閘極電極(在圖式中表示為節點B)輸入比對節點A的電位加以臨界電壓Vth的電壓高的電位V1，由此電晶體5415成為導通狀態。由此，經過電晶體5415釋放電容元件5418的電荷，電位V0的節點A的電位開始上升。最終，節點A的電位收斂於V1-Vth，電晶體5415的閘極電壓收斂於臨界電壓Vth，以電晶體5415成為關閉狀態。
對電容元件5418的一對電極中的一個(在圖式中表示為節點C)經過電晶體5440提供供應給佈線SL的像素信號Sig的電位Vdata。
接著，在期間t3中，佈線GLa被供應低位準 電位，佈線GLb被供應高位準電位，佈線GLc被供應低位準電位。由此，電晶體5441及電晶體5442成為導通狀態，電晶體5440、電晶體5416及電晶體5417成為關閉狀態。
此外，較佳的是，當從期間t2轉移至期間t3時，較佳的是，將供應給佈線GLa的電位從高電位切換到低電位，然後將供應給佈線GLb的電位從低電位切換到高電位。藉由採用上述結構，可以防止因供應給佈線GLa的電位的切換而使節點A的電位變動。
此外，佈線VL被供應電位Vano，佈線CL被供應電位Vcat。
藉由進行上述工作，節點B被施加電位Vdata，由此電晶體5415的閘極電壓成為Vdata-V1+Vth。因此，可以將電晶體5415的閘極電壓設定為對其電位加以臨界電壓Vth的值。另外，藉由上述結構，可以抑制電晶體5415的臨界電壓Vth的偏差。由此，可以抑制供應給發光元件5414的電流值的偏差，從而可以降低發光裝置的亮度不均勻。
在此，藉由增大施加到佈線GLb的電位的變化量，可以防止電晶體5442的臨界電壓的偏差影響到供應到發光元件5414的電流值。換言之，藉由將供應給佈線GLb的高位準電位設定為比電晶體5442的臨界電壓足夠高，並且，將供應給佈線GLb的低位準電位設定為比電晶體5442的臨界電壓足夠低的電位，確保電晶體5442 的切換工作，由此可以防止電晶體5442的臨界電壓的偏差影響到發光元件5414的電流值。
接著，在期間t4中，佈線GLa被供應低位準電位，佈線GLb被供應低位準電位，佈線GLc被供應高位準電位。由此，電晶體5417成為導通狀態，電晶體5416、電晶體5440、電晶體5441及電晶體5442成為關閉狀態。
對佈線VL供應電位Vano且佈線ML與監視器電路電連接。
藉由進行上述工作，可以使電晶體5415的汲極電流Id經過電晶體5417流過佈線ML，而不流過發光元件5414。監視器電路使用流過佈線ML的汲極電流Id而生成包含該汲極電流Id的值作為資訊的信號。由電晶體5415的移動率及尺寸(通道長度、通道寬度)等決定該汲極電流Id的大小。並且，在根據本發明的一個方式的發光裝置中，可以使用上述信號校正供應給像素5411的像素信號Sig的電位Vdata的值。就是說，可以降低電晶體5415的移動率的偏置所導致的影響。
在具有圖35A所示的像素5411的發光裝置中，也可以在期間t3的工作之後不進行期間t4的工作。例如，也可以在發光裝置中反復進行從期間t1至期間t3的工作，然後進行期間t4的工作。另外，也可以在一行的像素5411中進行期間t4的工作，然後對進行了該工作的一行的像素5411寫入對應於最小的灰階值0的像素信 號，以在使發光元件5414處於非發光狀態之後在下個行的像素5411中進行期間t4的工作。
在具有圖35A所示的像素5411的發光裝置中，因為電晶體5415的源極和汲極中的另一個與電晶體5415的閘極電極電分離，所以能夠分別控制各電位。由此，在期間t2中，可以將電晶體5415的源極和汲極中的另一個的電位設定為高於對電晶體5415閘極的電位加以臨界電壓Vth的電位的值。因此，在電晶體5415為常導通時，即臨界電壓Vth具有負的值時，在電晶體5415中，可以直到源極的電位變高於閘極的電位V1在電容元件5418中積蓄電荷。由此，在根據本發明的一個方式的發光裝置中，即使電晶體5415為常導通，也在期間t2中可以獲得臨界電壓Vth，並且在期間t3中，可以以成為包括臨界電壓Vth的值的方式設定電晶體5415的閘極電壓。
因此，在根據本發明的一個方式的發光裝置中，即使電晶體5415處於常關閉也可以降低顯示不均勻且以高影像品質進行顯示。
另外，既可以監視電晶體5415的特性，也可以監視發光元件5414的特性。此時，較佳的是，藉由控制像素信號Sig的電位Vdata等，不使電晶體5415流過電流。由此，可以取出發光元件5414的電流。其結果，可以獲得發光元件5414的電流特性的劣化及不均勻的狀態。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式7
在本實施方式中，參照圖36以及圖37A至圖37H對可以使用本發明的一個方式的半導體裝置的顯示模組及電子裝置進行說明。
圖36所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光單元8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004能夠是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的相對基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板8006的各像素內設置光感測器，而用作光學觸控面板。
背光單元8007具有光源8008。注意，雖然在圖36中例示出在背光單元8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光單元8007的端部設置光源8008，並使用光擴散板。此外，當使用有機 EL等的自發光型發光元件或反射型面板時，也可以採用不設置背光單元8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009具有散熱板的功能。
印刷電路板8010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖37A至圖37H是示出電子裝置的圖。這些電子裝置可以包括外殼9000、顯示部9001、揚聲器9003、LED燈9004、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(它具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖37A示出移動電腦，該移動電腦除了上述以外還可以包括開關9009、紅外線埠9010等。圖37B示出具備儲存介質的可攜式影像再現裝置(例如DVD再現 裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部9002、儲存介質讀取部9011等。圖37C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部9002、支撐部9012、耳機9013等。圖37D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括儲存介質讀取部9011等。圖37E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線9014、快門按鈕9015、影像接收部9016等。圖37F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部9002、儲存介質讀取部9011等。圖37G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖37H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器9017等。
圖37A至圖37H所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個 顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在儲存介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部上等。注意，圖37A至圖37H所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。此外，本發明的一個方式的半導體裝置也可以適用於沒有顯示部的電子裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施例
在本實施例中，觀察本發明的一個方式的電晶體的剖面形狀。
下面說明本實施例中觀察到的樣本的製造方法。在本實施例中，製造相當於圖1A及1C所示的電晶體100的電晶體。
首先，準備基板102。作為基板102，使用玻璃基板。接著，作為絕緣膜108a，在基板102上形成100nm厚的氮化矽膜(SiN-1)。接著，作為絕緣膜108b，在絕緣膜108a上形成400nm厚的氧氮化矽膜(SiON-1)。此外，利用PECVD設備在真空下連續地形成絕緣膜108a 及絕緣膜108b。
接著，作為用作抑制氧脫離的膜，在絕緣膜108b上形成5nm厚的氮化鉭膜。利用濺射裝置形成該氮化鉭膜。接著，利用灰化裝置經過該氮化鉭膜對絕緣膜108b添加氧。接著，利用乾蝕刻裝置去除該氮化鉭膜。
接著，作為氧化物半導體膜110，在絕緣膜108b上形成50nm厚的氧化物半導體膜(IGZO)。氧化物半導體膜110的形成條件為如下：利用濺射裝置；作為濺射靶材使用In：Ga：Zn=1：1：1.2[原子%]的金屬氧化物；作為對該濺射靶材添加的電源使用AC電源。然後，對形成有氧化物半導體膜110的基板進行熱處理。至於該熱處理，在氮氛圍下以450℃進行一個小時的熱處理，連續在氮及氧的混合氛圍下以450℃進行一個小時的熱處理。
接著，藉由光微影製程在氧化物半導體膜110上形成遮罩，使用該遮罩將該氧化物半導體膜110加工為島狀。此外，利用使用藥液的濕蝕刻法對氧化物半導體膜110進行加工。
接著，作為絕緣膜112，在島狀的氧化物半導體膜110上形成100nm厚的氧氮化矽膜(SiON-2)。此外，利用PECVD設備形成絕緣膜112。
接著，作為導電膜114a，在絕緣膜112上形成30nm厚的氮化鉭膜(TaN)。然後，作為導電膜114b，在導電膜114a上形成150nm厚的鎢膜(W)。此 外，利用濺射裝置在真空下連續地形成導電膜114a及導電膜114b。
接著，藉由光微影製程在導電膜114b上形成遮罩，使用該遮罩將導電膜114b、導電膜114a以及絕緣膜112加工為島狀。利用乾蝕刻裝置對導電膜114a、導電膜114b以及絕緣膜112進行加工。然後，在留下上述遮罩的情況下對氧化物半導體膜110添加雜質元素。至於該雜質元素的添加方法，利用蝕刻裝置將基板配置在蝕刻裝置的處理室內的平行平板之間。然後，將氬氣體導入上述處理室，以對基板一側施加偏置的方式對該平行平板之間施加RF功率。
接著，作為絕緣膜118，以覆蓋絕緣膜108b、氧化物半導體膜110、絕緣膜112以及導電膜114a及114b的方式形成100nm厚的氮化矽膜(SiN-2)。接著，作為絕緣膜120，在絕緣膜118上形成300nm厚的氧氮化矽膜(SiON-3)。此外，利用PECVD設備在真空下連續地形成絕緣膜118及絕緣膜120。
接著，藉由光微影製程在絕緣膜120上形成遮罩，使用該遮罩在絕緣膜120、118中形成開口部。該開口部到達氧化物半導體膜110。利用乾蝕刻裝置對該開口部進行加工。
接著，以覆蓋絕緣膜120及上述開口部的方式形成導電膜。作為該導電膜，形成依次層疊50nm厚的鎢膜、400nm厚的鋁膜以及100nm厚的鈦膜的膜。利用濺 射裝置在真空下連續地形成上述導電膜。
接著，藉由光微影製程在上述導電膜上形成遮罩，使用該遮罩形成導電膜122及導電膜124。
經過上述步驟，製造用來觀察其剖面的本實施例的樣本。
圖38A及38B示出剖面觀察的結果。此外，當觀察剖面時使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)。
圖38A是剖面TEM影像，其中示出在沿著圖1A的點劃線X1-X2方向上的導電膜114附近。圖38B是剖面TEM影像，其中示出在沿著圖1A的點劃線Y1-Y2方向上的導電膜114附近。
注意，圖38A及38B所示的SiN-1、SiN-2、SiON-1、SiON-2、SiON-3、TaN以及W分別對應於上述實施例的括弧中所記載的膜種類。此外，圖38A及38B所示的Pt表示在用來觀察其剖面時的表面覆膜的鉑。
由圖38A所示的剖面TEM影像可知：氮化鉭膜(TaN)的端部位於鎢膜(W)的端部的外側；氧氮化矽膜(SiON-2)的端部位於氮化鉭膜(TaN)的端部的外側。由圖38B所示的剖面TEM影像可知：氮化鉭膜(TaN)的端部位於鎢膜(W)的端部的外側；氧氮化矽膜(SiON-2)的端部位於氮化鉭膜(TaN)的端部的外側；在氧氮化矽膜(SiON-1)不與氧氮化矽膜(SiON-2)重疊的區域中具有凹部。此外，由圖38A及38B所示的 剖面TEM影像可知，在本實施例中所製造的樣本中，氮化矽膜(SiN-2)的覆蓋性優異且具有良好的剖面形狀。
本實施例所示的結構可以與其他實施方式所示的結構適當地組合而使用。

Claims (14)

  1. 一種半導體裝置，包括：電晶體，包括：第一絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的閘極絕緣膜；該閘極絕緣膜上的閘極電極；該閘極電極上的第二絕緣膜；該第二絕緣膜上的第三絕緣膜；該第三絕緣膜上的源極電極；以及該第三絕緣膜上的汲極電極，其中，該第一絕緣膜包含氧，該第二絕緣膜包含氮，該源極電極與該氧化物半導體膜電連接，並且，該汲極電極與該氧化物半導體膜電連接，以及電容元件，包括：第一導電膜；第二導電膜；以及該第二絕緣膜，其中，該第一導電膜與該閘極電極設置在同一表面上，該第二導電膜與該源極電極及該汲極電極設置在同一表面上，並且，該第二絕緣膜設置在該第一導電膜與該第二導電膜之間。
  2. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該閘極電極重疊，該第二區域不與該閘極電極重疊，並且該第二區域與該第二絕緣膜接觸。
  3. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該閘極電極重疊，該第二區域不與該閘極電極重疊，並且該第一區域的結晶性比該第二區域的結晶性高。
  4. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該閘極電極重疊，該第二區域不與該閘極電極重疊，該第一區域具有雜質元素濃度為第一濃度的部分，該第二區域具有該雜質元素濃度為第二濃度的部分，該雜質元素包括氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素中的一個以上，並且該第一濃度與該第二濃度不同。
  5. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該閘極電極重疊，該第二區域不與該閘極電極重疊，該第一區域具有雜質元素濃度為第一濃度的部分，該第二區域具有該雜質元素濃度為第二濃度的部分，該雜質元素包括氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素中的一個以上，並且該第二濃度比該第一濃度高。
  6. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該閘極電極重疊，該第二區域不與該閘極電極重疊，該第一區域具有氬濃度為第一濃度的部分，該第二區域具有氬濃度為第二濃度的部分，並且該第二濃度比該第一濃度高。
  7. 一種半導體裝置，包括：電晶體，包括：第一絕緣膜上的第一閘極電極；該第一閘極電極上的第一閘極絕緣膜；該第一閘極絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的第二閘極絕緣膜；該第二閘極絕緣膜上的第二閘極電極；該第二閘極電極上的第二絕緣膜；該第二絕緣膜上的第三絕緣膜；該第三絕緣膜上的源極電極；以及該第三絕緣膜上的汲極電極，其中，該第一閘極絕緣膜包含氧，該第二絕緣膜包含氮，該源極電極與該氧化物半導體膜電連接，並且，該汲極電極與該氧化物半導體膜電連接，以及電容元件，包括：第一導電膜；第二導電膜；以及該第二絕緣膜，其中，該第一導電膜與該第二閘極電極設置在同一表面上，該第二導電膜與該源極電極及該汲極電極設置在同一表面上，並且，該第二絕緣膜設置在該第一導電膜與該第二導電膜之間。
  8. 根據申請專利範圍第1或7項之半導體裝置，其中該氧化物半導體膜包含氧、In、Zn及M，並且M為Ti、Ga、Y、Zr、La、Ce、Nd或Hf。
  9. 根據申請專利範圍第1或7項之半導體裝置，其中該氧化物半導體膜包括結晶部，並且該結晶部的c軸配向為平行於該氧化物半導體膜的被形成面的法線向量。
  10. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該第二閘極電極重疊，該第二區域不與該第二閘極電極重疊，並且該第二區域與該第二絕緣膜接觸。
  11. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該第二閘極電極重疊，該第二區域不與該第二閘極電極重疊，並且該第一區域的結晶性比該第二區域的結晶性高。
  12. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該第二閘極電極重疊，該第二區域不與該第二閘極電極重疊，該第一區域具有雜質元素濃度為第一濃度的部分，該第二區域具有該雜質元素濃度為第二濃度的部分，該雜質元素包括氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素中的一個以上，並且該第一濃度與該第二濃度不同。
  13. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該第二閘極電極重疊，該第二區域不與該第二閘極電極重疊，該第一區域具有雜質元素濃度為第一濃度的部分，該第二區域具有該雜質元素濃度為第二濃度的部分，該雜質元素包括氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素中的一個以上，並且該第二濃度比該第一濃度高。
  14. 根據申請專利範圍第7項之半導體裝置，其中該氧化物半導體膜包括第一區域及第二區域，該第一區域與該第二閘極電極重疊，該第二區域不與該第二閘極電極重疊，該第一區域具有氬濃度為第一濃度的部分，該第二區域具有氬濃度為第二濃度的部分，並且該第二濃度比該第一濃度高。
TW104103057A 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置 TWI655752B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014020517 2014-02-05
JP2014-020517 2014-02-05
JP2014037209 2014-02-27
JP2014-037209 2014-02-27

Publications (2)

Publication Number Publication Date
TW201535690A TW201535690A (zh) 2015-09-16
TWI655752B true TWI655752B (zh) 2019-04-01

Family

ID=53547273

Family Applications (7)

Application Number Title Priority Date Filing Date
TW109120205A TWI738384B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW108126104A TWI698006B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW111101335A TWI781043B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW104103057A TWI655752B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW108113444A TWI675462B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW110129818A TWI754604B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW108102055A TWI667777B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW109120205A TWI738384B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW108126104A TWI698006B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW111101335A TWI781043B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW108113444A TWI675462B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW110129818A TWI754604B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
TW108102055A TWI667777B (zh) 2014-02-05 2015-01-29 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置

Country Status (6)

Country Link
US (6) US9443876B2 (zh)
JP (11) JP6440514B2 (zh)
KR (4) KR102306498B1 (zh)
CN (4) CN110518017B (zh)
DE (1) DE102015201707A1 (zh)
TW (7) TWI738384B (zh)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653487B2 (en) 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
TWI665778B (zh) 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017029576A1 (en) 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102618850B1 (ko) * 2015-09-10 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
JP6851166B2 (ja) * 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2017085591A1 (ja) 2015-11-20 2018-09-06 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
DE112016005330T5 (de) 2015-11-20 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
US9947316B2 (en) 2016-02-22 2018-04-17 Sonos, Inc. Voice control of a media playback system
US10097939B2 (en) * 2016-02-22 2018-10-09 Sonos, Inc. Compensation for speaker nonlinearities
US10095470B2 (en) 2016-02-22 2018-10-09 Sonos, Inc. Audio response playback
US9965247B2 (en) 2016-02-22 2018-05-08 Sonos, Inc. Voice controlled media playback system based on user profile
US10264030B2 (en) 2016-02-22 2019-04-16 Sonos, Inc. Networked microphone device control
US10743101B2 (en) 2016-02-22 2020-08-11 Sonos, Inc. Content mixing
US10509626B2 (en) 2016-02-22 2019-12-17 Sonos, Inc Handling of loss of pairing between networked devices
KR102562898B1 (ko) * 2016-03-31 2023-08-04 삼성디스플레이 주식회사 표시 장치
WO2017175095A1 (en) * 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9978390B2 (en) 2016-06-09 2018-05-22 Sonos, Inc. Dynamic player selection for audio signal processing
TWI737664B (zh) 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
US10134399B2 (en) 2016-07-15 2018-11-20 Sonos, Inc. Contextualization of voice inputs
US10152969B2 (en) 2016-07-15 2018-12-11 Sonos, Inc. Voice detection by multiple devices
US10115400B2 (en) 2016-08-05 2018-10-30 Sonos, Inc. Multiple voice services
TW202429259A (zh) * 2016-08-29 2024-07-16 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
US9942678B1 (en) 2016-09-27 2018-04-10 Sonos, Inc. Audio playback settings for voice interaction
US9743204B1 (en) 2016-09-30 2017-08-22 Sonos, Inc. Multi-orientation playback device microphones
US10181323B2 (en) 2016-10-19 2019-01-15 Sonos, Inc. Arbitration-based voice recognition
TWI651848B (zh) 2016-12-13 2019-02-21 友達光電股份有限公司 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
JP6732713B2 (ja) * 2017-10-04 2020-07-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
CN106783628B (zh) * 2017-02-27 2019-12-03 武汉华星光电技术有限公司 薄膜晶体管的制作方法、薄膜晶体管及显示器
US11183181B2 (en) 2017-03-27 2021-11-23 Sonos, Inc. Systems and methods of multiple voice services
US20180323246A1 (en) * 2017-05-02 2018-11-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light-emitting diode display panel and manufacturing method thereof
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
WO2019016642A1 (ja) * 2017-07-21 2019-01-24 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US10475449B2 (en) 2017-08-07 2019-11-12 Sonos, Inc. Wake-word detection suppression
US10048930B1 (en) 2017-09-08 2018-08-14 Sonos, Inc. Dynamic computation of system response volume
US10446165B2 (en) 2017-09-27 2019-10-15 Sonos, Inc. Robust short-time fourier transform acoustic echo cancellation during audio playback
US10482868B2 (en) 2017-09-28 2019-11-19 Sonos, Inc. Multi-channel acoustic echo cancellation
US10051366B1 (en) 2017-09-28 2018-08-14 Sonos, Inc. Three-dimensional beam forming with a microphone array
US10621981B2 (en) 2017-09-28 2020-04-14 Sonos, Inc. Tone interference cancellation
US10466962B2 (en) 2017-09-29 2019-11-05 Sonos, Inc. Media playback system with voice assistance
US10880650B2 (en) 2017-12-10 2020-12-29 Sonos, Inc. Network microphone devices with automatic do not disturb actuation capabilities
US10818290B2 (en) 2017-12-11 2020-10-27 Sonos, Inc. Home graph
US11343614B2 (en) 2018-01-31 2022-05-24 Sonos, Inc. Device designation of playback and network microphone device arrangements
WO2019175708A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11175880B2 (en) 2018-05-10 2021-11-16 Sonos, Inc. Systems and methods for voice-assisted media content selection
US10847178B2 (en) 2018-05-18 2020-11-24 Sonos, Inc. Linear filtering for noise-suppressed speech detection
US10959029B2 (en) 2018-05-25 2021-03-23 Sonos, Inc. Determining and adapting to changes in microphone performance of playback devices
KR102086411B1 (ko) * 2018-06-04 2020-03-09 주식회사 코엠에스 반도체 기판용 보호필름 박리 여부 감시 장치 및 방법
US10681460B2 (en) 2018-06-28 2020-06-09 Sonos, Inc. Systems and methods for associating playback devices with voice assistant services
TW202032242A (zh) * 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
US11076035B2 (en) 2018-08-28 2021-07-27 Sonos, Inc. Do not disturb feature for audio notifications
US10461710B1 (en) 2018-08-28 2019-10-29 Sonos, Inc. Media playback system with maximum volume setting
US11968863B2 (en) * 2018-08-29 2024-04-23 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
US10878811B2 (en) 2018-09-14 2020-12-29 Sonos, Inc. Networked devices, systems, and methods for intelligently deactivating wake-word engines
US10587430B1 (en) 2018-09-14 2020-03-10 Sonos, Inc. Networked devices, systems, and methods for associating playback devices based on sound codes
US11024331B2 (en) 2018-09-21 2021-06-01 Sonos, Inc. Voice detection optimization using sound metadata
US10811015B2 (en) 2018-09-25 2020-10-20 Sonos, Inc. Voice detection optimization based on selected voice assistant service
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US11100923B2 (en) 2018-09-28 2021-08-24 Sonos, Inc. Systems and methods for selective wake word detection using neural network models
US10692518B2 (en) 2018-09-29 2020-06-23 Sonos, Inc. Linear filtering for noise-suppressed speech detection via multiple network microphone devices
KR20210068526A (ko) * 2018-10-10 2021-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11899519B2 (en) 2018-10-23 2024-02-13 Sonos, Inc. Multiple stage network microphone device with reduced power consumption and processing load
US12094979B2 (en) 2018-10-26 2024-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2020089762A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
EP3654249A1 (en) 2018-11-15 2020-05-20 Snips Dilated convolutions and gating for efficient keyword spotting
US11183183B2 (en) 2018-12-07 2021-11-23 Sonos, Inc. Systems and methods of operating media playback systems having multiple voice assistant services
US11132989B2 (en) 2018-12-13 2021-09-28 Sonos, Inc. Networked microphone devices, systems, and methods of localized arbitration
US10602268B1 (en) 2018-12-20 2020-03-24 Sonos, Inc. Optimization of network microphone devices using noise classification
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10867604B2 (en) 2019-02-08 2020-12-15 Sonos, Inc. Devices, systems, and methods for distributed voice processing
US11315556B2 (en) 2019-02-08 2022-04-26 Sonos, Inc. Devices, systems, and methods for distributed voice processing by transmitting sound data associated with a wake word to an appropriate device for identification
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
WO2020174605A1 (ja) * 2019-02-27 2020-09-03 シャープ株式会社 表示装置及びその製造方法
US11094811B2 (en) * 2019-04-19 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11120794B2 (en) 2019-05-03 2021-09-14 Sonos, Inc. Voice assistant persistence across multiple network microphone devices
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
US11361756B2 (en) 2019-06-12 2022-06-14 Sonos, Inc. Conditional wake word eventing based on environment
US11200894B2 (en) 2019-06-12 2021-12-14 Sonos, Inc. Network microphone device with command keyword eventing
US10586540B1 (en) 2019-06-12 2020-03-10 Sonos, Inc. Network microphone device with command keyword conditioning
KR20210010700A (ko) 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11138969B2 (en) 2019-07-31 2021-10-05 Sonos, Inc. Locally distributed keyword detection
US11138975B2 (en) 2019-07-31 2021-10-05 Sonos, Inc. Locally distributed keyword detection
US10871943B1 (en) 2019-07-31 2020-12-22 Sonos, Inc. Noise classification for event detection
KR20220044557A (ko) * 2019-08-09 2022-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11189286B2 (en) 2019-10-22 2021-11-30 Sonos, Inc. VAS toggle based on device orientation
CN111028687B (zh) * 2019-12-16 2021-10-15 厦门天马微电子有限公司 一种显示面板及显示装置
US11200900B2 (en) 2019-12-20 2021-12-14 Sonos, Inc. Offline voice control
US11562740B2 (en) 2020-01-07 2023-01-24 Sonos, Inc. Voice verification for media playback
US11556307B2 (en) 2020-01-31 2023-01-17 Sonos, Inc. Local voice data processing
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11308958B2 (en) 2020-02-07 2022-04-19 Sonos, Inc. Localized wakeword verification
JP2021141193A (ja) * 2020-03-05 2021-09-16 株式会社ジャパンディスプレイ 半導体装置、及び表示装置
US11308962B2 (en) 2020-05-20 2022-04-19 Sonos, Inc. Input detection windowing
US11482224B2 (en) 2020-05-20 2022-10-25 Sonos, Inc. Command keywords with input detection windowing
US11727919B2 (en) 2020-05-20 2023-08-15 Sonos, Inc. Memory allocation for keyword spotting engines
US11698771B2 (en) 2020-08-25 2023-07-11 Sonos, Inc. Vocal guidance engines for playback devices
US11984123B2 (en) 2020-11-12 2024-05-14 Sonos, Inc. Network device interaction by range
US20220231153A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS Fabrication Methods for Back-Gate Transistor
US11551700B2 (en) 2021-01-25 2023-01-10 Sonos, Inc. Systems and methods for power-efficient keyword detection
CN113193048A (zh) * 2021-04-26 2021-07-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
TWI824928B (zh) * 2023-01-17 2023-12-01 友達光電股份有限公司 薄膜電晶體及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
US20130069054A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140001468A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07249766A (ja) * 1994-03-10 1995-09-26 Fujitsu Ltd 半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP3800050B2 (ja) 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4485119B2 (ja) * 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030201974A1 (en) 2002-04-26 2003-10-30 Yin Memphis Zhihong Apparatus display
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4011540B2 (ja) 2003-12-22 2007-11-21 シャープ株式会社 薄膜トランジスタマトリックス基板、および液晶表示装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7317434B2 (en) 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126250A1 (ja) 2007-03-30 2008-10-23 Pioneer Corporation 発光装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009265459A (ja) * 2008-04-28 2009-11-12 Fujifilm Corp 画素回路および表示装置
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5107824B2 (ja) * 2008-08-18 2012-12-26 富士フイルム株式会社 表示装置およびその駆動制御方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101521219B1 (ko) 2008-11-10 2015-05-18 엘지전자 주식회사 플렉서블 디스플레이를 이용하는 휴대 단말기 및 그 제어방법
JP2010153813A (ja) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法、並びに、携帯電話機
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5545970B2 (ja) 2009-03-26 2014-07-09 株式会社半導体エネルギー研究所 発光装置及びその作製方法
CN101924816B (zh) 2009-06-12 2013-03-20 清华大学 柔性手机
US8593061B2 (en) 2009-08-25 2013-11-26 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN103151387A (zh) 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043195A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
IN2012DN03080A (zh) * 2009-10-30 2015-07-31 Semiconductor Energy Lab
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JPWO2012039310A1 (ja) * 2010-09-22 2014-02-03 株式会社アルバック 有機ｅｌ素子の製造方法、成膜装置、有機ｅｌ素子
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI657580B (zh) 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2012102181A1 (en) 2011-01-27 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101780419B1 (ko) 2011-02-15 2017-10-11 삼성디스플레이 주식회사 플렉시블 표시장치
US9023684B2 (en) 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
NL2006862C2 (en) 2011-05-30 2012-12-03 Polymer Vision Bv Display device with flexible display.
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9112036B2 (en) 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10061356B2 (en) 2011-06-30 2018-08-28 Samsung Display Co., Ltd. Flexible display panel and display apparatus including the flexible display panel
KR101320384B1 (ko) 2011-06-30 2013-10-23 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013054933A1 (en) 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8604472B2 (en) * 2011-11-09 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
KR101935553B1 (ko) 2012-02-01 2019-01-07 삼성디스플레이 주식회사 플렉시블 디스플레이 장치 및 그 제조방법
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
KR101922937B1 (ko) * 2012-02-28 2018-11-28 엘지디스플레이 주식회사 박막트랜지스터 기판 및 이의 제조 방법
JP6207178B2 (ja) 2012-03-05 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
JP6168795B2 (ja) 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6087672B2 (ja) * 2012-03-16 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP6139952B2 (ja) 2012-04-13 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5942574B2 (ja) * 2012-05-10 2016-06-29 セイコーエプソン株式会社 力検出素子、力検出モジュール、力検出ユニットおよびロボット
US20130300456A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor chip and semiconductor device
US9087753B2 (en) 2012-05-10 2015-07-21 International Business Machines Corporation Printed transistor and fabrication method
JP6077382B2 (ja) 2012-05-11 2017-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9320111B2 (en) * 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102039424B1 (ko) * 2012-06-22 2019-11-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
JP2014020517A (ja) 2012-07-23 2014-02-03 jia bin Zhang 自転車ハブ駆動装置
JP2014037209A (ja) 2012-08-20 2014-02-27 Mitsubishi Motors Corp 車両用ドアのプルハンドル構造
TWI799011B (zh) * 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103293790B (zh) 2013-05-27 2016-01-06 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板、显示装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2009278115A (ja) * 2008-05-15 2009-11-26 Samsung Electronics Co Ltd トランジスタとこれを含む半導体素子及びそれらの製造方法
US20130069054A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140001468A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR102335159B1 (ko) 2021-12-03
TWI738384B (zh) 2021-09-01
US20230343875A1 (en) 2023-10-26
KR20190044043A (ko) 2019-04-29
CN112510097A (zh) 2021-03-16
KR20210149015A (ko) 2021-12-08
DE102015201707A1 (de) 2015-08-06
US20190244981A1 (en) 2019-08-08
JP2020065066A (ja) 2020-04-23
KR102538469B1 (ko) 2023-06-01
TW202105694A (zh) 2021-02-01
JP6871471B2 (ja) 2021-05-12
US10811435B2 (en) 2020-10-20
JP7490845B2 (ja) 2024-05-27
US11107837B2 (en) 2021-08-31
JP2019179924A (ja) 2019-10-17
CN112510053A (zh) 2021-03-16
JP6460614B1 (ja) 2019-01-30
JP2019024114A (ja) 2019-02-14
TWI675462B (zh) 2019-10-21
TW202145543A (zh) 2021-12-01
US20220020781A1 (en) 2022-01-20
KR20230078983A (ko) 2023-06-05
TW202218138A (zh) 2022-05-01
KR102257136B1 (ko) 2021-05-26
TWI667777B (zh) 2019-08-01
KR102306498B1 (ko) 2021-09-28
US11699762B2 (en) 2023-07-11
JP2021168386A (ja) 2021-10-21
CN104821338A (zh) 2015-08-05
JP2023080099A (ja) 2023-06-08
JP2024116141A (ja) 2024-08-27
JP2015179822A (ja) 2015-10-08
US20160336352A1 (en) 2016-11-17
TW201921656A (zh) 2019-06-01
JP6533862B2 (ja) 2019-06-19
JP2021015986A (ja) 2021-02-12
US20210013239A1 (en) 2021-01-14
CN110518017A (zh) 2019-11-29
JP2019117945A (ja) 2019-07-18
JP6440514B2 (ja) 2018-12-19
US20150221678A1 (en) 2015-08-06
JP2019080072A (ja) 2019-05-23
TW201535690A (zh) 2015-09-16
TWI754604B (zh) 2022-02-01
KR20210006496A (ko) 2021-01-18
US10249645B2 (en) 2019-04-02
CN110518017B (zh) 2023-09-19
JP2018182342A (ja) 2018-11-15
TW201929202A (zh) 2019-07-16
CN104821338B (zh) 2020-11-10
JP6637629B2 (ja) 2020-01-29
TWI781043B (zh) 2022-10-11
JP6423123B2 (ja) 2018-11-14
JP6871295B2 (ja) 2021-05-12
KR20150092722A (ko) 2015-08-13
TW202013693A (zh) 2020-04-01
US9443876B2 (en) 2016-09-13
TWI698006B (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
TWI655752B (zh) 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
JP7393112B2 (ja) トランジスタ
TWI719819B (zh) 半導體裝置
KR102723329B1 (ko) 트랜지스터, 반도체 장치, 상기 반도체 장치를 사용한 표시 장치, 상기 표시 장치를 사용한 표시 모듈, 및 상기 반도체 장치, 상기 표시 장치, 및 상기 표시 모듈을 사용한 전자 기기
KR20240157007A (ko) 트랜지스터, 반도체 장치, 상기 반도체 장치를 사용한 표시 장치, 상기 표시 장치를 사용한 표시 모듈, 및 상기 반도체 장치, 상기 표시 장치, 및 상기 표시 모듈을 사용한 전자 기기

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees