TWI513000B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI513000B
TWI513000B TW099138488A TW99138488A TWI513000B TW I513000 B TWI513000 B TW I513000B TW 099138488 A TW099138488 A TW 099138488A TW 99138488 A TW99138488 A TW 99138488A TW I513000 B TWI513000 B TW I513000B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
oxide semiconductor
semiconductor device
semiconductor layer
Prior art date
Application number
TW099138488A
Other languages
English (en)
Other versions
TW201140845A (en
Inventor
Kiyoshi Kato
Jun Koyama
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201140845A publication Critical patent/TW201140845A/zh
Application granted granted Critical
Publication of TWI513000B publication Critical patent/TWI513000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Description

半導體裝置
本發明係關於半導體裝置，特別有關於具有無線通訊功能的半導體裝置。
注意，本說明書中旳半導體裝置意指藉由利用半導體特徵而作用的所有電子裝置，電光裝置、半導體電路、及電子裝置都是半導體裝置。
具有無線發送及接收資料的無線通訊功能之半導體裝置已被實際應用於各個領域中。期望這些半導體裝置作為通訊資訊端的新模式而進一步擴展市場。在已實際應用具有無線通訊功能的半導體裝置中，在相同的基板之上形成使用半導體元件所形成的天線及積體電路。此外，具有無線通訊功能的半導體裝置也稱為無線標籤、射頻(RF)標籤、射頻識別(RFID)標籤、積體電路(IC)標籤、或識別(ID)標籤。
半導體裝置概略地分成二種型式：主動半導體裝置及被動半導體裝置。前者是在半導體裝置內包含電池並以電池作為電源以操作的半導體裝置。後者是在半導體裝置內未包含電池並以來自外部詢答器(也稱為讀取器、讀寫器、或R/W)的訊號輸入作為電源而操作的半導體裝置。
主動無線標籤倂有電源：因此，相較於無線標籤，與詢答器之間的通訊距離可以更長。但是，無論應答詢答器是否存在，主動無線標籤總是或規律地操作(產生訊號)，以致於耗電較大。
專利文獻1揭示無線標籤藉以降低耗電的技術。專利文獻1中揭示的主動無線標籤除了包含傳統的主動無線標籤之外，尚包含從外部接收訊號的第二天線、使用訊號以產生電力的發電機、及電壓偵測電路，發電機的輸出電壓輸入至電壓偵測電路，並且，藉由電壓偵測電路來控制間歇操作。
[參考文獻]
[專利文獻1]：日本公告專利申請號2006-229558
但是，執行間歇操作的半導體裝置消耗的電力不僅意指操作電力消耗，也意指待機電力消耗(也稱為待機電力)。注意，此處，待機電力意指導因於經由電連接至電池的元件或電路放電的很小量電流之耗電。特別是，在專利文獻1中揭示的能夠控制間歇操作的半導體裝置中，待機電力在總耗電中佔有高百分比。因此，為了降低半導體裝置的耗電，重要的是降低待機電力。
因此，本發明的實施例之目的是降低半導體裝置的待機電力。
又，本發明的實施例之目的在於取得半導體裝置的長壽命。
以用作為電源的電池經由其中之通道形成區係由氧化物半導體所形成的電晶體而被電連接至特定電路的方式，而取得上述目的。注意，藉由去除作為電子供體(施體)的氫，氧化物半導體可為本質的或是實質上本質的半導體。
具體而言，含於氧化物半導體中的氫濃度低於或等於5×1019 (原子/cm3 )、較佳低於或等於5×1018 (原子/cm3 )、更佳低於或等於5×1017 (原子/cm3 )。當氫濃度如此降低時，載子密度可以低於1×1014 (cm-3 )、較佳低於1×1012 (cm-3 )、更佳低於1×1011 (cm-3 )，1×1011 (cm-3 )是低於或等於測量極限。
當使用如此高純化的氧化物半導體以形成電晶體的通道形成區時，電晶體操作以致於即使具有10 mm的通道寬度電晶體在關閉狀態中的的汲極電流仍然小於或等於1×10-13 [A]。亦即，藉由施加高度純化的氧化物半導體至電晶體的通道形成區，仍然可以顯著地降低漏電流。
本發明的實施例是半導體裝置，其包含天線、電池、解調變電路、訊號處理部、及電力控制電路，解調變電路將自天線輸入的訊號解調變，訊號處理部藉由使用自解調變電路輸入的訊號及從電池供應的電源電壓來操作，電力控制電路藉由來自解調變電路的訊號輸入來予以控制。訊號處理部包含電晶體及經由電晶體而電連接至電池的陰極或陽極的功能電路，在電晶體中以自電力控制電路輸入的訊號控制切換。使用具有氫濃度低於或等於5×1019 (原子/cm3 )的氧化物半導體以形成電晶體的通道形成區。
包含上述結構中的解調變電路可以藉由計時器來予以取代。亦即，本發明的另一實施例是半導體裝置，其包含天線、電池、規律地輸出訊號的計時器、訊號處理部、及電力控制電路，訊號處理部藉由使用自計時器所輸入的訊號及從電池供應的電源電壓來操作，電力控制電路藉由自計時器所輸入的訊號來予以控制。訊號處理部包含電晶體及經由電晶體而電連接至電池的陰極或陽極的功能電路，在電晶體中以自電力控制電路輸入的訊號控制切換。使用具有氫濃度低於或等於5×1019 (原子/cm3 )的氧化物半導體以形成電晶體的通道形成區。
此外，在上述結構中，電池可以是二次電池。本發明的另一實施例是半導體裝置，其除了包含上述元件之外，尚包含整流電路、充電電路、及穩定電源電路，整流電路將自天線輸入的訊號整流，充電電路藉由使用自整流電路輸入的訊號以將二次電池充電，並且，穩定電源電路使用二次電池以產生電源電壓。
關於功能電路，舉例而言，使用邏輯閘等等。使用互補金屬氧化物半導體(CMOS)，以形成邏輯閘。或者，僅使用n通道金屬氧化物半導體(CMOS)，以形成邏輯閘(NMOS)。
本發明的實施例之半導體裝置包含功能電路、電池、及功能電路與電池之間的電晶體控制電連接。使用氫濃度降低的氧化物半導體，以形成電晶體的通道形成區。具體而言，氧化物半導體的氫原子低於或等於5×1019 (原子/cm3 )。因此，藉由在待機狀態時關閉電晶體，可以抑制經由電晶體的放電。結果，降低半導體裝置的待機電力。此外，藉由抑制待機狀態時的電池放電，半導體裝置可以具有長壽命。
於下，將參考附圖，詳述本發明的實施例。注意，本發明不限於下述說明，習於此技藝者將瞭解，在不悖離本發明的精神及範圍之下，可以作出不同的改變及修改。因此，本發明不應侷限於下述實施例說明。
注意，由於電晶體的源極端和汲極端視電晶體的結構、操作條件、等等而變，所以，難以界定何者為源極端或汲極端。因此，在本實施例中，為了區別，將源極端和汲極端的其中之一者稱為第一端，而其中的另一者稱為第二端。
注意，在某些情況中，為了簡明起見，實施例中的圖式等所示的每一個結構的層或區的大小、厚度被放大。因此，本發明的實施例不限於這些比例。此外，在本說明書中，為了避免元件之間的混淆，使用例如「第一」、「第二」、及「第三」等序數，這些名詞不是以數字限定元件。
(實施例1)
在本實施例中，將說明半導體裝置的實例。具體而言，將參考圖1，說明以電池作為電源之具有無線通訊功能的半導體裝置的實例。
圖1中所示的半導體裝置包含能夠發送及接收無線訊號的天線10、作為電源電壓(VDD)的電池11、解調變電路12、訊號處理部13、及電力控制電路14，解調變電路12將自天線10輸入的訊號解調變，訊號處理部13藉由使用自解調變電路12輸入的訊號及從電池11供應的電源電壓來操作，電力控制電路14藉由自解調變電路12輸入的訊號及自訊號處理部13輸入的訊號來予以控制。注意，在本實施例中，操作意指在訊號處理部13或部份訊號處理部13中產生訊號。
此外，訊號處理部13包含電晶體15，在電晶體15中以自電力控制電路14輸入的訊號控制切換。具體而言，電晶體15藉由從解調變電路12輸入至電力控制電路14的訊號控制而開啟。類似地，電晶體15藉由從訊號處理部13輸入至電力控制電路14輸入的訊號控制而關閉。
此外，訊號處理部13包含功能電路(未顯示出)，功能電路藉由使用自解調變電路12輸入的訊號及電源電壓(VDD)而操作。注意，電晶體15係設於功能電路與電池11的陰極或陽極之間。亦即，功能電路經由電晶體15而電連接至電池11的陰極或陽極。此外，功能電路在電晶體處於開啟狀態的時段中操作。
此外，使用具有氫濃度低於或等於5×1019 (原子/cm3 )、較佳低於或等於5×1018 (原子/cm3 )、更佳低於或等於5×1017 (原子/cm3 )的氧化物半導體以形成電晶體15的通道形成區。亦即，電晶體15是使用藉由降低作為載子的施體之氫濃度至極低程度而高度純化的氧化物半導體來形成通道形成區之電晶體。以二次離子質譜儀(SIMS)，測量氧化物半導體層中的氫濃度。
因此，顯著地降低電晶體15的漏電流。此外，在本實施例的半導體裝置中，電晶體15在待機狀態中保持關閉。因此，抑制待機狀態時電池11的放電。亦即，降低半導體裝置的待機電力。此外，藉由抑制待機狀態時電池11的放電，半導體裝置能夠具有長壽命。
[修改實例]
注意，上述半導體裝置是本實施例的半導體裝置的實例，與上述半導體裝置具有不同點的半導體裝置也被包含於本實例中。
舉例而言，在上述半導體裝置中，說明電晶體15係設於功能電路與電池11的陰極或陽極之間；但是，本實施例的半導體裝置不限於此結構。在本實施例的半導體裝置中，電晶體15可以被包含於功能電路中。此外，電晶體15無需直接連接至電池11。電晶體15可以被設在功能電路中，而藉由改變電晶體15及串連至電晶體15的電路或另一個電晶體的次序，以保持功能電路的功能。
此外，在上述半導體裝置中，說明電晶體15藉由訊號處理部13的輸出訊號控制而關閉之結構；但是，本實施例的半導體裝置不限於此結構。在本實施例的半導體裝置中，電晶體由自解調變電路12輸入的訊號控制而關閉。此外，可以使用電晶體15開啟一段時間後關閉之結構。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例2)
在本實施例中，將說明半導體裝置的實例。具體而言，將參考圖2，說明以電池作為電源之具有無線通訊功能的半導體裝置的實例。
圖2中所示的半導體裝置包含能夠發送及接收無線訊號的天線20、作為電源電壓(VDD)的電池21、計時器22、訊號處理部23、及電力控制電路24，計時器22藉由規律地輸出訊號以控制半導體裝置的間歇操作，訊號處理部23藉由使用自計時器22輸入的訊號及從電池21供應的電源電壓來操作，電力控制電路24藉由自計時器22輸入的訊號及自訊號處理部23輸入的訊號來予以控制。注意，在本實施例中，操作意指在訊號處理部23或部份訊號處理部23中產生訊號。
此外，訊號處理部23包含電晶體25，在電晶體25中以自電力控制電路24輸入的訊號控制切換。具體而言，電晶體25藉由從計時器22輸入至電力控制電路24的訊號控制而開啟。類似地，電晶體25藉由從訊號處理部23輸入至電力控制電路24輸入的訊號控制而關閉。
此外，訊號處理部23包含功能電路(未顯示出)，功能電路藉由使用自計時器22的輸出訊號及電源電壓(VDD)而操作。注意，電晶體25係設於功能電路與電池21的陰極或陽極之間。亦即，功能電路經由電晶體25而被電連接至電池21的陰極或陽極。此外，功能電路在電晶體25係處於開啟狀態的時段中操作。
此外，使用具有氫濃度低於或等於5×2019 (原子/cm3 )、較佳低於或等於5×2018 (原子/cm3 )、更佳低於或等於5×2017 (原子/cm3 )的氧化物半導體以形成電晶體25的通道形成區。亦即，電晶體25是使用藉由降低作為載子的施體之氫濃度至極低程度而高度純化的氧化物半導體來形成通道形成區之電晶體。以二次離子質譜儀(SIMS)，測量氧化物半導體層中的氫濃度。
因此，顯著地降低電晶體25的漏電流。此外，在本實施例的半導體裝置中，電晶體25在待機狀態中保持關閉。因此，抑制待機狀態時電池21的放電。亦即，降低半導體裝置的待機電力。此外，藉由抑制待機狀態時電池21的放電，半導體裝置能夠具有長壽命。
[修改實例]
注意，上述半導體裝置是本實施例的半導體裝置的實例，與上述半導體裝置具有不同點的半導體裝置也包含於本實例中。
舉例而言，在上述半導體裝置中，說明計時器22的輸出訊號輸入至訊號處理部23和電力控制電路24；但是，本實施例的半導體裝置不限於此結構。在本實施例的半導體裝置中，計時器22的輸出訊號可以僅輸入至電力控制電路。此外，訊號處理部23的輸出訊號可以輸入至計時器22。舉例而言，訊號處理部23輸出重置訊號，重置訊號輸入至計時器22，因此，可以控制下一操作的時機。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例3)
在本實施例中，將說明半導體裝置的實例。具體而言，將參考圖3，說明以二次電池作為電源之具有無線通訊功能的半導體裝置的實例。
圖3中所示的半導體裝置包含能夠發送及接收無線訊號的天線30、作為電源電壓(VDD)的二次電池31、整流電路32、充電電路33、穩定電源電路34、解調變電路35、訊號處理部36、及電力控制電路37，整流電路32將自天線30輸入的訊號整流，充電電路33藉由使用自整流電路32輸入的訊號以將二次電池31充電，穩定電源電路34藉由使用二次電池31以產生半導體裝置中使用的電源電壓(VDD)，解調變電路35將自天線30輸入的訊號解調變，訊號處理部36藉由使用自解調變電路35輸入的訊號及從穩定電源電路34供應的電源電壓(VDD)來操作，電力控制電路37藉由自解調變電路35輸入的訊號及自訊號處理部36輸入的訊號來予以控制。注意，在本實施例中，操作意指在訊號處理部36或部份訊號處理部36中產生訊號。
此外，訊號處理部36包含電晶體38，在電晶體38中以自電力控制電路37輸入的訊號控制切換。具體而言，電晶體38藉由從解調變電路35輸入至電力控制電路37的訊號控制而開啟。類似地，電晶體38藉由從訊號處理部36輸入至電力控制電路37輸入的訊號控制而關閉。
此外，訊號處理部36包含功能電路(未顯示出)，功能電路藉由使用自解調變電路35輸入的訊號及電源電壓(VDD)而操作。注意，電晶體38係設於功能電路與穩定電源電路34之間。亦即，功能電路經由電晶體38及穩定電源電路34而電連接至二次電池31的陰極或陽極。此外，功能電路在電晶體38處於開啟狀態的時段中操作。
此外，使用具有氫濃度低於或等於5×1019 (原子/cm3 )、較佳低於或等於5×1018 (原子/cm3 )、更佳低於或等於5×1017 (原子/cm3 )的氧化物半導體以形成電晶體38的通道形成區。亦即，電晶體38是使用藉由降低作為載子的施體之氫濃度至極低程度而高度純化的氧化物半導體來形成通道形成區之電晶體。以二次離子質譜儀(SIMS)，測量氧化物半導體層中的氫濃度。
因此，顯著地降低電晶體38的漏電流。此外，在本實施例的半導體裝置中，電晶體38在待機狀態中保持關閉。因此，抑制待機狀態時二次電池31的放電。亦即，降低半導體裝置的待機電力。此外，藉由抑制待機狀態時二次電池31的放電，半導體裝置能夠具有長壽命。
此外，在圖3中所示的半導體裝置中，二次電池31藉由來自天線30的訊號而充電。注意，半導體裝置在操作時執行充電以及在待機狀態時使用自天線30輸入的訊號來執行充電。
此外，在半導體裝置中，只要電池由約等於待機電力的電力連續地充電，則電池不會用盡。此外，半導體裝置如上所述地包含電晶體38，以致於待機電力降低。因此，增進半導體裝置執行充電的距離。具有這些特徵的本實施例之半導體裝置在難以進出的地方特別有效(例如，在人體中、在輻射量或強力藥物存在的空間中、或是在真空空間中)。
[修改實例]
注意，上述半導體裝置是本實施例的半導體裝置的實例，與上述半導體裝置具有不同點的半導體裝置也包含於本實例中。
舉例而言，在上述半導體裝置中，說明包含天線30以及藉由使用天線30以無線地發送及接收無線訊號和對二次電池31充電的結構；但是，本實施例的半導體裝置不限於此結構。在本實施例的半導體裝置中，使用分別設置用於發送及接收無線訊號的天線以及用於將二次電池31充電的天線。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例4)
在本實施例中，將說明半導體裝置的實例。具體而言，將參考圖4，說明以二次電池作為電源之具有無線通訊功能的半導體裝置的實例。
圖4中所示的半導體裝置包含能夠發送及接收無線訊號的天線40、作為電源電壓(VDD)的二次電池41、整流電路42、充電電路43、穩定電源電路44、解調變電路45、訊號處理部46、及電力控制電路47，整流電路42將自天線40輸入的訊號整流，充電電路43藉由使用自整流電路42輸入的訊號以將二次電池41充電，穩定電源電路44藉由使用二次電池41以產生半導體裝置中使用的電源電壓(VDD)，解調變電路45將自天線40輸入的訊號解調變，訊號處理部46藉由使用自解調變電路45輸入的訊號及從穩定電源電路44供應的電源電壓(VDD)來操作，電力控制電路47藉由自解調變電路45輸入的訊號及自訊號處理部46輸入的訊號來予以控制。注意，在本實施例中，操作意指在訊號處理部46或部份訊號處理部46中產生訊號。
訊號處理部46包含邏輯電路48，邏輯電路48藉由使用自解調變電路45輸入的訊號、產生半導體裝置中使用的時脈訊號(CK)之時脈產生電路49、將特定外部資料轉換成訊號的感測器50、儲存資料的記憶電路51、及對天線40執行負載調變的調變電路52。注意，從電力控制電路47輸出的待機訊號(Stdby)輸出至邏輯電路48、時脈產生電路49、感測器50、記憶電路51、及調變電路52中的每一者。
包含於本實施例的半導體裝置中的每一個電路包含電晶體。此處，將參考圖5A至5C，說明包含於邏輯電路48中的邏輯閘(反相器(NOT閘)、NOR閘、或NAND閘)的電路結構的具體實施例。
圖5A是反相器的電路結構的具體實施例。圖5A中所示的反相器包含p通道電晶體80、n通道電晶體81、及n通道電晶體82。
p通道電晶體80的第一端電連接至供應電源電壓(VDD)的佈線。
n通道電晶體81的第一端電連接至p通道電晶體80的第二端。
n通道電晶體82的閘極端電連接至供應待機訊號(Stdby)的佈線，n通道電晶體82的第一端電連接至n通道電晶體81的第二端，n通道電晶體82的第二端接地。
注意，在圖5A中所示的反相器中，輸入訊號輸入至p通道電晶體80的閘極端及n通道電晶體81的閘極端，並且，p通道電晶體80的第二端與n通道電晶體81的第一端彼此電連接的節點之電位作為反相器的輸出訊號輸出。
圖5B是NOR閘的電路結構的具體實施例。圖5B中所示的NOR閘包含p通道電晶體83、p通道電晶體84、n通道電晶體85、n通道電晶體86、及n通道電晶體87。
p通道電晶體83的第一端電連接至供應電源電壓(VDD)的佈線。
p通道電晶體84的第一端電連接至p通道電晶體83的第二端。
n通道電晶體85的第一端電連接至p通道電晶體84的第二端。
n通道電晶體86的第一端電連接至p通道電晶體84的第二端及n通道電晶體85的第一端。
n通道電晶體87的閘極端電連接至供應待機訊號(Stdby)的佈線，n通道電晶體87的第一端電連接至n通道電晶體85的第二端及n通道電晶體86的第二端，n通道電晶體87的第二端接地。
注意，在圖5B中所示的NOR閘中，第一輸入訊號輸入至p通道電晶體83的閘極端及n通道電晶體86的閘極端，並且，第二輸入訊號輸入至p通道電晶體84的閘極端及n通道電晶體85的閘極端。此外，p通道電晶體84的第二端、n通道電晶體85的第一端、及n通道電晶體86的第一端彼此電連接的節點之電位作為NOR閘的輸出訊號輸出。
圖5C是NAND閘的電路結構的具體實施例。圖5C中所示的NAND閘包含p通道電晶體88、p通道電晶體89、n通道電晶體91、及n通道電晶體92。
p通道電晶體88的第一端電連接至供應電源電壓(VDD)的佈線。
p通道電晶體89的第一端電連接至供應電源電壓(VDD)的佈線。
n通道電晶體90的第一端電連接至p通道電晶體88的第二端及p通道電晶體89的第二端。
n通道電晶體91的第一端電連接至n通道電晶體90的第二端。
n通道電晶體92的閘極端電連接至供應待機訊號(Stdby)的佈線，n通道電晶體92的第一端電連接至n通道電晶體91的第二端，n通道電晶體92的第二端接地。
注意，在圖5C中所示的NAND閘中，第一輸入訊號輸入至p通道電晶體88的閘極端及n通道電晶體90的閘極端，並且，第二輸入訊號輸入至p通道電晶體89的閘極端及n通道電晶體91的閘極端。此外，p通道電晶體88的第二端、p通道電晶體89的第二端、及n通道電晶體90的第一端彼此電連接的節點之電位作為NAND閘的輸出訊號輸出。
上述每一個邏輯閘包含電晶體(n通道電晶體82、n通道電晶體87、或n通道電晶體92)以控制與供應接地電位的佈線連接的電連接。此外，在每一個邏輯閘中，此外，在每一個邏輯閘中，使用具有氫濃度低於或等於5×1019 (原子/cm3 )、較佳低於或等於5×1018 (原子/cm3 )、更佳低於或等於5×1017 (原子/cm3 )的氧化物半導體以形成電晶體的通道形成區。因而，顯著地降低電晶體的漏電流。因此，降低流經邏輯閘的電流。結果，降低半導體裝置的待機電力。
注意，此處揭示的結構中，每一個邏輯閘包含控制接地電位的輸入之電晶體；但是，可以使用一個電晶體來控制輸入至多個邏輯閘的接地電位之結構。
雖然上述說明中說明使用互補金屬氧化物半導體(CMOS)以形成邏輯電路的結構實施例，但是，可以僅使用n通道電晶體來形成本實施例的半導體裝置。圖6A至6C均為僅使用n通道電晶體形成的邏輯閘。圖6A是反相器，圖6B是NOR閘、圖6C是NAND閘。簡而言之，圖6A至6C中所示的每一個邏輯閘具有一結構，其中，包含於圖5A至5C中所示的邏輯閘中的p通道電晶體藉由二極體連接的n通道電晶體來予以取代。
如上所述，圖6A至6C中所示的每一個邏輯閘包含電晶體，用以控制供應接地電位的佈線之電連接，在所述電晶體中，通道形成區藉由氫濃度低於或等於5×1019 (原子/cm3 )、較佳低於或等於5×1018 (原子/cm3 )、更佳低於或等於5×1017 (原子/cm3 )的氧化物半導體來予以形成。因而，顯著地降低電晶體的漏電流。因此，降低流經邏輯閘的電流。結果，降低半導體裝置的待機電力。
此外，在時脈產生電路49、感測器50、記憶電路51、及調變電路52中，根據傳統的電路結構，在電路與供應接地電位的佈線之間或是電路與供應電源電位(VDD)的佈線之間，設置藉由電力控制電路47來控制切換的電晶體。此外，設置由電力控制電路47控制的電晶體以用於傳統電路的每一個區域。或者，設置由電力控制電路47控制的電晶體以用於每一個功能電路。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例5)
在本實施例中，說明包含實施例1至4中任一實施例中所述的半導體裝置中的電晶體的實例。具體而言，說明使用含有半導體材料的基板形成的電晶體作為包含於半導體裝置中的p通道電晶體、以及使用含有氧化物半導體形成的電晶體作為包含於半導體裝置中的n通道電晶體之實例。
[結構實例]
包含於本實施例的半導體裝置中的p通道電晶體及n通道電晶體係顯示於圖7中。
圖7中所示的p通道電晶體160包含設於包括半導體材料的基板100上的通道形成區116、成對的雜質區114a和114b以及成對的高濃度雜質區120a和120b(這些區域也總體地簡稱為雜質區)、設於通道形成區116上的閘極絕緣層108a、設於閘極絕緣層108a上的閘極電極層110a、電連接至雜質區114a的源極電極層130a、以及電連接至雜質區114b的源極電極層130b。
注意，側壁絕緣層118設於閘極電極層110a的側表面上。包含半導體材料的基板100在未與側壁絕緣層118重疊的區域中設有成對的高濃度雜質區120a和120b。基板100在成對的高濃度雜質區120a和120b上也設有成對的金屬化合物區124a和124b。此外，元件隔離絕緣層106設於基板100上以致於圍繞p通道電晶體160，層間絕緣層126及層間絕緣層128設置成覆蓋p通道電晶體160。源極電極層130a和汲極電極層130b經由形成於層間絕緣層126及層間絕緣層128中的開口而分別電連接至金屬化合物區124a和金屬化合物區124b。亦即，源極電極層130a經由金屬化合物區124a而電連接至高濃度雜質區120a和雜質區114a，汲極電極層130b經由金屬化合物區124b而電連接至高濃度雜質區120b和雜質區114b。
此外，關於在後述的n通道電晶體164下方的層，設置使用與形成閘極絕緣層108a相同的材料形成的絕緣層108b、使用與閘極電極層110a相同的材料形成的電極層110b、以及使用與源極電極層130a和汲極電極層130b相同的材料形成的電極層130c。
圖7中所示的n通道電晶體164包含設於層間絕緣128上的閘極電極層136d、設於閘極電極層136d上的閘極絕緣層138、設於閘極絕緣層138上的氧化物半導體層140、以及設於氧化物半導體層140並電連接至氧化物半導體層140的源極電極層142a和汲極電極層142b。
此處，閘極電極層136d設置成嵌入於形成在層間絕緣層128上的絕緣層132中。以類似於閘極電極層136d的方式，形成分別與包含在p通道電晶體160中的源極電極層130a和汲極電極層130b接觸的電極層136a和汲極電極層136b。此外，形成與電極層130c接觸的電極層136c。
在n通道電晶體164上，設置保護緣層144成為部份地接觸氧化物半導體層140，以及，在保護絕緣層144上設置層間絕緣層146。此處，抵達源極電極層142a和汲極電極層142b的開口設於於保護絕緣層144和層間絕緣層146中。形成經由開口而分別與源極電極層142a和汲極電極層142b接觸的電極層150d和150e。以類似於電極層150d和150e的方式，形成經由設於閘極絕緣層138、保護絕緣層144、及層間絕緣層146中的開口分別與電極層136a、電極層136b、及電極層136c相接觸的電極層150a、電極層150b、及電極層150c。
藉由充份地去除氧化物半導體層140中例如氫等雜質，將氧化物半導體層140高度純化。具體而言，氧化物半導體層140的氫濃度低於或等於5×1019 (原子/cm3 )。注意，氧化物半導體層140的較佳氫濃度是低於或等於5×1018 (原子/cm3 )，更佳的是低於或等於5×1017 (原子/cm3 )。當使用氫濃度被充份降低的高度純化的氧化物半導體層140時，可以取得具有優良的關閉電流特徵之n通道電晶體164。應用氫濃度充份降低的高度純化的氧化物半導體層140，允許n通道電晶體164中的漏電流下降。以二次離子質譜儀(SIMS)，測量氧化物半導體層140中的氫濃度。
此外，絕緣層152設於層間絕緣層146上，電極層154a、電極層154b、電極層154c、及電極層154d設置成嵌入於絕緣層152中。注意，電極層154a接觸電極層150a，電極層154b接觸電極層150b，電極層154c接觸電極層150c及電極層150d，電極層154d接觸電極層150e。
本實施例的p通道電晶體160中的源極電極層130a電連接至設於上層中的電極層136a、150a、及154a。因此，適當地形成用於上述電極層的導電層，因而p通道電晶體160中的源極電極層130a可以電連接至包含於設在上區中的n通道電晶體164中的任何電極層。p通道電晶體160中的汲極電極層130b也可以電連接至包含於設在上區中的n通道電晶體164中的任何電極層。雖然未顯示於圖7中，但是，p通道電晶體160中的閘極電極層110a經由設在上區中的電極層而電連接至包含在n通道電晶體164中的任何電極層。
類似地，本實施例的n通道電晶體164中的源極電極層142a電連接至設在下區中的電極層130c和110b。因此，適當地形成用於上述電極層的導電層，因而n通道電晶體164中的源極電極層142a電連接至設在下區中的p通道電晶體160的閘極電極層110a、源極電極層130a、或汲極電極層130b。雖然未顯示於圖7中，但是，n通道電晶體164中的閘極電極層136d或汲極電極層142b經由設於下區中的電極層而電連接至包含在p通道電晶體160中的任何電極層。
當適當地設置上述p通道電晶體160及n通道電晶體164時，可以設置各種不同的電路。注意，包含於電路中的所有n通道電晶體164無需是包含氧化物半導體的電晶體，但是，n通道電晶體164可以視每一個電晶體所需的特徵而具有不同結構。舉例而言，關於設在半導體裝置中的邏輯閘中的n通道電晶體，可以採用由包含半導體材料的基板形成的電晶體，以及，採用由氧化物半導體形成的電晶體作為控制邏輯閘與電池的陽極之間的電連接之n通道電晶體。
[製造步驟的實例]
接著，說明p通道電晶體160和n通道電晶體164的製造方法的實施例。於下，參考圖8A至8H，說明p通道電晶體160的製造方法，然後，參考圖9A至9G及圖10A至10D，說明n通道電晶體164的製造方法。
首先，製備包含半導體材料的基板100(請參見圖8A)。包含半導體材料的基板100可為由矽、碳化矽、等形成的單晶半導體基板；多晶半導體基板；由矽化鍺等形成的化合物半導體基板；SOI基板；等等。此處，說明使用單晶矽基板作為包含半導體材料的基板100之情況的實施例。一般而言，「SOI基板」意指矽半導體層設於絕緣表面上的基板。在本說明書等中，「SOI」基板在其類別中也包含由設於絕緣表面上的矽以外的材料形成的半導體層之基板。亦即，包含於「SOI基板」中的半導體層不限於矽半導體層。此外，「SOI」基板包含一結構，其中，半導體層形成於例如玻璃基板等絕緣基板上而以絕緣層介於其間。
在基板100之上，形成保護層102，作為用於元件隔離絕緣層的形成之掩罩(請參見圖8A)。關於保護層102，舉例而言，使用由氧化矽、氮化矽、氮氧化矽、等等形成的絕緣層。注意，在此步驟前後，將賦予n型導電率的雜質元素或賦予p型導電率的雜質元素添加至基板100，以控制半導體裝置的臨界電壓。在半導體是矽的情況中，賦予n型導電率的雜質可為磷、砷、等等。賦予p型導電率的雜質可為硼、鋁、鎵、等等。
接著，使用保護層102作為掩罩，蝕刻未被保護層102(曝露區)覆蓋的區中的部份基板100。藉由此蝕刻，形成隔離的半導體區104(請參見圖8B)。關於蝕刻，較佳執行乾式蝕刻，但是，可以執行濕式蝕刻。視要被蝕刻的層的材料而適當地選取蝕刻氣體及蝕刻劑。
接著，形成絕緣層以覆蓋半導體區104，選擇性地去除與半導體區104重疊的區域中的絕緣層，以致於形成元件隔離絕緣層106(請參見圖8B)。使用氧化矽、氮化矽、氮氧化矽、等等，形成絕緣層。關於絕緣層的去除方法，可為例如化學機械拋光(CMP)等拋光處理、蝕刻處理、等等，可以使用上述處理中的任一處理。注意，在形成半導體區104或元件隔離絕緣層106之後，去除保護層102。
接著，在半導體區104上形成絕緣層，並且，在絕緣層上形成包含導電材料的層。
絕緣層稍後作為閘極絕緣層，以及由CVD法、濺射法、等等形成為單層氧化矽膜、氮氧化矽膜、氮化矽膜、氧化鉿膜、氧化鋁膜、氧化鉭膜、等等或是包含上述任何膜的堆疊層。或者，藉由高密度電漿處理或熱氧化處理，氧化或氮化半導體區104的表面，因而形成絕緣層。使用例如He、Ar、Kr、或Xe等稀有氣體與例如氧、氧化氮、氨、氮、或氫等氣體之混合氣體，執行高密度電漿處理。對於絕緣層的厚度並無特別限定。舉例而言，絕緣層可以形成為具有在大於或等於1 nm且小於或等於100 nm的範圍中的厚度。
使用例如鋁、銅、鈦、鉭、或鎢等金屬材料，形成包含導電材料的層。或者，使用例如包含導電材料的多晶矽之半導體材料，形成包含導電材料的層。對於形成包含導電材料的層之方法並無特別限定，可以使用例如蒸鍍法、CVD法、濺射法、旋轉塗敷法等各種方法。注意，在本實施例中說明使用金屬材料以形成包含導電材料的層之情況。
然後，選擇性地蝕刻絕緣層和包含導電材料的層，以致於形成閘極絕緣層108a和閘極電極層110a(請參見圖8C)。
接著，形成覆蓋閘極電極層110a的絕緣層112(請參見圖8C)。然後，硼(B)、鋁(Al)、等等添加至半導體區104，以致於形成具有淺接面深度的成對的雜質區114a和114b(請參見圖8C)。注意，雖然此處添加硼或鋁以用於形成p通道電晶體，在形成n通道電晶體的情況中，可以添加例如磷(P)或砷(As)等雜質元素。注意，藉由形成成對的雜質區114a和114b，在閘極絕緣層108a下方的半導體區104中形成通道形成區116(請參見圖8C)。此處，適當地設定添加的雜質的濃度，根據半導體元件的高度微小化，將濃度較佳地設定為高。雖然此處是在絕緣層112後形成成對的雜質區114a和114b，但是，可以在成對的雜質區114a和114b形成之後形成絕緣層112。
接著，形成側壁絕緣層118(請參見圖8D)。形成絕緣層至覆蓋絕緣層112，以及，對絕緣層執行高度各向異性蝕刻處理，以致於以自行對準方式形成側壁絕緣層118。此時，絕緣層112被部份地蝕刻，以致於閘極電極層110a的上表面和雜質區114a和114b的上表面曝露。
接著，形成絕緣層以覆蓋閘極電極層110a、成對的雜質區114a和114b、側壁絕緣層118、等等。然後，硼(B))、鋁(Al)、等等添加至部份雜質區114a和114b，以致於形成成對的高濃度雜質區120a和120b(請參見圖8E)。此處，在形成n通道電晶體的情況中，添加例如磷(P)或砷(As)等雜質元素。之後，去除絕緣層，以及，形成金屬層122以覆蓋閘極電極層110a、側壁絕緣層118、成對的高濃度雜質區120a和120b、等等(請參見圖8E)。以例如蒸鍍法、濺射法、或旋轉塗敷法等各種形成方法，形成金屬層122。較佳的是，使用與包含於半導體區104中的半導體材料反應成為具有低電阻的金屬化合物的金屬材料，形成金屬層122。這些金屬材料的實施例包含鈦、鉭、鎢、鎳、鈷、及鉑。
接著，執行熱處理，以致於金屬層122與半導體材料反應。藉由此熱處理，形成與成對的高濃度雜質區120a和120b接觸之成對的金屬化合物區124a和124b。在多晶矽等用於閘極電極層110a的情況中，與金屬層122接觸的閘極電極層110a的部份也成為金屬化合物區。
關於熱處理，可以使用閃光燈照射。雖然，無需多言，可以使用另一熱處理方法，但是，在形成金屬化合物時，較佳使用可以在極短時間內達成熱處理的方法以增進化學反應的控制力。注意，藉由金屬材料與半導體材料的反應，形成金屬化合物區，所述金屬化合物區是具有充份增加的導電率之區域。金屬化合物區的形成適當地降低電阻及增加元件特徵。注意，在形成成對的金屬化合物區124a和124b之後，去除金屬層122。
接著，形成層間絕緣層126和層間絕緣層128以致於覆蓋上述步驟中形成的元件(請參見圖8G)。使用包含氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭等無機絕緣材料的材料，形成層間絕緣層126和128。或者，使用例如聚醯亞胺或丙稀酸等有機絕緣材料。雖然此處層間絕緣層具有包含層間絕緣層126和層間絕緣層128的雙層之結構，但是，層間絕緣層的結構不限於此。在形成層間絕緣層128之後，以CMP處理、蝕刻處理、等等，較佳平坦化層間絕緣層128的表面。
之後，在層間絕緣層中形成抵達成對的金屬化合物區124a和124b的開口，以及，在開口中形成源極電極層130a和汲極電極層130b(請參見圖8H)。以PVD法、CVD法、等等，在包含開口的區域中形成導電層，並且，以蝕刻處理或CMP處理來去除部份導電層，以致於形成源極電極層130a和汲極電極層130b。
較佳的是，源極電極層130a和汲極電極層130b形成為具有平坦表面。舉例而言，在包含開口的區域中形成鈦膜或氮化鈦膜的薄膜之後，形成鎢膜以填充開口。在該情況中，以CMP處理，去除鎢、鈦、或氮化鈦之不必要部份，以及，增進表面的平坦性。以此方式，包含源極電極層130a和汲極電極層130b的表面平坦化，因而在往後的步驟中有利地形成電極、佈線、絕緣層、半導體層、等等。
注意，此處僅顯示與金屬化合物區124a和124b接觸的源極電極層130a和汲極電極層130b；但是，在此步驟中，可以一起形成作為佈線的電極層(例如，圖7中的電極層130c)等等。對於用於形成源極電極層130a和汲極電極層130b的材料並無特別限定，可以使用各種不同的導電材料。舉例而言，可以使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等導電材料。
經由上述步驟，形成使用包含半導體材料的基板100形成的p通道電晶體160。在上述步驟之後，又形成電極、佈線、絕緣層、等等。當佈線具有包含層間絕緣層及導電層的堆疊結構之多層佈線結構時，提供高度集成的電路。此外，藉由類似於上述步驟的步驟，形成使用包含半導體材料的基板100形成的n通道電晶體。亦即，藉由使用例如磷(P)或砷(As)等雜質元素作為添加至上述步驟中的半導體區的雜質元素，形成n通道電晶體。
接著，參考圖9A至9G及圖10A至10D，說明在層間絕緣層128上之n通道電晶體164的製程。注意，圖9A至9G及圖10A至10D顯示在層間絕緣層128上不同的電極層、n通道電晶體164、等等的製程；因此，省略設在n通道電晶體164下方的p通道電晶體160等等。
首先，在層間絕緣層128、源極電極層130a、汲極電極層130b、及電極層130c上形成絕緣層132(請參見圖9A)。以PVD法、CVD法、等等，形成絕緣層132。使用包含例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭等無機絕緣材料的材料，形成絕緣層132。
接著，在絕緣層132中形成抵達源極電極層130a、汲極電極層130b、和電極層130c的開口。此時，也在稍後形成閘極電極層136d的區域中形成開口。然後，形成導電層134以填充開口(請參見圖9B)。以例如藉由使用掩罩的蝕刻等方法，形成開口。以藉由使用光罩的曝光等方法，形成掩罩。使用乾式蝕刻或濕式蝕刻作為蝕刻；慮及微製造，較佳使用乾式蝕刻。以PVD法、CVD法等膜形成方法，形成導電層134。用於導電層134的形成之材料為例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等導電材料、其合金、包含上述材料之例如氮化物等化合物、等等。
更具體而言，使用下述方法為例說明：在包含開口的區域中以PVD法形成鈦薄膜，以CVD法形成氮化鈦薄膜，以及形成鎢膜以填充開口。此處，以PVD法形成的鈦膜具有將介面處的氧化物膜去氧化以降低與下電極層(此處，源極電極層130a、汲極電極層130b、電極層130c、等等)的接觸電阻之功能。之後形成的氮化鈦膜具有抑制導電材料的擴散之障壁功能。此外，在形成鈦膜、氮化鈦膜、等等障壁膜之後，以電鍍法形成銅膜。
在形成導電層134之後，以蝕刻處理、CMP處理、等等，去除部份導電層134，以致於絕緣層132曝露；因此，形成電極層136a、電極層136b、電極層136c、及電極層136d(請參見圖9C)。注意，當藉由去除部份導電層134以形成電極層136a、電極層136b、電極層136c、及閘極電極層136d時，較佳的是形成平坦表面。藉由平坦化絕緣層132、電極層136a、電極層136b、電極層136c、及閘極電極層136d的表面，在往後的步驟中有利地形成電極、佈線、絕緣層、半導體層、等等。
接著，形成閘極絕緣層138以覆蓋絕緣層132、電極層136a、電極層136b、電極層136c、及閘極電極層136d(請參見圖9D)。以CVD法、濺射法、等等，形成閘極絕緣層138。此外，較佳形成閘極絕緣層138為包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鈦、等等。注意，閘極絕緣層138具有單層結構或堆疊層結構。舉例而言，以使用矽烷(SiH4 )、氧、及氮化物作為源氣體的電漿CVD方法，使用氧氮化矽，形成閘極絕緣層138。對於閘極絕緣層138的厚度並無特別限定。舉例而言，閘極絕緣層138形成至具有大於或等於10 nm且小於或等於500 nm的範圍中的厚度。在堆疊層結構的情況中，較佳的結構包含厚度大於或等於50 nm且小於或等於200 nm的第一閘極絕緣層以及厚度大於或等於5 nm且小於或等於300 nm的第二閘極絕緣層。
藉由去除雜質(高度純化的氧化物半導體)而取得的i型或實質上i型的氧化物半導體對於介面狀態密度或介面電荷極度敏感。因此，在此氧化物半導體用於氧化物半導體層的情況中，在氧化物半導體層與閘極絕緣層之間的介面是重要的因素。換言之，與高度純化的氧化物半導體層接觸的閘極絕緣層138需要具有高品質。
舉例而言，使用μ波(2.45 GHz)的高密度電漿CVD法較佳產生緻密及高品質的具有高耐受電壓之閘極絕緣層138。這是因為高度純化的氧化物半導體層與高品質閘極絕緣層之間的緊密接觸降低介面狀態密度及產生所需的介面品質。
無需多言，即使當使用高度純化的氧化物半導體層時，只要形成高品質絕緣層作為閘極絕緣層，可以使用例如濺射法或電漿CVD法等其它方法。使用膜形成後由熱處理修改膜品質或介面特徵的絕緣層。在任何情況中，形成具有有利的膜品質及降低與氧化物半導體層的介面能階密度以形成有利的介面之絕緣層作為閘極絕緣層138。
在2×106 V/cm下、在85℃中、12小時的閘極偏壓溫度測試(BT)中，假使雜質添加至氧化物半導體，由強力的電場(B：偏壓)及高溫(T：溫度)切割氧化物半導體的雜質與主要成份之間的鍵合，以及，所產生的懸浮鍵包含臨界電壓偏移(Vth )。
另一方面，當儘可多地去除氧化物半導體中的雜質時，特別是氫、水、等等，以致於與閘極絕緣層的介面具有有利的特徵時，可以取得對於BT測試穩定的電晶體。
接著，在閘極絕緣層138上形成氧化物半導體層以及氧化物半導體層由例如使用掩罩的蝕刻等方法處理，因此，形成島狀氧化物半導體層140(請參見圖9E)。
關於氧化物半導體層，使用以In-Ga-Zn-O為基礎的氧化物半導體膜、以In-Sn-Zn-O為基礎的氧化物半導體層、以In-Al-Zn-O為基礎的氧化物半導體層、以Sn-Ga-Zn-O為基礎的氧化物半導體、以Al-Ga-Zn-O為基礎的氧化物半導體層、以Sn-Al-Zn-O為基礎的氧化物半導體層、以In-Zn-O為基礎的氧化物半導體層、以Sn-Zn-O為基礎的氧化物半導體層、以Al-Zn-O為基礎的氧化物半導體層、以Zn-Mg-O為基礎的、以In-O為基礎的氧化物半導體層、以Sn-O為基礎的氧化物半導體層、或以Zn-O為基礎的氧化物半導體層。特別是，非晶氧化物半導體層是較佳的。在本實施例中，藉由使用以In-Ga-Zn-O為基礎的金屬氧化物靶，以濺射法形成非晶氧化物半導體層作為氧化物半導體層。添加矽至非晶氧化物半導體層，抑制層的晶化；因此，使用含有2 wt%至10 wt%的SiO2 之靶，形成氧化物半導體層。
關於用於以濺射法形成氧化物半導體層的標靶，使用含有氧化鋅作為主成份的金屬氧化物靶。或者，使用含有In、Ga、及Zn之金屬氧化物靶(In2 O3 ：Ga2 O3 ：ZnO=1:1:1(莫耳比)，In：Ga：Zn=1：1：0.5[原子比]之成份比)。關於含有In、Ga、及Zn之金屬氧化物靶，也可以使用In：Ga：Zn=1：1：0.5[原子比]之成份比的靶或是In：Ga：Zn=1：1：2[原子比]之成份比的靶。金屬氧化物靶的填充因數從90%至100%(含)，較佳為95%或更高(例如99.9%)。藉由使用具有高填充因數的金屬氧化物靶，形成緻密的氧化物半導體膜。
用於形成氧化物半導體層的較佳氛圍是稀有氣體(典型上為氬)氛圍、氧氛圍、或稀有氣體(典型上為氬)與氧的混合氛圍。具體而言，較佳使高純度氣體，其中，例如氫、水、羥基或氫化物等雜質被降低至約數ppm(較佳為約數ppb)。
在形成氧化物半導體層時，基板設置於降壓下的處理室中且基板溫度設定在100℃至600℃(含)，較佳200℃至400℃(含)。在加熱基板時沈積能夠降低氧化物半導體層中的雜質濃度。然後，將氫及濕氣被去除的濺射氣體導入餘留的濕氣已被去除的處理室中，藉由使用金屬氧化物作為靶，形成氧化物半導體層。為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在使用低溫泵以抽真空的處理室中，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物(較佳也去除含有碳原子的化合物)、等等，因而可以降低處理室中形成的絕緣層中的雜質濃度。
關於沈積條件的實施例，基板與靶之間的距離為100 mm、壓力0.6 Pa、直流(DC)電力為0.5 kW、以及沈積氛圍為氧氛圍(氧流量比例為100%)。注意，由於可以降低膜沈積時產生的粉末物質(也稱為粒子或灰塵)以及膜厚均勻，所以較佳使用脈衝式直流(DC)電源。氧化物半導體層的厚度為2 nm至200 nm(含)，較佳為5 nm至30 nm(含)。注意，適當的厚度視氧化物半導體材料而不同，以及，可以視材料而適當地設定厚度。
注意，在以濺射法形成氧化物半導體層之前，以反向濺射法較佳地去除附著於閘極絕緣層138的表面上的灰塵，在反向濺射中，導入氮氣以及產生電漿。反向濺射係一方法，其中，取代一般濺射中使離子撞擊濺射靶，使離子撞擊要處理的表面，以致於修改表面。使離子撞擊要處理的表面之方法包含在氬氛圍中將高電源施加至基板側上、以及在基板附近產生電漿。注意，可以使用氮氛圍、氦氛圍、氧氛圍或類似者以取代氬氛圍。
氧化物半導體膜的蝕刻可以是乾式蝕刻或濕式蝕刻。無需多言，可以結合及使用乾式蝕刻及濕式蝕刻。根據材料而適當地調整蝕刻條件(例如，蝕刻氣體、蝕刻劑、蝕刻時間、及溫度)，以致於氧化物半導體層被處理成所需形狀。
舉例而言，使用含氯的氣體(例如，氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、或四氯化碳(CCl4 )等以氯為基礎的氣體)作為用於乾式蝕刻的蝕刻氣體。或者，使用含有氟的氣體(例如，四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等以氟為基礎的氣體)；溴化氫(HBr)；氧(O2 )；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。
關於乾式蝕刻法，可以使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為了將層蝕刻成所需形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基板側上的電極之電力量、基板側上電極的溫度、等等)。
關於用於濕式蝕刻的蝕刻劑，使用例如磷酸、醋酸、及硝酸、等等的混合溶液。或者，可以使用例如ITO07N(由KANTO CHEMICAL Co.,INC.所製造的產品)等蝕刻劑。
接著，對氧化物半導體層較佳地執行第一熱處理。藉由第一熱處理，將氧化物半導體層脫水或脫氫。第一熱處理的溫度高於或等於300℃且低於或等於750℃，較佳高於或等於400℃且低於基板的應變點。舉例而言，基板被導入使用電阻式加熱元件等的電熱爐中，以及，在450℃下，在氮氛圍中，氧化物半導體層140受到熱處理一小時。在熱處理期間，氧化物半導體層140未曝露於空氣，以致於防止水及氫等進入。
注意，熱處理設備不限於電熱爐，可以是以例如受熱氣體等媒介所給予的熱傳導或熱輻射來加熱要處理的物品之設備。舉例而言，使用例如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備等快速熱退火(RTA)設備。LRTA設備是藉由例如鹵素燈、金屬鹵化物燈、氙電弧燈、碳電弧燈、高壓鈉燈、或高壓水銀燈等燈發射的光(電磁波)之輻射，將要處理的物體加熱。GRTA設備是使用高溫氣體之熱處理設備。關於氣體，使用不會與熱處理要處理的物體反應之惰性氣體，例如氮或例如氬等稀有氣體。
舉例而言，關於第一熱處理，如下所述般執行GRTA。將基板置於被加熱至650℃至700℃的高溫之惰性氣體中、將基板加熱數分鐘、以及將基板轉移及取出被加熱的惰性氣體。藉由GRTA，可以取得短時間的高溫熱處理。此外，GRTA是短時間的熱處理；因此，即使在高於基板的應變點之溫度條件下，仍可以使用GRTA。
注意，在含氮或稀有氣體(例如，氦、氖、或氬)作為主成份及未含有濕氣、氫、等等的氛圍中，較佳地執行第一熱處理。舉例而言，被導入至熱處理設備之氮或例如氦、氖、或氬等稀有氣體之純度大於或等於6N(99.9999%)，較佳大於或等於7N(99.99999%)(亦即，雜質濃度小於或等於1 ppm，較佳低於或等於0.1 ppm)。
在某些情況中，視第一熱處理的條件或氧化物半導體層的材料，將氧化物半導體層晶化至微晶膜或多晶膜。舉例而言，氧化物半導體層可以結晶變成具有90%或更高、或是80%或更高的結晶度之微晶半導體層。此外，在其它情況中，取決於第一熱處理的條件及氧化物半導體層的材料，氧化物半導體層可以變成未含結晶成份的非晶氧化物半導體膜。氧化物半導體層可以變成氧化物半導體膜。
氧化物半導體層可以成為微晶部份(具有大於或等於1 nm且小於或等於20 nm的粒徑，典型上大於或等於2 nm且低於或等於4 nm)存在於非晶氧化物半導體中(舉例而言，氧化物半導體層的表面)中之氧化物半導體層。
此外，藉由對齊非晶氧化物半導體中的微晶體，改變氧化物半導體的電特徵。舉例而言，在使用以In-Ga-Zn-O為基礎的金屬氧化物靶以形成氧化物半導體的情況中，形成具有電氣各向異性的In2 Ga2 ZnO7 的晶粒被對齊之微晶部份，因而改變氧化物半導體層的電特徵。
更具體而言，藉由對齊C軸在垂直於氧化物半導體層的表面之方向上的In2 Ga2 ZnO7 的晶粒，增加平行於氧化物半導體層的表面之方向上的導電率，以及，增加垂直於氧化物半導體層的表面之方向上的絕緣特性。此外，此微晶部份具有防止例如水或氫等雜質進入氧化物半導體層的功能。
注意，以GRTA加熱氧化物半導體層的表面，取得包含上述微晶部的氧化物半導體層。
對未被處理成島狀氧化物半導體層140的氧化物半導體層執行第一熱處理。在該情況中，在第一熱處理之後，自熱處理設備中取出基板並執行微影步驟。
注意，第一熱處理由於有效地將氧化物半導體層140脫水或脫氫，所以，也稱為脫水處理或脫氫處理。能夠在形成氧化物半導體層後、在氧化物半導體層140上堆疊源極和汲極電極層、或在源極和汲極電極層上形成保護絕緣層之後，執行此脫水處理或脫氫處理。可以執行多於一次的脫水處理或脫氫處理。
接著，形成源極電極層142a和汲極電極層142b至接觸氧化物半導體層140(請參見圖9F)。形成導電層以覆蓋氧化物半導體層140，然後，部份地蝕刻導電層，以致於形成源極電極層142a和汲極電極層142b。
以例如電漿CVD法或包含濺射法的PVD法，形成導電層。用於導電膜的材料實施例包含選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素、以及包含任何這些元素作為成份的合金。或者，使用選自錳、鎂、鋯、鈹、及釷的其中之一或更多種材料。又或者，使用鋁與選自下述的其中之一或更多個元素的結合作為材料：鈦、鉭、鎢、鉬、鉻、釹、及鈧。導電層可以具有單層結構或二或更多層的堆疊層結構。舉例而言，可為含有矽的鋁膜之單層結構、鈦膜堆疊於鋁膜上之雙層結構、鈦膜、鋁膜、及鈦膜依序堆疊的三層結構、等等。
此處，較佳以紫外光、KrF雷射光、或ArF雷射光用於產生蝕刻掩罩的曝光。
電晶體的通道長度(L)由源極電極層142a的下邊緣部份與汲極電極層142b的下邊緣部份之間的距離決定。在通道長度(L)短於25 nm的情況中，使用具有數奈米至數十奈米之極度短波長的極度紫外光，執行用於形成掩罩的曝光。使用極度紫外光的曝光造成高解析度及大聚焦深度。因此，稍後形成的電晶體的通道長度(L)是10 nm至1000 nm(含)，因此，電路的操作速度可以增加。
適當地調整用於導電層及氧化物半導體層140的材料，以致於在蝕刻導電層時不會去除氧化物半導體層140。在此步驟中，取決於材料及蝕刻條件，氧化物半導體層140被部份地蝕刻而成為具有溝槽(凹部)的氧化物半導體層。
在氧化物半導體層140與源極電極層142a之間或是在氧化物導體層140與源極電極層142b之間，形成氧化物導體層。能夠連續地形成要成為源極電極層142a和汲極電極層142b的金屬層和氧化物導體層(連續形成)。氧化物導體層作為源極區或汲極區。此氧化物導體層導致源極區或汲極區的電阻降低，因此取得電晶體的高速操作。
為了降低使用的掩罩數目及步驟，藉由使用多色調掩罩以形成光阻掩罩，以及藉由使用光阻掩罩，執行蝕刻，多色調掩罩是光透射過而具有多種強度的曝光掩罩。由於使用多色調掩罩形成的光阻掩具有複數厚度(步階狀)，以及又可藉由執行灰化以改變形狀，所以，在多個蝕刻步驟中使用光阻掩罩以提供不同的圖案。因此，藉由使用多色調掩罩，形成對應於至少二種的不同圖案之光阻掩罩。因此，降低曝光掩罩的數目，也降低對應的微影步驟之數目，因而實現製程簡化。
注意，在上述製程之後，較佳執行使用例如N2 O、N2 、或Ar等氣體之電漿處理。電漿處理去除附著至氧化物半導體層的曝露表面的水等等。在電漿處理中，使用氧及氬的混合氣體。
接著，形成與部份氧化物半導體層140接觸的保護絕緣層144而不會曝露於空氣(請參見圖9G)。
適當地使用例如濺射法等方法以形成保護絕緣層144，藉由此方法，防止例如水或氫等雜質進入保護絕緣層144。保護絕緣層144的厚度至少為1 nm或更厚。用於保護絕緣層144的材料實施例包含氧化矽膜、氮化矽、氧氮化矽膜、氮氧化矽。結構為單層結構或堆疊層結構。用於保護絕緣層144的沈積之基板溫度較佳高於或等於室溫且低於或等於300℃。用於沈積的氛圍較佳為稀有氣體(典型上為氮)、氧氛圍、或稀有氣體(典型上為氬)與氧的氛圍。
當氫含於保護絕緣層144中時，造成氫進入氧化物半導體層140或氫取出氧化物半導體層140中的氧，藉以使氧化物半導體層140的背通道側上的電阻降低，以致於可以形成寄生通道。因此，重要的是採用未使用氫的膜形成方法以形成含有儘可能少的氫之保護絕緣層144。
較佳的是，形成保護絕緣層144並去除餘留在處理室中的濕氣，以防止氫、羥基、或濕氣進入氧化物半導體層140及保護絕緣層144。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在使用低溫泵以抽真空的處理室中，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物、等等，因而可以降低處理室中形成的保護絕緣層144中的雜質濃度。
關於沈積保護絕緣層144的濺射氣體，較佳使用高純度氣體，其中，例如氫、濕氣、羥基或氫化物等雜質的濃度降低至約為數ppm(較佳為約數ppb)。
接著，在惰性氣體氛圍或氧氣氛圍中，較佳執行第二熱處理(較佳地，200℃至400℃(含)、更佳地，250℃至350℃(含))。舉例而言，在250℃下，在氮氛圍中執行第二熱處理一小時。第二熱處理降低電晶體的電特徵變異。
此外，在空氣中，在100℃至200℃(含)下執行熱處理一小時至30小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述溫度變化：加熱溫度從室溫增加至100℃至200℃(含)的溫度，然後降至室溫。此外，可以在形成保護絕緣層之前，在降壓下執行此熱處理。在降壓下，熱處理時間可以縮短。注意，可以執行此熱處理以取代第二熱處理，或是在第二熱處理之前、或第二熱處理之後等等，執行此熱處理。
接著，在保護絕緣層144上形成層間絕緣層146(請參見圖10A)。以PVD法、CVD法、等等形成層間絕緣層146。使用包含例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、或氧化鉭等無機絕緣材料的材料，形成層間絕緣層146。在形成層間絕緣層146之後，較佳的是以CMP、蝕刻、等等，平坦化層間絕緣層146的表面。
接著，在層間絕緣層146、保護絕緣層144、及閘極絕緣層138中形成抵達電極層136a、電極層136b、電極層136c、源極電極層142a、和汲極電極層142b的開口。然後，形成導電層148以致填充開口(請參見圖10B)。使用掩罩，以蝕刻形成開口。舉例而言，藉由使用光罩，以曝光形成掩罩。可以使用濕式蝕刻或乾式蝕刻作為蝕刻；慮及微製造，較佳使用乾式蝕刻。以例如PVD法或CVD法等沈積方法，形成導電層148。用於導電層148的材料實施例包含例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧等導電材料、以及任何這些材料的合金及化合物(例如，氮化物)。
具體而言，使用下述方法為例說明：在包含開口的區域中以PVD法形成鈦薄膜；以CVD法形成氮化鈦薄膜，以及形成鎢膜以填充開口。此處，以PVD法形成的鈦膜具有將介面處的氧化物膜去氧化以降低與下電極層(此處，電極層136a、電極層136C、源極電極層142a、以及汲極電極層142b)的接觸電阻之功能。之後形成的氮化鈦膜具有抑制導電材料的擴散之障壁功能。此外，在形成鈦膜、氮化鈦膜、等等障壁膜之後，以電鍍法形成銅膜。
在形成導電層148之後，以蝕刻處理、CMP處理、等等，去除部份導電層148，以致於層間絕緣層146曝露，以及，形成電極層150a、電極層150b、電極層150c、電極層150d及電極層150e(請參見圖10C)。注意，當藉由去除部份導電層148以形成電極層150a、電極層150b、電極層150c、電極層150d及電極層150e時，較佳的是形成平坦表面。藉由平坦化層間絕緣層146、電極層150a、電極層150b、電極層150c、電極層150d、及電極層150e的表面，在往後的步驟中有利地形成電極、佈線、絕緣層、半導體層、等等。
此外，形成絕緣層152，以及，在絕緣層152中形成抵達電極層150a、電極層150b、電極層150c、電極層150d、及電極層150e的開口。然後，形成導電層以致填充開口。之後，以蝕刻、CMP、等等，去除部份導電層，以致於絕緣層152曝露，以及，形成電極層154a、電極層154b、電極層154c、及電極層150d(請參見圖10D)。此步驟類似於形成電極層150a等的步驟；因此，省略詳細說明。
當以上述方式製造n通道電晶體164時，氧化物半導體層140的氫濃度低於5×1019 (原子/cm3 )，以及，降低n通道電晶體164的漏電流。在實施例1至4中所述的半導體裝置中使用具有優良特徵的n通道電晶體164，因而降低半導體裝置的待機電力。
[修改實例]
圖11、圖12A及12B、圖13A和13B、及圖14A和14B顯示n通道電晶體164的結構之修改實例。亦即，p通道電晶體160的結構與上述相同。
圖11顯示具有一結構的n通道電晶體164的實例，在所述結構中，閘極電極層136d設於氧化物半導體層140之下，以及，源極電極層142a和汲極電極層142b與氧化物半導體層140的底表面接觸。
圖11中的結構與圖7中的結構之最大差異在於氧化物半導體層140連接至源極和汲極電極層142a和142b之位置。亦即，圖7中的結構中氧化物半導體層140的上表面接觸源極和汲極電極層142a和142b，而圖11中的結構中氧化物半導體層140的底表面接觸源極和汲極電極層142a和142b。此外，接觸位置的差異造成其它電極層、絕緣層、等等的不同配置。每一個元件的細節與圖7中所示相同。
具體而言，圖11中所示的n通道電晶體164包含設於層間絕緣層128上的閘極電極層136d，設於閘極電極層136d上的閘極絕緣層138，設於閘極絕緣層138上的源極和汲極電極層142a和142b，以及，接觸源極和汲極電極層142a和142b的上表面之氧化物半導體層140。此外，在n通道電晶體164上，保護絕緣層144設置成覆蓋氧化物半導體層140。
圖12A及12B均顯示n通道電晶體164，其中，閘極電極層136d設於氧化物半導體層140之上。圖12A顯示一結構實施例，其中，源極和汲極電極層142a和142b與氧化物半導體層140的底表面接觸。圖12B顯示一結構實施例，其中，源極和汲極電極層142a和142b與氧化物半導體層140的上表面接觸。
圖12A和圖12B中的結構與圖7及圖11中的結構之最大差異在於閘極電極層136d置於氧化物半導體層140之上。此外，圖12A中的結構與圖12B中的結構之最大差異在於源極和汲極電極層142a和142b接觸氧化物半導體層140的底表面或上表面。此外，這些差異造成其它電極層、絕緣層、等等的不同配置。每一個元件的細節與圖7等中所示的相同。
具體而言，圖12A中所示的n通道電晶體164包含設於層間絕緣層128上的源極和汲極電極層142a和142b、接觸源極和汲極電極層142a和142b的上表面之氧化物半導體層140、設於氧化物半導體層140上的閘極絕緣層138、及在與氧化物半導體層140重疊的區域中設於閘極絕緣層138上的閘極電極層136d。
圖12B中所示的n通道電晶體164包含設於層間絕緣層128上的氧化物半導體層140、設置成接觸氧化物半導體層140的上表面之源極和汲極電極層142a和142b、設於氧化物半導體層140和源極及汲極電極層142a和142b上的閘極絕緣層138、及在與氧化物半導體層140重疊的區域中設於閘極絕緣層138上的閘極電極層136d。
注意，在圖12A及12B的結構中，有時從圖7等中的結構中省略元件(例如，電極層150a或電極層154a)。在此情況中，取得例如製程簡化等二次功效。無需多言，也可以從圖7等中的結構中省略非必要的元件。
圖13A及13B均顯示元件尺寸相當大且閘極電極層136d設於氧化物半導體層140下方的情況之n通道電晶體164。在此情況中，對於表面平坦度及覆蓋度的需求相當溫和，以致於無需形成要嵌入於絕緣層中的佈線、電極、等等。舉例而言，在形成導電層後，藉由圖案化以形成閘極電極層136d等等。
圖13A中的結構與圖13B中的結構之最大差異在於源極和汲極電極層142a和142b接觸氧化物半導體層140的底表面或上表面。此外，這些差異造成其它電極層、絕緣層、等等的不同配置。每一個元件的細節與圖7等中所示的相同。
具體而言，圖13A中所示的n通道電晶體164包含設於層間絕緣層128上的閘極電極層136d、設於閘極電極層136d上的閘極絕緣層138、設於閘極絕緣層138上的源極和汲極電極層142a和142b、以及接觸源極和汲極電極層142a和142b的上表面之氧化物半導體層140。
此外，圖13B中所示的n通道電晶體164包含設於層間絕緣層128上的閘極電極層136d、設於閘極電極層136d上的閘極絕緣層138、設於閘極絕緣層138上而與閘極電極層136d重疊的氧化物半導體層140、以及設置成接觸氧化物半導體層140的上表面之源極和汲極電極層142a和142b。
注意，也在圖13A及13B的結構中，從圖7等中的結構中省略元件。也在此情況中，取得例如製程簡化等二次功效。
圖14A及14B均顯示元件尺寸相當大且閘極電極層136d設於氧化物半導體層140上的情況之n通道電晶體164。也在此情況中，對於表面平坦度及覆蓋度的需求相當溫和，以致於無需形成要嵌入於絕緣層中的佈線、電極、等等。舉例而言，在形成導電層後，藉由圖案化以形成閘極電極層136d等等。
圖14A中的結構與圖14B中的結構之最大差異在於源極和汲極電極層142a和142b接觸氧化物半導體層140的底表面或上表面。此外，這些差異造成其它電極層、絕緣層、等等的不同配置。每一個元件的細節與圖7等中所示的相同。
具體而言，圖14A中所示的n通道電晶體164包含設於層間絕緣層128上的源極和汲極電極層142a和142b、接觸源極和汲極電極層142a和142b的上表面之氧化物半導體層140、設於氧化物半導體層140以及源極和汲極電極層142a和142b上的閘極絕緣層138、及設於閘極絕緣層138上而與氧化物半導體層140重疊的閘極絕緣層138。
圖14B中所示的n通道電晶體164包含設於層間絕緣層128上的氧化物半導體層140、設置成接觸氧化物半導體層140的上表面之源極和汲極電極層142a和142b、設於源極及汲極電極層142a和142b和氧化物半導體層140上的閘極絕緣層138、及在與氧化物半導體層140重疊的區域中設於閘極絕緣層138上的閘極電極層136d。
注意，也在圖14A及14B的結構中，從圖7等中的結構中省略元件。也在此情況中，取得例如製程簡化等二次功效。
在本實施例中，說明n通道電晶體164形成於p通道電晶體160上至具有堆疊結構的實施例；但是，p通道電晶體160及n通道電晶體164的結構不限於上述。舉例而言，p通道電晶體160及n通道電晶體164形成於相同的平坦表面上。此外，可以使用p通道電晶體160及n通道電晶體164彼此重疊的結構。
上述n通道電晶體164應用至包含於實施例1至4中所述的半導體裝置中的n通道電晶體，因而抑制待機狀態時電池的放電。亦即，半導體裝置的待機電力降低。此外，當抑制待機狀態的電池放電時，半導體裝置具有長壽命。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例6)
在本實施例中，說明包含實施例1至4中任一實施例中所述的半導體裝置中的電晶體的實例。具體而言，說明使用氧化物半導體形成通道形成區的電晶體之實例。
將參考圖15A和15B及圖16A至16E，說明本實施例之電晶體及其製造步驟之實例。
圖15A及15B分別顯示電晶體的平面結構實施例及剖面結構實例。圖15A及15B中所示的電晶體460具有頂部閘極結構。
圖15A是頂部閘極型電晶體460的平面視圖，圖15B是圖15A中的D1-D2剖面視圖。
電晶體460包含設於具有絕緣表面的基板450上的絕緣層457、源極或汲極電極層465a(465a1和465a2)、氧化物半導體層462、源極或汲極電極層465b、佈線層468、閘極絕緣層452、及閘極電極層461(461a和461b)。源極或汲極電極層465a(465a1和465a2)經由佈線層468而電連接至佈線層464。雖然未顯示，但是，源極或汲極電極層465b也電連接至設在閘極絕緣層452中的開口中的佈線層。
於下，將參考圖16A至16E，說明在基板450上製造電晶體460的製程。
首先，在具有絕緣表面的基板450上形成作為基底膜的絕緣層457。
在本實施例中，以濺射法形成氧化矽層作為絕緣層457。基板450轉移至處理室，將含有高純度氧及已去除氫和濕氣的濺射氣體導入其中，以及，使用矽標靶或石英(較佳是合成石英)，以致於在基板450上形成氧化矽層作為絕緣層457。關於濺射氣體，使用氧氣或氧與氬的混合氣體。
舉例而言，在下述條件下，使用RF濺射，形成氧化矽層：濺射氣體的純度為6N(99.9999%)；使用石英(較佳為合成石英)；基板溫度是108℃、基板與標靶之間的距離(T-S距離)是60 mm；壓力是0.4 Pa；高頻功率是1.5Kw；氛圍是含氧及氬(氧對氬的流量比是1:1(流速均為25 sccm))的氛圍。氧化矽的厚度是100 nm。注意，當形成氧化矽膜時，可以使用矽標靶取代石英(較佳為合成石英)作為標靶。
在此情況中，較佳的是，形成絕緣層457並去除餘留在處理室中的濕氣。這是為了防止氫、羥基、或濕氣被含於絕緣層457中。在使用低溫泵抽真空的處理室中，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物、等等，因而可以降低處理室中形成的絕緣層457中的雜質濃度。
用於絕緣層457形成的濺射氣體，較佳為高純度氣體，其中，例如氫、水、羥基或氫化物等雜質濃度降低至約為數ppm或是約數ppb。
此外，絕緣層457可以具有堆疊層結構，其中，舉例而言，從基板450側上依序地堆疊例如氮化矽層、氮氧化矽層、氮化鋁層、或氮氧化鋁層等氮化物絕緣層及氧化物絕緣層。
舉例而言，含有高純度氮及已去除氫和濕氣的濺射氣體被導入至氧化矽層與基板之間，以及，使用矽標靶，因而形成氮化矽層。也在此情況中，以類似於氧化矽層的形成方式，較佳形成氮化矽層並去除餘留在處理室中的濕氮。
接著，在絕緣層457上形成導電膜，在第一微影步驟中，於導電膜上形成光阻掩罩，執行選擇性蝕刻，以致於形成源極或汲極電極層465a1和465a2。然後，去除光阻掩罩(請參見圖16A)。在剖面中，似乎源極或汲極電極層465a1和465a2宛如被分割；但是，源極或汲極電極層465a1和465a2是連續膜。注意，由於能增進堆疊於其上的閘極絕緣層的覆蓋度，所以，源極電極層和汲極電極層465a1和465a2在端部具有推拔狀。
關於源極或汲極電極層465a1和465a2的材料，使用選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素、含有上述元素中的任何元素作為成份的合金、含有任何這些元素的組合之合金膜、等等。此外，可以使用選自錳、鎂、鋯、鈹、及釷的其中之一或更多種材料。金屬導電膜可以具有單層結構或二或更多層的堆疊層結構。舉例而言，可為含有矽的鋁膜之單層結構、鋁膜及堆疊於其上之鈦膜的二層結構、依序堆疊的鈦膜、鋁膜、及鈦膜的三層結構。或者，含有鋁(Al)與選自下述的其中之一或更多個元素結合之膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)。
在本實施例中，以濺射法形成厚度150 nm的鈦膜用於源極或汲極電極層465a1和465a2。
接著，在絕緣層457和源極或汲極電極層465a1和465a2上，形成厚度2 nm至200 nm(含)的氧化物半導體膜。
接著，在第二微影步驟中，將氧化物半導體膜處理成島狀氧化物半導體層462(請參見圖16B)。在本實施例中，使用以In-Ga-Zn-O為基礎的金屬氧化物靶，以濺射法形成氧化物半導體膜。
將基板固持於保持在保持降壓狀態的處理室中，將氫及濕氣被去除的濺射氣體導入處理室中並去除餘留於其中的濕氣，因而藉由使用金屬氧化物作為標靶，在基板450上形成氧化物半導體膜。為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的處理室中，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物(較佳地，也含有碳原子的化合物)、等等，因而可以降低處理室中形成的氧化物半導體膜中的雜質濃度。當形成氧化物半導體膜時，將基板加熱。
用於形成氧化物半導體膜的濺射氣體較佳為高純度氣體，其中，例如氫、濕氣、羥基或氫化物等雜質濃度降低至約為數ppm或是約數ppb。
沈積條件的實施例如下所述：基板溫度為室溫、基板與標靶之間的距離為60 mm、壓力0.4 Pa、直流(DC)電力為0.5 kW、以及氛圍為含氧及氬(氧對氬的流速比為15 sccm：30 sccm)的氛圍。注意，當使用脈衝式直流(DC)電源時，可以降低膜沈積時產生的粉末物質(也稱為粒子或灰塵)，以及膜厚均勻。氧化物半導體膜的厚度較佳為5 nm至30 nm(含)。注意，適當的厚度視氧化物半導體材料而不同，以及，可以視材料而適當地設定厚度。
在本實施例中，使用磷酸、醋酸、及硝酸的混合溶液作為蝕刻劑，以濕式蝕刻方法，將氧化物半導體膜處理成島狀氧化物半導體層462。
在本實施例中，氧化物半導體層462受到第一熱處理。第一熱處理的溫度高於或等於400℃且低於或等於750℃，較佳高於或等於400℃且低於基板的應變點。此處，將基板置於熱處理設備其中之一的電熱爐中，並且，在450℃下，在氮氛圍中，對氧化物半導體層執行熱處理一小時，且氧化物半導體層未曝露於空氣，以致於防止濕氣及氫進入氧化物半導體層；如此取得氧化物半導體層。藉由此第一熱處理，將氧化物半導體層462脫氫或脫水。
注意，熱處理設備不限於電熱爐，可以是設有使用來自例如電阻式加熱元件等加熱元件之熱傳導或熱輻射以將要處理的物品加熱之裝置的設備。舉例而言，使用例如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備等快速熱退火(RTA)設備。舉例而言，關於第一熱處理，執行GRTA，藉由GRTA，將基板移入被加熱至高達650℃至700℃的高溫之惰性氣體、將基板加熱數分鐘、以及將基板移出被加熱至高溫的惰性氣體。藉由GRTA，可以取得短時間的高溫熱處理。
注意，在第一熱處理中，較佳的是，氮或例如氦、氖、或氬等稀有氣體中未含有水、氫、等等。較佳的是被導入至熱處理設備之氮或例如氦、氖、或氬等稀有氣體之純度設定為6N(99.9999%)或更高，較佳為7N(99.99999%)或更高(亦即，雜質濃度為1 ppm或更低，較佳為0.1 ppm或更低)。
在某些情況中，視第一熱處理的條件或氧化物半導體層的材料，將氧化物半導體層晶化至微晶膜或多晶膜。
對未被處理成島狀氧化物半導體層之氧化物半導體膜執行氧化物半導體層的第一熱處理。在該情況中，在第一熱處理後，從加熱設備取出基板，然後，執行微影步驟。
在下述任何時機執行氧化物半導體層的脫水或脫氫熱處理：在形成氧化物半導體層之後；在氧化物半導體層上形成源極電極和汲極電極之後；以及，在源極電極和汲極電極上形成閘極絕緣層之後。
接著，在絕緣層457及氧化物半導體層462之上形成導電膜。在第三微影步驟中，在導電膜上形成光阻掩罩，執行選擇性蝕刻，以致於形成源極或汲極電極層465b及佈線層468。然後去除光阻掩罩(請參見圖16C)。
在本實施例中，以濺射法形成厚度150 nm的鈦膜用於源極或汲極電極層465b以及佈線層468。在本實施例中，以相同的鈦膜用於源極和汲極電極層465a1和465a2以及源極或汲極電極層465b；因此，未取得源極或汲極電極層465a1和465a2相對於源極或汲極電極層465b的蝕刻選擇性。為了當源極或汲極電極層465b被蝕刻時防止源極或汲極電極層465a1和465a2被蝕刻，將佈線層468設於未由氧化物半導體層462覆蓋的部份源極或汲極電極層465a2上。在蝕刻步驟中具有高選擇性的不同材料用於源極或汲極電極層465a1和465a2以及源極或汲極電極層465b的情況中，無需設置蝕刻時保護源極或汲極電極層465a2之佈線層468。
注意，適當地調整材料及蝕刻條件，以致於當導電膜被蝕刻時氧化物半導體層462不會被去除。
在本實施例中，使用鈦膜作為導電層，用以In-Ga-Zn-O為基礎的氧化物半導體使用於氧化物半導體層462，以及使用過氧化銨溶液(氨、水、及過氧化氫溶液)作為蝕刻劑。
注意，在第三微影步驟中，僅有部份氧化物半導體層462被蝕刻，因此，在某些情況中，形成具有溝槽(凹部)的氧化物半導體層。以噴墨法形成用於形成用於形成源極或汲極電極層465b以及佈線層468之光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因此，可以降低製造成本。
接著，在絕緣層457、氧化物半導體層462、源極或汲極電極層465a1和465a2、源極或汲極電極層465b、及佈線層468上形成閘極絕緣層452。
閘極絕緣層452是使用以電漿CVD法、濺射法、等等形成的氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、及氧化鋁層中的任意層形成的單層或堆疊層。為了防止閘極絕緣層452含有大量的氫，以濺射法較佳形成閘極絕緣層452。在以濺射法形成氧化矽膜的情況中，使用矽靶或石英靶作為靶，使用氧或氧及氬的混合氣體作為濺射氣體。
閘極絕緣層452具有一結構，其中，氧化矽層和氮化矽層從源極或汲極電極層465a1和465a2以及源極或汲極電極層465b側堆疊。在本實施例中，在下述條件下，以RF濺射法形成厚度100 nm的氧化矽層：壓力0.4 Pa；高頻功率為1.5 kW；氛圍是含氧及氬(氧對氬的流速比為1:1(流速均為25 sccm)的氛圍。
接著，在第四微影步驟中，形成光阻掩罩，以及，執行選擇性蝕刻以去除部份閘極絕緣層452，以致於形成抵達佈線層468的開口423(請參見圖16D)。雖然未顯示，但是，在形成開口423時，可以形成抵達源極或汲極電極層465b的開口。在本實施例中，在進一步堆疊層間絕緣層之後形成抵達源極或汲極電極層465b的開口，以及，在開口中形成用於電連接的佈線層。
然後，在閘極絕緣層452上和開口423中形成導電膜之後，在第五微影步驟中，形成閘極電極層461(461a和461b)及佈線層464。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因此，可以降低製造成本。
此外，使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、及鈧等金屬材料中的任何材料或含有任何這些材料作為主成份之合金材料，將閘極電極層461(461a和461b)、及佈線層464形成為單層結構或堆疊層結構。
在本實施例中，以濺射法形成150 nm厚的鈦膜用於閘極電極層461(461a和461b)及佈線層464。
接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(舉例而言，200℃至400℃(含)，較佳地，250℃至350℃(含))。在本實施例中，在250℃下，在氮氛圍中執行第二熱處理一小時。在電晶體460上形成保護絕緣層或平坦化絕緣層之後，執行第二熱處理。
此外，在空氣中，在100℃至200℃(含)下執行熱處理一小時至30小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述溫度變化：加熱溫度從室溫增加至100℃至200℃(含)的溫度，然後降至室溫。此外，可以在形成氧化物絕緣層之前，在降壓下執行此熱處理。在降壓下，熱處理時間可以縮短。
經由上述製程，形成電晶體460，電晶體460包含氫、濕氣、氫化物、或氫氧化物的濃度降低之氧化物半導體層462(請參見圖16E)。
在電晶體460上設置保護絕緣層或用於平坦化的平坦化絕緣層。雖然未顯示，在閘極絕緣層452及保護絕緣層或平坦化絕緣層中形成抵達源極或汲極電極層465b的開口，以及，在開口中形成電連接至源極或汲極電極層465b的佈線層。
在形成氧化物半導體膜時，如上所述般去除餘留在反應氛圍中的濕氣，因而降低氧化物半導體膜中的氫及氫化物的濃度。因此，將氧化物半導體膜穩定。
上述電晶體應用至包含於實施例1至4中所述的半導體裝置中，因而抑制待機狀態時電池的放電。亦即，降低半導體的待機電力。此外，當待機狀態時抑制電池放電時，半導體裝置具有長壽命。
此外，使用本實施例中的電晶體作為包含於實施例1至4中的半導體裝置中的電晶體，因而縮減製程、增進產能、及降低製造成本。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例7)
在本實施例中，將說明包含於實施例1至4中所述的任何半導體裝置中的電晶體的實例。具體而言，將說明使用氧化物半導體形成通道形成區的電晶體之實例。
將參考圖17A至17E，說明本實施例的電晶體實例及其製造方法。
圖17A至17E顯示電晶體的剖面結構的實例。圖17E中所示的電晶體390具有底部閘極型電晶體，也稱為逆交錯電晶體。
雖然使用單閘極電晶體來說明電晶體309；但是，於需要時，形成包含多個通道形成區之多閘極電晶體。
於下，將參考圖17A至17E，說明在基板394上製造電晶體390之製程。
首先，在具有絕緣表面的基板394上形成導電膜，然後，在第一微影步驟中形成閘極電極層391。由於能夠增進堆疊於其上的閘極絕緣層的覆蓋度，所以，形成的閘極電極層391的端部較佳具有推拔狀。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因此，製造成本降低。
雖然對於作為具有絕緣表面的基板394之基板並無特別限定，但是，基板需要至少對往後執行的熱處理具有足夠的抗熱性。使用硼矽酸鋇玻璃、硼矽酸鋁玻璃等形成的玻璃基板。
在往後執行的熱處理的溫度高的情況中，較佳使用應變點等於或高於730℃的玻璃基板。關於玻璃基板，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃等玻璃材料。注意，當玻璃基板含有的氧化鋇(BaO)的量比氧化硼(Ba2 O3 )量多時，取得具有抗熱性的更實用之玻璃基板。因此，較佳使用含有的BaO比B2 O3 多的玻璃基板。
注意，可以使用例如陶瓷基板、石英基板、或藍寶石基板等絕緣體形成的基板作為上述玻璃基板。或者，可以使用結晶的玻璃基板等等。又或者，適當地使用塑膠基板等等。
作為基底膜的絕緣膜可以設於基板394與閘極電極層391之間。基底膜具有防止雜質元素從基板394擴散的功能，以及，可以形成為具有包含選自氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜的其中之一或更多個膜的單層結構或堆疊層結構。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料或含有任何這些材料作為主成份之合金材料，將閘極電極層391形成為具有單層或堆疊層。
舉例而言，關於閘極電極層391的雙層結構，下述結構是較佳的：鉬層堆疊於鋁層上之雙層結構、鉬層堆疊於銅層上之雙層結構、氮化鈦層或氮化鉭層堆疊於銅層上之雙層結構、氮化鈦層及鉬層堆疊之雙層結構、或氮化鎢層及鎢層堆疊的雙層結構。或者，較佳使用三層結構，其中，鎢層或氮化鎢層、鋁矽合金層或鋁鈦合金層、以及氮化鈦層或鈦層堆疊。注意，使用透光導電膜，形成閘極電極層。關於透光導電膜的實施例可為透光導電氧化物等等。
接著，在閘極電極層391上形成閘極絕緣層397。
以電漿CVD法、濺射法、等等，使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層、及氧化鋁層的其中之一或更多，將閘極絕緣層形成為具有單層結構或堆疊層結構。為了防止閘極絕緣層397含有大量的氫，所以，以濺射法較佳形成閘極絕緣層397。舉例而言，在以濺射法形成氧化矽膜的情況中，使用矽靶或石英靶作為靶，以及，使用氧或氧及氬的混合氣體作為濺射氣體。
閘極絕緣層397具有一結構，其中，氮化矽層及氧化矽層從閘極電極層391側堆疊。舉例而言，以濺射法形成厚度在50 nm至200 nm(含)的氮化矽層(SiNy (y>0))作為第一閘極絕緣層，以及，厚度在5 nm至300 nm(含)的氧化矽層(SiOx (x>0))堆疊於第一閘極絕緣層上作為第二閘極絕緣層，而形成閘極絕緣層。
此外，為了在閘極絕緣層397及氧化物半導體膜393中含有儘可能少的氫、羥基、或濕氣，較佳的是，在濺射設備的預熱室中，將閘極絕緣層391形成於上的基板394或是閘極絕緣層391形成於上後的基板394預熱，以作為膜形成的前置處理，以致於被吸附於基板394上的例如氫或濕氣等雜質被消除及去除，然後執行抽真空。注意，預熱溫度高於或等於100℃且低於或等於400℃，較佳高於或等於150℃且低於或等於300℃。關於設置用於預熱室的抽真空單元，較佳使用低溫泵。注意，此預熱處理可以省略。此外，對處於形成氧化物絕緣層396之前形成源極電極層395a和汲極電極層395b的狀態之基板394類似地執行此預熱處理。
然後，在閘極絕緣層397上形成厚度2 nm至200 nm(含)的氧化物半導體膜393(請參見圖17A)。
注意，在以濺射法形成氧化物半導體膜393之前，以反向濺射法較佳地去除閘極絕緣層397的表面上的灰塵，在反向濺射中，導入氬氣及產生電漿。反向濺射係一方法，其中，未施加電壓至靶側，在氬氛圍中，使用RF電源以施加電壓基板側，以在基板附近產生電漿，以修改表面。注意，可以使用氮氛圍、氦氛圍、氧氛圍或類似者以取代氬氛圍。
以濺射法形成氧化物半導體膜393。使用以In-Ga-Zn-O為基礎的氧化物半導體、以In-Sn-Zn-O為基礎的氧化物半導體、以In-Al-Zn-O為基礎的氧化物半導體、以Sn-Ga-Zn-O為基礎的氧化物半導體、以Al-Ga-Zn-O為基礎的氧化物半導體、以Sn-Al-Zn-O為基礎的氧化物半導體、以In-Zn-O為基礎的氧化物半導體、以Sn-Zn-O為基礎的氧化物半導體、以Al-Zn-O為基礎的氧化物半導體、以In-O為基礎的氧化物半導體、以Sn-O為基礎的氧化物半導體、或以Zn-O為基礎的氧化物半導體，形成氧化物半導體膜393。在本實施例中，使用以In-Ga-Zn-O為基礎的金屬氧化物靶，以濺射法形成氧化物半導體膜393。此外，在稀有氣體氛圍(典型上為氬)、氧氛圍、或稀有氣體(典型上為氬)及氧的混合氛圍中，以濺射法，形成氧化物半導體膜393。在使用濺射法的情況中，使用包含2 wt%至10 wt%(含)的靶，執行沈積。
關於用於以濺射法形成氧化物半導體膜393的靶，使用含有氧化鋅作為主成份的用於膜之金屬氧化物靶。關於金屬氧化物靶之另一實施例，使用含有In、Ga、及Zn之金屬氧化物靶(成份比是In2 O3 ：Ga2 O3 ：ZnO=1:1:1(莫耳比)，In：Ga：Zn=1:1:0.5(原子比))。關於包含In、Ga、及Zn之金屬氧化物靶，也可以使用具有In：Ga：Zn=1:1:1(原子比)的成份比之靶或是具有In：Ga：Zn=1:1:2(原子比)的成份比之靶。金屬氧化物靶的填充因數從90%至100%(含)，較佳從95%至99.9%(含)。藉由使用具有高填充因數的金屬氧化物靶，形成緻密的氧化物半導體膜。
將基板固持在維持降壓狀態的處理室中並將基板加熱至高於或等於室溫且低於400℃。然後，將氫及濕氣被去除的濺射氣體導入處理室中並去除餘留在處理室中的濕氣，以及，使用金屬氧化物作為靶，在基板394上形成氧化物半導體膜393。為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的處理室中，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物(較佳也去除含有碳原子的化合物)、等等，因而降低處理室中形成的氧化物半導體膜中的雜質濃度。藉由使用濺射法的膜形成並使用低溫泵去除餘留在處理室中的濕氣，在形成氧化物半導體膜393時的基板溫度高於或等於室溫且低於400℃。
關於沈積條件的實施例，基板與標靶之間的距離為100 mm、壓力0.6 Pa、直流(DC)電力為0.5 kW、以及氛圍為氧氛圍(氧流量比例為100%)。注意，由於脈衝式直流(DC)電源能降低膜沈積時產生的粉末物質(也稱為粒子或灰塵)，以及厚度均勻，所以，較佳使用脈衝式直流(DC)電源。氧化物半導體膜的厚度較佳為5 nm至30 nm(含)。注意，適當的厚度視氧化物半導體材料而不同，並且，可以視材料而適當地設定厚度。
濺射法的實施例包含以高頻電源用於濺射電源的RF濺射法、DC濺射法、以及使用以脈衝式施加偏壓的脈衝式DC濺射法。在形成絕緣膜的情況中，主要使用RF濺射法，在形成金屬膜的情況中，主要使用DC濺射法。
此外，也可以使用多源濺射設備，其中，設置複數個不同材料的靶。藉由多源濺射設備，在相同腔室中形成堆疊的不同材料膜，或者，在相同腔室中，同時藉由放電而形成具有多種材料的膜。
或者，可以使用在腔室內設有磁系統且用於磁控管濺射法的濺射設備、或是使用微波產生的電漿而未使用輝光放電之用於ECR濺射法的濺射設備。
此外，關於使用濺射法的沈積法，可以使用反應濺射法及偏壓濺射法，在反應濺射法中，靶材物質及濺射氣體成份在沈積期間彼此化學地反應以形成其薄的化合物膜，在偏壓濺射法中，在沈積期間，電壓也施加至基板。
接著，在第二微影步驟中，將氧化物半導體膜處理成島狀氧化物半導體層399(請參見圖17B)。注意，以噴墨法形成用於形成島狀氧化物半導體層399的光阻掩罩。藉由噴墨法之光阻掩罩的形成不需要光罩；因此，製造成本降低。
在接觸孔形成於閘極絕緣層397中的情況中，在形成氧化物半導體層399時執行其步驟。
可以使用乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻等二者，以執行氧化物半導體膜393的蝕刻。
關於用於乾式蝕刻的蝕刻氣體，較佳使用含氯的氣體(例如，氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )、或四氯化碳(CCl4 )等以氯為基礎的氣體)。
或者，可以使用含有氟的氣體(例如，四氟化碳(CF4 )、氟化硫(SF6 )、氟化氮(NF3 )、或三氟甲烷(CHF3 )等以氟為基礎的氣體)；溴化氫(HBr)；氧(O2 )；這些氣體中任何添加例如氦(He)或氬(Ar)等稀有氣體之氣體；等等。
關於乾式蝕刻法，使用平行板RIE(反應離子蝕刻)法或ICP(感應耦合電漿)蝕刻法。為將層蝕刻成所需形狀，適當地調整蝕刻條件(施加至線圈狀電極的電力量、施加至基板側上的電極之電力量、基板側上電極的溫度、等等)。
關於用於濕式蝕刻的蝕刻劑，使用例如磷酸、醋酸、及硝酸、等等的混合溶液。或者，可以使用ITO07N(由KANTO CHEMICAL Co.,INC.所製造)。
藉由清洗，將濕式蝕刻後的蝕刻劑與蝕刻掉的材料一起去除。包含蝕刻劑及蝕刻掉的材料之廢液可以被純化及材料可以再使用。當從蝕刻後的廢液中收集及再使用包含於氧化物半導體層中例如銦等材料時，可以有效地使用資源及降低成本。
視材料而適當地調整蝕刻條件(例如，蝕刻劑、蝕刻時間、及溫度)，以致於材料可以被蝕刻成所需形狀。
注意，在後續步驟中形成導電膜之前，較佳的是藉由執行反向濺射，以去除附著至氧化物半導體層399和閘極絕緣層397的表面之光阻餘留物。
接著，在閘極絕緣層397和氧化物半導體層399上形成導電膜。以濺射法或真空蒸鍍法，形成導電膜。關於導電膜的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素、含有任何這些元素的合金、含有任何這些元素結合的合金膜、等等。此外，可以使用選自錳、鎂、鋯、鈹、及釷的其中之一或更多種材料。金屬導電膜可以具有單層結構或二或更多層的堆疊層結構。舉例而言，可為含有矽的鋁膜之單層結構、鋁膜及堆疊於其上的鈦膜之雙層結構；鈦膜、鋁膜、及鈦膜依序堆疊的三層結構、等等。或者，可以使用含有鋁(Al)與選自下述的其中之一或更多個元素結合之膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)。
在第三微影步驟中，在導電膜上形成光阻掩罩，以及，執行選擇性蝕刻，以致於形成源極電極層395a和汲極電極層395b。然後，去除光阻掩罩(請參見圖17C)。
在第三微影步驟中，以紫外光、KrF雷射光、或ArF雷射光用於形成光阻掩罩的曝光。稍後形成的電晶體的通道長度(L)由氧化物半導體層399上彼此相鄰之源極電極層的下邊緣部份和汲極電極層的下邊緣部份之間的距離決定。在通道長度(L)小於25 nm的情況中，使用具有數奈米至數十奈米之極度短波長的極度紫外光，執行第三微影步驟中用於形成掩罩的曝光。使用極度紫外光的曝光造成高解析度及大的聚焦深度。因此，稍後形成的電晶體的通道長度(L)從10 nm至1000 nm(含)，因此，電路的操作速度增加。此外，關閉電流值極度小；因此，取得更低耗電。
注意，適當地調整材料及蝕刻條件，以致於當導電膜被蝕刻時，氧化物半導體層399不被去除。
在本實施例中，使用鈦膜作為導電膜，用以In-Ga-Zn-O為基礎的氧化物半導體使用於氧化物半導體層399，以及使用過氧化銨溶液(氨、水、及過氧化氫溶液)作為蝕刻劑。
注意，在第三微影步驟中，在某些情況中僅有部份氧化物半導體層399被蝕刻，因而形成具有溝槽(凹部)的氧化物半導體層。以噴墨法形成用於形成源極電極層395a和汲極電極層395b之光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；因而降低製造成本。
為了降低微影步驟中使用的光罩數目及降低微影步驟的數目，藉由使用多色調掩罩以執行蝕刻步驟，多色調掩罩是光透射過而具有多種強度的曝光掩罩。藉由使用多色調掩罩形成的光阻掩具有複數厚度，以及又可藉由蝕刻而改變形狀；因此，在多個蝕刻步驟中使用光阻掩罩以提供不同圖案。因此，藉由一多色調光罩，形成對應於至少二種或更多種的不同圖案之光阻掩罩。因此，可以降低曝光掩罩的數目，也可以降低對應的微影步驟之數目，因而可以實現製程簡化。
執行使用例如N2 O、N2 、或Ar等氣體之電漿處理以去除附著至曝露的氧化物半導體層的表面的水等等。使用氧及氬的混合氣體，執行電漿處理。
在執行電漿處理的情況中，不曝露於空氣中，形成接觸部份氧化物半導體層之作為保護絕緣膜層的化物絕緣層396(請參見圖17D)。在本實施例中，形成氧化物絕緣層396以在氧化物半導體層399未與源極電極層395a和汲極電極層395b重疊的區域中接觸氧化物半導體層399。
在本實施例中，將有達到島狀氧化物半導體層399、源極電極層395a、和汲極電極層395b的多個層形成於上的基板394加熱至高於或等於室溫且低於100℃的溫度，導入含有高純度氧及氫和濕氣已被去除的濺射氣體，以致於藉由使用矽靶，形成包含缺陷的氧化矽層作為氧化物絕緣層396。
舉例而言，在下述條件下，以脈衝DC濺射法，形成氧化矽層：使用摻雜硼的矽具有6N(99.9999%)純度(電阻率0.01 Ωcm)的矽靶，基板與標靶之間的距離(T-S距離)是89 mm，壓力是0.4 Pa，直流(DC)功率是6 kW，氛圍是氧氛圍(氧流量比是100%)。氧化矽層的厚度是300 nm。使用石英(較佳為合成石英)作為用於形成氧化矽層的標靶以取代矽靶。關於濺射氣體，使用氧及氬的混合氣體。
在此情況中，較佳的是形成氧化物絕緣層396並去除餘留在處理室中的濕氣。這是因為防止氫、羥基、或濕氣含於氧化物半導體層399及氧化物絕層396中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物、等等，因而降低處理室中形成的氧化物絕緣層396中的雜質濃度。
使用氧氮化矽層、氧化鋁層、氧氮化鋁層、等等作為氧化物絕緣層396，取代氧化矽層。
此外，在氧化物絕緣層396與氧化物半導體層399彼此接觸的條件下，在100℃至400℃的溫度下執行熱處理。由於在本實施例中的氧化物絕緣層396含有很多缺陷，所以，藉由此熱處理，例如氫、濕氣、羥基、或氫化物等含於氧化物半導體層399中的雜質擴散至氧化物絕緣層396，以致於氧化物半導體層399中的雜質進一步降低。
經由上述步驟，形成包含氫、濕氣、羥基、或氫化物的濃度降低之氧化物半導體層392的電晶體390(請參見圖17E)。
在形成氧化物半導體膜時，如上所述般去除餘留在反應氛圍中的濕氣，因而降低氧化物半導體膜中的氫及氫化物的濃度。因此，將氧化物半導體膜穩定。
在氧化物絕緣層上設置保護絕緣層。在本實施例中，保護絕緣層398形成於氧化物絕緣層396上。使用氮化矽膜、氧氮化矽膜、氮化鋁膜、氮氧化鋁膜、等等作為保護絕緣層398。
以下述方式，使用矽半導體靶形成氮化矽膜作為保護絕緣層398：將有達到氧化物絕緣層396形成於上的基板394加熱至100℃至400℃的溫度以及導入含有高純度氮及氫和濕氣被去除的濺射氣體。在此情況中，以類似於氧化物絕緣層396的方式，較佳的是在形成保護絕緣層398時去除餘留在處理室中的濕氣。
在形成保護絕緣層398的情況中，在形成保護絕緣層398時，將基板394加熱至100℃至400℃的溫度，因此，包含於氧化物半導體層中的氫或濕氣擴散至氧化物絕緣層中。在此情況中，在形成氧化物絕緣層396之後無需執行熱處理。
在作為氧化物絕緣層396的氧化矽層及作為保護絕緣層398堆疊的情況中，使用共同的矽靶，在相同的處理室中形成氧化矽層及氮化矽層。首先，導入含氧的濺射氣體及使用設於處理室內部的矽靶來形成氧化矽層，然後，將濺射氣體切換至含氮的氣體及使用相同的矽靶，形成氮化矽層。由於連續地形成氧化矽層及氮化矽層而不曝露於空氣，所以，防止例如氫或濕氣等雜質被吸附於氧化矽層的表面上。在此情況中，在堆疊作為氧化物絕緣層396的氧化矽層及作為保護絕緣層398的氮化矽層之後，執行熱處理(在100℃至400℃的溫度)，以將含於氧化物半導體層中的氫或濕氣擴散至氧化物絕緣層中。
在形成保護絕緣層之後，在空氣中，在100℃至200℃(含)的溫度下，又執行熱處理一小時至30小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述溫度變化：加熱溫度從室溫增加至100℃至200℃(含)的溫度，然後降至室溫。此外，在形成氧化物絕緣層之前，在降壓下執行此熱處理。在降壓下，加熱時間縮短。藉由此熱處理，取得常關電晶體。因此，增加半導體裝置的可靠度。
當在閘極絕緣層上形成作為通道形成區的氧化物半導體層時，去除餘留在反應氛圍中的濕氣；因此，降低氧化物半導體層中的氫及氫化物的濃度。
上述步驟可以用於製造液晶顯示面板、電致發光顯示面板、及使用電子墨水的顯示裝置的背平面(有電晶體形成於上的基板)。在400℃或更低的溫度下執行上述步驟；因此，上述步驟可以應用至使用側邊大於1 m且厚度為1 mm或更小的的玻璃基板的製程。在400℃或更低的溫度下執行所有上述步驟；因此，在製造顯示面板時不需要大量能量。
上述電晶體應用至包含於實施例1至4中所述的半導體裝置中，因而抑制待機狀態時電池的放電。亦即，降低半導體的待機電力。此外，當待機狀態時抑制電池放電時，半導體裝置具有長壽命。
此外，使用上述電晶體作為包含於實施例1至4中的半導體裝置中的電晶體，因而縮減製程、增進產能、及降低製造成本。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例8)
在本實施例中，將說明包含於實施例1至4中所述的任何半導體裝置中的電晶體的實例。具體而言，將說明使用氧化物半導體形成通道形成區的電晶體之實例。
將參考圖18A至18D，說明本實施例的電晶體實例及其製造方法。
圖18A至18D顯示電晶體的剖面結構的實例。圖18D中所示的電晶體360是底部閘極型結構電晶體，稱為通道保護型(通道截止型)電晶體，也稱為逆交錯電晶體。
使用單閘極電晶體，說明電晶體360；但是，於需要時，可以形成包含多個通道形成區之多閘極電晶體。
於下，將參考圖18A至18D，說明在基板320上製造電晶體360之製程。
首先，在具有絕緣表面的基板320上形成導電膜，然後，在第一微影步驟中，形成閘極電極層361。注意，以噴墨法形成光阻掩罩。以噴墨法形成光阻掩罩不需要光罩；如此，降低製造成本。
使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧等金屬材料或含有任何這些材料作為主成份之合金材料，將閘極電極層361形成為具有單層或堆疊層結構。
接著，在閘極電極層361上形成閘極絕緣層322。
在本實施例中，以電漿CVD法，形成厚度100 nm或更小的氧氮化矽層作為閘極絕緣層322。
接著，在閘極絕緣層322上形成厚度為2 nm至200 nm的氧化物半導體膜，然後，在第二微影步驟中，將氧化物半導體膜處理成島狀氧化物半導體層。在本實施例中，使用以In-Ga-Zn-O為基礎的金屬氧化物靶，以濺射法形成氧化物半導體膜。
在此情況中，較佳的是形成氧化物半導體膜並去除餘留在處理室中的濕氣。這是因為防止氫、羥基、或濕氣被包含於氧化物半導體膜中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。在由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物、等等，因此，可以降低處理室中形成的氧化物半導體膜中的雜質濃度。
關於用於形成氧化物半導體膜的濺射氣體較佳是例如氫、濕氣、羥基或氫化物等雜質濃度降低至約數ppm或約數ppb的高純度氣體。
接著，執行氧化物半導體層的脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度高於或等於400℃且低於或等於750℃之溫度，較佳高於或等於400℃且低於基板的應變點。此處，將基板導入熱處理設備其中之一的電熱爐中，以及，在450℃下，在氮氛圍中，對氧化物半導體層執行熱處理一小時，然後，氧化物半導體層未曝露於空氣，以致於防止濕氣及氫進入氧化物半導體層；因此，取得氧化物半導體層332(請參見圖18A)。
接著，執行使用例如N2 O、N2 、或Ar等氣體之電漿處理。藉由此電漿處理，去除附著至氧化物半導體層的曝露表面的被吸收的水等等。也使用氧及氬的混合氣體，執行電漿處理。
接著，在閘極絕緣層322及氧化物半導體層332上形成氧化物絕緣層。之後，在第三微影步驟中，形成光阻掩罩，以及，執行選擇性蝕刻，以致於形成氧化物絕緣層366。之後，去除光阻掩罩。
在本實施例中，以濺射法形成厚度200 nm的氧化矽膜作為氧化物絕緣層366。在沈積時的基板溫度可以高於或等於室溫且低於或等於300℃，在本實施例中基板為100℃。在稀有氣體(典型上，氬)氛圍中、氧氛圍中、或氧和稀有氣體(典型上，氬)氛圍中，以濺射法形成氧化矽膜。使用氧化矽靶或矽靶作為靶。舉例而言，在含有氧及氮的氛圍中，使用矽靶，以濺射法形成氧化矽膜。
在此情況中，較佳形成氧化物絕緣層366並去除餘留在處理室中的濕氣。這是因為防止氫、羥基、或濕氣被包含於氧化物半導體層332及氧化物絕緣層366中。
為了去除餘留在處理室中的濕氣，較佳使用捕獲真空泵。舉例而言，較佳使用低溫泵、離子泵、或鈦昇華泵。此外，抽真空單元可以是設有冷阱的渦輪泵。從由低溫泵抽真空的處理室中，舉例而言，去除氫原子、例如濕氣(H2 O)等含有氫原子的化合物、等等，因而降低處理室中形成的氧化物絕緣層366中的雜質濃度。
用於形成氧化物絕緣層366的濺射氣體較佳是例如氫、水、羥基或氫化物等雜質濃度降低至約數ppm或約數ppb的高純度氣體。
接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(較佳地，高於或等於200℃且低於或等於400℃，舉例而言，高於或等於250℃且低於或等於350℃)。舉例而言，在250℃下，在氮氛圍中執行第二熱處理一小時。當執行第二熱處理時，在部份氧化物半導體層(通道形成區)接觸氧化物絕緣層366的條件下施加熱。
在本實施例中，設有氧化物絕緣層366且部份地曝露之氧化物半導體層332又在氮氛圍或惰性氣體氛圍或降壓下受到熱處理。藉由氮氛圍或惰性氣體氛圍或降壓下的熱處理，能夠降低未由氧化物絕緣層366覆蓋的氧化物半導體層332的曝露區的電阻。舉例而言，在氮氛圍中，在250℃下，執行熱處理一小時。
藉由在氮氛圍中對設有氧化物絕緣層366的氧化物半導體層332執行熱處理，降低氧化物半導體層332的曝露區的電阻。如此，形成包含具有不同電阻(圖18B中由陰影區及白區標示)之氧化物半導體層362。
接著，在閘極絕緣層322、氧化物半導體層362、及氧化物絕緣層366上形成導電膜。之後，在第四微影步驟中，形成光阻掩罩以及執行選擇性蝕刻，以致於形成源極電極層365a和汲極電極層365b。然後，去除光阻掩罩(請參見圖18C)。
關於源極電極層365a和汲極電極層365b的材料，可為選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素、含有這些元素中的任何元素的合金、含有任何這些元素的組合之合金膜、等等。金屬導電膜可以具有單層結構或二或更多層的堆疊層結構。
經由上述步驟，在對沈積的氧化物半導體膜執行脫水或脫氫以降低氧化物半導體膜的電阻之熱處理之後，使得部份氧化物半導體膜處於氧過量狀態。結果，與閘極電極層361重疊的通道形成區363變成i型，以及，以自行對準方式，形成與源極電極層365a重疊的高電阻源極區364a以及與汲極電極層365b重疊的高電阻汲極區364b。經由上述步驟，製造電晶體360。
此外，在空氣中，在100℃至200℃(含)下執行熱處理一小時至30小時。在本實施例中，在150℃下執行熱處理10小時。此熱處理可以在固定加熱溫度下執行。或者，重複地執行多次下述加熱溫度變化：加熱溫度從室溫增加至高於或等於100℃且低於或等於200℃(含)的溫度，然後降至室溫。此外，在形成氧化物絕緣膜之前，可以在降壓下執行此熱處理。在降壓下，加熱時間縮短。藉由此熱處理，將氫從氧化物半導體層導至氧化物絕緣層；因此，能夠取得常關電晶體。因此，能夠增加半導體裝置的可靠度。
注意，藉由在與汲極電極層365b(及源極電極層365a)重疊的氧化物半導體層中形成高電阻汲極區364b(及高電阻源極區364a)，增進電晶體的可靠度。具體而言，高電阻汲極區364b的形成能夠造成導電率從汲極電極層經過高電阻汲極區364b至通道形成區363逐漸變化的結構。因此，在以汲極電極層365b連接至供應高電源電位VDD的佈線來執行操作的情況中，高電阻汲極區作為緩衝器，因此，即使高電壓施加至閘極電極層361與汲極電極層365b之間時，仍然較不易發生電場局部集中，導致電晶體的耐受電壓增加。
在源極電極層365a、汲極電極層365b、及氧化物絕緣層366上形成保護絕緣層323。在本實施例中，使用氮化矽膜形成保護絕緣層323(請參見圖18D)。
此外，在源極電極層365a、汲極電極層365b、及氧化物絕緣層366上形成氧化物絕緣層，以及，保護絕緣層323進一步堆疊於氧化物絕緣層上。
上述電晶體應用至包含於實施例1至4中所述的半導體裝置中，因而抑制待機狀態時電池的放電。亦即，降低半導體的待機電力。此外，當待機狀態時抑制電池放電時，半導體裝置具有長壽命。
此外，使用上述電晶體作為包含於實施例1至4中的半導體裝置中的電晶體，因而縮減製程、增進產能、及降低製造成本。
注意，本實施例或部份本實施例可以與其它實施例或部份其它實施例自由地結合。
(實施例9)
在本實施例中，將參考圖19A至19F，說明實施例1至4中所述的半導體裝置的使用實例。
如圖19A至19F所示，半導體裝置被廣泛地使用。舉例而言，半導體裝置可以用於紙幣、硬幣、證券、無記名債券、證件(例如，駕駛執照或居留卡，請參見圖19A)、記錄媒體(例如，DVD或錄影帶，請參見圖19B)、用於包裝物品的容器(例如，包裝紙或瓶，請參見圖19C)、車輛(例如，腳踏車，請參見圖19D)、個人物品(例如，背包或眼鏡)、食物、植物、動物、人體、衣服、日用品、或電子裝置(例如，液晶顯示裝置、EL顯示裝置、電視機、或行動電話)、或物品的出貨標籤(請參見圖19E及19F)。
半導體裝置藉由安裝於印刷電路板、附著至表面、或是倂入於物體中而固定至物體。舉例而言，半導體裝置1500倂入於書的紙中或是要固定至每一個物體的有機樹脂包裝。由於半導體裝置1500取得尺寸、厚度、及重量縮小，所以，即使在半導體裝置1500固定至物體之後，仍然不會損傷物體的設計。此外，藉由提供半導體裝置1500以用於紙幣、硬幣、證券、無記名債券、證件、等等，可以取得識別功能以及藉由識別功能而防止其偽造。此外，當本發明的半導體裝置附著至用於包裝物體的容器、記錄媒體、個人物品、食物、日用品、電子裝置、等等時，可以更有效地執行例如檢測系統等系統。此外，甚至用於車輛，當半導體裝置1500附接至車輛時，可以增進防竊安全等級、等等。
當上述實施例中所述的半導體裝置以所述方式用於本實施例中所述的應用使用時，交換資訊使用的資料可以維持在準確值。因此，可以增加物體的驗證或安全性。
注意，本實施例與部份本實施例可以與其它實施例或部份其它實施例自由地結合。
本申請案係根據2009年11月20日向日本專利局申請之日本專利申請序號2009-265594，其整體內容於此一倂列入參考。
10．．．天線
11．．．調變電路
13．．．訊號處理部
14．．．電力控制電路
15．．．電晶體
20．．．天線
21．．．電池
22．．．計時器
23．．．訊號處理部
24．．．電力控制電路
25．．．電晶體
30．．．天線
31．．．二次電池
32．．．整流電路
33．．．充電電路
34．．．穩定電源電路
35．．．解調變電路
36．．．訊號處理部
37．．．電力控制電路
38．．．電晶體
40．．．天線
41．．．二次電池
42．．．整流電路
43．．．充電電路
44．．．穩定電源電路
45．．．解調變電路
46．．．訊號處理部
47．．．電力控制電路
48．．．邏輯電路
49．．．時脈產生電路
50．．．感測器
51．．．記憶電路
52．．．調變電路
80．．．p通道電晶體
81．．．n通道電晶體
82．．．n通道電晶體
83．．．p通道電晶體
84．．．p通道電晶體
85．．．n通道電晶體
86．．．n通道電晶體
87．．．n通道電晶體
88．．．p通道電晶體
89．．．p通道電晶體
90．．．n通道電晶體
91．．．n通道電晶體
92．．．n通道電晶體
100．．．基板
102．．．保護層
104．．．半導體區
106．．．元件隔離絕緣層
108a．．．閘極絕緣層
108b．．．絕緣層
110a．．．閘極電極層
110b．．．電極層
112．．．絕緣層
114a．．．雜質區
114b．．．雜質區
116．．．通道形成區
118．．．側壁絕緣層
120a．．．高濃度雜質區
120b．．．高濃度雜質區
122．．．金屬層
124a．．．金屬化合物區
124b．．．金屬化合物區
126．．．層間絕緣層
130a．．．源極電極層
130b．．．汲極電極層
130c．．．電極層
132．．．絕緣層
134．．．導電層
136a．．．電極層
136b．．．電極層
136c．．．電極層
136d．．．閘極電極層
138．．．閘極絕緣層
140．．．氧化物半導體層
142a．．．源極電極層
142b．．．汲極電極層
144．．．保護絕緣層
146．．．層間絕緣層
148．．．導電層
150a．．．電極層
150b．．．電極層
150c．．．電極層
150d．．．電極層
150e．．．電極層
152．．．絕緣層
154a．．．電極層
154b．．．電極層
154c．．．電極層
154d．．．電極層
160．．．p通道電晶體
164．．．n通道電晶體
320．．．基板
322．．．閘極絕緣層
323．．．保護絕緣層
332．．．氧化物半導體層
360．．．電晶體
361．．．閘極電極層
362．．．氧化物半導體層
363．．．通道形成區
364a．．．源極區
364b．．．汲極區
365a．．．源極電極層
365b．．．汲極電極層
366．．．氧化物絕緣層
390．．．電晶體
391．．．閘極電極層
392．．．氧化物半導體層
393．．．氧化物半導體膜
394．．．基板
395a．．．源極電極層
395b．．．汲極電極層
396．．．氧化物絕緣層
397．．．閘極絕緣層
398．．．保護絕緣層
399．．．氧化物半導體層
423．．．開口
450．．．基板
452．．．閘極絕緣層
457．．．絕緣層
460．．．電晶體
461．．．閘極電極層
461a．．．閘極電極層
461b．．．閘極電極層
462．．．氧化物半導體層
464．．．佈線層
465a．．．源極電極層或汲極電極層
465a1．．．源極電極層或汲極電層
465a2．．．源極電極層或汲極電層
1500．．．半導體裝置
在附圖中：
圖1顯示實施例1中所述的半導體裝置的結構實例；
圖2顯示實施例2中所述的半導體裝置的結構實例；
圖3顯示實施例3中所述的半導體裝置的結構實例；
圖4顯示實施例4中所述的半導體裝置的結構實例；
圖5A至5C均顯示包含於實施例4中所述的半導體裝置中的邏輯閘的結構實例；
圖6A至6C均顯示包含於實施例4中所述的半導體裝置中的邏輯閘的結構實例；
圖7是剖面視圖，顯示包含於實施例5中的p通道電晶體及n通道電晶體的結構實例；
圖8A至8H是剖面視圖，顯示實施例5中所述的p通道電晶體的製程的實例；
圖9A至9G是剖面視圖，顯示實施例5中所述的n通道電晶體的製程的實例；
圖10A至10D是剖面視圖，顯示實施例5中所述的n通道電晶體的製程的實例；
圖11是剖面視圖，顯示實施例5中所述的p通道電晶體和n通道電晶體的結構實例；
圖12A及12B均是剖面視圖，顯示實施例5中所述的p通道電晶體和n通道電晶體的結構實例；
圖13A及13B均是剖面視圖，顯示實施例5中所述的p通道電晶體和n通道電晶體的結構實例；
圖14A及14B均是剖面視圖，顯示實施例5中所述的p通道電晶體和n通道電晶體的結構實例；
圖15A及15B均是剖面視圖，顯示實施例6中所述的電晶體的結構實例；
圖16A至16E是剖面視圖，顯示實施例6中所述的電晶體的製程實例；
圖17A至17E是剖面視圖，顯示實施例7中所述的電晶體的製程實例；
圖18A至18D是剖面視圖，顯示實施例8中所述的電晶體的製程實例；及
圖19A至19F均顯示實施例9中所述的半導體裝置的應用實例。
10．．．天線
11．．．調變電路
12．．．解調變電路
13．．．訊號處理部
14．．．電力控制電路
15．．．電晶體
VDD．．．電源電壓

Claims (22)

  1. 一種半導體裝置，包括：天線；電池，係配置成供應電源電壓；解調變電路，係電性連接至該天線；電力控制電路，係電性連接至該解調變電路；及訊號處理部，係電性連接至該解調變電路、該電力控制電路、及該電池，其中，該訊號處理部包括電晶體，其中，該電晶體包括氧化物半導體層，該氧化物半導體層包括通道形成區，其中，該通道形成區的氫濃度係低於或等於5×1019 原子/cm3 ，並且其中，該氧化物半導體層包括其C軸係在垂直於氧化物半導體層的表面之方向上的結晶。
  2. 如申請專利範圍第1項之半導體裝置，其中，該訊號處理部係配置成藉由使用自該解調變電路所輸入的訊號及自該電池所供應的該電源電壓來操作。
  3. 如申請專利範圍第1項之半導體裝置，其中，該電力控制電路係藉由自該解調變電路所輸入的訊號來予以控制。
  4. 一種半導體裝置，包括：天線；電池，係配置成供應電源電壓； 計時器，係配置成規律地輸出訊號；電力控制電路，係電性連接至該計時器；及訊號處理部，係電性連接至該計時器、該電力控制電路、及該電池，其中，該訊號處理部包括電晶體，其中，該電晶體包括氧化物半導體層，該氧化物半導體層包括通道形成區，其中，該通道形成區的氫濃度係低於或等於5×1019 原子/cm3 ，並且其中，該氧化物半導體層包括其C軸係在垂直於氧化物半導體層的表面之方向上的結晶。
  5. 如申請專利範圍第1或4項之半導體裝置，又包括經由該電晶體而被電性連接至該電池的電路。
  6. 如申請專利範圍第4項之半導體裝置，其中，該訊號處理部係配置成藉由使用自該計時器所輸入的訊號及自該電池所供應的該電源電壓來操作。
  7. 如申請專利範圍第4項之半導體裝置，其中，該電力控制電路係藉由自該計時器所輸入的訊號來予以控制。
  8. 如申請專利範圍第1或4項之半導體裝置，其中，該電晶體的切換係藉由自該電力控制電路所輸入的訊號來予以控制。
  9. 如申請專利範圍第1或4項之半導體裝置，其中，該電池是二次電池，並且 其中，該半導體裝置又包括：整流電路，係電性連接至該天線；充電電路，係電性連接至該二次電池及該整流電路；以及穩定電源電路，係電性連接至該二次電池。
  10. 如申請專利範圍第1或4項之半導體裝置，其中，該訊號處理部包括邏輯閘，並且其中，該邏輯閘與該電池之間的電連接係藉由該電晶體來予以控制。
  11. 如申請專利範圍第10項之半導體裝置，其中，該邏輯閘包括n通道電晶體，並且其中，該n通道電晶體的通道形成區包括氧化物半導體。
  12. 如申請專利範圍第10項之半導體裝置，其中，該邏輯閘包括p通道電晶體及n通道電晶體，其中，該p通道電晶體的通道形成區包括包含矽作為其主成份的半導體，並且其中，該n通道電晶體的通道形成區包括包含矽作為其主成份的該半導體或氧化物半導體。
  13. 如申請專利範圍第1或4項之半導體裝置，其中，該氧化物半導體層包含銦。
  14. 一種半導體裝置，包括：天線；以及電路，包含配置成儲存資料的記憶體，該電路包含第 一電晶體及第二電晶體，其中，該天線電性連接至該電路，其中，該第一電晶體係設置在該第二電晶體之上，其中，該第一電晶體包括氧化物半導體層，該氧化物半導體層包括通道形成區，其中，該氧化物半導體層包括其C軸係在垂直於氧化物半導體層的表面之方向上的結晶，其中，該第二電晶體的通道形成區包含矽，並且其中，該第一電晶體電性連接至該第二電晶體。
  15. 一種半導體裝置，包括：天線；以及電路，包含配置成儲存資料的記憶體，該電路包含第一電晶體及第二電晶體，其中，該天線電性連接至該電路，其中，該第一電晶體係設置在該第二電晶體之上，其中，該第一電晶體包括氧化物半導體層，該氧化物半導體層包括通道形成區，其中，該氧化物半導體層包括其C軸係在垂直於氧化物半導體層的表面之方向上的結晶，其中，該第二電晶體的通道形成區包含矽，並且其中，該第一電晶體電性連接至該第二電晶體的閘極電極。
  16. 如申請專利範圍第14或15項之半導體裝置，其中，該第二電晶體為p通道電晶體。
  17. 一種半導體裝置，包括：天線；以及電路，包含配置成儲存資料的記憶體，該電路包含第一電晶體、第二電晶體、及第三電晶體，其中，該天線電性連接至該電路，其中，該第一電晶體係設置在該第二電晶體及該第三電晶體之上，其中，該第一電晶體包括氧化物半導體層，該氧化物半導體層包括通道形成區，其中，該氧化物半導體層包括其C軸係在垂直於氧化物半導體層的表面之方向上的結晶，其中，該第二電晶體的通道形成區包含矽，其中，該第三電晶體的通道形成區包含矽，其中，該第二電晶體電性連接至該第三電晶體，並且其中，該第一電晶體電性連接至該第二電晶體的閘極電極。
  18. 如申請專利範圍第14、15、及17項中的任一項之半導體裝置，其中，該通道形成區中的氫濃度係低於或等於5×1019 原子/cm3 。
  19. 如申請專利範圍第14、15、及17項中的任一項之半導體裝置，其中，該氧化物半導體層包含銦和鋅。
  20. 如申請專利範圍第14、15、及17項中的任一項之半導體裝置，其中，該矽為單晶矽。
  21. 如申請專利範圍第17項之半導體裝置，其中， 該第二電晶體及該第三電晶體的每一者為p通道電晶體。
  22. 如申請專利範圍第14、15、及17項中的任一項之半導體裝置，又包括電性連接至該天線和該電路的解調變電路。
TW099138488A 2009-11-20 2010-11-09 半導體裝置 TWI513000B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009265594 2009-11-20

Publications (2)

Publication Number Publication Date
TW201140845A TW201140845A (en) 2011-11-16
TWI513000B true TWI513000B (zh) 2015-12-11

Family

ID=44059525

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105126911A TWI605599B (zh) 2009-11-20 2010-11-09 半導體裝置
TW099138488A TWI513000B (zh) 2009-11-20 2010-11-09 半導體裝置
TW104131262A TWI557923B (zh) 2009-11-20 2010-11-09 半導體裝置
TW106129016A TWI656647B (zh) 2009-11-20 2010-11-09 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105126911A TWI605599B (zh) 2009-11-20 2010-11-09 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW104131262A TWI557923B (zh) 2009-11-20 2010-11-09 半導體裝置
TW106129016A TWI656647B (zh) 2009-11-20 2010-11-09 半導體裝置

Country Status (5)

Country Link
US (5) US8467825B2 (zh)
JP (9) JP5636262B2 (zh)
KR (4) KR101922849B1 (zh)
TW (4) TWI605599B (zh)
WO (1) WO2011062042A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP5301299B2 (ja) * 2008-01-31 2013-09-25 株式会社半導体エネルギー研究所 半導体装置
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011062042A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5824266B2 (ja) 2010-07-29 2015-11-25 株式会社半導体エネルギー研究所 半導体装置
KR101995082B1 (ko) * 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5947099B2 (ja) * 2011-05-20 2016-07-06 株式会社半導体エネルギー研究所 半導体装置
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
JP5794879B2 (ja) 2011-09-29 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたＳｉＰデバイス
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5960430B2 (ja) * 2011-12-23 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102034911B1 (ko) 2012-01-25 2019-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9362417B2 (en) 2012-02-03 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9112037B2 (en) 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014057298A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
JP2014229756A (ja) * 2013-05-22 2014-12-08 キヤノン株式会社 平坦化方法
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10204898B2 (en) 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6622649B2 (ja) * 2015-12-21 2019-12-18 ホシデン株式会社 非接触通信モジュール
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2019048981A1 (ja) 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 半導体装置、バッテリーユニット、バッテリーモジュール
JP7399857B2 (ja) 2018-07-10 2023-12-18 株式会社半導体エネルギー研究所 二次電池の保護回路
WO2020065440A1 (ja) 2018-09-28 2020-04-02 株式会社半導体エネルギー研究所 半導体装置
TWI722331B (zh) * 2018-11-12 2021-03-21 友達光電股份有限公司 半導體疊層結構及其製造方法
JP7472037B2 (ja) 2018-11-16 2024-04-22 株式会社半導体エネルギー研究所 電池保護回路、蓄電装置、及び電気機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020107054A1 (en) * 2000-05-30 2002-08-08 Teruhiko Fujisawa Hand-held electronic device
US20050151276A1 (en) * 2004-01-12 2005-07-14 Jae-Hoon Jang Node contact structures in semiconductor devices and methods of fabricating the same
US20080291350A1 (en) * 2007-05-23 2008-11-27 Canon Kabushiki Kaisha Electron device using oxide semiconductor and method of manufacturing the same
US20090059650A1 (en) * 2007-09-03 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Memory Device, Semiconductor Device, and Electronic Device

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08331773A (ja) * 1995-03-31 1996-12-13 Nippondenso Co Ltd 車両用電源システム
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5625199A (en) 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
TW347567B (en) * 1996-03-22 1998-12-11 Philips Eloctronics N V Semiconductor device and method of manufacturing a semiconductor device
US6489883B1 (en) * 1997-04-30 2002-12-03 Matsushita Electric Industrial Co., Ltd. Non-contact data carrier system
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3410976B2 (ja) * 1998-12-08 2003-05-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜及びバルク・シリコン・トランジスタを組み合わせる併合化論理及びメモリ集積回路チップとその形成方法
JP5210473B2 (ja) * 1999-06-21 2013-06-12 株式会社半導体エネルギー研究所 表示装置
US6313610B1 (en) * 1999-08-20 2001-11-06 Texas Instruments Incorporated Battery protection circuit employing active regulation of charge and discharge devices
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP2001339510A (ja) * 2000-05-25 2001-12-07 Matsushita Electric Ind Co Ltd 通信機
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4334159B2 (ja) 2001-03-27 2009-09-30 株式会社東芝 基板検査システムおよび基板検査方法
TW546840B (en) * 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003188351A (ja) * 2001-12-17 2003-07-04 Hitachi Ltd 半導体集積回路
JP3993438B2 (ja) * 2002-01-25 2007-10-17 株式会社ルネサステクノロジ 半導体装置
ATE402484T1 (de) * 2002-01-29 2008-08-15 Matsushita Electric Ind Co Ltd Halbleitervorrichtung mit brennstoffzelle und verfahren zu ihrer herstellung
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7932634B2 (en) * 2003-03-05 2011-04-26 The Gillette Company Fuel cell hybrid power supply
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7220633B2 (en) * 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP3917144B2 (ja) * 2004-04-09 2007-05-23 株式会社東芝 半導体装置
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR100612418B1 (ko) * 2004-09-24 2006-08-16 삼성전자주식회사 자기정렬 바디를 갖는 반도체 소자 및 그 제조방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP2006197277A (ja) 2005-01-14 2006-07-27 Hitachi Ltd 無線タグおよび無線通信システム
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4282618B2 (ja) 2005-02-17 2009-06-24 日本電信電話株式会社 アクティブ無線タグおよびその駆動方法
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN101228630B (zh) * 2005-05-30 2011-10-05 株式会社半导体能源研究所 半导体器件
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US7292061B2 (en) 2005-09-30 2007-11-06 Masaid Technologies Incorporated Semiconductor integrated circuit having current leakage reduction scheme
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4867299B2 (ja) * 2005-11-09 2012-02-01 大日本印刷株式会社 Ｉｃカード及び電力供給制御方法
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007201437A (ja) * 2005-12-27 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置
US7675796B2 (en) 2005-12-27 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP2007258226A (ja) 2006-03-20 2007-10-04 Seiko Epson Corp 半導体集積回路
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148768A1 (en) * 2006-06-23 2007-12-27 Semiconductor Energy Laboratory Co., Ltd. Personal data management system and nonvolatile memory card
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
WO2008041303A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Limited Appareil à mémoire à semi-conducteur non volatile, procédé de lecture associé, procédé d'écriture associé et procédé d'effacement associé
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) * 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
DE602007013986D1 (de) * 2006-10-18 2011-06-01 Semiconductor Energy Lab ID-Funktransponder
TWI481195B (zh) 2006-10-31 2015-04-11 半導體能源研究所股份有限公司 振盪器電路及包含該振盪器電路的半導體裝置
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5325415B2 (ja) * 2006-12-18 2013-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2008181634A (ja) 2006-12-26 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
US20080158217A1 (en) 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
EP1955679B1 (en) * 2007-02-09 2013-11-06 Semiconductor Energy Laboratory Co., Ltd. Assist device
JP2008218989A (ja) 2007-02-09 2008-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
US7952145B2 (en) * 2007-02-20 2011-05-31 Texas Instruments Lehigh Valley Incorporated MOS transistor device in common source configuration
JP2008234616A (ja) 2007-02-22 2008-10-02 Quality Kk 情報管理システム、情報処理端末装置、および情報管理システムプログラム
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7678668B2 (en) 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8222869B2 (en) * 2007-07-05 2012-07-17 O2Micro, Inc System and method for battery charging
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2009141221A (ja) * 2007-12-07 2009-06-25 Sony Corp ＺｎＯ半導体膜の製造方法、ＺｎＯ半導体膜及びこれを用いた半導体装置
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5112846B2 (ja) * 2007-12-27 2013-01-09 セイコーインスツル株式会社 電源切替回路
JP5217468B2 (ja) * 2008-02-01 2013-06-19 株式会社リコー 二次電池保護用半導体装置および該二次電池保護用半導体装置を用いた電池パック、ならびに該電池パックを用いた電子機器
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5258490B2 (ja) * 2008-10-02 2013-08-07 ルネサスエレクトロニクス株式会社 半導体集積回路及びそれを用いたｉｃカード
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP4636462B2 (ja) 2009-03-30 2011-02-23 富士通東芝モバイルコミュニケーションズ株式会社 携帯機
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104600074A (zh) * 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
WO2011062042A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020107054A1 (en) * 2000-05-30 2002-08-08 Teruhiko Fujisawa Hand-held electronic device
US20050151276A1 (en) * 2004-01-12 2005-07-14 Jae-Hoon Jang Node contact structures in semiconductor devices and methods of fabricating the same
US20080291350A1 (en) * 2007-05-23 2008-11-27 Canon Kabushiki Kaisha Electron device using oxide semiconductor and method of manufacturing the same
US20090059650A1 (en) * 2007-09-03 2009-03-05 Semiconductor Energy Laboratory Co., Ltd. Memory Device, Semiconductor Device, and Electronic Device

Also Published As

Publication number Publication date
TWI656647B (zh) 2019-04-11
JP6764984B2 (ja) 2020-10-07
JP5636262B2 (ja) 2014-12-03
JP2018093240A (ja) 2018-06-14
JP2020198457A (ja) 2020-12-10
US9741867B2 (en) 2017-08-22
TWI557923B (zh) 2016-11-11
JP2017059856A (ja) 2017-03-23
US20160293775A1 (en) 2016-10-06
TW201601323A (zh) 2016-01-01
US20180026142A1 (en) 2018-01-25
KR101708607B1 (ko) 2017-02-20
US20130288619A1 (en) 2013-10-31
JP2011129891A (ja) 2011-06-30
US20150069138A1 (en) 2015-03-12
JP2022009340A (ja) 2022-01-14
JP6067830B2 (ja) 2017-01-25
WO2011062042A1 (en) 2011-05-26
US10121904B2 (en) 2018-11-06
US8467825B2 (en) 2013-06-18
JP2019186587A (ja) 2019-10-24
KR101693914B1 (ko) 2017-01-06
US20110121887A1 (en) 2011-05-26
TW201810685A (zh) 2018-03-16
JP5857107B2 (ja) 2016-02-10
KR101829176B1 (ko) 2018-02-13
JP6966611B2 (ja) 2021-11-17
JP2016058750A (ja) 2016-04-21
JP2023138533A (ja) 2023-10-02
TWI605599B (zh) 2017-11-11
KR101922849B1 (ko) 2018-11-27
TW201140845A (en) 2011-11-16
KR20170020549A (ko) 2017-02-22
US8892158B2 (en) 2014-11-18
KR20120093975A (ko) 2012-08-23
JP6570683B2 (ja) 2019-09-04
US9373643B2 (en) 2016-06-21
TW201642482A (zh) 2016-12-01
KR20180017216A (ko) 2018-02-20
JP2015046616A (ja) 2015-03-12
KR20160116057A (ko) 2016-10-06

Similar Documents

Publication Publication Date Title
TWI513000B (zh) 半導體裝置
JP6708707B2 (ja) 半導体装置
US8416622B2 (en) Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees