TWI476928B - 顯示裝置及其製造方法 - Google Patents

Description

顯示裝置及其製造方法

本發明涉及具有由薄膜電晶體(以下稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明涉及作為部件而裝有以液晶顯示面板為代表的電光裝置或具有有機發光元件的發光顯示裝置的電子產品。

在本說明書中，半導體裝置指的是能夠利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路及電子產品都是半導體裝置。

近年來，用在具有絕緣表面的基板上形成的半導體薄膜(厚度大約為幾nm至幾百nm)來構成薄膜電晶體(TFT)的技術引人注目。薄膜電晶體廣泛應用於電子裝置如IC或電光裝置，尤其是作為影像顯示裝置的開關元件，正在積極地研究開發。

使用非晶半導體膜構成的薄膜電晶體或多晶半導體膜構成的薄膜電晶體等被用作影像顯示裝置的開關元件。

由於非晶半導體膜構成的薄膜電晶體使用氫化非晶矽膜等的非晶半導體膜，因此對製程溫度有一定的限制，不進行會使膜中的氫脫離的400℃以上的溫度下的加熱或會因膜中的氫而導致表面粗糙的高強度的雷射照射等處理。

再者，作為多晶半導體膜的形成方法，已知如下技術：為了防止表面粗糙，預先進行降低非晶膜中的氫濃度的 脫氫化處理，然後藉由光學系統使脈衝振盪受激準分子雷射光束成為線形並用線形光束對經脫氫化處理的非晶矽膜進行掃描及照射，以實現晶化。

由多晶半導體膜構成的薄膜電晶體具有如下優點：與由非晶半導體膜構成的薄膜電晶體相比，其遷移率高兩位數以上；可以在同一基板上一體形成顯示裝置的像素部和其週邊驅動電路。然而，與使用非晶半導體膜時相比，其程序由於半導體膜的晶化而變得複雜，這導致成品率的降低及成本的增加。

在專利文獻1(美國專利第5591987號)中，本申請人提出了其通道形成區由混合了晶體結構和非晶結構的半導體構成的FET(Field effect transistor，即場效應電晶體)。

另外，使用由微晶半導體膜構成的薄膜電晶體作為影像顯示裝置的開關元件(參照專利文獻2：日本專利申請公開H4-242724號公報及專利文獻3：日本專利申請公開2005-49832號公報)。

作為現有的薄膜電晶體的製造方法，已知如下方法：在閘極絕緣膜上形成非晶矽膜，然後在其上形成金屬膜並對該金屬膜照射二極體雷射，以將非晶矽膜改變為微晶矽膜(非專利文獻1:Toshiaki Arai等，SID 07 DIGEST，2007，p. 1370-1373)。在該方法中，形成在非晶矽膜上的金屬膜是用來將二極體雷射的光能轉換成熱能的膜，該膜之後應該被去除，以製成薄膜電晶體。就是說，這是僅用 來自金屬膜的傳導加熱將非晶矽膜加熱而形成微晶矽膜的方法。

薄膜電晶體是當某特定電壓值(稱為臨限值電壓(Vth))被施加到閘電極時導通而當小於該電壓值的電壓被施加到閘電極時截止的開關元件。上述臨限值電壓(Vth)相當於在薄膜電晶體的電流電壓特性曲線中的上升點的電壓值。臨限值電壓(Vth)越接近於0V，越好，因而可以說臨限值電壓(Vth)為0V的薄膜電晶體是理想的開關元件。

會有臨限值電壓由於薄膜電晶體的製造程序中的不確定的原因而向負側或正側偏移的情況。若偏離0V的數值大，則會導致驅動電壓的增大，其結果是半導體裝置的耗電量增加。

在由微晶半導體膜構成的薄膜電晶體中，還會有臨限值電壓由於不確定的原因而向負側或正側偏移的情況。

鑒於上述問題，本發明的目的之一是提供一種具有由微晶半導體膜構成的薄膜電晶體的顯示裝置的製造方法，其中該薄膜電晶體的臨限值電壓被控制為所希望的數值。

在形成閘電極之後，形成閘極絕緣膜，並在該閘極絕緣膜上形成10nm至50nm厚的微晶半導體膜。然後，將賦予一導電性的雜質元素(p型雜質元素或n型雜質元素)添加到微晶半導體膜中，以控制臨限值電壓。在藉由離 子注入法等將微量的硼有意地添加到微晶半導體膜之後進行雷射處理，在同一程序中啟動所添加硼的並改善閘極絕緣膜和微晶半導體膜的介面處的微晶半導體膜的結晶性。上述雷射處理(Laser Process，以下也稱為LP)是藉由輻射加熱進行的不使微晶半導體膜熔融的固相晶體生長。就是說，這是利用被堆積的微晶半導體膜不成為液相的臨界區的處理方法，因此也可稱為「臨界生長」。

如此，在閘極絕緣膜上形成用作通道形成區的微晶半導體膜。對膜形成後的微晶半導體膜進行LP處理而獲得的微晶半導體膜稱為LPSAS(Laser Process Semi Amorphous Semiconductor，即雷射處理半非晶半導體)膜。在照射雷射之後，在微晶半導體膜上層疊由非晶半導體膜構成的緩衝層。然後，在緩衝層上形成一對源極區及汲極區，並以暴露源極區及汲極區的一部分的方式形成與源極區及汲極區接觸的一對源極電極及汲極電極。

具有上述結構的薄膜電晶體將微晶半導體膜用於通道形成區，因此其場效應遷移率比現有的由非晶半導體膜構成的薄膜電晶體高。

由於在用作通道形成區的微晶半導體膜中添加有微量的硼，所以能實現薄膜電晶體的臨限值控制，並防止微晶半導體膜的氧化。另外，由於具有用作高電阻區的緩衝層，所以薄膜電晶體的漏電流小，且耐壓高。

另外，用微晶半導體膜來製作薄膜電晶體(TFT)，而且將該薄膜電晶體用於像素部及驅動電路來製造顯示裝 置。將微晶半導體膜用於通道形成區的薄膜電晶體的遷移率為1cm² /V．sec至20cm² /V．sec，該遷移率是將非晶半導體膜用於通道形成區的薄膜電晶體的2至20倍，因此能夠與像素部在同一基板上一體形成部分或整個驅動電路，從而形成系統化面板(system-on-panel)。

本說明書所公開的關於半導體裝置的製造方法的發明架構是一種包括如下步驟的顯示裝置的製造方法：在基板上形成閘電極；在該閘電極上形成絕緣膜；在該絕緣膜上形成與該閘電極重疊的第一半導體膜；將p型雜質元素或n型雜質元素添加到第一半導體膜而形成第二半導體膜；將雷射光照射到該第二半導體膜而形成第三半導體膜；在該第三半導體膜上形成緩衝層；在該緩衝層上形成包含n型雜質元素的第四半導體膜；以及在該第四半導體膜上形成源極電極或汲極電極。

在上述製造方法中，第一半導體膜是微晶半導體膜，而第三半導體膜是其結晶性比第一半導體膜高的微晶半導體膜。在本說明書中，“結晶性高”指的是結晶/非結晶峰值強度比(以下表示為Ic/Ia)高。

本發明解決上述問題中的至少一個。

微晶半導體膜可以藉由使用頻率為幾十MHz至幾百MHz的高頻電漿CVD設備或頻率為1GHz以上的微波電漿CVD設備而形成。一般而言，可用氫將SiH₄ 或Si₂ H₆ 等氫化矽稀釋來形成。除了氫化矽及氫以外，還可用選自氦、氬、氪及氖中的一種或多種稀有氣體元素來稀釋而形 成微晶半導體膜。此時，氫對於氫化矽的流量之比為12倍以上1000倍以下，優選為50倍以上200倍以下，更優選為100倍。另外，可用SiH₂ Cl₂ 、SiHCl₃ 、SiCl₄ 、SiF₄ 等代替氫化矽。

再者，就用上述膜形成方法獲得的微晶半導體膜而言，剛膜形成後的膜中的含氫量比一般的氫化非晶矽膜少，因此即使不進行用以脫氫的熱處理也可進行LP處理。

在閘極絕緣膜上形成10nm至50nm厚的微晶半導體膜時，因其膜厚度薄而難以在剛膜形成後即獲得結晶性高的膜，但是在本發明中由於進行LP處理，即便例如其一半為非晶體也沒關係，至少只要膜形成後的膜中包含多個成為生長晶核的微晶即可。因而，可以擴大微晶半導體膜的膜形成條件的容許範圍。

另外，用進行品質分離的離子注入法將賦予一導電性的雜質元素添加到成為薄膜電晶體的通道形成區的微晶半導體膜，以有意地使臨限值電壓偏移而進行控制。作為賦予一導電性的雜質元素，可以舉出磷、砷、硼等。作為在進行品質分離的離子注入法中使用的摻雜劑氣體，可以舉出膦、乙硼烷等。即使由於藉由離子注入法添加賦予一導電性的雜質元素而使其結晶性比在剛膜形成後的結晶性低，也可以藉由LP處理而最終提高結晶性。

另外，不侷限於離子注入設備。也可採用不進行品質分離的離子摻雜設備等，只要能夠將賦予一導電性的雜質元素添加到10nm至50nm厚的微晶半導體膜來控制臨限 值就行。

為了藉由離子注入法將賦予一導電性的雜質元素以所希望的量添加到10nm至50nm厚的微晶半導體膜中，例如也可以在形成了所希望厚度的氮化矽膜後進行離子注入，並在去除氮化矽膜後進行LP處理。再有，用以調整離子注入深度的氮化矽膜的厚度可以根據離子注入到樣品中的摻雜劑的濃度分佈算出。另外，藉由使用B₁₀ H₁₄ 、B₁₈ H₂₂ 作為在進行品質分離的離子注入法中使用的摻雜劑氣體來進行離子注入，可降低添加到閘極絕緣膜的硼的量，並可將硼以所希望的量添加到10nm至50nm厚的微晶半導體膜。

雖然，使用離子注入設備或離子摻雜設備進行用來控制臨限值的摻雜時，微晶半導體膜會受損傷，但是藉由在摻雜後進行LP處理，損傷可以得到恢復，而且能藉由該LP處理條件使其結晶性比摻雜前的微晶半導體膜提高。

再者，也可以在對微晶半導體膜照射雷射光束的同時，加熱微晶半導體膜。一般而言，藉由在以300℃以上400℃以下的溫度加熱基板的同時照射雷射光束，可提高微晶半導體膜的結晶性。或者，也可以在對微晶半導體膜照射雷射光束的同時照射強光，來使微晶半導體膜的溫度瞬間上升。作為強光的代表例，可以使用紅外光，尤其可使用在1μm至2μm處具有峰值的紅外光(優選鹵素光(1.3μm))。

另外，在因LP處理而形成薄氧化膜的情況下，最好 藉由濕蝕刻去除該氧化膜。藉由去除氧化膜，可以減少由形成在LPSAS膜和緩衝層的介面上的氧化膜導致的載流子移動的阻礙。再者，也可以藉由蝕刻LPSAS膜來減少LPSAS膜的厚度。藉由將LPSAS膜的厚度設定為1nm以上50nm以下，可以製造完全耗盡型薄膜電晶體。

在進行LP處理之前，最好清洗微晶半導體膜的表面。藉由在進行LP處理之前清洗，可以防止附著在微晶半導體膜表面上的雜質由於雷射光束的照射而混入微晶半導體膜。

也可以在進行LP處理之後進行離子注入，然後進行第二次的LP處理或熱處理。另一發明組成部分是一種包括如下步驟的顯示裝置的製造方法：在基板上形成閘電極；在該閘電極上形成絕緣膜；在該絕緣膜上形成與該閘電極重疊的第一半導體膜；藉由將第一雷射照射到該第一半導體膜，形成第二半導體膜；藉由將p型雜質元素或n型雜質元素添加到該第二半導體膜，形成第三半導體膜；藉由將第二雷射照射到該第三半導體膜，形成第四半導體膜；在該第四半導體膜上形成緩衝層；在該緩衝層上形成包含n型雜質元素的第五半導體膜；以及在該第五半導體膜上形成源極電極或汲極電極。

在上述製造方法中，第一半導體膜是微晶半導體膜，而第四半導體膜是其結晶性比第一半導體膜高的微晶半導體膜。

本發明解決上述問題中的至少一個。

藉由預先進行LP處理提高微晶半導體膜的結晶性，可防止因離子注入而完全成為非晶半導體膜。另外，第一次LP處理和第二次LP處理的條件也可以不同。由於進行第二次LP處理而形成的氧化膜最好在形成緩衝層之前去除。另外，進行離子注入後的熱處理時其表面上也形成氧化膜，因此最好在形成緩衝層之前將其去除。

另外，不侷限於在膜形成後的離子注入，也可在膜形成時包含微量的硼或磷元素而形成微晶半導體膜，以控制薄膜電晶體的臨限值，並在膜形成之後進行LP處理。再一發明結構是一種包括如下步驟的顯示裝置的製造方法：在基板上形成閘電極；在該閘電極上形成絕緣膜；在該絕緣膜上形成包含p型雜質元素或n型雜質元素的第一半導體膜；藉由將雷射照射到該第一半導體膜，形成第二半導體膜；在該第二半導體膜上形成緩衝層；在該緩衝層上形成包含n型雜質元素的第三半導體膜；以及在該第三半導體膜上形成源極電極或汲極電極。

在上述製造方法中，第一半導體膜是微晶半導體膜，而第二半導體膜是其結晶性比第一半導體膜高的微晶半導體膜。

本發明解決上述問題中的至少一個。

在膜形成時包含微量的硼而形成微晶半導體膜並在膜形成後進行LP處理的情況下，與在膜形成後的離子注入不同，不需要另外增加啟動硼的步驟，因此這裏藉由LP處理來改善結晶性。在膜形成時包含微量的硼而形成微晶 半導體膜並在膜形成後進行LP處理的情況下，可以減少離子注入步驟或在離子注入前的清洗步驟等的程序，因此可以說是適合批量生產的製程。作為在膜形成時包含微量的硼的方法，例如可以舉出在膜形成時將乙硼烷氣體作為膜形成氣體之一引入到膜形成室內的方法。另外，作為在膜形成時包含微量的磷元素而形成微晶半導體膜的方法，例如可以舉出在膜形成時將微量的膦氣體作為膜形成氣體之一引入到膜形成室內的方法。

另外，用上述各製造方法獲得的顯示裝置也是本發明之一部分，它是一種包括如下結構的顯示裝置：基板上的閘電極；該閘電極上的絕緣膜；該絕緣膜上的與閘電極重疊的包含p型雜質元素或n型雜質元素的第一半導體膜；該第一半導體膜上的緩衝層；該緩衝層上的包含n型雜質元素的第二半導體膜；以及該第二半導體膜上的源極電極或汲極電極。

作為顯示裝置，包括發光裝置或液晶顯示裝置。發光裝置包含發光元件，而液晶顯示裝置包含液晶元件。發光元件涵蓋由電流或電壓控制亮度的元件，具體地說，包括無機EL(Electro Luminescence，即電致發光)、有機EL元件等。

另外，顯示裝置包含其中密封有顯示元件的面板以及在該面板上裝有內含控制器的IC等的模組。再者，本發明涉及與在製造上述顯示裝置的過程中顯示元件完成前的一種形態相當的元件基板，該元件基板在多個像素中分別 具備將電流提供給顯示元件的單元。具體地說，元件基板既可是只形成有顯示元件的像素電極的狀態，又可是在形成了構成像素電極的導電膜後且在藉由蝕刻而形成像素電極之前的狀態，任何狀態均適合。

在本說明書中，顯示裝置指的是影像顯示裝置、發光裝置或光源(包括照明裝置)。另外，裝有連接器如FPC(柔性印刷電路)、TAB(卷帶式自動接合)帶或TCP(帶式載體封裝)的模組、將印刷線路板設置在TAB帶或TCP端部上的模組或藉由使用COG(玻璃上晶片)方式將IC(積體電路)直接安裝在顯示元件上的模組都包含在顯示裝置內。

將包含p型雜質元素或n型雜質元素的微晶半導體膜用作通道形成區，藉由有意地加到微晶半導體膜內的p型雜質元素或n型雜質元素，可實現其臨限值電壓被控制為所希望的值的薄膜電晶體。

下面，說明本發明的實施模式。但是，本發明可以用多種不同的模式實施，本領域的技術人員容易理解，其形態和細節可在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，本發明不應該被解釋為僅限於實施模式所記載的內容。

實施模式1

在本實施模式中，參照圖1A至圖4說明用於液晶顯示裝置的薄膜電晶體的製造程序。圖1A至圖3C是表示薄膜電晶體的製造程序的剖視圖，而圖4是一個像素中的薄膜電晶體及像素電極的連接區域的俯視圖。

就具有微晶半導體膜的薄膜電晶體而言，n型薄膜電晶體具有比p型薄膜電晶體高的遷移率，因此更適合用於驅動電路。最好在同一基板上形成同一極性的薄膜電晶體，以減少程序數。這裏，用n通道型薄膜電晶體進行說明。

如圖1A所示，在基板50上形成閘電極51。基板50可使用藉由利用熔融法或浮法而製造的無堿玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等或陶瓷基板，還可以使用能夠承受本製造程序中的處理溫度的具耐熱性的塑膠基板等。此外，還可使用在不銹鋼合金等金屬板表面上設置絕緣膜的基板。當基板50為素玻璃時，基板的尺寸可以採用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm、或730mm×920mm)、第五代(1000mm×1200mm、或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm、或2450mm×3050mm)、第十代(2950mm×3400mm)等。

閘電極51用鈦、鉬、鉻、鉭、鎢、鋁等的金屬材料或其合金材料形成。可藉由濺射法或真空蒸鍍法在基板50 上形成導電膜，在該導電膜上藉由光刻技術或噴墨法形成掩模，並藉由用該掩模蝕刻導電膜來形成閘電極51。閘電極51還可以藉由噴墨法噴塗銀、金、銅等的導電納米膏並焙燒而形成。另外，作為提高閘電極51的密合性並防止向基底擴散的阻擋金屬，可以在基板50和閘電極51之間設置上述金屬材料的氮化物膜。這裏，藉由用第一光掩模形成的抗蝕劑掩模蝕刻在基板50上形成的導電膜，從而形成閘電極。

作為一個具體的閘電極結構例，可以在鋁膜上層疊鉬膜，以防止鋁特有的小丘和電遷移。還可以採用鋁膜夾於鉬膜之間的三層結構。作為其他的閘電極結構例，可以舉出在銅膜上層疊鉬膜的結構、在銅膜上層疊氮化鈦膜的結構以及在銅膜上層疊氮化鉭膜的結構。

由於在閘電極51上形成半導體膜或佈線，所以最好將其端部加工成傾斜以防因臺階而斷裂。還可在此程序中同時形成與閘電極連接的佈線，但未作圖示。

然後，在閘電極51上依次形成閘極絕緣膜52a、52b、52c及微晶半導體膜23a。至此為止的程序剖視圖相當於圖1A。再有，最好不接觸大氣地連續形成閘極絕緣膜52a、52b、52c及微晶半導體膜23a。藉由連續膜形成，可以不被大氣成分或浮游在大氣中的污染雜質元素污染地形成各疊層介面。因此，可以降低薄膜電晶體的特性偏移。

閘極絕緣膜52a、52b及52c可以藉由以CVD法或濺 射法等用氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜形成。為了防止由形成在閘極絕緣膜52中的針孔等導致的層間短路，最好用不同的絕緣層來形成多層結構。這裏，示出作為閘極絕緣膜52a、52b、52c而依次層疊了氮化矽膜、氧氮化矽膜、氮化矽膜而形成的形態。

這裏，氧氮化矽膜指的是在其組成上氧含量多於氮含量的物質，在藉由盧瑟福背散射分析(RBS，即Rutherford Backscattering Spectrometry)及氫正向散射分析(HFS，即Hydrogen Forward Scattering)測量時以濃度範圍表示包含：50至70原子%的氧；0.5至15原子%的氮；25至35原子%的Si；以及0.1至10原子%的氫。另一方面，氮氧化矽膜指的是在其組成上氮含量多於氧含量的物質，在藉由RBS及HFS測量時以濃度範圍表示包含：5至30原子%的氧；20至55原子%的氮；25至35原子%的Si；以及10至30原子%的氫。

閘極絕緣膜52的第一層及第二層都厚於50nm。作為第一層閘極絕緣膜，優選使用氮化矽膜或氮氧化矽膜，以防止來自基板的雜質(例如鹼金屬等)擴散。閘極絕緣膜52的第一層不僅可以防止閘電極的氧化，而且還可以在用鋁作為閘電極時防止小丘的出現。另外，與微晶半導體膜接觸的閘極絕緣膜52的第三層的厚度大於0nm且在10nm以下。閘極絕緣膜52的第三層是為了提高與微晶半導體膜的密合性而設的。另外，藉由使用氮化矽膜作為閘極絕緣膜52的第三層，可以防止由之後進行的熱處理或雷射 照射導致的微晶半導體膜的氧化。例如，若在氧含量多的絕緣膜和微晶半導體膜接觸的狀態下進行熱處理，就有可能使微晶半導體膜氧化。

再者，最好使用頻率為1GHz的微波電漿CVD設備來形成閘極絕緣膜52。用微波電漿CVD設備形成的氧氮化矽膜、氮氧化矽膜的耐壓性高，能夠提高薄膜電晶體的可靠性。

微晶半導體膜23a是包含非晶和結晶結構(包括單晶、多晶)之間的中間結構的半導體的膜。該半導體是具有自由能上穩定的第三狀態的半導體，並是短程有序且晶格畸變的結晶半導體，其中粒徑為0.5至20nm的柱狀或針狀晶體沿基板表面的法線方向生長。另外，微晶半導體和非單晶半導體混合在一起。作為微晶半導體的典型例的微晶矽，其拉曼光譜偏移到表示單晶矽的520.5cm^-1 的低波數側。就是說，微晶矽的拉曼光譜峰值位於單晶矽的520.5cm^-1 和非晶矽的480cm^-1 之間。另外，至少包含1原子%以上的氫或鹵素，以將懸空鍵(dangling bond)端接。再者，藉由包含氦、氬、氪、氖等的稀有氣體元素來更加促進晶格畸變，可獲得穩定性提高的優良微晶半導體膜。關於上述微晶半導體膜的記載，例如在美國專利4,409,134號中作了公開。

上述微晶半導體膜23a可以使用頻率為幾十MHz至幾百MHz的高頻電漿CVD設備或頻率為1GHz以上的微波電漿CVD設備來形成。一般而言，可用氫將SiH₄ 或 Si₂ H₆ 等的氫化矽稀釋來形成。除了氫化矽及氫以外，微晶半導體膜還可以用選自氦、氬、氪及氖中的一種或多種稀有氣體元素來稀釋而形成。此時，氫對於氫化矽的流量之比為12倍以上1000倍以下，優選為50倍以上200倍以下，更優選為100倍。另外，可使用SiH₂ Cl₂ 、SiHCl₃ 、SiCl₄ 、SiF₄ 等代替氫化矽。

最好，微晶半導體膜23a的氧濃度為5×10¹⁹ atoms/cm³ 以下、優選為1×10¹⁹ atoms/cm³ 以下，氮及碳濃度為3×10¹⁸ atoms/cm³ 以下。藉由降低混入到微晶半導體膜中的氧、氮及碳的濃度，可防止微晶半導體膜成為n型化。

微晶半導體膜23a形成為具有1nm以上20nm以下的厚度，優選形成為具有2nm以上且小於10nm的厚度。若微晶半導體膜23a的厚度為4nm至8nm，則可以在之後進行的LP處理中提高雷射光束的吸收率，因此微晶半導體膜23a的厚度最好設在2nm以上且小於10nm的範圍。藉由將微晶半導體膜23a的厚度設在上述範圍，之後形成的薄膜電晶體成為完全耗盡型。微晶半導體膜23a的膜形成速度慢，該膜形成速度為非晶半導體膜的膜形成速度的1/10至1/100，因此可以藉由減少膜厚來提高產率。

也可以在形成微晶半導體膜23a之前對閘極絕緣膜52c的表面進行氫電漿處理。藉由進行氫電漿處理，可減少閘極絕緣膜及微晶半導體膜的介面上的晶格畸變，並可改善閘極絕緣膜及微晶半導體膜的介面特性。因此，可改 善之後形成的薄膜電晶體的電特性。

接著，藉由離子注入法有意地添加賦予一導電性的雜質元素，以控制臨限值。在剛膜形成之後的微晶半導體膜23a呈現較弱的n型導電性，因此在這裏添加微量的硼，以進行控制臨限值的通道摻雜。如上所述，可以如圖1B所示獲得包含硼的微晶半導體膜23b。由於離子注入而含硼的微晶半導體膜23b的結晶性比在剛膜形成後的微晶半導體膜23a低。

接著，從微晶半導體膜的表面側照射雷射光束，以使其結晶性比在剛膜形成後的微晶半導體膜23a高。以不熔融微晶半導體膜的雷射光束能量照射。可考慮由於閘電極51位於其下方而導致的雷射光束的熱擴散來決定能量範圍。因此，會有如下情況：雷射光束的能量使得不與閘電極51重疊的區域的微晶半導體膜熔融，而與閘電極51重疊的區域的微晶半導體膜不熔融。與閘電極51重疊的區域和不與閘電極51重疊的區域分別具有不相同的膜性質，因此在本實施模式中，作為用作薄膜電晶體的半導體層，僅使用與閘電極重疊的區域，優選使用與傾斜部以外的閘電極重疊的區域。藉由將膜性質相同的微晶半導體膜用於通道形成區，可以降低多個薄膜電晶體之間的特性偏差。

雷射光束能夠作用到微晶半導體膜和閘極絕緣膜52c的介面。由此，能夠以微晶半導體膜的表面側的結晶為晶種進行從該表面到閘極絕緣膜的介面的固相結晶生長，從而形成結晶性改善的微晶半導體膜，即所謂的LPSAS膜 53(參照圖1C)。由LP處理引起的固相結晶生長不是使晶粒擴大，而是改善膜厚度方向上的結晶性。就是說，LP處理起到改善微晶半導體膜的閘極絕緣膜附近的結晶性，從而提高底柵型薄膜電晶體的電特性的作用。

再者，LP處理在這裏可啟動添加到微晶半導體膜中的硼。藉由微晶半導體膜中包含的硼，可以獲得臨限值電壓被控制到所希望的值的薄膜電晶體。例如，若能夠藉由微晶半導體膜中包含的硼將臨限值電壓控制到0V或負側的臨限值電壓，則可以獲得處於常閉狀態的開關元件，其中，施加於薄膜電晶體的閘極的柵電壓為0V時薄膜電晶體成為截止狀態。

若使用受激準分子雷射的雷射光束，則脈衝振盪頻率為1Hz以上且小於10MHz，優選為100Hz至10kHz，而雷射能量為0.2至0.35 J/cm² (一般為0.2至0.3 J/cm² )。若為YAG雷射，則可使用其三次諧波，脈衝振盪頻率為1Hz以上且小於10MHz，雷射能量為0.2至0.35J/cm² (一般為0.2至0.3 J/cm² )。

作為振盪雷射光束的雷射振盪器，可使用能夠進行脈衝振盪或連續振盪的雷射振盪器。並且，雷射波長設為可見至紫外區(800nm以下)，優選為紫外區(400nm以下)，以使半導體膜高效地吸收雷射光束。藉由照射波長為300nm至400nm的紫外區的雷射光束，微晶半導體膜高效地吸收雷射光束。作為雷射振盪器，可使用：KrF、ArF、XeCl、XeF等的受激準分子雷射振盪器、N₂ 、He、He-Cd 、Ar、He-Ne、HF、CO₂ 等的氣體雷射振盪器、利用摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti、Yb或Tm的YAG、GdVO₄ 、YVO₄ 、YLF、YAlO₃ 、ScO₃ 、Lu₂ O₃ 、Y₂ O₃ 等的晶體的固體雷射振盪器、KGW雷射器、KYW雷射器、變石雷射器、Ti：藍寶石雷射器等的固體雷射器以及氦鎘雷射器等的金屬蒸氣雷射振盪器等。對於固體雷射振盪器，優選使用基波的二次諧波至五次諧波。

一般而言，使用波長為400nm以下，例如308nm的受激準分子雷射光束、YAG雷射的三次諧波(355nm)作為雷射光束。

在LP處理中，將雷射會聚為長矩形狀而形成線形雷射光束，能夠藉由一次雷射光束掃描來處理例如730mm×920mm的玻璃基板上的微晶半導體膜23b。在此情況下，將使線形雷射光束重疊的比率(重疊率)設定為0至95%(優選為0至67%)。由此，可以縮短每塊基板的處理時間而提高生產率。雷射光束的形狀不侷限於線形，採用面形雷射光束也可同樣地進行處理。另外，上述LP處理不侷限於上述玻璃基板的尺寸，而是可用於各種尺寸的基板。

在採用連續振盪雷射光束作為雷射光束時，藉由將多面鏡(polygon mirror)或檢流計反射鏡(galvanometer mirror)設置在振盪器及基板之間，以高速進行雷射光束掃描，可以提高LP處理的產率，可以對形成在例如730mm×920mm或更大的玻璃基板上的微晶半導體膜進行 LP處理。

另外，也可在氬氣氛、氫氣氛、氬及氫氣氛、氮氣氛等中對微晶半導體膜23b照射雷射光束。如此，藉由在惰性氣氛中對微晶半導體膜照射雷射光束，不易在LPSAS膜53的表面上形成氧化膜。

在將雷射光束照射到微晶半導體膜23b之前，清理微晶半導體膜23b的表面，可以防止在通道摻雜時等場合附著在微晶半導體膜23b表面上的雜質由於雷射光束的照射而混入到微晶半導體膜中。

也可以在對微晶半導體膜照射雷射光束的同時，加熱微晶半導體膜。一般而言，藉由在以300℃至400℃加熱基板的同時照射雷射光束，可以提高微晶半導體膜23b的結晶性。或者，也可以在對微晶半導體膜23b照射雷射光束的同時照射強光，使微晶半導體膜23b的溫度瞬間上升。作為強光的代表例，可以使用紅外光，尤其可以使用在1μm至2μm處有峰值的紅外光(優選鹵素光(1.3μm))。

接著，如圖1D所示，在LPSAS膜53上形成緩衝層54及添加有賦予一導電類型的雜質的半導體膜55。若雷射光束照射導致在LPSAS膜53的表面上形成有氧化膜，則最好在形成緩衝層54前去除。

緩衝層54用包含氫、氮或鹵素的非晶半導體膜形成。藉由使用其流量為氫化矽流量的1倍以上10倍以下(優選為1倍以上5倍以下)的氫，可以形成含氫的非晶半 導體膜。另外，藉由使用上述氫化矽、氮或氨，可形成含氮的非晶半導體膜。藉由使用上述氫化矽、以及包含氟、氯、溴或碘的氣體(F₂ 、Cl₂ 、Br₂ 、I₂ 、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半導體膜。另外，可用SiH₂ Cl₂ 、SiHCl₃ 、SiCl₄ 、SiF₄ 等代替氫化矽。

作為緩衝層54，也可以藉由將非晶半導體用作靶並用氫或稀有氣體進行濺射來形成非晶半導體膜。此時，藉由將氨、氮、或N₂ O包含在氣氛中，可以形成含氮的非晶半導體膜。另外，藉由將包含氟、氯、溴、或碘的氣體(F₂ 、Cl₂ 、Br₂ 、I₂ 、HF、HCl、HBr、HI等)包含在氣氛中，可形成包含氟、氯、溴或碘的非晶半導體膜。

另外，在藉由電漿CVD法或濺射法等在LPSAS膜53的表面上形成非晶半導體膜作為緩衝層54之後，可用氫電漿、氮電漿或鹵素電漿來處理非晶半導體膜的表面，以使非晶半導體膜的表面氫化、氮化或鹵素化。或者，可用氦電漿、氖電漿、氬電漿或氪電漿來處理非晶半導體膜的表面。

緩衝層54最好由不含晶粒的非晶半導體膜形成。因此，在使用頻率為幾十MHz至幾百MHz的高頻電漿CVD法或微波電漿CVD法形成緩衝層54時，最好對膜形成條件進行控制，以形成不含晶粒的非晶半導體膜。

在之後的源極區及汲極區的形成程序中，緩衝層54的一部分被蝕刻。緩衝層54最好以在該時其一部分被殘 留的厚度形成，以不暴露LPSAS膜53。一般而言，緩衝層54最好形成為具有100nm以上400nm以下，優選為200nm以上300nm以下的厚度。在薄膜電晶體的施加電壓高(例如大約為15V)的顯示裝置(一般為液晶顯示裝置)中，藉由將緩衝層54的厚度形成在上述範圍內，可以提高耐壓性，從而即使高電壓被施加到薄膜電晶體也可以避免薄膜電晶體的劣化。

另外，緩衝層54未加有賦予一導電類型的雜質如磷或硼等。因為LPSAS膜53包含用來控制臨限值的微量的硼，所以為防止雜質從添加有賦予一導電類型的雜質的半導體膜55擴散到LPSAS膜而將緩衝層54用作阻擋層。在不設置緩衝層的情況下，若LPSAS膜和添加有賦予一導電類型的雜質的半導體膜55接觸，則會有在之後的蝕刻步驟或加熱處理中雜質移動，從而難以控制臨限值的問題。

藉由在LPSAS膜53的表面上形成緩衝層54，可以防止包含在LPSAS膜53中的晶粒表面的自然氧化。在非晶半導體和微晶粒接觸的區域，尤其容易因局部應力而產生裂縫。該裂縫與氧接觸時晶粒被氧化，從而形成氧化矽。

作為非晶半導體膜的緩衝層54的能隙比LPSAS膜53大(非晶半導體膜的能隙為1.6至1.8eV，而LPSAS膜53的能隙為1.1至1.5eV)，其電阻高，而且其遷移率低，即為LPSAS膜53的1/5至1/10。因此，在之後形成的薄膜電晶體中，形成在源極區及汲極區和LPSAS膜53之間 的緩衝層用作高電阻區域，而LPSAS膜53用作通道形成區域。因此，可以降低薄膜電晶體的截止電流。將該薄膜電晶體用作顯示裝置的開關元件時，可以提高顯示裝置的對比度。

理想的方式是，在LPSAS膜53上，藉由電漿CVD法以300℃至400℃的溫度形成緩衝層54。藉由該膜形成處理，可以將氫提供給LPSAS膜53，獲得與使LPSAS膜53氫化相同的效果。就是說，藉由在LPSAS膜53上堆積緩衝層54，可以將氫擴散到LPSAS膜53，而將懸空鍵端接。

就添加有賦予一導電類型的雜質的半導體膜55而言，在形成n通道型薄膜電晶體時，可以添加磷這種代表性的雜質元素，並可將PH₃ 等的雜質氣體添加到氫化矽中。另外，在形成p通道型薄膜電晶體時，可以添加硼這種代表性的雜質元素，並可將B₂ H₆ 等的雜質氣體添加到氫化矽中。添加有賦予一導電類型的雜質的半導體膜55可以由微晶半導體或非晶半導體形成。添加有賦予一導電類型的雜質的半導體膜55的厚度為2nm以上50nm以下。藉由減少添加有賦予一導電類型的雜質的半導體膜的厚度，可以提高產率。

接著，如圖2A所示，在添加有賦予一導電類型的雜質的半導體膜55上形成抗蝕劑掩模56。抗蝕劑掩模56藉由使用光刻技術或噴墨法而形成。這裏，藉由使用第二光掩模，對塗敷在添加有賦予一導電類型的雜質的半導體膜 55上的抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模56。

接著，藉由使用抗蝕劑掩模56將LPSAS膜53、緩衝層54、以及添加有賦予一導電類型的雜質的半導體膜55蝕刻並分離，如圖2B所示那樣形成LPSAS膜61、緩衝層62及添加有賦予一導電類型的雜質的半導體膜63。然後，去除抗蝕劑掩模56。

LPSAS膜61和緩衝層62的端部側面傾斜，從而可以防止在形成在緩衝層62上的源極區及汲極區和LPSAS膜61之間產生洩漏電流。還可以防止在源極電極及汲極電極和LPSAS膜61之間產生洩漏電流。LPSAS膜61和緩衝層62的端部側面的傾斜角度為90∘至30∘，優選為80∘至45∘。採用上述角度，可以防止由臺階形狀導致的源極電極或汲極電極的斷開。

接著，如圖2C所示，形成導電膜65a至65c，將添加有賦予一導電類型的雜質的半導體膜63及閘極絕緣膜52c覆蓋。理想的方式是，導電膜65a至65c由單層或疊層的鋁、銅或添加有矽、鈦、釹、鈧、鉬等的耐熱性改善元素或小丘防止元素的鋁合金構成。也可採用如下的疊層結構：藉由使用鈦、鉭、鉬、鎢或這些元素的氮化物形成與添加有賦予一導電類型的雜質的半導體膜相接觸側的膜，並在其上形成鋁或鋁合金。再者，也可採用這樣的疊層結構，其中鋁或鋁合金的上表面及下表面夾於鈦、鉭、鉬、鎢或這些元素的氮化物之間。這裏，示出導電膜65a至65c這三個層重疊的導電膜結構，並示出如下的疊層導電 膜：其導電膜65a及65c由鉬膜構成，且導電膜65b由鋁膜構成；或者，其導電膜65a及65c由鈦膜構成，且導電膜65b由鋁膜構成。導電膜65a至65c藉由濺射法或真空蒸鍍法而形成。

接著，如圖2D所示，在導電膜65a至65c上用第三光掩模形成抗蝕劑掩模66，並蝕刻導電膜65a至65c的一部分，以形成一對源極電極及汲極電極71a至71c。藉由對導電膜65a至65c進行濕蝕刻，導電膜65a至65c被選擇性地蝕刻。其結果是，由於以各向同性的方式蝕刻導電膜而可以形成其面積比抗蝕劑掩模66小的源極電極及汲極電極71a至71c。

然後，如圖3A所示，藉由使用抗蝕劑掩模66蝕刻添加有賦予一導電類型的雜質的半導體膜63，形成一對極區及汲極區72。再者，在該蝕刻步驟中，緩衝層62的一部分也被蝕刻。由於其一部分被蝕刻而形成有凹部(槽)的緩衝層被示為緩衝層73。可以以同一程序中形成極區及汲極區以及緩衝層的凹部(槽)。藉由將緩衝層的凹部(槽)的深度設定為緩衝層的最厚區域的1/2至1/3，可以增加源極區及汲極區的距離，因此可以降低源極區及汲極區之間的洩漏電流。之後，去除抗蝕劑掩模66。

抗蝕劑掩模在暴露於特別用於乾蝕刻等的電漿時會變質，不能在抗蝕劑去除步驟中完全去除，為防止留有殘渣而將緩衝層蝕刻掉50nm左右。在導電膜65a至65c的一部分的蝕刻處理及在形成源極區及汲極區72時的蝕刻處 理這兩次蝕刻處理中使用抗蝕劑掩模66，在採用乾蝕刻作為該兩次蝕刻處理的情況下容易殘留殘渣，因此將緩衝層的膜厚形成得厚些，達到即便蝕刻到殘渣被完全去除時也無妨的程度是有效的。另外，緩衝層73可防止在乾蝕刻時給LPSAS膜61帶來電漿損傷。

接著，如圖3B所示，形成絕緣膜76，將源極電極及汲極電極71a至71c、極區及汲極區72、緩衝層73、LPSAS膜61以及閘極絕緣膜52c覆蓋。絕緣膜76可以用與閘極絕緣膜52a、52b及52c相同的膜形成方法形成。再有，絕緣膜76是為防止浮游在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入而設置的，最好採用緻密的膜。另外，藉由將氮化矽膜用於絕緣膜76，可以將緩衝層73中的氧濃度設定為5×10¹⁹ atoms/cm³ 以下，優選為1×10¹⁹ atoms/cm³ 以下。

如圖3B所示，源極電極及汲極電極71a至71c的端部與源極區及汲極區72的端部不一致且彼此錯開，源極電極及汲極電極71a至71c的端部的距離增大，因此可以防止源極電極及汲極電極之間的洩漏電流或短路。另外，由於源極電極及汲極電極71a至71c的端部與源極區及汲極區72的端部不一致且彼此錯開，所以在源極電極及汲極電極71a至71c和源極區及汲極區72的端部處不發生電場集中，從而可以防止閘電極51和源極電極及汲極電極71a至71c之間的洩漏電流。由此，可以製造高可靠性及高耐壓的薄膜電晶體。再者，可以製造藉由進行通道摻 雜而控制臨限值的薄膜電晶體。

藉由上述步驟，可以形成通道蝕刻型薄膜電晶體74。

在本實施模式所示的薄膜電晶體中，在閘電極上層疊了閘極絕緣膜、LPSAS膜、緩衝層、源極區及汲極區、源極電極及汲極電極，其中用作通道形成區域的LPSAS膜的表面被緩衝層覆蓋。另外，在緩衝層的一部分中形成有凹部(槽)，而且該凹部以外的區域被源極區及汲極區覆蓋。就是說，由於緩衝層中形成的凹部而使源極區及汲極區之間拉開距離，因此可以降低源極區及汲極區之間的洩漏電流。另外，因為藉由蝕刻緩衝層的一部分形成凹部，所以可以去除在形成源極區及汲極區的步驟中產生的蝕刻殘渣，從而可以避免由殘渣導致的源極區及汲極區的漏電流(寄生通道)。

另外，在用作通道形成區的LPSAS膜和源極區及汲極區之間形成有緩衝層。LPSAS膜的表面被緩衝層覆蓋。高電阻的緩衝層延伸到LPSAS膜和源極區及汲極區之間，因而可以降低產生在薄膜電晶體中的洩漏電流，並可抑制因施加高電壓而導致的劣化。另外，緩衝層、LPSAS膜、源極區及汲極區都形成在與閘電極重疊的區域上。因此，可以說是不受閘電極端部形狀的影響的結構。在閘電極具有疊層結構的情況下，若在其下層中使用鋁，則可能會在閘電極的側面露出鋁而產生小丘，但是藉由採用源極區及汲極區也不重疊於閘電極端部的結構，可以防止在與閘電極側面重疊的區域中發生短路。另外，由於在LPSAS 膜的表面上形成有其表面由氫終止的非晶半導體膜作為緩衝層，所以可以防止LPSAS膜的氧化，並可以防止在形成源極區及汲極區的步驟中產生的蝕刻殘渣混入LPSAS膜。由此，可以形成電特性良好且耐壓性良好的薄膜電晶體。

另外，可以縮短薄膜電晶體的通道長度，從而可以縮小薄膜電晶體的平面面積。

然後，藉由用第四光掩模形成的抗蝕劑掩模蝕刻掉絕緣膜76的一部分，在絕緣膜76上形成接觸孔，並在該接觸孔中形成與源極電極或汲極電極71c接觸的像素電極77。圖3C相當於沿圖4的虛線A-B的剖視圖。

如圖4所示，源極區及汲極區72的端部位於源極電極及汲極電極71c的端部的外側。另外，緩衝層73的端部位於源極電極及汲極電極71c、源極區及汲極區72的端部的外側。源極電極及汲極電極中的一方具有包圍源極電極及汲極電極中的另一方的形狀(具體地說，U字形狀、C字形狀)。因此，可以增加載流子移動的區域的面積，從而電流量可以增大，並可以縮小薄膜電晶體的面積。另外，由於LPSAS膜、源極電極及汲極電極層疊在閘電極上，所以閘電極的凹凸所引起的負面影響少，而可以抑制覆蓋度的降低及洩漏電流的產生。再有，源極電極及汲極電極中的一方還用作源極佈線或汲極佈線。

像素電極77可採用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦 的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等的具有透光性的導電材料。

另外，可以用包含導電高分子(也稱為導電聚合物)的導電組成物來形成像素電極77。最好這樣，用導電組成物形成的像素電極的薄層電阻(sheet resistance)為10000Ω/以下，波長550nm處的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率最好為0.1Ω．cm以下。

作為導電高分子，可以使用所謂的π電子共軛系統導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或其中兩種以上的共聚物等。

這裏，作為像素電極77，在藉由濺射法形成銦錫氧化物膜之後將抗蝕劑塗敷在銦錫氧化物膜上。接著，用第五光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模。然後，用抗蝕劑掩模蝕刻銦錫氧化物膜，以形成像素電極77。

藉由上述步驟，可用於顯示裝置的元件基板得以形成。

實施模式2

在本實施模式中，說明與實施模式1不盡相同的程序。由於只是其一部分與實施模式1有差異，所以在圖5A至5E中對於與圖1A至1D相同的部分使用相同的附圖標 記，並省略對相同步驟的詳細說明。

首先，與實施模式1同樣地得到圖5A所示的狀態。圖5A與圖1A相同。在基板50上形成閘電極51。然後，在閘電極51上依次形成閘極絕緣膜52a、52b、52c及微晶半導體膜23a。

如圖5B所示，藉由對微晶半導體膜進行第一次的LP處理，形成LPSAS膜33a。預先進行LP處理來提高微晶半導體膜的結晶性，從而可以防止由於離子注入而完全成為非晶半導體膜。

接著，如圖5C所示，藉由離子注入法對LPSAS膜33a添加微量的硼。由於離子注入，含硼的微晶半導體膜33b的結晶性比LPSAS膜33a低。而且，若第一次LP處理中的雷射光束照射導致在LPSAS膜33a表面上形成有氧化膜，則最好直接進行離子注入，在離子注入後再去除該氧化膜。該氧化膜可以用作表面保護膜。

接著，如圖5D所示，進行第二次LP處理。藉由進行第二次LP處理，可以改善結晶性並啟動膜中的硼。另外，可以以互不相同的條件進行第一次LP處理和第二次LP處理。在進行第二次LP處理之前最好清洗微晶半導體膜33b的表面。

另外，也可用熱處理來取代第二次LP處理。該熱處理的溫度範圍設為低於熔融微晶半導體膜的溫度且在啟動膜中的硼的溫度以上即可。

然後，如圖5E所示，在LPSAS膜53上形成緩衝層 54及添加有賦予一導電類型的雜質的半導體膜55。圖5E與圖1D相同。另外，在進行第二次LP處理時形成的氧化膜最好在形成緩衝層54之前被去除。

雖然與實施模式1相比其程序數增多，但是可以獲得結晶性比實施模式1更好的LPSAS膜。

之後的步驟與實施模式1相同，因此省略。

本實施模式可與實施模式1自由地組合。

實施模式3

在本實施模式中，說明與實施模式1不盡相同的步驟。由於只是其一部分與實施模式1有差異，所以在圖6A至6C中對於與圖1A至1D相同的部分使用相同的附圖標記，並省略對相同步驟的詳細說明。

在本實施模式中，說明如下程序：藉由在膜形成的同時添加賦予p型的雜質元素，形成包含微量的賦予p型的雜質元素的微晶半導體膜，然後進行LP處理。

首先，與實施模式1同樣地在基板50上形成閘電極51，然後在該閘電極51上形成閘極絕緣膜52a、52b及52c。接著，如圖6A所示，形成有意地包含用來控制臨限值的雜質元素的微晶半導體膜43。

作為賦予p型的雜質元素，一般採用硼。可將B₂ H₆ 、BF₃ 等的雜質氣體以1ppm至1000ppm(最好為1ppm至100ppm)的比例混入氫化矽。而且，可將微晶半導體膜43中包含的硼的濃度(SIMS測量濃度)設定為例如 1×10¹⁴ 至6×10¹⁶ atoms/cm³ 。

接著，從微晶半導體膜的表面側照射雷射光束，以使其結晶性比在剛膜形成後的微晶半導體膜43好。以不使微晶半導體膜熔融的能量進行照射。藉由照射雷射光束，如圖6B所示，可以形成結晶性改善的LPSAS膜53。

在膜形成時包含微量的硼而形成微晶半導體膜，並在膜形成後進行LP處理的情況下，不需要啟動硼，因此在這裏的LP處理中，只要設定能夠改善結晶性的雷射光束照射條件即可。

在本實施模式中，在膜形成時包含微量的硼而形成微晶半導體膜並在膜形成後進行LP處理，可以減少程序數，因此可以說是適合批量生產的製程。

另外，若使用離子注入設備或離子摻雜設備，則有可能會因摻雜條件而在添加離子時損傷微晶半導體膜，而且會損傷閘極絕緣膜。在膜形成時包含微量的硼而形成微晶半導體膜的情況下，能夠不受到上述損傷地製造薄膜電晶體。

然後，如圖6C所示，在LPSAS膜53上形成緩衝層54及添加有賦予一導電類型的雜質的半導體膜55。圖6C與圖1D相同。另外，在形成緩衝層54之前最好將LP處理時形成的氧化膜去除。

之後的步驟與實施模式1相同，因此這裏省略。

本實施模式可以與實施模式1自由地組合。

實施模式4

在本實施模式中，說明與實施模式1不盡相同的程序。由於只是其一部分與實施模式1有差異，所以在圖7A至7C中對於與圖1A至1D相同的部分使用相同的附圖標記，並省略對相同步驟的詳細說明。

首先，與實施模式1同樣地得到圖7A所示的狀態。圖7A與圖1C相同。在基板50上形成閘電極51。然後，在閘電極51上依次形成閘極絕緣膜52a、52b、52c及微晶半導體膜。接著，藉由離子注入法將賦予一導電性的雜質元素有意地添加到微晶半導體膜中，以控制臨限值。然後，從微晶半導體膜的表面側照射雷射光束，以使其結晶性比在剛膜形成後的微晶半導體膜好。藉由該LP處理，LPSAS膜53得以形成。

接著，如圖7B所示，用氫電漿、氮電漿或鹵素電漿來處理LPSAS膜53的表面。若因雷射光束照射而導致在LPSAS膜53表面上形成氧化膜，則最好在形成緩衝層之前去除該氧化膜。這裏，在去除LPSAS膜53表面的氧化膜之後，對LPSAS膜53表面進行氫電漿處理。為了使與之後形成的緩衝層之間的介面清潔，用氫電漿、氮電漿或鹵素電漿進行處理。另外，用氫電漿、氮電漿或鹵素電漿進行處理，可使LPSAS膜53表面成為其上不易形成氧化膜的表面。

藉由防止在LPSAS膜53表面上形成氧化膜，可抑制臨限值電壓的上升。

然後，如圖7C所示，在LPSAS膜53上形成緩衝層54及添加有賦予一導電類型的雜質的半導體膜55。圖7C與圖1D相同。

之後的步驟與實施模式1相同，因此這裏省略。

本實施模式可以與實施模式1至3中的任何一個自由地組合。

實施模式5

下面，參照圖8A至圖12C說明與實施模式1不同的薄膜電晶體的製造方法。這裏，示出用其光掩模數比實施模式1少的製程製造薄膜電晶體的程序。

如實施模式1中所示的圖1A那樣，在基板50上形成導電膜，並藉由抗蝕劑掩模蝕刻導電膜的一部分，以形成閘電極51。該抗蝕劑掩模藉由在導電膜上塗敷抗蝕劑並進行利用第一光掩模的光刻步驟而形成。然後，在閘電極51上依次形成閘極絕緣膜52a、52b、52c及微晶半導體膜23a。

接著，如實施模式1中所示的圖1B那樣，為控制臨限值而以微量的硼進行離子注入，來形成微晶半導體膜23b。

接著，如實施模式1中所示的圖1C那樣，藉由照射雷射光束，形成LPSAS膜53。然後，如實施模式1中所示的圖1D那樣，在LPSAS膜53上依次形成緩衝層54、添加有賦予一導電類型的雜質的半導體膜55。

接著，在添加有賦予一導電類型的雜質的半導體膜55上形成導電膜65a至65c。然後，如圖9A所示，在導電膜65a上塗敷抗蝕劑80。

抗蝕劑80可以使用正型抗蝕劑或負型抗蝕劑。這裏，使用正型抗蝕劑。

然後，用多灰度掩模59作為第二光掩模，將光照射到抗蝕劑80，對抗蝕劑80進行曝光。

這裏，參照圖8A至8D說明利用多灰度掩模59進行的曝光。

多灰度掩模指的是能夠在曝光部分、中間曝光部分以及未曝光部進行三級曝光的掩模，這是藉由一次曝光及顯影步驟，可以形成具有多個(一般為兩種)厚度區域的抗蝕劑掩模。因此，藉由使用多灰度掩模，可以減少光掩模的個數。

作為多灰度掩模的代表例，可以舉出圖8A所示的灰色調掩模59a、以及圖8C所示的半色調掩模59b。

如圖8A所示，灰色調掩模59a由具有透光性的基板163、形成在其上的遮光部164及繞射光柵165構成。在遮光部164中，光的透過量為0%。另一方面，繞射光柵165可以藉由將狹縫、點、網眼等的光透射部的間隔設定為用於曝光的光的解析度限度以下的間隔來控制光的透過量。週期性狹縫、點、網眼以及非週期性狹縫、點、網眼均可用於繞射光柵165。

作為具有透光性的基板163，可以使用石英等的具有 透光性的基板。遮光部164及繞射光柵165可以由鉻或氧化鉻等的吸收光的遮光材料構成。

光照射到灰度掩模59a時，如圖8B所示，在遮光部164中，光透射量166為0%，而在不設置有遮光部164及繞射光柵165的區域中，光透射量166為100%。另外，在繞射光柵165中，可以將光透射量調整為10至70%的範圍內。繞射光柵165中的光透射量可以藉由調整繞射光柵的狹縫、點或網眼的間隔及柵距而控制。

如圖8C所示，半色調掩模59b由具有透光性的基板163、形成在其上的半透射部167以及遮光部168構成。半透射部167可使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可由鉻或氧化鉻等吸收光的遮光材料構成。

光照射到半色調掩模59b時，如圖8D所示，在遮光部168中，光透射量169為0%，而在不設置有遮光部168及半透射部167的區域中，光透射量169為100%。另外，在半透射部167中，可以將光透射量調整為10至70%的範圍內。半透射部167中的光透射量可根據半透射部167的材料而調整。

藉由在用多灰度掩模進行曝光之後進行顯影，可以形成如圖9B所示那樣具有不同的厚度區的抗蝕劑掩模81。

接著，藉由使用抗蝕劑掩模81將LPSAS膜53、緩衝層54、添加有賦予一導電類型的雜質的半導體膜55以及導電膜65a至65c蝕刻並分離。其結果是，可以形成如圖 10A所示那樣的LPSAS膜61、緩衝層62、添加有賦予一導電類型的雜質的半導體膜63以及導電膜85a至85c。圖10A相當於沿圖12A的A-B線的剖視圖(但抗蝕劑掩模86未示出)。

然後，對抗蝕劑掩模81進行灰化處理。其結果是，抗蝕劑的面積縮小，其厚度變薄。此時，厚度薄的區域的抗蝕劑(與閘電極51的一部分重疊的區域)被去除，由此如圖10A所示，可以形成被分離的抗蝕劑掩模86。

接著，用抗蝕劑掩模86將導電膜85a至85c蝕刻並分離。其結果是，可以形成如圖10B所示那樣的一對源極電極及汲極電極92a至92c。用抗蝕劑掩模86對導電膜85a至85c進行濕蝕刻時，導電膜85a至85c被選擇性地蝕刻。其結果是，由於以各向同性的方式蝕刻導電膜而可以形成其面積比抗蝕劑掩模86小的源極電極及汲極電極92a至92c。

然後，藉由使用抗蝕劑掩模86蝕刻添加有賦予一導電類型的雜質的半導體膜63，形成一對源極區及汲極區88。再有，在該蝕刻步驟中，緩衝層62的一部分也被蝕刻。將其一部分被蝕刻的緩衝層稱為緩衝層87。另外，在緩衝層87中形成有凹部。可在同一程序中形成源極區及汲極區及緩衝層的凹部(槽)。這裏，由於藉由使用其面積比抗蝕劑掩模81小的抗蝕劑掩模86來蝕刻緩衝層87的一部分，所以緩衝層87向源極區及汲極區88的外側突出。然後，去除抗蝕劑掩模86。另外，源極電極及汲極電 極92a至92c的端部與源極區及汲極區88的端部不一致且彼此錯開，並且在源極電極及汲極電極92a至92c的端部的外側形成主動區及汲極區88的端部。

圖10C相當於沿圖12B的A-B線的剖視圖。如圖12B所示，源極區及汲極區88的端部位於源極電極及汲極電極92c的端部的外側。另外，緩衝層87的端部位於源極電極及汲極電極92c、源極區及汲極區88的端部的外側。源極電極及汲極電極中的一方具有包圍源極區及汲極區中的另一方的形狀(具體地說，U字形狀、C字形狀)。因此，可以增加載流子移動的區域的面積，從而電流量可以增大，並可以縮小薄膜電晶體的面積。另外，由於微晶半導體膜、源極電極及汲極電極層疊在閘電極上，所以閘電極的凹凸所引起的負面影響少，可以抑制覆蓋度的降低及洩漏電流的產生。再有，源極電極及汲極電極中的一方還用作源極佈線或汲極佈線。

如圖10C所示，源極電極及汲極電極92a至92c的端部與源極區及汲極區88的端部不一致且彼此錯開，從而源極電極及汲極電極92a至92c的端部的距離增大，從而可以防止源極電極及汲極電極之間的洩漏電流或短路。另外，由於源極電極及汲極電極92a至92c的端部與源極區及汲極區88的端部不一致且彼此錯開，所以在源極電極及汲極電極92a至92c和源極區及汲極區88的端部處電場不集中，從而可以防止閘電極51和源極電極及汲極電極92a至92c之間的洩漏電流。由此，可以製造高可靠性 及高耐壓的薄膜電晶體。

藉由上述步驟，可以形成通道蝕刻型薄膜電晶體83。另外，藉由可用兩個光掩模來形成薄膜電晶體。

如圖11A所示，在源極電極及汲極電極92a至92c、源極區及汲極區88、緩衝層87、LPSAS膜90及閘極絕緣膜52c上形成絕緣膜76。絕緣膜76可以用與閘極絕緣膜52a、52b及52c同樣的製作方法形成。

然後，藉由用第三光掩模形成的抗蝕劑掩模來蝕刻絕緣膜76的一部分，形成接觸孔。接著，形成在該接觸孔中與源極電極或汲極電極92c接觸的像素電極77。這裏，像素電極77以如下方式形成：在藉由濺射法形成銦錫氧化物膜之後將抗蝕劑塗敷在銦錫氧化物膜上；接著，藉由利用第四光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模；然後，使用抗蝕劑掩模蝕刻銦錫氧化物膜，以形成像素電極77。圖11B相當於沿圖12C的A-B線的剖視圖。

藉由上述步驟，可以使用多灰度掩模來減少掩模個數，並可以形成適用於顯示裝置的元件基板。

本實施模式可以與實施模式1至4中的任何一個自由地組合。

實施模式6

在本實施模式中，作為一種顯示裝置的形態，示出具有實施模式1所示的薄膜電晶體的液晶顯示裝置。

首先，對VA(Vertical Alignment：垂直配向)型液晶顯示裝置進行描述。VA型液晶顯示裝置是指一種控制液晶面板的液晶分子的排列的方式。VA型液晶顯示裝置中，未施加電壓時液晶分子垂直于面板表面的方向排列。在本實施模式中，特別地，將像素分成幾個區域(子像素)，並設法將分子分別向不同的方向推倒。這稱為多區域(multi-domain)化或多區域設計。在下面的說明中，對作了多區域設計的液晶顯示裝置進行說明。

圖14及圖15分別示出像素電極及對置電極。圖14是形成有像素電極的基板側的平面圖，並將沿A-B線的剖面結構示出於圖13。圖15是形成有對置電極的基板側的平面圖。下面，參照這些附圖進行說明。

圖13示出基板600和對置基板601重疊且注入了液晶的狀態，在該基板600上形成有TFT628、與TFT628連接的像素電極624及保持電容部630，並在該對置基板601上形成有對置電極640等。

在對置基板601的形成間隔物642的位置上形成有遮光膜632、第一著色膜634、第二著色膜636、第三著色膜638以及對置電極640。藉由該結構，用於控制液晶配向的突起644和間隔物642的高度不同。在像素電極624上形成有配向膜648，與此同樣地在對置電極640上形成有配向膜646。在配向膜之間形成有液晶層650。

至於間隔物642，這裏示出柱狀間隔物，但是也可以散佈珠狀間隔物。再者，可以在形成於基板600的像素電 極624上形成間隔物642。

在基板600上形成有TFT628、與之連接的像素電極624以及保持電容部630。藉由分別貫穿覆蓋TFT628、佈線及保持電容部630的絕緣膜620和覆蓋絕緣膜的第三絕緣膜622的接觸孔623，像素電極624連接到佈線618。TFT628可採用實施模式1中所示的薄膜電晶體。另外，保持電容部630由與TFT628的閘極佈線602同樣地形成的第一電容佈線604、閘極絕緣膜606以及與佈線616及618同樣地形成的第二電容佈線617構成。

像素電極624、液晶層650和對置電極640相互重疊，從而形成液晶元件。

圖14示出基板600上的結構。像素電極624用實施模式1中所示的材料來形成。在像素電極624中設置有狹縫625。狹縫625是用來控制液晶取向的。

圖14所示的TFT629、與它連接的像素電極626及保持電容部631可以分別與TFT628、像素電極624及保持電容部630同樣地形成。TFT628和TFT629都連接到佈線616上。該液晶面板的像素由像素電極624及像素電極626構成。像素電極624及像素電極626是子像素。

圖15示出對置基板側的結構。在遮光膜632上形成有對置電極640。對置電極640最好由與像素電極624同樣的材料構成。在對置電極640上形成有用來控制液晶取向的突起644。另外，與遮光膜632的位置一致地形成有間隔物642。

圖16示出該像素結構的等效電路。TFT628和TFT629都連接到閘極佈線602、佈線616。在此情況下，藉由使電容佈線604和電容佈線605的電位不相同，可以使液晶元件651和液晶元件652進行不同的動作。就是說，藉由分別控制電容佈線604和電容佈線605的電位，來精密地控制液晶的取向以擴大視角。

當對設有狹縫625的像素電極624施加電壓時，在狹縫625附近發生電場的應變(傾斜電場)。藉由互相咬合地配置該狹縫625和對置基板601側的突起644，有效地產生傾斜電場來控制液晶的取向，從而液晶的取向根據其位置不同而異。就是說，藉由進行多區域化來擴大液晶面板的視角。

參照圖17至圖20說明與上述不同的VA型液晶顯示裝置。

圖17及圖18示出VA型液晶面板的像素結構。圖18是基板600的平面圖，而圖17示出沿Y-Z線的剖面結構。下面，參照上述兩個附圖進行說明。

在該像素結構中，一個像素具有多個像素電極，並且各個像素電極連接到TFT。各個TFT由不同的閘極信號驅動。就是說，在以多區域方式設計的像素中，具有獨立控制施加到各個像素電極的信號的結構。

像素電極624在接觸孔623中藉由佈線618連接到TFT628。像素電極626在接觸孔627中藉由佈線619連接到TFT629。TFT628的閘極佈線602和TFT629的閘極佈 線603彼此分離，以便能夠提供不同的閘極信號。另一方面，TFT628和TFT629共用作為資料線的佈線616。實施模式1所示的薄膜電晶體可以適合於用作為TFT628和TFT629。

像素電極624和像素電極626具有不同的形狀，並且被狹縫625彼此分離。像素電極626被形成為圍繞在呈V字狀擴大的像素電極624的外側。藉由使用TFT628及TFT629使施加到像素電極624和像素電極626的電壓時序不相同，來控制液晶的配向。圖20示出了該像素結構的等效電路。TFT628連接到閘極佈線602，而TFT629連接到閘極佈線603。藉由對閘極佈線602和閘極佈線603施加不同的柵信號，可以使TFT628和TFT629的動作時序互不相同。

在對置基板601上形成有遮光膜632、第二著色層636、對置電極640。此外，在第二著色層636和對置電極640之間形成平坦化膜637，以防止液晶取向的錯亂。圖19示出對置基板側的結構。對置電極640由不同的像素共用，並且該對置電極640形成有狹縫641。藉由互相咬合地配置該狹縫641和在像素電極624及像素電極626側的狹縫625，可以有效地產生傾斜電場來控制液晶的配向。由此，可以根據其位置使液晶具有彼此不同的取向，從而擴大視角。

像素電極624、液晶層650和對置電極640相互重疊，從而形成第一液晶元件。像素電極626、液晶層650和 對置電極640重疊，從而形成第二液晶元件。並且，這是在一個像素中設置有第一液晶元件及第二液晶元件的多區域結構。

下面，描述橫向電場方式的液晶顯示裝置。橫向電場方式是指藉由對單元內的液晶分子沿水準方向施加電場來驅動液晶來顯示灰度的方式。藉由橫向電場方式，可以使視角增大到大約180度。在下面的說明中，對採用橫向電場方式的液晶顯示裝置進行說明。

圖21示出基板600和對置基板601相重疊並注入了液晶的狀態，在該基板600上形成有TFT628及與之連接的像素電極624，而在該對置基板601上形成有遮光膜632、第二著色膜636以及平坦化膜637等。由於在基板600側形成有像素電極，所以在對置基板601側未設有像素電極。在基板600和對置基板601之間形成有液晶層650。

在基板600上形成有第一像素電極607、與第一像素電極607連接的電容佈線604以及實施模式1中所示的TFT628。第一像素電極607可使用與實施模式1中所示的像素電極77同樣的材料。另外，第一像素電極607形成為大致分割成像素形狀的形狀。閘極絕緣膜606形成在第一像素電極607及電容佈線604上。

在閘極絕緣膜606上形成TFT628的佈線616及佈線618。佈線616是在液晶面板中載運視頻信號的資料線，它是沿一個方向延伸的佈線，並且它與源極區610連接而 成為源極和汲極中一方的電極。佈線618成為源極和汲極中另一方的電極，它是與第二像素電極624連接的佈線。

第二絕緣膜620形成在佈線616及佈線618上。另外，在絕緣膜620上，形成藉由形成在絕緣膜620中的接觸孔連接到佈線618的第二像素電極624。像素電極624用與實施模式1中所示的像素電極77同樣的材料構成。

如此，在基板600上形成TFT628和與之連接的第一像素電極624。另外，保持電容形成在第一像素電極607和第二像素電極624之間。

圖22是表示像素電極的結構的平面圖。在像素電極624中設置狹縫625。該狹縫625用來控制液晶的取向。在此情況下，電場發生在第一像素電極607和第二像素電極624之間。在第一像素電極607和第二像素電極624之間形成有閘極絕緣膜606，但是閘極絕緣膜606的厚度為50至200nm，該厚度與2至10μm的液晶層的厚度相比十分薄，因此沿平行於基板600的方向(水準方向)發生電場。該電場控制液晶的取向。藉由利用該大致平行於基板的方向的電場使液晶分子在水準方向上旋轉。在此情況下，由於液晶分子在任何狀態下均處於水準，所以因觀看角度造成的對比度等的影響很少，從而可增大視角。而且，第一像素電極607和第二像素電極624都是透光電極，因此可以提高開口率。

下面，示出另一例橫向電場方式的液晶顯示裝置。

圖23及圖24示出IPS型液晶顯示裝置的像素結構。 圖24是平面圖，而圖23示出沿圖24中A-B線的剖面結構。下面，參照上述兩圖進行說明。

圖23示出基板600和對置基板601重疊並注入了液晶的狀態，在該基板600上形成有TFT628及與之連接的像素電極624，而在該對置基板601上形成有遮光膜632、第二著色膜636以及平坦化膜637等。由於在基板600側形成有像素電極，所以對置基板601側未設像素電極。在基板600和對置基板601之間形成有液晶層650。

在基板600上形成有公共電位線609和實施模式1中所示的TFT628。公共電位線609可以與薄膜電晶體628的閘極佈線602同時形成。另外，像素電極624形成為大致分割成像素形狀的形狀。

TFT628的佈線616及佈線618形成在閘極絕緣膜606上。佈線616是在液晶面板中載運視頻信號的資料線，它是沿一個方向延伸的佈線，並且它與源極區610連接而成為源極和汲極中一方的電極。佈線618成為源極和汲極中另一方的電極，它是與像素電極624連接的佈線。

第二絕緣膜620形成在佈線616及佈線618上。另外，在絕緣膜620上，形成藉由形成在絕緣膜620中的接觸孔623連接到佈線618的像素電極624。像素電極624用與實施模式1中所示的像素電極77同樣的材料形成。如圖24所示，形成像素電極624，以與在形成公共電位線609時一同形成的梳形電極共同產生橫向電場。而且，像素電極624的梳齒部分形成為和在形成公共電位線609時 一同形成的梳形電極互相咬合。

在像素電極624上施加的電位和公共電位線609的電位之間產生電場時，該電場控制液晶的取向。藉由利用該大致平行於基板的方向的電場使液晶分子在水準方向上旋轉。在此情況下，由於液晶分子在任何狀態下均處於水準，所以因觀看角度造成的對比度等的影響很少，從而可增大視角。

如此，在基板600上形成TFT628和與之連接的像素電極624。保持電容藉由在公共電位線609和電容電極615之間設置閘極絕緣膜606而形成。電容電極615和像素電極624藉由接觸孔633連接。

下面，描述TN型液晶顯示裝置。

圖25及圖26示出TN型液晶顯示裝置的像素結構。圖26是平面圖，而圖25示出圖26中沿A-B線的剖面結構。下面，參照該二圖進行說明。

像素電極624在接觸孔623中藉由佈線618連接到TFT628。用作資料線的佈線616與TFT628連接。TFT628可以適當採用實施模式1中所示的任何TFT。

像素電極624用實施模式1中所示的像素電極77形成。

在對置基板601上形成有遮光膜632、第二著色膜636及對置電極640。而且，在第二著色膜636和對置電極640之間形成有平坦化膜637，以防止液晶的取向混亂。液晶層650形成在像素電極624和對置電極640之間。

像素電極624、液晶層650和對置電極640相重疊，從而形成液晶元件。

另外，可以在基板600或對置基板601上形成有彩色濾光片或用來防止向錯(disclination)的遮蔽膜(黑矩陣)等。並且，將偏振片貼附在基板600的與形成有薄膜電晶體的面相反的面上，並將偏振片貼附在對置基板601的與形成有對置電極640的面相反的面上。

對置電極640可以適當地使用與像素電極77同樣的材料。像素電極624、液晶650和對置電極640相重疊，從而形成液晶元件。

藉由上述步驟，可以製造液晶顯示裝置。本實施模式的液晶顯示裝置使用截止電流小、電特性良好、可靠性高的薄膜電晶體，因此該液晶顯示裝置的對比度高且視見度高。另外，由於採用藉由包含微量的一導電類型的雜質元素的微晶半導體膜來控制臨限值的薄膜電晶體，能夠高生產率地製造視見度高的液晶顯示裝置。

實施模式7

下面，參照圖9A至圖11B、圖27A和27B以及圖28A至28C說明作為顯示裝置的一種形態的發光裝置。這裏，以利用電致發光的發光元件來示出發光裝置。利用電致發光的發光元件是以發光材料是有機化合物還是無機化合物來區分的。一般,前者稱為有機EL元件而後者稱為無機EL元件。

關於有機EL元件，當電壓施加到發光元件時，電子和空穴從一對電極分別注入到包含發光有機化合物的層中，從而電流流動。而且，藉由那些載流子(電子和空穴)複合，發光有機化合物形成了激發態，並在該激發態返回基態時發光。由於這種機制，將這種發光元件稱為電流激發型發光元件。

無機EL元件根據其元件結構，被分為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光材料的粒子分散在粘結劑中的發光層，其發光機制為利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有發光層夾於電介質層中並再被電極夾持的結構，其發光機制為利用金屬離子的內層電子躍遷的局部型發光。這裏，以有機EL元件作為發光元件進行說明。另外，以通道蝕刻型薄膜電晶體作為控制發光元件的驅動的薄膜電晶體進行說明。

藉由圖9A至圖11B所示的步驟，如圖27A所示那樣在基板50上形成薄膜電晶體85及86，並在薄膜電晶體85及86上形成用作保護膜的絕緣膜87。接著，在絕緣膜87上形成平坦化膜111，並在平坦化膜111上形成與薄膜電晶體86的源極電極或汲極電極連接的像素電極112。

平坦化膜111優選用丙烯酸、聚醯亞胺、聚醯胺等有機樹脂或矽氧烷形成。

在圖27A中，因為像素的薄膜電晶體為n型，所以優選用陰極作為像素電極112，與此相反，當像素的薄膜電 晶體為p型時，優選使用陽極。具體而言，作為陰極可使用功函數小的公知材料如鈣、鋁、氟化鈣、鎂銀合金、鋰鋁合金等。

接著，如圖27B所示，在平坦化膜111及像素電極112的端部上形成隔離牆113。隔離牆113具有開口部，在該開口部中露出像素電極112。隔離牆113用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成。尤其是最好這樣，採用感光性的材料，在像素電極上方形成開口部，該開口部的側壁具有以連續的曲率形成的傾斜面。

接著，在隔離牆113的開口部中與像素電極112相接觸地形成發光層114。發光層114既可以由單層構成，又可以由多層相疊而成。

然後，用陽極形成共同電極115，將發光層114覆蓋。共同電極115可用由在實施模式1中作為像素電極77舉出的具有透光性的導電材料構成的透光導電膜形成。作為共同電極115，除上述透光導電膜之外，還可使用氮化鈦膜或鈦膜。在圖27B中，作為共同電極115使用銦錫氧化物。在隔離牆113的開口部中，像素電極112、發光層114和共同電極115相重疊而形成發光元件117。然後，最好在共同電極115和隔離牆113上形成保護膜116，以防止氧、氫、濕氣、二氧化碳等侵入發光元件117。作為保護膜116，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。

再者，實際上最好在完成到圖27B所示的狀態後，用 氣密性高且脫氣少的保護薄膜(層壓薄膜、紫外線硬化樹脂薄膜等)或覆蓋材料進行封裝(密封)，以不暴露於外部空氣。

接下來，參照圖28A至28C對發光元件的結構進行說明。在此，以驅動TFT為n型的情況為例，對像素的剖面結構進行說明。

為了取出發光，發光元件的陽極和陰極中至少一方是透明的即可。在基板上形成薄膜電晶體及發光元件。存在具有頂部射出結構、底面射出結構和雙面射出結構的發光元件，其中頂部射出結構藉由與基板相對側的表面取出發射的光，其中底面射出結構藉由基板側的表面取出發射的光，其中雙面射出結構藉由基板側的表面和與基板相對的表面取出發射的光。本發明的像素結構可用于具有任一種射出結構的發光元件。

以下，參照圖28A對具有頂部射出結構的發光元件進行說明。

在圖28A中示出當驅動TFT7001為n型且從發光元件7002發射的光穿透到陽極7005側時的像素的剖視圖。在圖28A中，發光元件7002的陰極7003和驅動TFT7001電連接，並且在陰極7003上依次層疊有發光層7004、陽極7005。陰極7003只要是功函數小且反射光的導電膜即可，可以使用公知的材料。例如，優選使用鈣、鋁、氟化鈣、鎂銀合金、鋰鋁合金等。而且，發光層7004既可由單層構成，又可以由多層相疊而構成。在由多層構成的情 況下，在陰極7003上依次層疊電子注入層、電子傳輸層、發光層、空穴傳輸層、空穴注入層。再有，不必一定設置所有的這些層。陽極7005用透過光的透光導電材料形成，例如可使用具有透光性的導電膜如含氧化鎢的銦氧化物、含氧化鎢的銦鋅氧化物、含氧化鈦的銦氧化物、含氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加氧化矽的銦錫氧化物等。

由陰極7003和陽極7005夾持發光層7004的區域相當於發光元件7002。在圖28A所示的像素中，如空心箭頭所示，從發光元件7002發射的光射出到陽極7005側。

接下來，參照圖28B對具有底面射出結構的發光元件進行說明。圖28B示出其中驅動TFT7011為n型且從發光元件7012發射的光射出到陰極7013側的像素的剖視圖。在圖28B中，在與驅動TFT7011電連接的透光導電材料7017上形成有發光元件7012的陰極7013，在陰極7013上依次層疊有發光層7014、陽極7015。而且，在陽極7015具有透光性時，可以將陽極7015覆蓋地形成用以反射光或遮光的遮罩膜7016。與圖28A的情況相同，陰極7013可採用公知的材料，只要是功函數小的導電膜即可。但其膜厚設定為透過光的膜厚(優選為約5nm至30nm)。例如，可以使用膜厚為20nm的Al作為陰極7013。而且，與圖28A相同，發光層7014既可以由單層構成，又可以由多層相疊而構成。陽極7015不需要透光，但是可以與圖28A相同用透光導電材料形成。遮罩膜 7016可採用如反射光的金屬等，但並不侷限於金屬膜。例如，也可採用添加黑色顏料的樹脂等。

由陰極7013和陽極7015夾入發光層7014的區域相當於發光元件7012。在圖28B所示的像素中，如空心箭頭所示，從發光元件7012發射的光射出到陰極7013側。

接著，對具有雙面射出結構的發光元件，用圖28C進行說明。在圖28C中，在與驅動用TFT7021電連接的透光導電材料7027上形成用作有發光元件7022的陰極7023的膜，在陰極7023上依次層疊有發光層7024、陽極7025。與圖28A的情況相同，陰極7023可採用公知的材料，只要是功函數小的導電膜即可。但其膜厚設定為可透過光的程度。例如，可以使用膜厚為20nm的Al作為陰極7023。而且，與圖28A相同，發光層7024既可以由單層構成，又可以由多層相疊而構成。與圖28A相同，陽極7025可用透光的透光導電材料形成。

陰極7023、發光層7024、陽極7025相重疊的區域相當於發光元件7022。在圖28C所示的像素中，如空心箭頭所示，從發光元件7022發射的光既射出到陽極7025側又射出到陰極7023側。

這裏，就有機EL元件作為發光元件作了說明，但也可以設置無機EL元件作為發光元件。

而且，雖然在本實施模式中示出發光元件與控制發光元件驅動的薄膜電晶體(驅動TFT)電連接的示例，但也可以是在驅動TFT和發光元件之間連接電流控制用TFT 的結構。

再有，本實施模式所示的發光裝置不限於圖28A至28C所示的結構，基於本發明的技術思想可以實現各種各樣的變形。

藉由上述步驟，可以製造出發光裝置。本實施模式的發光裝置使用截止電流少、電特性良好、可靠性高的薄膜電晶體，因此該發光裝置的對比度高且視見度高。另外，由於使用藉由包含微量的一導電類型的雜質元素的微晶半導體膜來控制臨限值的薄膜電晶體，所以可以高生產率地製造視見度高的發光裝置。

實施模式8

下面，示出作為本發明的顯示裝置的一種形態的顯示面板的結構。

在圖29A中示出另外僅形成信號線驅動電路6013且與在基板6011上形成的像素部6012連接的顯示面板的形態。像素部6012及掃描線驅動電路6014使用由微晶半導體膜構成的薄膜電晶體形成。藉由由其遷移率高於由微晶半導體膜構成的薄膜電晶體的電晶體形成信號線驅動電路，可以使信號線驅動電路的工作穩定，因為信號線驅動電路的驅動頻率需要有高於掃描線驅動電路的驅動頻率。再有，信號線驅動電路6013可以由使用單晶半導體的電晶體、使用多晶半導體的薄膜電晶體或使用SOI的電晶體構成。電源的電位、各種信號等藉由FPC6015分別提供給像 素部6012、信號線驅動電路6013和掃描線驅動電路6014。

而且，也可以將信號線驅動電路及掃描線驅動電路都形成在與像素部相同的基板上。

此外，在另外形成驅動電路的情況下，不一定需要將形成有驅動電路的基板貼附到形成有像素部的基板上，也可以如貼附到FPC上。圖29B表示另外僅形成信號線驅動電路6023且與形成在基板6021上的像素部6022及掃描線驅動電路6024連接的液晶顯示裝置面板的方式。像素部6022及掃描線驅動電路6024藉由由微晶半導體膜構成的薄膜電晶體而形成。信號線驅動電路6023藉由FPC6025連接到像素部6022。電源的電位、各種信號等藉由FPC6025分別提供給像素部6022、信號線驅動電路6023和掃描線驅動電路6024。

另外，也可以使用由微晶半導體膜構成的薄膜電晶體在與像素部相同的基板上僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分，另外形成其他部分且與像素部電連接。在圖29C中表示將信號線驅動電路所具有的類比開關6033a形成在與像素部6032、掃描線驅動電路6034相同的基板6031上，並且將信號線驅動電路所具有的移位暫存器6033b另外形成並貼附在基板上的液晶顯示裝置面板的形態。像素部6032及掃描線驅動電路6034用由微晶半導體膜構成的薄膜電晶體形成。信號線驅動電路具有的移位暫存器6033b藉由FPC6035連接到像素部 6032。電源的電位、各種信號等藉由FPC6035分別提供給像素部6032、信號線驅動電路、掃描線驅動電路6034。

如圖29A至29C所示，可以在與像素部相同的基板上使用由LPSAS膜構成的薄膜電晶體形成本發明的液晶顯示裝置的驅動電路的一部分或全部。

而且，對另外形成的基板的連接方法沒有特別的限制，可以使用公知的COG方法、引線接合方法或TAB方法等。此外，只要能夠電連接，連接的位置並不限於圖29A至29C所示的位置。另外，也可以另外形成控制器、CPU、記憶體等並加以連接。

再有，本發明中使用的信號線驅動電路不限於僅具有移位暫存器和類比開關的形態。除了移位暫存器和類比開關之外，還可以具有緩衝器、電平移動器、源極跟隨器等其他電路。另外，不必一定設置移位暫存器和類比開關，例如可以用如解碼器電路那樣的可選擇信號線的其他電路代替移位暫存器，也可以用鎖存器等代替類比開關。

圖32示出本發明的液晶顯示裝置的框圖。圖32所示的顯示裝置包括具有多個具備顯示元件的像素的像素部701、選擇各像素的掃描線驅動電路702以及控制視頻信號輸入到被選擇的像素的信號線驅動電路703。

在圖32中，信號線驅動電路703具有移位暫存器704、類比開關705。移位暫存器704中被輸入時鐘信號(CLK)、起始脈衝信號(SP)。時鐘信號(CLK)和起始脈衝信號(SP)輸入時，定時信號就在移位暫存器704中 生成，並輸入到類比開關705。

另外，類比開關705被供給視頻信號(video signal)。類比開關705根據輸入的定時信號來取樣視頻信號，並提供給後級的信號線。

接下來，對掃描線驅動電路702的結構進行說明。掃描線驅動電路702具有移位暫存器706、緩衝器707。此外，視情況也可設有電平移動器。在掃描線驅動電路702中，藉由對移位暫存器706輸入時鐘信號(CLK)及起始脈衝信號(SP)而生成選擇信號。生成的選擇信號在緩衝器707中被緩衝並放大，並提供給對應的掃描線。整行的像素的電晶體的閘極被連接到掃描線。而且，需要使整行的像素的電晶體同時導通，因此採用能夠流過大電流的緩衝器707。

關於全彩色液晶顯示裝置，在將對應於R(紅)、G(綠)、B(藍)的視頻信號依次取樣而提供給對應的信號線的情況下，用於連接移位暫存器704和類比開關705的端子數相當於用於連接類比開關705和像素部701的信號線的端子數目的三分之一左右。因此，藉由將類比開關705形成在與像素部700相同的基板上，與將類比開關705形成在與像素部701不同的基板上時相比，可以減少用於連接另外形成的基板的端子數，並且抑制連接不良的發生幾率，可以提高成品率。

圖32所示的掃描線驅動電路702具有移位暫存器706及緩衝器707，但是掃描線驅動電路702也可以由移位暫 存器706構成。

圖32所示的結構只是本發明的顯示裝置的一種形態，信號線驅動電路和掃描線驅動電路的結構並不受此限定。

下面，參照圖33及圖34說明包括其極性全部相同的由LPSAS膜構成的薄膜電晶體的移位暫存器的一種形態。圖33示出本實施模式的移位暫存器的結構。圖33所示的移位暫存器由多個觸發器701_i(觸發器701_1至觸發器701_n中的任何一個)構成。另外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重定信號而工作。

以下，對圖33所示的移位暫存器的連接關係進行說明。關於圖33所示的移位暫存器的第i級觸發器701_i(觸發器701_1至觸發器701_n中的任何一個)，圖34所示的第一佈線501連接到第七佈線717_i-1，圖34所示的第二佈線502連接到第七佈線717_i+1，圖34所示的第三佈線503連接到第七佈線717_i，並且圖34所示的第六佈線506連接到第五佈線715。

另外，圖34所示的第四佈線504，在第奇數級的觸發器中連接到第二佈線712，並在第偶數級的觸發器中連接到第三佈線713。圖34所示的第五佈線505連接到第四佈線714。

但是，第一級觸發器701_1的圖34所示的第一佈線501連接到第一佈線711，第n級觸發器701_n的圖34所示的第二佈線502連接到第六佈線716。

再有，也可以將第一佈線711、第二佈線712、第三佈線713、第六佈線716分別稱為第一信號線、第二信號線、第三信號線、第四信號線。還可以將第四佈線714、第五佈線715分別稱為第一電源線、第二電源線。

接著，在圖34中示出圖33所示的觸發器的詳細結構。圖34所示的觸發器具有第一薄膜電晶體171、第二薄膜電晶體172、第三薄膜電晶體173、第四薄膜電晶體174、第五薄膜電晶體175、第六薄膜電晶體176、第七薄膜電晶體177以及第八薄膜電晶體178。在本實施模式中，第一薄膜電晶體171、第二薄膜電晶體172、第三薄膜電晶體173、第四薄膜電晶體174、第五薄膜電晶體175、第六薄膜電晶體176、第七薄膜電晶體177以及第八薄膜電晶體178為n通道型電晶體，在柵-源間電壓(Vgs)超過臨限值電壓(Vth)時，成為導通狀態。

下面，就圖33所示的觸發器的連接結構進行說明。

第一薄膜電晶體171的第一電極(源極電極和汲極電極中的一方)連接到第四佈線504，並且第一薄膜電晶體171的第二電極(源極電極和汲極電極中的另一方)連接到第三佈線503。

第二薄膜電晶體172的第一電極連接到第六佈線506，並且第二薄膜電晶體172的第二電極連接到第三佈線503。

第三薄膜電晶體173的第一電極連接到第五佈線505，第三薄膜電晶體173的第二電極連接到第二薄膜電晶體 172的閘電極，並且第三薄膜電晶體173的閘電極連接到第五佈線505。

第四薄膜電晶體174的第一電極連接到第六佈線506，第四薄膜電晶體174的第二電極連接到第二薄膜電晶體172的閘電極，並且第四薄膜電晶體174的閘電極連接到第一薄膜電晶體171的閘電極。

第五薄膜電晶體175的第一電極連接到第五佈線505，第五薄膜電晶體175的第二電極連接到第一薄膜電晶體171的閘電極，並且第五薄膜電晶體175的閘電極連接到第一佈線501。

第六薄膜電晶體176的第一電極連接到第六佈線506，第六薄膜電晶體176的第二電極連接到第一薄膜電晶體171的閘電極，並且第六薄膜電晶體176的閘電極連接到第二薄膜電晶體172的閘電極。

第七薄膜電晶體177的第一電極連接到第六佈線506，第七薄膜電晶體177的第二電極連接到第一薄膜電晶體171的閘電極，並且第七薄膜電晶體177的閘電極連接到第二佈線502。第八薄膜電晶體178的第一電極連接到第六佈線506，第八薄膜電晶體178的第二電極連接到第二薄膜電晶體172的閘電極，並且第八薄膜電晶體178的閘電極連接到第一佈線501。

再有，將第一薄膜電晶體171的閘電極、第四薄膜電晶體174的閘電極、第五薄膜電晶體175的第二電極、第六薄膜電晶體176的第二電極以及第七薄膜電晶體177的 第二電極的連接處為節點143。再者，將第二薄膜電晶體172的閘電極、第三薄膜電晶體173的第二電極、第四薄膜電晶體174的第二電極、第六薄膜電晶體176的閘電極、以及第八薄膜電晶體178的第二電極的連接處為節點144。

再有，第一佈線501、第二佈線502、第三佈線503、第四佈線504可分別稱為第一信號線、第二信號線、第三信號線、第四信號線。還有，第五佈線505、第六佈線506可分別稱為第一電源線、第二電源線。

圖35中示出圖34所示的觸發器的俯視圖的一例。

導電膜901包含用作第一薄膜電晶體171的第一電極的部分，並藉由與像素電極同時形成的佈線951連接到第四佈線504。

導電膜902包含用作第一薄膜電晶體171的第二電極的部分，並藉由與像素電極同時形成的佈線952連接到第三佈線503。

導電膜903包含用作第一電晶體的閘電極及第四薄膜電晶體174的閘電極的部分。

導電膜904包含用作第二薄膜電晶體172的第一電極、第六薄膜電晶體176的第一電極、第四薄膜電晶體174的第一電極以及第八薄膜電晶體178的第一電極的部分，並與第六佈線506連接。

導電膜905包含用作第二薄膜電晶體172的第二電極的部分，並藉由與像素電極同時形成的佈線954連接到第 三佈線503。

導電膜906包含用作第二薄膜電晶體172的閘電極及第六電晶體的閘電極的部分。

導電膜907包含用作第三薄膜電晶體173的第一電極的部分，並藉由佈線955連接到第五佈線505。

導電膜908包含用作第三薄膜電晶體173的第二電極及第四薄膜電晶體174的第二電極的部分，並藉由與像素電極同時形成的佈線956連接到導電膜906。

導電膜909包含用作第三薄膜電晶體173的閘電極的部分，並藉由佈線955連接到第五佈線505。

導電膜910包含用作第五薄膜電晶體175的第一電極的部分，並藉由與像素電極同時形成的佈線959連接到第五佈線505。

導電膜911包含用作第五薄膜電晶體175的第二電極及第七薄膜電晶體177的第二電極的部分，並藉由與像素電極同時形成的佈線958連接到導電膜903。

導電膜912包含用作第五薄膜電晶體175的閘電極的部分，並藉由與像素電極同時形成的佈線960連接到第一佈線501。

導電膜913包含用作第六薄膜電晶體176的第二電極的部分，並藉由與像素電極同時形成的佈線957連接到導電膜903。

導電膜914包含用作第七薄膜電晶體177的閘電極的部分，並藉由與像素電極同時形成的佈線962連接到第二 佈線502。

導電膜915包含用作第八薄膜電晶體178的閘電極的部分，並藉由與像素電極同時形成的佈線961連接到導電膜912。

導電膜916包含用作第八薄膜電晶體178的第二電極的部分，並藉由與像素電極同時形成的佈線953連接到導電膜906。

由採用微晶半導體的電晶體來構成圖32至圖34所示的電路的液晶顯示裝置，能夠使電路高速工作。例如，使用LPSAS膜的情況與使用非晶半導體膜的情況相比，使用LPSAS膜的電晶體時的遷移率高，因此可以提高驅動電路(例如掃描線驅動電路702的移位暫存器706)的驅動頻率。由於能夠使掃描線驅動電路702高速工作，所以可以實現提高幀頻或黑幀插入等。

在提高幀頻的情況下，最好根據影像的運動方向來產生畫面的資料。就是說，優選進行運動補償來內插資料。這樣，藉由提高幀頻率並內插影像資料，可以改善動畫的顯示特性並可以進行平滑的顯示。例如，藉由將幀頻率設定為2倍(例如120Hz、100Hz)以上，更優選為4倍(例如480Hz、400Hz)以上，可以減少動畫中的影像模糊和後像。在此情況下，也使掃描線驅動電路702提高驅動頻率而工作，從而可以提高幀頻。

在進行黑幀插入的情況下，採用能夠將影像資料或成為黑色顯示的資料提供給像素部701的方式。其結果是， 成為與脈衝驅動類似的方式，並可以減少後像。在此情況下，也使掃描線驅動電路702提高驅動頻率而工作，從而可以進行黑幀插入。

再者，藉由增大掃描線驅動電路702的薄膜電晶體的通道寬度，或者配置多個掃描線驅動電路，等等，可以實現更高的幀頻率。例如，可以將幀頻率設定為8倍(例如例如960Hz、800Hz)以上。在配置多個掃描線驅動電路的情況下，藉由將用來驅動第偶數行的掃描線的掃描線驅動電路配置在一側，並將用來驅動第奇數行的掃描線的掃描線驅動電路配置在對側，可以實現提高幀頻。作為一例，第二薄膜電晶體172的通道寬度優選為300μm以上，更優選為1000μm以上。

藉由由採用微晶半導體的電晶體來構成圖32至圖34所示的電路，可以縮小佈局面積。由此，可以縮小作為顯示裝置之一例的液晶顯示裝置的邊框。例如，使用LPSAS膜的情況與使用非晶半導體膜的情況相比，使用LPSAS膜的電晶體的遷移率高，因此可以縮小電晶體的通道寬度。其結果是，可以實現液晶顯示裝置的窄邊框化。作為一例，第二薄膜電晶體172的通道寬度優選為3000μm以下，更優選為2000μm以下。

再有，圖34所示的第二薄膜電晶體172將低電平的信號輸出到第三佈線503的期間長。在該期間中，第二薄膜電晶體172一直處於導通狀態。因此，第二薄膜電晶體172遭受到強應力，從而其電晶體特性容易劣化。若電晶 體特性劣化，則臨限值電壓逐漸上升。其結果是，電流值漸漸變小。因此，為了即使電晶體劣化也能夠提供充分的電流，第二薄膜電晶體172的通道寬度大是理想的。或者，最好進行補償，以致即使電晶體劣化也會給電路造成故障。例如，最好與第二薄膜電晶體172並聯地配置電晶體並使它與第二薄膜電晶體172交替處於導通狀態，以不容易受到劣化的影響。

然而，當對使用非晶半導體膜的情況和使用LPSAS膜的情況進行比較時，使用LPSAS膜的電晶體不容易劣化。因此，在使用LPSAS膜的情況下，可以縮小電晶體的通道寬度。或者，即使不配置對劣化的補償用電路，也可以正常地工作。因此，可以縮小每一像素的電晶體的平面面積。

實施模式9

接下來，參照圖36A和36B就本發明的顯示裝置的一種形態相當的液晶顯示面板的外觀及剖面進行說明。圖36A是藉由使用密封劑4005將形成在第一基板4001上的具有LPSAS膜的薄膜電晶體4010及液晶元件4013密封在第一基板4001與第二基板4006之間的面板的俯視圖，圖36B相當於沿圖36A的A-A'的剖視圖。

以圍繞在第一基板4001上設置的像素部4002和掃描線驅動電路4004的方式敷設密封劑4005。另外，在像素部4002和掃描線驅動電路4004上設置第二基板4006。因 此，像素部4002和掃描線驅動電路4004與液晶4008一起由第一基板4001、密封劑4005和第二基板4006密封。另外，在第一基板4001上的與由密封劑4005圍繞的區域不同的區域中裝有在另外準備的基板上由多晶半導體膜形成的信號線驅動電路4003。而且，雖然在本實施模式中，對將具有由多晶半導體膜構成的薄膜電晶體的信號線驅動電路貼附到第一基板4001的一例進行說明，但是也可用單晶半導體的電晶體來形成信號線驅動電路並加以貼附。圖36A和36B例示了信號線驅動電路4003所包含的由多晶半導體膜形成的薄膜電晶體4009。

設置在第一基板4001上的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖36B例示了像素部4002所包含的薄膜電晶體4010。薄膜電晶體4010相當於使用LPSAS膜的薄膜電晶體。

另外，附圖標記4013相當於液晶元件，液晶元件4013具有的像素電極4030與薄膜電晶體4010電連接。液晶元件4013的對置電極4031形成在第二基板4006上。像素電極4030、對置電極4031和液晶4008相重疊的部分相當於液晶元件4013。

再有，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(一般為不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics，即纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。另外，也可以採用由PVF薄膜或聚酯薄膜夾 入鋁箔的結構的薄片。

另外，球狀的隔離物4035為控制像素電極4030和對置電極4031之間的距離(單元間隙)而設置。而且，也可以使用藉由選擇性地蝕刻絕緣膜而獲得的隔離物。

此外，提供給另外形成的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，由FPC4018藉由引導佈線4014、4015提供。

在本實施模式中，連接端子4016由與液晶元件4013具有的像素電極4030相同的導電膜形成。另外，引導佈線4014、4015由與薄膜電晶體4010的源極電極或汲極電極相同的導電膜形成。

連接端子4016與FPC4018具有的端子藉由各向異性導電膜4019電連接。

再有，雖然未圖示，本實施模式所示的液晶顯示裝置可具有配向膜、偏振片，進而也可以具有顏色濾光片、遮罩膜。

並且，圖36A和36B示出了另外形成信號線驅動電路4003並安裝到第一基板4001上的一例，但是本實施模式不限於該結構。可以另外形成掃描線驅動電路並安裝，也可以僅另外形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。

本實施模式可以與其他實施模式中記載的結構組合實施。

實施模式10

接下來，參照圖37A和37B就與本發明的顯示裝置的一種形態相當的發光顯示面板的外觀及剖面進行說明。圖37A是用密封劑將形成在第一基板上的使用LPSAS膜的薄膜電晶體及發光元件密封在第一基板與第二基板之間的面板的俯視圖，圖37B相當於沿圖37A的A-A'的剖視圖。

以圍繞在第一基板4001上設置的像素部4002和掃描線驅動電路4004的方式敷設密封劑4005。另外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與填充料4007一起由第一基板4001、密封劑4005和第二基板4006密封。另外，在第一基板4001上的與由密封劑4005圍繞的區域不同的區域中安裝有在另外準備的基板上由多晶半導體膜形成的信號線驅動電路4003。再有，雖然在本實施模式中，對將具有由多晶半導體膜構成的薄膜電晶體的信號線驅動電路貼附到第一基板4001的一例進行說明，但是也可以由採用單晶半導體的電晶體形成信號線驅動電路並加以貼附。圖37B例示了信號線驅動電路4003所包含的由多晶半導體膜形成的薄膜電晶體4009。

設置在第一基板4001上的像素部4002和掃描線驅動電路4004具有多個薄膜電晶體，圖37B例示了像素部4002所包含的薄膜電晶體4010。而且，在本實施模式中，雖然假定了薄膜電晶體4010為驅動用TFT，但是薄膜電晶體4010可以為電流控制用TFT，也可以為擦除用 TFT。薄膜電晶體4010相當於採用LPSAS膜的薄膜電晶體。

另外，附圖標記4011相當於發光元件，發光元件4011具有的像素電極與薄膜電晶體4010的源極電極或汲極電極藉由佈線4017電連接。在本實施模式中，發光元件4011與具有透光性的導電材料4012電連接。而且，發光元件4011的結構不限於本實施模式所示的結構。發光元件4011的結構可按照從發光元件4011取出光的方向或薄膜電晶體4010的極性等適當改變。

此外，提供給另外形成的信號線驅動電路4003和掃描線驅動電路4004或像素部4002的各種信號及電位，由FPC4018藉由引導佈線4014及4015提供。

在本實施模式中，連接端子4016由與佈線4017具有的像素電極相同的導電膜形成。另外，引導佈線4014、4015由與薄膜電晶體4010的源極電極或汲極電極相同的導電膜形成。

連接端子4016與FPC4018具有的端子藉由各向異性導電膜4019電連接。

位於從發光元件4011取出光的方向的基板必須透明。在此情況下，使用玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。

另外，作為填充料4007除了氮或氬等惰性氣體之外，還可以使用紫外線硬化樹脂或熱硬化樹脂，即可以使用PVC(聚氯乙烯)、丙烯、聚醯亞胺、環氧樹脂、矽樹脂 、PVB(聚乙烯醇縮丁醛)或EVA(ethylene vinyl acetate，即乙烯-醋酸乙烯酯)。在本實施模式中用氮作為填充料。

另外，若有需要，也可以在發光元件的射出面上適當地提供諸如偏振片、圓偏振片(包括橢圓偏振片)、相位差板(λ/4波片、λ/2波片)、以及顏色濾光片等的光學膜。另外，也可以在偏振片或圓偏振片上設置減反射膜。例如，可以執行防眩處理，該處理利用表面的凹凸來擴散反射光並降低眩光。

再有，圖37A和37B示出另外形成信號線驅動電路4003並安裝到第一基板4001上的一例，但是本實施模式不限於該結構。可以另外形成掃描線驅動電路並安裝，也可以僅另外形成信號線驅動電路的一部分或掃描線驅動電路的一部分並安裝。

本實施模式可以與其他實施模式所記載的結構組合實施。

實施模式11

根據本發明獲得的顯示裝置等可用於主動矩陣型顯示裝置模組。換句話說，其顯示部分裝有上述模組的所有電子產品均可以實施本發明。

作為這種電子產品，可以舉出攝像機、數位照相機、頭戴式顯示器(護目鏡型顯示器)、汽車導航系統、投影機、汽車音響、個人電腦、可擕式資訊終端(移動電腦、 移動電話或電子書等)等。圖30A至30D示出了其中的示例。

圖30A表示電視裝置。如圖30A所示，可以將顯示模組裝入機殼來實現電視裝置。安裝了FPC的顯示面板還稱為顯示模組。由顯示模組形成主螢幕2003，作為其他附屬裝置還有揚聲器部分2009、操作開關等。如此，可以製成電視裝置。

如圖30A所示，在機殼2001中裝入採用顯示元件的顯示用面板2002，就可開始由接收機2005接收普通的電視廣播，而且藉由數據機2004連接到有線或無線方式的通信網路，從而還可進行單向(從發送者到接收者)或雙向(在發送者和接收者之間，或者在接收者之間)的資訊通信。電視裝置的操作可以由裝在機殼中的開關或另設的遙控裝置2006進行，並且該遙控裝置2006也可設有顯示輸出資訊的顯示部2007。

另外，除了主螢幕2003以外，電視裝置中還可附加有如下結構：用第二顯示用面板形成的輔助螢幕2008，用以顯示頻道或音量等。在該結構中，可以採用視角優良的液晶顯示面板形成主畫面2003，並採用能夠以低耗電量進行顯示的發光顯示面板形成輔助螢幕。另外，為了優先地減小耗電量，也可以構成為：使用液晶顯示面板形成主螢幕2003，使用發光顯示面板形成輔助螢幕2008，並且輔助螢幕2008能夠閃亮顯示。

圖31是電視裝置的主要結構的框圖。像素部921形 成在顯示面板900上。可以採用COG方法將信號線驅動電路922和掃描線驅動電路923安裝在顯示面板900上。

作為其他外部電路的結構，在該視頻信號的輸入側設有視頻信號放大電路925、視頻信號處理電路926、控制電路927等。其中，視頻信號放大電路925放大調諧器924所接收信號中的視頻信號，視頻信號處理電路926將從視頻信號放大電路925輸出的信號轉換成對應於紅、綠、藍各種顏色的色信號，控制電路927將該視頻信號轉換成驅動器IC的輸入規格。控制電路927將信號輸出到掃描線側和信號線側。在進行數位驅動的情況下，可以構成為：在信號線側設置信號分割電路928，並將輸入數位信號劃分成m個而供給。

由調諧器924接收的信號中的音頻信號被發送到音頻信號放大電路929，並經過音頻信號處理電路930提供給揚聲器933。控制電路931從輸入部932接收關於接收站台(接收頻率)或音量的控制資訊，並將信號傳送到調諧器924和音頻信號處理電路930。

當然，本發明不限於電視裝置，還可用於各種用途如個人電腦的監視器、鐵路的車站或飛機場等中的資訊顯示幕、街頭的廣告顯示幕等大面積顯示媒體。

圖30B表示可擕式電話機2301的一例。該可擕式電話機2301包含顯示部2302、操作部2303等而構成。在顯示部2302中，採用上述實施模式中說明的顯示裝置，從而可以提高量產性。

另外，圖30C所示的可攜型電腦包含主體2401、顯示部2402等。藉由對顯示部2402採用上述實施模式所示的顯示裝置，可以提高量產性。

圖30D是臺式照明燈具，其中包括照明部2501、燈罩2502、轉臂2503、支柱2504、基座2505和電源2506，用本發明的發光裝置作為照明部2501來製造。再有，照明燈具包括固定到天花板上的照明燈具和壁掛型照明燈具等。藉由採用上述實施模式中所示的顯示裝置，可以提高量產性，並可以提供廉價的臺式照明燈具。

本申請根據2007年7月27日在日本專利局受理的日本專利申請2007-196407號而提出，該申請內容藉由參照而納入本申請中。

23a‧‧‧微晶半導體膜

23b‧‧‧包含硼的微晶半導體膜

33a‧‧‧LPSAS膜

33b‧‧‧包含硼的微晶半導體膜

43‧‧‧微晶半導體膜

50‧‧‧基板

51‧‧‧閘電極

52a‧‧‧閘極絕緣膜

52b‧‧‧閘極絕緣膜

52c‧‧‧閘極絕緣膜

53‧‧‧LPSAS膜

54‧‧‧緩衝層

55‧‧‧添加有賦予一導電類型的雜質的半導體膜

56‧‧‧抗蝕劑掩模

59‧‧‧多灰度掩模

61‧‧‧LPSAS膜

62‧‧‧緩衝層

63‧‧‧添加有賦予一導電類型的雜質的半導體膜

65a‧‧‧導電膜

65b‧‧‧導電膜

65c‧‧‧導電膜

66‧‧‧抗蝕劑掩模

71a‧‧‧源極電極及汲極電極

71b‧‧‧源極電極及汲極電極

71c‧‧‧源極電極及汲極電極

72‧‧‧源極區及汲極區

73‧‧‧緩衝層

74‧‧‧薄膜電晶體

76‧‧‧絕緣膜

77‧‧‧像素電極

80‧‧‧抗蝕劑

81‧‧‧抗蝕劑掩模

83‧‧‧薄膜電晶體

85a‧‧‧導電膜

85b‧‧‧導電膜

85c‧‧‧導電膜

86‧‧‧抗蝕劑掩模

87‧‧‧緩衝層

88‧‧‧源極區及汲極區

90‧‧‧LPSAS膜

92a‧‧‧源極電極及汲極電極

92b‧‧‧源極電極及汲極電極

92c‧‧‧源極電極及汲極電極

111‧‧‧平坦化膜

112‧‧‧像素電極

113‧‧‧隔離牆

114‧‧‧發光層

115‧‧‧共同電極

116‧‧‧保護膜

117‧‧‧發光元件

143‧‧‧節點

144‧‧‧節點

163‧‧‧基板

164‧‧‧遮光部

165‧‧‧繞射光柵

166‧‧‧光透射量

167‧‧‧半透射部

168‧‧‧遮光部

169‧‧‧光透射量

171‧‧‧第一薄膜電晶體

172‧‧‧第二薄膜電晶體

173‧‧‧第三薄膜電晶體

174‧‧‧第四薄膜電晶體

175‧‧‧第五薄膜電晶體

176‧‧‧第六薄膜電晶體

177‧‧‧第七薄膜電晶體

178‧‧‧第八薄膜電晶體

501‧‧‧第一佈線

502‧‧‧第二佈線

503‧‧‧第三佈線

504‧‧‧第四佈線

505‧‧‧第五佈線

506‧‧‧第六佈線

600‧‧‧基板

601‧‧‧對置基板

602‧‧‧閘極佈線

603‧‧‧閘極佈線

604‧‧‧電容佈線

605‧‧‧電容佈線

606‧‧‧閘極絕緣膜

607‧‧‧第一像素電極

609‧‧‧公共電位線

610‧‧‧源極區

615‧‧‧電容電極

616‧‧‧佈線

618‧‧‧佈線

619‧‧‧佈線

620‧‧‧絕緣膜

622‧‧‧第三絕緣膜

623‧‧‧接觸孔

624‧‧‧像素電極

625‧‧‧狹縫

626‧‧‧像素電極

627‧‧‧接觸孔

628‧‧‧TFT

629‧‧‧TFT

630‧‧‧保持電容部

631‧‧‧保持電容部

632‧‧‧遮光膜

633‧‧‧接觸孔

634‧‧‧第一著色膜

636‧‧‧第二著色膜

637‧‧‧平坦化膜

638‧‧‧第三著色膜

640‧‧‧對置電極

641‧‧‧狹縫

642‧‧‧間隔物

644‧‧‧突起

646‧‧‧配向膜

648‧‧‧配向膜

650‧‧‧液晶層

651‧‧‧液晶元件

652‧‧‧液晶元件

700‧‧‧像素部

701‧‧‧像素部

701_1‧‧‧觸發器

701_2‧‧‧觸發器

701_3‧‧‧觸發器

701_4‧‧‧觸發器

701_n-1‧‧‧觸發器

701_n‧‧‧觸發器

702‧‧‧掃描線驅動電路

703‧‧‧信號線驅動電路

704‧‧‧移位暫存器

705‧‧‧類比開關

706‧‧‧移位暫存器

707‧‧‧緩衝器

712‧‧‧第二佈線

713‧‧‧第三佈線

714‧‧‧第四佈線

715‧‧‧第五佈線

716‧‧‧第六佈線

717_1‧‧‧第七佈線

717_2‧‧‧第七佈線

717_3‧‧‧第七佈線

717_4‧‧‧第七佈線

717_n-2‧‧‧第七佈線

717_n-1‧‧‧第七佈線

901‧‧‧導電膜

902‧‧‧導電膜

903‧‧‧導電膜

904‧‧‧導電膜

905‧‧‧導電膜

906‧‧‧導電膜

907‧‧‧導電膜

908‧‧‧導電膜

909‧‧‧導電膜

910‧‧‧導電膜

911‧‧‧導電膜

912‧‧‧導電膜

913‧‧‧導電膜

914‧‧‧導電膜

915‧‧‧導電膜

916‧‧‧導電膜

921‧‧‧像素部

922‧‧‧信號線驅動電路

923‧‧‧掃描線驅動電路

924‧‧‧調諧器

925‧‧‧視頻信號放大電路

926‧‧‧視頻信號處理電路

927‧‧‧控制電路

928‧‧‧信號分割電路

929‧‧‧音頻信號放大電路

930‧‧‧音頻信號處理電路

931‧‧‧控制電路

932‧‧‧輸入部

933‧‧‧揚聲器

951‧‧‧佈線

952‧‧‧佈線

953‧‧‧佈線

954‧‧‧佈線

955‧‧‧佈線

956‧‧‧佈線

957‧‧‧佈線

958‧‧‧佈線

959‧‧‧佈線

960‧‧‧佈線

861‧‧‧佈線

962‧‧‧佈線

2001‧‧‧機殼

2002‧‧‧顯示用面板

2003‧‧‧主畫面

2004‧‧‧數據機

2005‧‧‧接收機

2006‧‧‧遙控裝置

2007‧‧‧顯示部

2008‧‧‧輔助螢幕

2009‧‧‧揚聲器部分

2301‧‧‧可攜式電話機

2302‧‧‧顯示部

2303‧‧‧操作部

2401‧‧‧主體

2402‧‧‧顯示部

2501‧‧‧照明部

2502‧‧‧燈罩

2503‧‧‧轉臂

2504‧‧‧支柱

2505‧‧‧基座

2506‧‧‧電源

4001‧‧‧基板

4002‧‧‧像素部

4003‧‧‧信號線驅動電路

4004‧‧‧掃描線驅動電路

4005‧‧‧密封劑

4006‧‧‧第二基板

4007‧‧‧填充料

4008‧‧‧液晶

4009‧‧‧薄膜電晶體

4010‧‧‧薄膜電晶體

4011‧‧‧附圖標記

4012‧‧‧導電材料

4013‧‧‧液晶元件

4014‧‧‧引導佈線

4015‧‧‧引導佈線

4016‧‧‧連接端子

4017‧‧‧佈線

4018‧‧‧FPC

4019‧‧‧各向異性導電膜

4030‧‧‧像素電極

4031‧‧‧對置電極

4035‧‧‧隔離物

6011‧‧‧基板

6012‧‧‧像素部

6013‧‧‧信號線驅動電路

6014‧‧‧掃描線驅動電路

6015‧‧‧FPC

6021‧‧‧基板

6022‧‧‧像素部

6023‧‧‧信號線驅動電路

6024‧‧‧掃描線驅動電路

6025‧‧‧FPC

6031‧‧‧基板

6032‧‧‧像素部

6033a‧‧‧類比開關

6033b‧‧‧移位暫存器

6034‧‧‧掃描線驅動電路

6035‧‧‧FPC

7001‧‧‧TFT

7002‧‧‧發光元件

7003‧‧‧陰極

7004‧‧‧發光層

7005‧‧‧陽極

7011‧‧‧TFT

7012‧‧‧發光元件

7013‧‧‧陰極

7014‧‧‧發光層

7015‧‧‧陽極

7016‧‧‧遮罩膜

7017‧‧‧透光導電材料

7021‧‧‧TFT

7022‧‧‧發光元件

7023‧‧‧陰極

7024‧‧‧發光層

7025‧‧‧陽極

7027‧‧‧透光導電材料

在附圖中：圖1A至1D是表示本發明的製造程序的剖視圖；圖2A至2D是表示本發明的製造程序的剖視圖；圖3A至3C是表示本發明的製造程序的剖視圖；圖4是表示本發明的製造程序的俯視圖；圖5A至5E是表示本發明的製造程序的剖視圖；圖6A至6C是表示本發明的製造程序的剖視圖；圖7A至7C是表示本發明的製造程序的剖視圖；圖8A至8D是說明可適用于本發明的多灰度掩模的圖； 圖9A和9B是表示本發明的製造程序的剖視圖；圖10A至10C是表示本發明的製造程序的剖視圖；圖11A和11B是表示本發明的製造程序的剖視圖；圖12A至12C是表示本發明的製造程序的圖；圖13是說明本發明的液晶顯示裝置的圖；圖14是說明本發明的液晶顯示裝置的圖；圖15是說明本發明的液晶顯示裝置的圖；圖16是說明本發明的液晶顯示裝置的圖；圖17是說明本發明的液晶顯示裝置的圖；圖18是說明本發明的液晶顯示裝置的圖；圖19是說明本發明的液晶顯示裝置的圖；圖20是說明本發明的液晶顯示裝置的圖；圖21是說明本發明的液晶顯示裝置的圖；圖22是說明本發明的液晶顯示裝置的圖；圖23是說明本發明的液晶顯示裝置的圖；圖24是說明本發明的液晶顯示裝置的圖；圖25是說明本發明的液晶顯示裝置的圖；圖26是說明本發明的液晶顯示裝置的圖；圖27A和27B是說明本發明的發光裝置的製造方法的剖面圖；圖28A至28C是說明可適用于本發明的發光裝置的像素的剖視圖；圖29A至29C是說明本發明的顯示面板的透視圖；圖30A至30D是說明使用本發明的發光裝置的電子 產品的立體圖；圖31是說明使用本發明的發光裝置的電子產品的圖；圖32是說明本發明的發光裝置的結構的框圖；圖33是說明本發明的發光裝置的驅動電路的結構的等效電路圖；圖34是說明本發明的發光裝置的驅動電路的結構的等效電路圖；圖35是說明本發明的發光裝置的驅動電路的佈局的頂視圖；圖36A和36B是說明本發明的顯示面板的俯視圖及剖面圖；圖37A和37B是說明本發明的顯示面板的俯視圖及剖面圖。

23b‧‧‧包含硼的微晶半導體膜

Claims (19)

1. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成閘電極；在該閘電極上形成絕緣膜；在該絕緣膜上形成第一半導體膜；將第一雜質添加到該第一半導體膜，該第一雜質賦予第一導電類型或第二導電類型；將雷射照射到該第一半導體膜以提高該第一半導體膜的結晶性；在該第一半導體膜上形成緩衝層；在該緩衝層上形成第二半導體膜，該第二半導體膜包含賦予該第一導電類型的第二雜質；以及在該第二半導體膜上形成導電膜，以使該導電膜接觸該絕緣膜和該第一導電膜、該緩衝層及該第二半導體膜的側面，其中，該第一半導體膜是微晶半導體膜。
2. 根據申請專利範圍第1項所述的顯示裝置的製造方法，其中，還包括在形成該第一半導體膜之後及添加該第一雜質之前，將雷射照射到該第一半導體膜的步驟。
3. 根據申請專利範圍第1項所述的顯示裝置的製造方法，其中，該第一導電類型是n型，而該第二導電類型是p型。
4. 根據申請專利範圍第1項所述的顯示裝置的製造方法，其中，該緩衝層是非晶半導體膜。
5. 根據申請專利範圍第4項所述的顯示裝置的製造方法，其中，該緩衝層包含氮或氫。
6. 根據申請專利範圍第4項所述的顯示裝置的製造方法，其中，該緩衝層包含氟、氯、溴、或碘。
7. 一種顯示裝置的製造方法，包括如下步驟：在基板上形成閘電極；在該閘電極上形成絕緣膜；在該絕緣膜上形成第一半導體膜，該第一半導體膜包含賦予第一導電類型或第二導電類型的第一雜質；將雷射照射到該第一半導體膜以提高該第一半導體膜的結晶性；在該第一半導體膜上形成緩衝層；在該緩衝層上形成第二半導體膜，該第二半導體膜包含賦予該第一導電類型的第二雜質；以及在該第二半導體膜上形成導電膜，以使該導電膜接觸該絕緣膜和該第一導電膜、該緩衝層及該第二半導體膜的側面，其中，該第一半導體膜是微晶半導體膜。
8. 根據申請專利範圍第7項所述的顯示裝置的製造方法，其中，該第一導電類型是n型，而該第二導電類型是p型。
9. 根據申請專利範圍第7項所述的顯示裝置的製造方法，其中，該緩衝層是非晶半導體膜。
10. 根據申請專利範圍第9項所述的顯示裝置的製造 方法，其中，該緩衝層包含氮或氫。
11. 根據申請專利範圍9所述的顯示裝置的製造方法，其中，該緩衝層包含氟、氯、溴或碘。
12. 一種顯示裝置，包括：形成在基板上的閘電極；形成在該閘電極上的絕緣膜；形成在該絕緣膜上的第一半導體膜，該第一半導體膜包含賦予第一導電類型或第二導電類型的第一雜質；形成在該第一半導體膜上的緩衝層；形成在該緩衝層上的第二半導體膜，該第二半導體膜包含賦予該第一導電類型的第二雜質；以及該第二半導體膜上的導電膜，其中，該導電膜接觸該絕緣膜和該第一導電膜、該緩衝層及該第二半導體膜的側面，並且其中，該第一半導體膜是微晶半導體膜。
13. 根據申請專利範圍第12項所述的顯示裝置，其中，該第一導電類型是n型，而該第二導電類型是p型。
14. 根據申請專利範圍第12項所述的顯示裝置，其中，該緩衝層是非晶半導體膜。
15. 根據申請專利範圍第14項所述的顯示裝置，其中，該緩衝層包含氮或氫。
16. 根據申請專利範圍第14項所述的顯示裝置，其中，該緩衝層包含氟、氯、溴或碘。
17. 根據申請專利範圍第12項所述的顯示裝置，其 中，該第一雜質是磷或砷，而該第二雜質是硼。
18. 根據申請專利範圍第12所述的顯示裝置，其中，該顯示裝置是液晶顯示裝置。
19. 根據申請專利範圍第12所述的顯示裝置，其中，該顯示裝置是發光裝置。