TWI466175B - Semiconductor layer manufacturing method and semiconductor layer manufacturing apparatus and semiconductor device manufactured by using the same - Google Patents

Semiconductor layer manufacturing method and semiconductor layer manufacturing apparatus and semiconductor device manufactured by using the same Download PDF

Info

Publication number
TWI466175B
TWI466175B TW096149085A TW96149085A TWI466175B TW I466175 B TWI466175 B TW I466175B TW 096149085 A TW096149085 A TW 096149085A TW 96149085 A TW96149085 A TW 96149085A TW I466175 B TWI466175 B TW I466175B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
gas
reaction chamber
photoelectric conversion
Prior art date
Application number
TW096149085A
Other languages
English (en)
Other versions
TW200842947A (en
Inventor
Katsushi Kishimoto
Yusuke Fukuoka
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200842947A publication Critical patent/TW200842947A/zh
Application granted granted Critical
Publication of TWI466175B publication Critical patent/TWI466175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • H01L31/1816—Special manufacturing methods for microcrystalline layers, e.g. uc-SiGe, uc-SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

半導體層製造方法與半導體層製造裝置及使用其等所製造之半導體裝置
本發明係關於一種半導體層製造方法與半導體層製造裝置及使用其等所製造之半導體裝置。更詳細而言，本發明係關於例如在電漿CVD法等中，以單腔室方式來製造由半導體薄膜構成之半導體層的半導體層製造方法與半導體層製造裝置及使用其等所製造之半導體裝置。
近年來，以氣體為原料藉由電漿CVD法而形成之薄膜光電轉換元件受到關注。作為上述薄膜光電轉換元件之例，可舉出由矽系薄膜構成之矽系薄膜光電轉換元件、由CIS(CuInSe2 )化合物與CIGS(Cu(In,Ga)Se2 )化合物構成之薄膜光電轉換元件等，其開發及生產量之擴大得到推進。該等光電轉換元件之較大特徵在於具有如下可能性：在大面積之廉價基板上，使用電漿CVD裝置或濺鍍裝置之類的形成裝置使半導體層或金屬電極膜積層，其後，利用電射圖形加工(laser patterning)來使於同一基板上所製作之光電轉換元件分離連接，藉此可實現光電轉換元件之低成本化與高性能化兩者並存。然而，於上述製造步驟中，由作為裝置製作中之主要裝置的電漿CVD裝置所代表的半導體層製造裝置之高成本化所引起的光電轉換元件製造成本之增加，成為大規模普及的障礙之一。
鑒於上述問題點，例如於日本專利特開2000－252495號公報(專利文獻1)中揭示有如下方法：於同一電漿CVD形成 室內依次連續形成p型半導體層、i型結晶性矽系光電轉換層以及n型半導體層之單腔室方式。與在其他形成室中形成各層之連續方式或多室方式相比，該方式可減少形成室數目，從而可使設備簡化。又，無需於各形成室之間進行搬送，故亦可縮短光電轉換元件之製造時間。
進而，在日本專利特開2000－252495號公報(專利文獻1)中有如下揭示：「為了防止摻雜於p型半導體層及n型半導體層中之導電類型決定雜質原子被導入至其他不同種類之半導體層中，在形成各個半導體層之前，必須在堆積室內進行充分之氣體取代處理，例如以氫等潔淨氣體進行1小時之氣體取代。又，即使進行上述氣體取代處理，亦無法取得非晶質矽太陽電池之良好性能，故單腔室方式始終僅使用於實驗性用途方面。」，具有非晶質矽系光電轉換層之光電轉換元件之單腔室方式的形成方法未得以實用化。
於日本專利特開2004－006537號公報(專利文獻2)中有如下揭示：在形成p型半導體層之後，以下述方法去除腔室內之B2 H6 氣體及由B2 H6 氣體產生之物質：(1)腔室之真空排氣；(2)H2 或SiH4 或者該兩者之氣體取代；(3)使用氫氣等蝕刻氣體進行之電漿清洗(plasma cleaning)，藉此可抑制硼(boron)向i型半導體層中之自動摻雜。
然而，在反應室內以電漿CVD法形成半導體層時，存在以下問題：為了在半導體層形成前藉由氣體取代來去除反應室內所存在之雜質，以形成優質的半導體層，必須進行長時間之氣體取代。
進而存在以下問題：如上述技術中所記載，在同一反應室內以電漿CVD法形成具有p型半導體層、i型半導體層及n型半導體層之光電轉換元件的薄膜光電轉換元件之半導體層之形成方法(單腔室方式)中，由於摻雜於p型半導體層及n型半導體層中之導電類型決定雜質原子亦會被導入至其他不同種類之半導體層中，因而難以獲得具有良好光電轉換特性之光電轉換元件。尤其對於非晶質矽系薄膜光電轉換元件而言，當前之現狀是單腔室方式之應用困難，未得以實用化。
專利文獻1：日本專利特開2000－252495號公報 專利文獻2：日本專利特開2004－006537號公報
本發明係鑒於以上所述各點研製而完成者，其目的在提供一種半導體層製造方法與半導體層製造裝置及使用其等所製造之半導體裝置，該半導體層製造方法可縮短於半導體層形成前用以降低反應室內所存在之雜質濃度的處理時間，即便以單腔室方式亦可形成優質的半導體層。
本發明係關於一種半導體層製造方法，其係於可密封之反應室內部形成半導體層，且包括以下步驟：使用取代氣體來去除反應室內部之雜質的雜質去除步驟，及形成半導體層之半導體層形成步驟，雜質去除步驟係反覆複數次包含以下步驟之循環之步驟：向反應室內部導入取代氣體之 取代氣體導入步驟；及將取代氣體排氣之排氣步驟；雜質去除步驟係在至少半導體層形成步驟之前進行。
本發明之半導體層製造方法中，較好的是，半導體層包含導電類型不同之複數層，且在同一反應室內部形成半導體層。
本發明之半導體層製造方法中，較好的是，預先設定反應室內部之取代氣體導入後壓力及取代氣體排氣後壓力，於取代氣體導入步驟中，停止反應室之排氣，當反應室內部之壓力達到取代氣體導入後壓力以上時，停止取代氣體之導入，使取代氣體導入步驟結束，於排氣步驟中，停止取代氣體之導入，當反應室內部之壓力達到取代氣體排氣後壓力以下時，停止排氣，使排氣步驟結束。
本發明之半導體層製造方法中，較好的是，預先設定即將半導體層形成步驟之前的反應室內部之雜質容許原子濃度[N](單位：個/cm3 )；並將循環開始前之反應室內部之雜質原子濃度設為[N]0 (單位：個/cm3 )、將取代氣體導入後壓力設為m(單位：Pa)、將取代氣體排氣後壓力設為M(單位：Pa)之則此時循環之次數n(單位：次)滿足下式： [N]0 ×(M/m)n ≦[N]。
本發明之半導體層製造方法中，較好的是，半導體層形成步驟之前的反應室內部之背景壓力為0.1 Pa以上10000 Pa以下。
本發明之半導體層製造方法中，較好的是，半導體層係使用於光電轉換元件之半導體層，包含p型層、i型層及n 型層，半導體層形成步驟包括：其係形成包含p型層或n型層之第1導電層的第1導電層形成步驟；其係於第1導電層上形成包含i型層之光電轉換層的光電轉換層形成步驟；及其係於光電轉換層上，形成包含p型層或n型層之第2導電層的第2導電層形成步驟；第1導電層與第2導電層以導電類型彼此不同之方式形成。
本發明之半導體層製造方法較好的是，在第1導電層形成步驟與光電轉換層形成步驟之間，進而包括形成包含i型層之緩衝層的緩衝層形成步驟。
本發明之半導體層製造方法較好的是，在第1導電層形成步驟與緩衝層形成步驟之間，進而包括雜質去除步驟。
本發明之半導體層製造方法較好的是，在緩衝層形成步驟與光電轉換層形成步驟之間，進而包括雜質去除步驟。
本發明之半導體層製造方法中，較好的是，緩衝層包含複數層，於緩衝層形成步驟中形成各個緩衝層之後再進行雜質去除步驟。
本發明之半導體層製造方法中，較好的是，取代氣體係i型層形成時所使用之氣體中之至少任一者。
本發明之半導體層製造方法中，較好的是，半導體層包含複數個pin半導體之積層體。
又，本發明係關於一種半導體層製造裝置，其係使用於上述任一半導體層製造方法中，且包括：用以於內部形成半導體層之可密封之反應室；用以將取代氣體導入至反應室內之氣體導入部；及用以將取代氣體自反應室排氣之氣 體排氣部。
本發明之半導體層製造裝置中，較好的是，氣體排氣部包含旋轉泵(rotary pump)、機械增壓泵(mechanical booster pump)及吸附泵(sorption pump)中之至少任一者。
又，本發明係關於一種半導體裝置，其包括：基板、形成於該基板上之半導體層及電極，半導體層係使用上述任一半導體層製造方法或上述任一半導體層製造裝置所製造。
本發明之半導體層製造方法與半導體層製造裝置中，在形成半導體層之前反覆複數次反應室內之氣體取代操作，可使反應室內所存在之雜質原子之濃度降低。藉此，可降低混入到半導體層中的雜質之濃度，即便以單腔室方式亦可製造出優質的半導體層。又，本發明中，進行複數次氣體取代操作，藉此可縮短用以減少雜質之處理時間，從而亦可獲得優良之量產性。因此，藉由本發明，可量產性優良地製造出優質的半導體裝置。
以下，將對本發明之半導體層製造方法、半導體層製造裝置及使用其等所製造之半導體裝置進行更詳細地說明。
本發明之半導體層製造方法中，在可密封之反應室之內部形成半導體層。本發明之半導體層製造方法包括使用取代氣體來去除反應室內部之雜質之雜質去除步驟，以及形成半導體層之半導體層形成步驟。此處，雜質去除步驟係 使由向反應室內部導入取代氣體之取代氣體導入步驟、與將取代氣體排氣之排氣步驟所構成之循環反覆執行複數次之步驟。又，雜質去除步驟係在至少半導體層形成步驟之前進行。
本發明中，在半導體層形成步驟之前，複數次反覆執行反應室內之氣體取代操作，以降低存在於反應室內之雜質原子之濃度。藉此，可降低半導體層形成步驟中混入到半導體層中的雜質之濃度，從而可形成優質的半導體層。又，根據半導體層形成前複數次反覆執行氣體取代操作之方法，可縮短用以減少雜質之處理時間，從而使半導體層之製造效率提高，根據本發明之製造方法，亦可使半導體層之量產性提高。
作為混入到半導體層中之雜質，考慮例如將形成有半導體層之基板搬入到反應室時從反應室外混入之雜質。又，當以單腔室方式連續地形成薄膜光電轉換元件時，在形成第1導電層時，之前所形成之薄膜光電轉換元件之第2導電層之構成材料會附著於反應室內之內壁及電極等上，因而出現以下問題：自該第2導電層之構成材料排出之雜質，尤其是決定第2導電層之導電類型之雜質會混入到第1導電層中。然而，本發明中，由於係在執行複數次氣體取代操作之後形成第1導電層，故可減少雜質之混入量。藉此，可形成優質的半導體層。
根據本發明之半導體層製造裝置，當在反應室內形成半導體層時，可將由取代氣體導入步驟與排氣步驟所構成之 氣體取代操作之循環反覆執行複數次，從而可有效地降低存在於反應室內之雜質原子之濃度，且可降低混入到以下所形成之半導體層中的雜質之濃度。藉此，可形成優質的半導體層。複數次反覆執行氣體取代操作可縮短用以減少雜質之處理時間，因此本發明作為半導體層量產時所使用之方法具有實用性。
取代氣體導入步驟後的反應室內之壓力與排氣步驟後的反應室內之壓力之比率越大，則氣體取代操作之雜質濃度降低之效果越顯著。然而，即使該比率較小時，亦可藉由增加氣體取代操作之反覆執行次數而取得良好之雜質濃度降低效果。對於薄膜光電轉換元件、顯示器等半導體裝置之製造中所使用之半導體層製造裝置而言，隨著基板之大型化，反應室呈大容量化，又，由於用以降低裝置成本之裝置之簡易化，故採用排氣能力低的氣體排氣部。因而具有無法降低反應室內之到達壓力之傾向。對於上述反應室內之到達壓力高的裝置而言，為了使上述比率增大而需要較長時間，因此增大上述比率並無實用性。增加氣體取代操作之反覆次數的本發明之製造方法尤其對於大容量之半導體層製造裝置，可在短時間內完成雜質去除步驟，因而有用。
以下，參照圖式來說明本發明之典型態樣。圖1係本發明中所使用之半導體層製造裝置之概略剖面圖。本發明中所使用之半導體層製造裝置具備：用以於內部形成半導體層之可密封之反應室；用以將取代氣體導入至反應室內之 氣體導入部；以及用以將取代氣體自反應室排氣之氣體排氣部。圖1之半導體層製造裝置係於可密封之反應室101內，具有設置有陰極電極102及陽極電極103的平行平板型電極構造。陰極電極102與陽極電極103之電極間距離根據所需之處理條件而決定，通常為數mm至數十mm左右。於反應室101外，設置有對陰極電極102供給電力之電力供給部108，以及對電力供給部108、陰極電極102、及陽極電極103之間進行阻抗匹配之阻抗匹配電路105。
電力供給部108連接於導電線106a之一端。導電線106a之另一端連接於阻抗匹配電路105。於阻抗匹配電路105上連接有導電線106b之一端，該導電線106b之另一端連接於陰極電極102。電力供給部108亦可進行CW(連續波形)交流輸出或者經脈衝調變(接通斷開控制)之交流輸出之任一者。
從電力供給部108輸出之交流電之頻率通常為13.56 MHz，但並非限於此，亦可使用數kHZ至VHF頻帶、進而微波帶之頻率。
另一方面，陽極電極103電性接地，於陽極電極103上，載置有例如形成有透明導電膜之基板107。基板107亦可載置於陰極電極102上，但為了降低電漿中之離子損害所導致之膜質下降，通常將基板107設置於陽極電極103上。
於反應室101中設有氣體導入部110。從氣體導入部110導入有稀釋氣體、材料氣體、摻雜氣體等之氣體118。作為稀釋氣體，可舉出含有氫氣之氣體，作為材料氣體，可 舉出矽烷系氣體、甲烷氣體、鍺氣體等。作為摻雜氣體，可舉出二硼烷氣體等之p型雜質摻雜氣體、膦氣體等之n型雜質摻雜氣體。
又，於反應室101中，串聯連接有氣體排氣部116與壓力調整用閥117，反應室101內之氣體壓力被大致固定地保持。若在反應室內之氣體導入部110及氣體排氣口119附近測量氣體壓力，則會產生若干誤差，因此較理想的是在離開氣體導入部110及氣體排氣口119之位置處進行測量。於該狀態下對陰極電極102供給電力，以使陰極電極102與陽極電極103之間產生電漿，氣體118分解，從而可於基板107上形成半導體層。
氣體排氣部116亦可為能夠對反應室101內進行高真空排氣，以使反應室101內之氣體壓力成為1.0×10－4 Pa左右者，從裝置之簡易化、低成本化及產量提高之觀點而言，較理想的是具有0.1 Pa左右壓力之排氣能力者。反應室101之容積隨著半導體裝置之基板尺寸之大型化而呈大容量化。當對上述反應室101進行高真空排氣時，必須為高性能之氣體排氣部116，故從裝置之簡易化及低成本化觀點而言不理想，更理想的是使用簡易的低真空用之氣體排氣部116。
作為簡易的低真空用之氣體排氣部116，可舉出例如旋轉泵、機械增壓泵、吸附泵等，較好的是將該等單獨使用或者將其中2個以上組合使用。
本發明中所使用之半導體層製造裝置之反應室101的尺 寸例如可設為約1 m3 。作為典型的氣體排氣部116，可使用將機械增壓泵與旋轉泵串聯連接而形成之氣體排氣部。利用該構成充分進行排氣時，反應室101內之壓力達到約0.1 Pa左右之真空度。反應室101內之極限真空壓力較好的是0.1 Pa以上、10000 Pa以下，更好的是0.1 Pa以上、1000 Pa以下，進而好的是0.1 Pa以上、100 Pa以下。
又，例如當使半導體層之生產效率特別優先時，亦可設置壓力於數百Pa時可高效地進行循環潔淨的氣體排氣部116。
又，本發明亦提供一種具備基板、形成於該基板上之半導體層及電極的半導體裝置。亦即，本發明所製造之半導體層可用作例如薄膜光電轉換元件等之半導體裝置之一部分。
<實施形態1>
以下，參照圖式來說明本發明之半導體層製造方法之例。本發明之半導體層製造方法中，典型例為，可將包含導電類型不同之複數層的半導體層形成於同一個反應室之內部。
圖2係本發明之實施形態1中所形成之作為半導體裝置的薄膜光電轉換元件之概略剖面圖。圖2所示之薄膜光電轉換元件200具有包含以下部分之構造：基板107；第1電極201；由第1導電層202、緩衝層203、光電轉換層204、以及第2導電層205所構成之半導體層207；以及第2電極206。圖2中，第1導電層202、緩衝層203、光電轉換層 204、及第2導電層205對應於本發明所製造之半導體層207。例如於圖1所示，薄膜光電轉換元件之半導體層207於單腔室方式之反應室101內，例如藉由電漿CVD法、熱CVD法、光CVD法、MOCVD法、及濺鍍法等而形成。
作為由本發明之半導體層製造方法所形成的半導體層之更具體之例，可例示用於光電轉換元件之半導體層，其係由p型層、i型層及n型層構成。上述半導體層例如藉由包括以下步驟之半導體層形成步驟而形成，亦即，形成由p型層或n型層構成之第1導電層的第1導電層形成步驟；於第1導電層上，形成由i型層構成之光電轉換層的光電轉換層形成步驟；以及於光電轉換層上，形成由p型層或n型層構成之第2導電層的第2導電層形成步驟。
再者，為了降低決定第1導電層之導電類型的雜質向光電轉換層中之擴散，更理想的是以下半導體層形成步驟：在第1導電層形成步驟與光電轉換層形成步驟之間，進而包括形成由i型層構成之緩衝層的緩衝層形成步驟。本實施形態中將對該例進行說明。
進而，第1導電層與第2導電層以導電類型彼此不同之方式而選擇。本實施形態中，以第1導電層為p型層、第2導電層為n型層之情形為例進行說明，但本發明中亦可為，第1導電層為n型層，第2導電層為p型層。
作為基板107，通常使用具有電漿CVD形成過程中之耐熱性及透光性之玻璃基板、聚醯亞胺等之樹脂基板等。本實施形態中，以使用玻璃基板作為基板107之情形為例進 行說明。
作為第1電極201，使用SnO2 、ITO、ZnO等之透明導電膜。通常，該等透明導電膜藉由CVD、濺鍍、電子束蒸鍍法等方法而形成。本實施形態中，以使用SnO2 作為第1電極201之情形為例進行說明。
本實施形態中，將第1導電層202設為硼摻雜之p型非晶質矽系半導體層，將緩衝層203設為i型非晶質矽系半導體層，將光電轉換層204設為i型非晶質矽半導體層，將第2導電層205設為n型矽系半導體層。作為矽系半導體層，例如可使用非晶質或微結晶之矽、碳化矽、矽鍺等。又，作為導電型半導體層之摻雜材料，例如p型可使用硼、鋁等，n型可使用磷等。
作為第2電極206，可使用銀、鋁等金屬或SnO2 、ITO、ZnO等透明導電膜、或者將該等積層而成者。以上物質藉由CVD、濺鍍、電子束蒸鍍法等方法而形成。本實施形態中，以使用濺鍍法依次積層ZnO與銀來作為第2電極206之情形為例進行說明。
圖3係本發明之實施形態1的半導體層製造方法之流程圖。本實施形態中，對包括以下步驟之半導體層製造方法進行說明，亦即，條件設定步驟(ST1)；雜質去除步驟(ST2)；以及包括第1導電層形成步驟(ST3)、緩衝層形成步驟(ST4)、光電轉換層形成步驟(ST5)及第2導電層形成步驟(ST6)的半導體層形成步驟。
(條件設定步驟：ST1) 於條件設定步驟中，進行基板設置、反應室之真空排氣、以及基板之溫度設定。首先，將基板107設置於陽極電極103上，並對反應室101內進行真空排氣，直至背景壓力達到0.1 Pa左右為止。此處，所謂背景壓力，係指半導體層形成步驟之前的反應室內部之壓力。為了提高半導體層之生產效率，背景壓力亦可設為大於0.1 Pa之壓力。本發明中，背景壓力較好的是0.1 Pa以上、10000 Pa以下，更好的是0.1 Pa以上、1000 Pa以下，進而好的是0.1 Pa以上、100 Pa以下。又，從形成優質半導體層之角度而言，基板107之溫度較好的是設為250℃以下，更好的是設為140~200℃。
(雜質去除步驟：ST2) 其次，向反應室101內導入例如氫氣作為取代氣體(取代氣體導入步驟)，當反應室101內之壓力自100 Pa達到1000 Pa左右時停止氫氣之導入，進而進行排氣，直至反應室101內之壓力自1 Pa達到10 Pa左右為止(排氣步驟)。此處，本發明中，由取代氣體導入步驟及排氣步驟所構成之循環亦稱為氣體取代操作。本發明中，複數次反覆執行氣體取代操作，藉此可高效地去除雜質。氣體取代操作較好的是例如反覆進行2~10次循環，更典型的是，例如反覆進行4次循環時較好。
1次循環之氣體取代操作所需之時間可為數秒至數十秒左右。具體而言，可利用1~5秒之時間進行取代氣體導入步驟，利用30~60秒時間進行排氣步驟。即便在上述短時 間內進行1次循環之氣體取代操作，亦會由於本發明之雜質去除步驟中複數次反覆進行氣體取代操作，而可充分降低反應室內之雜質濃度。因此，本發明之半導體層製造方法在應用於量產裝置時亦具有實用性。
本實施形態中，在複數次反覆進行氣體取代操作之後，形成第1導電層202、緩衝層203、光電轉換層204及第2導電層205，因此可降低形成第1導電層之前存在於反應室內之環境中的雜質濃度，且可降低在第1導電層之後形成的半導體層中所混入之雜質之濃度。作為雜質，可考慮例如將基板107搬入到反應室101時從反應室外混入的大氣中之雜質等。
當以單腔室方式連續地製造圖2所示之薄膜光電轉換元件時，在形成半導體層之第1導電層202時，於該半導體層之前所製造之薄膜光電轉換元件的第2導電層205之構成材料會附著於反應室內之內壁、電極等上。因而出現以下問題：自該第2導電層之構成材料排出之雜質，尤其是決定第2導電層之導電類型之雜質會混入到第1導電層202中。本發明中，在複數次反覆執行氣體取代操作之後形成第1導電層202，由此可降低第1導電層202中之雜質之混入量。
本實施形態中，向反應室101內導入例如氫氣作為取代氣體(取代氣體導入步驟)，當反應室101內之壓力自100 Pa達到1000 Pa左右時停止氫氣之導入，進而進行排氣之操作，直至反應室101內之壓力自1 Pa達到10 Pa左右為止(排 氣步驟)。
本發明中，較好的是，預先設定反應室101內部之取代氣體導入後壓力及取代氣體排氣後壓力，在取代氣體導入步驟中，停止來自反應室107之排氣，當反應室內部之壓力達到該取代氣體導入後壓力以上時，停止取代氣體之導入，使取代氣體導入步驟結束，在排氣步驟中，停止取代氣體之導入，當反應室101內部之壓力達到該取代氣體排氣後壓力以下時，停止排氣，使排氣步驟結束。
如上所述，較理想的是，在設定特定之取代氣體導入後壓力及取代氣體排氣後壓力時，氣體取代操作之反覆次數根據以下條件而決定。亦即，較好的是，預先設定半導體層形成步驟之前的反應室101內部之雜質容許原子濃度[N](單位：個/cm3 )，並將循環開始前的反應室內部之雜質原子濃度設為[N]0 (單位：個/cm3 )，將取代氣體導入後壓力設為m(單位：Pa)，將取代氣體排氣後壓力設為M(單位：Pa)，則此時循環之次數n(單位：次)滿足下式：[N]0 ×(M/m)n ≦[N]。
本實施形態中，在半導體層形成步驟中形成第1導電層202時，為了維持膜質而容許之第1導電層202形成前的反應室101內之雜質容許原子濃度[N]在矽系半導體層時，氧原子濃度為5.0×1019 個/cm3 左右，氮原子濃度為1.0×1018 個/cm3 左右。例如，在將氣體取代操作開始時的反應室101內之氧原子濃度[N]0 設為1.0×1022 個/cm3 ，氮原子濃度[N]0 設為2.0×1022 個/cm3 ，取代氣體導入後壓力m設為100 Pa，取 代氣體排氣後壓力M設為10 Pa時，為了使氮原子濃度為雜質容許原子濃度(1.0×1018 個/cm3 )以下，則氣體取代操作之次數n必須至少為4次。
藉由增加氣體取代操作之反覆次數，且減小取代氣體排氣後壓力M相對於取代氣體導入後壓力m之比率(M/m)，則可進一步降低存在於反應室101內的雜質之濃度。此時，可減少其後所形成之半導體層中的雜質之混入量，從而提高所形成之半導體層之膜質。
又，本實施形態中，以使用氫氣作為取代氣體之情形為例進行說明，亦可使用於形成i型層時所使用之氣體的至少任一者。又，亦可使用矽烷氣體作為取代氣體。形成i型層時所使用之氣體可使用形成p型、i型及n型半導體層時之任一者。因此，當使用形成i型層時所使用之氣體作為取代氣體時，雜質不會自該氣體混入到半導體層中，因而較好。
又，本發明中，亦可使用不會對半導體層之膜質造成影響之惰性氣體等作為取代氣體。尤其在對反應室101內進行排氣時，原子量較大之氣體易殘留於反應室101內，適宜作為取代氣體。作為惰性氣體，可舉出例如氬氣、氖氣、氙氣等。
(第1導電層形成步驟：ST3) 本實施形態中，於雜質去除步驟之後，形成p型非晶質矽系半導體層作為第1導電層202。首先，對反應室101內進行真空排氣，以使背景壓力成為0.1 Pa左右。繼而，向 反應室707內導入混合氣體，並利用壓力調整用閥117將反應室101內之壓力大致固定地保持。反應室101內之壓力設為例如200 Pa以上、3000 Pa以下。作為導入至反應室101內之混合氣體，可使用例如含有矽烷氣體、氫氣及二硼烷氣體之氣體。氫氣相對於矽烷氣體之流量較理想的是數倍至數十倍左右，本實施形態中可設為10倍。
當反應室101內之壓力穩定之後，對陰極電極102供給數kHz~80 MHz之交流電，使在陰極電極102與陽極電極103之間產生電漿，形成作為第1導電層202之p型非晶質矽系半導體層。陰極電極102每單位面積之電力密度可設為0.01 W/cm2 以上、0.3 W/cm2 以下。
以上述方式形成所需厚度之p型非晶質矽系半導體層之後，停止供給交流電，對反應室707內進行真空排氣。
從對由i型非晶質矽系半導體層所構成之光電轉換層204供給充足之內部電場之角度而言，作為第1導電層202之p型非晶質矽系半導體層之厚度較好的是2 nm以上，更好的是5 nm以上。又，從必須抑制非活性層之入射側的光吸收量之角度而言，作為第1導電層202之p型非晶質矽系半導體層之厚度較好的是50 nm以下，更好的是30 nm以下。
(緩衝層形成步驟：ST4) 其次，形成i型非晶質矽系半導體層作為緩衝層203。首先，對反應室101內進行真空排氣，以使背景壓力成為0.1 Pa左右。繼而，向反應室101內導入混合氣體，並利用壓力調整用閥117將反應室101內之壓力大致固定地保持。反 應室101內之壓力設為例如200 Pa以上、3000 Pa以下。作為導入至反應室101內之混合氣體，可使用例如含有矽烷氣體及氫氣之氣體。氫氣相對於矽烷氣體之流量較理想的是數倍至數十倍左右，本實施形態中設為20倍。
當反應室101內之壓力穩定之後，對陰極電極102供給數kHz~80MHz之交流電，使在陰極電極102與陽極電極103之間產生電漿，形成作為緩衝層203之i型非晶質矽系半導體層。陰極電極102每單位面積之電力密度可設為0.01 W/cm2 以上、0.3 W/cm2 以下。
以上述方式形成所需厚度之i型非晶質矽系半導體層之後，停止供給交流電，對反應室101內進行真空排氣。
此處，作為緩衝層203之i型非晶質矽系半導體層可減少反應室101內之環境中的硼原子之濃度，從而可減少其後形成之作為光電轉換層204的i型非晶質矽半導體層中的硼原子之混入量。
為了抑制自作為第1導電層202之p型非晶質矽系半導體層向光電轉換層204的硼原子之擴散，作為緩衝層203之i型非晶質矽系半導體層之厚度較理想的是2 nm以上。另一方面，為了抑制光吸收量且增大到達光電轉換層204之光，上述厚度較理想的是儘可能薄。緩衝層203之厚度通常設為50 nm以下。本實施形態中，作為緩衝層203之i型非晶質矽系半導體層之厚度設為20 nm。
(光電轉換層形成步驟：ST5) 其次，形成i型非晶質矽半導體層作為光電轉換層204。 首先，對反應室101內進行真空排氣，以使背景壓力成為0.1 Pa左右。繼而，向反應室101內導入混合氣體，並利用壓力調整用閥117將反應室101內之壓力大致固定地保持。反應室101內之壓力設為例如200 Pa以上、3000 Pa以下。作為導入至反應室101內之混合氣體，可使用例如含有矽烷氣體及氫氣之氣體。氫氣相對於矽烷氣體之流量較好的是5倍以上、20倍以下，於此情形時可形成具有良好膜質之i型非晶質矽層。本實施形態中設為10倍。
當反應室101內之壓力穩定之後，對陰極電極102供給數kHz~80 MHz之交流電，使在陰極電極102與陽極電極103之間產生電漿，形成作為光電轉換層204之i型非晶質矽半導體層。陰極電極102每單位面積之電力密度可設為0.01 W/cm2 以上、0.3 W/cm2 以下。
以上述方式形成所需厚度之i型非晶質矽半導體層之後，停止供給交流電，對反應室101內進行真空排氣。
對於作為光電轉換層204之i型非晶質矽半導體層之厚度而言，考慮到光吸收量、光劣化所導致的光電轉換特性之下降，較好的是設定為0.1μ m至0.5μ m範圍內之值。本實施形態中，將i型非晶質矽半導體層之厚度設為0.3μ m。
(第2導電層形成步驟：ST6) 其次，形成n型非晶質或晶質矽系半導體層作為第2導電層205。首先，對反應室101內進行真空排氣，以使背景壓力成為0.1 Pa左右。繼而，向反應室101內導入混合氣體，並利用壓力調整用閥117將反應室101內之壓力大致固定地 保持。反應室101內之壓力設為例如200 Pa以上、3000 Pa以下。作為導入至反應室101內之混合氣體，可使用含有矽烷氣體、氫氣及膦氣之氣體。氫氣相對於矽烷氣體之流量較好的是5倍以上、200倍以下。
當反應室101內之壓力穩定之後，對陰極電極102供給數kHz~80 MHz之交流電，使在陰極電極102與陽極電極103之間產生電漿，形成作為第2導電層205之n型非晶質或晶質矽系半導體層。陰極電極102每單位面積之電力密度可設為0.01 W/cm2 以上、0.3 W/cm2 以下。
為了對作為光電轉換層204之i型非晶質矽系半導體層供給充足之內部電場，作為第2導電層205之n型矽系半導體層之厚度較好的是2 nm以上。另一方面，為了抑制作為非活性層之n型矽系半導體層之光吸收量，上述厚度較好的是儘可能薄，通常設為50 nm以下。本實施形態中，將作為第2導電層205之n型矽系半導體層之厚度設為30 nm。根據以上所述，可形成非晶質矽系半導體層。
再者，本實施形態中，以將光電轉換層204作為i型非晶質矽系半導體層之情形為例進行說明，但將光電轉換層204作為例如i型微結晶矽系半導體層時同樣可應用本發明。
當為了使半導體層製造裝置簡易化而採用排氣能力低的氣體排氣部116，或者當反應室101之容量大等無法設定較低的反應室101內之真空度時，複數次反覆執行氣體取代操作的本發明之半導體層製造方法將取得特別高的效果。 本實施形態中，由於反應室101內之背景壓力為0.1 Pa以上之低真空，故與對反應室101內進行高真空排氣時相比，無法使存在於反應室101內之雜質濃度變小。但本發明中複數次反覆執行氣體取代操作，由此可使半導體層形成步驟之前的反應室101內之雜質濃度變小。藉此，可減少其後之步驟中所形成之半導體層中的雜質之混入量，從而使所形成之半導體層之膜質提高。因此，將本實施形態中所形成之半導體層用於薄膜光電轉換元件時，可改善該薄膜光電轉換元件之光電轉換特性。
作為本發明中所形成之半導體層，除本實施形態中所說明之矽層以外，可採用矽系合金或其他材料。又，亦可形成具有結晶構造之晶質半導體層。本實施形態中，說明了例如以電漿CVD法來設置矽系半導體層作為半導體層之情形，但本發明並非限定於此。
在本實施形態之第1導電層形成步驟(ST3)、緩衝層形成步驟(ST4)、光電轉換層形成步驟(ST5)以及第2導電層形成步驟(ST6)中，如上所述，將各層形成時之反應室101內之壓力設為200 Pa以上、3000 Pa以下，將電力密度設為0.01 W/cm2 以上、0.3 W/cm2 以下。此處，成膜壓力為200 Pa以上之形成條件與先前形成非晶質矽系半導體層時所採用之條件相比，為高區域之壓力條件。
當以單腔室方式連續地製造薄膜光電轉換元件時，於反應室內之電極上，附著有自形成第1導電層及光電轉換層之前，作為先前所製造之薄膜光電轉換元件之第2導電層 的n型非晶質或晶質矽系半導體層所排出之n型雜質。於200 Pa以上之較高壓力下形成作為第1導電層202的p型非晶質矽系半導體層及作為光電轉換層204的i型非晶質矽半導體層，藉此可減少n型矽系半導體層之平均自由步驟(亦即於反應室內可移動之距離)。此時，可減少取入至p型第1導電層及i型光電轉換層中的n型雜質之量。
又，在成膜壓力為3000 Pa以下時，形成作為第1導電層202之p型非晶質矽系半導體層及作為光電轉換層204之i型非晶質矽系半導體層，藉此可使薄膜光電轉換元件用之具有良好膜質之矽系半導體薄膜成膜。
進而，以每電極單位面積之電力密度為0.3 W/cm2 以下之低電力密度形成第1導電層202及光電轉換層204，藉此可減少與電極碰撞之電漿中之電子及離子所具有之能量。n型雜質被電漿中之電子及離子從附著於陰極電極或陽極電極上之n型非晶質或晶質矽系半導體中趕出，故該等所具有之能量減少，由此可減少取入至所形成之第1導電層202及光電轉換層204中之n型雜質之量。又，在電力密度為0.01 W/cm2 以上之形成條件下形成第1導電層202及光電轉換層204，藉此可使薄膜光電轉換元件用之具有良好膜質之矽系半導體薄膜成膜。
本實施形態中，第2導電層205可為非晶質半導體及晶質半導體之任一者，但較理想的是設為晶質半導體。因結晶部分中n型雜質原子之摻雜效率高，故藉由第2導電層205中含有結晶部分來對第2導電層205賦予所需之導電率，而 並不增大n型雜質原子濃度。因此，可降低第2導電層205中之n型雜質濃度，且可減少向其他層中的n型雜質之擴散量。
本發明之製造方法中的各半導體層之形成條件並非限定於實施形態，當在其他形成條件下使半導體層成膜時，藉由雜質去除步驟中複數次反覆執行氣體取代操作，而可降低混入到半導體層中之雜質濃度，從而可形成具有良好膜質之半導體層。
本實施形態中，在以上述方法形成半導體層之後，以濺鍍法或蒸鍍法等形成ITO、ZnO等導電膜及鋁、銀等之金屬膜，藉此形成第2電極206，從而可製造形成有矽系半導體層之薄膜光電轉換元件200。
<實施形態2>
圖4係本發明之實施形態2的半導體層製造方法之流程圖。本實施形態中，對製造具有圖2所示之構成的薄膜光電轉換元件之半導體層之情形進行說明。本發明中，較好的是在第1導電層形成步驟與緩衝層形成步驟之間，進而包括雜質去除步驟。本實施形態中，對在第1導電層形成步驟(ST3)實施之後、緩衝層形成步驟(ST4)之前再實施雜質去除步驟(ST2)之情形進行說明。其他步驟可與實施形態1同樣地實施，故不作重複說明。
在第1導電層形成步驟(ST3)之後實施的雜質去除步驟(ST2)中，與第1導電層形成步驟(ST3)之前的雜質去除步驟(ST2)相同，可反覆4次進行氣體取代操作。該反覆次數係 考慮以下硼之濃度而決定，亦即，該硼係作為附著於反應室101內之內壁、陰極電極102、陽極電極103上之第1導電層202之構成材料，且係自p型非晶質矽系半導體向反應室101內排出之雜質。
例如，當第1導電層202之硼原子濃度為1.0×1020 ~1.0×1021 個/cm3 ，光電轉換層204內之硼原子濃度為1.0×1017 個/cm3 以下時，硼雜質之濃度必須降低4位。
在將作為光電轉換層204的i型非晶質矽半導體層形成前之反應室101內之雜質(本實施形態中為硼)容許原子濃度[N]設為1.0×1017 個/cm3 以下，將雜質去除步驟中的氣體取代操作之循環開始前之反應室101內之雜質原子濃度[N]0 設為1.0×1021 個/cm3 ，將取代氣體導入後壓力m設為100 Pa，將取代氣體排氣後壓力M設為10 Pa時，必須使硼原子濃度為雜質容許原子濃度(1.0×1017 個/cm3 )，且氣體取代操作之反覆次數n必須至少為4次，以滿足[N]0 ×(M/m)n ≦[N]。
在第1導電層202形成後、緩衝層203形成前實施雜質去除步驟，由此可降低存在於反應室101內之作為p型矽系半導體之雜質的硼之濃度，且可減少緩衝層203之後所形成之半導體層中混入的雜質濃度。藉此，在以單腔室方式形成半導體層時，亦可進一步降低薄膜光電轉換元件之光電轉換特性之下降。又，於本實施形態中亦複數次反覆實施氣體取代操作，故可縮短用以降低反應室101內之雜質濃度之處理時間，從而可作為量產時之實用性方法而使用。
<實施形態3>
圖5係本發明之實施形態3的半導體層製造方法之流程圖。本實施形態中，對製造具有圖2所示之構成的薄膜光電轉換元件之半導體層之情形進行說明。本發明中，較好的是在緩衝層形成步驟與光電轉換層形成步驟之間，進而包括雜質去除步驟。本實施形態中，對在緩衝層形成步驟(ST4)實施之後、光電轉換層形成步驟(ST5)之前再實施雜質去除步驟(ST2)之情形進行說明。其他步驟可與實施形態1同樣地實施，故不作重複說明。再者，雜質去除步驟中的氣體取代操作之反覆次數以與實施形態2相同之方式而決定，設為4次。
在形成緩衝層203之後實施雜質去除步驟，藉此可進一步降低作為p型矽系半導體之雜質的硼原子於反應室101內之環境中之濃度。該效果可認為係由以下原因而產生：p型矽系半導體層形成時附著於陰極電極102、陽極電極103及反應室101內之p型雜質藉由緩衝層203覆蓋，因而使自上述附著之p型雜質排出的硼原子之濃度降低。藉此，可認為緩衝層形成步驟之後實施的雜質去除步驟所產生之雜質濃度降低之效果進一步加大。根據上述理由，可進一步減少混入到光電轉換層204內之雜質之量，從而可更好地降低薄膜光電轉換元件之光電轉換特性之下降。
<實施形態4>
圖6係本發明之實施形態4的半導體層製造方法之流程圖。本實施形態中，對製造具有圖2所示之構成的薄膜光 電轉換元件之半導體層之情形進行說明。本實施形態係在第1導電層形成步驟(ST3)實施之後、緩衝層形成步驟(ST4)之前再實施雜質去除步驟(ST2)，除此之外與實施形態3相同。圖6所示之各個雜質去除步驟(ST2)中的氣體取代操作之反覆次數以與實施形態2相同之方式而決定，可設為4次。
根據本實施形態之半導體層製造方法，與實施形態2同樣地，在作為第1導電層202之P型矽系半導體層形成之後、緩衝層203形成之前實施雜質去除步驟，由此可降低存在於反應室101內之p型矽系半導體層之雜質硼之濃度。進而，在形成緩衝層203之後亦實施雜質去除步驟，由此可進一步降低作為p型矽系半導體層之雜質的硼原子於反應室101內之濃度。藉此，可進一步減少混入到光電轉換層204內之雜質量，從而可更好地降低薄膜光電轉換元件之光電轉換特性之下降。
<實施形態5>
圖7係本發明之實施形態5的緩衝層之形成方法之流程圖。本實施形態中，以與實施形態2相同之方法，於同一反應室101內以電漿CVD法在基板107上形成由以下部分構成之半導體層作為薄膜非晶質矽光電轉換元件之半導體層：作為第1導電層202之p型非晶質矽系半導體層、作為緩衝層203之i型非晶質矽系半導體層、作為光電轉換層204之i型非晶質矽層、以及作為第2導電層205之n型矽系半導體層。此處，本實施形態之方法中，由i型非晶質矽 系半導體層構成之緩衝層203之形成方法與實施形態2不同。
於本發明之半導體層製造方法中，較好的是，緩衝層包含複數層，且於緩衝層形成步驟中形成各個緩衝層之後再進行雜質去除步驟。以下，參照圖式來說明與實施形態2不同的緩衝層之形成方法。本實施形態中，緩衝層203係藉由複數次反覆執行實施形態2之雜質去除步驟(ST2)及緩衝層形成步驟(ST4)而形成。亦即，本實施形態中，緩衝層203形成為複數層。首先，實施與實施形態2相同之雜質去除步驟(ST2)，其後，利用緩衝層(5 nm)形成步驟(ST4)來形成厚度5 nm之由i型非晶質矽系半導體層構成之緩衝層。將由雜質去除步驟(ST2)與緩衝層(5 nm)形成步驟(ST4)所構成之循環反覆執行4次，以形成厚度20 nm之由i型非晶質矽系半導體層構成之緩衝層203。各個雜質去除步驟中的氣體取代操作之反覆次數以與實施形態2相同之方法而決定，設為4次。
根據上述插入雜質去除步驟並分為複數次來形成緩衝層203，可進一步減少緩衝層203內及其後所形成之半導體層中的雜質之混入量，從而可更好地降低薄膜光電轉換元件之光電轉換特性之下降。
在本實施形態之分為複數次來形成緩衝層時，構成緩衝層之複數個i型非晶質矽系半導體層之組成亦可構成為使光學能帶隙朝向光電轉換層204側而階段性變窄。當i型非晶質矽系半導體層中之氫、碳、氧等之量減少時，能帶隙 變窄，從而在由i型非晶質矽系半導體層所構成之緩衝層203中，可緩和由p型非晶質矽系半導體層構成之第1導電層202與由i型非晶質矽層構成之光電轉換層204之間的能帶隙之不連續性。藉此，可更好地改善薄膜光電轉換元件之光電轉換特性。
<實施形態6>
圖8係本發明之實施形態6中所形成之作為半導體裝置的薄膜光電轉換元件之概略剖面圖。於本實施形態中，對製造具有圖8所示之構成的薄膜光電轉換元件之半導體層之情形進行說明。再者，本實施形態中所形成之半導體層之構成材料與實施形態1相同。
於本發明之半導體層製造方法中，較好的是半導體層由複數個pin半導體之積層體而構成。本實施形態中，依次實施2次雜質去除步驟、第1導電層形成步驟、緩衝層形成步驟、光電轉換層形成步驟以及第2導電層形成步驟。亦即，於本實施形態中，對使用圖1所示之半導體層製造裝置並以單腔室方式利用電漿CVD法於基板107上形成具有雙層pin構造積層體之薄膜矽系光電轉換元件之半導體層的情形進行說明。
圖8中，於基板107上形成有第1電極201，且於第1電極201上，形成有由作為p型半導體層之第1導電層202a、緩衝層203a、光電轉換層204a、以及作為n型半導體層之第2導電層205a依次積層所構成之第1pin構造積層體301a。繼而，形成有由作為p型半導體層之第1導電層202b、緩衝層 203b、光電轉換層204b、以及作為n型半導體層之第2導電層205b依次積層所構成之第2pin構造積層體301b。
藉由第1pin構造積層體301a及第2pin構造積層體301b而構成雙層pin構造積層體302，且於雙層pin構造積層體302上形成有第2電極206。由以上所述而完成薄膜光電轉換元件303。再者，基板107、第1電極201、第2電極206之材料及構成可設為與實施形態1相同。
圖9係本發明之實施形態6的半導體層製造方法之流程圖。本實施形態中，在條件設定步驟(ST1)、雜質去除步驟(ST2)之後，利用第1導電層202a形成步驟(ST3)、雜質去除步驟(ST2)、緩衝層203a形成步驟(ST4)、光電轉換層204a形成步驟(ST5)、及第2導電層205a形成步驟(ST6)，以與實施形態2相同之方法而形成第1pin構造積層體301a，進而，利用雜質去除步驟(ST2)、第1導電層202b形成步驟(ST7)、雜質去除步驟(ST2)、緩衝層203b形成步驟(ST8)、光電轉換層204b形成步驟(ST9)、及第2導電層205b形成步驟(ST10)，以與實施形態2相同之方法而形成第2pin構造積層體301b。本實施形態中，光電轉換層204a之厚度設為0.07μ m，光電轉換層204b之厚度設為0.3μ m。
本實施形態中，在第1pin構造積層體301a形成後、第2pin構造積層體301b形成前實施雜質去除步驟(ST2)，由此可減少作為第2導電層205a之雜質的磷原子於第1導電層202b中之混入量。藉此，在以單腔室方式形成薄膜光電轉換元件時，亦可抑制第2pin構造積層體301b之膜質下降， 從而可更好地降低薄膜光電轉換元件之光電轉換特性之下降。
<實施形態7>
圖10係本發明之實施形態7中所形成之作為半導體裝置的薄膜光電轉換元件之概略剖面圖。本實施形態中，對製造具有圖10所示之構成的薄膜光電轉換元件之半導體層之情形進行說明。本實施形態中，對形成晶質矽層作為第2pin構造積層體301c之情形進行說明。本實施形態中，半導體層製造方法在以下方面與實施形態6不同，但其他方面可以與實施形態6相同之態樣而實施。
本實施形態中，於基板107上形成有第1電極201，且形成有與實施形態6具有相同構成之第1pin構造積層體301a。繼而，依次積層由晶質矽層構成之第1導電層202c、光電轉換層204c及第2導電層205c，形成第2pin構造積層體301c。藉由第1pin構造積層體301a及第2pin構造積層體301c而構成雙層pin構造積層體304，且於雙層pin構造積層體304上形成第2電極206，由此完成薄膜光電轉換元件305。
以下，對本實施形態之薄膜光電轉換元件之半導體層製造方法進行詳細描述。首先，以與實施形態6相同之方法形成第1pin構造積層體301a。其次，實施與實施形態1相同之雜質去除步驟(ST2)。
繼之，形成作為第1導電層202c之p型晶質矽層。p型晶質矽層例如可在以下形成條件下形成。形成時反應室101 內之壓力較理想的是240 Pa以上、3600 Pa以下，本實施形態中設為2000 Pa。又，陰極電極102每單位面積之電力密度較理想的是設為0.01 W/cm2 以上、0.5 W/cm2 以下，本實施形態中設為0.15 W/cm2 。
作為導入至反應室101內之混合氣體，可使用例如含有矽烷氣體、氫氣、二硼烷氣體之氣體。氫氣相對於矽烷氣體之流量較理想的是30倍至數100倍左右，本實施形態中設為100倍。
為了對由i型晶質矽光電轉換層所構成之光電轉換層204c供給充足之內部電場，由p型晶質矽層構成之第1導電層202c之厚度較好的是2 nm以上。另一方面，為了抑制作為非活性層的第1導電層202c之光吸收量以增大到達光電轉換層204c之光，第1導電層202c之厚度較理想的是儘可能薄，通常設為50 nm以下。本實施形態中，第1導電層202c之厚度設為40 nm。
第1導電層202c亦可由以非晶質或晶質碳化矽、矽鍺等之合金材料所構成之層而形成。又，第1導電層202c亦可將不同之複數個薄膜積層而形成。
其次，形成作為光電轉換層204c之i型晶質矽光電轉換層。光電轉換層204c例如可於以下形成條件下形成。形成時反應室101內之壓力較理想的是240 Pa以上、3600 Pa以下，本實施形態中設為2000 Pa。又，陰極電極102每單位面積之電力密度較理想的是0.02 W/cm2 以上、0.5 W/cm2 以下，本實施形態中設為0.15 W/cm2 。
作為導入至反應室101內之混合氣體，可使用例如含有矽烷氣體、氫氣之氣體。氫氣相對於矽烷氣體之流量較理想的是30倍至100倍左右，本實施形態中設為80倍。
為了確保光電轉換層之充足之光吸收量，光電轉換層204c之厚度較好的是0.5μ m以上，更好的是1μ m以上。另一方面，從確保良好之生產性角度而言，光電轉換層204c之厚度較好的是20μ m以下，更好的是15μ m以下。本實施形態中，光電轉換層204c之厚度設為2μ m。
再者，本實施形態中，由於以優良膜質且較高的形成速度而形成作為光電轉換層204c之i型晶質矽層，因此將半導體層製造裝置之構成設定為最適於本實施形態之形成條件。具體而言，將陰極電極102與陽極電極103之電極間距離設為15 mm，且使所有步驟中具有相同之電極間距離。
以上述方式，可形成利用拉曼光譜法所測量之520 nm－1 時之峰值相對於480 nm－1 時之峰值的峰值強度比I520 /I480 為3以上、10以下之具有良好結晶化率之i型晶質矽層，並將其作為光電轉換層204c。
作為光電轉換層204c，亦可使用i型晶質矽薄膜或者含有微量雜質之弱p型或者弱n型且充分具有光電轉換功能之晶質矽薄膜。進而，光電轉換層204c之材質並非限定於上述晶質矽薄膜，亦可使用作為合金材料的碳化矽或矽鍺等之薄膜。
其次，形成作為第2導電層205c之n型晶質矽層。n型晶質矽層例如可藉由以下形成條件而形成。形成時之反應室 101內之壓力較理想的是240 Pa以上、3600 Pa以下，本實施形態中設為2000 Pa。又，陰極電極102每單位面積之電力密度較理想的是設為0.02 W/cm2 以上、0.5 W/cm2 以下，本實施形態中設為0.15 W/cm2 。
作為導入至反應室101內之混合氣體，可使用例如含有矽烷氣體、氫氣、膦氣之氣體。氫氣相對於矽烷氣體之流量較理想的是30倍至數100倍左右，本實施形態中設為80倍。
為了對光電轉換層204c供給充足之內部電場，第2導電層205c之厚度較好的是2 nm以上。另一方面，為了抑制作為非活性層之第2導電層205c之光吸收量，第2導電層205c之厚度較理想的是儘可能薄，通常設為50 nm以下。本實施形態中，第2導電層205c之厚度設為40 nm。
第2導電層205c亦可藉由非晶質或晶質碳化矽、矽鍺等之合金材料而形成。
以上述方式，於同一反應室101內連續形成第1pin構造積層體301a及第2pin構造積層體301c，從而形成雙層pin構造積層體304。
此後，以濺鍍法或蒸鍍法等形成ITO、ZnO等之導電膜與鋁、銀等之金屬膜，藉此形成第2電極206，從而可製造形成有矽系半導體層之薄膜光電轉換元件305。
<實施例>
以下，舉出實施例來更詳細地說明本發明，但本發明並非限定於該等實施例。
(實驗例1)
為了確認本發明之氣體取代操作之有效性而進行以下實驗。圖11係實驗例1中所製作之實驗樣本之概略剖面圖。於玻璃基板401上形成p型非晶質矽半導體層402(厚度約50 nm)之後，使用氫氣進行氣體取代操作，其後，將i型微結晶矽半導體層403(厚度約700 nm)及非晶質矽層404(厚度約30 nm)積層。最後，所積層之非晶質矽層404形成為保護膜，用以防止來自p型非晶質矽半導體層402及i型微結晶矽半導體層403之表面之雜質侵入。
氣體取代操作以如下方式而進行：在p型非晶質矽半導體層402形成後，對反應室101內進行抽真空處理，直至壓力達到10 Pa為止，其後導入氫氣，直至反應室101內之壓力達到1000 Pa為止(取代氣體導入步驟)，並再次進行抽真空處理，直至壓力達到10 Pa為止(排氣步驟)。又，作為比較樣本，以與實驗樣本相同之構造來製作未經上述氣體取代操作者。再者，比較樣本之構造與實驗樣本相同，亦即，將p型非晶質矽半導體層402設為厚度約50 nm，將i型微結晶矽半導體層403設為厚度約700 nm，以及將非晶質矽層404設為厚度約30 nm。
圖12係表示實驗樣本及比較樣本之p型非晶質矽半導體層402及i型微結晶矽半導體層403之部分的SIMS分析(二次離子質量分析)的氧原子濃度之測量結果，圖13係表示實驗樣本及比較樣本之p型非晶質矽半導體層402及i型微結晶矽半導體層403之部分的SIMS分析(二次離子質量分析) 的氮原子濃度之測量結果，圖14係表示實驗樣本及比較樣本之p型非晶質矽半導體層402及i型微結晶矽半導體層403之部分的SIMS分析(二次離子質量分析)的硼原子濃度之測量結果。圖12~圖14表示薄膜之膜厚方向上之原子濃度分布。
p型非晶質矽半導體層402之硼原子濃度為1.0×1020 ~1.0×1021 個/cm3 ，i型微結晶矽半導體層403之硼原子濃度為1.0×1017 個/cm3 以下。
將實驗樣本與比較樣本之i型微結晶矽半導體層403中之雜質濃度進行比較後可知，根據圖12，氧原子膜中之雜質量因氣體取代操作之實施而減少2位左右，呈現出氣體取代操作之效果。又，根據圖13，氮原子膜中之雜質量減少1~2位左右，而1.0×1016 ~1.0×1017 個/cm3 左右為SIMS分析裝置之氮原子濃度之測量限界，故認為減少約2位左右。
上述實驗中，將抽真空後反應室101內之壓力相對於氫氣導入後反應室101內之壓力之比設為100(亦即1000 Pa/10 Pa)，因此估計有2位左右之雜質濃度之降低，根據本實驗結果，確認有2位左右之雜質濃度之降低。
又，於圖14所示之硼原子濃度(亦即p型摻雜劑濃度)之測量結果中，對於經氣體取代操作之實驗樣本而言，自p型非晶質矽半導體層402至i型微結晶矽半導體層403之硼原子濃度變小。根據該結果可知，藉由進行氣體取代操作而抑制自p型非晶質矽半導體層402向i型微結晶矽半導體層403中的硼之擴散。
再者，自p型非晶質矽半導體層402分離之部分的i型微結晶矽半導體層403中之硼原子濃度在實驗樣本、比較樣本中均為1.0×1017 個/cm3 左右，未呈現差異，其原因為，1.0×1017 個/cm3 左右為SIMS分析裝置之硼原子濃度之測量限界。
又，由圖12及圖13可知，將基板搬入至反應室101內之後，對反應室101內進行真空排氣以使壓力達到10 Pa左右，其後進行氣體取代操作，再於其後形成半導體層，藉此可知，作為自大氣中混入到半導體層中之雜質的氧原子濃度成為2.5×1019 個/cm3 ，氮原子濃度成為4.0×1016 個/cm3 。
半導體裝置所使用之矽系半導體層中雜質所容許之氧原子及氮原子之濃度為，氧原子為5.0×1019 個/cm3 左右，氮原子為1.0×1018 個/cm3 左右，本次實驗中亦可確認，藉由實施氣體取代操作而可在不進行高真空排氣之情況下降低半導體層之雜質濃度。再者，上述實驗中僅進行1次氣體取代操作，而為了使半導體層之雜質濃度之降低效果在實用方面取得更好水平，於本發明中複數次反覆進行氣體取代操作。
(實施例1)
本實施例中，使用圖1所示之構成之半導體層製造裝置，來製造具有由非晶質矽層構成之光電轉換層及由微結晶矽層構成之光電轉換層的圖10所示之構成的薄膜光電轉換元件。在由厚度4 mm之玻璃構成之基板107上形成之具 有凹凸形狀之厚度為1 μm之SnO2 膜所構成之第1電極201上，形成厚度10 nm之p型非晶質矽層作為第1導電層202a、厚度15 nm之i型非晶質矽層作為緩衝層203a、厚度0.5 μm之i型非晶質矽層作為光電轉換層204a、厚度30 nm之n型非晶質矽層作為第2導電層205a、厚度30 nm之p型微結晶矽層作為第1導電層202c、厚度3 nm之i型微結晶矽層作為光電轉換層204c、以及厚度30μ m之n型微結晶矽層作為第2導電層205c。其後，形成厚度0.05μ m之ZnO層及厚度0.1μ m之Ag電極作為第2電極206。
上述各半導體層係於同一反應室101內使用相同陰極電極102及陽極電極103連續地形成。玻璃基板107之溫度設為140℃。對陰極電極102供給13.56 MHz之高頻電力，使在陰極電極102與陽極電極103之間產生電漿，藉此使導入至反應室101內之混合氣體分解而形成半導體層。以下，對各半導體層之形成條件進行詳細描述。
首先，於反應室101內之陰極電極102上，設置形成有由具有凹凸形狀之SnO2 膜構成之第1電極201的厚度4 mm之玻璃所構成之基板107。其次，使用設置為氣體排氣部116之真空泵對反應室101內進行排氣，直至反應室101內之壓力達到0.5 Pa為止。當反應室101內之壓力達到0.5 Pa時，自氣體導入部110向反應室101內導入氫氣作為取代氣體(取代氣體導入步驟)，當反應室101內之壓力達到100 Pa時，停止導入氫氣。
其後，利用上述真空泵進行排氣，直至反應室101內之 壓力達到10 Pa為止(排氣步驟)。反覆4次執行由該氫氣導入及反應室101內之排氣所構成之氣體取代操作(雜質去除步驟)。
其次，在形成於玻璃基板107上之具有凹凸形狀之SnO2 膜所構成之第1電極201上，在反應室101內之壓力為500 Pa、陰極電極102每單位面積之電力密度為0.05 W/cm2 之條件下，形成厚度10 nm之p型非晶質矽層作為第1導電層202a。
其次，使用真空泵對反應室101內進行排氣，直至反應室101內之壓力達到0.5 Pa為止。當反應室101內之壓力達到0.5 Pa時，向反應室101內導入氫氣作為取代氣體(取代氣體導入步驟)，當反應室101內之壓力達到100 Pa時，停止導入氫氣。其後，使用真空泵進行排氣，直至反應室101內之壓力達到10 Pa為止(排氣步驟)。反覆4次執行由該氫氣導入及反應室101內之排氣所構成之氣體取代操作(雜質去除步驟)。
其次，於作為第1導電層202a之p型非晶質矽層上，在反應室101內之壓力為500 Pa、陰極電極102每單位面積之電力密度為0.07 W/cm2 之條件下，以電漿CVD法形成厚度7.5 nm之i型非晶質矽層作為緩衝層203a之一部分。
其次，使用真空泵對反應室101內進行排氣，直至反應室101內之壓力達到0.5 Pa為止。當反應室101內之壓力達到0.5 Pa時，向反應室101內導入氫氣作為取代氣體(取代氣體導入步驟)，當反應室101內之壓力達到100 Pa時，停 止導入氫氣。其後，使用真空泵進行排氣，直至反應室101內之壓力達到10 Pa為止(排氣步驟)。反覆4次執行由該氫氣導入及反應室101內之排氣所構成之氣體取代操作(雜質去除步驟)。
其次，於作為緩衝層203a之一部分的i型非晶質矽層上，在反應室101內之壓力為500 Pa、陰極電極102每單位面積之電力密度為0.07 W/cm2 之條件下，以電漿CVD法形成厚度7.5 nm之i型非晶質矽層作為緩衝層203a之剩餘部分。根據以上方法，形成厚度15 nm之緩衝層203a。
其次，使用真空泵對反應室101內進行排氣，直至反應室101內之壓力達到0.5 Pa為止。當反應室101內之壓力達到0.5 Pa時，向反應室101內導入氫氣作為取代氣體(取代氣體導入步驟)，當反應室101內之壓力達到100 Pa時，停止導入氫氣。其後，使用真空泵進行排氣，直至反應室101內之壓力達到10 Pa為止(排氣步驟)。反覆4次執行由該氫氣導入及反應室101內之排氣所構成之氣體取代操作(雜質去除步驟)。
其次，於作為緩衝層203a之i型非晶質矽層上，在反應室101內之壓力為500 Pa、陰極電極102每單位面積之電力密度為0.07 W/cm2 之條件下，形成厚度0.5 μm之i型非晶質矽層作為光電轉換層204a。
其次，於作為光電轉換層204a之i型非晶質矽層上，在反應室101內之壓力為500 Pa、陰極電極102每單位面積之電力密度為0.05 W/cm2 之條件下，形成厚度30 nm之n型非 晶質矽層作為第2導電層205a。
其次，於作為第2導電層205a之n型非晶質矽層上，在反應室101內之壓力為800 Pa、陰極電極102每單位面積之電力密度為0.08 W/cm2 之條件下，形成厚度30 nm之p型微結晶矽層作為第1導電層202c。
繼而，使用真空泵對反應室101內進行排氣，直至反應室101內之壓力達到0.5 Pa為止。當反應室101內之壓力達到0.5 Pa時，向反應室101內導入氫氣作為取代氣體(取代氣體導入步驟)，當反應室101內之壓力達到100 Pa時，停止導入氫氣。其後，使用真空泵進行排氣，直至反應室101內之壓力達到10 Pa為止(排氣步驟)。反覆4次執行由該氫氣導入及反應室101內之排氣所構成之氣體取代操作(雜質去除步驟)。
其後，於作為第1導電層202c之p型微結晶矽層上，在反應室101內之壓力為800 Pa、陰極電極102每單位面積之電力密度為0.10 W/cm2 之條件下，形成厚度3 μm之i型微結晶矽層作為光電轉換層204c。
其次，於作為光電轉換層204c之i型微結晶矽層上，在反應室101內之壓力為800 Pa、陰極電極102每單位面積之電力密度為0.08 W/cm2 之條件下，形成厚度30 nm之n型微結晶矽層作為第2導電層205c。
其後，藉由濺鍍法形成厚度0.05 μm之ZnO層及厚度0.1μ m之Ag電極作為第2電極206，從而形成薄膜光電轉換元件。
(比較例1)
分別於另外反應室內形成p型層、i型層、n型層，除此之外以與實施例1相同之方法形成薄膜光電轉換元件。
圖15係表示實施例1及比較例1中所形成之薄膜光電轉換元件之光電轉換效率之光劣化特性。光劣化特性係使對薄膜光電轉換元件照射AM 1.5光時的光電轉換效率之經時變化根據初期光電轉換效率而標準化者。於圖15中，實施例1所形成之薄膜光電轉換元件表示與比較例1所形成之薄膜光電轉換元件相同之光劣化特性。
根據以上結果可知，即使以單腔室方式形成半導體層，亦可採用本發明之製造方法而形成可長期確保良好之光電轉換特性之薄膜光電轉換元件之類的具有優良特性之半導體裝置。
應當認為，本次所揭示之實施形態及實施例之各方面僅為例示，並無限制性。本發明之範圍並非以上所述，而是由申請專利範圍所揭示，其中設法包含與申請專利範圍同等含意及範圍內之所有變更。
[產業上之可利用性]
本發明之半導體層製造方法與半導體層製造裝置可較好地應用於例如薄膜光電轉換元件、顯示器等半導體裝置之製造中。
101‧‧‧反應室
102‧‧‧陰極電極
103‧‧‧陽極電極
105‧‧‧阻抗匹配電路
106a，106b‧‧‧導電線
107‧‧‧基板
108‧‧‧電力供給部
110‧‧‧氣體導入部
116‧‧‧氣體排氣部
117‧‧‧壓力調整用閥
118‧‧‧氣體
119‧‧‧氣體排氣口
200，303，305‧‧‧薄膜光電轉換元件
201‧‧‧第1電極
202，202a，202b，202c‧‧‧第1導電層
203，203a，203b‧‧‧緩衝層
204，204a，204b，204c‧‧‧光電轉換層
205，205a，205b，205c‧‧‧第2導電層
206‧‧‧第2電極
207‧‧‧半導體層
301a‧‧‧第1pin構造積層體
301b，301c‧‧‧第2pin構造積層體
302，304‧‧‧雙層pin構造積層體
401‧‧‧玻璃基板
402‧‧‧p型非晶質矽半導體層
403‧‧‧i型微結晶矽半導體層
404‧‧‧非晶質矽層
圖1係本發明中使用之半導體層製造裝置之概略剖面圖。
圖2係本發明之實施形態1中所形成之作為半導體裝置的薄膜光電轉換元件之概略剖面圖。
圖3係本發明之實施形態1的半導體層製造方法之流程圖。
圖4係本發明之實施形態2的半導體層製造方法之流程圖。
圖5係本發明之實施形態3的半導體層製造方法之流程圖。
圖6係本發明之實施形態4的半導體層製造方法之流程圖。
圖7係本發明之實施形態5的緩衝層之形成方法之流程圖。
圖8係本發明之實施形態6中所形成之作為半導體裝置的薄膜光電轉換元件之概略剖面圖。
圖9本發明之實施形態6的半導體層製造方法之流程圖。
圖10係本發明之實施形態7中所形成之作為半導體裝置的薄膜光電轉換元件之概略剖面圖。
圖11係實驗例1中所製作的實驗樣本之概略剖面圖。
圖12係表示實驗樣本及比較樣本之p型非晶質矽半導體層402及i型微結晶矽半導體層403之部分的SIMS分析(二次離子質量分析)的氧原子濃度之測量結果。
圖13係表示實驗樣本及比較樣本之p型非晶質矽半導體層402及i型微結晶矽半導體層403之部分的SIMS分析(二次離子質量分析)的氮原子濃度之測量結果。
圖14係表示實驗樣本及比較樣本之p型非晶質矽半導體層402及i型微結晶矽半導體層403之部分的SIMS分析(二次離子質量分析)的硼原子濃度之測量結果。
圖15係表示實施例1及比較例1中所形成的薄膜光電轉換元件之光電轉換效率之光劣化特性。
101‧‧‧反應室
102‧‧‧陰極電極
103‧‧‧陽極電極
105‧‧‧阻抗匹配電路
106a，106b‧‧‧導電線
107‧‧‧基板
108‧‧‧電力供給部
110‧‧‧氣體導入部
116‧‧‧氣體排氣部
117‧‧‧壓力調整用閥
118‧‧‧氣體
119‧‧‧氣體排氣口

Claims (13)

  1. 一種半導體層製造方法，其係於可密封之反應室(101)內部形成半導體層(207)者，且包括：雜質去除步驟，其使用取代氣體來去除上述反應室(101)內部之雜質；及半導體層形成步驟，其形成上述半導體層(207)；上述雜質去除步驟係將包含以下步驟之循環重複複數次者：取代氣體導入步驟，其向上述反應室(101)內部導入取代氣體，俾成為預先設定之取代氣體導入後壓力以上；及排氣步驟，其將上述反應室之內部排氣，俾成為預先設定之排氣後壓力以下；決定上述循環之次數，俾於令依上述雜質去除步驟後續之上述半導體層形成步驟中欲形成之半導體層所預先設定之即將進行該半導體層形成步驟時上述反應室(101)內部之雜質容許原子濃度為[N](單位：個/cm3 )、上述循環開始前上述反應室(101)內部之雜質原子濃度為[N]0 (單位：個/cm3 )、上述取代氣體導入後壓力為m(單位：Pa)、上述排氣後壓力為M(單位：Pa)時，上述循環之次數n(單位：次)滿足下式：[N]0 ×(M/m)n ≦[N]。
  2. 如請求項1之半導體層製造方法，其中上述半導體層(207)包含導電類型不同之複數層，且在 同一上述反應室(101)內部形成上述半導體層。
  3. 如請求項1之半導體層製造方法，其中上述雜質去除步驟後續施行之上述半導體層形成步驟即將進行時的上述反應室內部之背景壓力為0.1Pa以上10000Pa以下。
  4. 如請求項1之半導體層製造方法，其中上述半導體層(207)係使用於光電轉換元件之半導體層，包含p型層、i型層及n型層，上述半導體層形成步驟包括：第1導電層形成步驟，其形成包含p型層或n型層之第1導電層(202，202a，202b，202c)；光電轉換層形成步驟，其於上述第1導電層(202，202a，202b，202c)上，形成包含i型層之光電轉換層(204，204a，204b，204c)；及第2導電層形成步驟，其於上述光電轉換層(204，204a，204b，204c)上，形成包含p型層或n型層之第2導電層(205，205a，205b，205c)；上述第1導電層(202，202a，202b，202c)與上述第2導電層(205，205a，205b，205c)以導電類型彼此不同之方式形成。
  5. 如請求項4之半導體層製造方法，其中在上述第1導電層形成步驟與上述光電轉換層形成步驟之間，進而包括形成包含i型層之緩衝層(203，203a，203b)的緩衝層形成步驟。
  6. 如請求項5之半導體層製造方法，其中在上述第1導電層形成步驟與上述緩衝層形成步驟之間，進而包括上述雜質去除步驟。
  7. 如請求項5之半導體層製造方法，其中在上述緩衝層形成步驟與上述光電轉換層形成步驟之間，進而包括上述雜質去除步驟。
  8. 如請求項5之半導體層製造方法，其中上述緩衝層(203，203a，203b)包含複數層，於上述緩衝層形成步驟中形成各個緩衝層(203，203a，203b)之後進而進行上述雜質去除步驟。
  9. 如請求項4之半導體層製造方法，其中上述取代氣體係i型層形成時所使用之氣體中之至少任一者。
  10. 如請求項4之半導體層製造方法，其中上述半導體層(207)包含複數個pin半導體之積層體。
  11. 如請求項1之半導體層製造方法，其中於上述取代氣體導入步驟中，停止自上述反應室(101)排氣，當上述反應室內部之壓力達到上述取代氣體導入後壓力以上時，停止上述取代氣體之導入，使上述取代氣體導入步驟結束；於上述排氣步驟中，停止上述取代氣體之導入，當上述反應室(101)內部之壓力達到上述取代氣體排氣後壓力以下時，停止上述排氣，使上述排氣步驟結束。
  12. 一種半導體層製造裝置，其係用於如請求項1之半導體 層製造方法者，且包括：可密封之反應室(101)，用以於內部形成半導體層；氣體導入部(110)，用以將取代氣體導入至上述反應室內；及氣體排氣部(116)，用以將取代氣體自上述反應室排氣。
  13. 如請求項12之半導體層製造裝置，其中上述氣體排氣部(116)包含旋轉泵、機械增壓泵及吸附泵中之至少任一者。
TW096149085A 2006-12-27 2007-12-20 Semiconductor layer manufacturing method and semiconductor layer manufacturing apparatus and semiconductor device manufactured by using the same TWI466175B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006351988A JP4553891B2 (ja) 2006-12-27 2006-12-27 半導体層製造方法

Publications (2)

Publication Number Publication Date
TW200842947A TW200842947A (en) 2008-11-01
TWI466175B true TWI466175B (zh) 2014-12-21

Family

ID=39562312

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096149085A TWI466175B (zh) 2006-12-27 2007-12-20 Semiconductor layer manufacturing method and semiconductor layer manufacturing apparatus and semiconductor device manufactured by using the same

Country Status (6)

Country Link
US (1) US8389389B2 (zh)
EP (1) EP2105951A1 (zh)
JP (1) JP4553891B2 (zh)
CN (1) CN101573782B (zh)
TW (1) TWI466175B (zh)
WO (1) WO2008078518A1 (zh)

Families Citing this family (317)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4630294B2 (ja) * 2007-01-29 2011-02-09 シャープ株式会社 光電変換装置及びその製造方法
JP2009152265A (ja) * 2007-12-19 2009-07-09 Tohoku Univ 光電変換素子製造装置及び方法、並びに光電変換素子
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
TWI373851B (en) * 2008-11-25 2012-10-01 Nexpower Technology Corp Stacked-layered thin film solar cell and manufacturing method thereof
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
CN103210500A (zh) * 2010-11-16 2013-07-17 夏普株式会社 半导体装置的制造方法
JPWO2012132758A1 (ja) * 2011-03-28 2014-07-28 三洋電機株式会社 光電変換装置及び光電変換装置の製造方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN103988320A (zh) * 2011-10-07 2014-08-13 夏普株式会社 光电转换装置的制造方法
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
KR20140047751A (ko) * 2012-10-11 2014-04-23 한국전자통신연구원 박막 실리콘 태양전지
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
KR20140120011A (ko) * 2013-04-01 2014-10-13 삼성에스디아이 주식회사 태양전지 및 이의 제조방법
EP3020182B1 (en) * 2013-07-10 2020-09-09 Convida Wireless, LLC Context-aware proximity services
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
CN106098628B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
TWI791689B (zh) 2017-11-27 2023-02-11 荷蘭商Ａｓｍ智慧財產控股私人有限公司 包括潔淨迷你環境之裝置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020002995A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
JP2021019198A (ja) 2019-07-19 2021-02-15 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御されたアモルファスカーボンポリマー膜の形成方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050115504A1 (en) * 2002-05-31 2005-06-02 Ishikawajima-Harima Heavy Industries Co., Ltd. Method and apparatus for forming thin films, method for manufacturing solar cell, and solar cell

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358343B2 (ja) 1999-02-26 2009-11-04 株式会社カネカ シリコン系薄膜光電変換装置の製造方法
EP1032052B1 (en) * 1999-02-26 2010-07-21 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
JP2002339071A (ja) * 2001-05-18 2002-11-27 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude Ａｌｃｖｄシステムにおける処理ガス供給機構
JP2003077839A (ja) * 2001-08-30 2003-03-14 Toshiba Corp 半導体製造装置のパージ方法及び半導体装置の製造方法
US6794227B2 (en) * 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
JP2004104056A (ja) * 2002-09-09 2004-04-02 Hosiden Corp 窒化ガリウム系半導体発光素子
US7528417B2 (en) * 2003-02-10 2009-05-05 Showa Denko K.K. Light-emitting diode device and production method thereof
TWI231053B (en) 2003-02-10 2005-04-11 Showa Denko Kk Semiconductor light emitting device and the manufacturing method thereof
WO2005093799A1 (ja) * 2004-03-29 2005-10-06 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050115504A1 (en) * 2002-05-31 2005-06-02 Ishikawajima-Harima Heavy Industries Co., Ltd. Method and apparatus for forming thin films, method for manufacturing solar cell, and solar cell

Also Published As

Publication number Publication date
EP2105951A1 (en) 2009-09-30
WO2008078518A1 (ja) 2008-07-03
CN101573782B (zh) 2011-08-17
US8389389B2 (en) 2013-03-05
JP2008166366A (ja) 2008-07-17
CN101573782A (zh) 2009-11-04
JP4553891B2 (ja) 2010-09-29
US20100024872A1 (en) 2010-02-04
TW200842947A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
TWI466175B (zh) Semiconductor layer manufacturing method and semiconductor layer manufacturing apparatus and semiconductor device manufactured by using the same
KR101057208B1 (ko) 실리콘계 박막 광전 변환 장치, 그 제조 방법 및 그 제조장치
EP1198013B1 (en) Method of producing tandem thin-film solar cell
JP4797083B2 (ja) 薄膜太陽電池モジュール
JP4484886B2 (ja) 積層型光電変換装置の製造方法
EP1553637A2 (en) Photovoltaic device
JP4411338B2 (ja) 薄膜太陽電池モジュール
JPWO2010023948A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JP4758496B2 (ja) 薄膜太陽電池モジュール
JP5732558B2 (ja) 光電変換装置及びその作製方法
JP2008004813A (ja) シリコン系薄膜光電変換素子の製造方法、製造装置およびシリコン系薄膜光電変換素子
JP2009004702A (ja) 光電変換装置の製造方法
JP3697199B2 (ja) 太陽電池の製造方法および太陽電池
JP4758495B2 (ja) 薄膜太陽電池モジュール
JPH06204537A (ja) 薄膜半導体太陽電池
JP5193981B2 (ja) 積層型光電変換装置及びその製造方法
WO2010064599A1 (ja) シリコン系薄膜光電変換装置およびその製造方法
JP2011049304A (ja) 積層型光起電力素子
JP2011049305A (ja) 積層型光起電力素子の製造方法および積層型光起電力素子
JP2011035297A (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
WO2012066941A1 (ja) 半導体装置の製造方法
JP2015076509A (ja) シリコン系薄膜の製造方法およびシリコン系薄膜光電変換装置の製造方法
JP2010109280A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees