JP4358343B2 - シリコン系薄膜光電変換装置の製造方法 - Google Patents
シリコン系薄膜光電変換装置の製造方法 Download PDFInfo
- Publication number
- JP4358343B2 JP4358343B2 JP05024899A JP5024899A JP4358343B2 JP 4358343 B2 JP4358343 B2 JP 4358343B2 JP 05024899 A JP05024899 A JP 05024899A JP 5024899 A JP5024899 A JP 5024899A JP 4358343 B2 JP4358343 B2 JP 4358343B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- silicon
- semiconductor layer
- type semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の属する技術分野】
本発明はシリコン系薄膜光電変換装置の製造方法に関し、特に、シリコン系薄膜光電変換装置として良好な性能を得るとともに、生産のコストおよび効率を改善し得る製造方法に関するものである。
【0002】
なお、本明細書において、「多結晶」と「結晶質」と「微結晶」の用語は、部分的に非晶質状態を含むものをも意味するものとする。
【0003】
【従来の技術】
近年、たとえば多結晶シリコンや微結晶シリコンのような結晶質シリコンを含む薄膜を利用した光電変換装置の開発が精力的に行なわれている。これらの開発は、安価な基板上に低温プロセスで良質の結晶質シリコン薄膜を形成することによって光電変換装置の低コスト化と高性能化を両立させようという試みであり、太陽電池だけでなく光センサなどのさまざまな光電変換装置への応用が期待されている。
【0004】
従来から、太陽電池の生産装置としては、図4のブロック図に示されているように複数の膜堆積室(チャンバとも呼ばれる)を直線状に連結したインライン方式、または図5のブロック図に示されているように中央に中間室を設けてその周りに複数の堆積室を配置するマルチチャンバ方式が採用されている。
【0005】
なお、非晶質シリコン太陽電池に関しては、簡便な方法としてすべての半導体層を同一の堆積室内で形成するといういわゆるシングルチャンバ方式も従来から用いられている。しかし、p型半導体層とn型半導体層にドープされる導電型決定不純物原子が他の異なる種類の半導体層に導入されることを防止するために、それぞれの半導体層を形成する前に、たとえば水素などのパージガスによる1時間のガス置換のように、堆積室内の十分なガス置換を行なう必要がある。また、そのようなガス置換処理を施しても非晶質シリコン太陽電池の良好な性能を得ることができなかったために、シングルチャンバ方式はあくまでも実験的用途のみに使用されている。
【0006】
上記のインライン方式やマルチチャンバ方式を用いて、基板側からn型半導体層、i型光電変換層およびp型半導体層を順次積層してnip型太陽電池を製造する場合について以下に説明する。
【0007】
図4のインライン方式では、n型半導体層を形成するためのn層堆積室3n、i型光電変換層を形成するためのi層堆積室3i1 〜3i6 、およびp型半導体層を形成するためのp層堆積室3pが順に連結された構造が用いられる。この場合に、n型半導体層とp型半導体層とはi型光電変換層に比べて薄いため成膜時間が格段に短くなる。このため、生産効率を上げるには通常、複数のi層堆積室が連結されるのが一般的であり、n型およびp型半導体層の成膜時間が律速状態になるまではi層堆積室の数が増えるほど生産性が向上する。
【0008】
また図5のマルチチャンバ方式は、膜が堆積されるべき基板が中間室4mを経由して各堆積室4n、4i1 〜4i4 、4pに移動させられる方式である。
【0009】
【発明が解決しようとする課題】
しかし、上記のインライン方式では、最もメンテナンスが必要とされるi層堆積室3i1 〜3i6 を複数含んでいるため、1つのi層堆積室のメンテナンスが必要となった場合でも、その生産ライン全体が停止させられるという難点がある。
【0010】
これに対して図5のマルチチャンバ方式では、それぞれの堆積室4n、4i1 〜4i4 、4pと中間室4mとの間に気密を維持し得る可動仕切りが設けられているため、ある1つの堆積室に不都合が生じた場合でも他の堆積室は使用可能であり、生産が全体的に停止させられるということはない。
【0011】
しかし、このマルチチャンバ方式の生産装置は、中間室4mと各堆積室4n、4i1 〜4i4 、4pとの間の気密性を維持しつつ基板を移動させる機構が複雑であって高価であり、また中間室4mの周りに配置される堆積室の数が空間的に制限されるという問題があるため、実際の生産方式としてはあまり用いられていない。
【0012】
本発明は、上記の問題点を解決するためになされたもので、良好な性能および品質を有する光電変換装置を簡易な装置により低コスト・高効率で製造できるシリコン系薄膜光電変換装置の製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明のシリコン系薄膜光電変換装置の製造方法は、p型半導体層とi型の結晶質シリコン系光電変換層とn型半導体層との積層構造を有するシリコン系薄膜光電変換装置をプラズマCVD法を利用して製造する方法であって、p型半導体層、i型の結晶質シリコン系光電変換層およびn型半導体層が同一のプラズマCVD反応室内で順に引続いて形成され、かつp型半導体層は反応室内の圧力が5Torr以上の条件で形成されることを特徴とする。
【0014】
本願発明者らは、同一反応室内でp、i、n層の順に形成し、かつp型半導体層形成時における反応室内の圧力を5Torr以上と高くすることによって、良好な品質および性能を有する光電変換装置の得られることを見出した。以下、そのことを説明する。
【0015】
p、i、n層の順に成膜することにより、n、i、p層の順に成膜する場合よりも、i型光電変換層中への導電型決定不純物原子の混入が少なくなる。これは、p型不純物原子(たとえばボロン原子)の方が、n型不純物原子(たとえばリン原子)よりも拡散しにくいためである。つまり、p型半導体層形成時に反応室の内壁面やプラズマ放電電極などに付着したp型不純物原子が、i型光電変換層形成時にi型光電変換層側へ拡散してくるが、その拡散の程度がn型不純物原子よりも小さいため、i型光電変換層中への混入が抑制される。
【0016】
また、p型半導体層が5Torr以上の高圧力条件下で形成されるため、p型半導体層の成膜の速度を高速にでき、p型半導体層の成膜を短時間で完了することができる。これにより、p型半導体層形成用の原料ガスを反応室内へ導入する時間も短くできるため、反応室内の電極などに付着するp型不純物原子の蓄積が抑制される。したがって、これによってもi型光電変換層中へのp型不純物原子の混入が抑制される。
【0017】
上記より、シングルチャンバ方式で光電変換装置を製造しても、i型光電変換層中への導電型決定不純物原子の混入を大幅に抑制できるため、インライン方式やマルチチャンバ方式で得た光電変換装置と同等の良好な品質および性能を有する光電変換装置を得ることができる。
【0018】
また、シングルチャンバ方式で製造できるため、インライン方式やマルチチャンバ方式よりも設備を簡略化することができる。
【0019】
また、p型半導体層の成膜を短時間に完了することができるため、製造の際のタクトタイムを大幅に短縮でき、設備の簡略化とあわせて、製造コストを下げることができる。
【0020】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、p型半導体層は2nm以上50nm以下の膜厚で、i型の結晶質シリコン系光電変換層は0.5μm以上20μm以下の膜厚で、かつn型半導体層は2nm以上50nm以下の膜厚で各々形成される。
【0021】
これにより、p型およびn型半導体層の成膜を短時間で完了できるとともに、結晶質を含むシリコン系薄膜光電変換層として必要かつ十分な厚さのi型光電変換層を得ることができる。
【0022】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、p型半導体層の成膜速度は12nm/分以上である。
【0023】
このようにp型半導体層の成膜速度を速くできるため、成膜時間を短縮でき、製造コストを下げることができる。
【0024】
上記のシリコン系薄膜光電変換装置の製造において好ましくは、p型半導体層は、下地温度が550℃以下で、反応室内に導入される原料ガスの主成分としてシラン系ガスと、水素を含む希釈ガスとが用いられ、かつシラン系ガスに対する希釈ガスの流量が100倍以上の条件で形成される。
【0025】
下地温度を550℃以下としたことにより、ガラスなどの安価な材料を基板として用いることが可能となる。また、シラン系ガスに対する希釈ガスの流量を100倍以上としたことにより、5Torr以上の圧力条件下でp型半導体層を成膜するときにも、所定の結晶化率を得ることができる。
【0026】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、p型半導体層の導電型決定不純物原子がボロンまたはアルミニウムである。
【0027】
これにより、p型不純物原子を適宜、選択することができる。
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、i型の結晶質シリコン系光電変換層およびn型半導体層の形成条件は、反応室内の圧力が5Torr以上、成膜速度が12nm/分以上、下地温度が550℃以下、シラン系ガスに対する希釈ガスの流量が100倍以上である。
【0028】
これにより、i型光電変換層およびn型半導体層の形成においても、上述したp型半導体層形成と同様の効果を得ることができる。
【0029】
上記のシリコン系薄膜光電変換装置の製造方法において好ましくは、結晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも1つに加えて、非晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも1つを積層することによってタンデム型の光電変換装置が形成される。
【0030】
これにより、高い光電変換効率を有するタンデム型の光電変換装置を得ることができる。
【0031】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【0032】
図1は、本発明の一実施の形態により製造されるシリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【0033】
図1を参照して、たとえばガラスよりなる透明の基板1上に、透明導電膜2が成膜される。透明導電膜2は、たとえばSnO2 よりなるが、これ以外に、ITOやZnOなどの透明導電性酸化膜より形成されてもよい。
【0034】
この後、基板1は、図2に示される堆積室2pin内に移される。そして、堆積室2pin内で、まず透明導電膜2上に、p型半導体層111がプラズマCVD法により堆積される。このp型半導体層111は、堆積室2pin内の圧力が5Torr以上の条件で形成され、また成膜速度が12nm/分以上、下地温度が550℃以下の条件で2nm以上50nm以下の膜厚で形成されることが好ましい。なお、堆積室2pin内に導入される原料ガスの主成分としてシラン系ガス(たとえばシラン)と、水素を含む希釈ガス(たとえば水素)とが用いられ、シラン系ガスに対する希釈ガスの流量が100倍以上とされ、ドーピングガスとしてジボランが用いられることが好ましい。
【0035】
このp型半導体層111としては、たとえば導電型決定不純物原子であるボロンが0.01原子%以上ドープされたp型非晶質シリコン薄膜などが用いられ得る。しかし、p型半導体層111についてのこれらの条件は限定的なものではなく不純物原子としてはたとえばアルミニウムなどでもよく、また非晶質シリコンカーバイドや非晶質シリコンゲルマニウムなどの合金材料の層が用いられてもよい。またp型半導体層111の膜厚は、2nm以上10nm以下の範囲内にあることがより好ましい。なお、p型半導体層111は非晶質薄膜に限られず、微結晶のシリコン系薄膜や合金系薄膜であってもよく、また異なる複数の薄膜の積層であってもよい。
【0036】
p型半導体層111形成に引続き、同一堆積室2pin内で、p型半導体層111上に、i型の結晶質(多結晶、微結晶)シリコン系光電変換層112とn型半導体層113とが順にプラズマCVD法により成膜される。i型の結晶質シリコン系光電変換層112は0.5μm以上20μm以下の膜厚で、またn型半導体層113は2nm以上50nm以下の膜厚で形成されることが好ましい。
【0037】
このi型光電変換層112としては、ノンドープのi型多結晶シリコン薄膜や堆積結晶化分率80%以上のi型微結晶シリコン薄膜あるいは微量の不純物を含む弱p型または弱n型で光電変換機能を十分に備えている結晶質シリコン系薄膜が使用され得る。また、光電変換層112はこれらに限定されず、合金材料であるシリコンカーバイドやシリコンゲルマニウムなどの膜が用いられてもよい。
【0038】
n型半導体層113としては、たとえば導電型決定不純物原子であるリンが0.01原子%以上ドープされたn型微結晶シリコン系薄膜などが用いられ得る。しかし、n型半導体層113に関するこれらの条件は限定的なものではなく、微結晶シリコンカーバイドや微結晶シリコンゲルマニウムなどの合金材料の層が用いられてもよい。このn型半導体層113の膜厚は、5nm以上30nmの範囲内であることがより好ましい。
【0039】
i型の光電変換層112とn型半導体層113の形成条件は、堆積室2pin内の圧力が5Torr以上、成膜速度が12nm/分以上、下地温度が550℃以下、シラン系ガス(たとえばシラン)に対する希釈ガス(たとえば水素)の流量が100倍以上とされることが好ましい。またn型半導体層113形成時のドーピングガスとしては、たとえばホスフィンが用いられることが好ましい。
【0040】
なお、堆積室2pin内に新しい基板を挿入してからp型半導体層111を成膜する直前、およびi型光電変換層112を成膜する直前に、水素ガスなどのパージガスを堆積室2pin内に流すことによって堆積室2pinのクリーニングが行なわれてもよい。しかしこの場合、クリーニング時間が長くなれば生産性を損なうので、その時間は約20分以内であることが好ましい。
【0041】
このように同一堆積室2pin内で順に形成されたp型半導体層111、i型光電変換層112およびn型半導体層113よりなる結晶質型光電変換ユニット11が構成される。
【0042】
この光電変換ユニット111上には、たとえばZnOからなる導電膜121と、たとえばAgよりなる金属薄膜122とが形成される。これらの層121、122によって裏面電極部12が構成されることで、図1に示された光電変換装置が完成する。
【0043】
本実施の形態では、同一堆積室2pin内でp型半導体層、i型光電変換層112およびn型半導体層113の順に形成し、かつp型半導体層111形成時における堆積室2pin内の圧力を5Torr以上と高くしているため、良好な品質および性能を有する光電変換装置を得ることができる。以下、そのことについて詳細に説明する。
【0044】
仮に同一堆積室内でn、i、p層の順で成膜する場合、n型半導体層形成時に堆積室の内壁面やプラズマ放電電極などにn型不純物原子が付着し残存する。このため、i型光電変換層形成時にこの残存したn型不純物原子がi型光電変換層に混入されてしまう。
【0045】
一方、本実施の形態のようにp、i、n層の順で成膜する場合にも、p型半導体層111形成時に堆積室の内壁面やプラズマ放電電極などにp型不純物原子が付着し残存する。しかし、このp型不純物原子はn型不純物原子に比べて拡散し難い。このため、i型光電変換層112へ拡散してくる量については、n型の場合よりもp型不純物原子の方を格段に少なくでき、i型光電変換層111中へのp型不純物原子の混入を抑制することができる。
【0046】
また、p型半導体層111が5Torr以上の高圧力条件下で形成されるため、p型半導体層111の成膜速度を高速にでき、p型半導体層111の成膜を短時間で完了することができる。これにより、p型半導体層111形成用の原料ガスを堆積室2pin内へ導入する時間も短くできるため、堆積室2pinの内壁面やプラズマ放電電極などに付着するp型不純物原子の蓄積を抑制することができる。したがって、これによっても後工程で形成されるi型光電変換層112中へのp型不純物の混入を抑制することが可能となる。
【0047】
上記より、シングルチャンバ方式で光電変換装置を製造しても、i型光電変換層112中へのp型不純物原子の混入を大幅に抑制できるため、インライン方式やマルチチャンバ方式で得た光電変換装置と同等の良好な品質および性能を有する光電変換装置を製造することができる。
【0048】
また、シングルチャンバ方式で製造できるため、インライン方式やマルチチャンバ方式よりも設備を簡略化することができる。
【0049】
またp型半導体層111の成膜を短時間で完了することができるため、製造の際のタクトタイムを大幅に短縮でき、製造コストを下げることができる。
【0050】
図3は、本発明の他の実施の形態により製造されるタンデム型シリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【0051】
図3を参照して、タンデム型光電変換装置は、基板1上に透明導電膜2を介して非晶質型光電変換ユニット21と結晶質型光電変換ユニット22とを有し、さらにその上に裏面電極部23となる導電膜231と金属薄膜232とを有している。
【0052】
非晶質型光電変換ユニット21は、p型半導体層211と、i型非晶質光電変換層212と、n型半導体層213とを有している。結晶質型光電変換ユニット22は、図1に示す光電変換ユニット11と同様の方法により形成されるp型半導体層221と、i型結晶質光電変換層222と、n型半導体層223とを有している。
【0053】
なお、これ以外の構成については、上述した図1に示す構成とほぼ同じであるため、その説明については省略する。
【0054】
【実施例】
以下、本発明の実施例について説明する。
【0055】
(実施例1)
図1に示す構成の薄膜多結晶シリコン太陽電池を作製した。基板1にはガラスを用い、透明導電膜2にはSnO2 を用いた。この上に、ボロンドープのp型シリコン層111を15nm、ノンドープのi型多結晶シリコン光電変換層112を3μm、リンドープのn型シリコン層113を15nmの膜厚で、それぞれRFプラズマCVD法により成膜した。これにより、p−i−n接合の薄膜多結晶シリコン光電変換ユニット11を形成した。さらに、裏面電極部12として、ZnO膜121を100nm、Ag膜112を300nmの膜厚で、それぞれスパッタ法により形成した。
【0056】
光電変換ユニット11を構成するp、i、n型の各シリコン薄膜111、112、113を、RFプラズマCVD法により同一反応室にて堆積した。反応ガスにはシランと水素とを用い、さらにドーピングガスとしてp型シリコン層111堆積時にはジボランを、n型シリコン層113堆積時にはホスフィンを加えた。p型シリコン層111の成膜条件については、下地温度を200℃、シランガスと水素ガスとの流量比を1:150、反応室圧力を5.0Torr、成膜速度を12nm/分(成膜時間75秒)とした。一方、i型光電変換層112およびn型シリコン層113の成膜条件については、下地温度を200℃、シランガスと水素ガスとの流量比を1:100、反応室圧力を5.0Torr、成膜速度を15nm/分とした。
【0057】
このようにして作製した薄膜シリコン太陽電池に入射光3としてAM1.5、100mW/cm2 光量を用いたときの光電変換効率は7.3%であった。
【0058】
(比較例1)
実施例1と同じく図1に示す構成の薄膜多結晶シリコン太陽電池を作製した。p型シリコン層111の成膜条件については、下地温度を200℃、シランガスと水素ガスとの流量比を1:60、反応室圧力を1.0Torr、成膜速度を2.5nm/分(成膜時間300秒)とした。その他は実施例1と全く同じ条件とした。
【0059】
この薄膜シリコン太陽電池の光電変換効率を実施例1と同様に測定した結果、5.1%と実施例1のときよりも低くなっていた。
【0060】
(比較例2)
実施例1と同じく図1に示す構成の薄膜多結晶シリコン太陽電池を作製した。p型シリコン層111、i型光電変換層112、n型シリコン層113をそれぞれ別々の反応室にて成膜したこと以外は実施例1の条件と全く同じとした。
【0061】
この薄膜シリコン太陽電池の光電変換効率を実施例1と同様に測定した結果、7.4%と実施例1のときとほぼ同一の特性であった。しかし、各層を成膜する反応室間を基板が移動する時間などを合わせると、実施例1よりも1枚の太陽電池の形成に要する時間は10分ほど多くなった。
【0062】
(実施例2)
図3に示す構成の非晶質シリコン太陽電池ユニット21に実施例1に示す方法で形成した薄膜多結晶シリコン太陽電池ユニット22を積層した、タンデム型太陽電池を作製した。この太陽電池についても実施例1と同様に光電変換効率を測定した結果、13.0%の値が得られた。
【0063】
【発明の効果】
以上のように本発明によれば、光電変換ユニットを構成するp型半導体層、i型光電変換層、n型半導体層をシングルチャンバ内で順に成膜し、かつp型半導体層を反応室内の圧力を5Torr以上の条件で成膜することで、光電変換特性を良好とでき、かつ低コストでかつ優れた生産性を発揮し得るシリコン系薄膜光電変換装置の製造方法を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態における方法で製造されたシリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【図2】本発明の一実施の形態におけるシリコン系薄膜光電変換装置の製造方法に用いられるプラズマCVD装置を示す模式的なブロック図である。
【図3】本発明の他の実施の形態における方法で製造されたシリコン系薄膜光電変換装置の構成を概略的に示す断面図である。
【図4】従来の光電変換装置の製造方法に用いられるインライン方式の製造装置を示す模式的なブロック図である。
【図5】従来の光電変換装置の製造方法に用いられるマルチチャンバ方式の製造装置を示す模式的なブロック図である。
【符号の説明】
1 基板
2 透明導電膜
11、22 結晶質型光電変換ユニット
21 非晶質型光電変換ユニット
111、211、221 p型半導体層
113、213、223 n型半導体層
112、222 i型の結晶質光電変換層
212 i型の非晶質光電変換層
12、23 裏面電極部
121、231 導電膜
122、232 金属薄膜
2pin CVDプラズマ堆積室
Claims (7)
- p型半導体層とi型の結晶質シリコン系光電変換層とn型半導体層との積層構造を有するシリコン系薄膜光電変換装置をプラズマCVD法を利用して製造する方法であって、
前記p型半導体層、前記i型の結晶質シリコン系光電変換層および前記n型半導体層が同一のプラズマCVD反応室内で順に引続いて形成され、かつ前記p型半導体層は前記反応室内の圧力が5Torr以上の条件で形成されることを特徴とする、シリコン系薄膜光電変換装置の製造方法。 - 前記p型半導体層は2nm以上50nm以下の膜厚で、前記i型の結晶質シリコン系光電変換層は0.5μm以上20μm以下の膜厚で、かつ前記n型半導体層は2nm以上50nm以下の膜厚で各々形成されることを特徴とする、請求項1に記載のシリコン系薄膜光電変換装置の製造方法。
- 前記p型半導体層の成膜速度は12nm/分以上であることを特徴とする、請求項1に記載のシリコン系薄膜光電変換装置の製造方法。
- 前記p型半導体層は、下地温度が550℃以下で、前記反応室内に導入される原料ガスの主成分としてシラン系ガスと、水素を含む希釈ガスとが用いられ、かつ前記シラン系ガスに対する前記希釈ガスの流量が100倍以上の条件で形成されることを特徴とする、請求項1に記載のシリコン系薄膜光電変換装置の製造方法。
- 前記p型半導体層の導電型決定不純物原子がボロンまたはアルミニウムであることを特徴とする、請求項1に記載のシリコン系薄膜光電変換装置の製造方法。
- 前記i型の結晶質シリコン系光電変換層および前記n型半導体層の形成条件は、前記反応室内の圧力が5Torr以上、成膜速度が12nm/分以上、下地温度が550℃以下、シラン系ガスに対する希釈ガスの流量が100倍以上であることを特徴とする、請求項1に記載のシリコン系薄膜光電変換装置の製造方法。
- 前記結晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも1つに加えて、非晶質シリコン系光電変換層を含む光電変換ユニットの少なくとも1つを積層することによってタンデム型の光電変換装置にすることを特徴とする、請求項1〜6のいずれかに記載のシリコン系薄膜光電変換装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05024899A JP4358343B2 (ja) | 1999-02-26 | 1999-02-26 | シリコン系薄膜光電変換装置の製造方法 |
DE69942604T DE69942604D1 (de) | 1999-02-26 | 1999-09-03 | Herstellungsverfahren für eine auf Silizium basierende Dünnfilmsolarzelle |
US09/390,083 US6200825B1 (en) | 1999-02-26 | 1999-09-03 | Method of manufacturing silicon based thin film photoelectric conversion device |
EP99307030A EP1032052B1 (en) | 1999-02-26 | 1999-09-03 | Method of manufacturing silicon based thin film photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05024899A JP4358343B2 (ja) | 1999-02-26 | 1999-02-26 | シリコン系薄膜光電変換装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000252495A JP2000252495A (ja) | 2000-09-14 |
JP4358343B2 true JP4358343B2 (ja) | 2009-11-04 |
Family
ID=12853695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05024899A Expired - Lifetime JP4358343B2 (ja) | 1999-02-26 | 1999-02-26 | シリコン系薄膜光電変換装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4358343B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123466A (ja) | 2003-10-17 | 2005-05-12 | Sharp Corp | シリコン系薄膜光電変換装置の製造方法およびその方法により製造されたシリコン系薄膜光電変換装置 |
DE102004003761A1 (de) * | 2004-01-23 | 2005-08-25 | Forschungszentrum Jülich GmbH | Herstellungsverfahren für Siliziumsolarzellen umfassend µc-Siliziumschichten |
KR101057208B1 (ko) * | 2005-10-03 | 2011-08-16 | 샤프 가부시키가이샤 | 실리콘계 박막 광전 변환 장치, 그 제조 방법 및 그 제조장치 |
US20090183771A1 (en) | 2006-06-23 | 2009-07-23 | Hitoshi Sannomiya | Plasma processing apparatus, plasma processing method and photoelectric conversion element |
JP4553891B2 (ja) | 2006-12-27 | 2010-09-29 | シャープ株式会社 | 半導体層製造方法 |
JP4630294B2 (ja) | 2007-01-29 | 2011-02-09 | シャープ株式会社 | 光電変換装置及びその製造方法 |
US8298887B2 (en) * | 2009-12-03 | 2012-10-30 | Applied Materials, Inc. | High mobility monolithic p-i-n diodes |
-
1999
- 1999-02-26 JP JP05024899A patent/JP4358343B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000252495A (ja) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3589581B2 (ja) | タンデム型の薄膜光電変換装置の製造方法 | |
EP1032052B1 (en) | Method of manufacturing silicon based thin film photoelectric conversion device | |
US6979589B2 (en) | Silicon-based thin-film photoelectric conversion device and method of manufacturing thereof | |
US6337224B1 (en) | Method of producing silicon thin-film photoelectric transducer and plasma CVD apparatus used for the method | |
US20080245414A1 (en) | Methods for forming a photovoltaic device with low contact resistance | |
JP2009512214A (ja) | n型多結晶シリコン太陽電池の製造方法 | |
JP2000252484A (ja) | 非晶質シリコン系薄膜光電変換装置の製造方法 | |
US20100258168A1 (en) | Silicon-based dielectric stack passivation of si-epitaxial thin-film solar cells | |
JP4358343B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
JP2002277605A (ja) | 反射防止膜の成膜方法 | |
JP4314716B2 (ja) | 結晶シリコン薄膜光起電力素子 | |
JP2001028452A (ja) | 光電変換装置 | |
JP2000183377A (ja) | シリコン系薄膜光電変換装置の製造方法 | |
US7075052B2 (en) | Photoelectric conversion device | |
JPH11145498A (ja) | シリコン系薄膜光電変換装置 | |
JP2000243992A (ja) | シリコン系薄膜光電変換装置の製造方法 | |
JP3746607B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
JP3753528B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
JP2001168364A (ja) | 非晶質シリコン系薄膜光電変換装置の製造方法 | |
JP3933334B2 (ja) | シリコン系薄膜光電変換装置とその製造方法 | |
JP2002280584A (ja) | ハイブリッド型薄膜光電変換装置とその製造方法 | |
JPH11307794A (ja) | シリコン系薄膜光電変換装置の製造方法 | |
JP2002141528A (ja) | 光電変換装置 | |
JP2001237187A (ja) | 結晶質シリコン系半導体薄膜の製造方法 | |
JPH11307790A (ja) | シリコン系薄膜光電変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080917 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090806 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |