TWI440077B - 使用一預定位栓製造埋入式閘極之方法 - Google Patents

使用一預定位栓製造埋入式閘極之方法 Download PDF

Info

Publication number
TWI440077B
TWI440077B TW098138047A TW98138047A TWI440077B TW I440077 B TWI440077 B TW I440077B TW 098138047 A TW098138047 A TW 098138047A TW 98138047 A TW98138047 A TW 98138047A TW I440077 B TWI440077 B TW I440077B
Authority
TW
Taiwan
Prior art keywords
layer
gate
forming
substrate
trench
Prior art date
Application number
TW098138047A
Other languages
English (en)
Other versions
TW201103081A (en
Inventor
Jong-Han Shin
Jum-Yong Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201103081A publication Critical patent/TW201103081A/zh
Application granted granted Critical
Publication of TWI440077B publication Critical patent/TWI440077B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

使用一預定位栓製造埋入式閘極之方法
本發明主張2009年7月3日所申請之第10-2009-0060 879號韓國專利申請案之優先權，在此以參照方式倂入其全文。
本發明係關於一種製造半導體裝置之方法，以及更特別地，係關於一種製造埋入式閘極之方法。
在60nm DRAM製程中，形成埋入式閘極是為了增加一胞元內電晶體之積體化、簡化製程以及增強諸如漏電流之裝置特性。
一種製造埋入式閘極之方法係藉由形成一溝以及將一閘極埋入該溝中來執行。因此，該方法可將一位元線與閘極之間的干擾最小化、減少薄膜堆疊數以及減少全部胞元之總電容量，藉以改良更新特性。
第1A至1E圖係先前技術之剖面視圖，其等說明製造具有一埋入式閘極之半導體裝置之方法。
參照第1A圖，一裝置隔離層12係形成於一基板11上，在此基板中界定一胞元區域以及一周圍區域。
之後，使用一硬遮罩層13蝕刻該基板11之該胞元區域，以形成一溝，以及接著形成一第一閘極絕緣層15於該溝14中。之後，於該第一閘極絕緣層15上形成一部分地填充該溝14之埋入式閘極16。
參照第1B圖，移除該硬遮罩層13，以及接著形成一密封該經埋入之閘極16之頂部表面的密封層17。
之後，執行一周圍開啟製程，以開啟一周圍區域使得該密封層17僅留在該胞元區域上。
之後，執行關於該周圍區域之閘極氧化製程，以形成一第二閘極絕緣層18。
參照第1C圖，於該第二閘極絕緣層18上形成一閘極導電層19，以及接著針對在該胞元區域上之位元線接觸窗，執行形成一位元線接觸孔20之製程。因此，該密封層17(參照第1B圖)成為一部分露出該基板11之密封圖案17A。
參照第1D圖，沈積一金屬層以便填充該位元線接觸孔20，以及接著形成一硬遮罩層於該經沈積後之金屬層上。
之後，執行一閘極蝕刻，蝕刻該硬遮罩層、該金屬層、該閘極導電層以及該第一閘極絕緣層。結果，於該周圍區域中形成一該周圍區域之電晶體的閘極(此後，稱為「周邊閘極(PG)」)，其中該周邊閘極包含依照所提順序來堆疊之第二閘極絕緣層圖案18A、閘極導電圖案19A、閘極金屬圖案21B以及閘極硬遮罩圖案22B。當形成該周邊閘極(PG)時，於該胞元區域中也形成一位元線(BL)，其也可作用為一位元線接觸窗，並且包含依照所提順序來堆疊之一位元線相互連接圖案21A以及一位元線硬遮罩圖案22A。
參照第1E圖，一中間層介電質係形成於該基板11之整個表面上。之後，藉由蝕刻該中間層介電質，執行一用以於該胞元區域中形成一儲存節點接觸窗24的接觸窗形成製程。甚至對於該基板之表面也執行此接觸窗形成製程，使得該密封圖案17A(參照第1D圖)與該中間層介電質均被部分蝕刻以及成為一最終密封圖案17B與一中間層介電質23。
在前述先前技術中，在將該經埋入之閘極16形成於該胞元區域中後，藉由使用該密封層17執行該密封製程，用以防止該經埋入之閘極16之氧化作用。之後，藉由僅開啟該周圍區域來執行該閘極氧化作用以及該閘極導電層沈積製程，用以形成該周圍區域之電晶體。之後，再度開啟該胞元區域，以及執行該接觸窗蝕刻製程，用以形成該位元線接觸孔。
然而，雖然該先前技術藉由使用該密封層17而將該胞元區域密封起來，同時在該周圍區域中執行該閘極氧化作用，但該先前技術會因一氧氣來源(參照第1B圖之元件符號「A」)而阻礙該經埋入之閘極16被氧化。
同樣地，由於在該位元線(BL)形成於該胞元區域中之後形成該儲存節點接觸窗24，因此其難以確保一用以形成該儲存節點接觸窗24之接觸窗開啟面積。此外，由於該接觸窗開啟面積小，故該儲存節點接觸窗24與該基板之間的接面電阻增加。
此外，在先前技術中，由於執行該儲存節點接觸窗製程或者該位元線接觸窗製程，故該基板會因一過蝕刻而損耗(參照第1C圖之元件符號「B」)，增加該儲存節點接觸窗與該經埋入閘極之間的GIDL(閘極引發汲極漏電流)，以及可能增加造成一接觸窗自行排列失敗之可能性。
為了克服上述問題，已提出一種方法，其藉由應用一硬遮罩層、移除該硬遮罩以及形成一定位栓而提高一形成定位栓之部位。然而，此方法由於在移除該硬遮罩層時，發生接觸窗變寬，其增加接觸窗與蝕刻製程(也可在中間製程中執行CMP(化學機械研磨)製程)間橋接的可能性，故在控制一預定高度以上之接觸窗高度上，具有一定的困難度。
某些實施例係針對一種用以製造半導體裝置之方法，其可防止一埋入式閘極因隨後之製程而被氧化。
某些實施例係針對一種用以製造半導體裝置之方法，其可藉由增加位元線接觸窗與基板間以及儲存節點接觸窗與該基板間的接觸面積，減少接觸電阻。
某些實施例係針對一種用以製造半導體裝置之方法，其可減少位元線接觸窗與埋入式閘極間以及儲存節點接觸窗與該埋入式閘極間之GIDL(閘極引發的汲極漏電流)，並也防止接觸窗自行排列失敗。
某些實施例係針對一種用以製造半導體裝置之方法，該方法包含：於一基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝；於該溝之表面上方形成一閘極絕緣層；以及於該閘極絕緣層上方形成一部分地填滿該溝之埋入式閘極。
某些實施例係針對一種用以製造半導體裝置之方法，該方法包含：於一基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以及該基板以形成一第一溝；形成一裝置隔離層，用以間隙填充該第一溝；蝕刻該栓導電層以形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一第二溝；於該第二溝之表面上方形成一閘極絕緣層；以及於該閘極絕緣層上方形成一部分地填滿該第二溝之埋入式閘極。
某些實施例係針對一種用以製造半導體裝置之方法，該方法包含：於一基板中形成一裝置隔離層；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝；於該溝之表面上方形成一閘極絕緣層；以及於該閘極絕緣層上方形成一部分地填滿該溝之埋入式閘極。
某些實施例係針對一種用以製造半導體裝置之方法，該方法包含：選擇性地於一基板之周圍區域上方形成一閘極絕緣層以及一閘極導電層，其中於該基板中界定一胞元區域與該周圍區域；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以於該胞元區域中形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝；於該溝之表面上方形成一閘極絕緣層；於該閘極絕緣層上方形成一部分地填滿該溝之埋入式閘極；以及執行一閘極圖案化，用以於該周圍區域中形成一閘極。
某些實施例係針對一種用以製造半導體裝置之方法，該方法包含：選擇性地於一基板之周圍區域上方形成一閘極絕緣層以及一閘極導電層，其中於該基板中界定一胞元區域與該周圍區域；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層與該基板以形成一第一溝；形成一裝置隔離層，以間隙填充該第一溝；蝕刻該栓導電層以於該胞元區域中形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一第二溝；於該第二溝之表面上方形成一閘極絕緣層；於該閘極絕緣層上方形成一部分地填滿該第二溝之埋入式閘極；以及執行一閘極圖案化，用以於該周圍區域中形成一閘極。
某些實施例係針對一種用以製造半導體裝置之方法，該方法包含：於一基板中形成一裝置隔離層，其中於該基板中界定一胞元區域與該周圍區域；選擇性地於該周圍區域的基板上方形成一閘極絕緣層以及一閘極導電層；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以於該胞元區域中形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝；於該溝之表面上方形成一閘極絕緣層；於該閘極絕緣層上方形成一部分地填滿該溝之埋入式閘極；以及執行一閘極圖案化，用以於該周圍區域中形成一閘極。
其它目的及優點可藉由下列說明來了解，並且參照在此所述之各種實施例，將使該目的及優點變得顯而易知。
參照圖式，所圖解之各層及區域之厚度係用誇張方式來使說明便於了解。當表示第一層在第二層「上(on)」或者在一基板「上(on)」時，其可意指該第一層係直接形成於該第二層上或該基板上，或者其也可意指於該第一層與該第二層或基板之間可存在一第三層。此外，相同或相似之元件符號雖然呈現於不同實施例或圖式中，但其等代表相同或相似的構成元件。
第2A至2H圖為說明依據第一實施例製造半導體裝置之方法之剖面視圖。
參照第2A圖，藉由使用依序堆疊一墊氧化層32A與一第一硬遮罩層32B之結構，蝕刻一基板31以形成一第一溝33，其中形成一裝置隔離層。在此，該第一硬遮罩層32B可包含一多晶矽層或一氮化層。較佳地，該第一硬遮罩層32B可具有一多晶矽層以及一氮化層之堆疊結構。
參照第2B圖，形成一裝置隔離層34，其間隙填充該第一溝33(參照第2A圖)。上述形成該裝置隔離層34之製程稱為「STI(淺溝槽隔離)」製程，以及該裝置隔離層34係藉由形成該第一溝33，以及接著以一絕緣層來間隙填充該第一溝33而形成。
參照第2C圖，例如藉由使用一乾式蝕刻及/或一濕式蝕刻，移除該第一硬遮罩層32A(參照第2B圖)以及該襯墊氧化層32B。
參照第2D圖，將一栓導電層35形成於該基板31之整個表面上以及執行平坦化直到露出該裝置隔離層34之頂部表面。此時，該栓導電層35包含一多晶矽層。該栓導電層35可形成之厚度範圍為600~1500，儘管如此其它厚度範圍也為可考量的範圍。此外，該栓導電層35可包含一金屬層，諸如一鎢層等。
參照第2E圖，於該栓導電層35上形成一第二硬遮罩層(參照第2D圖)，以及接著執行埋入式閘極製程之遮罩與蝕刻製程。例如，該第二硬遮罩層係藉由使用一光阻圖案(沒有顯示)來蝕刻，以形成一第二硬遮罩圖案36，以及接著使用該第二硬遮罩圖案36作為一蝕刻障壁來蝕刻該栓導電層35與該基板31(參照第2D圖)，因此具有一經蝕刻之基板31A以及一經蝕刻之栓導電層35A，其在此簡單稱為基板31A與栓導電層35A。因此，形成具有一預定深度之第二溝37。該第二溝37可藉由同時蝕刻該基板31A與該裝置隔離層34而被形成。該第二硬遮罩層可包含一氮化層。
因此，藉由使用該第二硬遮罩層蝕刻該栓導電層，來形成一第一及一第二定位栓35A，以及藉由連續蝕刻該等定位栓35A之間的基板來形成該第二溝37。在此時，該裝置隔離層34具有中空結構34A。
參照第2F圖，一閘極絕緣層38係形成於該第二溝37之表面上，以及接著將一閘極導電層39沈積於所產生之基板的整個表面上，使得該第二溝37以該閘極導電層39來間隙填充。該閘極導電層39包含一氮化鈦層、一氮化鉭層、一鎢層等。例如，該閘極導電層39可藉由一致地且微薄地沈積一具有大的功函數之氮化鈦層(或者氮化鉭層)以及接著間隙填充一鎢層以降低電阻值而被形成。此外，該閘極導電層39可藉由堆疊一氮化鈦層以及一氮化鉭層，或者依序堆疊一氮化鈦層、一氮化鉭層以及一鎢層而被形成。較佳地，該氮化鈦層係以20~80之厚度範圍來形成，儘管如此其它厚度範圍也為可考量的範圍。
接著，藉由利用一CMP(化學機械研磨)製程等來平坦化該閘極導電層39，以便露出該第二硬遮罩層36A之頂部表面，以及接著執行回蝕刻以形成一埋入式閘極39A。該埋入式閘極39A之頂部表面可被整平以低於該基板31A之頂部表面。
參照第2G圖，形成一密封層40，密封該埋入式閘極39A之上部。該密封層40可為由氧化層、氮化層以及由氧化層與氮化層所構成之堆疊結構所組成之群組中，所選出之其中一者。例如，該密封層40可藉由微薄地密封一層密封氮化層40A以及以一密封氧化層40B(諸如，SOD(旋塗式介電材料)等)來間隙填充一密封間隔而被形成。
若該密封層40覆蓋該第二硬遮罩層36，該密封層可被平坦化以便露出該第二硬遮罩層36之頂部表面。
參照第2H圖，該第二硬遮罩層36係藉由使用一接觸窗遮罩(沒有顯示)來蝕刻，以形成一露出該定位栓35A之頂部表面之接觸孔「C」。不具有該接觸孔「C」之該第二硬遮罩層36係留下一第二硬遮罩圖案36A。該接觸孔「C」包含一位元線接觸孔。該接觸孔「C」可在一中間絕緣層形成於該密封層40上後而被形成。
第3A至3F圖為說明依據第二實施例製造半導體裝置之方法之剖面視圖。
參照第3A圖，將一栓導電層形成於一基板之整個表面上。該栓導電層包含一多晶矽層，以及以600~1500之厚度範圍來形成，儘管如此其它厚度範圍亦可被考量的。此外，該栓導電層可包含一金屬層，諸如鎢層等。
其次，於該栓導電層上形成一硬遮罩層，以及接著執行一STI(淺溝槽隔離)製程。亦即，該硬遮罩層係藉由使用一裝置隔離遮罩(沒有顯示)來蝕刻，以及接著蝕刻該栓導電層與該基板，以在一作為裝置隔離層之部位處形成一具有預定深度之第一溝44。該硬遮罩層43可包含一氮化層。第3A圖係說明一具有第一溝44、栓導電層42與一硬遮罩層43之基板41。
參照第3B圖，形成諸如SOD之中間層以間隙填充該第一溝(參照第3A圖)以及接著執行諸如CMP之平坦化製程，以形成一裝置隔離層45。
參照第3C圖，執行一遮罩及蝕刻製程。例如，藉由使用一光阻圖案(沒有顯示)來蝕刻該硬遮罩層43，以及接著對應於將形成一閘極之部位的該栓導電層42與該基板使用該經蝕刻之硬遮罩圖案43A作為一蝕刻障壁來蝕刻，以於該基板41A與該裝置隔離層45A中形成一具有預定深度之第二溝46。在此，該第二溝46可藉由同時蝕刻該基板41與該裝置隔離層45來形成。
因此，藉由使用該硬遮罩圖案43A蝕刻該栓導電層42、形成一定位栓45A以及接著蝕刻該等定位栓45A之間之基板(例如，一第一與一第二定位栓45A之間的區域)而形成該第二溝46。在此時，該裝置隔離層34具有一中空結構34A。
參照第3D圖，於該第二溝46之表面上形成一閘極絕緣層47，以及接著將一閘極導電層48沈積於所產生之基板的整個表面上，以致使該第二溝46以該閘極導電層48來間隙填充。該閘極導電層48包含一氮化鈦(TiN)層、一氮化鉭(TaN)層、一鎢(W)層等。例如，該閘極導電層48可藉由一致地且微薄地沈積一具有大的功函數之氮化鈦層(或者氮化鉭層)以及接著間隙填充一鎢層以降低電阻值而被形成。此外，該閘極導電層48可藉由堆疊一氮化鈦層以及一氮化鉭層，或者依序堆疊一氮化鈦層、一氮化鉭層以及一鎢層而被形成。較佳地，該氮化鈦層係以20~80之厚度範圍來形成，儘管如此其它厚度範圍也為可考量的範圍。
接著，藉由利用一CMP(化學機械研磨)製程等來平坦化該閘極導電層48，以便露出該硬遮罩圖案43A之頂部表面，以及接著執行回蝕刻以形成一埋入式閘極48A。該埋入式閘極48A之頂部表面可被整平以低於該基板41之頂部表面。
參照第3E圖，形成一密封層49，密封該埋入式閘極48A之上部。該密封層49可為由氧化層、氮化層以及由氧化層與氮化層所構成之堆疊結構所組成之群組中所選出之其中一者。例如，該密封層49可藉由微薄地密封一層密封氮化層49A以及以一密封氧化層49B(諸如，SOD(旋塗式介電材料)等)來間隙填充一密封間隔而被形成。
若該密封層49覆蓋該硬遮罩圖案43A，該密封層49可被平坦化，以便露出該硬遮罩圖案43A之頂部表面。
參照第3F圖，該硬遮罩圖案43A(參照第3E圖)係使用一接觸窗遮罩(沒有顯示)來蝕刻，以形成一部分露出該定位栓45A之頂部表面之接觸孔50。具有所形成之該接觸孔50的該硬遮罩圖案成為一最終硬遮罩圖案43B。該接觸孔50包含一位元線接觸孔或者一儲存節點接觸孔，最好為該位元線接觸孔。該接觸孔50可在將一中間絕緣層形成於該密封層49上後而被形成。
依照前述第一及第二實施例，在形成該溝(於其中形成該埋入式閘極)之前，藉由形成該定位栓，可增加該定位栓與該基板間的接觸面積。因此，可減少該接觸電阻。
此外，由於該定位栓非藉由形成一接觸孔、沈積一栓導電層以及形成一溝來形成，而是藉由沈積一栓導電層以及形成一溝來代替，故可避免接觸窗開啟失敗以及因此也可避免相鄰定位栓之間的橋接。此外，由於不需要該接觸孔蝕刻製程來形成該等定位栓，故可降低、最小化或者排除基板損耗。
第4A至4J圖為說明依據第三實施例製造半導體裝置之方法之剖面視圖。
參照第4A圖，利用一基板51(於其中界定一胞元區域以及一周圍區域)中之第一硬遮罩層52B，透過一蝕刻製程形成一第一溝53。該第一硬遮罩層52B可包含一多晶矽層或者一氮化層。較佳地，該第一硬遮罩層52B可具有多晶矽層與氮化層之堆疊結構。襯墊氧化層52A係形成於該第一硬遮罩層52B下方。
此後，形成一裝置隔離層54，用以間隙填充該第一溝53。此形成該裝置隔離層54之製程稱為「STI(淺溝槽隔離)」製程，以及該裝置隔離層54藉由形成該第一溝53、以及接著以一絕緣層(諸如，HDP層、SOD層等)來間隙填充該第一溝53而形成。
參照第4B圖，移除該第一硬遮罩層52B與該襯墊氧化層52A。
接著參照第4C圖，一第一閘極絕緣層係經由一閘極氧化製程而形成於該基板51上，以及接著於該第一閘極絕緣層上形成一第一多晶矽層。該第一多晶矽層係以100~500之厚度範圍來形成，儘管如此也可考量其它厚度範圍。
前述該第一閘極絕緣層係用於該周圍區域之電晶體。此後，為了便於說明，該第一閘極絕緣層將稱為「周邊閘極絕緣層」。
之後，透過一胞元開啟製程移除該胞元區域之該第一多晶矽層與該周邊閘極絕緣層55。因此，該周邊閘極絕緣層55與該第一多晶矽層56僅留在該周圍區域上。
參照第4D圖，一第二多晶矽層係形成於該基板51之整個表面上，並且接著將其平坦化以除去該胞元區域與該周圍區域之間的高度差。此時，該第二多晶矽層57為一作為定位栓之材料層。除了該第二多晶矽層57外，一諸如鎢層等之金屬層可被使用作為該定位栓。
當形成該第二多晶矽層57時，僅單層該第二多晶矽層57設在該胞元區域中，以及由堆疊於該周邊閘極絕緣層55上之該第一多晶矽層56與該第二多晶矽層57所構成之雙層係設在該周圍區域中。於該胞元區域中之該第二多晶矽層57變為一栓，以及於該周圍區域中之該第二多晶矽層57變為閘極的一部分。該第二多晶矽層57係以500~1000的厚度範圍來形成，儘管如此也可考量其它厚度範圍。
參照第4E圖，於該基板51之整個表面上形成一第二硬遮罩層，其藉由使用一氮化層而包含該第二多晶矽層57，以及關於該胞元區域執行用以形成一埋入式閘極之遮罩與蝕刻製程。例如，該第二硬遮罩層係藉由使用一光阻圖案(沒有顯示)來蝕刻，以形成一第二硬遮罩圖案58，以及接著藉由使用該第二硬遮罩圖案58作為一蝕刻障壁，蝕刻該第二多晶矽層57與該基板51。因此，一具有預定深度之第二溝59係形成於該胞元區域中。該第二溝59可藉由同時蝕刻該基板51與該裝置隔離層54來形成。在形成該第二溝59後，僅在經蝕刻之裝置隔離層54A留在該基板51A上。
因此，藉由使用該第二硬遮罩圖案58蝕刻該第二多晶矽層57(參照第4D圖)，形成一定位栓57A，以及接著藉由蝕刻該等定位栓57A(例如，一第一定位栓57A與一第二定位栓57A)之間的基板，形成該第二溝59。同時，該第二多晶矽層仍留在該周圍區域中，並且留在該周圍區域中之該第一多晶矽層與該第二多晶矽層成為該周圍區域之閘極。
參照第4F圖，於該第二溝59之表面上形成一第二閘極絕緣層60。該第二閘極絕緣層60為用於該胞元區域之閘極的閘極絕緣層，以及此後將稱作「胞元閘極絕緣層60」。
其後，將一金屬層61沈積在該胞元閘極絕緣層60之整個表面上，使得該第二溝59被以該金屬層61來間隙填充。該金屬層61包含一氮化鈦(TiN)層、一氮化鉭(TaN)層、一鎢(W)層等。例如，該金屬層61可藉由一致地且微薄地沈積一具有大的功函數之氮化鈦層(或者氮化鉭層)以及接著間隙填充一鎢層以降低電阻值而被形成。此外，該金屬層61可藉由堆疊一氮化鈦層以及一氮化鉭層，或者依序堆疊一氮化鈦層、一氮化鉭層以及一鎢層而被形成。較佳地，該氮化鈦層係以20~80之厚度範圍來形成，儘管如此其它厚度範圍也為可考量的範圍。
接著，藉由利用一CMP(化學機械研磨)製程等來平坦化該金屬層61，以便露出該第二硬遮罩圖案58之頂部表面，以及接著執行回蝕刻以形成一埋入式閘極61A。該埋入式閘極61A之頂部表面可被整平以低於該基板51之頂部表面。
參照第4G圖，形成一密封層62，密封該埋入式閘極61A之上部。該密封層62可為由氧化層、氮化層以及由氧化層與氮化層所構成之堆疊結構所組成之群組中所選出之其中一者。例如，該密封層62可藉由微薄地密封一層密封氮化層62A以及以一密封氧化層62B(諸如，SOD(旋塗式介電材料)等)來間隙填充一密封間隔而被形成。
若該密封層62覆蓋該第二硬遮罩圖案58，該密封層62可被平坦化，以便露出該第二硬遮罩圖案58之頂部表面。
參照第4H圖，在將一胞元覆蓋層形成於該基板51A之整個表面上後，開啟該周圍區域。之後，移除該周圍區域之胞元覆蓋層，以及接著移除該周圍區域之該第二硬遮罩圖案。該胞元覆蓋層63包含氧化層或氮化層，以及最好可具有氮化層(50-400)與氧化層(50-200)之堆疊結構，儘管如此亦可考量其它厚度範圍。該氮化層也作用為隨後蝕刻製程之蝕刻停止層，以及該氧化層也作用為在周圍區域開啟製程中之覆蓋層。
結果，僅由該周邊閘極絕緣層55、該第一多晶矽層56以及該第二多晶矽層57A所構成之堆疊結構留在該周圍區域中，以及該胞元覆蓋層63與該第二硬遮罩58A係留在該胞元區域中。
參照第4I圖，執行位元線接觸窗製程。亦即，蝕刻該胞元覆蓋層63與該第二硬遮罩層58(參照第4H圖)以形成一位元線接觸孔64，其部分露出該定位栓57A之頂部表面。當形成該位元線接觸孔64時，殘留該最終第二硬遮罩58B與該經蝕刻之密封層63A。用以形成該位元線接觸孔64之該蝕刻製程可在執行第4H圖中所示之製程以及形成一中間絕緣層後被執行。
參照第4J圖，將一金屬層與一硬遮罩層沈積在該所產生之基板的整個表面上，以便填充該位元線接觸孔64(參照第4I圖)，以及接著執行閘極蝕刻。該閘極蝕刻係用以於該周圍區域中形成一周邊閘極，以及於該胞元區域中之位元線製程可與該周圍區域中之閘極蝕刻同時執行。該金屬層於該周圍區域中成為一閘極金屬層65B，以及於該胞元區域中成為一位元金屬層65A。該硬遮罩層於該周圍區域中成為一閘極硬遮罩層66B，以及於胞元區域中成為一位元線硬遮罩層66A。該金屬層可包含一鎢層，以及該硬遮罩層可包含一氮化層。
因此，一周邊閘極(PG)在該周圍區域中完成，其係由第一多晶矽層56A、第二多晶矽層57B、閘極金屬層65B以及閘極硬遮罩層66B於一周邊閘極絕緣層55A上依照所提順序依序堆疊構成。當形成該周邊閘極時，一位元線(BL)形成於該胞元區域中，其係由位元線金屬層65A與位元線硬遮罩層66A依照所提順序而堆疊構成。填入該位元線接觸孔中之該位元線金屬層65A也作用為一位元線接觸窗。依照該周邊閘極的結構，該周邊閘極絕緣層55B可具有一雙閘極氧化結構或者三閘極氧化結構。
第5A至5K圖為說明依據第四實施例製造半導體裝置之方法之剖面視圖。
參照第5A圖，在一基板71(於其中界定一胞元區域以及一周圍區域)上透過一閘極氧化製程形成一周邊閘極絕緣層72，以及在該周邊閘極絕緣層72上形成一第一多晶矽層73。該第一多晶矽層73係以100~500之厚度範圍來形成，儘管如此亦可考量其它的厚度範圍。
參照第5B圖，透過一胞元開啟製程，移除在該胞元區域中之該第一多晶矽層73以及該周邊閘極絕緣層72，使得該周邊閘極絕緣層72A與該第一多晶矽層73A僅留在該周圍區域中。
參照第5C圖，於該所產生基板71之整個表面上形成一第二多晶矽層，以及接著對其實行平坦化以除去該胞元區域與該周圍區域之間的高度差。此時，該第二多晶矽層74為一栓導電層，作為一定位栓。此外，作為一定位栓之該栓導電層可包含一金屬層，諸如鎢層等。
參照第5D圖，於該第二多晶矽層74上形成一硬遮罩層，以及接著執行一STI(淺溝槽隔離)製程，用以形成一裝置隔離層。例如，該STI製程係藉由使用一光阻圖案(沒有顯示)而蝕刻該硬遮罩層，以及使用該硬遮罩層75作為一蝕刻障壁，執行蝕刻該第二多晶矽層73A與該基板71(參照第5C圖)。因此，具有一預定深度之第一溝76係形成於該胞元區域與該周圍區域二者中；依照一實施例，二個或多個第一溝76可如第5D圖中所示來形成。在該周圍區域中，該第一溝76(或者該等第一溝76之每一者)係藉由依序蝕刻該第二多晶矽層74、該第一多晶矽層73A、該周邊閘極絕緣層72A以及該基板71而形成。從第5D圖可看出，一周邊閘極絕緣圖案72B、一第一多晶矽圖案73B、一第二多晶矽圖案74A以及該硬遮罩層75係留在該周圍區域之具有該第一溝之該基板71A上，以及該第二多晶矽圖案74A與該硬遮罩層75係留在該胞元區域中之該基板上。
參照第5E圖，形成諸如SOD層之中間層以間隙填充該第一溝76，以及接著利用一CMP製程實行平坦化以形成一裝置隔離層77。
參照第5F圖，執行一遮罩及蝕刻製程以於該胞元區域中形成一埋入式閘極。例如，藉由使用一光阻圖案(沒有顯示)來蝕刻該硬遮罩層75以形成一硬遮罩圖案75A，以及接著藉由使用該硬遮罩圖案75作為一蝕刻障壁來蝕刻該第二多晶矽圖案74A與該基板71A(參照第5E圖)。因此，具有預定深度之第二溝78係形成於該胞元區域中。該第二溝78可藉由蝕刻該基板71A與該裝置隔離層77而同時於該胞元區域中形成。
因此，藉由使用該硬遮罩圖案75A蝕刻該第二多晶矽圖案74A，形成一定位栓74B(依照一實施例，可如圖所示形成二個或多個定位栓74B)，以及接著藉由蝕刻該等定位栓74B之間之基板，於該基板71B與該裝置隔離層77A中形成該第二溝78。
參照第5G圖，於該第二溝78之表面上形成一胞元閘極絕緣層79，以及接著將一金屬層80沈積在該胞元閘極絕緣層79之整個表面上，使得該第二溝78以該金屬層80來間隙填充。該金屬層80包含一氮化鈦(TiN)層、一氮化鉭(TaN)層、一鎢(W)層等。例如，該金屬層80可藉由一致地且微薄地沈積一具有大的功函數之氮化鈦層(或者氮化鉭層)以及接著間隙填充一鎢層以降低電阻值而被形成。此外，該金屬層80可藉由堆疊一氮化鈦層以及一氮化鉭層，或者依序堆疊一氮化鈦層、一氮化鉭層以及一鎢層而被形成。較佳地，該氮化鈦層係以20~80之厚度範圍來形成，儘管如此其它厚度範圍也為可考量的範圍。
接著，藉由利用一CMP(化學機械研磨)製程等來平坦化該金屬層80，以便露出該硬遮罩圖案75A之頂部表面，以及接著執行回蝕刻以形成一埋入式閘極80A。該埋入式閘極80A之頂部表面可被整平以低於該基板71B之頂部表面。
參照第5H圖，形成一密封層81，密封該埋入式閘極80A之上部。該密封層81可選自由氧化層、氮化層以及由氧化層與氮化層所構成之堆疊結構所組成之群組。例如，該密封層81可藉由微薄地密封一層密封氮化層81A以及以一密封氧化層81B(諸如，SOD(旋塗式介電材料)等)來間隙填充一密封間隔而被形成。
若該密封層81存於該硬遮罩圖案75A上，則該密封層可被平坦化，以便露出該硬遮罩圖案75A之頂部表面。
參照第5I圖，在將一胞元覆蓋層82形成於該基板之整個表面上後，開啟該周圍區域。之後，移除該周圍區域之胞元覆蓋層，以及連續移除該周圍區域之該硬遮罩圖案。殘餘在該胞元區域中之該胞元覆蓋層82包含氧化層或氮化層，以及最好可具有氮化層(50-400)與氧化層(50-200)之堆疊結構，儘管如此亦可考量其它厚度範圍。該氮化層也作用為隨後蝕刻製程之蝕刻停止層，以及該氧化層也作用為在周圍區域開啟製程中之覆蓋層。
結果，僅由該周邊閘極絕緣層72A、該第一多晶矽圖案73B以及該第二多晶矽圖案74B所構成之堆疊結構留在該周圍區域中。
參照第5J圖，執行一位元線接觸窗製程。亦即，蝕刻該胞元覆蓋層82與該硬遮罩圖案75A(參照第5I圖)以形成一位元線接觸孔83，其部分露出該定位栓74B之頂部表面。其中沒有形成該位元線接觸孔83之該硬遮罩圖案75A與該胞元覆蓋層82係殘留下來作為一最終硬遮罩圖案75B以及一胞元覆蓋圖案82A。用以形成該位元線接觸孔83之該蝕刻製程可在執行第5I圖中所示之製程以及形成一中間絕緣層後被執行。
參照第5K圖，將一金屬層與一硬遮罩層沈積在該所產生之基板的整個表面上，以便填充該位元線接觸孔83，以及接著執行閘極蝕刻。該閘極蝕刻係用以於該周圍區域中形成一周邊閘極，以及於該胞元區域中之位元線製程可與該周圍區域中之閘極蝕刻同時執行。該金屬層於該周圍區域中成為一閘極金屬層，以及於該胞元區域中成為一位元金屬層。該硬遮罩層於該周圍區域中成為一閘極硬遮罩層，以及於胞元區域中成為一位元線硬遮罩層。該金屬層可包含一鎢層，以及該硬遮罩層可包含一氮化層。
因此，一周邊閘極(PG)在該周圍區域中完成，其係由一最終第一多晶矽圖案73C、一最終第二多晶矽圖案74C、一閘極金屬層84B以及一閘極硬遮罩層85B於一周邊閘極絕緣層72B上依照所提順序依序堆疊構成。當形成該周邊閘極時，一位元線(BL)形成於該胞元區域中，其係由位元線金屬層84A與位元線硬遮罩層85A依照所提順序而堆疊構成。填入該位元線接觸孔中之該位元線金屬層84A也作用為一位元線接觸窗。依照該周邊閘極的結構，該周邊閘極絕緣層72B可具有一雙閘極氧化結構或者三閘極氧化結構。
依照前述第三及第四實施例，由於該定位栓是在形成作為該栓導電層之該第二多晶矽層後、在形成該第二溝(其中形成該埋入式閘極)前才形成，故可增加該定位栓與該基板之間的接觸面積，以致使可降低該接觸電阻。
同樣地，由於該定位栓係沒有經過接觸孔的形成以及栓導電層的沈積與蝕刻，且透過栓導電層之沈積以及一溝的蝕刻而形成，故可防止接觸窗開啟失敗，以及因此也可防止相鄰定位栓間的橋接。此外，由於不需要用以形成該定位栓之該接觸孔蝕刻製程，故可減少、最小化或者排除基板損耗。
此外，在形成該埋入式閘極前，由於完成用以形成該周邊閘極之製程中該閘極氧化與該第一多晶矽層之沈積，故可防止該周邊閘極之閘極氧化作用期間所可能造成該埋入式閘極的氧化。
根據上述實施例，可確保該埋入式閘極之穩定度，該周邊閘極可被輕易形成，以及可確保在形成該埋入式閘極後，於該埋入式閘極與該位元線之間或者該埋入式閘極與該儲存節點接觸窗之間之控制製程中的製程邊限。
同樣地，在該周圍區域中，執行該閘極氧化以及該閘極導電層之沈積，以及在該胞元區域中，首先形成該定位栓，以及接著執行該裝置隔離製程與該埋入式閘極製程。因此，可降低該接觸電阻並可確保一充分的接觸面積以防止未開啟、接觸窗未開啟、橋接現象及/或其它在隨後接觸窗製程中形成該定位栓時可能造成之情況。
此外，由於形成該周邊閘極之製程可在一裝置隔離溝槽形成前被完成，故可防止在形成該周邊閘極時所可能產生該埋入式閘極之氧化作用，用以穩定該等裝置，以及可減少隨後接觸窗製程或者材料移除製程之次數，用以簡化該等製程步驟。
雖然本發明已說明特定實施例，但將為所屬技術領域中熟悉該項技術者所顯而易知的是，在不脫離下列申請專利範圍中所界定之發明精神及範圍下可完成各種改變與修飾。
11、31、31A、41、41A、51、51A、71．．．基板
13．．．硬遮罩層
14．．．溝
15．．．第一閘極絕緣層
16．．．埋入式閘極
17．．．密封層
17A．．．密封圖案
17B．．．最終密封圖案
18．．．第二閘極絕緣層
18A．．．第二閘極絕緣層圖案
19．．．閘極導電層
19A．．．閘極導電圖案
20．．．位元線接觸孔
21A．．．位元線相互連接圖案
21B．．．閘極金屬圖案
22A．．．位元線硬遮罩圖案
22B．．．閘極硬遮罩圖案
23．．．中間介電質
24．．．儲存節點接觸窗
A．．．氧氣來源
B．．．過蝕刻
32A．．．襯墊氧化層
32B．．．第一硬遮罩層
33．．．第一溝
34．．．裝置隔離層
34A．．．中空結構
35．．．栓導電層
35A．．．經蝕刻之栓導電層
36．．．第二硬遮罩圖案
36A．．．第二硬遮罩層
37．．．第二溝
38．．．閘極絕緣層
39．．．閘極導電層
39A．．．埋入式閘極
40．．．密封層
40A．．．密封氮化層
40B．．．密封氧化層
C．．．接觸孔
42．．．栓導電層
43．．．硬遮罩層
43A．．．經蝕刻之硬遮罩圖案
43B．．．第一硬遮罩圖案
44．．．第一溝
45、45A、54．．．裝置隔離層
46．．．第二溝
47．．．閘極絕緣層
48．．．閘極導電層
48A．．．埋入式閘極
49．．．密封層
49A．．．密封氮化層
49B．．．密封氧化層
50．．．接觸孔
52A．．．襯墊氧化層
52B．．．第一硬遮罩層
53．．．第一溝
54A．．．經蝕刻之裝置隔離層
55、55A、55B．．．周邊閘極絕緣層
56、56A．．．第一多晶矽層
57、57B．．．第二多晶矽層
57A．．．定位栓
58．．．第二硬遮罩圖案
58A．．．第二硬遮罩
58B．．．最終第二硬遮罩
59．．．第二溝
60．．．第二閘極絕緣層
61．．．金屬層
61A．．．埋入式閘極
62．．．密封層
62A．．．密封氮化層
62B．．．密封氧化層
63．．．胞元覆蓋層
63A．．．經蝕刻之密封層
64．．．位元線接觸孔
65A．．．位元線金屬層
65B．．．閘極金屬層
66A．．．位元線硬遮罩層
66B．．．閘極硬遮罩層
71B．．．基板之頂部表面
72、72A．．．周邊閘極絕緣層
72B．．．周邊閘極絕緣圖案
73、73A、73B．．．第一多晶矽層
73C．．．最終第一多晶矽圖案
74．．．第二多晶矽層
74A．．．第二多晶矽圖案
74B．．．定位栓
75．．．硬遮罩層
75A．．．硬遮罩圖案
76．．．第一溝
77、77A．．．裝置隔離層
78．．．第二溝
79．．．胞元閘極絕緣層
80．．．金屬層
80A．．．埋入式閘極
81．．．密封層
81A．．．密封氮化層
81B．．．密封氧化層
82．．．胞元覆蓋層
82A．．．胞元覆蓋圖案
83．．．位元線接觸孔
84A．．．位元線金屬層
84B．．．閘極金屬層
85A．．．位元線硬遮罩層
85B．．．閘極硬遮罩層
第1A至1E圖係依據先前技術之剖面視圖，其等說明製造具有一埋入式閘極之半導體裝置之方法。
第2A至2H圖為說明依據第一實施例製造半導體裝置之方法之剖面視圖。
第3A至3F圖為說明依據第二實施例製造半導體裝置之方法之剖面視圖。
第4A至4J圖為說明依據第三實施例製造半導體裝置之方法之剖面視圖。
第5A至5K圖為說明依據第四實施例製造半導體裝置之方法之剖面視圖。
31A．．．基板
34A．．．中空結構
35A．．．經蝕刻之栓導電層
36A．．．第二硬遮罩層
37．．．第二溝
38．．．閘極絕緣層
39A．．．埋入式閘極
40．．．密封層
40A．．．密封氮化層
40B．．．密封氧化層
C．．．接觸孔

Claims (41)

  1. 一種製造半導體裝置之方法，包含：於一基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝；於經蝕刻的該基板上方形成一閘極絕緣層；於該閘極絕緣層上方形成埋入式閘極而填入該溝的下部；以及於該埋入式閘極上方形成密封層而填入該溝的上部。
  2. 如申請專利範圍第1項之方法，其中更包含：形成一接觸孔，使該等定位栓之每一者的表面露出。
  3. 如申請專利範圍第1項之方法，其中該密封層包含由氧化層、氮化層以及由氮化層與氧化層所構成之雙層結構所組成之群組中所選出之其中一者。
  4. 如申請專利範圍第1項之方法，其中該栓導電層包含一金屬層或者一多晶矽層。
  5. 如申請專利範圍第1項之方法，其中該等定位栓之每一者與該溝的形成係藉由使用一硬遮罩層作為一蝕刻障壁而執行。
  6. 一種製造半導體裝置之方法，包含：於一基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以及該基板以形成一第一溝；形成一裝置隔離層，用以間隙填充該第一溝； 蝕刻該栓導電層以形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一第二溝；於該第二溝之表面上方形成一閘極絕緣層；以及於該閘極絕緣層上方形成一部分地填滿該第二溝之埋入式閘極。
  7. 如申請專利範圍第6項之方法，其中更包含：形成一間隙填充該埋入式閘極之上部的密封層；以及形成一接觸孔，使該栓導電層露出。
  8. 如申請專利範圍第7項之方法，其中該密封層包含由氧化層、氮化層以及由氮化層與氧化層所構成之雙層結構所組成之群組中所選出之其中一者。
  9. 如申請專利範圍第6項之方法，其中該栓導電層包含一金屬層或者一多晶矽層。
  10. 如申請專利範圍第6項之方法，其中該等定位栓之每一者與該第二溝的形成係藉由使用一硬遮罩層作為一蝕刻障壁而執行。
  11. 如申請專利範圍第6項之方法，其中於該栓導電層上方更包含一硬遮罩氮化層，其中該硬遮罩氮化層係在形成該埋入式閘極時被移除。
  12. 一種製造半導體裝置之方法，包含：於一基板中形成一裝置隔離層；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝； 於經蝕刻的該基板上方形成一閘極絕緣層；於該閘極絕緣層上方形成埋入式閘極而填入該溝的下部；以及於該埋入式閘極上方形成密封層而填入該溝的上部。
  13. 如申請專利範圍第12項之方法，其中更包含：形成一接觸孔，使該等定位栓之每一者之表面露出。
  14. 如申請專利範圍第12項之方法，其中該密封層包含由氧化層、氮化層以及由氮化層與氧化層所構成之雙層結構所組成之群組中所選出之其中一者。
  15. 如申請專利範圍第12項之方法，其中該栓導電層包含一金屬層或者一多晶矽層。
  16. 如申請專利範圍第12項之方法，其中該等定位栓之每一者與該溝的形成係藉由使用一硬遮罩層作為一蝕刻障壁而執行。
  17. 一種製造半導體裝置之方法，包含：選擇性地於一基板之周圍區域上方形成一閘極絕緣層以及一閘極導電層，其中於該基板中界定一胞元區域與該周圍區域；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以於該胞元區域中形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝；於該溝之表面上方形成一閘極絕緣層；於該閘極絕緣層上方形成一部分地填滿該溝之埋入式閘極；以及 執行一閘極圖案化，用以於該周圍區域中形成一閘極。
  18. 如申請專利範圍第17項之方法，其中在執行該閘極圖案化前，更包含：形成一密封層，用以間隙填充該埋入式閘極之上部；形成一覆蓋層，覆蓋包含該密封層之基板的整個表面；以及蝕刻該覆蓋層，以便開啟該周圍區域。
  19. 如申請專利範圍第18項之方法，其中該密封層包含由氧化層、氮化層以及由氮化層與氧化層所構成之雙層結構所組成之群組中所選出之其中一者。
  20. 如申請專利範圍第18項之方法，其中該覆蓋層係藉由堆疊氮化層與氧化層而形成。
  21. 如申請專利範圍第18項之方法，其中更包含部分蝕刻殘餘在該胞元區域中之該覆蓋層，以形成一使該等定位栓之每一者之表面露出之接觸孔。
  22. 如申請專利範圍第17項之方法，其中該栓導電層包含一金屬層或一多晶矽層。
  23. 如申請專利範圍第17項之方法，其中該等定位栓之每一者與該溝的形成係藉由使用一硬遮罩層作為一蝕刻障壁而執行。
  24. 如申請專利範圍第17項之方法，其中在該周圍區域中該閘極絕緣層與該閘極導電層之選擇形成包含：依序於該基板之整個表面上方形成該閘極絕緣層與 該閘極導電層；以及執行一胞元區域開啟製程以讓該閘極導電層與該閘極絕緣層留在該周圍區域中。
  25. 一種製造半導體裝置之方法，包含：選擇性地於一基板之周圍區域上方形成一閘極絕緣層以及一閘極導電層，其中於該基板中界定一胞元區域與該周圍區域；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層與該基板以形成一第一溝；形成一裝置隔離層以間隙填充該第一溝；蝕刻該栓導電層以於該胞元區域中形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一第二溝；於該第二溝之表面上方形成一閘極絕緣層；於該閘極絕緣層上方形成一部分地填滿該第二溝之埋入式閘極；以及執行一閘極圖案化，用以於該周圍區域中形成一閘極。
  26. 如申請專利範圍第25項之方法，其中在執行該閘極圖案化前，更包含：形成一密封層，用以間隙填充該埋入式閘極之上部；形成一覆蓋層，覆蓋包含該密封層之基板的整個表面；以及蝕刻該覆蓋層，以便開啟該周圍區域。
  27. 如申請專利範圍第26項之方法，其中該密封層包含由 氧化層、氮化層以及由氮化層與氧化層所構成之雙層結構所組成之群組中所選出之其中一者。
  28. 如申請專利範圍第26項之方法，其中該覆蓋層係藉由堆疊氮化層與氧化層而形成。
  29. 如申請專利範圍第26項之方法，其中更包含部分蝕刻殘餘在該胞元區域中之該覆蓋層，以形成一使該等定位栓之每一者之表面露出之接觸孔。
  30. 如申請專利範圍第25項之方法，其中該栓導電層包含一金屬層或一多晶矽層。
  31. 如申請專利範圍第25項之方法，其中該等定位栓之每一者與該第二溝的形成係藉由使用一硬遮罩層作為一蝕刻障壁而執行。
  32. 如申請專利範圍第25項之方法，其中在該周圍區域中該閘極絕緣層與該閘極導電層之選擇形成包含：依序於該基板之整個表面上方形成該閘極絕緣層與該閘極導電層；以及執行一胞元區域開啟製程以讓該閘極導電層與該閘極絕緣層僅留在該周圍區域中。
  33. 如申請專利範圍第25項之方法，其中在該栓導電層上方更包含一硬遮罩氮化層，其中該硬遮罩氮化層在形成該埋入式閘極時被移除。
  34. 一種製造半導體裝置之方法，包含：於一基板中形成一裝置隔離層，其中於該基板中界定一胞元區域與該周圍區域； 選擇性地於該周圍區域的基板上方形成一閘極絕緣層以及一閘極導電層；於該基板之整個表面上方形成一栓導電層；蝕刻該栓導電層以於該胞元區域中形成複數定位栓；蝕刻介於該等定位栓之間的基板以形成一溝；於該溝之表面上方形成一閘極絕緣層；於該閘極絕緣層上方形成一部分地填滿該溝之埋入式閘極；以及執行一閘極圖案化，用以於該周圍區域中形成一閘極。
  35. 如申請專利範圍第34項之方法，其中在執行該閘極圖案化前，更包含：形成一密封層，用以間隙填充該埋入式閘極之上部；形成一覆蓋層，覆蓋包含該密封層之基板的整個表面；以及蝕刻該覆蓋層，以便開啟該周圍區域。
  36. 如申請專利範圍第35項之方法，其中該密封層包含由氧化層、氮化層以及由氮化層與氧化層所構成之雙層結構所組成之群組中所選出之其中一者。
  37. 如申請專利範圍第35項之方法，其中該覆蓋層係藉由堆疊氮化層與氧化層而形成。
  38. 如申請專利範圍第34項之方法，其中更包含部分蝕刻殘餘在該胞元區域中之該覆蓋層，以形成一使該等定位栓之每一者之表面露出之接觸孔。
  39. 如申請專利範圍第34項之方法，其中該栓導電層包含一金屬層或一多晶矽層。
  40. 如申請專利範圍第34項之方法，其中該等定位栓之每一者與該溝的形成係藉由使用一硬遮罩層作為一蝕刻障壁而執行。
  41. 如申請專利範圍第34項之方法，其中在該周圍區域中該閘極絕緣層與該閘極導電層之選擇形成包含：依序於該基板之整個表面上方形成該閘極絕緣層與該閘極導電層；以及執行一胞元區域開啟製程以讓該閘極導電層與該閘極絕緣層留在該周圍區域中。
TW098138047A 2009-07-03 2009-11-10 使用一預定位栓製造埋入式閘極之方法 TWI440077B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090060879A KR101094373B1 (ko) 2009-07-03 2009-07-03 랜딩플러그 전치 구조를 이용한 매립게이트 제조 방법

Publications (2)

Publication Number Publication Date
TW201103081A TW201103081A (en) 2011-01-16
TWI440077B true TWI440077B (zh) 2014-06-01

Family

ID=43412910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098138047A TWI440077B (zh) 2009-07-03 2009-11-10 使用一預定位栓製造埋入式閘極之方法

Country Status (5)

Country Link
US (2) US8357600B2 (zh)
JP (1) JP2011014867A (zh)
KR (1) KR101094373B1 (zh)
CN (1) CN101944507B (zh)
TW (1) TWI440077B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094372B1 (ko) * 2009-06-30 2011-12-15 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 제조 방법
KR101094373B1 (ko) * 2009-07-03 2011-12-15 주식회사 하이닉스반도체 랜딩플러그 전치 구조를 이용한 매립게이트 제조 방법
KR101131890B1 (ko) 2009-10-09 2012-04-03 주식회사 하이닉스반도체 매립게이트를 구비한 반도체 장치 제조방법
KR101116358B1 (ko) * 2009-12-30 2012-03-09 주식회사 하이닉스반도체 매립게이트를 구비하는 반도체장치 제조 방법
KR20110082387A (ko) * 2010-01-11 2011-07-19 삼성전자주식회사 반도체 소자의 형성방법 및 이에 의해 형성된 반도체 소자
KR101609254B1 (ko) * 2010-03-02 2016-04-06 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN102623340B (zh) * 2011-01-26 2014-12-10 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos器件的制备方法
KR101194890B1 (ko) * 2011-02-22 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
JP2012174982A (ja) * 2011-02-23 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
KR20120121722A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR101887144B1 (ko) 2012-03-15 2018-08-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR101853316B1 (ko) 2012-03-29 2018-04-30 삼성전자주식회사 반도체 소자
KR20130110733A (ko) 2012-03-30 2013-10-10 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 형성된 반도체 장치
KR101883656B1 (ko) 2012-03-30 2018-07-31 삼성전자주식회사 활성영역과의 접촉면적이 확대된 콘택을 포함하는 반도체 소자 및 그 제조방법
KR101929478B1 (ko) * 2012-04-30 2018-12-14 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자
JP6185062B2 (ja) * 2012-07-25 2017-08-23 パワー・インテグレーションズ・インコーポレーテッド テーパ付けされた酸化物の堆積／エッチング
KR101658483B1 (ko) * 2012-08-21 2016-09-22 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101961322B1 (ko) 2012-10-24 2019-03-22 삼성전자주식회사 매립 채널 어레이를 갖는 반도체 소자
US9123559B2 (en) * 2013-05-31 2015-09-01 Infineon Technologies Ag Method for producing a semiconductor component
KR102274765B1 (ko) 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20180049337A (ko) 2016-10-31 2018-05-11 삼성전자주식회사 반도체 메모리 장치의 제조 방법
CN108962907A (zh) * 2017-05-26 2018-12-07 联华电子股份有限公司 半导体存储装置及其的形成方法
CN109216357B (zh) 2017-06-30 2021-04-20 联华电子股份有限公司 半导体结构及其制作方法
KR102404645B1 (ko) 2017-08-28 2022-06-03 삼성전자주식회사 반도체 장치
CN107680969B (zh) * 2017-11-13 2018-12-11 长鑫存储技术有限公司 非对称鳍内存晶体管及其形成方法、半导体器件
KR102596497B1 (ko) 2018-11-16 2023-10-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102552464B1 (ko) 2018-11-19 2023-07-06 삼성전자 주식회사 반도체 소자
TWI696270B (zh) * 2019-04-15 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
US10991702B2 (en) * 2019-05-15 2021-04-27 Nanya Technology Corporation Semiconductor device and method of preparing the same
CN112582414B (zh) * 2019-09-30 2022-12-09 长鑫存储技术有限公司 半导体器件及其形成方法
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
KR20220021623A (ko) * 2020-08-14 2022-02-22 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
CN114695269A (zh) * 2020-12-30 2022-07-01 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US11424360B1 (en) * 2021-02-04 2022-08-23 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
KR20220148000A (ko) * 2021-04-28 2022-11-04 에스케이하이닉스 주식회사 반도체 장치 제조방법
CN117529102B (zh) * 2024-01-03 2024-05-14 长鑫新桥存储技术有限公司 半导体结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593443B1 (ko) * 2004-02-11 2006-06-28 삼성전자주식회사 트랜지스터들 및 그 제조방법들
KR100620655B1 (ko) * 2004-12-30 2006-09-13 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성 방법
KR100680415B1 (ko) * 2005-05-31 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20070069755A (ko) 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4507119B2 (ja) * 2006-07-20 2010-07-21 エルピーダメモリ株式会社 半導体装置およびその製造方法
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法
DE102008047591B4 (de) * 2007-09-18 2019-08-14 Samsung Electronics Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke
KR101353343B1 (ko) * 2007-09-18 2014-01-17 삼성전자주식회사 활성 영역 상에서 비트라인 패턴의 일 측부로부터 서로다른 거리들로 각각 이격되는 스토리지 노드들을 가지는반도체 장치들 및 그 형성방법들
JP2009123998A (ja) * 2007-11-16 2009-06-04 Elpida Memory Inc 半導体装置の製造方法
KR100909633B1 (ko) 2007-12-20 2009-07-27 주식회사 하이닉스반도체 반도체소자의 랜딩 플러그 콘택 형성방법
KR100945229B1 (ko) * 2008-01-02 2010-03-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101570044B1 (ko) * 2009-03-17 2015-11-20 삼성전자주식회사 저저항의 매립형 금속 게이트 전극 구조를 갖는 반도체 장치 및 그 제조 방법
KR101094373B1 (ko) * 2009-07-03 2011-12-15 주식회사 하이닉스반도체 랜딩플러그 전치 구조를 이용한 매립게이트 제조 방법
KR101094376B1 (ko) * 2009-07-31 2011-12-15 주식회사 하이닉스반도체 반도체장치의 매립워드라인 형성 방법
TWI497713B (zh) * 2011-09-14 2015-08-21 Inotera Memories Inc 絕緣體的製作方法

Also Published As

Publication number Publication date
KR20110003220A (ko) 2011-01-11
JP2011014867A (ja) 2011-01-20
CN101944507A (zh) 2011-01-12
CN101944507B (zh) 2014-03-05
US20110003459A1 (en) 2011-01-06
TW201103081A (en) 2011-01-16
US8753966B2 (en) 2014-06-17
US20130137258A1 (en) 2013-05-30
KR101094373B1 (ko) 2011-12-15
US8357600B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
TWI440077B (zh) 使用一預定位栓製造埋入式閘極之方法
KR100985412B1 (ko) 저 시트저항 워드라인과 수직채널트랜지스터를 구비한반도체장치 및 그 제조 방법
KR101116361B1 (ko) 반도체 장치 제조 방법
US8247324B2 (en) Semiconductor device with buried gate and method for fabricating the same
KR100682149B1 (ko) 게이트 전극 구조물 제조 방법, 콘택트 배열 제조 방법 및전계 효과 트랜지스터 배열 제조 방법
KR100620979B1 (ko) Ｆｅｔ 디바이스용 게이트 스택 구조체 및 금속 층을포함하여 이루어지는 다층 게이트 스택 구조체를 제조하는방법
US9871045B2 (en) Semiconductor device with damascene bit line and method for manufacturing the same
US8143152B2 (en) Manufacturing method of semiconductor device having self-aligned contact connected to silicide layer on substrate surface
KR101171886B1 (ko) 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR101075526B1 (ko) 매립게이트를 구비한 반도체장치의 자기정렬콘택 형성 방법
JP5047475B2 (ja) 半導体素子の製造方法
JP2006261193A (ja) 半導体記憶装置およびその製造方法
WO2014123170A1 (ja) 半導体装置及びその製造方法
KR101116358B1 (ko) 매립게이트를 구비하는 반도체장치 제조 방법
JP2011129762A (ja) 半導体装置及び半導体装置の製造方法
KR20110003039A (ko) 배리드 게이트를 포함하는 반도체 소자의 제조 방법
JP3963629B2 (ja) 半導体装置及びその製造方法
KR20110024494A (ko) 이중 홀형 스토리지노드콘택홀을 이용한 반도체장치 제조 방법
KR100681720B1 (ko) 반도체 디바이스 및 그 제조 방법
KR20120127026A (ko) 반도체 장치 제조 방법
KR20120066772A (ko) 반도체 장치 및 그 제조방법
JP2011171507A (ja) 半導体装置の製造方法
JP2011129761A (ja) 半導体装置の製造方法
JP2006080129A (ja) 半導体装置の製造方法
JP2003023115A (ja) 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees