TWI360946B - - Google Patents

Description

1360946 九、發明說明 【發明所屬之技術領域】 本發明，係有關於被使用在電力變換器中的電壓驅動 型半導體元件之驅動電路，以及反相裝置。 【先前技術】 功率 MOSFET ( Metal Oxide Semiconductor Field Effect Transistor )或是 IGBT ( Insulated Gate Bipolar Transistor )等之電壓驅動型半導體元件，相較於閘流體 等之電流驅動型半導體元件，係具備有：驅動電路爲小型 、低損失等之多數的優點。圖10,係爲作爲電壓驅動型半 導體元件而使用有功率MOSFET之單向反相裝置的構成圖 在圖1〇之構成圖中，係具備有：功率M0SFET(M1 〜M4)、被內藏於該功率MOSFET中之二極體（D1〜D4 )、電源Vin、以及成爲負載之電感14。在功率MOSFET 中，係被連接有驅動電路G1〜G4，於圖11中，展示其詳 細內容。 驅動電路1，係由直流之電源Vdd、邏輯電路、p型 通道 MOSFET ( PM1 〜PM3) 、η 型通道 MOSFET ( ΝΜ1 〜 NM3 )所成。由於功率MOSFET ( Ml )之閘極容量係爲大 ，因此，係將PWM訊號藉由成爲緩衝器之CMOSFET( PM1〜PM3、NM1〜NM3) 來作放大，而驅動功率 MOSFET ( Ml )之閘極。在邏輯電路中，係包含有：當直 -5- 1360946 流之電源Vdd的電壓降低的情況時，則作關閉（shutdown )之功能、或是防止上下臂之短路的功能、保護功率 MOSFET ( Ml )免於受到過電壓以及過電流之影響的功能 等。 在將功率MOSFET (Ml)導通的情況時，驅動電路1 之最終輸出段的P型通道MOSFET(PM3)係導通，η型 通道MOSFET(NM3)係斷路，而功率MOSFET(Ml)之 閘極係上升至電源電壓 VDD。另一方面，在將功率 MOSFET(Ml)斷路的情況時，驅動電路1之最終輸出段 的P型通道MOSFET(PM3)係斷路，η型通道MOSFET (NM3 )係導通，而功率MOSFET ( Ml )之閘極係成爲降 低至源極電位。 〔專利文獻1〕日本特開2000-59189號公報 〔專利文獻2〕日本特開平8 - 1 4 9 7 6號公報 【發明內容】 〔發明所欲解決之課題〕 但是，在實際的電路中，如圖12所示一般，由於係 存在有因封裝或是電路基板之配線所致的寄生電阻Rsl〜 Rs3或是寄生電感Lsl〜Ls3，因此，在作切換時，功率 MOSFET (Ml)之閘極電壓，係會從導通時之電源電壓 VDD又或是斷路時之源極電壓而偏離。 在功率MOSFET (Ml)爲斷路之狀態下，若是汲極電 壓上升’則經由閘極與汲極間之電容Cgd，閘極與源極間 -6 - 1360946 以見到M2之閘極電壓Vgs的上升15。 爲了抑制如前述一般之閘極電壓的上升，在先前技術 中，係提案有：使用負電壓之電源，並當功率MOSFET爲 斷路時，對閘極施加負電壓的手段（例如，專利文獻1 ) 。但是，使用負電壓之電源，係會有在反相裝置之驅動電 路的成本以及尺寸上造成增加之問題》 另一方面，雖亦提案有不使用負電壓之電源，而在斷 φ 路時對閘極施加負電壓的手段（例如，專利文獻2 )，但 是，在此手段中，由於在導通時所施加之閘極電壓係成爲 較驅動電路之電源電壓爲更低，因此，會有導通電阻增加 而使導通損失增加的問題。 本發明，係爲了解決前述之先前技術的問題而進行者 ，其目的’係在於提供一種：僅藉由正電壓之電源，即可 不使導通損失增加地防止誤啓動的電壓驅動型半導體元件 之驅動電路、以及反相裝置。 〔用以解決課題之手段〕 爲了達成前述目的，在本發明中，係在電力變換器之 電壓驅動型半導體元件、和驅動該電壓驅動型半導體元件 的電壓驅動型半導體元件之驅動電路中，具備有：第1開 關’係被連接於直流電源之正側；和第2開關，係被連接 於前述第1開關之另一端子，且被連接於前述直流電源之 負側’和第3開關’係被連接於前述直流電源之正側；和 第4開關’係被連接於前述第3開關之另—端子；和第5 -8- 1360946 開關’係被連接於前述第4開關之另一端子，且被連接於 前述直流電源之負側；和電容器，係被連接於前述第1開 關之另外一端與前述第4開關之另外一端，前述電壓驅動 型半導體元件之閘極，係被連接於前述第3開關之另外一 端’前述電壓驅動型半導體元件之源極，係被連接於前述 直流電源之負側。 又，爲了達成前述目的，在本發明之電壓驅動型半導 體元件之驅動電路中，前述第1、第3以及第5之開關， 係在相同之時機下被導通，前述第2、第4開關，係在與 前述第1、第3以及第5開關互補的時機下被導通。 〔發明之效果〕 如以上所述一般，若藉由本發明，則由於係能夠僅藉 由正電壓之電源，便將身爲斷路狀態之電壓驅動型半導體 元件的閘極保持在負電位，因此，不會使驅動電路之成本 、尺寸、損失增加，便能夠實現電壓驅動型半導體元件之 誤啓動的防止。 【實施方式】 以下，參考圖面，對本發明之實施例作說明。 圖1，係爲展示本發明之第1實施例的圖，並展示作 爲電壓驅動型半導體元件而記述有功率mosfet(mi)之 例。其係藉由被內藏於功率MOSFET ( Ml )中之二極體 D1、前述功率MOSFET ( Ml )之驅動電路1、直流之電源 1 S1 -9- 1360946

Vdd、5個的開關（SW1〜SW5)、以及電容器Cin所構成 。第1開關SW1，係被連接於前述直流之電源Vdd之正側 ’第2開關SW2，係被連接於前述第1開關SW1之另一 端子與前述直流之電源Vdd之負側，第3開關SW3，係被 連接於前述直流之電源Vdd之正側，第4開關SW4，係被 連接於前述第3開關SW3之另一端子與第5開關SW5， 前述第5開關SW5，係被連接於前述第4開關SW4之另 —端子與前述直流電源Vdd之負側，電容器Cin，係被連 接於前述第1開關SW1之另外一端與前述第4開關SW4 之另外一端，前述功率MOSFET ( Ml )之閘極，係被連接 於前述第3開關SW3之另外一端，前述功率MOSFET( Ml)之源極，係被連接於前述直流之電源Vdd之負側。 圖2，係爲展示前述5個的開關（SW1〜SW5 )之導 通、斷路時機的圖，而係爲對：第1開關SW1、第3開關 SW3、第5開關SW5，係在相同之時機下被導通，第2開 關SW2、第4開關SW4，係在與前述SW1、SW3、SW5互 補的時機下被導通一事作展示者。 接下來，使用圖3與圖4，對在圖2之時機下而將開 關（SW1〜SW5)作導通、斷路時的功率MOSFET (Ml) 之閘極處所被施加的電壓作說明。圖3，係展示前述功率 MOSFET (Ml)爲導通時之時機，第1開關SW1、第3開 關SW3、第5開關SW5係爲導通，而第2開關SW2、第4 開關SW4係爲斷路。前述功率MOSFET ( Ml )之閘極’ 係藉由前述直流之電源Vdd、前述第3開關SW3之路徑’ -10- 1 1360946 而被充電至電源電壓VDD。另一方面，電容器Cin，係藉 由前述直流之電源Vdd、前述第1開關SW1、前述第5開 關SW5之路徑，而被充電至正的電源電壓（VDD)。 圖4，係展示前述功率MOSFET ( Ml )爲斷路時之時 機，第2開關SW2、第4開關SW4係爲導通、第1開關 SW1、第3開關SW3 '第5開關SW5係爲斷路。前述功率 MOSFET ( Μ )之閘極，係藉由前述第4開關SW4、前述 電容器Cin、前述第2開關SW2之路徑，而被充電至負的 電源電壓（-VDD )。 亦即是，在前述功率MOSFET ( Ml )爲導通的狀態下 ，由於在閘極處係被施加有正的電源電壓（VDD)，因此 導通電阻不會增加，而導通損失並不會增加。另一方面， 在前述功率MOSFET (Ml)爲斷路的狀態下，由於在閘極 處係被施加有負的電源電壓（-VDD)，因此在進行切換 時’閘極電壓上升至臨限値以上一事係被抑制，而能夠防 止上下臂之短路。 接下來，針對前述電容器Cin之容量的適當値作說明 。前述功率MOSFET(Ml)爲斷路時之負的電源電壓（ -VDD)，由於係從前述Cin而被供給，因此，前述電容 器Cin之容量，係有必要相較於Μ 1之閘極容量而爲充分 大。例如，爲了使前述功率MOSFET (Ml)爲斷路時之閘 極負電壓的絕對値成爲電源電壓VDD之90%以上，前述 C i η之容量，係有必要設爲前述μ 1之閘極容量的1 0倍以 上。 -11 - 1360946 圖5，係爲展示本發明之第2實施例的圖，驅動電路 1，係由直流之電源 Vdd、邏輯反相器 2、p型通道 MOSFET ( PM1、PM2 ) 、η 型通道 MOSFET ( ΝΜ1、ΝΜ2 )、二極體D2、電容器Cin所構成，PWM之邏輯訊號， 係被輸入至邏輯反相器2之輸入端子處。 第1之P型通道MOSFET (PM1)的源極端子，係連 接於前述直流之電源 Vdd的正側，第1之 η型通道 MOSFET (ΝΜ1)之汲極端子，係被連接於前述PM1之汲 極端子；源極端子，係被連接於前述直流之電源Vdd之負 側’第2之p型通道MOSFET ( PM2 )之源極端子，係被 連接於前述直流之電源 Vdd之正側，第2之η型通道 MOSFET ( ΝΜ2 )之汲極端子，係被連接於前述ΡΜ2之汲 極端子，前述第2之η型通道MOSFET (NM2)之源極端 子，係被連接於二極體D2之陽極端子，第3之η型通道 MOSFET ( ΝΜ3 )之汲極端子，係被連接於前述二極體D2 之陰極端子，前述第3之η型通道MOSFET ( NM3 )之源 極端子’係被連接於前述直流之電源Vdd之負側，前述電 容器Cin，係被連接於前述第1之p型通道m〇SFET( PM1)的汲極端子與前述第2之η型通道MOSFET (NM2 )的源極端子，功率MOSFET ( Ml )之閘極，係被連接於 前述第2之p型通道MOSFET(PM2)的汲極端子，前述 功率MOSFET (Ml)之源極端子，係被連接於前述直流之 電源Vdd之負側，前述第3之η型通道MOSFET(NM3) 的閘極端子，係被連接於邏輯反向器2之輸入端子，第1 -12- 1360946 之P型通道MOSFET(PMl)之閘極端子、第1之η型通 道MOSFET ( ΝΜ1 )之閘極端子、第2之ρ型通道 MOSFET(PM2)之閘極端子、第2之η型通道MOSFET (ΝΜ2)之閘極端子，係被連接於邏輯反向器2之輸出端 子。

接下來’使用圖6與圖7，對圖5之電路動作作詳細 說明。圖6，係爲功率MOSFET(Ml)爲導通的情況，在 邏輯反相器2處，係被輸入有導通訊號，第1之ρ型通道 MOSFET ( PM1 )、第 2 之 ρ 型通道 MOSFET ( PM2 )、第 3之η型通道MOSFET (NM3)、二極體D2係成爲導通， 而第1之η型通道MOSFET(NMl)、第2之η通道 MOSFET (ΝΜ2)係成爲斷路，前述功率MOSFET ( Ml ) 之閘極與電容器Cin，係被充電爲正的電源電壓（VDD) 圖7，係爲前述功率MOSFET ( Ml )爲斷路的情況， 在邏輯反相器2處，係被輸入有斷路訊號，第1之n型通 道 MOSFET(NMl) '第 2 之 η 型通道 MOSFET (NM2) 係成爲導通，而第1之P型通道MOSFET(PMl)、第2 之P型通道MOSFET (PM2)、第3之η型通道MOSFET (NM3)、二極體D2係成爲斷路，前述功率MOSFET ( Ml)之閘極，係被施加有負的電源電壓（- VDD )。 在圖7中，若是前述二極體D2係並不存在，則當第 3之η型通道MOSFET ( NM3 )的源極相對於汲極而被施 加有正的電壓的情況時，經由η型通道MOSFET之寄生二 -13- 1360946 極體，前述第3之η型通道MOSFET ( NM3 )處會流動有 電流。 圖8，係爲展示本發明之第3實施例的圖，驅動電路 1，係由直流之電源Vdd、邏輯反相器2、p型JFET(PJF1 、PJF2 ) 、η 型 JFET ( NJF1 〜NJF2 )、電容器 Cin 所構 成，PWM之邏輯訊號，係被輸入至邏輯反相器2之輸入 端子處。於此，JFET 係指 Junction Field Effect Transisitor，由於JFET係並不具備有如同MOSFET —般 之寄生二極體，因此，藉由對元件構造下功夫，就算是η 型 JFET之源極相對於汲極而成爲正電壓，亦可使其具備 有阻隔（blocking )特性，而在第2實施例中爲必備之二 極體D2，係成爲不必要。 第1之p型JFET (PJF1)的源極端子，係連接於前 述直流之電源Vdd的正側，第1之η型JFET(NJFl)之 汲極端子’係被連接於前述PJF1之汲極端子；源極端子 ，係被連接於前述直流之電源Vdd之負側，第2之p型 JFET ( PJF2 )之源極端子，係被連接於前述直流之電源 Vdd之正側，第2之n型JFET(NJF2)之汲極端子，係 被連接於前述PJF2之汲極端子，前述第2之η型JFET ( NJF2 )之源極端子，係被連接於第3之η型JFET ( NJF3 )之汲極端子’前述NJF 3之源極端子，係被連接於前述 直流之電源Vdd之負側，電容器Cin，係被連接於前述 PJF1的汲極端子與前述NJF2的源極端子，功率MOSFET (Ml)之閘極，係被連接於前述第2之p型JFET(PJF2 IS] -14- 1360946 )的汲極端子，前述功率MOSFET(Ml)之源極端子，係 被連接於前述直流電源之負側，前述第3之η型JFET ( NJF3 )的閘極端子，係被連接於邏輯反向器2之輸入端子 ，第1之ρ型JFET ( PJF1 )之閘極端子、第1之η型 JFET ( NJF1 )之閘極端子、第2之ρ型JFET(PJF2)之 閘極端子、第2之η型JFET ( NJF2 )之閘極端子，係被 連接於邏輯反向器2之輸出端子。 當功率MOSFET (Ml)爲導通的情況，在邏輯反相器 2處，係被輸入有導通訊號，第1之ρ型JFET(PJFl)、 第 2 之 ρ 型 JFET ( PJF2)、第 3 之 η 型 JFET ( NJF3)係 成爲導通，而第1之η型JFET(NJFl)、第2之η型 JFET ( NJF2 )係成爲斷路，前述功率MOSFET(Ml)之 閘極與電容器Cin，係被充電爲正的電源電壓（VDD)。 當前述功率MOSFET(Ml)爲斷路的情況，在邏輯反 相器2處，係被輸入有斷路訊號，第1之η型JFET ( NJF1)、第2之n型JFET(NJF2)係成爲導通，而第1 之 ρ 型 JFET(PJFl)、第 2 之 ρ 型 JFET(PJF2)、第 3 之η型JFET(NJF3)係成爲斷路，前述功率MOSFET( Ml)之閘極，係被施加有負的電源電壓（-VDD)。 圖9’係爲將本發明適用於3相反相器之驅動電路中 的實施例’作爲反相器系統之構成要素，係具備有微控制 器21、驅動IC22、切換部23、馬達24。前述切換部23, 係由U相、V相、W相之3相所成，各別之相，係藉由上 臂之功率 M0SFET(MU1、MV1、MW1)以及其之內藏二 t S1 -15- 1360946 極體（DU1、DV1、DW1):下臂之功率MOSFET( 、MV2、MW2 )以及其之內藏二極體（DU2、DV2、 )所構成。微控制器21，係檢測出馬達24之位置或 等之資訊，驅動IC22，係輸出驅動功率MOSFET之 。上臂之功率MOSFET的源極電位，由於係成爲浮游 此，爲了驅動上臂之功率MOSFET，係成爲需要準位 器與浮游電源，但是，在圖 9中，係以經由自 bootstrap )用之二極體（DbU、DbV' DbW)而充電 舉電容器（CbU、CbV、CbW)處的電荷，來驅動上 作爲對源極電位成爲浮游之上臂的功率MOSFET之閘 驅動之手段，除了在圖9中所示之自舉之外，亦可適 用有光耦合器之手法等。 如同以上所說明一般，若是將本發明之驅動電路 在上臂又或是下臂之輸出段處，則能夠對在切換時身 路狀態的功率MOSFET之閘極電壓的上升作抑制，而 實現對上下臂之短路的防止》 在以上之實施例中，作爲電壓驅動型半導體元件 係以功率MOSFET爲例而作了說明，但是，在IGBT 其他的電壓驅動型半導體元件中，亦可同樣的作適用 〔產業上之利用可能性〕 本發明，係可使用在被使用於電力變換器中的電 動型半導體元件之驅動電路，以及反相裝置 MU2 DW2 速度 訊號 ，因 偏移 舉（ 至自 臂。 極作 用使 實施 爲斷 能夠 ，雖 等之 壓驅 1360946 【圖式簡單說明】 〔圖1〕本發明之第1實施例的構成圖。 〔圖2〕本發明之第1實施例的時序圖。 〔圖3〕本發明之第1實施例的導通時之構成圖。 〔圖4〕本發明之第1實施例的斷路時之搆成圖。 〔圖5〕本發明之第2實施例的構成圖。 〔圖6〕本發明之第2實施例的導通時之構成圖。 • 〔圖7〕本發明之第2實施例的斷路時之構成圖。 〔圖8〕本發明之第3實施例的導通時之構成圖。 〔圖9〕3相反相器之構成圖。 〔圖10〕單相反相器之構成圖。 〔圖11〕先前技術之驅動電路之構成圖。 〔圖12〕考慮有寄生元件之驅動電路之構成圖。 〔圖1 3〕單相反相器之回流模式的構成圖。 〔圖14〕單相反相器之電壓施加模式的構成圖。 ^ 〔圖1 5〕單相反相器之電壓以及電流波形。 【主要元件符號說明】 1、10' 11、12' 13:驅動電路 2 :邏輯反相器 14 :電感

15:誤啓動時之閘極電壓的上升 2 1 :微控制器 22 :驅動1C I S1 -17- 1360946 23 :切換部 24 :馬達

Viη、Vdd :電源

Ml、M2、M3、M4、MU1、MU2、MV1、MV2、MW1 、MW2 :功率 MOSFET D1、D2、D3、D4、DU1、DU2、DV1、DV2、DW1、 DW2 :二極體

PM1、PM2 ' PM3 : p 型通道 MOSFET

NM1、NM2、NM3: n 型通道 MOSFET V d :汲極電位

Vs :源極電位

Rsl 、 Rs2 、 Rs3 :寄生電阻

Lsl 、 Ls2 、 Ls3 :寄生電感 C g d :聞極-汲極間容量 C g s :閘極-源極間容量

S W 1、S W2、S W3、S W4 :開關

Cin、CO :電容器

PJF1、PJF2 : p 型 JFET

NJF1、NJF2、NJF3 ： n 型 JFET

DbU ' DbV ' DbW ：自舉二極體

CbU、CbV、CbW:自舉電容器 RU1、RU2、RV1、RV2、RW1、RW2:閘極電阻 m -18-

Claims (1)

1360946 年(/月湘修正替換^ 第097123926號專利申請案中文申請專利範圍修正本 民國100年11月 28 日修正 十、申請專利範園 1 ·—.種電壓驅動型半導體元件之驅動電路，其特徵 爲， 在電力變換器之電壓驅動型半導體元件、和驅動該電 壓驅動型半導體元件的電壓驅動型半導體元件之驅動電路 修 中， 第1之P型通道MOSFET的源極端子，連接於直流電 源之正側，第1之η型通道MOSFET之汲極端子，係被連 接於前述第I之ρ型通道MOSFET之汲極端子，前述第1 之η型通道MOSFET之源極端子，係被連接於前述直流電 源之負側，第2之ρ型通道MOSFET之源極端子，係被連 接於前述直流電源之正側，第2之η型通道MOSFET之汲 極端子，係被連接於前述第2之ρ型通道MOSFET之汲極 鲁 端子，前述第2之n型通道MOSFET之源極端子，係被連 接於二極體之陽極端子，第3之η型通道MOSFET之汲極 端子，係被連接於前述二極體之陰極端子，前述第3之η 型通道MOSFET之源極端子，係被連接於前述直流電源之 負側，電容器，係被連接於前述第1之ρ型通道MOSFET 的汲極端子與前述第2之η型通道MOSFET的源極端子， 前述電壓驅動型半導體元件之閘極，係被連接於前述第2 之P型通道MOSFET的汲極端子，前述電壓驅動型半導體 元件之源極端子，係被連接於前述直流電源之負側，前述 1360946 丨月β日修正替換頁 第3之η型通道MO SFET的閘極端子，係被連接於邏輯反 向器之輸入端子，第1之p型通道MOSFET之閘極端子、 第1之η型通道MOSFET之閘極端子、第2之p型通道 MOSFET之閘極端子、第2之η型通道MOSFET之閘極端 子，係被連接於前述邏輯反向器之輸出端子， 在前述電壓驅動型半導體元件爲導通的狀態下，以在 前述電壓驅動型半導體元件之閘極被施加有正電壓的方式 ，來充電前述電容器， 在前述電壓驅動型半導體元件爲斷路的狀態下，以在前述 電壓驅動型半導體元件之閘極被施加有負電壓的方式，來 使前述電容器放電。 2 .如申請專利範圍第1項所記載之電壓驅動型半導 體元件之驅動電路，其中， 前述第1之P型通道MOSFET、前述第2之p型通道 MOSFET以及前述第3之η型通道MOSFET，係在相同之 時機下被導通， 前述第1之η型通道MOSFET以及前述第2之η型通 道MOSFET，係在與前述第1之ρ型通道MOSFET、前述 第2之p型通道MOSFET以及前述第 3之 η型通道 MOSFET互補的時機下被導通。 1360946 4 第097123926號專利申請案 中文圖式修正頁 民國100年11月正 年丨/月為⑽虹-換頁

圖13

GND 1360946 ， . · ' ι-·-τ--ι r~l |〇^{丨月2^修正替換頁 圖14

GND