TWI243457B - Warp-suppressed semiconductor device - Google Patents

Warp-suppressed semiconductor device Download PDF

Info

Publication number
TWI243457B
TWI243457B TW093102258A TW93102258A TWI243457B TW I243457 B TWI243457 B TW I243457B TW 093102258 A TW093102258 A TW 093102258A TW 93102258 A TW93102258 A TW 93102258A TW I243457 B TWI243457 B TW I243457B
Authority
TW
Taiwan
Prior art keywords
resin
reinforcement
semiconductor device
base substrate
wafer
Prior art date
Application number
TW093102258A
Other languages
English (en)
Other versions
TW200423338A (en
Inventor
Hirokazu Honda
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200423338A publication Critical patent/TW200423338A/zh
Application granted granted Critical
Publication of TWI243457B publication Critical patent/TWI243457B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

1243457 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種例如一球格式陣列（B G A )型式 半導體裝置，在其中一半導體晶片係透過覆晶技術結合 〜被由相同於一有機印刷線路板的方法所製造之底座 體，本發明也有關於一用於製造該底座基體的方法。 【先前技術】 一般而言，半導體晶片之底座基體，係透過藉由跟 於有機印刷電路板相同之覆晶技術結合所製造。底座基 是依照佈線層的數目而被形成，範圍從兩個或到十二個 或者依照目的而不同。 但是，底座基體之厚度大約爲0.5到 2.0 m，即使 大約十二個佈線層也是如此。因此，底座基體對於因爲 力或介於不同的材料之間的不同的熱膨脹所導致的壓力 係非常易損的，並且容易翹曲。 底座基體之外部尺寸，大大的依靠於將被置於底座 體之一半導體晶片之尺寸、外部終端之數目，以及外部 端之排列方式，例如一全格或周圍格的方式。舉例來說 因爲減輕重量與減少構造之需求，在當一個半導體晶片 大約17到20 mm□之情況下，底座基體之外部尺寸爲 到50 πιηιΠ並且其之厚度爲大約1.0到2.5 mm，晶片 電極墊之數目爲2000到3000個，並且有ι800到2000 外部終端（bumps)之排列方法，其需要被布置在底座基 之上，是爲全格。 之 到 基 用 體 有 外 基 終 ， 爲 4 5 之 個 體 1243457 首先，一習知半導體裝置將參考日本公開專利第2000-323624號與第14a與14b圖而被描述。 第14a圖爲一習知半導體裝置200之一平面圖，描述 例如日本公開專利第20 0 0- 3 2 3 624號在蓋子23 1被移除的 情況下，以及第1 4b圖爲第1 4a圖在蓋子23 1被附加的情 況下，沿著線E-Ef之一剖面圖式。在此半導體裝置200當 中，一半導體晶片220透過覆晶技術結合到一厚度大約爲 1 m m之底座基體 2 1 0，並且他們中間之間隙，係被塡滿 將被熟化的充塡樹脂2 4 0。 一加固物2 3 0係結合於底座基體2 1 0，以便圍繞該半導 體晶片220，並且蓋子231係固定在一半導體晶片220之 後側，並且以一傳導黏著劑243黏接到加固物23 0之終端 表面。另外，一空間247係在加固物2 3 0與半導體晶片220 之側面之間被形成。接著，參考第1 5 a圖到 1 5 g圖，一 用於製造習知半導體裝置200之方法，將被描述。 首先，該上述之底座基體210、該半導體晶片220、該 加固物2 3 0、該充塡樹脂 2 4 0、一環氧樹脂黏著劑2 4 2、 該導電黏著劑243，與該蓋子231係被置備，並且第15a 圖之一佈線板圖係被設於一屏幕印刷機或一分配器之工作 臺上（未顯示）。 接著，具有16到22 ppm熱膨脹係數之環氧樹脂黏著 劑242係藉由屏幕印刷機或分配器應用到該底座基體2 1 0 之一周邊部分。之後，該加固物2 3 0係被置於其上，且該 1243457 環氧樹脂黏者劑2 4 2係於預定溫度（大約丨〇 〇到1 6 0。C 的溫度）被熟化（第1 5 b圖）。 隨後’凸電極2 22係形成於半導體晶片22〇之墊片221 之上並且女衣丰導體基體210之陸地211係藉由覆晶安裝 器（未顯示）相互對齊。然後在低熔度合金，例如無鉛焊 料的情況下，在大約2 5 0。C左右的溫度被熔接（第1 5 C 圖）。 在其他的方法當中，如連接半導體晶片220之墊片221 與底座基體210之陸地211之方法中，尙有在連接表面分 別包含Au與A1，及Au與An，以及該墊片221與該陸地211 係藉由於加熱時應用超音波使其相互連接之方法。 在此情況當中，真實熟化該環氧樹脂黏著劑242以結 合該加固物230與該底座基體210是在一分離的步驟被實 行的。 接著，爲了確保底座基體210與該半導體晶片220之 黏著強度，在他們之間大約1 Ο Ο μπι之間隙係塡充以充塡 樹脂240，該樹脂具有大約32 ppm之熱膨脹係數以及流 動性，藉由毛細管狀的使用該分配器或其之類似物充塡 之。然後，該充塡樹脂2 4 0係於大約在1 〇 〇 ° C的溫度下 被熟化（第1 5 d圖）。 接著，該具有16到22ppm熱膨脹係數之導電黏著劑 係附在加固物2 3 0之端面之上，並且藉由塗層或一印刷方 法，附著在半導體晶片2 2 0之後側之上（第1 5 e圖）。隨 1243457 後’該蓋子2 3 1係與該加固物對齊並且實施一適當負載的 安置於其之上。並且在此狀態下，該導電黏著劑24 3在大 約1 5 〇到1 7 0 ° C之溫度被熟化（第1 5 f圖）。 在一爐或者一連續投料進入一帶式熔爐以熟化材料之 批次程序，係可應用於該熟化方法。最後，焊料凸塊2 1 3、 外部終端係藉由一普遍方法，與底座基體2 1 0之陸地2 1 2 結合（第1 5 g圖）。 一習知半導體裝置200當中，在一室溫並且立即地在 焊料凸塊2 1 3係結合於底座基體2 1 0之陸地2 1 2之後，舉 例來說如第16a圖所示，在半導體晶片220相對之底座基 體2 1 〇之一部分係被藉由將被以大約〗〇 〇 μηι之凸形於一 晶片安裝表面側之上而被推向一半導體晶片220。 第16a圖係大要的以圖表式的表示當半導體裝置2〇〇 在20 °C室溫之下，底座基體210之翹曲情形，而第16b 與16c圖係大要的表示當半導體裝置2〇〇分別在低溫_45 與高溫1 5 0。C之下，底座基體2丨〇之翹曲情形的槪要圖。 如第16a圖所示’該習知半導體裝置2〇〇於室溫20 °C之 下，晶片側已經有大約1 〇 〇 μ m之凸起之情況。 當該半導體裝置2 〇 〇從此狀態被冷卻到_ 4 5。C時，如第 1 6b圖所示，該翹曲量增加到丨8〇 μηι。當該溫度再度回升 到室溫時’並且該半導體裝置200再加熱至15〇cC，如圖 16c所示，翹曲量降低到大約5〇 μηι。 因此’在一習知半導體裝置200當中，若介於_45。〇之 1243457 低溫狀態與1 5 0 ° C之高溫狀態被重複幾百次到幾千次，接 合半導體晶片220之墊片221到底座基體221之陸地221 之凸電極222可能發生碎裂，並且在接合介面也同樣可能 發生脫落。 在焊料凸塊發生碎裂之理由以及在介於墊片與陸地之 連接介面之脫落能夠被推論如下。第i 7圖爲一凸電極2 2 2 之一附近地區之一放大槪要圖，用以解釋其理由。 以下參考第17圖敘述之。 平面方向之壓力係由於介於底座基體210與被充塡樹 脂240充塡至間隙而收縮之半導體晶片22〇之間的熱膨脹 係數不同所導致。然而，該充塡樹脂240之收縮帶來了一 個狀態，在該狀態之中，該凸電極2 2 2係被拉向半導體晶 片2 2 0 ’並且同時對半導體晶片220之表面施加以一垂直 方向之力。 若一溫度循環在此狀態之下被重複發生，包括有該半 導體晶片220之該底座基體210重複出現在一凸形狀與一 平面形狀之狀態，並且這樣繃緊的壓力與壓縮，係在具有 墊片221之凸電極222之連接部分或在具有陸地221之底 座基體2 1 0之連接部分發生。結果，能夠推斷出來一碎裂 217會發生在凸電極222，以及脫落218會發生在一接合 介面，因此其導致毀壞。 藉由前述之方式所製造之半導體裝置200當中，該具 有0.7 mm厚度之半導體晶片220之墊片221係透過凸電 1243457 極2 2 2連接到具有Ο . 5到2.0 m m厚度之樹脂底座 線電極2 1 1，並且藉由用於強化該連結部分之充穆 加以牢固。 除此之外，該具有〇. 5到1 .0 mm厚度之加固 黏合於該樹脂底座基體2 1 0，以便圍繞該半導體曰1 從而確保樹脂底座基體2 1 0之平坦與強度。 在此狀態之下，具有厚度0.5到1 .0 mm用於 導體晶片200之蓋子24 3係被設置，因而構成該 置 2 0 0。 如第16a圖所示在室溫之下發生在被前述元 之半導體裝置200之底座基體210之基體翹曲。 這個觀點是沿著第1 4 a圖之E - E ’線的一個截面 一直接的面對該半導體晶片220的部份係藉 一安裝表面側上突起之狀態之充塡樹脂2 4 0之收 朝向該半導體晶片220拉住。一直接黏合該加固 一部分’也同樣的被變形，變成輕微地凸起於該 表面側。換句話說，會發生兩階段變形。 若該充塡樹脂240之熱溫度係數被降到大約 ppm ’該直接面對半導體晶片22 0之部分係被拉 面的現象會被確實程度的壓抑。然而大幅度的降 體之翹曲量是困難的。爲了降低充塡樹脂240之 數’一大量之二氧化矽塡充物或其相似物係通常: 然而’其導致樹脂之黏度增加。 基體之佈 !樹脂240 物2 3 0係 3 片 220 ^ 保護該半 半導體裝 件所組成 圖。 由成爲在 縮，而被 物2 3 0之 晶片安裝 1 6 到 22 住成爲凸 低底座基 熱膨脹係 被混和。 -10- 1243457 結果，在底座基體2 1 0與該半導體晶片2 2 0相互面對 之一區域充塡樹脂240係發生空缺，並且從而容易發生脫 落現象。因此，將熱膨脹數降至3 2 p p m或更低是困難的。 即是，在充塡樹脂2 4 0之熱膨脹係數與其之黏性之間， 係有一交換關係，在其中諸如二氧化矽或氧化鋁之類的塡 充物僅需要大量混合，以便降低熱膨脹係數，但是大量混 和之塡充物導致更高的黏稠度。
日本公開專利第2 0 0 0-2 6 0 8 2 0號揭示一半導體裝置組 態’該組態係一半導體晶片係連接於一底座基體之一佈線 圖案的表面；一第一密封物（充塡樹脂）係於60到120 °C 的溫度注射進入一間隙之間並且隨後於140到70。(：的溫 度熟化；並且之後晶片之側面係被第二密封物密封（習用 之修邊材料）。
在此半導體裝置當中，該第一密封物係出現在介於晶 片與基體之間的間隙之中，並且第二密封物係在半導體晶 片之側面之上被形成爲修邊外型。 再者，日本公開專利第 2000-349203號揭示一半導體 裝置組態，該組態係一半導體晶片係透過一覆晶結合連接 於一插入物基體；一間隙介於該插入物基體與該半導體晶 片之間，並且藉由轉換模態，該前述之加固物之一相對部 分係整體地以樹脂充塡；並且一熱度散佈器（相同於該蓋 子）係在其上被設置。 在一習知半導體裝置當中，爲了預防用於焊料連接該 -11- 1243457 不同溫度係數之材料，諸如用一有機樹脂基體以及該半導 體晶片包含例如矽的凸塊毀壞，在介於該半導體晶片與底 座基體間之間隙，充塡以具有高溫度膨脹係數與高彈性係 數之充塡樹脂，從而降低肇因於它們之間不同之熱膨脹係 數所產生之壓力，是已經被發現了的。
但是，在不同材料之間具有極不同的熱膨脹係數與彈 性係數，在製程的終端，由於壓力的出現拉住半導體晶片 的一側，底座基體與半導體晶片透過充塡樹脂互相面對之 區域，成爲一翹曲的狀態。因此，翹曲量的增加導致一問 題，即是當半導體裝置係藉由焊料安裝於一電路板或其相 似物時，在一翹曲部分焊料連接容易發生失效。此外，至 於半導體裝置之本身，在具有小幅波動於5 °C到35 °C 範圍的室溫狀態下並不會有任何問題。然而，若像一低溫 與一高溫重複之溫度循環，將有一用於連接半導體晶片之 墊片與底座基體之陸地之焊料凸塊由於底座基體之翹曲產 生碎裂，並且在接合介面脫落之問題。 再者，舉例來說，即使在該第一密封物係出現在介於 晶片與基體之間的間隙當中並且該第二密封物係在一側面 之上以修邊型被形成的結構中，完全地預防該第一密封物 之收縮以及該基體直接面對該晶片是不可能的。 另外，至於在具有一大塡充物容量之密封樹脂係如同 充塡樹脂藉由轉換模態以充塡一介於插入物基體與一半導 體晶片間之間隙般的被注射，因爲該樹脂之高黏性，容易 在插入物基體與一半導體晶片間之間隙產生失效，從而導 -12- 1243457 致可靠度下降的問題，諸如碎裂與脫落的發生。 【發明內容】
本發明之目的之一係爲提供一包含一透過覆晶結合安 裝半導體晶片於底座基體之上之半導體裝置，在其中，在 密封之後的狀態，爲在底座基體之翹曲量係在不會影響一 安裝板材，例如一電路板之上之半導體裝置之焊料安裝的 範圍之內；在一個溫度循環測試當中，沒有碎裂發生導致 損壞，或是介於半導體晶片與該底座基體之間在焊料凸塊 及其類似有分離與其類似的情事；並且在底座基體當中 沒有發生碎裂及其類似的情事。
爲了達成以上目的，一根據本發明之半導體裝置包括： 一半導體晶片，係設置於一底座基體之上，該晶片與該底 座基體之間，係具有一間隙；一第一樹脂塡充介於該半導 體晶片與該底座基體之間之間隙；一圍繞該半導體晶片的 加固物；以及一第二樹脂塡充介於該半導體晶片與該加固 物間之一空間，以接觸該第一樹脂，該第一樹脂之熱膨脹 係數係不同於該第二樹脂。更加特別的是，包含在該半導 體裝置中的在一主表面之上設置有一複數之外部連接電極 (以下參考爲晶片電極）之半導體晶片，並且該底座基體 設置有電極（以下參考爲如同內部陸地電極）其係對應在 一第一表面之上之晶片電極。該半導體晶片係當允許該晶 片電極與該內部陸地電極互相面對面時，透過導電電極， 諸如焊料凸塊（以下參考爲導電構件·），藉由連接該晶片 -13- 1243457
電極與該對應內部陸地電極，而被安裝於底座基體之上。 再者，該半導體裝置包括該第一樹脂，充塡介於該半導體 晶片與該底座基體間之間隙，該繞該半導體晶片的加固物 圍，以及充塡介於該半導體晶片與該加固物間之空間以與 第一樹脂接觸的該第二樹脂，並且該第一樹脂之熱膨脹係 數係不同於該第二樹脂。該第一樹脂可包括，塡充介於該 半導體晶片與該底座基體間之間隙的一充塡部分，以及自 ^ +導體晶片區域延伸出的該修邊部分。該第—樹脂之熱 膨脹係數係最佳小於第一樹脂之熱膨脹係數。該加固物可 用跟第二樹脂一樣或存有一大於第二樹脂之熱膨脹係數之 第一黏著劑，而黏附於底座基體。
根據以此方式組態之半導體裝置，藉由選擇該第一樹 脂與該第二樹脂，以便該第二樹脂之熱膨脹係數係小於第 —樹脂之熱膨脹係數，其係可放鬆該肇因於溫度變換期間 與熱熟化之後，第一樹脂之收縮/膨脹壓力。相應地，即 ί吏胃T ?頁防在一充塡部分之失效發生並且壓制連接構件的 # ϋ與ί貝壞’使用一具有低黏性但具有一些微高的熱膨脹 ί系數：的材料做爲第一樹脂，在該底座基體之翹曲也能夠被 M ° Jtt外’即使在一低溫狀態與高溫狀態係相互重複的 ^度週期、測試之中，肇因於第一樹脂之收縮/膨脹之壓力， 係被減低至最小。 1 ’預防碎裂發生、諸如焊料凸塊等連接構件之分 Μ fe :¾ ’以及晶片電極與內部陸地電極之分離是可能 -14- 1243457 的。更佳爲’該第二樹脂之熱膨脹係數係小於底座基體之 熱膨脹係數。 〜用於製造一本發明之半導體裝置之方法包括下列步 Ί ·結合一加固物至一底座基體；連接一半導體晶片至一 底座基體；以一第一樹脂塡充一間隙並且熟化他；以一第 一樹脂塡充一介於半導體晶片與加固物間之空間並且熟化 他；裝上一個蓋子；並且連接焊料凸塊。在此方法當中， 至少一結合該加固物到該底座基體之步驟，係設爲一第一 步驟’以及連接該半導體晶片到該底座基體的步驟，係設 爲第二步驟。在此例中，該樹脂在結合該加固物到該底座 基體步驟之熟化時機，最佳地係在：連接該半導體晶片到 該底座基體之中、以第一樹脂塡充一間隙並且熟化他之 中、以及以第二樹脂塡充一空間並且熟化他之中，其係一 半熟化該樹脂之程序，並且所有的樹脂係同時的在一附加 該蓋子的步驟中在一熟化程序被完全的熟化。 根據本製造方法，由於該底座基體之強度能夠被增強， 在製造程序期間增進處理效能以及壓制在底座基體中的翹 曲係可能的。此外，由於該黏著劑與該樹脂係暫時性的在 各自的變成半熟化狀態的步驟中被熟化，並且接受最後完 全熟化之確實熟化，在製造之後，在一底座基體內壓抑翹 曲使之在最小係可能的。 再者，另一用於製造一本發明之半導體裝置之方法包 括下列步驟： -15- 1243457 結合一加固物至一底座基體；連接一半導體晶片至一底座 基體；以一第一樹脂塡充一間隙並且熟化他；裝上一個蓋 子；用一第二樹脂充塡一被該蓋子、半導體晶片之側面、 該加固物以及該底座基體所圍繞之空間，並且熟化該樹 脂；並且連接焊料凸塊。在此方法當中，該以第二樹脂塡 充該空間並且熟化該樹脂之步驟，係在裝上該蓋子的步驟 之後才施行。
根據此製造方法，由於該第二樹脂係在蓋子裝上以後 被注射及熟化，該空間能夠完全地塡充以第二樹脂，而沒 有在該蓋子的鄰接區域，產生任何的空隙，並且如此底座 基體之變形，能夠被壓制。 【實施方式】 本發明將在此與伴隨之說明用實施例而被描述。可供 選擇的實施例亦可實現本發明所教學之該些技巧，但是本 發明並不被限制於用於解釋目的的實施例當中。 (第一實施例）
如第la與lb圖所示，一第一實施例之半導體裝置1 包含： 一底座基體1〇; —半導體晶片20透過覆晶結合安裝於基 體10之第一表面之上；一第一樹脂40塡充介於基體10 以及晶片20間之一間隙；一框狀加固物30圍繞該晶片2〇 ; 一第一黏著劑4 2用於結合該加固物之第一終端表面與該 基體1 0 ; —蓋子3 1用於掩蓋該加固物3 〇與一被該加固 物3 0所圍繞的區域；一第二黏著劑4 3用於結合該蓋子3 1 -16- 1243457 與一晶片20之後側與對立於該加固物30之終端表面之一 第一終端表面；以及一第二樹脂4丨塡充於介於該加固物 3〇與該晶片20間之空間，以接觸第一樹脂4〇。該第一樹 脂4 0包含一充塡樹脂部分4 0 a塡充於介於晶片2 〇與該基 體1 〇間之間隙，以及一修邊部分4 0 b，從該晶片2 0與該 基體互相面對的區域延伸出。以下將做出詳細的敘述。
該晶片20包含一用於在一主要表面與外部連接之複數 晶片電極2 1。該基體1 0包括形成於對應到第一表面上之 晶片電極2 1的位置之內部陸地電極n，外部陸地電極j 2 係形成於對立於該第一表面的第二表面之上，一基體內線 路1 5用於互相連接該對應內部與外部之電極n與1 2， 以及例如焊料凸塊1 3結合於該外部陸地電極1 2。該焊料 凸塊1 3作爲半導體裝置1的外部終端。
該基體1 〇之內部陸地電極1 1以及該對應晶片1 〇之晶 片電極21係透過由導電材料所製造的凸塊電極22相互連 接的。該充塡部分4 0 a塡充介於該晶片2 0與該基體1 〇間 之一間隙，並會在該接觸部分釋放壓力。 該晶片2 0係安裝於基體1 〇之中央部位。該加固物3 〇 係以該第一黏著劑4 2結合於該基體1 〇之第一表面之一周 邊部分，以便圍繞該晶片2〇。在該半導體裝置1當中， 該加固物3 0減少在製程期間，肇因於溫度或機械性壓力 導致在基體10當中的翹曲，並且在此同時，強化該半導 體裝置1的強度。 -17- 1243457 該第二樹脂4 1充滿被基體1 0所圍繞的空間、該加固 物3 0之內壁、該晶片2 0與該蓋子3 1之側壁（或側面）， 以與修邊部分4 Ob接觸，並且所有之空間幾乎被消除。 更特別的是，該樹脂4 1之熱膨脹係數，其之線性膨脹 係數，係至少小於第一樹脂4 0之線性膨脹係數。
根據這樣的一個半導體裝置1，由於介於該晶片20與 該加固物3 0之空間，係充塡以熱膨脹係數至少小於該第 一樹脂40之第二樹脂41並且該第二樹脂41係被熟化， 因此在一高/低溫狀態，由於第一樹脂40之膨脹/收縮所 導致的基體1 〇之翹曲，係可被壓制。 注意在該基體10當中之翹曲更能夠藉由設定第二樹脂 之熱膨脹係數，使之小於第一黏著劑42之熱膨脹係數、 該第二黏著劑4 3之熱膨脹係數、該基體1 0之熱膨脹係數， 與其相似物之熱膨脹係數，而被降低。
這裡，表格1係顯示出被使用之樹脂，像是該第一樹 脂4 0，該第二樹脂4 1及其相似物之特性的範例。 表格1 每一個樹脂的特性 熱膨脹係數（p p Μ ) 彈性係數（GPa) 第一黏著劑 16-22 11-12 第一樹脂 30-32 9-10 第二樹脂 8-16 11-28 第二黏著劑 50-100 3-9 接著，參考第8 a到8h圖，一用於製造第一實施例之 -18- 1243457 半導體裝置1的方法，將依照步驟次序而被敘述。首先， 該底座基體10被置備。在該基體10之第一表面上，形成 於對應於將被安裝之晶片2 0之晶片電極2 1之位置的內部 陸地電極1 1，以及形成於對立於該第一表面之第二表面 之上的外部陸地電極1 2，係被置備。該對應於內部與外 部之陸地電極1 1與1 2，係透過基體內線路1 5而相互連 接（第8a圖）。
第二，該具有16到20ppm之熱膨脹係數與1 1到12GPa 之彈性係數之第一黏著劑42，係以一個一致於該框狀加 固物3 0之形狀的形狀，被應用到基體1 〇之周邊部分，其 係同樣的也在事前被置備。之後，該加固物3 0係與塗裝 以該第一黏著劑42的部分對齊，並且安裝於在該部分之 上，使得該第一終端表面係與該第一黏著劑42接觸，其 係在大約1 2 5 ° C的溫度左右在大約1 5分鐘被暫時性的熟 化（第8 b圖）。在此狀態中，該加固物3 0與底座基體1 0 結合，但該第一黏著劑42卻尙未完全就位。注意該第一 黏著劑42實質上地包含一選自例如由環氧化物、聚烯烴、 砂、氰酸酯、聚醯亞胺、聚原冰片稀樹脂的群所構成之材 料，並且其係藉由與一適當的無機塡充物混合來調整其之 熱膨脹係數以及彈性係數到一個期望的數値。該加固物3 0 之材料，可選自由銅、S U S (亞鐵鹽不銹鋼）、氧化鋁、 矽、氮化鋁，以及環氧樹脂群所構成之材料。 第三，該晶片2 0係透過覆晶結合連接於該基體。更特 -19- 1243457 別的是’在晶片2 0當中的凸電極2 2係結合於晶片電極2 1 之上，其係置放且安裝在內部陸地電極1 1之上，彳吏得該 凸電極2 2係與相對應的內部陸地電極1 1相接觸，並且加 熱至大約2 5 0 ° C，在例如氮氣環境中，將被接觸到基體j 〇 之內部陸地電極11(第8c圖）。
接著，該第一樹脂40係以一分配器或其相似物藉由一 滴下方法被注射進入晶片2 0與基體1 〇之間的間隙當中並 且塡滿他。之後該第一樹脂4 0在大約1 〇 〇。c的溫度用約 1 〇分鐘被暫時性的熟化（第8 d圖）。在這個狀態下，該第 一樹脂也還沒被完全設定。該第一樹脂40係被藉由調 整例如一環氧樹脂以便使其之熱膨脹係數設定在大約 32ppm並且其之彈性係數設定在大約9GPa。該第一樹脂4〇 具有該些特性，即其之流動性爲1 〇 〇 〇到 4 0 0 0 0厘泊 (CPS ) ’並且該第一樹脂40能夠被注射並塡滿晶片2〇與 基體1 0之間的間隙，使得該塡充部分4 〇 a能夠不會產生 任何空間般的被形成。 在此同時，該第一樹脂40不只在晶片20與基體10間 之間隙形成塡充部分4 0 a，同樣的該修邊部分4 0 b也從該 塡充部分4 0 a延伸到晶片2 0之圍繞區域。然而，該修邊 部分4 Ob並沒有到達該加固物3 〇，並且在此一時間點， Μ基體10之第一表面，係被暴露在修邊部分40b與該加 固物3 0之間。 隨後’該空間係被該加固物3 〇之內壁圍繞，該晶片2 〇 -20- 1243457 之側壁、該基體1 〇之第一表面與該修邊部分4 〇b係被塡 充以第二樹脂4 1，該第二樹脂4 1接著在大約1 5 0 ^ C的溫 度以3 0分鐘的時間暫時性的被熟化（第8 e圖）。在這個狀 態下，該第二樹脂4 1也還沒被完全設定。
一用於該第二樹脂4 1之環氧樹脂之熱膨脹係數係小於 該第一樹脂40之熱膨脹係數，例如，一具有8到1 6 ppm 之熱膨脹係數與具有1 1到 28 GPa彈性係數之環氧樹脂 係可被使用。若一第二樹脂4 1之熱膨脹係數能夠被設定 小於基體1 0之熱膨脹係數係爲最佳。當作一種塡充方法， 一注射方法、模式轉換、液體樹脂滴下或其他類似者，也 可以被使用。
接著’該第二黏著劑43係被應用到該晶片20之背面 上，與該加固物30之第二終端表面之上（第8f圖）。之後， 該蓋子3 1係被安裝以覆蓋被加固物3 〇所圍繞的全部區 域。一適當的負載被應用到該蓋子31之上，並且整體裝 置之溫度緩慢的被增加到大約1 7 5。C的溫度。再者維持 於大約175 °C的溫度，約60分鐘，從而施行真實熟化（第 8g圖）。如此，所有之第一樹脂40、第二樹脂41、第一黏 著劑4 1與第二黏著劑43係完全地被熟化，並且該蓋子3 ! 被完全地結合。注意到例如具有大約5 〇到i 00 ppm之熱 膨脹係數之環氧樹脂也能夠被使用到第二黏著劑4 3。 另外’其最佳係混和一適當數量之銀或銅粉，當作用 於第二黏著劑43之無機塡充料，以改善二黏著劑43之熱 -21- 1243457 傳導性。最後’爲外部終端之焊料凸塊1 3，係藉由一通 用之方法，結合於基體1 0之外部陸地電極1 2，從而完成 該半導體裝置1(第8h圖）。
注意到用於第一樹脂4 0之所有的主要成分、或第二樹 脂4 1、第一黏著劑4 2及第二黏著劑4 3，舉例來說，該相 同的環氧樹脂，都可以被使用。對於每一個樹脂都可以根 據該樹脂所需求的特性，而將其調整爲最理想的特性，諸 如一熱膨脹係數，可藉由改變一加入該主要成分樹脂之無 機塡充料而改變。 (第二實施例） 接著，第二實施例將伴隨著第2圖被描述。注意到用 於製造第二實施例之一半導體裝置1 a之方法，係相似於 第一實施例之用於製造半導體裝置1的方法。該半導體裝 置1 a的架構係幾乎相同於半導體裝置1的架構。
介於半導體裝置1 a與半導體裝置1之間的不同，係在 於相同於第二樹脂4 1之一樹脂係被當作一第一黏著劑42a 用於結合該加固物3 0到該基體1 0。 根據本半導體裝置1 a，藉由使用該相似於第二樹脂4 1 具有大約8到16 ppm熱膨脹係數與大約11到GPa之彈 性係數，用於第一黏著劑42a且用於結合該加固物之一樹 脂，該直接面對晶片20之該基體1 0之一部份內之收縮’ 能夠被更降低，並且因此可壓制基體1 〇當中的翹曲。 (第三實施例） -22- 1243457
接著，第三實施例將伴隨著第3 a到3 c圖被描述。參 考第3a到3c圖，第三實施例之一半導體裝置1^包含· 一底座基體1 〇 ; —半導體晶片2 0透過覆晶結合安裝於 基體10之第一表面之上；一第一樹脂40塡充介於基體10 以及晶片20間之一間隙；一框狀加固物32圍繞該晶片20 ; 一第一黏著劑42用於結合該加固物30之第一終端表面與 該基體1〇; —蓋子31用於掩蓋該加固物32與一被該加 固物3 2所圍繞的區域；一第二黏著劑4 3用於結合該蓋子 3 1與一晶片2 0之後側與對立於該加固物3 2之終端表面 之一第二終端表面；以及一第二樹脂4 1塡充於介於被該 該加固物32所圍繞之空間，晶片20之一側面與基體10 並接觸第一樹脂40。該第一樹脂40包含一充塡樹脂部分 40a塡充於介於晶片20與該基體10間之間隙，以及一修 邊部分40b從該晶片20與該基體10互相面對的區域延伸 出。該第三實施例之半導體裝置1 b的架構係幾乎相同於 半導體裝置1的架構。介於該半導體裝置lb與該半導體 裝置1之間的差異係爲，崎嶇係出現在介於該加固物32 之第一終端表面與該基體1 0之間隙當中。具體地，該半 導體裝置1之加固物3 0之全部的第一終端表面係平面的， 當該加固物3 2之第一終端表面被處理過時，具有螺旋或 格形之溝，或在一形狀之中爲凸面部分5 0與凹面部分係 交替地被形成。在此例中溝槽之深度或凹面部分之深度， 能夠被隨場合而設定，但最佳係爲設定在大約50到 200 -23- 1243457 从Π1，其係近乎於介於該晶片2 0與該基體1 〇之間的間隙。 該加固物3 2之材料，可選自由銅、S U S (亞鐵鹽不f秀 鋼）、氧化鋁、矽、氮化鋁，以及環氧樹脂群所構成之材 料。該加固物3 2係藉由使用第一黏著劑4 2塡充在第一終 端表面中之凹面部分，以結合於基體1 〇。注意同樣的在 本例中，該第一終端表面之凹面部分，也可塡充跟第二樹 脂4 1相同之樹脂，以取代該第一黏著劑42。
根據該半導體裝置1 b之結構，其在室溫與溫度循環之 操作特性，在基體1 0當中之翹曲，係在靠近加固物3 2之 處首先被壓制，其係藉由使介於該基體1 0與加固物3 2以 及對於該晶片2 0與該基體1 0的結合狀態趨向接近而達成 的。
再者，該第一樹脂4〇塡充於介於晶片20與基體10當 中之間隙，對其該晶片係已經被連結，且隨後該第一樹脂 被熟化。另外，該第二樹脂4 1塡充於環繞於該晶片2 0之 空間’使得該第二樹脂4 1幾乎佔據所有的表面，並且隨 後該第二樹脂4 1被熟化。上下起伏運動係藉由將第二樹 脂4 1塡充進介於晶片2 〇之側壁與該加固物3 2之內壁間 之空間’而被壓制。該加固物3 2能夠被諸如矽或銅等材 料製作’之後連接電極係設置在底座基體1 〇之區域中， 且其之第一終端表面之凸面部分5 0係被接觸，並且該第 一終端表面之凸面部分5 0係被藉由使用助熔劑而金屬化 與活化’並藉由焊料與連接電極連接。在此例中，由於該 -24- 1243457 介於基體1 〇與加固物3 2間之結合狀態，能夠被設定相似 於晶片2 0與基體1 〇之間之結合狀態，所以可以壓制肇因 於收縮所造成之基體1 〇當中的翹曲。此外，該範例已經 描述，在加固物3 2之第一終端表面爲粗糙的形狀。然而， 低熔度金屬構件’諸如變成間隙構件之焊料凸塊’可排置 在底座基體1 〇接觸該加固物3 2之區域，以形成一粗糙表 面。
(第四實施例） 接著，第四實施例將伴隨著第4圖被描述。參考第四 圖，第四實施例之一半導體裝置1 C係分別不同於第一到 第三實施例之半導體裝置丨、ia和lb，因爲其只有在 加固物3 0之開口形狀，爲反相錐形。而其他之結構，相 似於半導體裝置1、la與lb之結構。
在該半導體裝置lc當中，由於該加固物33之一簷 (e a v e )部上係塗布以第一樹脂4 1 ’因此具有預防修邊部 分4〇b之變形以及第二樹脂41朝向一蓋子31之功效。注 意到用於製造第四實施例之半導體裝置1 c的方法，類似 於製造第一到第三實施例之每個半導體裝置的方法，並且 相同之處的描述將被省略。 (第五實施例） 接著，第五實施例將伴隨著第5 a到5 c圖被描述。參 考第5 a到5 c圖，第五實施例之一半導體裝置1 b係包含·· 一底座基體1 〇 ; —半導體晶片透過覆晶結合安裝於基 -25- 1243457
體10之第一表面之上；一第一樹脂40塡充介於基體10 以及晶片2 0間之一間隙；一框狀加固物3 4圍繞該晶片2 〇 ; 一第一黏著劑4 2用於結合該加固物3 4之第一終端表面與 該基體1〇; —蓋子31用於掩蓋該加固物34與一被該加 固物3 4所圍繞的區域；一第二黏著劑4 3用於結合該蓋子 3 1與一晶片2 0之後側與對立於該加固物3 4之終端表面 之一第二終端表面；以及一第二樹脂4 1塡充於介於被該 該加固物34所圍繞之空間，晶片20之一側面與基體j 〇 接觸第一樹脂40。該第一樹脂4〇包含一充塡樹脂部分40a 塡充於介於晶片20與該基體1 〇間之間隙，以及一修邊部 分40b從該晶片20與該基體10互相面對的區域延伸出。 第五實施例之半導體裝置1 d之結構，係幾乎相同於半導 體裝置1之結構。該不同處係在於，一凹面部分3 4 a係被 形成於該加固物3 4的四個角的每一個的第一終端表面 側，並且該些凹面部分係被塡充以第二樹脂4 1。一矩形 的半導體裝置容易被其本身在對角方向的膨脹/收縮所影 響’因爲其在對角線方向之長度係最長的。根據該半導體 裝置1 d，該前述結構，具有壓制肇因於膨脹/收縮的功效。 在本實施例中的半導體裝置1 d中，像是加固物34的 材料’最佳係使用熱膨脹係數係接近於基體1 〇之熱膨脹 係數者，諸如鋁、銅或亞鐵鹽不銹鋼等材料。該第一黏著 劑4 2可使用於結合該基體丨〇到加固物3 4的其他部分勝 於該凹面部分34 a，例如該加固物3 4之側中心處，但是 >26- 1243457 更佳係使用跟第二樹脂4 1 一樣的樹脂。該凹面部分34a 設置於角落係被塡充以第二樹脂4 i。根據第五實施例之 結構之一有效的特徵，係爲基體i 〇與加固物3 4之熱膨脹 係數，係幾乎互相相配的，並且在同一時間，該凹面部分 34a被塡充以第二樹脂41，從而壓制在基體1〇當中的翹 曲。 此外’在基體1 0直接面對該晶片2 0之翹曲部分，係 被藉由第一樹脂40與第二樹脂41而壓制。 接著’ 一用於製造本實施例之半導體裝置1 d的方法將 被描述。由於用於製造半導體裝置Id的第一方法係相同 於用於製造第一實施例之半導體裝置1者，故僅大要的描 述不同點。第一個不同點係在於，一加固物之第一終端表 面的形狀。該加固物34在每一個角落的終端表面之上具 有加工過的凹面部分34a。正相反，該加固物30之第一 終端表面爲平坦的。第二個不同點在於，有關於加固物3 4 之使用，該第一黏著劑4 2或該第二樹脂4 1係以能夠一致 於加固物3 4之形狀而被使用在基體1 0之上，該第二樹脂 41係疊置應用於對應於該凹面部分34a之上，並且該加 固物3 4係以能夠一致於加固物3 4之形狀之塗有第一黏著 劑42或第二樹脂41之部分對齊，並且在其之上被安置， 使得該第一終端表面係與第一黏著劑42或是第二樹脂4 1 接觸。 其他部分之製造方法，也可藉由類似於第一實施例之 -27- 1243457 半導體裝置1之製造方法。 接著，用於製造該半導體裝置Id的第二方法，將參考 第9 a到9 i圖被描述。 首先，先置備該加固物34(未顯示於第9a圖）與該基 體10。在該基體的第一表面之上，該內部陸地電極11 係被形成於對應於將被安裝之晶片20之晶片電極2 1的位 置。該外部陸地電極1 2係被形成於對立於該第一表面之 第二表面之上。
該對應於內部與外部之陸地電極1 1與1 2，係透過基體 內線路1 5而相互連接（第9a圖）。
接著，該具有16到20PPm之熱膨脹係數與1 1到12GPa 之彈性係數之第一黏著劑42，係以一個一致於該已置備 之加固物3 4之形狀的形狀，被應用到基體1 0之周邊部分。 之後，該加固物34係與塗裝以該第一黏著劑42的部分對 齊，並且安裝於在該部分之上，使得該第一終端表面係與 該第一黏著劑4 2接觸，其係在大約1 2 5 ° C的溫度左右在 大約1 5分鐘被暫時性的熟化（第9b圖）。在此狀態中， 該加固物34與底座基體1 0結合，但該第一黏著劑42卻 尙未完全定型。注意該第一黏著劑42實質上地包含一選 自例如由環氧化物、聚烯烴、矽、氰酸酯、聚醯亞胺、聚 原冰片稀樹脂群所構成之材料，並且其係藉由與一適當的 無機塡充物混合來調整其之熱膨脹係數以及彈性係數到一 個期望的數値。該加固物3 4之材料，係最佳選自於含有 -28- 1243457 銅、s u s (亞鐵鹽不銹鋼），以及鋁等群之材料，其之熱 膨脹係數係近似於基體〗〇之熱膨脹係數。 接著’在該晶片2 〇當中的凸電極2 2係結合於晶片電 極2 1之上’其係置放且安裝在內部陸地電極n之上，使 得該凸電極2 2係與相對應的內部陸地電極u相接觸，並 且加熱至大約2 5 0 ° C的溫度，在例如氮氣環境中，如此 接觸該晶片2 0與基體丨〇之內部陸地電極n (第9 c圖）。
接著’被以分配器或其他相似物依照滴下方法注射之 第一樹脂4 0，被充塡介於晶片2 0與基體1 0間之間隙， 並且接著在約1 〇 〇 ° C的溫度以丨〇分鐘左右被暫時性的熟 化（第9 d圖）。在這個狀態下，該第一樹脂4 〇也還沒被 完全設定。
注意到該第一樹脂40係藉由調整例如環氧樹脂而具有大 約32 ppm之熱膨脹係數與大約9 GPa之彈性係數而被置 備。該第一樹脂4 0具有該些特性，即其之流動性爲1 0 0 0到 40000厘泊（CPS)，並且該第一樹脂40能夠被注射並塡 滿晶片20與基體1 0之間的間隙，且在充塡前後不會產生 任何多餘空間。在此同時，該第一樹脂40不只在晶片20 與基體1 0間之間隙形成塡充部分4 0 a，同樣的該修邊部 分4 0b也從該塡充部分40a延伸到晶片20之圍繞區域。 然而，該修邊部分4 0 b並沒有到達該加固物3 4，並且在 此一程序步驟點，該基體1 〇之第一表面，係被暴露在修 邊部分40b與該加固物34之間。 -29- 1243457 接著’在第二黏著劑4 3被應用到晶片2 〇之後側與加 固物3 4之第二終端表面之上之後（第9 e圖），該蓋子3 j 被安裝於第二黏著劑4 3之上，以便覆蓋被加固物3 4所圍 繞的全部區域。該第二黏著劑43接著被加熱到約1 50 °C 的溫度持續約3 0分鐘，並且從而暫時性的被熟化以在那 裡結合蓋子31(第9f與9g圖）。注意到例如具有大約5〇 到1 〇〇 ppm之熱膨脹係數之環氧樹脂也能夠被使用到第二 黏著劑43。在此例中，其最佳係混和一適當數量之銀或 銅粉’當作無機塡充料，以改善二黏著劑4 3之熱傳導性。 接者’一加熱增壓噴嘴6 0係與形成在加固物3 4角落 之兩個凹面部分3 4 a接觸，對其該蓋子3 1係已被連結， 並且桌一樹g曰4 1係被注射以塡充被晶片2 〇之側面所圍 繞之空間、該加固物34之內壁、該蓋子31、該基體1〇 與修邊部分40b (第9h與9i圖）。注意到相同於用於注射 該第二樹脂4 1以塡充該空間之方法，一使用模式轉換的 噴射方法，也能夠被使用。 接者’在整個裝置緩慢的加熱到大約1 7 5。C的溫度之 後’維持該大約1 75。(：的溫度之狀態以6〇分鐘的時間， 以便讓所有的第一樹脂4 0、第二樹脂4 1、第一黏著劑4 2 以及第一黏者劑4 3被完全熟化。最後，例如成爲外部終 端之焊料凸塊1 3 ’係藉由一通用之方法，結合於基體i 〇 之外部陸地電極1 2，從而完成該半導體裝置丨d (第5 a到5 c 圖）。 -30- 1243457 (第六實施例） 接者’第六貫施例將伴隨著第6圖被描述。本實施例 之一半導體裝置le係不同於第一實施例之半導體裝置l5 其差別在於該加固物3 0係被用有機材料樹脂所製造的加 固物35所取代。其他部分之結構係相同於該半導體裝置 1之其他結構。除了該用樹脂製造的加固物3 5係在事先 藉由例如模態轉換被置備外，其餘用於製造本實施例之半 導體裝置1 e之方法步驟，係相同於第一實施例之用於製 造半導體裝置1之該些方法，如10&到1〇g所示，並且相 關之敘述’將因而被省略。爲了槪要解釋，首先，該第一 黏者劑42被應用到該基體1〇之上，並且該樹脂加固物35 被安裝在其上以暫時性的熟化該第一黏著劑42。接著， 該晶片2 0透過覆晶結合連接於該內部陸地電極n，並且 介於該晶片2 0與該基體丨〇間之間隙，係被塡充以第一樹 脂4 〇，該樹脂隨後暫時性的被熟化。接著，一第二樹脂4 j 被注射進入介於該加固物3 5與該晶片2 0之間的空間。其 後’該第二黏著劑4 3係被應用到半導體晶片2 〇之後側上 以及該加固物3 5之第二終端表面之上，該蓋子3 1係安裝 其上以實行充分熟化，並且所有的第一黏著劑42、第〜 樹脂4 0、第二樹脂4 1與第二黏著劑4 3係被完全地熟化。 如此’該半導體裝置le係被完成。 注意到如同用於製造本實施例之半導體裝置1 e的其他 方法’一該基體1 0係被替代爲一轉換密封模式並且該樹 -31- 1243457 脂加固物3 5係集成形成於基體1 〇之上的方法，也可被使 用。 藉由此方法，如同第1 〇b圖所示的形狀能夠被瞭解， 並且隨後之程序能夠被實施，其係相同於第一實施例之製 造方法。根據此方法，在製程中節省工作是可能的。 (第七實施例）
接著，第七實施例將伴隨著第7圖被描述。本實施例 之一半導體裝置If係不同於第一實施例之半導體裝置1， 其差別在於該加固物3 0係被用有機材料樹脂所製造並且 具有一反錐形開口的加固物3 6所取代。其他部分之結構 係相似於該半導體裝置1之其他結構。 根據本實施例之半導體裝置1 f，該加固物3 6以屋簷 (eaves)的方式，延續該第二樹脂41。 本結構提供一壓制修邊部分4 Ob變形以及第二樹脂4 1 朝向一蓋子3 1之功效。
用於製造本實施例之半導體裝置1 f之方法，係相同於 第六實施例之用於製造半導體裝置le之該些方法。 如上所述，根據本發明，一半導體晶片係透過覆晶結 合，連結於一底座基體，一介於基體與晶片之間的間隙係 塡充以第一樹脂，並且一加固物係貼附於該基體，以便圍 繞該晶片以充作一蓋子的支持。 在此狀態之中，該被底座基體圍繞的空間、該半導體 晶片之側壁、該加固物與該蓋子係塡充以熱膨脹係數小於 -32- 1243457 第一樹脂之第二樹脂，並且所有之樹脂係被熟化。
於是’該第二樹脂壓制由於第一樹脂之膨脹/收縮所引 起之底座基體之上下起伏的活動，並且如此係可以預防晶 片電極從內部陸地電極脫離之發生，以及肇因於溫度循環 造成之焊料凸塊碎裂之發生。再者，由於該底座基體在初 始的製造階段之強度能夠被增強，在製造程序期間增進管 理效能以及壓制在底座基體中的翹曲係可能的。更進一步 的，藉由在分別的步驟中，暫時性的熟化該黏著劑與該樹 脂，並且在最後一道完全熟化該黏著劑與該樹脂，在製造 之後限制變形在一最小的程度係可能的。
特別地，舉例來說，第12a到12e圖大要地顯示本發 明之第一到第四實施例之個別之半導體裝置之底座基體的 翹曲狀態。注意到，用於比較，一習知半導體裝置之底座 基體之一翹曲狀態係示於第1 2 f圖。在第1 2 a到1 2 f圖.當 中，虛線大要地顯示該底座基體的翹曲狀態。從第1 2 a到 1 2 e圖亦可瞭解，本發明之個別實施例之半導體裝置之底 座基體之翹曲量之最大値Wa5 Wb，Wc，Wd與 We係全部 充分地小於習知半導體裝置之底座基體的翹曲量之最大値 Wf。 第1 3圖爲一圖表，顯示當樣本溫度被改變時，該半導 體裝置之底座基體之翹曲量之實際量測的結果，關於本發 明之第一實施例之該半導體裝置之該樣本（半導體晶片尺 寸：17.3 mm X 17.3mm，底座基體厚度：約 1.0 mm，以及 -33- 1243457 底座基體尺寸：5〇mmx5〇mm)。注意到第13圖同樣顯 如同一比較性的範例，該習知結構之半導體裝置之底 體的翹曲量（該半導體晶片尺寸，該底座基體厚度以 底座基體尺寸係相同於上述範例）。在第13圖中也同 被瞭解到，在一溫度循環測試當中，本發明之半導體 之底座基體之翹曲，係小於習知半導體裝置者。 再者，藉由使用如同於第二實施例之用於第一黏 之第二樹脂相同的樹脂，由第一樹脂之膨脹/收縮所 之底座基體之上下起伏運動更可被壓制。 如此係可以更有效的預防晶片電極脫離之發生以 部陸地電極脫離之發生，以及肇因於溫度循環造成之 凸塊碎裂之發生。 此外，如同於第五實施例，藉由塡充該形成於該 物之第一終端表面之四個角落之上的凹面部分以熱膨 數小於第一樹脂用以該第二樹脂如同用於結合該加固 該底座基體之黏著劑之一部分的第二樹脂，該在對角 向的膨脹/收縮影響最大的矩形半導體裝置之對角方 度之翹曲更可被壓制。 如此係可以更有效的預防晶片電極脫離之發生以 部陸地電極脫離之發生，以及肇因於溫度循環造成之 凸塊碎裂之發生。 此外，根據第五實施例之第二製造方法，該第二 係在該蓋子3 1裝上後才被注射以及熟化。 不 ， 座基 及該 樣的 裝置 著劑 造成
及內 焊料 加固 脹係 物到 向長 及內 焊料 樹脂
-34- 1243457 隨後’該被底座基體所圍繞的空間、該加固物、該半 導體晶片之側壁、該蓋子，以及該修邊部分能夠被完全的 塡充以第二樹脂，不會在蓋子31與第二樹脂41之間產生 任何空的空間4 7 ’並且壓制底座基體1 〇之變形係可能的。
注意到在第一、第二、第三、第四、第六與第七實施 例的每一個圖示中’該空的空間4 7爲了淸晰之故，被以 誇張的形式顯示。 在實務上該空的空間4 7是非常小 的，所以該第二樹脂4 1可以在每個實施例當中部分地接 觸到該蓋子3 1。 非常顯然的’本發明並不受限於上述的實施例以及 描述，然而可在不背離本發明之專利申請範圍及其裝置及 以下所列之方法的範圍與精神之下，做出修改或改變：
AA.用於製造一半導體裝置之第一方法包括以下步驟： 結合一加固物至一底座基體；連接一半導體晶片至一底座 基體；以一第一樹脂塡充一間隙並且熟化該第一樹脂；塡 充一被該加固物所圍繞的空間、該底座基體以及該半導體 晶片，以一第二樹脂並且熟化該第二樹脂；裝上一個蓋子； 並且連接焊料凸塊到該底座基體，其中至少用於結合該加 固物到該底座基體之步驟係設定爲第一步驟，並且該用於 連接該半導體晶片到該底座基體之步驟係設定爲第二步 驟。 B B ·在A A所描述的方法當中，用於結合該加固物與 該底座基體之方法包括以下步驟： -35- 1243457 應用一第一黏著劑到該底座基體之上；並且在該加固 物被安裝在該第一黏著劑之後，半熟化該第一黏著劑，塡 充該間隙以第一樹脂並且熟化該第一樹脂之步驟包含下列 步驟： 一第一樹脂塡充介於該半導體晶片與該底座基體之間之 間隙；以及半熟化該第一樹脂， 以該第二樹脂塡充該空間並且熟化該第二樹脂之步驟包含 下列步驟： &該第二樹脂塡充該空間；以及半熟化該第二樹脂，並且 _ ±該蓋子之步驟包括下列步驟；應用該第二黏著劑在該 半導體晶片之後側之上，以及該加固物之第二終端表面之 上；安裝該蓋子在第二黏著劑之上；並且熟化該第二黏著 劑；其中在熟化該第二黏著劑之步驟當中、該第一黏著劑、 該第二黏著劑、該第一樹脂以及該第二樹脂係一道地被完 全熟化。 CC·用於製造一半導體裝置之第二方法包括以下步驟： 結合一加固物至一底座基體；連接一半導體晶片至一底座 基體，以一第一樹脂塡充一間隙並且熟化該第一樹脂；塡 充一被該加固物所圍繞的空間、該底座基體以及該半導體 晶片以一第二樹脂並且熟化該第二樹脂；裝上一個蓋子； 以及連接焊料凸塊’其中該以第二樹脂填充該空間並且熟 化該第二樹脂之步驟’係在裝上該蓋子的步驟之後才被施 行。 -36- 1243457 【圖式簡單說明】 伴隨著與附圖結合之詳細描述，本發明之上述及其他物 件之優點與特徵，將會變的非常明顯，在其中： 第la圖係本發明之第一實施例之一半導體裝置在一蓋 子被移除的狀態之中之一平面圖； 第1 b圖係第一實施例之蓋子係附著於該半導體裝置之 狀態下，沿著第la圖之Α1-ΑΓ線之一截面圖；
第2圖係本發明之第二實施例之一半導體裝置之一截面 圖，同等於第一實施例之第lb圖； 第3a圖係本發明之第三實施例之一半導體裝置在一蓋 子被移除的狀態之中之一平面圖； 第3b圖係第三實施例之蓋子係附著於該半導體裝置之 狀態下，沿著第3a圖之A2-A2線之一截面圖； 第3c圖係於第3b圖中，具有一加固物之一底座基體之 一結合部分之部分放大的截面圖；
第4圖係本發明之第四實施例之一半導體裝置之一截面 圖，同等於第一實施例之第lb圖； 第5a圖係本發明之第5實施例之一半導體裝置在一蓋 子被移除的狀態之中之一平面圖； 第5b圖係第五實施例之蓋子係附著於該半導體裝置之 狀態下，沿著第5a圖之B-B’線之一部分截面圖； 第5 c圖係第五實施例之蓋子係附著於該半導體裝置之 狀態下，沿著第5a圖之C-C’線之一截面圖； -37- 1243457 第6圖係本發明之第六實施例之一半導體裝置之一截面 圖’同等於第一實施例之第lb圖； 第7圖係本發明之第7實施例之一半導體裝置之一截面 圖，同等於第一實施例之第lb圖； 第8 a到8 h圖係沿著第1 a圖的a 1 - A 1，線之用於分別步 驟之截面圖，用於解說用於製造第一實施例之半導體裝置 的方法；
第9 a到9 i圖係用於解說用於製造第5實施例之半導體 裝置的方法之圖式，其中第9a到9f圖係沿著第5a圖之 A2-A2’線’用於個別步驟之截面圖，第9g圖係沿著第5a 圖之C-C’線之截面圖，第9h圖係一平面圖，顯示用於一 加熱增壓噴嘴，使得接觸形成在加固物之角落之兩個溝槽 部’且其之蓋子係連接，並且第9i圖係沿著第9h圖之D-D ’線之一截面圖； 第l〇a到10g圖係沿著第la圖的Α1-ΑΓ線之用於分別
步驟之截面圖’用於解說用於製造第6實施例之半導體裝 置的方法； 第1 1 a到1 1 g圖係沿著第1 a圖的A 1-A 1，線之用於分別 步驟之截面圖，用於解說用於製造第7實施例之半導體裝 置的方法； 第1 2a到1 2e圖係槪要性地顯示本發明之每一個實施例 之半導體裝置中的一底座基體的翹曲的狀態之圖式； 第1 2f圖係槪要性的顯示用於比較之習知半導體裝置之 -38- 1243457 底座基體之翹曲狀態的一個圖式； 第1 3圖係一圖表，顯示當半導體裝置的溫度改變時， 本發明之半導體裝置之底座基體之翹曲量之真實量測之結 果； 第1 4a圖係一習知半導體裝置在蓋子係移除掉的狀態之 下的一個平面圖。 第1 4b圖係蓋子係附著於該習知半導體裝置之狀態下， 沿著第1 4 a圖之E - E ’線之一截面圖；
第l5a到l5g圖係沿著第14a圖的E_E，線之用於分別步 驟之截面圖’用於解說用於製造習知半導體裝置的方法； 第1 6 a到1 6 c每一個係槪要的顯示在一溫度循環測試當 中，習知半導體裝置之翹曲狀態之圖式；以及 第1 7圖係沿著習知半導體裝置之凸電極之一放大的截 面圖。 【主要部份之代表符號說明】
1 …半導體裝置 ia…半導體裝置 lb…半導體裝置 lc…半導體裝置 le…半導體裝置 lf…半導體裝置 1 1…外部電極 12…外部電極 …焊料凸塊 -39- 1243457 15 … 基體內線路 2 0 … 晶片 2 1 … 內部陸地電極 2 2 … 凸電極 3 0 … 加固物 3 1 … 蓋子 34 … 框狀加固物 3 4a … 凹面部分 3 6 … 加固物 40 … 第一樹脂 40a-40b …充塡部分 4 1 … 第二樹脂 42,45 …第一黏著劑 4 2a … 第一黏著劑 4 3 … 第二黏著劑 4 7 … 空的空間 50 … 凸面部分 6 0 … 加熱增壓噴嘴 200 … 半導體裝置 210 … 底座基體 211 … 陸地 2 1 3 … 焊料凸塊 220…半導體晶片 1243457 22 1 … 墊片 222 … 凸電極 2 3 0 … 加固物 23 1 … 芸子 rm. J 240 … 充塡樹脂 242 … 環氧樹脂黏著劑242 243 … 傳導黏著劑 Wa-Wf …最大値
-41-

Claims (1)

  1. 轉457 第931〇2258號「抑制翹曲之半導體裝置」專利案 (2005年8月26日修正） 拾、申請專利範圍： 1. 一種半導體裝置，包括： 一安裝於一底座基體上之一半導體晶片；一第一樹脂塡 充介於該半導體晶片與該底座基體之間之一間隙；一加 固物圍繞該半導體晶片；以及
    一第二樹脂塡充介於該半導體晶片與該加固物間之一空 間’以接觸該第一樹脂，該第一樹脂之熱膨脹係數係不 同於該第二樹脂。 2 ·如申請專利範圍第1項之半導體裝置，其中該第二樹脂 之熱膨脹係數係小於第一樹脂之熱膨脹係數。 3 ·如申請專利範圍第2項之半導體裝置，其中該加固物係 以一相同於該第二樹脂之一樹脂黏附於該底座基體。
    4·如申請專利範圍第1項之半導體裝置，其中該第一樹脂 包括一充塡部分，塡充介於該半導體晶片與該底座基體 間之間隙’並且一修邊部分自該半導體晶片之區域延伸 出。 5 ·如申請專利範圍第1項之半導體裝置，其中該加固物係 以熱膨脹係數大於該第二樹脂之第一黏著劑黏附於該底 座基體。 6 ·如申請專利範圍第4項之半導體裝置，其中該第二樹脂 係接觸該加固物之內壁、該充塡部分、該底座基體與該 半導體晶片之每一個側面。 124^7- …::] I - ... \ 7. —種半導體裝置，包括： 一安裝於一底座基體上之一半導體晶片；一第一樹脂塡 充介於該半導體晶片與該底座基體之間之一間隙；一圍 繞該半導體晶片的加固物；一第二樹脂塡充介於該半導 體晶片與該加固物間之一空間，以接觸該第一樹脂，該 第一樹脂之熱膨脹係數係不同於該第二樹脂；以及 一蓋子用於掩蓋該加固物以及該半導體晶片，其中該蓋
    子以第二樹脂結合於該加固物以及該半導體晶片之一後 側。 8 ·如申請專利範圍第7項之半導體裝置，其中該第二樹脂 係與該蓋子之內壁接觸。 9 ·如申請專利範圍第i項之半導體裝置，其中該第二樹脂 之一彈性係數係大於該第一樹脂之一彈性係數。 10·如申請專利範圍第2項之半導體裝置，其中該力卩固物 具有面對該底座基體之複數之凹面部分。
    1 1 ·如申請專利範圍第1 〇項之半導體裝置，其中該加固物 之一刨形係爲矩形，並且該凹面部分係被形成於該加固 物的每一個角落之上。 12.如申請專利範圍第項之半導體裝置，其中每一個凹 面部分係被塡充以跟第二樹脂一樣之一樹脂。 1 3 ·如申請專利範圍第2項之半導體裝置，其中該加固物 面對該底座基體之終端表面係爲半凸半凹面的，並且介 I243i4f7r^^r ^ '；! ：'*.· ΐ ./ . , y 於該底座基體與該加固物終端表面之凹面部分之一間隙 係被塡充以一第一黏著劑。 1 4.如申請專利範圍第2項之半導體裝置，其中該加固物 面對該底座基體之終端表面係爲半凸半凹面的，並且介 於該底座基體與該加固物終端表面之凹面部分之一間隙 係被塡充以跟第二樹脂一樣之一樹脂。
    1 5.如申請專利範圍第2項之半導體裝置，其中該加固物 面對該底座基體之終端表面係爲半凸半凹面的，該底座 基體在一面對該加固物的一區域包括一第一金屬層，該 加固物包括一在凸面部分之一表面之上的第二金屬層， 並且該底座基體與該加固物之凸面部分係藉由一低熔度 合金相互連接。 i 6 ·如申請專利範圍第1項之半導體裝置，其中該加固物 之材料，可選自由銅、SUS (亞鐵鹽不銹鋼）、鋁、氧 化鋁、矽、氮化鋁，以及樹脂群所構成之材料。
    17·如申請專利範圍第1項之半導體裝置，其中該第一樹 脂與該第二樹脂實質上地包含一選自由環氧化物、聚烯 烴、矽、氰酸酯、聚醯亞胺、聚原冰片稀樹脂群所構成 之樹脂。 i 8 •如申請專利範圔第5項之半導體裝置，其中一不同於 該第一黏著劑的間隙構件係部分地在該底座基體與該加 固物之間被對齊。 124345· 1 9.如申請專利範圍第1 8項之半導體裝置，其中該間隙構 件係以低熔度合金製成。
TW093102258A 2003-02-03 2004-02-02 Warp-suppressed semiconductor device TWI243457B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003026485 2003-02-03
JP2003411921A JP4390541B2 (ja) 2003-02-03 2003-12-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200423338A TW200423338A (en) 2004-11-01
TWI243457B true TWI243457B (en) 2005-11-11

Family

ID=32775214

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093102258A TWI243457B (en) 2003-02-03 2004-02-02 Warp-suppressed semiconductor device

Country Status (4)

Country Link
US (2) US7728440B2 (zh)
JP (1) JP4390541B2 (zh)
KR (1) KR100549313B1 (zh)
TW (1) TWI243457B (zh)

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
US7517728B2 (en) * 2004-03-31 2009-04-14 Cree, Inc. Semiconductor light emitting devices including a luminescent conversion element
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US20060057763A1 (en) * 2004-09-14 2006-03-16 Agency For Science, Technology And Research Method of forming a surface mountable IC and its assembly
JP2006278771A (ja) * 2005-03-29 2006-10-12 Nec Corp 半導体装置及びその製造方法
JP2007035688A (ja) * 2005-07-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
US7459782B1 (en) 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US7585702B1 (en) 2005-11-08 2009-09-08 Altera Corporation Structure and assembly procedure for low stress thin die flip chip packages designed for low-K Si and thin core substrate
DE102005056569B4 (de) * 2005-11-25 2008-01-10 Qimonda Ag Zwischenverbindung für Flip-Chip in Package Aufbauten
JP4714598B2 (ja) 2006-02-22 2011-06-29 富士通株式会社 半導体装置及びその製造方法
JP2007273583A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP5433923B2 (ja) * 2006-06-30 2014-03-05 富士通株式会社 スティフナ付き基板およびその製造方法
JP4191794B2 (ja) * 2006-07-25 2008-12-03 パナソニック株式会社 携帯電子機器
US20080054490A1 (en) 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US20080099910A1 (en) * 2006-08-31 2008-05-01 Ati Technologies Inc. Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
JP4110189B2 (ja) 2006-12-13 2008-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
US20080142956A1 (en) * 2006-12-19 2008-06-19 Cambou Bertrand F Stress management in BGA packaging
JP4926692B2 (ja) * 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
KR100797682B1 (ko) * 2007-02-07 2008-01-23 삼성전기주식회사 인쇄회로기판의 제조방법
JP2008210827A (ja) * 2007-02-23 2008-09-11 Nec Electronics Corp 半導体装置および配線基板、ならびにそれらの製造方法
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
US8373266B2 (en) * 2007-03-29 2013-02-12 Continental Automotive Systems, Inc. Heat sink mounted on a vehicle-transmission case
US20080284047A1 (en) * 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US8030761B2 (en) * 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
JP2009049218A (ja) 2007-08-21 2009-03-05 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7842552B2 (en) * 2007-10-12 2010-11-30 International Business Machines Corporation Semiconductor chip packages having reduced stress
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
US8008133B2 (en) 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
JP2009290118A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 電子機器
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US8338936B2 (en) 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US7923850B2 (en) 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
TWI475932B (zh) * 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
JP5193809B2 (ja) * 2008-11-05 2013-05-08 新光電気工業株式会社 配線基板及びその製造方法
TWI466242B (zh) * 2009-01-05 2014-12-21 Nanya Technology Corp 具有護桿的半導體封裝體結構
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US8143110B2 (en) * 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
JP2012009713A (ja) * 2010-06-25 2012-01-12 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体パッケージの製造方法
JP5636265B2 (ja) * 2010-11-15 2014-12-03 新光電気工業株式会社 半導体パッケージ及びその製造方法
TWI490117B (zh) * 2010-11-24 2015-07-01 Nat Univ Tsing Hua 具氮化鋁薄膜之熱擴散元件及其製作方法
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
DE102011086048A1 (de) 2011-04-07 2012-10-11 Continental Teves Ag & Co. Ohg Gehäuseseitige Trennschicht zur Stressentkopplung von vergossenen Elektroniken
US8288208B1 (en) * 2011-07-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for semiconductor packages with improved warpage
US8492888B2 (en) * 2011-09-02 2013-07-23 Stats Chippac Ltd. Integrated circuit packaging system with stiffener and method of manufacture thereof
US9343430B2 (en) * 2011-09-02 2016-05-17 Maxim Integrated Products, Inc. Stacked wafer-level package device
US8497579B1 (en) * 2012-02-16 2013-07-30 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
US11189537B2 (en) * 2012-03-21 2021-11-30 Infineon Technologies Ag Circuit package, an electronic circuit package, and methods for encapsulating an electronic circuit
JP5980566B2 (ja) * 2012-05-17 2016-08-31 新光電気工業株式会社 半導体装置及びその製造方法
US9257364B2 (en) 2012-06-27 2016-02-09 Intel Corporation Integrated heat spreader that maximizes heat transfer from a multi-chip package
JP2014013836A (ja) * 2012-07-04 2014-01-23 Ps4 Luxco S A R L 半導体装置
JP6036083B2 (ja) 2012-09-21 2016-11-30 株式会社ソシオネクスト 半導体装置及びその製造方法並びに電子装置及びその製造方法
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US8796072B2 (en) * 2012-11-15 2014-08-05 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US9385091B2 (en) * 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US8901732B2 (en) * 2013-03-12 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9589921B2 (en) * 2013-03-13 2017-03-07 Ps4 Luxco S.A.R.L. Semiconductor device
US8928014B2 (en) * 2013-03-15 2015-01-06 Cooledge Lighting Inc. Stress relief for array-based electronic devices
US8878350B1 (en) * 2013-04-12 2014-11-04 Maxim Integrated Products, Inc. Semiconductor device having a buffer material and stiffener
US9111912B2 (en) * 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9089051B2 (en) 2013-06-27 2015-07-21 International Business Machines Corporation Multichip module with stiffening frame and associated covers
US9099454B2 (en) * 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
JP2015065400A (ja) * 2013-09-25 2015-04-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 素子内蔵型印刷回路基板及びその製造方法
JP5997393B2 (ja) * 2013-09-27 2016-09-28 京セラ株式会社 蓋体、パッケージおよび電子装置
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
US9209046B2 (en) * 2013-10-02 2015-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9282649B2 (en) * 2013-10-08 2016-03-08 Cisco Technology, Inc. Stand-off block
KR102058523B1 (ko) * 2013-10-10 2020-01-22 인텔 코포레이션 소형 폼팩터 디바이스에서의 구조적 강도 증가, 사이즈 감소, 안전성 개선, 열성능 향상 및 충전 가속화를 위한 재료의 사용
US9735032B2 (en) * 2013-12-06 2017-08-15 Enablink Technologies Limited System and method for manufacturing a fabricated carrier
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US9831190B2 (en) 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US9805997B2 (en) * 2014-01-27 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices with encapsulant ring
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
JP2015220241A (ja) * 2014-05-14 2015-12-07 株式会社村田製作所 電子部品モジュール
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
JP2016004888A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US20160172313A1 (en) * 2014-12-16 2016-06-16 Nantong Fujitsu Microelectronics Co., Ltd. Substrate with a supporting plate and fabrication method thereof
JP2018085353A (ja) * 2015-03-24 2018-05-31 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
TWI628725B (zh) * 2015-11-23 2018-07-01 精材科技股份有限公司 晶片封裝體及其製造方法
US10049896B2 (en) * 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US9947603B2 (en) 2015-12-09 2018-04-17 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US9935082B2 (en) * 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
CN105789065B (zh) * 2016-04-08 2019-02-12 Oppo广东移动通信有限公司 一种芯片封装结构、终端设备及方法
US10177060B2 (en) * 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
WO2018125209A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Improving mechanical and thermal reliability in varying form factors
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
CN108695265A (zh) * 2017-04-11 2018-10-23 财团法人工业技术研究院 芯片封装结构及其制造方法
JP2019057546A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP6964477B2 (ja) * 2017-09-20 2021-11-10 新光電気工業株式会社 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US10403581B2 (en) * 2017-09-29 2019-09-03 Intel Corporation Electronic device packages with attenuated electromagnetic interference signals
KR102397902B1 (ko) * 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
US10468318B2 (en) * 2018-01-29 2019-11-05 Cisco Technology, Inc. Stiffener for providing uniformity in microelectronic packages
US10636746B2 (en) 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法
US11075133B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill structure for semiconductor packages and methods of forming the same
CN110660752A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体装置封装体及其制造方法
US10510668B1 (en) * 2018-07-16 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device
EP3671831A1 (en) * 2018-12-18 2020-06-24 MediaTek Inc Semiconductor package structure
JP2021015922A (ja) * 2019-07-16 2021-02-12 キオクシア株式会社 半導体装置およびその製造方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
JP2021077710A (ja) * 2019-11-06 2021-05-20 キヤノン株式会社 電子モジュールの製造方法、電子モジュール、及び電子機器
KR20210075270A (ko) * 2019-12-12 2021-06-23 삼성전자주식회사 반도체 모듈
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US11699668B2 (en) * 2021-05-12 2023-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having warpage control and method of forming the same
US11894320B2 (en) * 2021-08-30 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package with stress reduction design and method of forming the same
US11948809B2 (en) * 2021-09-14 2024-04-02 Delphi Technologies Ip Limited Method for underfilling using spacers
DE102021126041B3 (de) 2021-10-07 2022-12-01 Infineon Technologies Ag Flip-chip-gehäuse und verfahren zur herstellung eines flip-chip-gehäuses
CN115116860A (zh) * 2022-06-17 2022-09-27 北京比特大陆科技有限公司 芯片封装方法及芯片

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
JPH0661383A (ja) 1992-08-11 1994-03-04 Fujitsu Ltd 半導体装置
US6223429B1 (en) * 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6104093A (en) * 1997-04-24 2000-08-15 International Business Machines Corporation Thermally enhanced and mechanically balanced flip chip package and method of forming
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US6117352A (en) * 1997-11-20 2000-09-12 Lsi Logic Corporation Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package
US6224711B1 (en) * 1998-08-25 2001-05-01 International Business Machines Corporation Assembly process for flip chip package having a low stress chip and resulting structure
JP3519285B2 (ja) 1998-09-28 2004-04-12 松下電器産業株式会社 半導体装置
JP3941262B2 (ja) * 1998-10-06 2007-07-04 株式会社日立製作所 熱硬化性樹脂材料およびその製造方法
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP2000260819A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP3633819B2 (ja) 1999-03-11 2005-03-30 信越化学工業株式会社 フリップチップ型半導体装置のアンダーフィル材による封止方法
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
JP3384359B2 (ja) 1999-05-12 2003-03-10 日本電気株式会社 半導体装置およびその製造方法
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6437436B2 (en) * 2000-01-20 2002-08-20 Ang Technologies Inc. Integrated circuit chip package with test points
JP3459804B2 (ja) 2000-02-28 2003-10-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6576495B1 (en) * 2000-08-30 2003-06-10 Micron Technology, Inc. Microelectronic assembly with pre-disposed fill material and associated method of manufacture
TW454321B (en) * 2000-09-13 2001-09-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipation structure
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6512295B2 (en) * 2001-03-01 2003-01-28 International Business Machines Corporation Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses
US6459144B1 (en) * 2001-03-02 2002-10-01 Siliconware Precision Industries Co., Ltd. Flip chip semiconductor package
US6486554B2 (en) * 2001-03-30 2002-11-26 International Business Machines Corporation Molded body for PBGA and chip-scale packages
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6744132B2 (en) * 2002-01-29 2004-06-01 International Business Machines Corporation Module with adhesively attached heat sink
US6825556B2 (en) * 2002-10-15 2004-11-30 Lsi Logic Corporation Integrated circuit package design with non-orthogonal die cut out
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6768209B1 (en) * 2003-02-03 2004-07-27 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US20050029675A1 (en) * 2003-03-31 2005-02-10 Fay Hua Tin/indium lead-free solders for low stress chip attachment
US20050082650A1 (en) * 2003-10-21 2005-04-21 Kooi Chee C. Integrated circuit packaging system
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same
US20050121757A1 (en) * 2003-12-04 2005-06-09 Gealer Charles A. Integrated circuit package overlay
US7081669B2 (en) * 2003-12-04 2006-07-25 Intel Corporation Device and system for heat spreader with controlled thermal expansion
US6894400B1 (en) * 2004-05-25 2005-05-17 Agere Systems Inc. Robust electronic device packages

Also Published As

Publication number Publication date
KR100549313B1 (ko) 2006-02-02
US20040150118A1 (en) 2004-08-05
TW200423338A (en) 2004-11-01
US8324718B2 (en) 2012-12-04
US20100230797A1 (en) 2010-09-16
KR20040071067A (ko) 2004-08-11
JP4390541B2 (ja) 2009-12-24
US7728440B2 (en) 2010-06-01
JP2004260138A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
TWI243457B (en) Warp-suppressed semiconductor device
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
JP5570799B2 (ja) 半導体装置及びその製造方法
JP2010251347A (ja) 半導体装置の製造方法
KR20030013737A (ko) 반도체 패키지 및 그 제조 방법
WO2008050635A1 (fr) Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2001244362A (ja) 半導体装置
US8980692B2 (en) Semiconductor device manufacturing method
KR19990082715A (ko) 반도체장치
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2012146853A (ja) 半導体装置の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2001176908A (ja) 半導体装置の製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP3419398B2 (ja) 半導体装置の製造方法
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
JP2012089579A (ja) 半導体装置の製造方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP2001102409A (ja) 半導体装置およびその製造方法
JP2003273259A (ja) 半導体装置、半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees