TWI232560B - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture Download PDF

Info

Publication number
TWI232560B
TWI232560B TW092108316A TW92108316A TWI232560B TW I232560 B TWI232560 B TW I232560B TW 092108316 A TW092108316 A TW 092108316A TW 92108316 A TW92108316 A TW 92108316A TW I232560 B TWI232560 B TW I232560B
Authority
TW
Taiwan
Prior art keywords
wiring
aforementioned
semiconductor device
semiconductor
semiconductor wafer
Prior art date
Application number
TW092108316A
Other languages
English (en)
Other versions
TW200306650A (en
Inventor
Takashi Noma
Hiroyuki Shinogi
Nobuyuki Takai
Katsuhiko Kitagawa
Ryoji Tokushige
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200306650A publication Critical patent/TW200306650A/zh
Application granted granted Critical
Publication of TWI232560B publication Critical patent/TWI232560B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

!232560 狄、發明說明： 【發明所屬之技術領域】 本發明係關於具有球狀之導電端子之BGA(Ball Grid Array ;球柵陣列）型之半導體裝置。 【先前技術】 近年來，在三次元安裝技術方面、以及新型封裝技術 方面，係以CSP(Chip Size Package ;晶片尺寸封裝）最受矚 目。所謂的CSP，係指具有與半導體晶片外形尺寸略同之 外形尺寸之小型封裝體。 過去之CSP中，細BGA型之半導體農i最為人所 知。該種BGA型之半導體裝置，係於封裝體之一主面上以 格子狀配列多數由焊料等金屬材料所形成之球狀導電端 子，並使之與搭載於封裝體之另一面上 而 電性連接。 之+V體晶片形成 ，一 五瓜衣π、1子機哭歧 係藉由將各導電端子，壓接於印刷基板上之配線圖；上 :使半導體晶片與搭載於印刷基板上之外部電路電性連 极！ !牛等體裝置，較 線接腳的SQP師◦感咖
(Quad Flat Package;四方型爲平 # 、、或 QFP 體農置，具有可設置多數)寺其他CSP型半導 ，双夺包镐子，且可小 該種BGA型半導體裝置，具有 之k點。 數位相機之影像感測晶片的用途Y、° 、例如行動電話之
314570R 6 l23256〇 第22圖係顯示傳統之BGa型半導體裝置之概略構成 =’第22圖⑷係該種BGA型半導體裝置之表面側的斜 =圖。此外，m(B)係該種BGA型半導體裝 面 側的斜視圖。 該種BGA型半導體裝置1〇1，其半導體晶片ι〇4，係 隔著環氧樹脂1G5a、1G5b㈣於第i及第2玻璃基板ι〇2、 1〇3之間。第2玻璃基板1〇3之—主面上亦即黯型之 半‘體裝i 101之背面上，係以格子狀配置有複數之球狀 端子106。 曰該導電端子106,係藉由第工配線107連接至半導體 曰曰片1 04。複數之第1配線i 〇7，係與分別由半導體晶片 1〇4内部拉出之鋁配線連接，而形成各球狀端子1〇6與半 導體晶片1 04之電性連接。 蒼照第2 1圖以進一步詳細說明該BGA型半導體裝置 1 〇 1之剖面構造。第2 1圖係沿著切割線，就一個個晶片分 割開來之BGA型半導體裝置ι〇1之剖面圖。 配置於半導體晶片104表面之絕緣膜1〇8上設有第i 配線107。該半導體晶片！ 〇4係藉由樹脂j 〇5與第i玻璃 基板102黏接。此外，該半導體晶片1〇4背面，係藉由樹 脂105而與第2玻璃基板1〇3黏接。 此外’第1配線1 0 7之一端係與第2配線11 〇連接。 该第2配線11 〇，係由第1配線^ 〇 7之一端延伸至第2玻 璃基板103之表面。而球狀之導電端子1〇6則形成於延伸 至第2玻璃基板1 03上之第2配線上。
7 314570R 1232560 接者’芩照第17圖至第21圖依序說明半導體裝置 之製造步驟。 如第圖所示，準備具有多數之半導體晶片1〇 導體晶圓，並於其表面上，形成由叫之類的絕緣物所形 成之絶緣膜⑽。然後，於絕緣膜1〇8上以跨越用以將 多數之半導體晶月104切割為各個晶片的境界(切割線)§ 的=，形成第〗配線107。該境界8係多數之半 片104之境界。 曰片透明的環氧樹脂105,將用以支撐半導體 曰曰片4之第】玻璃基板1〇2黏接於形成㈣i配線m 之半導體晶片104的表面。 接著，進行背面研磨（backgrind)來研磨半導體晶片ι〇4、 的背面，以削薄晶片厚度之後，沿著境界s㈣ 片^背面及絕緣膜108’使第i配線1〇7露出。 接著’如第18圖所示，以環氧材之樹脂105覆蓋妳蝕 刻之半導體晶片104、絕缘膜夕/丨 旻皿、，工蝕 、巴、、彖膜108之側面及第丨配線1〇7 之露出部分，以該樹脂1〇5 1又马黏接剤，將第2玻璃基板 103黏接於半導體晶片1〇4之背面。 祸土板 接著，如第19圖所示，沿著境界s於第2玻璃基板 103側開槽（notching)以切 子开/之溝槽。該開槽係使 用刀片專切削器具之切削加工。此時，經由切刻所形成之 V字形之溝槽深度，係深達第！玻璃基板1〇2。藉此，可 將第Ί線m分割為2，並使其側面露出。 接著，如第20圖所示，形成銘層以覆蓋第2玻璃基板
314570R 8 1232560 103以及經由切刻所形成之切削面。藉此，使第i配線ι〇7 之露出面與鋁層連接。之後，將鋁配線圖案化以形成預定 之配線圖案，而形成第2配線1 1 〇。 接著，如第21圖所示，於第2配線u〇上，形成阻焊 劑（solder mask)等之保護膜U。之後，透過保護膜u之開 口部於第2配線110上形成焊料等金屬所形成之球狀導電 端子106。然後，沿著境界s進行切割。藉此，即可完成 第22圖所示之傳統之BGA型半導體裝置ι〇1。 上述技術，係記載於如下之專利文獻中。 專利文獻 曰本特許公表2002-512436號公報。 【發明内容】 發明所欲解決之技術問題 但是，上述BGA型半導體裝置1〇1及其製造程序具有 以下缺點。 第1，傳統之BGA型半導體裝置ι〇1之製造程序，由 於係使用第1玻璃基板102及第2玻璃基板1〇3之2塊基 板因而產生製造步驟複雜，且製造成本高昂的問題。 第2’由於半導體晶片104背面係與第2玻璃基板103 黏接，因此在切斷第i配線1〇7時，必須施加所謂「開槽」 的特殊切削加工處s。因此，在帛i配線1〇7的端部，經 削之切削剖面會出現異常（例如，混入異物或受到污染 等）。 ” 第3由於第1配線10 7之側面與第2配線11 〇之接
314570R 9 1232560 觸部分的長度僅達到2 // m至3 // m的程度，因此由外部施 加應力時，會產生第1配線107之側面與第2配線11〇斷 線的問題。此外，因第1配線丨07之側面形成因開槽而形 成之切削面，導致第1配線107之側面粗糙，而破壞與第 2配線1 1 〇之間的接合性。 本發明係有鑑於上述缺點而完成者，其目的在提供一 種低成本之BGA型半導體裝置101。此外，也提供一種第 1配線1 07與第2配線11 〇之連接良好，且可靠性高之Bga 型半導體裝置101。 解決問題之技術手段 本發明之半導體裝置，係在半導體晶片的表面形成絕 緣膜，並於該絕緣膜上形成第丨配線。半導體晶片的表面， 係與支持基板黏接，並以第2絕緣膜覆蓋半導體晶片之側 面及背面。此外，設有與第丨配線連接，且延伸至半導體 晶片的背面之第2配線。另夕卜，在第2配線上形成有凸塊 等之導電端子。 ^此外，本發明之半導體裝置之製造方法，係準備具有 硬數半導體晶片之半導體晶JU，再隔著第1絕緣膜於半導 體晶圓的表面形成第i配線。然I，將支持基板黏接於半 導體晶圓的表面。接著，沿著複數之半導體晶片之境界蝕 刻半導體晶圓的背®，使前述第！配線之—部份露出。接 著，以第2絕緣膜覆蓋半導體晶片之側面及背面。然後， 蝕刻第1配線而使第i配線斷為兩部分。接著，形成盥第 】配線連接，I隔著第2絕緣膜而延伸至半導體晶片的背
314570R 10 1232560 面之第2配線。然後，於第2配線上形成導電端子。最後， 再&著複數半導體晶片之境界進行切割。 【實施方式】 以下’參照圖式說明本發明之實施形態。 第1圖（A)係顯示與本發明之第1實施形態相關之 BGA型半導體裝置u之剖面圖。 、第1圖（A)係顯不沿著境界s切割一塊半導體晶圓使形 成於其上之複數BGA型半導體晶片2分割開來的狀態。分 J後之各BGA型半導體裝置丨&，係全部相同。因此，以 下乃針=一個BGA型半導體裝置la之構成進行說明。 半導體晶片2之表面係形成有絕緣膜6a，該絕緣膜6a 上則形成有第1配線5a。此外，在該半導體晶片2之表面， 係使用樹脂4做為黏接劑以黏接玻璃基板3。絕緣膜6a， 例如，係以乳化石夕膜（Si〇2)、氮化石夕膜（siN)、有機絕緣膜（聚 醯亞胺等）等形成。 第1配線5a係鋁或鋁合金所形成 體晶片2内之電路元件形成電性連接。 延伸至複數之半導體晶片2之境界s， …半導體晶片2,係依照半導體製程在半導體晶圓上形 、、复#個如CCD影像感測晶片#之積體電路晶片。破璃 基板3,係厚度約彻”且具有透明性之玻璃材質基板。 樹脂4’係例如熱硬化性樹脂之環氧樹脂，主要係做為黏 接=導體晶片2與玻璃基板3之黏接劑使用而塗布於半導 體晶片2之表面側全面，係具有絕緣性之樹脂。 之金屬焊塾，與半導 该第1配線5a，係 因此亦稱之為延伸 π
314570R Ϊ232560 墊（Extension Pad) 〇 絕緣膜1 6a，係包覆半導體晶片2之側面及背面的絕 緣膜，例如係由氧化矽膜（sioj、氮化矽膜（SiN)、有機絕 緣膜（聚醯亞胺等）等所形成。 此外，在半導體晶片2之背面之絕緣膜1 6a上之預定 位置，形成有複數之緩衝構件7。該緩衝構件7係以重疊 於後述之導電端子8下方的方式配置，可緩和在第2配線 9a上形成導電端子8時所產生的衝擊。此外，緩衝構件7 亦具有可將導電端子8調高至某一高度的功能。 苐2配線9 a ’形成於絕緣膜1 6 a及緩衝構件7之表面， 係由鋁或鋁合金所形成之金屬配線，第2配線9a係連接於 苐1配線5 a的側面。 第1配線5a側面與第2配線9a之接觸部分的長度約 2 // m至3 # m。第1配線5 a，由俯視觀察時，可發現其範 圍較寬，因此可將與第2配線9a之接觸部分加寬。 此外，於第2配線9a上形成有保護膜1〇a，球狀導電 端子8係透過保護膜l〇a之開口部而隔著末圖示的鎳、銅 的電鑛層而形成於第2配線9 a上。 接著，參照第1圖（B)說明第2實施形態。該實施形態 與第1貫施形怨之相異點，係在於第2配線與第丨配線之 接觸部分的構造。亦即’根據第！實施形態，帛i配線5& 之側面係藉由與第2配線9a之接觸，而與第2配線h形 成電性連接’相對的，根據本實施形態，係"i配線％ 之背面的部分與第2配線9b接觸’而與第2配線外形成
314570R 12 1232560 電丨生連接在此’弟2配線9 b表面與第1配線5 b背面之 一部份的接觸部分的長度為2 M m至3 μ m程度。 本實施形態中的絕緣膜6b、16b，保護膜i〇b係分別 相當於第1實施形態中的絕緣膜6a、1以，保護膜1 〇a。 根據第1及第2實施形態，由於並未設置第2玻璃基板 1 〇3因此可省掉一塊基板份的成本及厚度，可實現較先前 例低成本且薄型之半導體裝置。 此外，因刪除了第2玻璃基板1〇3，因此可取代傳統 利用刀片的切削步驟而改以蝕刻處理來分割第1配線 5b因此’第2配線9a、9b所接觸之第}配線5a、 5 b之側面， 的長度為2 連接性。 可維持在光滑且乾淨的狀態下，即使接觸部分 # m至3 “ m，依然可提升兩者之電性及機械性 明之弟3實施形態。同圖 相同之構成要素，故省略 接著，參照第2圖說明本發 中，係以同一符號標示與第1圖 其說明。 本貫施形態，輕諸％今 ^ 、月’迷第2貫施形態，係力口寬形g 第1配線5c盥第2阳緣〇 見❿历 縮邱、 線9c之接觸部分。舉例而言，該接 觸部分的長度為4//m至 。亥接 谇 ^ . 之私度’但亦可為更長之异 度。亦即，由於係加寬m “… u長 的接觸部分，故第1§^5 U2配線9c
_ 、、、装5 c具有其一部份I 突出於半導俨S Η ο Μ f切奴、也緣Μ 1 6c 千日日片2外側之突出部2〇c。 此外，第2配線9C係從半導^曰 Ψ Λβ ?Πη ^ 千¥脰日日片2之側面延伸 出。”〇c，並以形成L字 、评至大 予1的方式朝突出部2〇c擴展並與
314570R 13 Ϊ232560 突出部20c接觸。在此1丄配線^之背面與突出部…
之接合部的長度最好大於第i配線5c之側面的長 C :’可進-步提昇第i配線5c與第2配線〜之電性及： :、性連接性。本實施形態中的絕緣膜—，保護膜— 係分別相當於第i實施形態中的絕緣膜—，保護膜 1 0 a ° 、 第 ，故 接著，芩照第3圖說明本發明之第4實施形態。 圖中，與第1圖相同之構志i备 r 」&稱成要素，係以同一符號標开 省略其說明。 本實施形態中’不僅藉由設置第i配線兄之突出部 2二，加寬Γ成第1配線5d與帛2配線9d之接觸部分，同 時藉由在f 1配線5d側面構成與第2配線9d接觸之部分 (以下’稱之為接觸部〇,進一步提昇第i配線W與第2 配線9d之電性及機械性連接性。 亦即，根據本實施形態，係將第i配線5d背面之一部 份與第2配線9d之接觸面的長度加長為4心至的 程度，且第2配線9d係與第i配線5d之側面接觸。第2 配線9d亦可與第1配線5d之側面形成全面接觸。在此， 第1配線5d之背面與第2配線9d之接合部的長度，最好 大於第1配線5d之側面的長度。 此外，在第1及第2實施形態中，第2配線9a、9b 可與第1配線5a、5b之側面的部分或全部接觸。 接著，參照第4圖至第8圖，說明與本發明之第1實 施形態相關之半導體裝置之製造方法。
314570R 14 1232560 ”首先"4圖所不，準備具有複數半導體晶片2之 半導體晶圓。該半導體曰只2 等。接著，隔著半導於：片如⑽影像感測晶片 越半導之絕緣膜6a，以跨 垃:日日之土兄界（切割線）s的方式形成第！配線5 a。 妾者’如第5圖所示，冑用透明之環氧材樹脂，將玻 璃基板3黏接於形成有第}配線^之半導體晶片2上之絕 緣膜6a的表面。破璃基板3具有做為半導體晶片2之支持 基板的功能。然後，進行背面研磨來研磨半導體晶片：之 背面以削薄晶片厚度，㈣從半導體晶片2之背面側沿著 境界S姓刻半導體晶片2及絕緣膜6a，使第！配線5&之 背面：-部份，最好為其中央部分露出…卜，背面研磨 在本實施形態中並非必要之處理。 如上所述，根據本步驟，由於係不同於傳統之半導體 晶片2之背面側具有玻璃基板之構造，故可降低成本。此 外，又可削減製造步驟數，並達到半導體裝置本身之薄型 化0 接著，如第6圖所示，形成絕緣膜丨6a以覆蓋經蝕刻 之半導體晶片2的側面及第1配線5a之露出部分。該絕緣 膜 16a，例如係藉由 CVD(Chemical Vapor Deposition :化 學氣相沉積法）而形成之氧化矽膜（si〇2)、氮化秒膜（SiN)、 或有機絕緣膜（聚醯亞胺等）等。其膜厚為2 // m程度。 接著，如第7圖（A)所示，於絕緣膜1 6a之表面塗佈阻 劑（resist) 11，進行曝光、顯像處理’並以阻劑π做為遮罩 而在絕緣膜1 6a上進行異向性蝕刻。於絕緣膜1 6a上設置
15 314570R 1232560 以i兄界S為中心之寬度為d丨之開口部12，使第1配線$ a 之中央部分露出。 然後，如第7圖（B)所示，以阻劑丨丨及絕緣膳j 6a做 為遮罩再度藉由異向性蝕刻完全蝕刻掉第1配線5 a的中 央部分，使第1配線5a斷為兩部分。藉此，使斷開之第i 配線5 a的側面露出。 在本貝知形怨中，係在蝕刻絕緣膜1 6a及第1配線5a 时進行2 _人蝕刻，但並不受限於此，亦可使用相同之蝕刻 氣體連續蝕刻絕緣膜1 6a及第1配線5a。 接著，在去除阻劑丨丨後，於半導體晶片2之背面側的· 絕緣膜16a上的希望位置上形成多數之緩衝構件7。在說 明上，緩衝構件7係在丨個半導體晶片2上僅圖示一個。· 該緩衝構件7係配置在將形成導電端子8之位置上。 之後，如第8圖（A)所示，藉由濺鍍法等形成從半導 體晶片2之背面側覆蓋整體之鋁或鋁合金之金屬層。 接著，如第8圖（B)所示，於金屬層上形成阻劑（未顯 示於圖中），再進行曝光、顯像處理。接著，以該阻劑做為 遮罩並蝕刻金屬層使樹脂4露出，形成寬度小於開口部12 (寬度di)之開口部13(寬度d2)(dl>d2)。藉此，可使第2 配線9a與第丨配線5a之側面接觸，使兩者形成電性及 械性連接。在此，第2配線9a之膜厚係形成2 #瓜至3 m的程度。第1配線5a與第2配線9a之接觸部分之長户“ 係如上述一般形成2 // m至3 // m之程度。 然後，如第1圖（A)所示一般 於第2配線9a上實施
3]457〇R 16 1232560 鎳、銅的電鍍後形成阻焊劑等之保護膜10a，再於保護膜 1 0a上形成開口部，並利用網版印刷而透過該開口部塗佈 焊料，而在第2配線9a上形成導電端子8。接著，沿ς境 界S進行切割。藉此，即可完成第1圖（八）所示之與本發^ 之第1實施形態相關之BGA型半導體裝置丨a。 接著，參照第9圖以及帛1〇目，說明與本發明之第2 實施形態相關之半導體裝置之製造方法。此外，對應第4 圖、第5圖、第6圖夕丰_ , μ ej之ν知，由於係與本實施形態之製造 方法相同’故僅針對其後的步驟進行說明。 如第9圖⑷所示，於半導體晶片2之背面塗佈阻劑
19,並進行曝光、顯像處理，而形成具有開口寬度们之開 口部 20。 J 然後，如第9圖一 ^ ^ 圖（B)所不，以阻劑19做為遮罩，而蝕 刻第1配線5b，使篦】亦么， 蚀 宽产d…… 配線5b斷為兩部分，並形成開口 見虔d 3之開口部j 4 g R 。J後將阻劑19予以去除。在此，第 9圖（B)中之開口寛声 乐 之德，… 小於第7圖(A)之開口寬度d1。 D 〇圖所示，於絕緣膜1 6b上之預定位置刑 成緩衝構件7後，於纟 之預疋位置形 -部分與側面、：及:緣請表面 '第1配線-背面之 第2配線9b。 ㈣4之露出面與緩衝構件7上形成 著形成阻劑（未顯示於圖中 理，並進行蝕刻以妒 ^中）轭加曝光、顯像處 部。藉此，如第i圖r /、開口部14具相同寬度d3之開口 份與第2配線⑼形:)所不’使第1配線5b背面之-部
'妾觸部分的長度為2 // m至3 # m程 314570R 17 !232560 度之接觸，且兩者形成電性連接 厚係形成2 " m至3 e m之程度。 、'於第2配線9b上實施鎳、銅的電鍍後形成保護 、10b ’於该保護膜1〇b之預定位置上形成開口部，再利 用網版印刷等將焊料塗佈於該開口部，而在第2配線％ 上形成導電端子8。接著，沿著複數半導體晶片2之境界S 進行切割。藉此，即 # 70成如第1圖（Β)所示之與本發明之 弟2貫施形態相關之bga型半導體裝置心 J上述第H2實施形態之各製造方法中，由於並 ί先两例一般’進行使用刀片之開槽處理，因此，可使 弟1配線5a、5b之端部表面伴捭 可提升第〗㈣； 呆持先α與乾淨之狀態。因此， 升第配線5a、5b與第2配線9a、9b之連接性。 此外，第1、第2實施形態之製造方法 以廣泛範圍濺鑛形成第2配線9a、9b，=二 斷為兩部分之方法。藉由該種方法， 广、切 與第2配線9a、9b之接觸邱八纺Λ 線5a、5b ♦ " * 之接觸部分與先前例同為2心至3" m之程度，亦能提昇兩者之電性及機械性連接性。 此外’上述第i、第2實施形態之製造方法，係在钕 刻第1配線5a、5b並將其切斷為兩部分 9a、9b連接於第1配線5a : · 2配線 5b與第2配線9a、9b之後，在連接第1配線心 U <傻，一併蝕刻第 第2配線9a、9b而予以切斷。 ·次5a、5b與 接著，參照第1 1圖至帛^ 6 m曰iim a 弟圖，说明與本發明之半導 月豆袁置相關之第3貫施形態之製造方法。 千蜍
314570R 18 123256〇 準備具有複數半導體晶片2之 曰 導體曰^月且日日圓’並隔著半 ^日日>i 干 2之境界s的兩側之間隔—定之寬度：;：：半導體晶片 5C。繁〗敝妗c 夂又見度以形成第1配線5c、 :著:5c係半導體晶片2之最上層配線。 6",丄°弟12圖所示，係隔著第1配線5c斑絕緣膜 C，而在半導體晶片2上塗佈透明之 …為 使用樹脂4做為斑接材树月曰4。然後， 2之表面。购，將玻璃基板3黏接於半導體晶片 然後，對半導體晶片2進行背面研 度，同時從半導體曰M h * 乂則涛的片尽 曰…片2之背面側沿著境界S蝕刻半導體 日日片2及絕緣膜6c吏 心“ 線 5〇之一部份，以及 細月曰4之一部分露出。但 非必要之處理。 …面研馆在本貫施形態中並 成於本Ί帛13圖所不利用CVD法使絕緣膜1 6c形 成於+導體晶片2之背面、丰導 曰片2之蝕刻側面、絕 、切^側面、第1 m〜以及露出之樹脂4上。 接者，如弟14圖（A)所示，於絕緣膜l6c之表面塗佈 阻4 12 ’進仃曝光、顯像處理’並以阻劑12做為遮罩， 於絕緣膜16c上進行異向性姓刻，而於絕緣膜…上形成 開口部15。在此，係將開口部15内之第1配線5c、5c的 f出面稱為突出部2〇C。假設開口部15之寬度為dl2，則 寬度dl2係形成大於第i配線5e、5e之間的間隔川的寬 度。此外’境界S係位於開口部1 5之約略中央位置。 在此，第14圖（B)，係顯示蝕刻第14圖（八）之絕緣膜
314570R 19 1232560 16 c 時，f-, 為a y存在於彼此隔開之第1配線5c、5c之間的樹脂4 χ部分姓刻時的說明圖。有關該第Μ圖 說明，係 如後述。 接著在去除阻劑12後，如第丨5圖所示，於絕緣膜 16〇上形成緩衝構件7。然後，再藉由濺鑛法，於絕緣膜 ，表面、緩衝構件7之表面、第工配線5c、5c之露出 祕月曰4之路出面上形成由鋁或鋁合金所形成之金屬 層後’於金屬層上塗佈阻劑18並進行曝光、顯像處理。 然後’如第16圖所示，以阻劑18做為遮罩蝕刻金屬 :，以設置開口部17。在此，假設開口部17之寬度為⑴， 見度dl3係小於第14圖（A)⑻之寬度化，寬度川與間 P'dl 1則為一致之寬度。換言之，突出部⑽之端部側面 與第2配線9c之端部側面係一致。 之後，經由與第1實施形態之半導體裝置之製造方法 相同之步驟’ 兀成第2圖所示之本實施形態之半導體裝 置lc。 本實施形態，係形成具有大於第】配線5c、5c之間隙 寬度dll之寬度dl2的開口部15，使因此而形成之第i配 線5c、5c之突出部20c的背面露出。因此，突出部施之 背面與第2配線9c係形成具有較寬之接合面、例如4至6 /zm程度之長度的接合面。當前述接合面大於時， 將進一步增加接合之強度。 接著，麥照第14圖（B)，說明與本發明之半導體裝置 相關之第4實施形態之製造方法。
314570R 20 1232560 在本實施形態中，將針對上述第3實施形態中之第Μ 圖（A)之蝕刻方法做進一步之檢討。 第14圖（B)，係以阻劑12做為遮罩，而蝕刻絕緣膜 1 6d時的剖面圖。進行蝕刻之際，在過度蝕刻之下，將導 致彼此分開之第1配線5d、5d之間的樹脂4也受到部分蝕 刻。該種蝕刻係採用濕性蝕刻或乾性蝕刻，並使用無法蝕 刻第1配線5 d、5 d之钱刻劑。 …果將使弟1配線5 d、5 d之側面的一部份或全部露 出之後，再去除阻劑12，並藉由採取與第3實施形態相 同之步驟’而完成如第3圖所示之具有第2配線％與第i 配、泉5 d 5 d之背面及側面接觸之構造的半導體裝置1 d。 此外，在第1、第2、第3、第4實施形態中，亦可使 用土骖材所形成之板材以取代玻璃基板3。但是，當半導 " 為CCD影像感測晶片時則必須採用可透光之板 材。 又’亦可利用膜材、矽基板、再生矽基板、氧化膜、 透明樹脂材來取代作為支持基板之玻璃基板3。以下就此 詳細說明如下。 膜材為有機系膜材，藉由樹脂黏接於第1配線5a、5b、 c、5d上。膜材比玻璃基板3便宜，且具有無玻璃基板3 /在刀°〗日可之破璃的缺點之優點。至於再生石夕基板，由於 、^乍為支持基板者，因此不是純粹的石夕基板亦可。再 生矽基板具有成本低之優點。矽基板或再生矽基板係藉由 十曰而站接於第1配線5a、5b、5c、5d上。氧化膜則不透
21 314570R 1232560 過樹脂而以低、、w run 低恤CVD法或電漿CVD法形忐+ _ 5a、讣、5c、5(1 μ ^ /去形成在第1配線 上。透明樹脂材可採用以钿c 1配線5a、5b、s 。 用乂、·罔版印刷法在第 明環氧材心二上形成⑽…上厚度之例如透 再生#^ ㈣之絕緣膜。膜材1基板、 足以作A 化膑、透明樹脂材的各膜厚，分別形成為 4支持基板所需之膜厚。又，第1配線5a、5b、5c、 上預先形成有作為保護膜的氧化膜或氮化膜。 另外，第1配線5a、5b、5c、5d及第2配線9a、9b、 9c、9d並不限於使用鋁、鋁合金，使用銅來形成亦可。 發明之效果 根據本發明，由於僅設置一片用以支撐半導體晶片之 支持基板’故可獲得成本低且製造步驟少的BgA型半導f 裝置。 & 此外’亦可達到半導體晶片與形成於支持基板上之導 電端子間的良好電性連接。 【圖式簡單說明】 第1圖（A)及（B)係顯示與本發明之第1及第2實施形 態相關之半導體裝置之剖面圖。 第2圖係顯示與本發明第3實施形態相關之半導體裳 置之剖面圖。 第3圖係顯示與本發明第4實施形態相關之半導體裝 置之剖面圖。 第4圖係顯示與本發明之第1實施形態相關之半導體 裝置之製造方法之剖面圖。
22 314570R 1232560 第5圖係顯示與本發明之第1實施形態相關之半導體 裝置之製造方法之剖面圖。 第6圖係顯示與本發明之第1實施形態相關之半導體 裝置之製造方法之剖面圖。 第7圖（A)及（B)係顯示與本發明之第1實施形態相關 之半導體裝置之製造方法之剖面圖。 第8圖（A)及（B)係顯示與本發明之第i實施形態相關 之半導體裝置之製造方法之剖面圖。 第9圖（A)及（B)係顯示與本發明之第2實施形態相關 之半導體裝置之製造方法之剖面圖。 第1 0圖係顯示與本發明之第2實施形態相關之半導體 政置之製造方法之剖面圖。 第11圖係顯示與本發明之第3實施形態相關之半導體 衣置之製造方法之剖面圖。 第1 2圖係顯示與本發明之第3實施形態相關之半導體 農置之製造方法之剖面圖。 第1 3圖係顯示與本發明之第3實施形態相關之半導體 义置之製造方法之剖面圖。 第14圖（A)及（B)係顯示與本發明之第3及第4實施形 態相關之半導體裝置之製造方法之剖面圖。 第1 5圖係顯示與本發明之第3實施形態相關之半導體 衣置之製造方法之剖面圖。 第1 6圖係顯示與本發明第3實施形態相關之半導體裝 置之製造方法之剖面圖。
23 314570R 1232560 第17圖係顯示傳統之半導體裝置之製造方法之剖面 圖。 第18圖係顯示傳統之半導體裝置之製造方法之剖面 圖。 第19圖係顯示傳統之半導體裂置之製造方法之剖面 圖。 第20圖係顯示傳統之半導體裳置之製造方法之剖面 圖。 第21圖係顯示傳統之半導體裝置之製造方法之剖面 圖。 第22圖（A)及（B)係顯示傳統之半導體裝置之斜視 圖。 la、lb、lc、Id半導體裝置 2、1〇4半導體晶片 3 玻璃基板 4、1 〇 5樹脂 5a、5b、5c、5d、107 第 1 配線 6a、6b、6c、6d、16a、16b、16c、16d、108 絕緣膜 7 緩衝構件 8、106導電端子 9a、9b、9c、9d、110 第 2 配線 10a、1 Ob、10c、1 Od 保護膜 11、1 8、1 9、2 1 阻劑 12 、 13 、 14 、 15 、 17 、 20 開口部 20c、2 0d突出部 102 第1玻璃基板 103 第2玻璃基板
3】457〇R 24

Claims (1)

1232560 拾、申請專利範圍： 1· 一種半導體裝置，具有： 形成於半導體晶片的表面之絕緣膜； 形成於前述絕緣膜上之第丨配線； 黏接於則述半導體晶片的表面之支持基板； * ·覆盍W述半導體晶片之側面及背面之第2絕緣 ^^ 4⑴4乐Z粑緣膜而 月1^ ¥體晶片的背面之第2配線；以及 形成於前述第2配線上之導電端子。 2·如申請專利範圍第1項之半導體裝置，其中，前述第 配線係與前述第1配線之述第 其中，前述第 其中，前述第 3·如申6f專利範圍第丨項之半導體裝置 配線係與前述第1配線之背面連接。 4·如申請專利範園第3項之半導體裒置，且中 配線之背面與前述第县别述 第】配線之側® μ e & 接D 的長度，係較前 1則面的長度為長。 士申明專利乾圍第1項之半導體裝置，1中 配線係與前述第丨啦# y ，、中，前述| 6·如申請專利範圍第二之：面及背面連接。 两？綠北 圍弟5項之半導體裝置，JL中，‘ + -己線之月面與前述第2配線之接合:則逑第 第1配線之側面的長度為長。 …係較前 7.:申請專利範圍第1JM之半導 配線與前述第2 0 其中，前述第 、、、巴緣膜之間設有緩衝構件。 314570R 25 1232560 8. 9. 前述支持 透明樹脂 如申請專利範圍f i項之半導體裝置，其中 基板係膜材、矽基板、再生矽基板、氧化膜 材中之任一者。 ' 一種半導體裝置之製造方法，具有·· 準備具有複數半導體晶片之半導體晶 1絕緣媒於前述半導體晶圓的表面形成第丨配線T 將支持基板黏接於前述半導體晶圓的表面之+ 驟； V 沿著前述複數半導體晶片之境界蝕刻前述半導體 晶圓之背面，使前述第工配線之一部份露出之步驟T 以第2絕緣膜覆蓋前述半導體晶片之側面及背面 之步驟； 蝕刻前述第1配線而使第丨配線斷為兩部分之+ 驟； Y 形成與前述第1配線連接，且隔著前述第2絕緣膜 延伸至前述半導體晶片的背面之第2配線之步驟/ 、 於前述第2配線上形成導電端子之步驟；以及 沿著前述複數半導體晶片之境界進行切割之+ 驟。 。 v 10·如申請專利範圍第9項之半導體裝置之製造方法，其 中，前述第2配線係與前述第丨配線之側面連接。 1 1 ·如申請專利範圍第9項之半導體裝置之製造方法，其 中，前述第2配線係與前述第丨配線之背面連接。八 314570R 26 1232560 12·如申請專利 中’前述第 接0 範圍第9項之半導體裝置之製造方法，其 2配線係與前述第丨配線之背面及側面連 13·如申凊專利範圍第9項之半導體裝置之製造方法，其 中則述支持基板係膜材、石夕基板、再生石夕基板、氧化 膜、透明樹脂材中之任一者。 14·一種半導體裝置之製造方法，具有： 準備具有複數半導體晶片之半導體晶圓，並隔著 絕緣膜於前述半導體曰圓 · 干V骽日日®的表面形成一對第1配線之 將支持基板黏接於前述半導體晶圓的表面之步 之境界餘刻前述半導體 配線之一部份露出之步 沿著前述複數半導體晶片 曰曰圓之背面，使前述一對第i 驟； 之步驟·， 人月ϋ 正形成與前述第1配線連接，且隔著前述第2絕絲 k伸至削述半導體晶片的背面之第2配線之步驟； 於前述第2配線上形成導電端子之步驟；以及 沿著前述複數半導體晶片之境界進行切割之步 驟。 5·如申請專利範圍第14項之半導體裝置之製造方法， 中，則述第2配線係與前述第丨配線之背面連接。 314570R 27 1232560 16. 如申請專利範圍第14項之半導體裝置之製造方法 中，前述第2配線係與前述第1配線之背面及側ΐ 接。 17. 如申請專利範圍第14項之半導體裝置之製造方法 中，前述支持基板係膜材、$夕基板、再生$夕基板、 膜、透明樹脂中之任一者。 ，其 '連 ，其 氧化 28 314570R
TW092108316A 2002-04-23 2003-04-11 Semiconductor device and its manufacture TWI232560B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002120369 2002-04-23
JP2002185749 2002-06-26

Publications (2)

Publication Number Publication Date
TW200306650A TW200306650A (en) 2003-11-16
TWI232560B true TWI232560B (en) 2005-05-11

Family

ID=29272318

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108316A TWI232560B (en) 2002-04-23 2003-04-11 Semiconductor device and its manufacture

Country Status (4)

Country Link
US (3) US7312521B2 (zh)
KR (1) KR100543481B1 (zh)
CN (1) CN1257550C (zh)
TW (1) TWI232560B (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US20060091534A1 (en) * 2002-12-13 2006-05-04 Matsushita Electric Industrial Co., Ltd. Chip part manufacturing method and chip parts
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2004363478A (ja) * 2003-06-06 2004-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7098518B1 (en) 2003-08-27 2006-08-29 National Semiconductor Corporation Die-level opto-electronic device and method of making same
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
JP2006093367A (ja) * 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
TWI267183B (en) 2004-09-29 2006-11-21 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7502606B2 (en) * 2005-04-11 2009-03-10 Microsoft Corporation Computer-readable medium, method, and device for associating information with a contact
EP1880417A2 (fr) * 2005-05-11 2008-01-23 STMicroelectronics SA Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7589406B2 (en) 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP4934053B2 (ja) 2005-12-09 2012-05-16 スパンション エルエルシー 半導体装置およびその製造方法
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP4172654B2 (ja) * 2006-02-17 2008-10-29 Ｔｄｋ株式会社 薄膜デバイス
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
TWI367557B (en) 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
CN100423250C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
CN100423249C (zh) * 2006-10-17 2008-10-01 晶方半导体科技（苏州）有限公司 “n”形电连接晶圆级芯片尺寸封装结构及其制造方法
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
JP5010247B2 (ja) 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7538413B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2008294405A (ja) * 2007-04-25 2008-12-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW200845339A (en) * 2007-05-07 2008-11-16 Sanyo Electric Co Semiconductor device and manufacturing method thereof
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US20090001597A1 (en) * 2007-06-27 2009-01-01 Texas Instruments Incorporated Semiconductor device having an interconnect electrically connecting a front and backside thereof and a method of manufacture therefor
KR100832923B1 (ko) * 2007-07-05 2008-06-02 재단법인서울대학교산학협력재단 공명 터널링 다이오드를 이용한 리터럴 게이트
JP5049684B2 (ja) * 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法
WO2009017758A2 (en) 2007-07-27 2009-02-05 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP2186131A2 (en) 2007-08-03 2010-05-19 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
US8072079B2 (en) * 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
TWI395346B (zh) * 2008-05-23 2013-05-01 Xintec Inc 發光元件的封裝結構
WO2009154761A1 (en) 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5389956B2 (ja) * 2009-03-13 2014-01-15 テッセラ，インコーポレイテッド ボンドパッドを貫通して延在するバイアを有するスタック型マイクロ電子アセンブリ
US20100258952A1 (en) * 2009-04-08 2010-10-14 Interconnect Portfolio Llc Interconnection of IC Chips by Flex Circuit Superstructure
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
JP2013520808A (ja) * 2010-02-26 2013-06-06 精材科技股▲ふん▼有限公司 チップパッケージおよびその製造方法
TWI619218B (zh) * 2010-05-11 2018-03-21 精材科技股份有限公司 晶片封裝體及其形成方法
US8796137B2 (en) * 2010-06-24 2014-08-05 Stats Chippac, Ltd. Semiconductor device and method of forming RDL along sloped side surface of semiconductor die for z-direction interconnect
JP2012028359A (ja) * 2010-07-20 2012-02-09 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
US9216898B2 (en) * 2011-05-09 2015-12-22 Chien-Hung Liu Chip package and method for forming the same
KR20120135626A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 반도체 칩 패키지의 제조 방법
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
CN102306632B (zh) * 2011-09-07 2012-10-31 中国航天科技集团公司第九研究院第七七一研究所 一种适用于光刻工艺的平坦化方法
US9117715B2 (en) * 2012-07-18 2015-08-25 Hong Kong Applied Science and Technology Research Institute Company Limited Wafer-level device packaging
WO2014042690A1 (en) * 2012-09-13 2014-03-20 Moog Inc. Method and apparatae for controlling and providing a voltage converter with a pulse-width-modulated switch
DE102013106965B4 (de) 2013-03-15 2021-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Die-Package und Verfahren zum Bilden desselben
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
TWI525673B (zh) * 2013-10-08 2016-03-11 精材科技股份有限公司 晶圓級晶片封裝體的製造方法
US9634053B2 (en) 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
JP2017010962A (ja) * 2015-06-16 2017-01-12 株式会社東芝 デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
US10163954B2 (en) * 2016-04-11 2018-12-25 Omnivision Technologies, Inc. Trenched device wafer, stepped-sidewall device die, and associated method

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US25587A (en) * 1859-09-27 Horse s harness
FR2013735A1 (zh) 1968-07-05 1970-04-10 Gen Electric Inf Ita
GB1285708A (en) * 1968-10-28 1972-08-16 Lucas Industries Ltd Semi-conductor devices
US3648131A (en) 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US4179794A (en) 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPS6314169A (ja) 1986-07-07 1988-01-21 Canon Inc 画像記録装置
US4954875A (en) 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4978639A (en) 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH0482215A (ja) 1990-07-25 1992-03-16 Sumitomo Electric Ind Ltd ランプアニール装置
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JPH0541758A (ja) 1991-08-06 1993-02-19 Canon Inc 画像形成装置
US5927993A (en) * 1992-02-03 1999-07-27 Motorola, Inc. Backside processing method
US5350662A (en) * 1992-03-26 1994-09-27 Hughes Aircraft Company Maskless process for forming refractory metal layer in via holes of GaAs chips
US5476819A (en) 1993-07-26 1995-12-19 Litton Systems, Inc. Substrate anchor for undercut silicon on insulator microstructures
US5486715A (en) * 1993-10-15 1996-01-23 Ixys Corporation High frequency MOS device
TW270213B (zh) * 1993-12-08 1996-02-11 Matsushita Electric Ind Co Ltd
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
JPH07319369A (ja) 1994-05-25 1995-12-08 Ricoh Co Ltd 給紙装置
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
JPH0946566A (ja) 1995-08-01 1997-02-14 Olympus Optical Co Ltd 電子内視鏡用固体撮像装置
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
KR100410812B1 (ko) 1996-06-25 2004-04-01 주식회사 하이닉스반도체 반도체장치의제조방법
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
DE19636744C2 (de) 1996-09-10 1998-09-17 Siemens Ag Verfahren zum Übertragen von Daten in einem hybriden Telekommunikationssystem, insbesondere einem "ISDN - DECT-spezifischen RLL/WLL"-System
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US5691245A (en) * 1996-10-28 1997-11-25 He Holdings, Inc. Methods of forming two-sided HDMI interconnect structures
EP2270846A3 (en) 1996-10-29 2011-12-21 ALLVIA, Inc. Integrated circuits and methods for their fabrication
US5811868A (en) * 1996-12-20 1998-09-22 International Business Machines Corp. Integrated high-performance decoupling capacitor
US6054760A (en) * 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
US5910687A (en) 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JPH10242084A (ja) * 1997-02-24 1998-09-11 Lintec Corp ウェハ貼着用粘着シートおよび電子部品の製造方法
JP3286553B2 (ja) 1997-03-17 2002-05-27 株式会社村上開明堂 防眩インナーミラー
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
FR2767223B1 (fr) 1997-08-06 1999-09-17 Commissariat Energie Atomique Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
FR2767233B1 (fr) 1997-08-11 2000-11-24 L App Electr Simplex Obturateur pour passage de cables electriques
US6432744B1 (en) * 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
DE69737262T2 (de) * 1997-11-26 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
JPH11240202A (ja) 1997-12-25 1999-09-07 Canon Inc 画像記録装置及び複写システム
US5888884A (en) 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
KR20010033602A (ko) 1998-01-20 2001-04-25 하루타 히로시 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US7205635B1 (en) * 1998-03-20 2007-04-17 Mcsp, Llc Hermetic wafer scale integrated circuit structure
JPH11275361A (ja) 1998-03-20 1999-10-08 Canon Inc 画像形成装置及び方法
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
DE19846232A1 (de) 1998-09-03 2000-03-09 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6339251B2 (en) * 1998-11-10 2002-01-15 Samsung Electronics Co., Ltd Wafer grooves for reducing semiconductor wafer warping
JP2000173952A (ja) * 1998-12-03 2000-06-23 Fujitsu Quantum Device Kk 半導体装置及びその製造方法
US6310328B1 (en) * 1998-12-10 2001-10-30 Mattson Technologies, Inc. Rapid thermal processing chamber for processing multiple wafers
JP3687379B2 (ja) 1998-12-18 2005-08-24 株式会社日立製作所 半導体装置の製造方法
US6259039B1 (en) * 1998-12-29 2001-07-10 Intel Corporation Surface mount connector with pins in vias
KR100315030B1 (ko) * 1998-12-29 2002-04-24 박종섭 반도체패키지의제조방법
FR2788375B1 (fr) * 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
JP2000286283A (ja) 1999-03-30 2000-10-13 Seiko Epson Corp 半導体装置の製造方法
WO2000059050A1 (en) * 1999-03-31 2000-10-05 Seiko Epson Corporation Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
JP2000294677A (ja) 1999-04-05 2000-10-20 Fujitsu Ltd 高密度薄膜配線基板及びその製造方法
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
WO2001009932A1 (fr) * 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage
JP3687435B2 (ja) 1999-08-27 2005-08-24 セイコーエプソン株式会社 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2001077229A (ja) 1999-09-02 2001-03-23 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
KR100462980B1 (ko) 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
JP2001127243A (ja) 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
JP2001185519A (ja) 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
JP3858545B2 (ja) 1999-12-27 2006-12-13 セイコーエプソン株式会社 半導体モジュール及び電子機器
JP2001210667A (ja) 2000-01-28 2001-08-03 New Japan Radio Co Ltd 半導体装置の製造方法
US6534751B2 (en) * 2000-02-28 2003-03-18 Kyocera Corporation Wafer heating apparatus and ceramic heater, and method for producing the same
US6846711B2 (en) * 2000-03-02 2005-01-25 Tokyo Electron Limited Method of making a metal oxide capacitor, including a barrier film
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
JP3701542B2 (ja) * 2000-05-10 2005-09-28 シャープ株式会社 半導体装置およびその製造方法
JP3879816B2 (ja) 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP4329235B2 (ja) 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US20020002587A1 (en) 2000-07-17 2002-01-03 Siemens Aktiengesellschaft Method and Arrangement for Determining Current Projection Data for a Projection of a Spatially Variable Area
JP2002057128A (ja) * 2000-08-15 2002-02-22 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
US6379982B1 (en) 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US6406934B1 (en) 2000-09-05 2002-06-18 Amkor Technology, Inc. Wafer level production of chip size semiconductor packages
JP2002083785A (ja) 2000-09-07 2002-03-22 Nec Kansai Ltd 半導体素子の製造方法
JP2002093942A (ja) 2000-09-14 2002-03-29 Nec Corp 半導体装置およびその製造方法
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
JP2002163900A (ja) 2000-11-22 2002-06-07 Hitachi Ltd 半導体ウエハ、半導体チップ、半導体装置および半導体装置の製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6495446B1 (en) * 2001-01-29 2002-12-17 Taiwan Semiconductor Manufacturing Company Lossless microstrip line in CMOS process
JP2002231918A (ja) 2001-02-06 2002-08-16 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US6399463B1 (en) * 2001-03-01 2002-06-04 Amkor Technology, Inc. Method of singulation using laser cutting
JP4497737B2 (ja) 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US6597059B1 (en) * 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
JP4698877B2 (ja) 2001-04-27 2011-06-08 オリンパス株式会社 撮像装置
US6753936B2 (en) * 2001-05-17 2004-06-22 Dai Nippon Pringing Co., Ltd. Field sequential color liquid crystal display device
JP2003031647A (ja) * 2001-07-19 2003-01-31 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6955989B2 (en) * 2001-11-30 2005-10-18 Xerox Corporation Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon
US6607941B2 (en) 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6624515B1 (en) * 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
US6848177B2 (en) 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
JP2003332270A (ja) 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7399683B2 (en) * 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
US6805279B2 (en) * 2002-06-27 2004-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fluxless bumping process using ions
DE10238444B4 (de) 2002-08-22 2011-05-12 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
TWI239607B (en) 2002-12-13 2005-09-11 Sanyo Electric Co Method for making a semiconductor device
JP2004288816A (ja) 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
DE60322190D1 (de) 2003-05-15 2008-08-28 Sanyo Electric Co Halbleiteranordnung und entsprechendes Herstellungsverfahren
JP2004363478A (ja) * 2003-06-06 2004-12-24 Sanyo Electric Co Ltd 半導体装置の製造方法
CN100587962C (zh) * 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4248355B2 (ja) * 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
JP2005191550A (ja) 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP2006093367A (ja) * 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100676493B1 (ko) * 2004-10-08 2007-02-01 디엔제이 클럽 인코 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법
US7449779B2 (en) * 2005-03-22 2008-11-11 Tessera, Inc. Wire bonded wafer level cavity package
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN1453865A (zh) 2003-11-05
KR20030084707A (ko) 2003-11-01
US20040235270A1 (en) 2004-11-25
KR100543481B1 (ko) 2006-01-20
US8105856B2 (en) 2012-01-31
US7271466B2 (en) 2007-09-18
US20030230805A1 (en) 2003-12-18
US7312521B2 (en) 2007-12-25
CN1257550C (zh) 2006-05-24
TW200306650A (en) 2003-11-16
US20060033198A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
TWI232560B (en) Semiconductor device and its manufacture
TWI229890B (en) Semiconductor device and method of manufacturing same
TWI227050B (en) Semiconductor device and method for manufacturing the same
TW511200B (en) Semiconductor device and manufacturing method thereof
KR100827667B1 (ko) 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
TWI261343B (en) Semiconductor device and method of manufacturing the same
TW544823B (en) Semiconductor device, its manufacturing method, and electronic apparatus
TWI269374B (en) Method for making a semiconductor device
TW200531228A (en) Semiconductor device and method for producing the same
JP5154000B2 (ja) 半導体装置
TW200531142A (en) Semiconductor device and method for making same
JP2002134658A (ja) 半導体装置及びその製造方法
JP3459234B2 (ja) 半導体装置およびその製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
JP4058619B2 (ja) 半導体ウエハ
TW201001645A (en) Semiconductor device and method of manufacturing the same
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
TWI701792B (zh) 半導體元件及其製備方法
JP4334397B2 (ja) 半導体装置及びその製造方法
TW200837855A (en) Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion
US7015129B2 (en) Bond pad scheme for Cu process
JP4511148B2 (ja) 半導体装置の製造方法
JP3877700B2 (ja) 半導体装置及びその製造方法
JP5238985B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees