TWI226690B - Semiconductor device and fabrication method thereof - Google Patents

Semiconductor device and fabrication method thereof Download PDF

Info

Publication number
TWI226690B
TWI226690B TW092116041A TW92116041A TWI226690B TW I226690 B TWI226690 B TW I226690B TW 092116041 A TW092116041 A TW 092116041A TW 92116041 A TW92116041 A TW 92116041A TW I226690 B TWI226690 B TW I226690B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
aforementioned
item
semiconductor
layer
Prior art date
Application number
TW092116041A
Other languages
English (en)
Other versions
TW200402857A (en
Inventor
Ichiro Kouno
Osamu Okada
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002173700A external-priority patent/JP2004022699A/ja
Priority claimed from JP2002326304A external-priority patent/JP2004165234A/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW200402857A publication Critical patent/TW200402857A/zh
Application granted granted Critical
Publication of TWI226690B publication Critical patent/TWI226690B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1226690
面至第1絕緣膜8上面之特定部位，設置著第1基底金屬 層l〇a、及由設置於該第1基底金屬層l〇a上之第1上層金 屬層10b所構成之第1上層再配線10。第1基底金屬層l〇a 係例如下層爲鈦層、上層爲銅層所構成之2層構造。而第1 ~ 上層金屬層l〇b則只由銅層所構成。 第1上層再配線1 〇之連結墊部上面，設置著由銅所構 成之柱狀電極1 1。含有第1上層再配線10之第1絕緣膜8 的上面，以上面和柱狀電極11之上面位於同一平面之方式 ，設置著聚醯亞胺或環氧系樹脂等所構成之第2絕緣膜1 2 # 。因此，柱狀電極11之上面爲露出。 從柱狀電極11之上面至第2絕緣膜1 2之上面特定部 位，設置著第2基底金屬層13a、及由設置於該第2基底金 屬層ί 3a上之第2上層金屬層13b所構成之第2上層再配 線1 3。第2基底金屬層1 3 a亦爲例如下層爲鈦層、上層爲 銅層所構成之2層構造，而第2上層金屬層i3b則只由銅 層所構成。 第2基底金屬層13a當中之銅層的全部側面、及由銅鲁 所構成之第2上層金屬層13b的表面（除了一部份以外之上 面整體及全部側面），會在內側形成氧化第2銅層1 4 ,而在 外側形成氧化第1銅層1 5。以覆蓋第2上層再配線丨3上面 之方式形成之氧化第2銅層14及氧化第1銅層15上，會 形成使第2上層金屬層13b上面之一部份露出之開口部16 ，而從此開口部1 6露出之第2上層再配線！ 3的一部份會 構成連結墊部。 -8 - 1226690 含有第2上層再配線13表面上之氧化第2銅層14及 氧化第1銅層1 5的第2絕緣膜1 2上面，設置著聚醯亞胺 及環氧系樹脂等所構成之第3絕緣膜（封裝膜）17。第3絕緣 膜1 7上對應第2上層再配線1 3之連結墊部的部份上設置 〜 著開口部1 8。兩開口部1 6、1 8內及其上方設置著連結於第 2上層再配線13之連結墊部之焊球（低融點金屬）1 9。複數 焊球1 9係以矩陣狀配置於第3絕緣膜1 7上。 然而，使基板1之尺寸稍大於半導體構成體3之尺寸 ，係因爲焊球1 9之配置區域會對應矽基板4上之連結墊5 # 數的增加而稍爲大於半導體構成體3之尺寸，利用此方式 ，可使第2上層再配線1 3之連結墊部尺寸及配置間隔大於 矽基板4上之連結墊5尺寸及配置間隔。 因此，矩陣狀配置之第2上層再配線1 3之連結墊部， 不但配置於對應半導體構成體3之區域而已，亦配置於對 應半導體構成體3之周圍側面外側之第1絕緣膜8的區域 上。亦即，矩陣狀配置之焊球1 9當中，至少最外圔之焊球 1 9會配置於比半導體構成體3更爲外側之周圍。 ® 其次，針對此半導體裝置製造方法之一實例進行說明 。首先，如第2圖所示，在可獲得複數片如第1圖所示基 板1之大小的基板1之上面整體形成黏合層2。其次，分別 將半導體構成體3之矽基板4的下面黏合於黏合層2上面 之特定複數部位。 其次，如第3圖所示，在含有複數半導體構成體3之 黏合層2上面，形成由聚醯亞胺及環氧系樹脂等所構成之 -9- 1226690 第1絕緣膜8圖案。此時’第1絕緣膜8上面爲平坦狀態 ，而對應該半導體構成體3之開口部7的部份會形成開口 部9 〇 其次，如第4圖所示，在含從兩開口部7、9露出之連 結墊5上面在內之第1絕緣膜8上面整體形成第1基底金 屬層1 0a。第1基底金屬層1 〇a係以例如濺鍍形成鈦層後， 再以濺鍍在該鈦層上形成銅層。 其次，以大家所熟知之光刻技術，在第1基底金屬層 l〇a之上面形成屏極電阻膜21之圖案。此時，屛極電阻膜 2 1之圖案，係利用對應於形成第1上層再配線1 〇之區域而 形成之開口部22來構成。其次，將第1基底金屬層10a當 做電鍍電流路，實施銅之電解電鍍，在屏極電阻膜21之開 口部22內之第1基底金屬層l〇a上面形成第1上層金屬層 l〇b。其次，剝離屏極電阻膜21。 其次，亦利用光刻技術，如第5圖所示，在含有第1 上層金屬層l〇b之第1基底金屬層10a上面形成屏極電阻 膜23之圖案。此時，屏極電阻膜23之圖案，係利用對應 於形成第1上層金屬層10b之連結墊部而形成之開口部24 來構成。其次，將第1基底金屬層10a當做電鍍電流路， 實施銅之電解電鍍，在屏極電阻膜23之開口部24內之第1 上層金屬層l〇b的連結墊部上面形成柱狀電極1 1。 其次，剝離屏極電阻膜2 3，接著，將柱狀電極1 1及 第1上層金屬層l〇b當做遮罩，以蝕刻除去第1基底金屬 層l〇a之不要部份，如第6圖所示，只有第1上層金屬層10b -1 0 - 1226690 下方會殘存第1基底金屬層1 〇a ’利用形成於此殘存第1基 底金屬層及其上面整體之第1上層金屬層l〇b來形成 _ 第1上層再配線1 〇。 其次，如第7圖所示，在含有柱狀電極11及第1上層 再配線1 〇之第1絕緣膜8上面形成由聚醯亞胺或環氧系樹 脂等所構成之第2絕緣膜1 2，其厚度會稍大於柱狀電極Π 之高度。因此，此狀態下，柱狀電極1 1之上面會覆蓋著第 2絕緣膜12。其次，對含有第2絕緣膜12及柱狀電極1 1 之上面側實施適度硏磨，如第8圖所示，使柱狀電極1 1之 β 上面露出。 其次，如第9圖所示，在含有柱狀電極11上面之第2 絕緣膜12的上面整體形成第2基底金屬層13a。第2基底 金屬層13a係利用例如濺鍍形成鈦層，並在該鈦層上以濺 鍍形成銅層。 其次，利用光刻技術，在第2基底金屬層1 3 a上面形 成屏極電阻膜25之圖案。屏極電阻膜25之圖案，係利用 對應第2上層再配線13形成區域而形成之開口部26來構 ® 成。其次，將第2基底金屬層13a當做電鍍電流路，實施 銅之電解電鍍，在屏極電阻膜25之開口部26內之第2基 底金屬層13a上面形成第2上層金屬層13b。 其次，剝離屏極電阻膜25,接著，將第2上層金屬層 13b當做遮罩，以蝕刻除去第2基底金屬層13a之不要部份 ，如第10圖所示，只有第2上層金屬層13b下方會殘存第 2基底金屬層13a，利用形成於此殘存第2基底金屬層13a -11- 1226690 及其上面整體之第2上層金屬層13b來形成第2上層再配 線1 3。 其次，針對尺寸之實例進行說明。第1、第2基底金 屬層10a、13a之鈦層厚度爲100〜200nm程度，銅層之厚 ‘ 度爲300〜600 nm程度。第1、第2上層金屬層l〇b、13b 之厚度爲1〜l〇/zm程度。柱狀電極11之高度爲100〜150 # m程度。 其次，如第1 1圖所示，在第2上層再配線13之連結 墊部上面形成由乾膜或液狀光阻劑所構成之抗蝕膜27。其 鲁 次，以抗蝕膜27做爲遮罩，如後面說明所示，在第2基底 金屬層13a當中之銅層側面及由銅所構成之第2上層金屬 層1 3b表面形成氧化膜。在此狀態下形成氧化膜，形成抗 蝕膜2 7之第2上層再配線13的一部份上不會形成氧化膜 ，只要除去抗蝕膜27即將將此部份當做連結墊部。 此處，針對2種氧化膜形成方法進行說明。第1方法 係形成氧化第2銅層之方法，第2方法則係在氧化第2銅 層上形成氧化第1銅層之方法。 · 首先，針對形成氧化第2銅層之第1方法進行說明。 如上面所述，首先，在形成抗蝕膜2 7後，在上述製造 步驟，亦即’以將第2上層金屬層1 3 b當做遮罩並以蝕刻 除去第2基底金屬層1 3 a之不要部份時之濕蝕刻步驟後的 水洗等，利用硫酸之浸漬處理除去第2基底金屬層13a當 中之銅層側面及第2上層金屬層13b表面上形成之非均一 的自然氧化銅，再經過水洗、乾燥，使第2上層再配線1 3 -12- 1226690 之表面成爲純銅面。 其次，將第2圖所示之矽基板11等和圖上未標示之固 定其之夾具一起插入烘箱之腔室內，在氮氣環境中，實施 溫度爲165°C程度之45分鐘程度的預烘處理。此預烘處理 係爲了使矽基板4等、及固定其之夾具的溫度均一地處於 預先設定之溫度165°C程度，因係在氮氣環境中實施，第2 上層再配線13之表面等上不會形成氧化銅。 其次，將經過預烘處理之矽基板4等移至圖上未標示 之真空烘箱的腔室內，實施正式烘焙處理。正式烘焙處理 係在165°C程度之溫度下使腔室內從大氣壓降至133Pa程度 後，導入乾空氣使其恢復大氣壓，重複實施此處理3次。 又，在乾空氣環境中，以溫度165 °C程度實施10分鐘程度 之加熱處理。如此，第2基底金屬層i3a當中之銅層側面 及第2上層金屬層13b之表面上會形成厚度爲20〜40nm程 度的氧化第2銅層14。又，亦可以純度100%之氧氣取代乾 空氣。 其次，針對在氧化第2銅層上形成氧化第1銅層之第2 方法進行說明。 此時，亦在形成抗蝕膜2 7後，在上述製造步驟，亦即 ，以將第2上層金屬層13b當做遮罩並以蝕刻除去第2基 底金屬層13a之不要部份時之濕蝕刻步驟後之水洗等，利 用硫酸之浸漬處理除去第2基底金屬層13a當中之銅層側 面及第2上層金屬層13b表面上形成之非均一的自然氧化 銅，再經過水洗、乾燥，使第2上層再配線13之表面成爲 1226690 純銅面。 其次，利用處理液形成氧化銅，首先，針對處理液進 行說明。第1處理液係由氫氧化鈉10〜20wt%程度、及純 水8 0〜90 wt%程度所構成之處理液。第2處理液係由次氯 酸鈉15〜25wt%程度、純水70〜80wt%程度、以及安定劑1 〜1 0 w t %程度所組成之處理液。 首先，在室溫下將基板1等浸入第1處理液30〜40mL/L 程度及純水960〜970mL/L程度（但，兩液之合計爲1 000mL/L) 之混合液中。此浸漬處理係爲了使第2上層再配線1 3不會 排斥下一浸漬處理之處理液（混合液），第2上層再配線1 3 之表面不會形成氧化銅。 其次，在溫度55t程度下將基板1等浸入第1處理液 50mL/L程度、第2處理液450mL/L程度、以及純水500mL/L 程度之混合液中約1分鐘程度，接著，實施水洗、溫水洗 、及乾燥。如此，在第2基底金屬層1 3 a當中之銅層側面 、及由銅所構成之第2上層金屬層13b表面會形成厚度50 〜5 0 Onm程度之氧化第2銅層14，而在其表面則形成厚度 10〜lOOnm程度之氧化第1銅層15。其次，剝離抗蝕膜27 〇 其次，利用光刻技術，如第12圖所示，在含有第2上 層再配線13表面上之氧化第2銅層14、及氧化第1銅層15 的第2絕緣膜1 2上面，形成由聚醯亞胺或環氧系樹脂等所 構成之第3絕緣膜17圖案。此時，在對應第3絕緣膜17 之氧化第2銅層14、及氧化第1銅層1 5之開口部1 6的部 一 14- 1226690 份上會形成開口部1 8。 其次，在兩開口部16、18內、及其上方以連結至第2 上層再配線1 3之連結墊部的方式形成焊球1 9。其次，如第 1 3圖所示，從相互鄰接之半導體構成體3間，切斷3層之 、 絕緣膜17、1 2、8、黏合層2、以及基板1，得到複數個如 第1圖所示之半導體裝置。 此處，利用壓力鍋試驗（PCT)之剪斷強度試驗來表示形 成氧化膜所造成的效果。首先，準備如第33圖所示之第1 試料及第34圖所示之第2試料。此第1試料之構造上，係 鲁 在第1半導體裝置230之上面中央部隔著由環氧系樹脂所 構成之絕緣膜217黏合第2半導體裝置330。第1半導體裝 置2 3 0之構造上，設有由位於矽基板204上之由聚醯亞胺 所構成之保護膜208、由鈦層及銅層所構成之2層構造的基 底金屬層213a、以及由銅所構成之上層金屬層213b所構成 之再配線2 1 3，基底金屬層2 1 3 a當中之銅層側面、及上層 金屬層21 3b表面則設置著氧化第2銅層214。又，第2半 導體裝置3 3 0之構造上，設有由位於矽基板304上之由聚 · 醯亞胺所構成之保護膜3 08、由鈦層及銅層所構成之2層構 造的基底金屬層313a、以及由銅所構成之上層金屬層313b 所構成之再配線3 1 3，基底金屬層3 1 3 a當中之銅層側面、 及上層金屬層313b表面則設置著氧化第2銅層314。 第2試料之構造上，係在第1半導體裝置230之上面 中央部隔著環氧系樹脂所構成之絕緣膜2 1 7黏合第2半導 體裝置330。第1半導體裝置230之構造上，設有由位於矽 -15- 1226690 基板204上之由聚醯亞胺所構成之保護膜208、由鈦層及銅 層所構成之2層構造的基底金屬層213a、以及由銅所構成 之上層金屬層213b所構成之再配線213 ’基底金屬層213a 當中之銅層側面、及上層金屬層213b表面則積層著氧化第 2銅層214、及此氧化第2銅層214上之氧化第1銅層215 。又，第2半導體裝置330之構造上，設有由位於矽基板304 上之由聚醯亞胺所構成之保護膜308、由鈦層及銅層所構成 之2層構造的基底金屬層313a、以及由銅所構成之上層金 屬層313b所構成之再配線313，基底金屬層313a當中之銅 層側面、及上層金屬層313b表面則積層著氧化第2銅層314 、及此氧化第2銅層314上之氧化第1銅層315。 又，準備如第3 5圖所示之比較試料。此比較試料之構 造上，係在第1半導體裝置230之上面中央部隔著由環氧 系樹脂所構成之絕緣膜217黏合弟2半導體裝置330。然而 ，此比較試料之第1半導體裝置23 0及第2半導體裝置330 上，再配線213、313皆未形成氧化第2銅層或氧化第1銅 層。因其他構成和第1試料及第2試料相同，相同構件會 附與相同符號並省略其說明。 亦即，如第33圖所示之第1試料，在第1半導體裝置 23〇之氧化第2銅層214的上面中央部會隔著絕緣膜217黏 合著第2半導體裝置330之氧化第2銅層214，如第34圖 所示之第2試料，在第1半導體裝置23 0之氧化第1銅層215 的上面中央部會隔著絕緣膜217黏合著第2半導體裝置33〇 之氧化第1銅層2 1 5。相對於此，如第3 5圖所示之比較試 1226690 料，則在第1半導體裝置2 3 0之再配線2 1 3的上面中央部 會隔著絕緣膜2 1 7黏合著第2半導體裝置3 3 0之再配線3 1 3 〇 此處，針對第1試料、第2試料、以及比較試料之尺 ~ 寸進行說明。第1半導體裝置23〇之尺寸爲8X 8mm，整 體厚度爲0.75mm。第2半導體裝置330之尺寸爲2 X 2mm ，整體厚度爲〇.75mm。絕緣膜217之尺寸方面，直徑爲 1.5mm，厚度爲 0.03mm。 其次，針對第1試料、第2試料、以及比較試料，在 · 固定第i半導體裝置230之狀態下，對第2半導體裝置330 之側面壓附剪斷測量夾具（圖上未標示），將第2半導體裝置 3 3 0剝離之時點的荷重除以黏合面積（絕緣膜2 1 7之面積爲 1.77mm2)，求取剪斷強度（N/mm2)。此時，係求取由環氧系 樹脂所構成之絕緣膜2 17在剛熱硬化後之剪斷強度、及熱 硬化後經過3 0小時後之剪斷強度。 如此，比較試料之剪斷強度方面，熱硬化後爲 3 1.60N/mm2、30小時後爲1 1.86N/mm2。相對於此，第1試 · 料之剪斷強度方面，熱硬化後爲49.15N/mm2，此數値約爲 比較試料之1.55倍，30小時後爲38.41 N/mm2，此數値約 爲比較試料之3.2 4倍。 又，第2試料之剪斷強度方面，熱硬化後爲6 6.1 ON/mm2 ，此數値約爲上述第1試料之1.34倍，30小時後爲 5 8.7 6N/mm2，此數値約爲上述第1試料之1.53倍。 因此，由此試驗結果可知，對於由環氧系樹脂所構成 - 1 7- 1226690 之絕緣膜2 1 7的氧化第2銅層2 1 4之附著性，會優於只有 再配線2 1 3，亦即，只有銅層時，此外，亦確認氧化第2銅 層214及，氧化第1銅層215之2層時會優於只有氧化第2 銅層214之1層時。 因此，以上述實施形態之方法所得到之半導體裝置時 ，因第2基底金屬層13a當中之銅層側面、及由銅所構成 之第2上層金屬層13b表面會形成氧化第2銅層14、或氧 化第2銅層14及氧化第1銅層15之積層構造，和直接以 第3絕緣膜（封裝膜）1 7覆蓋由銅所構成之第2上層再配線1 3 φ 時相比，確認可提高第2上層再配線1 3及第3絕緣膜1 7 之附著性。 亦即，未形成氧化第2銅層14、或氧化第2銅層14及 氧化第1銅層1 5之積層構造時，若在由銅所構成之第2上 層再配線1 3表面形成自然氧化銅，則第2上層再配線1 3 及自然氧化銅之界面附著性一般會較弱，會成爲形成於其 表面之由聚醯亞胺或環氧系樹脂等所構成之第3絕緣膜17 剝離的原因，而有耐濕性不足之問題。 馨 相對於此，若形成氧化第2銅層1 4、或氧化第2銅層 Μ及氧化第1銅層15之積層構造，因第2上層再配線13 及氧化第2銅層14之界面附著性會較強，且氧化第1銅層 1 5之表面爲針狀結晶，因爲定準效果，氧化第丨銅層1 5及 第3絕緣膜17之界面附著性會較強，結果，第3絕緣膜17 不易剝離，而可提高耐濕性。 又，上述製造方法中’因爲連結於半導體構成體3之 - 1 8 - 1226690 連結墊5的第1基底金屬層l〇a及第1上層金屬層1 〇b係 以濺鍍及電解電鍍形成，連結於第1上層再配線1 〇之連結 墊部的柱狀電極1 1以電解電鍍形成，連結於柱狀電極1 1 上面之第2基底金屬層13a及第2上層金屬層13b則以濺 鍍及電解電鍍形成，因此，可使半導體構成體3之連結墊5 及第1上層再配線1 0間之導電連結、第1上層再配線1 0 及柱狀電極1 1間之導電連結、以及柱狀電極1 1及第2上 層再配線1 3間之導電連結更爲確實。 又，因爲第1上層再配線10及第2上層再配線13間 會形成高度1〇〇〜150/zm程度之柱狀電極11，膠合於圖上 未標示之電路基板時，半導體構成體1 3及電路基板之線膨 脹因數差所導致之集中應力會被柱狀電極11之搖動所吸收 〇 又，基板1之黏合層2上之特定複數部位上，會以黏 合方式配置著半導體構成體3,並針對複數半導體構成體3 以整體方式形成第1〜第3絕緣膜8、12、17、第1、第2 再配線1 〇、13、柱狀電極1 1、以及焊球19，其後，進行切 斷即可得到複數個半導體裝置，故可簡化製造步驟。 又，因可同時搬送基板1及複數半導體構成體3，故 亦可簡化製造步驟。又，若基板1之外形尺寸爲一定，則 搬送系統可共用化，而和製造之半導體裝置的外形尺寸無 關。 然而，上述第2處理液中之次氯酸鈉水溶液係可氧化 性鹼溶液，爲PH12以上之強鹼，因處理溫度爲55°C程度時 !226690 會溶解矽基板4，故處理時間應較短，上述情形應爲1分鐘 程度。 其次，針對第1圖所示之半導體裝置製造方法的變形 例進行說明。首先，準備如第1 4圖所示之物，在由紫外線 透射性透明樹脂板或玻璃板等所構成之下部基板31之上面 整體，黏合由紫外線硬化型黏合片等所構成之黏合層3 2， 在黏合層32之上面黏合上述之基板1及黏合層2。 其次，經過第2圖〜第12圖所示之製造步驟後，如第 I5圖所示，從相互鄰接之半導體構成體3間，切斷3層之 鲁 絕緣膜17、12、8、黏合層2、基板1、以及黏合層32，但 不切斷下部基板3 1。其次，從下部基板3 1之下面側照射紫 外線，使黏合層3 2硬化。如此，可降低黏合層3 2對被切 斷之基板1下面的黏合性。此時，只要逐片剝離並拾取以 單片形式存在於黏合層3 2上者，即可得到如第1圖所示之 複數個半導體裝置。 此製造方法中，因在如第1 5圖所示之狀態下，存在於 黏合層32上之已單片化之半導體裝置不會四處散落，故可 馨 以不使用專用半導體裝置載置盤，而直接在安裝至圖上未 標示之電路基板上時才逐一剝離拾取。又，剝離殘存於下 部基板3 1上面之黏合性已降低之黏合層3 2後，下部基板3 1 可再度利用。又，下部基板3 1之外形尺寸若爲一定，則可 獲得搬送系統之共用化，而和製造之半導體裝置的外形尺 寸無關。又，黏合層32有時亦可採用熱硬化型黏合片等。 又，下部基板31亦可採用利用膨脹剝離半導體裝置之 -20 - 1226690 一般塊裝膠帶，此時，黏合層不必爲紫外線硬化型。又， 亦可利用硏磨或蝕刻來除去下部基板3 1。 其次，針對第1圖所示之半導體裝置製造方法的第2 變形例進行說明。此製造方法中，第8圖所示之製造步驟 後，如第1 6圖所示，在含有柱狀電極1 1上面之第2絕緣 膜12的上面整體以銅之無電解電鍍來形成第2基底金屬層 13a。其次，將第2基底金屬層13a當做電鍍電流路實施銅 之電解電鍍，在第2基底金屬層13a之上面整體形成第2 上層金屬形成用層13e。 0 其次，在對應第2上層金屬形成用層i3c上面之第2 再配線形成區域的部份形成抗蝕膜3 3之圖案。其次，以抗 蝕膜3 3做爲遮罩’以蝕刻除去第2上層金屬形成用層1 3 c 及第2基底金屬層13 a之不要部份，如第17圖所示，只有 抗飩膜3 3下方會殘存第2上層再配線1 0。其後，剝離抗蝕 膜33 ° 然而，亦可使第2圖所示之基板1或第14圖所示之下 部基板31成爲盤狀。亦即，使基板具有配列著半導體構成 ® 體3之區域低於周圍之盤子形狀。其次，亦可在環繞此盤 狀基板之半導體構成體3配列區域的周圍上面，設置電鍍 電流路用金屬層，並以導電構件連結此電鍍電流路用金屬 層及電鍍電流路用基底金屬層（l〇a、13a)，實施電解電鍍。 此時，因盤具有同一外形尺寸，即使製造半導體裝置之尺 寸不同時，亦可使用同一製造裝置而更具效率。 (第2實施形態） -21- 1226690 如第2圖所示之製造步驟中’分別在半導體構成體3 之矽基板4下面設置黏合層2 ’將這些黏合層2黏合於基板 1上面之各特定部位時’可得到第1 8圖所示之本發明第2 實施形態的半導體裝置° 以此方式得到之半導體裝置’例如’除了矽基板4之 下面利用黏合層2黏合於基板1上面以外，矽基板4之側 面等亦隔著第1絕緣膜8黏合於基板1上面，故可將對半 導體構成體3之基板1的黏合強度提高至某程度。 (第3實施形態） · 第1 9圖係本發明第3實施形態之半導體裝置的剖面圖 。此半導體裝置和第1圖所示半導體裝置之不同處，係沒 有基板1及黏合層2。 製造此第3實施形態之半導體裝置時，例如，如第1 2 圖所示，形成焊球1 9後，以硏磨或蝕刻等除去基板1及黏 合層2，接著，從相互鄰接之半導體構成體3間，切斷3層 之絕緣膜1 7、1 2、8，得到複數個第1 9圖所示半導體裝置 。以此方式得到之半導體裝置因沒有基板1及黏合層2，故 · 可獲得該部份之薄型化。 (第4實施形態） 利用第3實施形態所示之方法，以硏磨或蝕刻除去基 板1及黏合層2而形成第1 9圖所未半導體裝置後，對矽基 板4及第1絕緣膜8之下面側進行適度硏磨，接著，從相 互鄰接之半導體構成體3間，切斷3層之絕緣膜17、12、8 ’得到複數個第20圖所示本發明第4實施形態之半導體裝 - 22 - 1226690 置。以此方式得到之半導體裝置可進一步薄型化。 又，亦可在形成焊球1 9前，以硏磨或蝕刻等除去基板 1及黏合層2(必要時，進一步對矽基板4及第1絕緣膜8之 下面側實施適度硏磨），接著，形成焊球1 9，再從相互鄰接 之半導體構成體3間，切斷3層之絕緣膜1 7、1 2、8。 (第5實施形態） 第2 1圖係本發明第5實施形態之半導體裝置剖面圖。 此半導體裝置和第1圖所示半導體裝置之不同處，係黏合 層2下面黏合著散熱用金屬層34。金屬層34係由厚度爲數 十//m之銅箔等所構成。 製造此第5實施形態半導體裝置時，例如，如第1 2圖 所示，形成焊球1 9後，以硏磨或蝕刻等除去基板1，接著 ，在黏合層2之下面整體黏合金屬層34，再從相互鄰接之 半導體構成體3間，切斷3層之絕緣膜17、12、8、黏合層 2、以及金屬層34，得到複數個第21圖所示半導體裝置。 又，以硏磨或蝕刻等除去黏合層2(必要時，對矽基板 4及第1絕緣膜8之下面側實施適度硏磨），再利用新的黏 合層將金屬層34黏合於矽基板4及第1絕緣膜8之下面。 (第6實施形態） 第22圖係本發明第6實施形態之半導體裝置的剖面圖 。此半導體裝置和第1圖所示半導體裝置之最大不同處， 係基板1上之半導體構成體41係採用一般被稱爲晶圓級 (WL)CSP者，該WLCSP之上部側沒有第1圖所示柱狀電極 1 1，且第2上層再配線1 3係利用設於第2絕緣膜1 2之開 - 23- 1226690 口部1 2a連結於第1上層再配線丨〇之連結墊部。 半導體構成體41係被稱爲WLCSF者，具有矽基板4， 前述矽基板4係黏合於設於基板1上之黏合層2之上面中 央部。矽基板4之上面中央部設有積體電路部（圖上未標示） ，上面周圍部則設置著連結於積體電路部、由鋁系金屬等 所構成之複數連結墊5。連結墊5中央部以外之矽基板4上 面，設有由氧化矽等所構成之絕緣膜6，連結墊5之中央部 會從設於絕緣膜6之開口部7露出。到目前爲止之構成上 ，係和第1圖所示半導體構成體3相同。 φ 此實施形態之半導體構成體41時，會進一步在絕緣膜 6上面設由聚醯亞胺或環氧系樹脂等所構成之保護膜42。 此時，對應保護膜42之絕緣膜6的開口部7之部份會設置 著開口部43。從由兩開口部7、43露出之連結墊5上面至 保護膜42上面之特定部位，會設置具有由銅等所構成之基 底金屬層44a、及由設置於該基底金屬層44a上之由銅所構 成之上層金屬層44b所構成之再配線（下部再配線）44。 再配線44之連結墊部上面設置著由銅所構成之柱狀電 Φ 極45。含有再配線44之保護膜42上面，則以其上面和柱 狀電極45之上面處於同一平面之方式，設置著由聚醯亞胺 或環氧系樹脂等所構成之下部封裝膜46。如此，此實施形 態之半導體構成體41的構成上，不但含有矽基板4、連結 墊5、及絕緣膜6以外，尙含有保護膜42、再配線44、柱 狀電極45、以及下部封裝膜46。 位於半導體構成體41周圍之黏合層2上面，會以其上 -24- 1226690 面和下部封裝膜46之上面處於同一平面之方式，設置著由 聚醯亞胺或環氧系樹脂等所構成之側部絕緣膜47。下部封 裝膜46、側部絕緣膜47、及柱狀電極45之上面，則設置 著由聚醯亞胺或環氧系樹脂等所構成之第1絕緣膜8。而對 應於第1絕緣膜8之柱狀電極45之上面中央部的部份上， 則會設置著開口部8a。 從由開口部8a露出之柱狀電極45上面至第1絕緣膜8 上面之特定部位，設置著第1上層再配線1 0。其次，從比 含有第1上層再配線1 0之第1絕緣膜8更爲上側之部份的 · 構成，大致和第1圖所示相同，故省略其說明。但，如前 面所述，此實施形態因沒有第1圖所示柱狀電極1 1，而採 用以經由設置於第2絕緣膜12之開口部12a將第2上層再 配線1 3連結至第1上層再配線1 0之連結墊部來取代。 其次，針對半導體構成體41之製造方法的一實例進行 簡單說明。首先，準備設置著連結墊5、絕緣膜6、及保護 膜42之盤狀態半導體基板（切斷前之矽基板4)。其次，在 含有從兩開口部7、43露出之連結墊5上面之保護膜42上 鲁 面整體，以無電解或濺鍍形成基底金屬層44a。 其次，在基底金屬層44a上面之特定部位，以電解電 鍍形成上層金屬層44b。其次，在上層金屬層44b之連結墊 部上面，以電解電鍍形成柱狀電極45。其次，將柱狀電極 45及上層金屬層44b當做遮罩’以蝕刻除去基底金屬層44a 之不要部份，只有上層金屬層44b下方會殘存基底金屬層 44a，形成由此殘存基底金屬層44a、及形成於該基底金屬 -25- 1226690 層44a上面全面之上層金屬層44b所構成之再配線44。 其次’以厚度大於柱狀電極45高度之方式，在含柱狀 電極45及再配線44之保護膜42上面形成下部封裝膜。因 此，此狀態時，柱狀電極45之上面會被下部封裝膜46覆 蓋。其次，對下部封裝膜46及柱狀電極45之上面側實施 適度硏磨，使柱狀電極45之上面露出。其次，經由切割步 驟，得到複數個第22圖所示半導體構成體4 1。此時，柱狀 電極45之高度爲1〇〇〜150/zm程度。— 其次，針對利用以此方式獲得之半導體構成體41製造 · 第22圖所示半導體裝置之一實例進行說明。首先，如第23 圖所示，在可獲得複數個如第22圖所示基板1之大小的基 板1上面整體形成黏合層2。其次，在黏合層2上面之特定 複數部位分別黏合半導體構成體41之矽基板4下面。 其次，以厚度大於半導體構成體41之高度的方式，在 含複數半導體構成體41之黏合層2上面，形成由聚醯亞胺 或環氧系樹脂等所構成之側部絕緣膜47。因此，此狀態時 ，半導體構成體4 1之上面會覆蓋著側部絕緣膜47。其次， β 對側部絕緣膜47及半導體構成體4 1之上面側實施適度硏 磨，如第24圖所示，半導體構成體41之柱狀電極45之上 面會露出。 製造第22圖所示半導體構成體41時，如上面所述， 會厚度稍大於柱狀電極45高度之方式，在含柱狀電極45 及再配線44之保護膜42上面形成下部封裝膜46，其次， 對下部封裝膜46及柱狀電極45之上面側實施適度硏磨， - 2 6 - 1226690 絕緣膜8上面之特定部位上，形成第1上層再配線1 0、具 有開口部12a之第2絕緣膜12，在含從開口部12a露出之 第1上層再配線1 〇之連結墊部上面的第2絕緣膜1 2上面 之特定部位上，形成第2上層再配線13，並在第2上層再 配線1 3之連結墊部以外之表面上，形成氧化第2銅層14 及氧化第1銅層1 5、具有開口部1 8之第3絕緣膜1 7、以 及焊球19。其次，從相互鄰接之半導體構成體41間，切斷 3層之絕緣膜1 7、1 2、8、側部絕緣膜47、黏合層2、以及 基板1，得到複數個如第22圖所示之半導體裝置。 φ 此時，因第1上層再配線1 〇係以電鍍直接接合於柱狀 電極45上，第1絕緣膜8之開口部8a只要具有10/zmX10 //m面積之四方形或同面積即可獲得充分強度。此種曝光機 具有數/zm之定位精度，因柱狀電極之直徑通常爲100〜150 // m程度（間距通常爲其2倍），和以黏結方式接合柱狀電極 及再配線之方法相比，在柱狀電極之尺寸及配置間隔相對 極小時亦可適用，且，處理上亦更有效率。 因此，利用此製造方法，可使以將第1上層再配線1 〇 ® 接合至柱狀電極45爲目的之第1絕緣膜8之開口部8a寬 度爲柱狀電極45寬度之1/2以下，因爲利用此方式，半導 體構成體4 1之柱狀電極45尺寸及配置間隔可以較小，故 可進一步縮小具有第1上層再配線1 〇等上層之再配線的半 導體裝置尺寸。 (第7實施形態） 第26圖係本發明第7實施形態之半導體裝置的剖面圖 -2 8 - 1226690 。以半導體構成體4 1而言，和如第22圖所示之半導體構 成體4 1相比，此半導體裝置係採用不具有柱狀電極45，而 在對應、下部封裝膜46之再配線44的連結墊部之部份上會 形成開口部46a者。 又，和第1圖所示之半導體裝置相比，此半導體裝置 上，第1上層再配線1 〇經由第1絕緣膜8之開口部8b及 下部封裝膜46之開口部46a連結至再配線44之連結墊部 ，且在第1上層再配線1 〇之連結墊部以外之表面上，依序 設置氧化第2銅層14及氧化第1銅層15，然後在設置於其 上之第2絕緣膜1 2之開口部1 2b內、兩氧化銅層14、1 5 之開口部1 6內、以及其上方，以連結至第1上層再配線1 〇 之連結墊部的方式設置焊球1 9。 由此實施形態之半導體裝置的構成可知，以半導體構 成體4 1而言，即使不具有柱狀電極亦只需具有再配線44 即可，又，上層再配線方面，亦只需1層第1上層再配線1〇 即可（此時，第2絕緣膜1 2係保護膜。），相反地，雖然圖 上未標示，但亦可爲3層以上。針對上層再配線爲3層時 進行簡單說明的話，則係在第3絕緣膜1 7上形成第3上層 再配線，在第3上層再配線之連結墊部以外之表面上形成 兩氧化銅層1 4、1 5，然後在其上形成當做保護膜之第4絕 緣膜。 (第8實施形態） 第27圖係本發明第8實施形態之半導體裝置的剖面圖 。此半導體裝置和第26圖所示半導體裝置之不同處，係採 -29- 1226690 用沒有下部封裝膜46者當做半導體構成體41 ’半導體構成 體41周圍之黏合層2上面設置著厚度和半導體構成體厚度 大致相同之方形框狀塡埋材料5 1。 製造此實施形態之半導體裝置之一實例，，首先，如 第28圖所示，在設置於可獲得複數第27圖所示基板1大 小之基板1上面整體的黏合層2上面特定部位上，黏合著 格子狀塡塡埋材料料51下面。格子狀塡埋材料51之形成 實例上，係在由矽、玻璃、陶瓷、樹脂、及金屬等所構成 之板狀塡埋材料51上，以離膜加工或蝕刻等形成複數方形 馨 開口部5 1 a。亦可將板狀塡埋材料51黏合於黏合層2上面 整體，再利用光魚眼座加工形成格子狀塡埋材料5 1。 其次，分別將半導體構成體41之矽基板4下面黏合於 格子狀塡埋材料51之各開口部5丨&內的黏合層2上面中央 部。在此狀態下，塡埋材料51上面及半導體構成體41之 保護膜42上面會大致配置於同—平面上。又，半導體構成 體4 1、及配置於其外側之方形塡埋材料$ 1間會形成相對較 狹窄之間隙5 2。 φ 此時’塡埋材料51之厚度大致和矽基板4、絕緣膜6 、以及保護膜42之合計厚度相同，然而，亦可大致和矽基 板4之厚圖相同，或者，亦可大致和矽基板4及絕緣膜6 之合計厚度相同’或者’亦可大致和加上再配線44厚度之 厚度相同。 其次’如罘29圖所示，以厚度大於含半導體構成體41 之再配線44的冋度方$，在含間_ 5 2之半導體構成體* ^ ~ 3 0 - 1226690 、及塡埋材料51之上面，形成由聚醯亞胺或環氧系樹脂等 所構成之第1絕緣膜8。其次，必要時，對第1絕緣膜8之 上面側實施適度硏磨，使第1絕緣膜8上面平滑化。其次 ，在對應第1絕緣膜8之再配線44之連結墊部的部份，利 用光刻技術或照射C02雷射形成開口部8b。 其次，如第3 0圖所示，爲使上述第1實施形態之製造 方法更容易理解，會依序在含從開口部8露出之再配線44 之連結墊部上面的第1絕緣膜8上面之特定部位上，形成 第1上層再配線1 〇，在第1上層再配線1 〇之連結墊部以外 之表面上，形成氧化第2銅層14及氧化第1銅層15、具有 開口部12a之第2絕緣膜12、以及焊球19。其次，從相互 鄰接之半導體構成體41間，切斷2層之絕緣膜12、8、塡 埋材料5 1、黏合層2、以及基板1，得到複數個如第2 7圖 所示之半導體裝置。 以此方式得到之半導體裝置，如第2 9圖所示，半導體 構成體41及配置於其外側之方形塡埋材料5丨間會形成相 對較狹窄之間隙5 2，且在此間隙5 2內會設置由聚醯亞胺或 環氧系樹脂等所構成之第1絕緣膜8，故和無塡埋材料51 時相比，第1絕緣膜8之量可減少塡埋材料5丨之體積份量 。結果，可以縮小由聚醯亞胺或環氧系樹脂等所構成之第1 絕緣膜8在硬化時所產生的應力，進而使基板/不易發生 反翹。 (第9實施形態） 第3 1圖係本發明第9實施形態之半導體裝置的剖面圖 -31- 1226690 。此半導體裝置和第27圖所示半導體裝置之較大不同處， 係採用具有柱狀電極45及下部封裝膜46者當做半導體構 成體4 1，其形成上，絕緣性塡埋材料5 1之厚度會稍大於半 ▲ 導體構成體41之厚度，該塡埋材料51上面設置著中間再 配線5 3 ’含有中間再配線5 3之塡埋材料5 1及第1絕緣膜 8的上面則可設置中間絕緣膜5 4。 此時，柱狀電極4 5係經由開口部5 4 a連結至第1上層 再配線1 〇，前述開口部5 4 a係形成於導電材料5 5及中間絕 緣膜54上’前述導電材料55係由充塡至形成於第1絕緣 馨 膜8上之開口部8b內的導電性樹脂等所構成。又，中間再 配線5 3之兩端部，係經由形成於中間絕緣膜5 4上之開口 部5 4a連結於第1上層再配線1〇。 其次’針對此實施形態之半導體裝置的製造方法實例 進行說明。首先，將格子狀塡埋材料5丨之下面黏合於設置 於可獲得複數第31圖所示基板1之大小之基板1上面整體 的黏合層2上面特定部位。此時，絕緣性塡埋材料51之上 面的特定部位上，會預先形成由銅箔等所構成之中間再配 鲁 線53。 其次，格子狀塡埋材料51之各開口部5 1 a內的黏合層 2上面中央部，會分別黏合著半導體構成體41之矽基板4 下面。此時，塡埋材料51之上面係配置於稍爲高於半導體 構成體41之下部封裝膜46上面的位置。又，半導體構成 體4 1、及配置於其外側之方形塡埋材料5 1間會形成相對較 狹窄之間隙5 2。 - 32 - 1226690 其次，在含間隙5 2之半導體構成體4 1上面、及間隙5 2 周圍之塡埋材料51上面，會以稍爲隆起之方式形成由聚醯 亞胺或環氧系樹脂等所構成之第1絕緣膜8。此時，第1絕 緣膜8係利用金屬遮罩或網板印染來形成。其次，，利用拋 光除去稍爲比中間再配線5 3上面更爲隆起之未硬化第1絕 緣膜8，使第1絕緣膜8上面和中間再配線5 3上面大致位 於同一平面，獲得整體上面之平坦化。其次，實施第1絕 緣膜8之硬化。 然而，此時之硏磨係只是爲了除去比中間再配線5 3上 面稍爲隆起之未硬化第1絕緣膜8，故可使用便宜之低精度 拋光。又，爲了不過度硏磨設於間隙5 2內之未硬化第1絕 緣膜8、以及減少第1絕緣膜8之硬化收縮，亦可以紫外線 照射或加熱對塗布後之第1絕緣膜8實施臨時硬化。又， 若設於間隙5 2內之第1絕緣膜8的硬化收縮較大而無法獲 得充份平坦化時，亦可重複封裝樹脂之塗布及硏磨。 又，硏磨之其他實例方面，亦可對便宜之低精度之環 硏磨帶的一部份實施平化，利用此平化部份，將中間再配 · 線5 3之上面當做硏磨限制面，實施比中間再配線5 3上面 更向上突出之未硬化或暫時硬化之第丨絕緣膜8的平滑化 硏磨。 其次，對第1絕緣膜8之柱狀電極45部份，以光刻或 實施C02雷射之照射，形成開口部8b。其次，將由導電性 樹脂等所構成之導電材料55充塡至開口部8b內。其次， 在含導電材料5 5之第1絕緣膜8上面、及含中間再配線5 3 -33 - 1226690 之塡埋材料51上面，形成由聚醯亞胺或環氧系樹脂等所構 成之中間絕緣膜54圖案。此時，對應中間再配線53之兩 端部、及導電材料5 5之部份的中間絕緣膜54上，已形成 開口部54a。 ^ 其次，爲使上述第1實施形態之製造方法更爲容易理 解，會依序在含從開口部54a露出之中間再配線53兩端部 、及導電材料55之各上面的中間絕緣膜54上面之特定部 位上，形成第1上層再配線1 0，並在第1上層再配線1 〇之 連結墊部以外之表面上，形成氧化第2銅層14及氧化第1 魯 銅層15、具有開口部12a之第2絕緣膜12、以及焊球19。 其次，從相互鄰接之半導體構成體41間，切斷2層之絕緣 膜1 2、54、塡埋材料5 1、黏合層2以及基板1，可得到複 數個如第31圖所示之半導體裝置。 (第10實施形態） 第1〜第9實施形態皆係只在再配線上形成氧化銅膜 ，然而，亦可在再配線上形成由銅所構成之突起電極，並 在再配線及突起電極之雙方上形成再配線，第3 2圖所示之 φ 第1 〇實施形態即爲此實施形態。 形成於第3 2圖之半導體構成體3上的第1絕緣膜8上 ，會形成由基底金屬層13及上層金屬層13b所構成之再配 線1 3，然而，此再配線會從半導體構成體3邊緣部之連結 墊5延伸至半導體構成體3之中央部，在積體電路部（圖上 未標示）之一端形成連結墊部，然後在此連結墊部上形成由 銅所構成之柱狀突起電極60。其次，基底金屬層13a當中 -34- 1226690 之銅層側面、由銅所構成之上層金屬層13b表面、以及柱 狀突起電極60之邊緣側面會形成氧化第2銅層14及氧化 第1銅層15。柱狀突起電極60之上面不會形成氧化膜，其 上面和絕緣膜1 7上面位於同一平面。製造此構造之半導體 裝置上，係在再配線13之連結墊部上以電解電鍍等形成柱 狀突起電極60後，利用蝕刻使基底金屬層1 3a具有和上層 金屬層13b相同之形狀圖案，在含再配線13及突起電極60 之上面的外表面整體上，形成氧化第2銅層14及氧化第1 銅層15，其次，以厚度大於突起電極60之高度的方式，在 II 絕緣膜8上形成絕緣膜1 7，再利用硏磨除去絕緣膜8及突 起電極60上面之氧化第2銅層14及氧化第1銅層15，使 絕緣膜8上面及突起電極60上面位於同一平面。其後，將 焊球19載置於各突起電極60之上面。 此第1 〇實施形態所示之半導體裝置中，因再配線1 3 之連結墊部係形成於半導體構成體3之積體電路部上，故 無需在半導體構成體3之外圍形成絕緣膜而可縮小平面尺 寸，若應用於連結墊數較少之半導體構成上，更進一步獲 ® 得半導體裝置之小型化。 (其他實施形態） 例如第1 3圖所示者，係從相互鄰接之半導體構成體3 間實施切斷，然而，並未限於此，亦可以2個或2個以上 之半導體構成體3 1爲1組進行切割，例如以3個半導體構 成體31爲1組進行切割，而得到多晶片模組型半導體裝置 。此時，以3個爲1組之半導體構成體3可以爲同種類， - 35- 1226690 亦可以爲不同種類。 如以上之說明所示，利用本發明，因由銅所構成之最 上層的再配線之連結墊部以外之表面上，會依序形成氧化 第2銅層及氧化第1銅層，和直接以保護膜覆蓋由銅所構 成之最上層之再配線時相比，可提高最上層之再配線、及 保護膜之附著性，且可提高耐濕性。 (五）圖式簡單說明 第1圖係本發明第1實施形態之半導體裝置的放大剖面 圖。 籲 第2圖係製造第1圖所示半導體裝置時之初期製造步驟 的剖面圖。 第3圖係繼第2圖之製造步驟的剖面圖。 第4圖係繼第3圖之製造步驟的剖面圖。 第5圖係繼第4圖之製造步驟的剖面圖。 第6圖係繼第5圖之製造步驟的剖面圖。 第7圖係繼第6圖之製造步驟的剖面圖。 第8圖係繼第7圖之製造步驟的剖面圖。 ® 第9圖係繼第8圖之製造步驟的剖面圖。 第1 〇圖係繼第9圖之製造步驟的剖面圖。 第1 1圖係繼第1 0圖之製造步驟的剖面圖。 第1 2圖係繼第1 1圖之製造步驟的剖面圖。 第1 3圖係繼第1 2圖之製造步驟的剖面圖。 第14圖係以說明第1圖所示半導體裝置之製造方法的 變形例爲目的，爲當初準備之基礎構件的放大剖面圖。 -36- 1226690 第15圖係以說明第4圖所示半導體裝置之製造方法的 變形例爲目的，爲分離成各半導體裝置之狀態的放大剖面圖 〇 第16圖係以說明第1圖所示半導體裝置之製造方法的 ^ 第2變形例爲目的，爲重要部位之製造步驟的放大剖面圖。 弟17圖係繼弟16圖之製造步驟的剖面圖。 第1 8圖係本發明第2實施形態之半導體裝置的放大剖 面圖。 第19圖係本發明第3實施形態之半導體裝置的放大剖 馨 面圖。 第20圖係本發明第4實施形態之半導體裝置的放大剖 面圖。 第21圖係本發明第5實施形態之半導體裝置的放大剖 面圖。 第22圖係本發明第6實施形態之半導體裝置的放大剖 面圖。 第23圖係製造第22圖所示半導體裝置時之初期製造步 Φ 驟的放大剖面圖。 第24圖係繼第23圖之製造步驟的剖面圖。 第25圖係繼第24圖之製造步驟的剖面圖。 第26圖係本發明第7實施形態之半導體裝置的剖面圖。 第27圖係本發明第8實施形態之半導體裝置的剖面圖 〇 第28圖係製造第27圖所示半導體裝置時之初期製造步 -37 - 1226690 驟的 f剖面圖 〇 第 29 圖 係繼 第 28圖之製造步驟的剖面圖。 第 30 圖 係繼 第 29圖之製造步驟的剖面圖。 第 3 1 圖 係本 發 明第9實施形態之半導體裝置的剖面I 第 32 圖 係本 發 明第1 0實施形態之半導體裝置的剖面 第 33 圖 係剪 斷 強度試驗用第1試料之剖面圖。 第 34 圖 係剪 斷 強度試驗用第2試料之剖面圖。 第 35 圖 係剪 me m 強度試驗用比較試料之剖面圖。 第 36 圖 係傳 統 半導體裝置之放大剖面圖。 [元件符 :號 之 說明 ] 1 基 板 2 黏 合層 3 半 導體 構 成體 4 矽 基板（半導體基板） 5 連 結墊 6 絕 緣膜 8 第 1絕 緣 膜（下部絕緣膜） 10 第 1上 層 再配線 10a 第 1基 底 金屬層 10b 第 1上 層 金屬層 11 突 起電 極 12 第 2絕 緣 膜 13 第 2上 層 再配線 13a 第 2基 底 金屬層 一 3 8 - 1226690 13b 第2上層金屬層 14 氧化第2銅層 15 氧化第1銅層 17 第3絕緣膜 19 焊球（低融點金屬層） 34 金屬層 41 半導體構成體 42 保護膜 44 再配線（下部再配線） 44a 基底金屬層 44b 上層金屬層 45 柱狀電極 46 下部封裝膜 47 側部絕緣膜 5 1 塡埋材料 5 1a 間隙 52 間隙 53 中間再配線 60 突起電極

Claims (1)

1226690 拾、申請專利範圍： 第92116041號「半導體裝置及其製造方法」專利案 (93年8月30日修正） 1. 一種半導體裝置，其特徵爲，具有： 半導體構成體（3、41) ’含有具積體電路部之半導p 基板（4 )及分別連結於前述積體電路部之複數連結墊（5 ) 複數再配線（1 3、1 0 )，形成於前述半導體構成體（3 、4 1 )上且具有分別連結於前述連結墊（5 )的連結墊部； 以及 封裝膜（1 7、1 2 )，由樹脂所構成且形成於前述再配 線（13、10)上面及前述半導體構成體（3、41)上；且 除了至少前述再配線（1 3、1 0 )之前述連結墊部以外 之表面上，會形成氧化銅層（14、15)。 2 .如申請專利範圍第1項之半導體裝置，其中 前述氧化銅層（14、15)含有第2氧化銅（14)。 3 .如申請專利範圍第1項之半導體裝置，其中 前述氧化銅層（14、15)含有第2氧化銅（14)及第1 氧化銅（1 5 )。 4 .如申請專利範圍第1項之半導體裝置，其中 具有形成於前述各封裝膜（1 7、1 2 )之前述連結墊部 上的突起電極 （1 9、6 0 )。 5 .如申請專利範圍第4項之半導體裝置，其中 具有氧化銅層（14、15)，形成於除了前述突起電極（60) 1226690 民國93年8月30日修正頁 上面以外之周圍側面上。 6 .如申請專利範圍第5項之半導體裝置，其中 前述氧化銅層（14、15)含有第2氧化銅（14)及第1 氧化銅（1 5 )。 7 ·如申請專利範圍第1項之半導體裝置，其中 前述封裝膜（1 7、1 2 )具有使前述各再配線（1 3、1 0 ) 之前述連結墊部露出的開口部（1 8、1 2 a )，前述開口部（1 8 、1 2 a )內具有形成於前述連結墊部上之低融點金屬層（丨9 ) 〇 8 .如申請專利範圍第1項之半導體裝置，其中 前述各再配線（1 3、1 0 )在前述半導體構成體（3、4 1 ) 之中央側具有前述連結墊部。 9 ·如申請專利範圍第1項之半導體裝置，其中 具有形成於前述半導體構成體（3、4 1 )之周圍側面的 下部絕緣膜（8 )，且至少1條前述再配線（1 3、1 0 )之前述 連結墊部配置於對應前述下部絕緣膜（8 )之區域。 1 0 ·如申請專利範圍第1項之半導體裝置，其中 具有配置於即述半導.體構成體（3、4 1 )之周圍側面的 塡埋材料（5 1 )。 1 1 .如申請專利範圍第1項之半導體裝置，其中 具有面積大於前述半導體構成體（3、41)且支持前述 半導體構成體（3、41)之基板（1)。 1 2 ·如申請專利範圍第1 1項之半導體裝置，其中 在前述半導體構成體（3、4 1 )之周圍側面具有形成於 -2- 民國93年8月30日修正頁 1226690 前述基板（1 )上之下部絕緣膜（8 )。 1 3 ·如申請專利範圍第1 1項之半導體裝置，其中 在前述半導體構成體（3、41)之周圍側面具有由前述 基板（1 )支持之塡埋材料（5 1 )。 1 4 ·如申請專利範圍第1 3項之半導體裝置，其中 在前述半導體構成體（3、4 1 )之周圍側面及前述塡埋 材料（51 )間形成間隙（52、51a)。 1 5 ·如申請專利範圍第1 4項之半導體裝置，其中 具有形成於前述半導體構成體（3、41)之周圍側面及 前述塡埋材料（5 1 )間之前述間隙（52、5 1 a )的下部絕緣膜 (8、54 卜 1 6 ·如申請專利範圍第1項之半導體裝置，其中 前述半導體構成體（3、4 1 )具有絕緣膜（6 )，前述絕 緣膜（6 )係形成於前述半導體基板（4 )且具有使前述連結 墊露出之開口部（7 )。 1 7 ·如申請專利範圍第1 6項之半導體裝置，其中 形成於前述半導體構成體（3、41 )之上面及周圍側面 的上面，具有平坦之下部絕緣膜（8 )，且至少1條前述再 配線（1 3、1 〇 )之前述連結墊部係配置於對應前述下部絕 緣膜（8 )之區域。 1 8 ·如申請專利範圍第1項之半導體裝置，其中 前述半導體構成體（3、4 1 )具有保護膜（4 2 )，前述保 護膜（42)係形成於前述半導體基板（4)上且具有使前述連 結墊露出之開口部，且前述保護膜（42 )上會形成下部再 民國93年8月30日修正頁 1226690 配線（4 4 )。 1 9 ·如申請專利範圍第1 8項之半導體裝置，其中 具有配置於前述半導體構成體（3、4 1 )之周圍側面的 塡埋材料（5 1 )。 2 0 ·如申請專利範圍第1 9項之半導體裝置，其中 在前述半導體構成體（3、41)之周圍側面及前述塡埋 材料（5 1 )間形成間隙（5 2、5 1 a )。 2 1 ·如申請專利範圍第2 0項之半導體裝置，其中 具有形成於前述半導體構成體（3，4 1 )之周圍側面及 前述塡埋材料（5 1 )間之前述間隙（5 2、5 1 a )的下部絕緣膜 (8 、 54) ° 2 2 .如申請專利範圍第2 1項之半導體裝置，其中 前述塡埋材料（51)具有大致和前述半導體構成體（3 ' 4 1 )相同之厚度。 2 3 ·如申請專利範圍第1項之半導體裝置，其中 前述半導體構成體（3、41)含有形成於前述半導體基 板（4 )上且具有使前述各連結墊露出之開口部（43 )的保護 膜（42)、形成於前述保護膜（42)上且連結於前述各連結 墊之下部再配線（4 4 )、形成於前述各下部再配線（4 4 )之 一端部上的柱狀電極（4 5 )、以及形成於含有前述下部再 配線（4 4 )及在前述柱狀電極（4 5 )間之前述半導體基板（4 ) 上的下部封裝膜（46)。 24 ·如申請專利範圍第23項之半導體裝置，其中 具有形成於前述半導體構成體（3、4 1 )之周圍側面的 一 4 一 1226690 民國93年8月30日修正頁 側部絕緣膜（47)。 25.如申請專利範圍第24項之半導體裝置，其中 至少1條前述再配線（1 3、1 0 )之前述連結墊部係配 置於對應前述下部絕緣膜（47 )之區域。 2 6 ·如申請專利範圍第2 3項之半導體裝置，其中 具有配置於前述半導體構成體（3、4 1 )之周圍側面的 塡埋材料（5 1 )。 27 ·如申請專利範圍第26項之半導體裝置，其中 前述半導體構成體（3、41)之周圍側面及前述塡埋材 料（51 )間會形成間隙（52、51a)。 28·如申請專利範圍第27項之半導體裝置，其中 具有形成於前述半導體構成體（3、4 1 )之周圍側面及 前述塡埋材料（5 1 )間之前述間隙（5 2、5 1 a )的下部絕緣膜 (54)。 29 ·如申請專利範圍第26項之半導體裝置，其中 前述塡埋材料（51)具有大於前述半導體構成體（3、41) 之厚度。 3 0 .如申請專利範圍第1項之半導體裝置，其中 前述半導體構成體（3、41)具有形成於前述半導體基 板（4 )上且具有使前述各連結墊（5 )露出之開口部（43 )的 保護膜（42)、形成於前述保護膜（42)上且連結於前述各 連結墊（5 )及在對應前述積體電路部之區域具有連結墊部 之下部再配線（44 )、以及具有使前述連結墊部露出之開 口部（46a)，且含有形成於前述下部再配線（44)及前述保 - 5- 1226690 民國93年8月30日修正頁 護膜（42)上的下部封裝膜（46)。 3 1 .如申請專利範圍第3 〇項之半導體裝置，其中 具有形成於前述半導體構成體（3、4 1 )之周圍側面的 下部絕緣膜（8 )。 3 2 ·如申請專利範圍第3 1項之半導體裝置，其中 至少1條前述再配線（1 3、1 0 )之前述連結墊部係配 置於對應前述下部絕緣膜（8 )之區域。 33·—種半導體裝置之製造方法，其特徵爲： 準備含有具積體電路部之半導體基板（4)、及分別連 結於前述積體電路部之複數連結墊（5 )的半導體構成體（3 、41 )， 在前述半導體構成體（3、4 1 )上形成連結於前述連結 墊（5 )且具有連結墊部之複數再配線（1 3、1 0 )， 在除了至少前述再配線（1 3、1 0 )之前述連結墊部以 外之表面上，形成氧化銅層（1 4、1 5 )，以及 在包含前述再配線（14、15)上及前述半導體構成體（3 、4 1 )上，形成由樹脂所構成之封裝膜（1 7、1 2 )。 3 4 .如申請專利範圍第3 3項之半導體裝置製造方法，其中 前述氧化第2銅層（1 4 )之形成係含有加熱處理。 35.如申請專利範圍第33項之半導體裝置製造方法，其中 前述氧化第2銅層（1 4 )之形成係含有在前述再配線 (13、10)之表面依序形成氧化第2銅層（14)及氧化第1 銅層（1 5 )之製程。 3 6 ·如申請專利範圍第3 5項之半導體裝置製造方法，其中 1226690 民國93年8月30日修正頁 則述氧化第2銅層（14)及前述氧化第1銅層（15)之 形成係包含有利用處理液之浸漬處理。 3 7 .如申請專利範圍第3 6項之半導體裝置製造方法，其中 前述處理液係由含有氫氧化鈉的第1處理液與含有 次氯酸鈉的第2處理液之混合液所成。 38 .如申請專利範圍第37項之半導體裝置製造方法，其中 前述第1處理液含有10〜20 wt%程度之氫氧化鈉，前 述第2處理液含有1 5〜25wt %程度之次氯酸鈉。 39 ·如申請專利範圍第37項之半導體裝置製造方法，其中 前述浸漬處理之時間爲數分鐘。 40.—種半導體裝置製造方法，其特徵爲具有： 以相互隔離之方式，將上面具有外部連結部（5 )之複 數半導體構成體（3、41)配置於基板（1)上之製程； 在前述基板（1 )上，於前述各半導體構成體（3、4 1 ) 周圍側面的外側形成周圍部（8、5 1 )之製程； 在至少前述周圍部（8、5 1 )上，形成具有連結墊部且 連結於對應其中任一前述半導體構成體（3、4 1 )之外部連 結部（5 )之由銅所構成之最上層的再配線（1 3、1 0 )，使至 少部份連結_部被配置於前述周圍部（8、5 1 )上之製程； 在除了前述最上層之再配線（1 3、1 0 )之連結墊部以 外之表面上，依序形成氧化第2銅層（1 4 )及氧化第1銅 層（1 5 )之製程； 以封裝膜（17、12)覆蓋除了前述最上層之再配線（13 、：I 0 )之連結墊部以外之區域之製程；以及 民國93年8月30日修正頁 1226690 可得到複數個半導體裝置之製程，該半導體裝置係 至少具有1個半導體構成體（3、41)，而該半導體構成體 ί系形成有切斷在前述各半導體構成體（3、41)間之前述封 裝膜（1 7、1 2 )及前述周圍部（8、5 1 )，且至少其中任一之 前述最上層之再配線（1 3、1 0 )的連結墊部係形成於比前 述半導體構成體（3、4 1 )更爲外側之區域之前述周圍部（6 、5 1)〇 4 1 ·如申請專利範圍第40項之半導體裝置製造方法，其中 前述氧化第2銅層（14)及前述氧化第1銅層（15)係 藉利用處理液之浸漬處理形成。 42 ·如申請專利範圍第4 }項之半導體裝置製造方法，其中 前述處理液係由含有氫氧化鈉的第1處理液與含次 氯酸鈉的第2處理液之混合液所成。 43 .如申請專利範圍第42項之半導體裝置製造方法，其中 前述第1處理液含有10〜20wt %程度之氫氧化鈉，前 述第2處理液含有1 5〜25wt %程度之次氯酸鈉。 44 .如申請專利範圍第42項之半導體裝置製造方法，其中 前述浸漬處理之時間爲1分鐘程度。 45 .如申請專利範圍第4〇項之半導體裝置製造方法，其中 切斷前述封裝膜（17、12)及前述周圍部（8、51)之製 程係以含有複數個前述半導體構成體（3、41)之方式來實 施切斷。 46 ·如申請專利範圍第4〇項之半導體裝置製造方法，其中 形成前述周圍部（8、51)之製程含有在前述半導體構 民國93年8月30日修正頁 122669〇 成體（3、4 1 )間配置塡埋材料（5 1 )之製程。 47· 3D申請專利範圍第40項之半導體裝置製造方法，其中 具有切斷前述封裝膜（17、12)及前述周圍部（8、51) 且同時切斷前述基板（1)之製程。 48 .如申請專利範圍第40項之半導體裝置製造方法，其中 具有在切斷前之前述基板（1)下方配置其他基板（31) 而在切斷前述基板（1 )後除去前述其他基板（3 1 )之製程。 49 ·如申請專利範圍第40項之半導體裝置製造方法，其中 具有在切斷前述封裝膜（17、12)及前述周圍部（8、51) 之製程前，除去前述基板（1)之製程。 50 ·如申請專利範圍第49項之半導體裝置製造方法，其中 在除去前述基板（1)之製程後，具有使前述半導體構 成體（3、41)之半導體基板（4)變薄之製程。 5 1 .如申請專利範圍第40項之半導體裝置製造方法，其中 具有在前述最上層之再配線（1 3、1 〇 )的連結墊部上 形成焊球（1 9 )之製程。
TW092116041A 2002-06-14 2003-06-13 Semiconductor device and fabrication method thereof TWI226690B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002173700A JP2004022699A (ja) 2002-06-14 2002-06-14 半導体装置およびその製造方法
JP2002326304A JP2004165234A (ja) 2002-11-11 2002-11-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200402857A TW200402857A (en) 2004-02-16
TWI226690B true TWI226690B (en) 2005-01-11

Family

ID=29738400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116041A TWI226690B (en) 2002-06-14 2003-06-13 Semiconductor device and fabrication method thereof

Country Status (4)

Country Link
US (1) US6770971B2 (zh)
KR (1) KR100544088B1 (zh)
CN (1) CN1277309C (zh)
TW (1) TWI226690B (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
EP1527480A2 (en) * 2002-08-09 2005-05-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP4126389B2 (ja) * 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7192886B2 (en) * 2002-10-25 2007-03-20 Intersurface Dynamics, Inc. Method for using additives in the caustic etching of silicon for obtaining improved surface characteristics
JP3617647B2 (ja) * 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP2004349361A (ja) * 2003-05-21 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP3721175B2 (ja) * 2003-06-03 2005-11-30 沖電気工業株式会社 半導体装置の製造方法
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
US7256074B2 (en) * 2003-10-15 2007-08-14 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
DE10361696B4 (de) * 2003-12-30 2016-03-10 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
TWI296154B (en) * 2004-01-27 2008-04-21 Casio Computer Co Ltd Optical sensor module
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
US7061106B2 (en) * 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
JP4327657B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6962864B1 (en) * 2004-05-26 2005-11-08 National Chung Cheng University Wire-bonding method for chips with copper interconnects by introducing a thin layer
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
TWI234248B (en) * 2004-09-06 2005-06-11 Advanced Semiconductor Eng Method for bonding flip chip on leadframe
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
TWI250633B (en) * 2004-10-19 2006-03-01 Advanced Semiconductor Eng Wafer level process for manufacturing leadframe and device from the same
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
DE102004063994B4 (de) * 2004-10-26 2009-01-02 Advanced Chip Engineering Technology Inc. Chipgroße Packungsstruktur
DE102004058413B4 (de) * 2004-10-26 2006-10-19 Advanced Chip Engineering Technology Inc. Verfahren zur Herstellung einer Chipgroßen Packungsstruktur
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
JP2007073681A (ja) * 2005-09-06 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
DE102006019244B4 (de) * 2006-04-21 2008-07-03 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
DE102006022254B4 (de) * 2006-05-11 2008-12-11 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
US7615866B2 (en) * 2006-05-23 2009-11-10 Freescale Semiconductor, Inc. Contact surrounded by passivation and polymide and method therefor
KR101005496B1 (ko) * 2006-08-08 2011-01-04 이용호 가설교량의 시공방법 및 이에 사용되는 절곡주형보
TWI318792B (en) * 2006-09-19 2009-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded semiconductor chip and fabrication method thereof
JP4922891B2 (ja) * 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
TWI320588B (en) * 2006-12-27 2010-02-11 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
TWI343084B (en) * 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
US7687923B2 (en) * 2007-08-08 2010-03-30 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US8264085B2 (en) * 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
JP5289830B2 (ja) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
CN101866899A (zh) * 2009-04-20 2010-10-20 奇景光电股份有限公司 半导体装置
US8381833B2 (en) * 2009-09-24 2013-02-26 Robert Bosch Gmbh Counterbalance for eccentric shafts
DE102009058764A1 (de) * 2009-12-15 2011-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
KR101124110B1 (ko) * 2010-02-16 2012-03-21 삼성전기주식회사 반도체 칩 패키지 및 그의 제조방법
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
JP2011258867A (ja) * 2010-06-11 2011-12-22 Casio Comput Co Ltd 半導体装置及びその製造方法
JP5603191B2 (ja) * 2010-09-28 2014-10-08 株式会社テラプローブ 半導体装置の製造方法
US8946890B2 (en) * 2010-10-20 2015-02-03 Marvell World Trade Ltd. Power/ground layout for chips
US9030019B2 (en) * 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
JP2012160500A (ja) * 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
KR101848066B1 (ko) * 2011-08-11 2018-04-11 에스케이하이닉스 주식회사 임베디드 패키지 및 그 제조방법
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
CN105393351A (zh) 2013-08-21 2016-03-09 英特尔公司 用于无凸起内建层(bbul)的无凸起管芯封装接口
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9941244B2 (en) 2013-12-09 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Protective layer for contact pads in fan-out interconnect structure and method of forming same
US9852998B2 (en) 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
JP6417142B2 (ja) * 2014-07-23 2018-10-31 株式会社ジェイデバイス 半導体装置及びその製造方法
US9502397B1 (en) * 2015-04-29 2016-11-22 Deca Technologies, Inc. 3D interconnect component for fully molded packages
CN106298726A (zh) * 2015-05-27 2017-01-04 佳邦科技股份有限公司 半导体封装结构以及半导体封装方法
US9508664B1 (en) * 2015-12-16 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same
JP6908112B2 (ja) 2017-06-30 2021-07-21 株式会社村田製作所 電子部品モジュール及びその製造方法
KR102486561B1 (ko) 2017-12-06 2023-01-10 삼성전자주식회사 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법
CN109909623A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(北京)有限公司 用于晶圆的切割方法
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
DE102018107563B4 (de) 2018-03-29 2022-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit kupferstruktur und verfahren zur herstellung einer halbleitervorrichung
KR102164047B1 (ko) * 2018-11-26 2020-10-12 엘비세미콘 주식회사 반도체 패키지의 제조방법
US11322464B2 (en) * 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
TWI762885B (zh) * 2020-03-19 2022-05-01 恆勁科技股份有限公司 半導體封裝載板及其製法與封裝製程
KR20220042539A (ko) * 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338893B1 (en) * 1998-10-28 2002-01-15 Ngk Spark Plug Co., Ltd. Conductive paste and ceramic printed circuit substrate using the same
JP2001135138A (ja) * 1999-10-29 2001-05-18 Matsushita Electric Ind Co Ltd 導体ペースト
JP3287346B2 (ja) 1999-11-29 2002-06-04 カシオ計算機株式会社 半導体装置
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
JP3616031B2 (ja) * 2001-05-10 2005-02-02 富士通株式会社 異方導電性シート、その製造方法、電子装置及び動作試験用検査装置

Also Published As

Publication number Publication date
KR20040022383A (ko) 2004-03-12
CN1277309C (zh) 2006-09-27
KR100544088B1 (ko) 2006-01-23
CN1471161A (zh) 2004-01-28
TW200402857A (en) 2004-02-16
US20030230804A1 (en) 2003-12-18
US6770971B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
TWI226690B (en) Semiconductor device and fabrication method thereof
TWI231551B (en) Semiconductor device and method of manufacturing the same
KR100548668B1 (ko) 반도체 장치 및 그 제조방법
JP3918681B2 (ja) 半導体装置
US7713788B2 (en) Method of manufacturing semiconductor package using redistribution substrate
JP4851794B2 (ja) 半導体装置
TW200845341A (en) Semiconductor device
TW513793B (en) Chip-type semiconductor device
TW200843051A (en) Semiconductor device and manufacturing method of the same
TWI621224B (zh) 封裝結構及其製造方法
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
CN106663672A (zh) 批量封装低引脚计数嵌入式半导体芯片的结构及方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP2005019754A (ja) 複合部品及びその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP2004165234A (ja) 半導体装置およびその製造方法
JP4337859B2 (ja) 半導体装置
TW201011830A (en) Self-adhesive semiconductor wafer
TW588422B (en) Wafer level packaging process for protecting bump electrodes
JP3032692B2 (ja) 三次元実装モジュール及びその製造方法
JPH02106956A (ja) 半導体装置及びその製造方法
JP4337860B2 (ja) 半導体装置
JP4337858B2 (ja) 半導体装置
JP4443549B2 (ja) 半導体装置の製造方法
JP2008060298A (ja) 半導体構成体およびその製造方法並びに半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees