TW569397B - Dram cell arrangement with vertical MOS transistors and method for its fabrication - Google Patents

Description

569397

本發明係關於_種具垂直金氧半導體電晶體之動態隨機 存取記憶體單元配置，&關於其製造方法，其中該電晶體 並無任何的浮動主體，更確切地說其係完全地空乏。 目前為止，在動態隨機存取記憶體單元配置中，也就是 動態半導體記憶體，所使用的記憶體單元幾乎都係單電晶 肢圯隐體單元，其已經為吾人所熟知並且包括一金氧半導 體電晶體選取電晶體及一電容器。該記憶體單元中的資訊 係以電容器中的電荷形式儲存。$電容器連接至該電晶體 的方式係，H亥電晶體透過？元線驅動時，可經由位元線 讀出該電容器的電荷。 -般而言，都希望可製造高封裝密度的動態隨機存取記 憶體單元配置。在此方面’將該金氧半導體電晶體設計成 垂直電晶體的優點相當多，《中源極、通道區及汲極係配 置在彼此的上面。不論通道長度為何，此類型的金氧半導 體電晶體僅佔據少量的空間。再者，希望能夠將該垂直電 晶體及每個記憶體單元相關聯的電容器於半導體基板上， 垂直地配置在彼此的上面。 舉例來說，從德國專利44 30 483 A1中便可發現包含大量 此類型記憶體單元的一種配置。每個記憶體單元都有一 行狀，垂直配置的選取電晶體，其在半導體基板行中包 括一汲極區及一源極區，在該汲極區及該源極區之間有 一電流通道，其亦係在垂直方向·，該電流通道係由一控 制閘電極控制，其會完全包圍該基板行，由一氧化物層 隔離。各個§己憶體單元的控制閘電極，其係由摻雜多晶 -4 -

569397 A7 ^-----------B7 五、發明説明（2 y ----- 石夕所構成’彼此會電性連接並且形成字元線，用以驅動 該選取電晶體。 該熟知的金氧半導體電晶體的問題在於該行狀通道區， 其會與該基板絕緣並且於其中聚集電荷載子，會改變臨界 電壓。該主動區，舉例來說，其亦會出現在SOI(絕緣體上 石夕）基板中’其完全絕緣具有相當多的優點，但亦會導致負 面效應’已知為浮動主體效應。該些效應係因為在該主動 區中所產生的電荷載子無法流出所造成的。其特別適用於 在金氧半導體電晶體通道區中所產生的電荷載子。 另外一方面，在熟知的金氧半導體電晶體中，儘管有該 閘電極包圍該通道區，但是卻無法保證該空乏區會從該行 狀通道區的周圍完全延伸至其中心，也就是，無法確定該 金氧半導體電晶體是否真正完全空乏，使得空乏區完整地 填滿該通道區。 此類完全空乏型的金氧半導體電晶體，因為其優點，所 以需求越來越大，似乎僅能在部份情形中達成，其中該P型 摻雜通道區在某些方向會受到限制，不同於平面式標準金 氧半導體電晶體的情形（其中其並不會與該基板分離）。舉例 來說，這在熟知電晶體的行狀通道區或S0I基板上的平面式 金氧半導體電晶體都是如此。但是，在該些情形中，為了 絕緣’該通道區並不會連接到該基板，相反的，如上所述 ’已經發現到會導致浮動主體的情形。 德國專利199 29 2 1 1 A1中揭露一種動態隨機存取記憶體 皁元配置及一種製造方法，其中該金氧半導體電晶體係設 -5- 本纸張尺度適用巾g g家標準(CNS) A4規格(21GX297公爱) - ------- 569397 A7 - -~— B7__. 五、發明説明τττ^ ： ~—— 計成垂直電晶體，並且其中可避免浮動主體效應。在該份 文件中所述的電晶體會在該基板中形成1它峰狀的突出^ ，其具有橫向相鄰的閘電極，而在該突出部的另一側，該 通道區會透過一導體結構電性連接至該閘電極，因此該通 道區中所產生的電荷载子便可以流出。但是，此熟知單元 配置的整體結果係一種複雜的、相互交錯的結構，非常 以製造。 本發明的目的係提供一種動態隨機存取記憶體單元配置 及其製造方法，其能夠在盡量不產生浮動主體的情形下， h ί、元王二乏型的電晶體，並且同時提供一種簡單的製生 方法。 k 根據本發明，可藉由具有申請專利範圍第丨項所列特性的 動態隨機存取記憶體單元配置達成此目的。 本發明提供_種具垂直金氧半導體電晶體之動態隨機存 取記憶體單元配置， •具有記憶體單元矩陣配置，其各具有一金氧半導體電 曰曰肢，4金氧半導體電晶體具有一上方源極/汲極區， 一通道區及一下方源極/汲極區，其係堆疊在彼此的上 面形成層狀，及一電容器，其係連接至該金氧半導體 電晶體， -其中，該記憶體單元矩陣之金氧半導體電晶體之通道 區in配置成列及行，而沿著其中一行配置的通道區係 一肋條的各部份，該肋條係在基板中水平延伸， -其中，该肋條各會被兩側及該上方源極/汲極區上面的 -6 -

569397 A7

閘極介電層包圍， -其中，該金氧半導體電晶體的閘電極，其係沿一 一一 憶體單元矩陣中一而丨舶番^ ’口者違記 早“中歹,J配置，係與該列平行的帶壯玄 70線的各部份，位於該肋條上面，並且於該行方 形成於該肋條之間的溝渠内上方開始，填塞Μ^ 至超出該字元線的寬度， ^ 口此在边5己憶體單元矩陣的每個交又點處都會有一 垂直雙閘金氧半導體電晶體，該相關聯字元線的問電 極係形成於相關聯肋條兩側中的溝渠内。 本發明的基本觀念為，首先該垂直電晶體的橫向雙閘， 其與該通道區的寬度及摻雜有關，可輕易地以完全$乏的 形式生產該電晶體；其次，可透過肋條與該基板邊緣處的 通道區接觸，因此該電荷載子可以流出。 較佳的具體實施例可提供一種動態隨機存取記憶體單元 配置， -其中，每個記憶體單元都有一電容器，其係堆疊在該 金氧半導體電晶體下面並且電性連接至該下方源極/汲 極區， •及其中’在該金氧半導體電晶體上面有一金屬位元線 ’其係沿著其中一行配置，與該行平行，該金屬位元 線係位於該字元線上面並且電性連接至該相關聯的金 氧半導體電晶體的上方源極/汲極區。 订的上方源極/汲極區以帶狀方式，連續區域形成的優點 較夕 並且可以接合方式連接至對應的金屬位元線。 -7- 本紙張尺度適财® ®家標準(CNS) Α4規格(2l〇x297公羡） ψ 裝 訂 f A7 B7 569397 五、發明説明（5 ) 本發明另外退提供-種製造如申請專利範圍第旧之動態 隨機存取記憶體單it配置的方法，其包括的步驟如下： -a)植入摻雜離子，以便在基板上產生一上方源極/汲 極區陣列； _ b)利用微影蝕刻光罩圖樣蝕刻該溝渠以便產生該通道 區’其會相互連接形成肋條； -c)在孩溝七中產生一覆蓋層，並且在該肋條的表面上 產生一閘極介電層； -d)沉積及圖樣化該帶狀字元線，在每個金氧半導體電 晶體的兩側產生閘電極； -e)在該基板前表面上沉積一第一輔助層，其能夠進行 晶圓結合，接著將第一輔助载體基板塗敷至此第一輔 助層，接著移除該基板； -f)植入摻雜離子，以便在該通道區上產生一下方源極 /汲極區陣列； -g)利用STI技術產生淺隔離溝渠。 利用下面額夕卜的步，驟，尤其可提供一種簡單的動態隨機 存取記憶體製造方法·· h) 產生接點結構及電容器，其係堆疊在該第一輔助載 體基板的前表面上，與該相關聯的金氧半導體電晶體 的下方源極/汲極區接觸； i) 在δ玄第一輔助載體基板的前表面上，沉積一第一輔 助層，其能夠進行晶圓結合，接著將第二輔助載體基 板塗敷至此第二輔助層，接著移除該第一輔助载體基 本紙張尺度適财@ g家標準(CNS) Α4規格_χ 297公^3 ' ------- 569397 A7 B7 五、發明説明（6 板及該第一輔助層； • j)在該第二輔助載體基板的前表面上，形成一結構金 屬位元線，用以直接與該上方源極/汲極區電性接觸。 圖式簡單說明 根據本發明之動態隨機存取記憶體單元配置及其製造方 法的較佳具體實施例將參考隨附的圖式於下面作說明，其 中： 圖la、2a、3及4所示的係圖lb中切線A-A的切面圖，用於 解釋製造根據本發明動態隨機存取記憶體單元配置所包含 的連續製程步驟； 圖lb及2c所示的係動態隨機存取記憶體單元配置的平面 圖’其係分別根據本發明圖1 a及2 a所示的製程步驟製造； 圖2b所示的係圖2c中切線B-B的切面圖。 製造根據本發明之動態隨機存取記憶體單元配置的個別 衣矛王步驟將參考圖式1至4作說明。 發明詳細說明 透過實例，圖lb所示的係一種四個記憶體單元的配置（矩 陣）’其中圖lb平面圖中的帶狀字元線10(閘極）定義該矩陣 的列f且接觸該電晶體’字元線係配置在一列中彼此相鄰 ，而每種情形中的帶狀上方源極/汲極區4，其定義數個一 ，則係位於配置在其中一行之電晶體的上方。圖1 a所八、 係圖1 b中直線A-A的單元配置切面圖。如下 y'、 囬將更洋細地解 釋，以SOI基板作為起點的製造技術的好處相當多，也广曰 ’從基板丨開始’其具有一欲於其上進行圖樣二多晶：：

569397 A7 —_____B7_ 五、^^^兑明（7一) "—' —〜 。及介於之間的埋入氧化物層2。 從圖la中可以看出，首先會使用植入步驟在該s〇i晶圓， 也就是多晶矽層3，上方產生一上方n型摻雜源極/汲極區* 陣列。此時在製程序列中，可進行進一步的植入步驟（井陣 列，周圍等）並且使用該周圍的STI(淺溝渠隔離）技術產生溝 渠隔離。 接著，可藉由微影蝕刻光罩圖樣對行方向中的溝渠5進行 (乾式）蝕刻，因此可保持連續的多晶矽殘餘之肋條7，其係 由溝渠5限定（參看圖2b)。彼此相鄰配置的電晶體的通道區6 係位於列方向（參看圖la)。 在下個步驟中，透過實例，可沉積氮化矽，利用CMp方 法平整化，並且進行往回蝕刻，因此可在溝渠5中產生氮化 物層，其稍後可當作覆蓋層8。接著，會在肋條7的兩側及 上方產生閘極氧化物9 ;必要時，該電晶體程序可分開在該 單元陣列及該周圍中進行。閘極氧化物9可特別藉由熱成長 氧化物層產生。 下個製程步驟包括沉積、微影蝕刻圖樣化及蝕刻該帶狀 字元線10。導體材料，舉例來說，摻雜的多晶矽、鶴、氮 化石夕或具中間氮化鎢層的層系統，亦會填塞該溝渠5，因而 形成閘電極1 1及1 2。蝕刻該字元線1 〇之後，會進一步進行 SiN沉積及蝕刻步驟，特別是用於製造間隔物。另外，可在 周圍植入另外的源極/>及極區，舉例來說，以便在該晶片上 製造邏輯電路。最後，可沉積一第一輔助層13，其通常係 一氧化物層（雖然亦可能係一 BPSG層），其能夠進行晶圓結 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 8 五、發明説明（ 合’並且必要時可平整化，因而可產生圖la的狀態。 、在進一步的製程步驟中，日日日圓結合步驟，可將第-辅助 載肢基板1—4塗敷或黏著接合至該平整化的輔助(氧化物)層η 士坆可藉由加熱反側表面並且將其接合以達到此目的。 L I表面已I接合並且冷卻之後，於預設時間之後便會 /辅力（氧化物）層（13)及該第_辅助載體基板14之間形成 一無法分解的化學性結合。 會從反側對已經（初始）形成的結構進行處理以便進行進 一步的製程步驟。為達此㈣，必須將整個結構「翻轉」 义來ϋΕ且藉由濕式蝕刻對最上方的基板i進行蝕刻，該埋 入氧化物層2的優點係可供㈣使用。再者，可藉由化學機 械平整化CMP或藉由進一步的蝕刻步驟，移除該埋入氧化 物層2 ’可利用先前所產生的覆蓋層8，特別是氮化矽層， 可在閘極氧化物9之前便阻止該些製程。 ^雜離子會植入到目前未覆蓋的表面中，參考圖2a，也 就是原來的背面，以便在該通道區6上產生—下方源極/汲 極區15陣列。因為該下方源極/汲極區必須電性隔離，與上 方源極/汲極區不同，所以接著，參考圖2b及c，會利用st【 技術以慣用的方式(微影蝕刻、蝕刻、氧化物沉積、cMp)， 以帶狀形式產生淺隔離溝渠丨6。 這可產生圖2所示的狀態。如果結纟參看圖&平面圖中兩 條切線中任-條的切面圖’圖2a及2b，其係位於相互垂直 的切線方向中，將可更容易解釋本發明的基本觀念。 圖2a清楚地顯示該垂直金氧半導體電晶體，其各包括 • 11 · 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 569397 五、發明説明（9 ) 上方及一下方源極/汲極區4及15，及一其間垂直延伸的通 道區6，以及閘極氧化物9。在每個溝渠5至兩側中，也就是 ，至該通道區6的左側及右側，會形成閘電極丨1及12，其$ 藉由帶狀字元線1 〇彼此連接。 所以’根據本發明，提供具橫向雙閘的垂直電晶體，因 此，首先’視該通道區6的寬度及摻雜而定，可輕易地產生 完全空乏的電晶體。該些電晶體在列方向中係彼此連Μ ’使得橫向方向中的每個電晶體都會具有兩個閘電極"及 12,而溝渠5中的每個問電極亦可視為歸屬於兩個相鄰的電 晶體。 其次，該垂直電晶體會在行方向中以此方式彼此連接， 參考圖2b，使得通道區6形成連續的肋條7。因此該電晶體 ’或更具體的說是行中電晶體的通道區6,不會形成彼此隔 離的個別矽行，而是形成壁狀結構，也就是肋條7。該些結 構可因為尺寸的考慮本身採用類似基板的特性，或至少在 該基板邊緣處進行接觸。因為通道區6在該基板邊緣處發生 接觸而接地，所以可明顯地降低浮動主體效應甚至避免該 效應發生。 建議能夠製造具記憶體單元的單元配置，其各包括一垂 直電晶體、一配置在該垂直電晶體下方的電容器，及一配 置在該電晶體上方的金屬位元線。其實質上便需要下面額 外的步驟： 首先，在該第省—表♦ 土產生接點結 構17，並且在該接點結構上產生積層電容器。每種情形中 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 569397

的接點結構1 7都會將每個雷曰财 π丨口兒日日粗的下方源極/汲極區丨5連接 至堆疊在該電晶體下面的電容器的第一電㈣。每種情形 I的μ ι貝1 9 ’舉例來說五氧化组’會將該第—電極^與 f電谷裔’在各種情形中，其會設計並連接成—共用電容 -板20的反側電極隔離。在積層電容器的情形巾，所有慣 用的具體實施例（盒狀、圓筒狀等）都可適用，而各種材㈣ 同樣可使用慣用的具體實施例，但是較佳的係，使用金屬 電極及超高介電常數的介電質。所以，大體上來說，可產 生簡單之低阻抗連接的電容器，並且不會因為金屬化而限 制其長寬比（aspect ratio)，就如同溝渠電容器中的情形。 當製造該積層電容器之後，接著會在該電容器上面， 沉積一第二輔助（氧化物）層21，並且在晶圓結合步驟中， 塗敷或黏著接合一第二輔助載體基板22。接著，會再將 整個結構翻轉過來，因此現在可使用慣用的方法步驟， 在該輔助載體基板22的前表面上，產生金屬位元線23及 接點（未顯示）。 當「翻轉」兩次之後，現在的根據本發明之動態隨機存 取記憶體單元配置，如圖4所示，便具有所希望的配置（其 板’其上方的埋入電容器，然後是垂直電晶體，而最上方 的是金屬位元線），因為垂直配置的選取電晶體及堆疊在其 下方的電容器的關係，所以可進行超大型的整合。記憶體 單元的大小約為4F2，其中最小的微影钱刻特性大小是F< 0.2微米。 用於製造根據本發明之動態隨機存取記憶體單元配置的 • 13- 本紙張尺度適用中g 0家標準(⑽）A4規格(210 X 297公f ' 569397 A7

Claims (1)

1. 範圍 ~~ •種具垂直金氧半導體電晶體之動態隨機存取記憶體單 元配置，具有 -一 €憶體單元矩陣配置，其各具有一金氧半導體電 晶體’該金氧半導體電晶體具有一上方源極/汲極區 (4)、一通道區及一下方源極/汲極區（15)，其係堆 疊在彼此的上面形成層狀，及一電容器（18，19，2〇) ，其係連接至該金氧半導體電晶體， -其中’該記憶體單元矩陣之金氧半導體電晶體之通 道區（6)係配置成列及行，而沿著其中一行配置的通 這區（6)係一肋條（乃的各部份，該肋條會在基板（1) 中水平延伸， •其中’該肋條（7)各會被兩側及該上方源極/汲極區 (4)上面的閘極介電層（9)包圍， -其中’該金氧半導體電晶體的閘電極（1 1，12)，其係 沿著該記憶體單元矩陣其中一列配置，係為與該列 平行的帶狀字元線（1 〇)的各部份，位於該肋條上 面’並且在該行方向中，形成於該肋條之間的溝 渠（5)内上方開始，填塞該些溝渠至超出該字元線 (1〇)的寬度， -因此’在該記憶體單元矩陣的每個交叉點處，都會 有一垂直雙閘金氧半導體電晶體，該相關聯字元線 (10)的閘電極（11，12)係形成於相關聯的肋條（7)兩側 中的溝渠（5)内。 2.如申請專利範圍第1項之動態隨機存取記憶體單元配置， -15· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 569397六、申請專利範圍 ABCD -其中，每個記憶體單元都有一電容器（18，19，2…， 八ίτ ·堆：g：在這金氧半導體電晶體下面並且電性連接 至該下方源極/汲極區（15)， •及其中，在該金氧半導體電晶體上面有一金屬位元 線（23)，其係沿著其中一行配置，與該行平行，該 金屬位元線係位於該字元線（1〇)上面，並且電性連 接至該相關聯的金氧半導體電晶體的上方源極/汲極 區(4)。 ° 乂如申明專利圍第2項之動態隨機存取記憶體單元配置， 其中設置輔助載體基板（22)，其係配置在該電容器（Μ， 19, 20)的下面，具有一輔助層（21)，其能夠進行晶圓結合 插入於兩個組件之間。 4. 一種如申請專利範圍第丨項之動態隨機存取記憶體單元配 置的製造方法，其包括下面的步驟： -a)植入摻雜離子，以便在基板（1)上產生一上方源極/ 汲極區（4)陣列； -b)利用微影蝕刻光罩圖樣蝕刻該溝渠（5)，以便產生 該通道區（6)，其會相互連接形成肋條（7); -C)在該溝渠⑺中產生—覆蓋層（8)，並且在該肋條⑺ 的表面上產生一閘極介電層（9); -d)沉積及圖樣化該帶狀字元線（1〇)，在每個金氧半 導體電晶體的兩側產生閘電極（11，12); €)在。玄基板（1)則表面上沉積一第一輔助層（13),其 能夠進行晶圓結合，接著將第一輔助載體基板（14) -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

   A8 A8

   塗敷至此第一辅助層（13)，接著移除該基板⑴； • f)植入摻雜離子，以便在該通道區（6)上產生一下方 源極/ >及極區（15)陣列； -g)利用sti技術產生淺隔離溝渠（16)。 如申清專利犯圍第4項之方法，纟包括下面額外的步驟： h)產生接點結構（17)及電容器（18，19，2〇)，其係堆 疊在該第一輔助載體基板（14)的前表面上，與該相 關聯的金氧半導體電晶體的下方源極/汲極區（15) 接觸； -1)在該第一輔助載體基板（14)的前表面上，沉積一第 二輔助層（2 1)，其能夠進行晶圓結合，接著將第二 輔助載體基板（22)塗敷至此第二輔助層（21)，接著移 除該第一輔助載體基板（14)及該第一輔助層（13); -J)在該第二輔助載體基板（22)的前表面上，形成一結 構金屬位兀線（23)，用以直接與該上方源極/汲極區 (4)電性接觸。 如申請專利範圍第4或5項之方法，其中，在製程步驟 中， -a)使用SOI基板（1，2, 3)，及其中，在最後的製程步 驟中， -e)先往回蝕刻或移除所有的矽基板（1),然後移除 SOI基板（1，2, 3)的埋入氧化物層（2)。 -17-