TW558933B - Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate - Google Patents

Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate Download PDF

Info

Publication number
TW558933B
TW558933B TW092102496A TW92102496A TW558933B TW 558933 B TW558933 B TW 558933B TW 092102496 A TW092102496 A TW 092102496A TW 92102496 A TW92102496 A TW 92102496A TW 558933 B TW558933 B TW 558933B
Authority
TW
Taiwan
Prior art keywords
wiring
film
insulating film
protrusions
protrusion
Prior art date
Application number
TW092102496A
Other languages
English (en)
Other versions
TW200303713A (en
Inventor
Tomoo Iijima
Kimitaka Endo
Original Assignee
North Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp filed Critical North Corp
Publication of TW200303713A publication Critical patent/TW200303713A/zh
Application granted granted Critical
Publication of TW558933B publication Critical patent/TW558933B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

玖、發明說明 【發明所屬之技術領域】 本發明係關於一種布線膜間連接用元件、其製造方法以 及多層布線基板的製造方法，具體地說，係布線膜間連接 用元件、其製造方法以及多層布線基板的製造方法，其優 於採用由銅製成的凸起（bump)進行多層布線基板的布線膜 之間的連接的情況。 【先前技術】 作爲進行多層布線基板的布線膜之間的連接的方法之 一，例如有採用由銅製成的凸起的方法。下面參照圖26 簡要說明該方法。 A、 首先，圖26(A)所示準備多層金屬板1。通過由例如 厚度爲1 # m的鎳製成的蝕刻停止層3，在由例如厚度爲 100//m的銅箔製成的凸起形成金屬層2的主表面之一上疊 置由例如厚度爲1 8 μ m的銅箔製成的布線膜形成金屬層 4，由此形成多層金屬板1。 B、 對多層金屬板1的凸起形成金屬層2進行選擇蝕刻 以形成用於在布線膜之間連接的凸起2 a，如圖2 6 (B )所示。 C、 當完成蝕刻處理時，如圖26(C)所示，藉由採用銅作 爲模板，進行關於蝕刻停止層3的蝕刻處理，其中銅係用 在形成凸起2a和形成金屬層4之布線膜。 D、 然後將例如由熱固樹脂製成的絕緣膜5黏接到凸起 2a的形成表面上，以便露出凸起2a的頂部，如圖26(D)所 示0 6 312/發明說明書(補件)/92-04/92102496 558933 E、 之後，提供例如由銅製成的布線膜形成金屬薄板6， 以便面向從其露出凸起2 a的頂部的多層金屬板1的表面， 如圖26(E)所示。 F、 布線膜形成金屬薄板6連接到凸起2a上，以便疊置 到凸起2a的形成表面一側上，如圖26(F)所示。 G、 通過選擇蝕刻對多層金屬板1的布線膜形成金屬層4 和布線膜形成之金屬薄板6進行構圖處理，由此形成布線 膜4a和6a。因此，完成了圖26(G)所示的多層布線基板7。 布線膜4a成爲上層布線膜，布線膜6a成爲下層布線膜。 當進一步增加層的數量時，例如圖26(D)所示狀態的布線 基板將疊置在多層布線基板7上。 在上述常規技術中，係採用多層金屬板1。如上所述， 多層金屬板1具有由例如銅層、鎳層和銅層構成的三層結 構。多層金屬板1不是通用部件，如簡單的銅箔，而是定 製部件。因此，單元價格昂貴。 而且，在上述常規技術中，凸起2a是通過第一蝕刻形成 的，並通過第二蝕刻去掉蝕刻停止層3。因此，需要至少 進行兩次不同種類型的蝕刻。因此，處理步驟的數量增加， 並且由於選擇蝕刻採用不同材料而使蝕刻材料價格也增 加。 在上述常規技術中，當層的數量增加時，必須重複以下 步驟··例如藉由在布線膜形成金屬層4上蝕刻形成布線膜 4a，以便在其上疊置如圖26(D)中所示狀態的布線基板； 和藉由在布線膜形成金屬層4上蝕刻形成下一個布線膜 7 312/發明說明書(補件)/92-04/92102496 558933 4a，以便在其上疊置如圖26(D)所示狀態的下一個布線基 板。因此’不可能一次堆疊所希望數量的層以集中壓製它 們。 而且，在上述常規技術中，在凸起形成金屬層2上形成 對應凸起的抗蝕刻圖形8，並用圖形8做模板進行蝕刻， 由此形成凸起2 a，如圖2 7所示。然而，在這種情況下， 不允許每個抗蝕刻圖形8的直徑設置成等於或小於鈾刻深 度的給定値的値。而且，必須在抗蝕刻圖形8之間提供等 於或大於給定距離値之間隙G。因此，不允許抗蝕刻圖形 8的間距（即凸起2a的間距）設置爲小於給定値。例如，當 金屬層的厚度爲0.1mm時，該間距具有〇.4mmp(這裡，凸 起的支座部分的直徑爲0.1 5 mm)的極限。 在上述常規技術中，布線膜形成金屬板4必須具有能承 受用傳送裝置進行傳送的厚度，以便支撐要形成的凸起 2 a。具有極薄厚度的金屬層4將在處理中產生褶皺、傷痕 和破裂，因此實際上不能使用。與減去過程相比，採用精 密的半添加過程的步驟比較方便，只要能在絕緣膜5的兩 側使用厚度約爲3-5 // m的金屬箔即可。然而，由於上述 原因，難以形成厚度約爲3_5 # m的布線層。 而且，在上述常規技術中，當凸起2a增高時，凸起2a 的所謂支座部分的直徑也必然增加。因此，在凸起2a增高 的狀態下，不可能將該個凸起2a的間距設置爲等於或小於 某個程度的値。 【發明內容】 8 312/發明說明書(補件)/92-04/92102496 558933 本發明是爲了解決上述常規技術中的缺陷，其目的是提 供布線膜間連接用元件、其製造方法以及多層布線基板的 製造方法，其中可以一次疊置和集中壓製所需數量的層， 以小於抗蝕刻圖形的間距限制來設置凸起，可藉由半添加 過程在絕緣膜的兩側上形成細布線圖形，或者即使在凸起 增高時也能保持細間距。 根據本發明的第一態樣，提供布線膜間連接用元件，其 特徵爲在絕緣膜中埋置由銅或銅合金製成並近似錐形的多 個凸起，用於連接多層布線基板的布線膜，以便凸起的至 少一端突出。 根據本發明的第二態樣，在本發明的第一態樣中，提供 布線膜間連接用元件，其特徵在於絕緣膜由三層結構之樹 脂層構成，其中在樹脂構成的芯件之兩個表面提供熱壓連 接樹脂。 根據本發明的第三態樣，提供製造布線膜間連接用元件 的方法，其特徵包括： 在凸起形成金屬層上疊置載體層； 在疊置載體層的表面相反的凸起形成金屬層的表面上 形成抗蝕刻圖形； 用抗蝕刻圖形作模板，對凸起形成金屬層進行蝕刻，以 便形成第一部件，其中形成近似錐形的多個凸起從載體層 突出； 在第一部件上疊置絕緣膜，以便使凸起的頂部從絕緣膜 露出以形成第二部件；和 9 312/發明說明書(補件)/92-(M/92102496 558933 從第二部件去掉載體層，以便形成布線膜間連接用元 件，其中近似錐形的凸起埋置在絕緣膜中，以便凸起的至 少一端從此處突出。 根據本發明的第四態樣，提供多層布線基板的製造方 法，其特徵包括： 在具有多個凸起的布線膜間連接用元件上面和下面設 置用作布線膜的銅箔，其中多個凸起形成近似錐形並埋置 在絕緣膜中，使得凸起的至少一端從此處突出；和 通過熱壓集成絕緣膜和銅箔。 根據本發明的第五態樣，提供多層布線基板的製造方 法，其特徵包括： 在具有多個凸起的布線膜間連接用元件上面和下面設 置其中金屬箔預先黏接到其上的部件，並對其進行預定構 圖，其中多個凸起形成爲近似錐形並埋置在絕緣膜中，以 便凸起的至少一端從此處突出；和 通過熱壓集成絕緣膜、凸起和金屬箔。 根據本發明的第六態樣，提供多層布線基板的製造方 法，其特徵包括：藉由近似錐形並埋置在絕緣膜中的多個凸 起，與另一雙面布線基板或多層布線基板的布線膜連接雙 面布線基板或多層布線基板的布線膜，以便凸起的至少一 端從此處突出。 根據本發明的第七態樣，提供多層布線基板的製造方 法，其特徵包括： 製備近似錐形的多個凸起形成在載體層的主表面上的 10 312/發明說明書(補件)/92-04/92102496 558933 部件； 在載體層的主表面之一上疊置用於層間絕緣的絕緣 膜，以便使凸起貫穿絕緣膜； 在與載體層相反的絕緣膜的表面上疊置布線膜形成金 屬箔； 去掉載體層；和 在從其去掉載體層的絕緣膜的表面上疊置不同於布線 膜形成金屬箔的另一布線膜形成金屬箔，以便集成凸起、 絕緣膜和兩個布線膜形成金屬箔。 根據本發明的第八態樣，提供多層布線基板的製造方 法，其特徵包括： 製備其中在用作層間絕緣膜的載體層的主表面之一上 形成近似錐形的多個凸起的部件； 獲得其中凸起穿過載體層的狀態；和 在載體層的兩個表面上疊置布線膜形成金屬箔，以便集 成載體層、凸起、和兩個布線膜形成金屬箔。 根據本發明的第九態樣，提供製造多層布線基板的方 法，其特徵包括： 製備其中在布線膜形成金屬箔的主表面之一上形成多 個凸起的部件以及其中用於層間絕緣的絕緣膜疊置在由另 一布線膜形成之金屬箔的主表面之一上和在絕緣膜中形成 多個凸起對應孔以便對應所述多個凸起的另一部件；和 進行兩個部件的對準和疊置，以使部件的各個凸起對應 另一個部件的各個凸起，以便集成凸起、絕緣膜和由兩個 11 312/發明說明書(補件)/92-04/92102496 558933 布線膜形成金屬箔。 根據本發明的第十態樣，提供多層布線基板的製造方 法，其特徵包括： 製備其中在模具的主表面之一上形成多個凸起的部件 以及其中另一個模具疊置在用於層間絕緣的絕緣膜的主表 面之一上並在·另一模具上形成凸起對應孔以對應凸起的另 一部件； 使另一部件的絕緣膜面向在形成凸起的一側上有凸起 形成之部件的表面，以便在位置上互相對準凸起對應孔和 相應的凸起； 壓製兩個模具以使凸起貫穿絕緣膜；和 去掉兩個模具，然後在絕緣膜的兩個表面上疊置布線膜 形成金屬箔，以便集成絕緣膜、凸起和兩個布線膜形成金 屬箔。 根據本發明的第十一態樣，在本發明的第十態樣中，提 供多層布線基板的製造方法，其特徵包括： 用黏接劑在與絕緣膜相對的表面上黏接樹脂膜的模具 作爲有凸起對應孔形成的模具；和 給兩個模具施加壓製力，以使絕緣膜被凸器貫穿，然後 在去掉兩個模具時，利用黏接劑剝離樹脂膜去掉具有凸起 對應孔的模具。 根據本發明的第十二態樣，提供多層布線基板的製造方 法，其特徵包括： 從凸起形成金屬箔的主表面之一進行半蝕刻，以便形成 12 312/發明說明書(補件)/92-04/92102496 558933 多個半凸起； 在凸起形成金屬箔的主表面之一上疊置用於層間絕緣 的絕緣膜，以便半凸起貫穿絕緣膜； 疊置與絕緣膜的表面上的半凸起連接的布線膜形成之 金屬箔； 從凸起形成金屬箔的另一主表面進行半蝕刻，以便形成 與所述半凸起成一體的另一些半凸起，以便構成凸起； 在凸起形成金屬箔的另一主表面上疊置用於層間絕緣 的另一絕緣膜，以便使另一些半凸起貫穿另一絕緣膜；和 在另一絕緣膜的表面上疊置與另一些半凸起連接的另 一布線膜形成金屬箔。 根據本發明的第十三態樣，提供多層布線基板的製造方 法，其特徵包括： 在由雙面布線基板或多層布線基板的上面和下面設置 布線膜間連接用元件，其中多個形成近似錐形之凸起埋置 在絕緣膜中，使得凸起的至少一端從此處突出；和 在布線膜之間的上部連接用元件的上側和布線膜之間 的下部連接用元件的下側上設置銅箔，並進行壓製以集成 它們，從而用銅箔連接由雙面布線基板或多層布線基板構 成之布線基板的布線膜。 根據本發明的第十四態樣，提供製造布線膜間連接用元 件的方法，其特徵包括： 在凸起形成金屬層上疊置載體層； 在相反於疊置載體層的表面之凸起形成金屬層的表面 13 312/發明說明書(補件)/92-04/92102496 558933 上形成抗蝕刻圖形； 用抗蝕刻圖形作模板，對凸起形成金屬層進行蝕刻，以 便形成其中形成近似錐形的多個凸起從載體層突出的第一 部件； 在第一部件上疊置絕緣膜，以便使凸起的頂部從絕緣膜 露出，從而形成第二部件； 從第二部件去掉載體層，從而形成布線膜間連接用元 件； 在不同於凸起形成金屬層的另一凸起形成金屬層上疊 置不同於載體層的另一載體層； 在相反於疊置另一載體層的表面之另一凸起形成金屬 層的表面上形成不同於抗飽刻圖形的另一抗鈾刻圖形； 用另一抗蝕刻圖形作模板，對另一凸起形成金屬層進行 蝕刻，以便形成其中形成近似錐形的多個凸起從另一載體 層突出的另一第一部件； 在布線膜之間疊置另一第一部件及連接用部件，以便使 另一第一部件的凸起的頂部從布線膜間連接用元件的絕緣 膜露出，以形成不同於第二部件的另一第二部件；和 從另一第二部件去掉另一載體層，以形成布線膜之間的 新連接用元件，其中形成爲近似錐形的多個凸起埋置在絕 緣膜中。 根據發明的第十五態樣，提供製造多層布線基板的方 法，其特徵包括： 在布線膜間之連接用元件形成導電膜，其中形成爲近似 14 312/發明說明書(補件)/92-04/92102496 558933 錐形的多個凸起埋置在絕緣膜中； 藉由鍍覆在導電膜上形成布線圖形；和 藉由快速蝕刻去掉導電膜。 根據本發明的第十六態樣，提供布線膜間連接用元件， 其特徵在於疊置多個部件，其中形成爲近似錐形的多個凸 起埋置在絕緣膜中，以便各個凸起互相重疊。 【實施方式】 下面參照附圖中所示的實施例具體說明本發明。 1)實施例1 圖1(A)〜1(H)表示實施例1，是按照製造步驟順序表示 多層布線基板的方法的剖視圖。 A、 首先，通過黏接劑或直接包覆將用做載體層的第一 樹脂膜13層疊（黏接）到用做凸起形成金屬層的銅箔12上 (見圖 1(A))。 銅箔1 2的厚度可根據要形成的凸起1 4的高度任意設定 和確定。例如，該厚度設定爲1 00 // m。附帶一提的，例如， 代替第一樹脂膜13,可由鋁等製成的金屬箔作爲載體層層 疊到銅箔1 2上。 B、 用於在銅箔12的兩個表面中的一個表面上形成凸起 的抗蝕刻圖形16，在銅箔12的另一表面上層疊第一樹脂 膜13(見圖1(B))。 C、 然後採用抗蝕刻圖形1 6做模板，對銅箔1 2進行蝕 刻。由此，形成第一部件17，其中近似爲錐形的凸起14 設置在第一樹脂膜13上。以便從此處突出（見圖1(C))。凸 15 312/發明說明書(補件)/92-04/92102496 558933 起1 4的尺寸任意設定，但是當其高度爲1 00 // m時，此便 確定，例如，其頂部的直徑爲1 〇〇 // m，其底部的直徑爲 1 5 0 μ m 〇 D、 然後用作絕緣膜並對應布線基板絕緣膜的第二樹脂 膜18以其中凸起14突出的一面緊靠在第一部件17上（見 圖1(D))。第二樹脂膜18的厚度也可以任意設定，例如設 定爲5 0 // m。適合材料的例子包括熱塑性樹脂，如液晶聚 合物、聚（醚酮醚）（poly(etheretherketone))樹脂、聚（磺胺醚） 樹脂、聚（苯硫醚）樹脂、氟樹脂、聚亞醯胺樹脂、以及處 於熱固樹脂的B級狀態的環氧樹脂預浸處理（prepreg)。 E、 第一部件17層疊在第二樹脂膜18上，以便露出凸起 14的頂部，由此形成第二部件19(見圖1(E))。 注意，第二樹脂膜1 8層疊到第一部件1 7上是明確的由 例如圖2(A)〜2(C)中所示的步驟進行的。即，第二樹脂膜 18首先從凸起14突出的一面靠在第一部件17上（見圖 2(A))。然後，用磨石21摩擦第二樹脂膜18(見圖2(B))。 相應地，對應凸起1 4頂部的樹脂被拋光和去掉。凸起J 4 頂部進入第二樹脂膜1 8，然後在短時間內，穿透第二樹脂 膜1 8，由此獲得從第二樹脂膜1 8露出凸起1 4的頂部的狀 態。順便提及，也可採用拋光滾筒等代替磨石2 1。 F、 接著，當凸起進入樹脂膜18並保留時，第一樹脂膜 13與第二部件19分開（見圖1(F))。由此，形成布線膜間連 接用元件2 2，其中提供近似爲錐形的凸起1 4以便埋入用 做絕緣膜的第二樹脂膜1 8中。 16 312/發明說明書(補件)/92-04/92102496 558933 注意，除了圖1(F)中所示的布線膜間連接用元件22之 外，即，其中近似爲錐形的凸起14的底部（基部）突出於第 二樹脂膜之外的布線膜間連接用元件22 ’還可以獲得圖 1(F，）中所示的布線膜間連接用元件22，即，其中凸起14 的頂部突出於第二樹脂膜1 8之外的布線膜間連接用元件 22 0 圖3(A)〜3(C)表示獲得圖l(F’）中所示的布線膜間連接 用元件22的方法。具體而言，提供如圖3(A)(與圖1(C)中 相同）中所示的狀態，然後一彈性板，例如由聚乙烯、聚丙 烯、紙、聚偏二氯乙烯或橡膠製成的板70設置在第二樹脂 膜18上，並壓製整個表面，由此得到圖3(B)中所示的狀 態。然後，去掉板7〇和第一樹脂膜13 ’結果是提供圖3(C) 中所示的狀態。因而’可得到圖l(F’）所示的布線膜間連接 用元件22。 而且，採用其中通過用鑽孔機、打孔機、或雷射光的鑽 孔方法預先在預定位置形成孔的樹脂膜1 8，也可以得到圖 l(F’）中所示的布線膜間連接用元件22。圖4(A)〜4(C)表示 獲得上述布線膜間連接用元件22的方法。 即，在如圖1 (D)和圖2的步驟中製備沒有孔的第二樹脂 膜18。然而，通過這種方法，製備的第二樹脂膜18，在對 應凸起1 4的位置上形成直徑至少小於凸起1 4的基部（底部） 的直徑的孔71，如圖4(A)所示。 之後，在凸起1 4形成於其上以便製成對應每個凸起} 4 的每個孔7 1的第一樹脂膜1 3上進行第二樹脂膜1 8的對 17 312/發明說明書(補件)/92-04/92102496 558933 準，並通過室溫壓接合或熱壓接合獲得集成化。圖4(B)表 示集成之後的狀態。 然後，如圖4 (C)所示進行第一樹脂膜1 3的分離。同樣 藉由這種方法，可獲得圖1 (F ’）中所示的布線膜間連接用元 件22。 下面接著圖1(F)中所示的步驟繼續從步驟（G)說明。 G、將兩個布線膜形成銅箔23靠在布線膜間連接用元件 22的兩面（見圖1(G))。 Η、然後，例如在液晶聚合物的情況下，在3 OOt或更高 的溫度下壓製布線膜形成銅箔23和布線膜間連接用元件 22(見圖1(H))。這樣，由於採用相同的金屬（Cu-Cu接合）， 布線膜形成銅箔2 3和同樣由銅製成的凸起1 4牢固地互相 接合在一起，由此實現了滿意的導電狀態。 修改例 圖5(A)〜5(C)表示實施例1的修改例，按照製造步驟的 順序表示製造布線基板的方法的剖視圖。 A、 首先，如圖5(A)所示，製備具有三層結構的樹脂膜 18a。樹脂膜18a是藉由將由熱塑性聚亞醯胺膜、環氧樹脂 變性熱固黏接劑等製成聚亞醯胺膜1 82接合到用做芯的聚 亞醯胺膜18，之兩面上形成的，並且可以進行熱壓接合。 這個修改例不同於表示圖1(A)〜1(H)中的製造方法的實 施例1的地方之一在於，採用具有三層結構的樹脂膜1 8a 代替用做層間絕緣膜的第二樹脂膜1 8。 B、 如圖5(B)所示，將其中凸起14形成在布線膜形成銅 18 312/發明說明書(補件)/92-04/92102496 558933 箱2 3的主表面之一上的部件1 7 a層疊至! 面之一上，使凸起14穿透具有三層結| 對其進行熱壓接合。 注意部件1 7 a是利用如下方法形成的 上層疊用於形成凸起的銅箔，對銅箔進 樹脂膜相對的表面上壓製和層疊布線膜 掉樹脂膜。 C、如圖5(C)所示，將另一布線膜形f 對於布線膜形成銅箔2 3層疊而由樹脂· 面上，並對其進行熱壓接合。然後，獲 線基板1 1 ’。 如上所述，圖1 (A)〜1 (Η)中所示的布！ 圖5 (C)中所示的修改例的布線基板1 1， 注意，當相對於布線膜形成銅箔23、 件22等進行沖壓時，可例如通過圖6中 筒24壓製它們而進行沖壓。這樣，連續 提局生產效率。 之後，像傳統技術那樣對布線膜形成 由此形成所需的布線圖形（未示出，與Ϊ 統技術中的多層布線基板的情況相同）。 當然，也可以在圖1(G)和1(H)中所 l(F’）中所示的布線膜間連接用元件22 的布線膜間連接用元件22。 圖6中所示的滾筒還可用於圖5(A卜 312/發明說明書(補件)/92-04/92102496 J樹脂膜18a的主表 _的樹脂膜1 8 a，並 ，例如，在樹脂膜 行選擇蝕刻，在與 形成銅箔，然後去 矣銅箔2 3層疊到相 I 18a形成其上的表 得這個改例中的布 泉基板1 1提供作爲 〇 布線膜間連接用元 所示的兩個高溫滾 :進行沖壓，並可以 銅箔23進行蝕刻， B 26(G)中所示的傳 示的步驟中採用圖 代替圖1(F)中所示 5(C)中所示的修改 19 558933 例和下述各個疊層。 2)實施例2 圖7(A)〜7(E)表示根據本發明的實施例2，按照製造步 騾的順序表示製造布線基板的方法的剖視圖。 A、 圖1(C)中所示的第一部件17是通過圖1(A)〜1(C)中 所示的方法形成的。元件符號1 3表示第一樹脂膜，元件符 號1 4表示近似錐形的凸起，該凸起設置成從第一樹脂膜 13突出。 這裡，簡要說明圖1(A)〜1(C)中所示的方法。將用做載 體層的第一樹脂膜1 3疊加（黏接）到用做凸起形成金屬層 的銅箔1 2上，並在銅箔1 2的兩個表面之一上形成用於形 成凸起的抗蝕刻圖形16，在銅箔12的另一表面上層疊第 一樹脂膜1 3。然後採用抗蝕刻圖形1 6做模板，對銅箔1 2 進行蝕刻。 這樣，得到圖7(A)(見圖1(C))中所示的第一部件17。 B、 接著，將用做絕緣膜並對應布線基板絕緣膜的第二 樹脂膜18從凸起14突出的一面緊靠在第一部件17上、並 將第一部件17層疊在第二樹脂膜18上，以便露出凸起14 的頂部，由此形成第二部件19。圖7(B)表示形成第二部件 1 9之後的狀態。 在這種情況下，層疊第二樹脂膜1 8以便接合到第一樹脂 膜13上。這可以很容易地通過上述方法來實現如圖4(A) 和4(B)中所示。 C、 接著，將布線膜形成銅箔2 3 a黏接到相對於第二部 20 312/發明說明書(補件)/92-04/92102496 558933 件1 9並於其上提供第一樹脂膜1 3的一面上，並壓製到要 暨加的樹脂膜1 3上。圖7 (C)表示層疊之後的狀態。 D、 然後，如圖7 (D)所示，分離第一樹脂膜1 3。 E、 之後’將布線膜形成銅箱2 3 b黏接到分離樹脂膜j 3 的表面上’在這種情況下，壓製銅箔2 3 b以層疊到第二部 件1 9上。然後，如圖7 (E)所示，獲得實施例2中的多層 布線基板1 1 a。 如上所述，相對於第二部件1 9來說，在沒去掉樹脂膜 1 3的情況下只將布線膜形成銅箔2 3 a壓製到與樹脂膜} 3 相反的一面上，然後，去掉樹脂膜1 3，之後，將第二布線 膜形成銅箔23b壓製到去掉樹脂膜13的表面上。原因是與 其中布線膜形成銅箔23和23被壓製以層疊到部件的兩面 之情況相比，如圖1中所示的實施例1，凸起1 4之形成位 置的改變減少了很多。 即，如圖1中所示的實施例1那樣，當從兩面一次將兩 個銅箔2 3壓製到部件上以便與部件成一體時，在壓製時凸 起1 4之間的位置關係只由第二樹脂膜1 8保持。這樣，由 在壓製時施加的沖擊壓力產生稍微的偏移，這導致凸起1 4 的形成位置稍有改變。因此，在凸起1 4的位置精度要求相 當高的情況下，很難滿足這個需求。 然而，如圖7中所示的實施例2那樣，當通過進行不同 的兩次壓製過程將兩個銅箔23a和23b層疊到部件上時， 凸起1 4的相互位置關係可由第一層疊中的第一樹脂膜1 3 和第二樹脂膜1 8調整。這樣，凸起1 4的相互位置關係可 21 312/發明說明書(補件)/92-04/92102496 558933 以做得極小。 然後，在由銅箔23a調整凸起14之間的相互位置關係的 狀態下通過壓製銅箔23b進行層疊，這樣，可形成布線基 板1 1 a ’同時維持位置關係的高精度。因此，即使在增加 步驟數量且凸起1 4之間的相互位置精度也要求很高的情 況下’仍可通過圖7中所示的製造方法製造布線基板。另 一方面’在強烈要求製造步驟減少而且製造成本降低又要 位置精度足夠的情況下，可利用圖1中所示的製造方法製 造布線基板。 3)實施例3 圖8(A)〜8(D)表示本發明的實施例3，是按照製造步驟 的順序表示布線基板的製造方法的剖視圖。 A、 利用如圖1(A)〜1(C)中所示相同的方法形成圖8(A) 中所示的第一部件1 7。元件符號1 3表示樹脂膜，元件符 號1 4表示由銅製成的凸起。順便提及，樹脂膜1 3用做在 開始階段在形成凸起1 4時的基底的一部分，還用做後一階 段中的層間絕緣膜的一部分，因此不去掉樹脂膜！ 3。 B、 接著，在樹脂膜13下面提供未示出的緩衝部件，並 對其施加壓力，由此使凸起14穿透樹脂膜13。圖8(B)表 示凸起1 4穿透樹脂膜1 3的狀態。這樣，樹脂膜1 3可用做 層間絕緣膜。 注意緩衝部件的適用材料包括氣體形成材料，例如$膨 脹的聚丙烯和可膨脹的氨基甲酸乙酯、厚紙、橡_丨反胃。 C、 接著，如圖8(C)所示，兩個布線膜形成銅箱23緊靠 312/發明說明書(補件)/92-04/92102496 22 558933 在布線膜間連接用元件22的兩面上。 D、此後，在高溫下壓製布線膜形成銅箔2 3和布線膜間 連接用元件2 2。這樣，得到圖8 (D )中所示的布線基板丨1 b。 實施例3中的布線基板1 1 b不同於上述布線基板1 1和1 1 a 的地方在於在形成凸起1 4時用做基底的樹脂膜1 3在形成 凸起1 4之後沒有去掉它並還用做層間絕緣膜。因此，避免 了樹脂膜1 3的浪費，此外，降低了材料成本。 4)實施例4 圖9(A)〜9(E)表示根據本發明的實施例4，按照製造步 驟的順序表示布線基板的製造方法的剖視圖。 A、 製備一面銅完成層疊板，其中用做層間絕緣膜的樹 脂膜18(例如由聚亞醯胺或LCP製成）層疊在布線膜形成銅 箔2 3上，並將保護膜1 3黏接到用做疊層板的層間絕緣膜 的樹脂膜1 8的相對於其上層疊銅箔2 3的表面的相反表面 上。圖9(A)表示黏接保護膜13之後的狀態。這裡，黏接 保護膜13是爲了防止由於之後進行的去焦渣（desmear)處 理造成的沖擊或表面污染。 注意，聚亞醯胺樹脂用做布線膜形成銅箔23上的樹脂 膜1 8，此外，樹脂膜1 8還可以採用能施加熱壓接合的聚 亞醯胺，如熱塑性聚亞醯胺或環氧改性熱固黏接劑。在本 例中，保護膜13是通過熱壓接合形成的。 B、 接著，利用雷射光在保護膜1 3和樹脂膜1 8中選擇 形成凸起對應孔。由18h表示的是凸起對應孔，後來凸起 插入和配合其中。此後，對其進行去焦渣處理。具體而言， 23 312/發明說明書(補件)/92-04/92102496 558933 採用雷射光打開孔，例如採用高錳酸鉀溶液去掉留在作爲 每個凸起對應孔1 8h的內部底表面露出的銅箔23的表面上 的有機物質。此外，可利用臭氧、等離子體、噴砂、液體 成形等進行乾去焦渣處理。圖9(B)表示打開孔和去焦渣處 理之後的狀態。 注意，代替用雷射光打開孔，可通過採用賦予光敏特性 的樹脂膜作爲樹脂膜1 8進行曝光和顯影，選擇進行開孔， 由此形成凸起對應孔。 C、 接著，如圖9(C)所示，去掉保護膜13。 D、 然後，製備其中在布線膜形成銅箔23的主表面之一 上形成凸起1 4的部件1 7 a，並進行部件1 7 a的對準，以使 凸起14對應疊置體（其中樹脂膜18層疊在銅箔23上的疊 置體）的凸起對應孔1 8h，結果是部件1 7a面向疊置體的孔 形成表面。圖9(D)表示部件17a面向疊置體的狀態。 E、 之後，將部件1 7 a壓製和層疊到疊置體上。這樣， 獲得了具有作爲層間絕緣膜的樹脂膜1 8和具有設置到凸 起對應孔18h中的凸起14的布線基板11c。圖9(E)表示布 線基板1 1 C。 該布線基板還可以利用上述方法獲得。根據該方法，在 樹脂膜1 8中形成凸起對應孔1 8h以便對應凸起1 4。這樣， 可減少由於源自樹脂膜1 8並在凸起1 4穿過樹脂膜1 8以插 入和配合其中時產生的廢物和外來物質造成的污染。 注意，部件17a可如下獲得。即，製備根據圖1(A)〜1(C) 中所示的方法形成的部件1 7 ;將凸起1 4裝配到凸起對應 24 312/發明說明書(補件)/92-04/92102496 558933 孔18h中；然後，在壓製樹脂膜13(指的是圖1(A)〜1(C) 中的第一樹脂膜1 3)之前，剝離樹脂膜1 3 ;將布線膜形成 銅箔2 3疊加在其上；之後，進行銅箔2 3的壓製。 另外，凸起對應孔1 8h可如下形成。即，由光刻膠製成 的膜用做圖9(A)中的保護膜13;通過曝光和顯影對該保護 膜進行構圖；用被構圖的保護膜1 3做模板，對樹脂膜1 8 進行鈾刻。 此外，在實施例4中，多孔聚亞醯胺樹脂（例如由Nitto Denko Corporation製造）可用做樹脂膜18。這是因爲聚亞 醯胺樹脂相對於凸起1 4的穿孔特性由於孔隙率而很滿 意，因此不會出現污染等現象。換言之，如上所述，在不 是多孔的普通樹脂的情況下，樹脂膜1 8難以被凸起1 4穿 過，並且該樹脂膜被扭曲，這導致產生作爲污染源的廢物 和外來物質。這樣，如上所述需要淸洗處理。然而，當穿 透特性滿意時，僅產生輕微污染，因此可以很容易進行淸 洗處理或者不需要淸洗處理。順便提及，多孔樹脂如多孔 聚亞醯胺樹脂包括閉孔型（closed-cell type)和開孔型 (opened-cell type)。閉孔型具有呈現良好的穿透特性的趨 勢並產生很少的污染等。 5)實施例5 圖10(A)〜10(G)表示根據本發明的實施例5，按照製造 步驟的順序表示布線基板的製造方法的剖視圖。 A、首先，如圖10(A)所示，製備疊置體，其中上模80 層疊到用做層間絕緣膜的樹脂膜1 8上。上模8 0是由金屬 25 312/發明說明書(補件)/92-04/921024% 558933 (例如SUS等）或樹脂形成的，並具有對應下述凸起14的凸 起對應孔8 2。注意凸起對應孔8 2可如下形成。即，將光 刻膠施加於黏接到樹脂膜1 8上的上模8 0上；通過曝光和 顯影對光刻膠進行構圖；用由光刻膠製成的模板膜做爲模 板，對上模80進行蝕刻。可以在其中上模80沒有黏接到 樹脂膜1 8上的階段，在上模8 0中形成凸起對應孔8 2。 B、 接著，如圖10(B)所示，製備部件17b，其中凸起I4 形成在由金屬（例如SUS等）或樹脂形成的下模84上。使樹 脂膜1 8面向下進行上模8 0的對準，以使凸起對應孔8 2 對應凸起1 4，結果是上模8 0面向部件1 7b中的凸起1 4的 形成表面。 C、 接著，如圖10(C)所示，將上模80壓到下模84 —面， 由此得到樹脂膜1 8被凸起1 4穿透的狀態。 D、 然後，如圖10(D)所示，去掉上模80。注意，穿透 產生源自樹脂的廢物和外來物質等，並導致樹脂模1 8的表 面被污染。這樣，在完成這個處理步驟之後適合進行淸洗。 E、 接著，如圖10(E)所示，去掉下模84。 F、 然後，如圖10(F)所示，製成面向被凸起14穿透的 樹脂膜1 8之兩面的布線膜形成銅箔2 3。 G、 之後，將布線膜形成銅箔2 3壓製和層疊到樹脂膜1 8 上。這樣，完成布線基板1 1 d。 注意，在實施例5中，與實施例4 一樣，多孔聚亞醯胺 樹脂（例如由Nitto Denko製造）可用做樹脂膜18。 修改例 26 312/發明說明書(補件)/92-04/92102496 558933 圖11(A)〜11(E)是按照製造步驟的順序表示圖10中所 示的製造方法的修改例的主要部分的剖視圖。 A、 首先，如圖11(A)所示，製備其中上模80a形成在用 做層間絕緣膜的樹脂膜1 8上的部件。上模8 0 a與圖1 0中 所示的製造方法的情況中的上模相同的地方在於，都是由 金屬（例如SUS)或樹月旨形成，但是本修改例中的上模比上 述情況中的上模薄。具體而言，採用的上模基本上具有藉 由從凸起1 4的高度減去樹脂膜1 8的厚度得到的厚度。 B、 接下來，如圖11(B)所示，凸起對應孔82a形成在上 模8 0a中，以便對應凸起14。凸起對應孔82a的製造方法 與圖1 0中所示的方法相同。 C、 接著，將具有黏接劑90的膜86黏接到上模80a上。 元件符號8 8表示膜8 6的主體，元件符號9 0表示黏接劑。 具有黏接劑9 0的膜8 6減少了由於源自樹脂的廢物和外來 物質造成的污染，這種污染是由於在後來步驟中凸起14 在樹脂膜18中穿過造成的。 進行具有黏接劑90的膜86與黏接到其上的上模80a和 樹脂膜1 8的對準，以使凸起對應孔8 2 a對應凸起1 4，結 果是具有黏接劑90的膜86、上模80a和樹脂膜18面向部 件17b的凸起14的形成表面（其中凸起14形成在下模84 的主表面之一上；參見圖10(B))。圖11(C)表示具有黏接 劑的膜86、上模80a和樹脂膜1 8面向形成表面的狀態。 D、 接著，將上模80a壓到下模84上，由此得到樹脂膜 18被凸起14穿透的狀態。圖1 1(D)表示該狀態。注意，可 27 312/發明說明書(補件)/92-(M/92102496 558933 以暫時說，源自樹脂的廢物和外來物質等是由於這種穿透 行爲產生的。 E、隨後，將具有黏接劑90的膜86和藉由黏接劑90黏 接到膜86上的上模80a —起去掉。然後，廢物和藉由穿透 產生的樹脂的外來物質等與具有黏接劑9 0的膜8 6和上模 8 0 a —起被去掉，結果是幾乎消除了由於源自樹脂的廢物 和外來物質等造成布線基板的污染。圖11(E)表示在去掉 具有黏接劑9 0的膜8 6和上模8 0 a之後的狀態。 之後，利用與圖1 0 (E)〜1 0 (G)中所示相同的方法得到布 線基板1 1 d。 根據上述製造方法，幾乎消除了由於源自樹脂的廢物和 外來物質等造成布線基板的污染，如上所述。鑑於此，可 以說該方法比圖1 0中所示的方法更優異。 注意，在本修改例中，同樣採用多孔聚亞醯胺樹脂（例如 由Nitto Denko製造）用於作爲層間絕緣膜的樹脂膜18，以 便進一步減少污染。 6)實施例6 圖12(A)〜12(E)表示根據本發明的實施例6，是按照製 造步驟的順序表示布線基板的製造方法的剖視圖。在實施 例6中，凸起的高度增加爲例如是圖1 〇中所示的實施例5 和圖1 1中所示的其修改例的凸起高度的兩倍或以上。 A、 首先，如圖12(A)所示，製備凸起形成銅箔110，其 厚度（例如150// m)比要形成之凸起的厚度（100// m)爲厚。 B、 接下來’如圖12(B)所示，對凸起形成銅箔11〇的主 28 312/發明說明書(補件)/92-04/92102496 558933 表面之一進行選擇半蝕刻（例如厚度爲7 5 /i m I 此形成半凸起14a。 C、 然後，將用做層間絕緣膜的樹脂膜1 1 2 形成銅箔1 1 0的半凸起1 4 a的形成表面上，以 1 4 a穿過。此外，將布線膜形成銅箔1 1 4壓© 和要與之集成的半凸起14a的形成表面上。圖 過壓製集成之後的狀態。 D、 接著，從另一表面（與半凸起14a的形成 表面）對凸起形成銅箔1 1 0進行選擇半蝕刻（厚 的蝕刻），由此形成與半凸起1 4a集成的半凸® 構成凸起14。圖12(D)表示形成半凸起14b之 E、 將用做層間絕緣膜的另一樹脂膜1 1 2層疊 銅箔1 1 0的半凸起1 4 b的形成表面上，以便招 穿透。此外，將另一布線膜形成銅箔1 1 4壓到 和要與之集成的半凸起14b的形成表面上。圖 過壓製集成之後的狀態。 通過上述過程得到的布線基板1 1 h可以在不 設置密度的高度的情況下使其凸起1 4增高。If 樣的情況，其中需要具有作爲下凸起且厚度約 凸起1 4的布線基板，或者是這樣的情況，其中 高的凸起高度例如約1 00 // m的凸起1 4的布線 由對作爲基底的厚銅箔進行選擇蝕刻來形成具 布線基板。然而，選擇蝕刻一般包括側蝕刻， 的量與蝕刻的深度成比例。因此，隨著要得到 312/發明說明書(補件)/92-04/92102496 的蝕刻），由 層疊到凸起 便被半凸起 丨樹脂膜1 1 2 12(C)表示通 表面相反的 度爲75 // m 3 14b ，以便 後的狀態。 到凸起形成 $半凸起14b I樹脂膜1 1 2 12(E)表示通 徒勞地限制 ]，可以是這 爲5 0 // m的 需要具有更 基板。可藉 有高凸起的 並且側蝕刻 具有更高凸 29 558933 起的布線基板，側蝕刻的量變大。此外，集成密度降低。 然而，半凸起14a和14b是通過從厚凸起形成銅箔1 10 的兩表面進行半蝕刻形成的，並且凸起1 4是通過組合兩種 類型的半凸起1 4a和1 4b形成的，由此可利用少量的側蝕 刻形成高凸起1 4。相應地，可在不徒勞地限制設置密度的 情況下得到具有高凸起1 4的布線基板1 1 h。 7)實施例7 圖13(A)〜13(C)表示根據本發明的實施例7，是按照製 造步驟的順序表示布線基板的製造方法的剖視圖。實施例 7趨於通過多次部件的層疊解決凸起1 4的間距的限制。 A、 首先，進行實施例1的部分步驟，即圖1(A)〜1(F) 中所示的步驟，由此形成布線膜間連接用元件 22(見圖 13(A))。 然後，同樣，進行實施例1的部分步驟，即圖1(A)〜1(C) 中所示的步驟，由此形成另一第一部件32(見圖13(A))。 注意，這裡增加了”另一”，因爲在形成上述布線膜間連接 用元件22的中間時形成了第一部件17(對應圖1(A)〜1(F) 中的圖1(C))，以便淸楚說明第一部件與其分開形成（以下 同樣適用）。 B、 接著，兩個布線膜間連接用元件22和另一第一部件 32按照如13(A)中所示的位置關係疊加。第一部件32層疊 到布線膜間連接用元件22上，以使第一部件32的凸起14 的頂部露出到布線膜間連接用元件22的第二樹脂膜1 8之 外。這樣，形成了另一第二部件33 (見圖13(B))。 30 312/發明說明書(補件)/92-04/92102496 558933 C、然後，從另一第二部件3 3去掉另一第一樹脂膜3 4。 相應地，形成新的布線膜間連接用元件3 1，其中提供形成 錐形的凸起14以便被埋入第二樹脂膜18中（見圖13(C))。 新布線膜間連接用元件3 1的凸起1 4的P (間距）例如爲 0.2mmP。布線膜間連接用元件22的每個凸起14與用做來 源的第一部件3 2的間距例如爲〇 . 4 m m P，結果是該間距爲 一半。 注意，關於層疊方向，例如可以如此層疊兩個部件，以 便一個凸起的方向與相鄰凸起的方向相反，這與圖14中所 示的布線膜間連接用元件3 6的情況相同。此外，層疊的數 量不限於實施例2中的布線膜間連接用元件3 1中的一個， 層疊可進行兩次或三次。第一部件32的凸起14之直徑可 不同於布線膜間連接用元件22的凸起直徑。 8)實施例8 圖15(A)和15(B)表示根據本發明的實施例8，是按照製 造步驟的順序表示製造布線基板的方法的剖視圖。根據實 施例8 ’藉由一個操作進行壓製，由此形成多層布線基板 41 〇 A、 首先’布線膜間連接用元件46〜48三片中的每一片 設置在例如四片雙面布線基板42〜45的每個之間（見圖 15(A))。 B、 接著’在高溫下共同壓製上述基板和連接用元件， 由此完成多層布線基板4 1 (見圖1 5 (B ))。 在這種情況下’進行實施例丨的所有步驟和對布線膜形 31 312/發明說明書(補件)/92-04/92102496 558933 成銅箔23進行構圖，由此形成四片雙面布線基板42〜45。 另一方面，進行實施例1的部分步驟（見圖1(A)〜1(F))， 由此形成三片布線膜間連接用元件46〜48。 9)實施例9 圖16(A)〜16(E)表示根據本發明的實施例9，是按照製 造步驟的順序表示製造布線基板的方法的剖視圖。 A、 如圖16(A)所示，製備具有三層結構的金屬疊置體 90’。在具有三層結構的金屬疊置體90’中，將厚度例如爲 1 8 // m的布線膜形成銅箔96通過厚度例如約爲0.1 // m且 由鎳製成的蝕刻阻擋層94層疊在厚度例如約爲1 00 // m的 凸起形成銅箔92的表面上。 B、 通過選擇蝕刻（其中施加光刻膠的蝕刻，並通過曝光 和顯影進行構圖，被構圖的光刻膠用做模板）對銅箔96進 行構圖。此外，用被構圖的銅箔96作模板，對鈾刻阻擋層 94進行蝕刻。之後，將樹脂膜98黏接到具有三層結構的 金屬疊置體90’的表面上，其中在該表面上形成銅箔96和 蝕刻阻擋層9 4。圖1 6 (B )表示黏接之後的狀態。 作爲樹脂膜9 8，採用具有如下特性的材料，即由於受熱 或紫外線而使黏接力消失並且樹脂不會轉移到其它膜上 (例如，由 Nitto Denko Corporation 製造的 REV ALPHA(商標 名），做爲在受熱時使其黏附力消失的板）。 C、 如圖16(C)所示，從後表面（下表面）一側對凸起形成 銅箔92進行選擇蝕刻，由此形成凸起1 4。 D、 接著，如圖16(D)所示，將用做層間絕緣膜的樹脂膜 32 312/發明說明書(補件)/92-04/92102496 558933 18層疊在樹脂膜98上，以便使凸起14穿透。 E、然後，例如，對樹脂膜98照射紫外線以使黏接力消 失，由此去掉樹脂膜98。圖16(E)表示在去掉樹脂膜98之 後得到的布線基板1 1 e。布線基板1 1 e大大不同於布線基 板1 1和1 1 a〜1 1 d的地方在於只在主表面之一上形成布線 膜。 圖17(A)和17(B)表示通過層疊大量上述布線基板lie製 造局度集成的多層布線基板的方法的例子。 A、 首先，如圖17(A)所示，製備預定數量的布線基板 1 1 e，並且它們以預定位置關係互相重疊。 B、 接著，如圖17(B)所示，壓製預定數量的重疊布線基 板1 1 e，以便互相集成在一起。 通過這種方式，層疊大量布線基板1 1 e以便互相集成在 一起，其中布線膜只在主表面之一上形成，由此也可以得 到高度集成的多層布線基板。 1 0)實施例1 0 圖18(A)〜18(E)表示根據本發明的實施例10，是按照製 造步驟的順序表示製造布線基板的方法的剖視圖。 A、 首先，如圖18(A)所示，製備其中布線膜形成銅箔23 黏接到黏接板1 00的主表面之一的部件。 B、 接下來，如圖18(B)所示，例如藉由光蝕刻對布線膜 形成銅箔23進行構圖，由此形成布線膜。 C、 然後，如圖18(C)所示，在各自布線膜23上形成由 導電膏狀膜製成的凸起14a。導電膏是通過混合金屬如銀 33 312/發明說明書(補件)/92-04/92102496 558933 或銅的粉末、黏接劑和溶劑形成的。 D、 接著，如圖18(D)所示，將用做層間絕緣膜的樹脂膜 18黏接到黏接板1〇〇上，以便使凸起14a穿透。 E、 此後，去掉黏接板100。這樣，圖18(E)表示在去掉 黏接板100之後得到的布線基板Ilf。布線基板Ilf大大不 同於布線基板1 1和1 1 a〜1 1 d的地方在於只在主表面之一 上形成布線膜，並且不同於布線基板1 1和1 1 a〜1 1 e的任 一之處在於凸起14a是由導電膏形成的。 圖19(A)和19(B)表示通過層疊大量上述布線基板Ilf製 造高度集成的多層布線基板的方法的例子。 A、 首先，如圖19(A)所示，製備預定數量的布線基板 1 1 f，並且它們以預定位置關係互相重疊。 B、 接著，如圖19(B)所示，壓製預定數量的重疊布線基 板1 1 f，以便互相集成在一起。 通過這種方式，層疊大量布線基板1 1 f以便互相集成在 一起，其中布線膜只在主表面之一上形成且凸起14a由導 電膏組成，由此也可以得到高度集成的多層布線基板。 1 1)實施例1 1 圖20(A)〜20(D)表示根據本發明的實施例1 1，是按照製 造步驟的順序表示製造布線基板的方法的剖視圖。在實施 例1 1中，通過半添加過程在布線膜間連接用元件22的兩 個表面上形成布線圖形。 A、首先，將由各自鋁載體52支撐的3//m厚的銅箔53 層疊在布線膜間連接用元件22的兩個表面上，然後進行壓 34 312/發明說明書(補件)/92-04/92102496 558933 製，由此實現它們的集成（見圖20(A))。 B、 通過蝕刻進行鋁載體5 2的分離，並露出層疊在布線 膜間連接用元件22的兩表面上的銅箔53(見圖20(B))。 C、 接著，形成所需圖形的倒置鍍覆抗蝕刻物（未示出）。 用銅箔5 3作導電膜，通過鍍覆在每個銅箔5 3上形成布線 圖形54，然後進行鍍覆抗蝕刻物的分離（見圖20(C))。 D、 通過快速蝕刻去掉厚度爲3 // m的銅箔5 3。 在這種情況下，同時對圖形54進行蝕刻，但是被蝕刻的 量很小。這樣，圖形5 4作爲圖形不會有問題。因此，一多 層布線基板5 1在由布線圖形5 4所提供之兩表面上被完成 (見圖 20(D))。 注意，多孔聚亞醯胺樹脂（例如由Nitto Denko製造的） 可做爲樹脂膜18。這是因爲聚亞醯胺樹脂相對於凸起14 的穿透性能由於其多孔性而令人滿意，這樣，不會發生污 染等事件。換言之，在不是多孔的普通樹脂的情況下，樹 脂膜1 8難以被凸起1 4穿透，並且樹脂膜被破壞，這導致 作爲污染源的廢物和外來物質等之產生，然而，當使用多 孔樹脂膜，提供滿意的穿透性能，因此產生很少的污染。 順便提及，多孔樹脂如多孔聚亞醯胺樹脂包括閉孔型和開 孔型。閉孔型具有呈現良好的穿透性能的趨勢並產生很少 的污染等。 12)實施例12 圖21(A)和2 1(B)表示實施例12,是按照製造步驟的順序 表示多層布線基板的製造方法的剖視圖。根據實施例1 2， 35 312/發明說明書(補件)/92-04/92102496 558933 凸起1 4以兩級的形式疊加。 A、 疊加設置兩片布線膜間連接用元件2 2 ’並在這兩個 連接用元件上面和下面設置用作布線膜的銅箔23(見圖 21A)。 B、 在高溫下集中進行這些元件的壓製。這樣，完成了 多層布線基板61，其中凸起14以兩級形式疊加（見圖21 B)。 本來，在凸起趨於增高的情況下，當簡單地增加凸起形 成金屬層1 2的厚度時，即使頂部直徑不變’由於增高的凸 起而使凸起的基部的直徑增加。結果是，不能防止凸起的 間距增加。 然而，當採用如實施例1 2那樣的疊加凸起1 4的方法時， 凸起1 4的高度不增加，並且凸起1 4的基部的直徑保持很 小並且不增加。結果是，凸起1 4的間距可保持很小。 但是，當在實施例1 2中使用層疊凸起1 4的方法時，凸 起1 4的高度並未增加，因此，凸起1 4的基部仍然很小， 而沒有增加。結果，凸起1 4的間距可以保持很小。 順便提及，在實施例1 2中，凸起1 4以兩級形式疊加， 但是它們亦可以多級形式疊加。 13)實施例13 圖22(A)〜22(D)表示根據本發明的實施例13，是按照製 造步驟的順序表示布線基板的製造方法的剖視圖。 A、如圖22(A)所示，製備具有三層機構的金屬疊置體 90，。在具有三層結構的疊置體90，中，厚度例如約爲9 // m 的布線膜形成銅箔96通過厚度例如約爲〇. 1 μ m且由鎳製 36 312/發明說明書(補件)/92-04/92102496 558933 成的蝕刻阻擋層94並疊置在厚度例如約爲1 00 // m的凸起 形成銅箔92上。 B、 接著，對金屬疊置體90’的凸起形成銅箔92進行選 擇蝕刻，由此形成凸起14，如圖22(B)所示。在這種情況 下，蝕刻阻擋層94抑制了布線膜形成銅箔96的蝕刻。 之後，爲了避免凸起1 4藉由蝕刻阻擋層94互相通電的 狀態，用凸起1 4作模板，選擇去掉蝕刻阻擋層94。 C、 接著，用作絕緣膜並且由例如聚亞醯胺樹脂、熱固 樹脂等製成的樹脂膜98疊置在疊置體90’的凸起形成表面 上，以便被凸起14穿透。圖22(C)表示疊置之後的狀態。 D、 然後，對布線膜形成銅箔96進行選擇蝕刻處理，由 此形成布線膜96’。這樣，得到了如圖22(D)所示的布線基 板 1 1 h。 布線基板1 1 h最適合作爲例如用於晶片老化測試的承載 芯片或導體。圖23是一剖視圖表示布線基板1 1 h用作用於 晶片老化測試的導體的狀態。在圖中，元件符號1 00 ’表示 半導體晶片，元件符號102表示其I/O電極，元件符號104 表示測試電路側的導體，元件符號1 06表示其端子。布線 基板1 lh作爲導體插入在晶片1〇〇’的端子106和電極102 之間，並在老化測試中保持電連接狀態。 注意，多孔聚亞醯胺樹脂（例如由Nitto Nenko製造的） 可用作聚亞醯胺樹脂。這是因爲聚亞醯胺樹脂相對於凸起 1 4的穿透特性由於其多孔性而令人滿意，並因此不會產生 污染等問題。多孔樹脂如多孔聚亞醯胺樹脂包括閉孔型和 37 312/發明說明書(補件)/92-04/92102496 558933 開孔型。閉孔型具有呈現良好穿透特性的趨勢並產生很少 的污染等。 14)實施例14 圖24(A)〜24(D)表示實施例14，按照製造步驟的順序表 示多層布線基板的製造方法。根據實施例丨4，採用這樣的 布線膜間連接用元件2 2，其中每個凸起1 4的上端部和下 5而部分別從第二樹脂膜18的上表面和下表面突出，並且其 中布線膜7 3形成在絕緣樹脂膜7 2的表面之一上的兩片層 疊件設置在部件22的上表面和下表面上。這樣，得到了具 有在其兩個表面上的布線膜7 3的多層布線基板。 A、 如圖24(A)所示，製備層疊件，其中在板72(可以是 絕緣的或由金屬製成的）上形成用作布線膜且由例如銅等 製成的金屬箔7 3。 B、 通過選擇蝕刻對金屬箔73進行構圖，由此形成布線 膜73 (見圖24(B))。這樣，得到了 一面布線基板74其中布 線膜73只形成在表面之一上。 C、 然後，如圖24(C)所示，製備其中每個凸起14的上 端部和下端部從第二樹脂膜1 8的上表面和下表面突出的 布線膜間連接用元件22。並製備通過圖24(A)和24(B)所示 方式得到兩片之一面布線基板74。一面布線基板74面向 布線膜間連接用元件22的兩個表面，以便布線膜73通過 對準（用於建立一面布線基板74的凸起14和布線膜73之 間的預定位置關係的對準）面向部件22 —側。 D、 接著，布線膜間連接用元件22和一面布線基板74 38 312/發明說明書(補件)/92-04/92102496 558933 通過室溫壓接合或熱壓接合集成在一起。然後，獲得在其 兩表面上具有布線膜7 3的多層布線基板，其中每個一面布 線基板74的布線膜73的表面和第二樹脂膜1 8的表面被集 成在一起以便設置在同一平面內，即，其中嵌入布線膜73 以便設置在與樹脂模1 8的表面相同的平面內。之後，分離 去掉下側和上側上的板72。圖24(D)表示分離之後的狀態。 如圖24(D)所示，具有雙面布線的多層布線基板在具有 布線膜7 3的兩表面上沒有不平整性。即，多層布線基板是 平坦的，其中不容易發生彎曲。很容易形成抗焊料膜，並 且很難產生抗焊料膜的缺陷。這樣，可形成優選的抗焊料 膜。 而且，在另一布線基板或多個布線基板層疊在上述多層 布線基板上的情況下，由此獲得具有更大數量層的多層布 線基板，採用具有兩個平坦表面的多層布線基板很容易進 行層疊。這是用於提高可靠性和質量的因素。 1 5 )實施例1 5 圖25(A)〜25(C)表示實施例15，按照製造步驟的順序表 示多層布線基板的製造方法。根據實施例1 5，製備具有通 孔的多層布線基板作爲成爲芯件的布線基板，並且在其兩 個表面上，疊置具有凸起的布線膜連接用元件。然後，對 連接用元件表面上的金屬箔進行選擇蝕刻，由此形成布線 A、如圖25(A)所示，製備具有通孔且用作芯件的多層布 線基板75以及如圖1(G)所示的用作布線膜的兩片金屬箔 39 312/發明說明書(補件)/92-04/92102496 558933 23。進行布線膜間連接用元件22的對準，以便用作芯件的 多層布線基板7 5的兩表面與其面對。此外，金屬箔2 3從 其外部面向布線膜間連接用元件22。 迫裡’將介紹用作芯件的布線基板7 5。元件符號7 7表 示絕緣減半；元件符號78表示形成在絕緣基板77中的通 孔；並且元件符號7 9表示連接上布線和下布線之間的布線 膜，它們形成在通孔78的表面上。例如，布線膜79由鍍 覆膜構成，並可以通過爲大眾所熟知之所謂通孔形成技術 或通路孔形成技術形成。 B、 然後，對具有通孔並用作芯件的多層布線基板75、 兩片布線膜間連接用元件22以及用作布線膜的兩片金屬 箔23進行室溫壓接合或熱壓接合，由此實現它們的集成， 如圖25(B)所示。 C、 對上和下金屬箔23進行光刻，由此形成布線膜，如 圖25(C)所示。這樣，完成了四層布線基板。 根據實施例1 5，利用常規普通方法製造並能確保機械強 度的多層布線基板75用作芯件，並對其施加採用布線膜間 連接用元件的多層布線技術，由此可以得到較厚的並具有 高強度的多層布線基板。 根據本發明的第一態樣的布線膜間連接用元件，多層布 線基板可採用作爲通用部件且不昂貴的常規銅箔等作爲材 料製造，因此可降低製造成本。通過進行一次蝕刻足夠地 實現了凸起的形成，由此實現步驟數量的減少，蝕刻液種 類的減少等。此外，可層疊所需數量的層並一次集中壓製， 40 312/發明說明書(補件)/92-〇4/92102496 558933 借此導致步驟數量減少。 根據本發明的第二態樣的布線膜間連接用元件，用於層 間絕緣的絕緣膜由具有三層結構的樹脂層構成，其中在由 樹脂構成的芯件的兩表面上設置熱壓接合樹脂。因而，可 保證布線膜形成金屬箔和絕緣膜之間的黏接，由此可以提 高可靠性。 本發明的第三態樣的布線膜間連接用元件的製造方法 包括： 在凸起形成金屬層上層疊載體層； 給與其上層疊載體層的表面相反的凸起形成金屬層的 表面形成抗蝕刻圖形； 用抗蝕刻圖形用模板，對凸起形成金屬層進行蝕刻，以 便形成第一部件，其中近似爲錐形的多個凸起從載體層突 出； 在第一部件上層疊絕緣膜，以便使凸起的頂部從絕緣膜 露出以形成第二部件；和 從第二部件去掉載體層，以便形成布線膜間連接用元 件，其中形成爲近似錐形的凸起嵌入絕緣膜中，以便至少 凸起的一端從此處突出。這樣，藉由使用本發明第一或第 二態樣的部件可製造布線膜間連接用元件。因而，在其兩 表面上具有布線膜的布線基板可採用作爲通用部件且很便 宜的普通銅箔等作爲材料製造，因此還降低了製造成本。 本發明的第四態樣的多層布線基板的製造方法包括： 在具有多個凸起的布線膜間連接用元件的上和下面設 41 312/發明說明書(補件)/92-04/92102496 558933 置用作布線膜的銅箔，其中多個凸起近似爲錐形並嵌入絕 緣膜中，使得凸起的至少一端從此處突出；和 通過熱壓集成絕緣膜和銅箔。相應地，在其兩表面上具 有布線膜的布線基板可採用作爲通用部件且很便宜的普通 銅箔等作爲材料製造，因此還降低了製造成本。 本發明的第五態樣的多層布線基板的製造方法包括： 在用於絕緣的絕緣膜和凸起的布線膜間連接用元件的 上面和下面設置部件，其中金屬箔預先黏接於載體上並對 其進行預定構圖；和 通過熱壓集成絕緣膜、凸起、載體和金屬箔。因而，在 其兩表面上具有布線膜的布線基板可採用作爲通用部件且 很便宜的普通銅箔等作爲材料製造，因此還降低了製造成 本。 本發明第六態樣的多層布線基板的製造方法包括：利用 多個凸起將雙面布線基板或多層布線基板的布線膜與另一 雙面布線基板或多層布線基板的布·線膜連接，其中多個凸 起形成爲近似錐形且嵌入絕緣膜中，以便凸起的至少一端 從此處突出。因而，在其兩表面上具有布線膜的布線基板 可採用作爲通用部件且很便宜的普通銅箔等作爲材料製 造，因此還降低了製造成本。 本發明第七態樣的多層布線基板的製造方法包括： 在載體的主表面之一上層疊用於層間絕緣的絕緣膜，其 中載體由近似錐形的多個凸起形成，以便使凸起穿透絕緣 膜； 42 312/發明說明書(補件)/92-04/92102496 558933 在與載體相反的絕緣膜的表面上層疊布線膜形成金屬 箔； 去掉載體；和 在去掉載體的表面上層疊另一布線膜形成金屬箔以集 成凸起、絕緣膜、和兩個布線膜形成金屬箔。因而，在其 兩表面上具有布線膜的布線基板可採用作爲通用部件且很 便宜的普通銅箔等作爲材料製造，因此還降低了製造成本。 然後，在金屬箔之一的第一層疊中，藉由進行兩次不同 的壓製過程，進行兩個布線膜形成金屬箔的層疊，因此可 藉由兩個部件即用於層間絕緣的絕緣膜和載體調整凸起的 相互位置關係，以便實現布線膜形成金屬箔的集成。因此， 可大大減小凸起之間的相互位置關係的偏移。 此外，在藉由布線膜形成金屬箔調整凸起之間的相互位 置關係的狀態下，進行另一布線膜形成金屬箔的壓製層 疊，因此可形成布線基板，同時保持位置關係的高精度。 本發明的第八態樣的多層布線基板的製造方法包括： 製備用作層間絕緣膜並在其主表面之一上形成有近似 錐形的多個凸起的載體； 得到凸起穿透載體的狀態；和 在載體的兩表面上層疊布線膜形成金屬箔，以便實現集 成。因而，在其兩表面上具有布線膜的布線基板可採用作 爲通用部件且很便宜的普通銅箔等作爲材料製造，因此還 降低了製造成本。 此外，使用載體作爲層間絕緣膜。因此，可避免載體的 43 312/發明說明書(補件)/92-04/92102496 558933 廢物，此外，可降低材料成本。 根據本發明第九態樣的多層布線基板的製造方法，在其 兩表面上具有布線膜的布線基板可採用作爲通用部件且很 便宜的普通銅箔等作爲材料製造，因此還降低了製造成 本。此外，預先在用於層間絕緣的絕緣膜中形成凸起對應 孔，其中絕緣膜層疊在部件上，在所述中凸起形成在布線 膜形成金屬箔上以便對應凸起。因此，在層疊絕緣膜時， 絕緣膜平滑地被凸起穿透，並可進一步減少由於源自絕緣 膜形成材料及穿透時產生的外來顆粒和物質造成的污染。 根據本發明第十態樣的多層布線基板的製造方法，在其 兩表面上具有布線膜的布線基板可採用作爲通用部件且很 便宜的普通銅箔等作爲材料製造。此外，壓製用於層間絕 緣的絕緣膜，以便在凸起對應孔和凸起互相對準的狀態下 通過形成有凸起對應孔的模具層疊在形成有凸起的布線膜 形成金屬箔上。這樣，在層疊絕緣膜時，絕緣膜陡峭地被 具有凸起對應孔的模具和凸起穿透。相應地，可減少源自 絕緣膜形成材料及穿透時產生的外來顆粒和物質，因此可 進一步減少污染。 根據本發明第十一態樣的多層布線基板的製造方法，在 本發明第十態樣的多層布線基板的製造方法中，在其相對 於絕緣膜的相對表面上藉由黏接劑黏接有樹脂膜的模具用 作有凸起對應孔形成的模具，並且藉由黏接劑剝離樹脂 膜，去掉具有凸起對應孔的模具。因此，可藉由去掉樹脂 膜將模具與穿透時產生的外來顆粒一起去掉。因而，可減 44 312/發明說明書(補件)/92-04/92102496 558933 /少外來顆粒和物質，並因此可進一步減少污染。 根據本發明第十二態樣的多層布線基板的製造方法，在 不徒勞地限制的情況下可增高凸起，以便增高設置密度。 即’選擇蝕刻通常包括側鈾刻，並且側鈾刻的量基本上與 倉虫刻的深度成比例。因此，隨著獲得具有更高凸起的布線 基板’側蝕刻的量變的更大。此外，集成密度變低。 然而，根據本發明的製造多層布線基板的方法，藉由從 厚凸起形成銅箔的兩個表面進行半蝕刻，形成半凸起（同時 或不同時進行半蝕刻），並且藉由兩個半凸起組合形成凸 起。因而，高凸起可形成有少量的側蝕刻。 根據本發明的第十三態樣的多層布線基板的製造方 法’通過用於集成的壓製，布線膜的表面和用作基底膜的 絕緣膜的表面可位於同一平面內。結果是，很難形成如彎 曲等變形，並提高了可靠性。因而，很容易進行大量多層 布線基板的層疊，並因此更容易進行多層層疊。 根據本發明第十四態樣的布線膜間連接用元件的製造 方法，在其兩表面上具有布線膜的布線基板可採用作爲通 用部件且很便宜的普通銅箔等作爲材料製造，因此還降低 了製造成本。此外，獲得了如下效果，即可以小於抗蝕刻 圖形之限制間距的間距設置凸起。 根據本發明第十五態樣的多層布線基板的製造方法，在 其兩表面上具有布線膜的布線基板可採用作爲通用部件且 很便宜的普通銅箔等作爲材料製造，因此還降低了製造成 本。此外，得到了如下效果：有著半添加過程特性的精細布 45 312/發明說明書(補件)/92-04/92102496 558933 線圖形可形成在絕緣膜的兩側。 根據本發明的第十六態樣的布線膜間連接用元件，獲得 如下效果：即使在凸起增高時也能保持細間距。 【圖式簡單說明】 附圖中： 圖1(A)〜1(H)表示本發明的實施例1，是按照製造步驟 的順序表示製造多層布線基板的方法的剖面圖，其中圖 l(F’）爲圖1(F)的修改例； 圖2 (A)〜2 (C)是按照製造步驟的順序表示根據上述實施 例1疊置作爲絕緣膜的第二樹脂膜和第一部件的方法的例 子之剖面圖； 圖3(A)〜3(C)是按照製造步驟順序表示製造如圖l(F’） 所示的布線膜間連接用元件的方法的一個例子的剖視圖； 圖4(A)〜4(C)是按照製造步驟順序表示製造如圖l(F’） 所示的布線膜間連接用元件的方法的另一個例子的剖視 圖； 圖5(A)〜5(C)表示實施例1的修改例，按照製造步驟順 序表示製造布線基板的方法的剖視圖； 圖6是表示將布線膜形成銅箔層壓在布線膜間連接用元 件的步驟的例子的剖視圖； 圖7 (A)〜7 (E)表示本發明實施例2，按照製造步驟順序 表示製造布線基板的方法的剖視圖； 圖8(A)〜8(D)表示本發明的實施例3，按照製造步驟順 序表示製造布線基板的方法的剖視圖； 46 312/發明說明書(補件)/92-04/92102496 558933 圖9(A)〜9(E)表示本發明的實施例4，按照製造步驟順 序表示製造布線基板的方法的剖視圖； 圖10(A)〜10(G)表示本發明的實施例5，按照製造步驟 順序表示製造布線基板的方法的剖視圖； 圖1 1(A)〜1 1(E)是按照製造步驟順序表示圖10(A)〜 1 0(G)中所示的製造方法的修改例的主要部分的剖視圖； 圖12(A)〜12(E)表示本發明的實施例6，按照製造步驟 順序表示製造布線基板的方法的剖視圖； 圖13(A)〜13(C)表示本發明的實施例7，按照製造步驟 順序表示製造布線基板的方法的剖視圖； 圖14表示圖13(A)〜13(C)中所示的實施例的修改例，是 表示布線膜間連接用元件的例子的剖視圖，其中在該連接 用元件上交替層疊凸起，以使一個凸起的方向與相鄰凸起 的方向相反； 圖15(A)和15(B)表示本發明的實施例8，按照製造步驟 順序表示製造布線基板的方法的剖視圖； 圖16(A)〜16(E)表示本發明的實施例9，按照製造步驟 順序表示製造布線基板的方法的剖視圖； 圖17(A)和17(B)表示層疊由圖16(A)〜16(E)中所示的方 法製造的多個布線基板的方法的例子，由此製造高度集成 的多層布線基板； 圖18(A)〜18(E)表示本發明的實施例10，按照製造步驟 順序表示製造布線基板的方法的剖視圖； 圖19(A)和19(B)表示層疊由圖16(A)〜16(E)中所示的方 47 312/發明說明書(補件)/92-04/92102496 558933 法製造的多個布線基板的方法的例子’由此製造高度集成 的多層布線基板； 圖20(A)〜20(D)表示本發明的實施例11，按照製造步驟 順序表示製造多層布線基板的方法的剖視圖； 圖21(A)和2 1(B)表示本發明的實施例12,按照製造步驟 順序表示製造多層布線基板的方法的剖視圖； 圖22(A)〜22(D)表示本發明的實施例12，按照製造步驟 順序表示製造多層布線基板的方法的剖視圖； .圖2 3表示本發明的實施例1 3，按照製造步驟順序表示 製造多層布線基板的方法的剖視圖； 圖24(A)〜24(D)表示本發明的實施例14，按照製造步驟 順序表示製造多層布線基板的方法的剖視圖； 圖25(A)〜25(C)表示本發明的實施例15 ’按照製造步驟 順序表示製造多層布線基板的方法的剖視圖； 圖26(A)〜26(G)是按照製造步驟順序表示製造多層布線 基板的傳統方法的剖視圖；和 圖27是表示凸起的間距限制的例子的剖視圖。 (元件符號說明） 1 多 層 金 屬 板 2 凸 起 形 成 金 屬 層 2 a 凸 起 3 蝕 刻 停 止 層 4 布 線 膜 形 成 金 屬層 4a 布 線 膜 312/發明說明書(補件)/92-04/92102496 48 558933
5 絕緣膜 6 金屬薄板 6 a 布線膜 7 多層布線基板 8 抗蝕刻圖形 11 布線基板 1 1 5 布線基板 11a 布線基板 lib 布線基板 11c 布線基板 lid 布線基板 lie 布線基板 Ilf 布線基板 1 1 h 布線基板 12 銅箔 13 第一樹脂膜 14 凸起 14a 半凸起 14b 半凸起 16 抗蝕刻圖形 17 第一部件 17a 部件 17b 部件 18 第二樹脂膜 312/發明說明書(補件)/92-04/92102496 49 558933 18a 樹 脂 膜 1 8h 凸 起 對 應 孔 18ι 聚 亞 醯 胺 膜 I82 聚 亞 醯 胺 膜 19 第 二 部 件 21 磨 石 22 布 線 膜 間 連 接 用 元 件 23 布 線 膜 形 成 銅 箔 23a 銅 箔 23b 銅 箔 24 局 溫 滾 筒 31 布 線 膜 間 連 接 用 元 件 32 第 —* 部 件 33 第 二 部 件 34 第 一 樹 脂 膜 36 布 線 膜 間 連 接 用 元 件 41 多 層 布 線 基 板 42 雙 面 布 線 基 板 43 雙 面 布 線 基 板 44 雙 面 布 線 基 板 45 雙 面 布 線 基 板 46 布 線 膜 間 連 接 用 元 件 47 布 線 膜 間 連 接 用 元 件 48 布 線 膜 間 連 接 用 元 件 312/發明說明書(補件)/92-04/92102496
50 558933 5 1 多 層 布 線 基 板 52 鋁 載 體 53 銅 箔 54 布 線 圖 形 61 多 層 布 線 基 板 70 板 71 孔 72 板 73 布 線 膜 形 成 銅 74 布 線 基 板 75 多 層 布 線 基 板 77 絕 緣 基 板 78 通 孔 79 布 線 膜 80 上 模 80a 上 模 82 凸 起 對 應 孔 82a 凸 起 對 應 孔 84 下 模 86 膜 88 主 體 90 黏 接 劑 905 金 屬 疊 層 體 92 凸 起 形 成 銅 箔 312/發明說明書(補件)/92-04/92102496
51 558933
94 蝕 刻 阻 擋 層 96 布 線 膜 形 成 銅 箔 96, 布 線 膜 98 樹 脂 膜 100 黏 接 板 1009 半 導 體 晶 片 102 I/O電極 104 導 體 106 端 子 1 10 銅 箔 112 樹 脂 膜 1 14 布 線 膜 形 成 銅 箔 G 間 隙 P 間 距 312/發明說明書(補件)/92-04/92102496 52

Claims (1)

  1. 558933 拾、申請專利範圍 1. 一種布線膜間連接用元件，其中由銅或銅合金製成並 形成爲近似錐形、用於連接多層布線基板之布線膜的多個 凸起嵌入在絕緣膜中，使得至少凸起的一端從此處突出。 2. 如申請專利範圍第1項之布線膜間連接用元件，其中 絕緣膜由具有三層結構的樹脂層構成，其中給由樹脂構成 的芯件的兩表面提供熱壓接合樹脂。 3 . —種布線膜間連接用元件之製造方法，包括： 在凸起形成金屬箔上層疊載體層； 在層疊載體層的表面相反之凸起形成金屬箔的表面上 形成抗蝕刻圖形； 用抗蝕刻圖形作模板，對凸起形成金屬箔進行蝕刻，以 便形成第一部件，其中形成爲近似錐形的多個凸起從載體 層突出； 在第一部件上層疊絕緣膜，使得凸起的頂部從絕緣膜露 出，由此形成第二部件；和 從第二部件去掉載體層，以便形成布線膜間連接用元 件，其中形成爲近似錐形的凸起嵌入在絕緣膜中，使得凸 起的至少一端從此處突出。 4.一種在其兩表面上具有布線膜的多層布線基板之製造 方法，包括： 在具有多個凸起的布線膜間連接用元件上面和下面設 置作爲布線膜的銅箔，其中凸起形成爲近似錐形並嵌入絕 緣膜中，使得凸起的至少一端從此處突出；和 53 312/發明說明書(補件)/92-04/92102496 558933 通過熱壓集成絕緣膜和銅箔。 5 . —種在其兩表面上具有布線膜的多層布線基板之製造 方法，包括： 在具有多個凸起的布線膜間連接用元件上面和下面設 置部件，在該部件中金屬箔預先黏接到載體層上並對其進 行預定構圖，並且凸起形成爲近似錐形並嵌入絕緣膜中， 使得凸起的至少一端從此處突出；和 通過熱壓集成絕緣膜、凸起、載體層和金屬箔。 6. —種多層布線基板之製造方法，包括：通過多個凸起將 雙面布線基板或多層布線基板的布線膜與另一雙面布線基 板或多層布線基板的布線膜連接在一起，其中凸起形成爲 近似錐形並嵌入絕緣膜中，使得凸起的至少一端從此處突 7 · —種多層布線基板之製造方法，包括： 製備其中形成爲近似錐形的多個凸起形成在載體層的 主表面之一上的部件； 在載體的主表面之一上層疊用於層間絕緣的絕緣膜，以 便使絕緣膜被凸起穿透； 在與載體層相反的絕緣膜的表面上層疊布線膜形成金 屬箔； 去掉載體層；和 在去掉載體層的絕緣膜的表面上層疊與所述布線膜形 成金屬箔不同的另一布線膜形成金屬箔，以便集成凸起、 絕緣膜和兩個布線膜形成金屬箔。 54 312/發明說明書(補件)/92-04/92102496 558933 8 · —種多層布線基板之製造方法，包括： 製備其中形成爲近似錐形的多個凸起形成在作爲層間 絕緣膜的載體層的主表面之一上的部件； 得到凸起穿透載體層的狀態；和 在載體層的兩表面上層疊布線膜形成金屬箔，以便集成 載體層、凸起、和兩個布線膜形成金屬箔。 9 · 一種多層布線基板之製造方法，包括： 製備其中多個凸起形成在布線膜形成金屬箔的主表面 之一上的部件、以及其中用於層間絕緣的絕緣膜層疊在另 一布線膜形成金屬箔的主表面之一上並且多個凸起對應孔 形成在絕緣膜中以便對應多個凸起的另一部件；和 進行兩個部件的對準和層疊，以便使部件的各自凸起對 應另一部件的各自凸起對應孔，以便集成凸起、絕緣膜和 兩個布線膜形成金屬箔。 1 0. —種多層布線基板之製造方法，包括： 製備其中多個凸起形成在模具的主表面之一上的部 件、以及其中另一模具層疊在用於層間絕緣的絕緣膜的主 表面之一上並且凸起對應孔形成在另一模具中以便對應多 個凸起的另一部件； 使另一部件的絕緣膜面向在其上形成凸起的一側上形 成有凸起的部件的表面，以便使凸起對應孔和對應的凸起 在位置上互相對準； 壓製兩個模具以使絕緣膜被凸起穿透；和 去掉兩個模具，然後在絕緣膜的兩表面上層疊布線膜形 55 312/發明說明書(補件)/92-(M/92102496 558933 成金屬箔，以便集成絕緣膜、凸起和兩個布線膜形成金屬 箱。 11. 如申請專利範圍第1 〇項之多層布線基板之製造方 法，其中： 用黏接劑在其與絕緣膜相反的表面上黏接樹脂膜的模 具，用作形成有凸起對應孔的模具；和 給兩個模具施加壓力，以便使絕緣膜被凸起穿透，然後 在去掉兩個模具時，通過剝離樹脂膜，通過黏接劑去掉具 有凸起對應孔的模具。 12. —種多層布線基板之製造方法，包括： 從凸起形成金屬箔的主表面之一進行半蝕刻，以便形成 多個半凸起； 在凸起形成金屬箔的主表面之一上，層疊用於層間絕緣 的絕緣膜，使得絕緣膜被半凸起穿透； 在絕緣膜的表面上層疊與半凸起連接的布線膜形成金 屬層； 從凸起形成金屬箔的另一主表面進行半蝕刻，以便形成 由半凸起集成之另一半凸起，由此構成凸起； 在凸起形成金屬箔的另一主表面上層疊用於層間絕緣 的另一絕緣膜，使得另一絕緣膜被另一半凸起穿透；和 在另一絕緣膜的表面上層疊與另一半凸起連接的另一 布線膜形成金屬箔。 1 3 · —種多層布線基板之製造方法，包括： 在由雙面布線基板或多層布線基板構成的布線基板上 56 312/發明說明書(補件)/92-04/92102496 558933 面和下面設置布線膜間連接用元件，其中形成爲近似錐形 的多個凸起嵌入絕緣膜中，使得凸起的至少一端從此處突 出；和 在上部布線膜間連接用元件的上側和下部布線膜間連 接用元件的下側設置銅箔，並進行壓製，用於將它們集成 在一起，以便將由雙面布線基板或多層布線基板構成的布 線基板之布線膜與銅箔連接。 1 4 . 一種布線膜間連接用元件之製造方法，包括： 在凸起形成金屬箔上層疊載體層； 在層疊載體層的表面相反之凸起形成金屬箔的表面上 形成抗蝕刻圖形； 用抗蝕刻圖形作模板，對凸起形成金屬箔進行蝕刻，以 便形成第一部件，其中形成爲近似錐形的多個凸起從載體 層突出； 在第一部件上層疊絕緣膜，以便使凸起的頂部從絕緣膜 露出，由此形成第二部件； 從第二部件去掉載體層，由此形成布線膜間連接用元 件； 在不同於所述凸起形成金屬層的另一凸起形成金屬層 上，層疊不同於所述載體層的另一載體層； 在層疊另一載體層的表面相反之另一凸起形成金屬層 的表面上形成不同於所述抗蝕刻圖形之另一抗蝕刻圖形； 用所述另一抗蝕刻圖形作模板，對另一凸起形成金屬箔 進行蝕刻，以便形成另一第一部件，其中形成爲近似錐形 57 312/發明說明書(補件)/92-04/92102496 558933 的多個凸起從另一載體突出； 層疊另一第一部件和布線膜間連接用元件，以便使另一 第一部件的凸起的頂部從布線膜間連接用元件的絕緣膜露 出，由此形成不同於所述第二部件的另一第二部件；和 從另一第二部去掉另一載體層，以便形成新的布線膜間 連接用元件，其中形成爲近似錐形的凸起嵌入絕緣膜中。 1 5 · —種多層布線基板之製造方法，包括： 其中形成爲近似錐形之凸起嵌入絕緣膜中的布線膜間 連接用元件形成導電膜； 藉由鍍覆在導電膜上形成布線圖形；和 藉由快速蝕刻去掉導電膜。 1 6 · —種布線膜間連接用元件，其中層疊多個部件，以便 各個凸起互相重疊，在此多個部件中形成爲近似錐形的凸 起嵌入絕緣膜中。 58 312/發明說明書(補件)/92-04/92102496
TW092102496A 2002-02-18 2003-02-07 Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate TW558933B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002039414 2002-02-18
JP2002233778A JP4045143B2 (ja) 2002-02-18 2002-08-09 配線膜間接続用部材の製造方法及び多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW200303713A TW200303713A (en) 2003-09-01
TW558933B true TW558933B (en) 2003-10-21

Family

ID=27624621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092102496A TW558933B (en) 2002-02-18 2003-02-07 Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate

Country Status (6)

Country Link
US (2) US6884709B2 (zh)
EP (1) EP1337136A3 (zh)
JP (1) JP4045143B2 (zh)
KR (1) KR100548607B1 (zh)
CN (1) CN100334928C (zh)
TW (1) TW558933B (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
JP4247880B2 (ja) * 2002-12-24 2009-04-02 Ｔｄｋ株式会社 電子部品の製造方法
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7413995B2 (en) * 2004-08-23 2008-08-19 Intel Corporation Etched interposer for integrated circuit devices
US20060043586A1 (en) * 2004-08-24 2006-03-02 Texas Instruments Incorporated Board level solder joint support for BGA packages under heatsink compression
JPWO2006028090A1 (ja) * 2004-09-06 2008-07-31 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材とその製造方法
JP4813035B2 (ja) * 2004-10-01 2011-11-09 新光電気工業株式会社 貫通電極付基板の製造方法
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP4761762B2 (ja) * 2004-12-03 2011-08-31 ソニーケミカル＆インフォメーションデバイス株式会社 多層配線基板の製造方法
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006332164A (ja) * 2005-05-24 2006-12-07 Nippon Mektron Ltd 回路基板およびその製造方法
US7495330B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Substrate connector for integrated circuit devices
KR100722739B1 (ko) * 2005-11-29 2007-05-30 삼성전기주식회사 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR100658437B1 (ko) 2005-12-14 2006-12-15 삼성전기주식회사 범프기판를 이용한 인쇄회로기판 및 제조방법
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7632708B2 (en) * 2005-12-27 2009-12-15 Tessera, Inc. Microelectronic component with photo-imageable substrate
US7759782B2 (en) * 2006-04-07 2010-07-20 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
JP2010514217A (ja) * 2006-12-19 2010-04-30 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド チップ・コンデンサ組み込み型ｐｗｂ
TW200839941A (en) * 2007-03-19 2008-10-01 Mutual Tek Ind Co Ltd Interconnection structure and method thereof
JP2008270593A (ja) * 2007-04-23 2008-11-06 Denso Corp 多層基板およびその製造方法
JP5369390B2 (ja) * 2007-05-25 2013-12-18 凸版印刷株式会社 ブリッジレスのエッチング製品の製造方法
DE102008007216A1 (de) * 2007-05-29 2008-12-11 Samsung Electro - Mechanics Co., Ltd., Suwon Gedruckte Leiterplatte und Herstellungsverfahren derselben
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
JP5151265B2 (ja) * 2007-06-14 2013-02-27 日立電線株式会社 多層配線基板及び多層配線基板の製造方法
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
EP2186132B1 (en) 2007-08-15 2019-11-06 Tessera, Inc. Interconnection element with posts formed by plating
US8043893B2 (en) * 2007-09-14 2011-10-25 International Business Machines Corporation Thermo-compression bonded electrical interconnect structure and method
KR100894178B1 (ko) * 2007-09-28 2009-04-22 삼성전기주식회사 인쇄회로기판 제조방법
JP2009123863A (ja) 2007-11-14 2009-06-04 Tessera Interconnect Materials Inc バンプ構造形成方法及びバンプ構造
KR101044103B1 (ko) * 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
JP5540491B2 (ja) * 2008-10-23 2014-07-02 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2010238693A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
JP5573151B2 (ja) * 2009-12-25 2014-08-20 宇部興産株式会社 電気化学デバイス用の包装材および電気化学デバイス
JP2011156078A (ja) * 2010-01-29 2011-08-18 Ge Medical Systems Global Technology Co Llc 磁気共鳴イメージング装置およびプログラム
JP5373971B2 (ja) * 2010-07-16 2013-12-18 株式会社フジクラ 配線板の製造方法
JP2010283390A (ja) * 2010-09-15 2010-12-16 Nippon Mektron Ltd 多層回路基板の回路基材
JP5053429B2 (ja) * 2010-09-15 2012-10-17 日本メクトロン株式会社 多層回路基板の製造方法
TWI542264B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
TWI617225B (zh) * 2010-12-24 2018-03-01 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
CN103460819A (zh) * 2011-03-24 2013-12-18 株式会社村田制作所 布线基板
KR20120124319A (ko) * 2011-05-03 2012-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2013014735A1 (ja) * 2011-07-25 2013-01-31 株式会社メイコー 基板の製造方法
CN103108491A (zh) * 2011-11-15 2013-05-15 富葵精密组件(深圳)有限公司 电路板及其制作方法
WO2013096846A1 (en) * 2011-12-21 2013-06-27 Lawrence Livermore National Security, Llc Method of fabricating electrical feedthroughs using extruded metal vias
JP2013168400A (ja) * 2012-02-14 2013-08-29 Tokyo Electron Ltd 半導体デバイス検査装置用配線基板及びその製造方法
KR20140038141A (ko) * 2012-09-20 2014-03-28 한국전자통신연구원 평탄화된 인쇄전자소자 및 그 제조 방법
US8963311B2 (en) * 2012-09-26 2015-02-24 Apple Inc. PoP structure with electrically insulating material between packages
KR20140048564A (ko) * 2012-10-16 2014-04-24 삼성전기주식회사 코어기판, 그의 제조방법 및 메탈 비아용 구조체
KR101814843B1 (ko) 2013-02-08 2018-01-04 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9095085B2 (en) * 2013-03-29 2015-07-28 Kinsus Interconnect Technology Corp. Method of manufacturing a stacked multilayer structure
JP5874697B2 (ja) * 2013-08-28 2016-03-02 株式会社デンソー 多層プリント基板およびその製造方法
US9365947B2 (en) 2013-10-04 2016-06-14 Invensas Corporation Method for preparing low cost substrates
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9944055B2 (en) 2015-06-26 2018-04-17 Sunpower Corporation Thermo-compression bonding tool with high temperature elastic element
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
CN105240696A (zh) * 2015-10-27 2016-01-13 林家英 一种侧面发光正反面散热基板及其制造方法
CN105764245A (zh) * 2016-04-27 2016-07-13 赵文雄 一种高精度薄膜电路板及其制造方法
US9852971B1 (en) 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
TWI626870B (zh) * 2016-12-05 2018-06-11 中華精測科技股份有限公司 垂直連接介面結構、具該結構的電路板及其製造方法
CN114245597A (zh) * 2020-09-09 2022-03-25 鹏鼎控股(深圳)股份有限公司 内埋导电线路的线路板的制作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1126370A (en) * 1965-12-29 1968-09-05 British Aircraft Corp Ltd Improvements relating to printed circuits
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
US5125255A (en) 1991-06-27 1992-06-30 Dana Corporation Method of making an electromagnetic coupling disc
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
DE59407670D1 (de) * 1993-04-16 1999-03-04 Heinze Dyconex Patente Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH06314878A (ja) * 1993-04-30 1994-11-08 Toppan Printing Co Ltd プリント配線板の製造方法
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JP3989974B2 (ja) * 1995-01-13 2007-10-10 株式会社東芝 多層印刷配線板及びその製造方法
JP3654982B2 (ja) * 1995-12-13 2005-06-02 株式会社東芝 多層印刷配線板の製造方法
JPH09172259A (ja) * 1995-12-20 1997-06-30 Toshiba Corp 印刷配線板の製造方法
JPH09307232A (ja) * 1996-05-13 1997-11-28 Mitsui Toatsu Chem Inc プリント配線板及びその製造方法
JPH1079579A (ja) * 1996-09-05 1998-03-24 Toshiba Corp 印刷配線板、および印刷配線板の製造方法
JPH10117066A (ja) * 1996-10-09 1998-05-06 Toshiba Corp 多層配線板および多層配線板の製造方法
WO1998033366A1 (fr) * 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US6262478B1 (en) 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3347980B2 (ja) * 1997-07-25 2002-11-20 山一電機株式会社 回路基板およびその製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JPH11298105A (ja) 1998-04-07 1999-10-29 Asahi Chem Ind Co Ltd ビアホール充填型プリント基板およびその製造方法
US6153518A (en) * 1998-05-13 2000-11-28 Texas Instruments Incorporated Method of making chip size package substrate
WO2000013062A1 (de) * 1998-08-28 2000-03-09 Dyconex Patente Ag Verfahren zur mikrolocherzeugung
IL128200A (en) 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6204089B1 (en) * 1999-05-14 2001-03-20 Industrial Technology Research Institute Method for forming flip chip package utilizing cone shaped bumps
JP3831179B2 (ja) * 1999-06-29 2006-10-11 株式会社東芝 半導体装置の製造方法およびパターン形成方法
JP3205548B2 (ja) * 1999-10-01 2001-09-04 ソニーケミカル株式会社 多層フレキシブル配線板
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP3636290B2 (ja) * 2000-03-27 2005-04-06 株式会社東芝 プリント配線基板、及びその製造方法
JP2001326458A (ja) 2000-05-16 2001-11-22 Matsushita Electric Ind Co Ltd プリント配線基板およびその製造方法
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
DE10037819A1 (de) * 2000-08-03 2002-02-14 Bosch Gmbh Robert Verfahren zur Herstellung von Schaltungsträgern
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element

Also Published As

Publication number Publication date
TW200303713A (en) 2003-09-01
JP4045143B2 (ja) 2008-02-13
EP1337136A3 (en) 2005-07-27
KR20030069069A (ko) 2003-08-25
CN100334928C (zh) 2007-08-29
EP1337136A2 (en) 2003-08-20
CN1440232A (zh) 2003-09-03
JP2003309370A (ja) 2003-10-31
KR100548607B1 (ko) 2006-01-31
US20030155653A1 (en) 2003-08-21
US20050161804A1 (en) 2005-07-28
US7238603B2 (en) 2007-07-03
US6884709B2 (en) 2005-04-26

Similar Documents

Publication Publication Date Title
TW558933B (en) Connecting member between wiring films, manufacturing method thereof, and manufacturing method of multilayer wiring substrate
JP4291279B2 (ja) 可撓性多層回路基板
TWI225762B (en) Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same
TW200427382A (en) Double-sided wiring board and manufacturing method of double-sided wiring board
JP2004335989A (ja) スタック型ビアホール付きビルドアッププリント配線板およびその作製方法
TW200921817A (en) Method of manufacturing multi-layer package substrate of copper nuclear layer
JP2006135277A (ja) 配線基板と、その製造方法
TW201242469A (en) Method of manufacturing multilayer wiring substrate
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
JP4443543B2 (ja) 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
JP2010050351A (ja) 配線基板の製造方法
JP4939519B2 (ja) 多層回路基板の製造方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP2009147080A (ja) 半導体装置用パッケージおよびその製造方法
JP2007208229A (ja) 多層配線基板の製造方法
JPH01282892A (ja) 多層印刷配線板の製造方法
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
JP4523261B2 (ja) 配線回路基板、配線回路基板の製造方法及び多層配線基板の製造方法
TWI527164B (zh) 封裝基板之製造方法
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
TWI291847B (en) Multilayer circuit substrate and method of producing the same
KR20080113501A (ko) 범프 비아를 이용한 인쇄 회로 기판 및 제작 방법
TWI231169B (en) Method for roughening circuit board surface

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees