DE10037819A1 - Verfahren zur Herstellung von Schaltungsträgern - Google Patents

Verfahren zur Herstellung von Schaltungsträgern

Info

Publication number
DE10037819A1
DE10037819A1 DE2000137819 DE10037819A DE10037819A1 DE 10037819 A1 DE10037819 A1 DE 10037819A1 DE 2000137819 DE2000137819 DE 2000137819 DE 10037819 A DE10037819 A DE 10037819A DE 10037819 A1 DE10037819 A1 DE 10037819A1
Authority
DE
Germany
Prior art keywords
metallic
plane
level
insulating material
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2000137819
Other languages
English (en)
Inventor
Christoph Ruf
Hans-Reiner Kraus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2000137819 priority Critical patent/DE10037819A1/de
Publication of DE10037819A1 publication Critical patent/DE10037819A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Schaltungsträgern, insbesondere für dreidimensionale Halbleiterschaltungsanordnungen, wobei die Schaltungsträger durch flächiges Fügen einer ersten metallischen Ebene, einer Isoliermaterialebene und einer zweiten metallischen Ebene erhalten werden. DOLLAR A Es ist vorgesehen, dass eine der metallischen Ebenen (12) eine Strukturierung erhält, wobei Erhöhungen (26) mit im Wesentlichen zur Ebene senkrecht verlaufenden Seitenwänden (28) erzeugt werden, die Isoliermaterialebene (16) mit zu den Erhöhungen (26) der metallischen Ebene (12) korrespondierenden Durchbrüchen (30) versehen wird, die Isoliermaterialebene (16) mit der metallischen Ebene (12) gefügt wird und anschließend die andere metallische Ebene (14) auf die Isoliermaterialebene (16) aufgebracht wird, wobei die andere metallische Ebene (14) mit wenigstens einem Teil der Erhöhungen (26) der metallischen Ebene (12) zur Ausbildung von Durchkontaktierungen (18) kontaktiert wird.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Schaltungsträgern, insbesondere für den Einsatz in dreidimensionalen Halbleiterschaltungsanordnungen.
Stand der Technik
Es ist bekannt, Halbleiterbauelemente, wie beispiels­ weise integrierte Schaltungen, Leistungselektronik- Bauelemente, Sensoren oder dergleichen, zur elektri­ schen Kontaktierung auf Schaltungsträgern anzuordnen. Bekannte Schaltungsträger besitzen einen sandwichar­ tigen Aufbau, der aus einer ersten metallischen Ebene, einer zweiten metallischen Ebene und einer zwischen den metallischen Ebenen angeordneten Iso­ liermaterialebene besteht. Hierbei dient eine der metallischen Ebenen - nach entsprechender Strukturie­ rung - als Leiterbahnebene zum Kontaktieren der Halb­ leiterbauelemente. Die zweite metallische Ebene dient der Abführung entstehender Verlustwärme, während die Isoliermaterialebene neben der elektrischen Trennung der beiden metallischen Ebenen eine thermische An­ kopplung der Halbleiterbauelemente an die der Ver­ lustwärmeabführung dienenden metallischen Ebene dient.
Sollen mehrere Halbleiterbauelemente in einer drei­ dimensionalen Halbleiterschaltungsanordnung verschal­ tet werden, ist bekannt, hierzu mehrere Schaltungs­ träger mit jeweils auf ihnen angeordneten Halbleiter­ bauelementen übereinander anzuordnen. Hierbei ist nachteilig, dass eine Kontaktierung der Halbleiter­ bauelemente untereinander nur relativ aufwendig, bei­ spielsweise über die Herstellung von Bondverbindun­ gen, möglich ist.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren zur Herstellung von Schaltungsträgern mit den im Anspruch 1 genannten Merkmalen bietet demgegenüber den Vorteil, dass beide metallischen Ebenen der Schaltungsträger zur freien Verschaltung von in wenigstens zwei übereinander angeordneten Ebenen angeordnete Halbleiterbauelemen­ ten eingesetzt werden können. Somit kann eine die erfindungsgemäß hergestellten Schaltungsträger besit­ zende dreidimensionale Halbleiterschaltungsanordnung sehr kompakt aufgebaut werden. Insbesondere sind keine zusätzlichen Bondverdrahtungen notwendig, so dass sich der Fertigungsaufwand erheblich reduziert. Schließlich sind derartige, die erfindungsgemäßen Schaltungsträger aufweisende dreidimensionale Halb­ leiterschaltungsanordnungen besonders gut für herme­ tisch dichte Kapselungen geeignet, da eine derartige Kapselung erschwerende Bonddrähte nunmehr zur Ver­ schaltung nicht notwendig sind.
Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den in den Unteransprüchen genannten Merkmalen.
Zeichnungen
Die Erfindung wird nachfolgend in einem Ausführungs­ beispiel anhand der zugehörigen Zeichnungen näher er­ läutert. Es zeigen:
Fig. 1 schematisch einzelne Verfahrensschritte zur Herstellung eines Schaltungsträgers;
Fig. 2 eine Schnittdarstellung durch eine drei­ dimensionale Halbleiterschaltungsanordnung mit den erfindungsgemäß hergestellten Schaltungsträgern;
Fig. 3 ein Schaltbild der Anordnung gemäß Fig. 2 und
Fig. 4 eine schematische Draufsicht auf einen Schaltungsträger.
Beschreibung des Ausführungsbeispiels
In den Fig. 1a bis 1e sind schematisch einzelne Herstellungsschritte zur Herstellung eines insgesamt mit 10 bezeichneten Schaltungsträgers dargestellt. Der Schaltungsträger 10 ist in Fig. 1e dargestellt und umfasst eine erste metallische Ebene 12, eine zweite metallische Ebene 14 sowie eine zwischen den metallischen Ebenen 12 und 14 angeordnete Isolierma­ terialebene 16. Der Schaltungsträger 10 ist im Wesentlichen flächenhaft ausgebildet und besitzt eine Dicke h4, die sich aus der Summe der Teildicken h1, h2 und h3 der Ebenen 12, 14 und 16 ergibt. Die Ebenen 12 und 14 sind zumindest bereichsweise mittels Durchkon­ taktierungen 18 elektrisch leitend verbunden. Zur Ausbildung von definierten Strompfaden ist sowohl die metallische Ebene 12 als auch die metallische Ebene 14 entsprechend einem definierten Layout mit Leiter­ bahnen strukturiert. Auf die Strukturierung der Lei­ terbahnen wird bei der Beschreibung der vorliegenden Erfindung nicht näher eingegangen, da dies allgemein bekannt ist. Über die Durchkontaktierungen 18 können somit definiert bestimmte Leiterbahnen in der metal­ lischen Ebene 12 mit bestimmten Leiterbahnen in der metallischen Ebene 14 kontaktiert werden. Die Dar­ stellung erfolgt lediglich ausschnittsweise und sche­ matisch, um das erfindungsgemäße Verfahren zur Her­ stellung derartiger Schaltungsträger 10 zu verdeut­ lichen. Nach weiteren, nicht dargestellten Ausfüh­ rungsbeispielen kann selbstverständlich auch die An­ zahl, die Größe und die Lage der Durchkontaktierungen 18 beziehungsweise die Gestaltung des Layouts der Leiterbahnen verändert sein.
Fig. 1a zeigt als Ausgangspunkt einen Rohling 20 der späteren ersten metallischen Ebene 12. Der Rohling 20 besteht beispielsweise aus einem Kupfersubstrat. Über eine Maskierung 22 wird auf den Rohling 20 ein Ätz­ angriff oder dergleichen durchgeführt. Die Maskierung 22 besitzt hierzu Maskenöffnungen 24, in deren Bereich der Rohling 20 eine anisotrope Tiefenätzung erfährt. Dies bedeutet, im Bereich der Maske 22 bleibt das Material des Rohlings 20 stehen.
Fig. 1b verdeutlicht den die spätere metallische Ebene 12 ergebenden, bearbeiteten Rohling 20. Deut­ lich sind die im Bereich der Maskierung 22 stehen bleibenden Erhöhungen 26, deren Seitenwände 28 im Wesentlichen senkrecht zur Ebene der metallischen Ebene 12 verlaufen. Eine Gesamthöhe h5 des Rohlings 20 entspricht der Summe der Höhen h1 der metallischen Ebene 12 und der Höhe h2 des Rohlings 20 entspricht der Summe der Höhen h1 der metallischen Ebene 12 und der Höhe h2 der Isoliermaterialebene 16.
Fig. 1c zeigt eine bereits strukturierte Isolierma­ terialebene 16. Diese besitzt die Höhe h2. Innerhalb der Isoliermaterialebene 16 sind Durchbrüche 30 strukturiert, deren Geometrie mit den Erhöhungen 26 der metallischen Ebene 12 korrespondieren. Dies be­ deutet, die Isoliermaterialebene 16 kann quasi in die weggeätzten Ausnehmungen des Rohlings 20 eingelegt werden, wobei die Erhöhungen 26 die Durchbrüche 30 durchgreifen.
Die Strukturierung der Durchbrüche 30 kann beispiels­ weise durch mechanische Verfahren, beispielsweise Stanzen oder dergleichen, chemische Verfahren, bei­ spielsweise Ätzen, oder durch eine Laserstrukturie­ rung erzeugt werden.
Fig. 1d zeigt einen gefügten Verbund der Isolierma­ terialebene 16 mit der metallischen Ebene 12. Die Erhöhungen 26 schließen hierbei im Wesentlichen plan mit der Oberfläche 34 der Isoliermaterialschicht 16 ab.
In einem nächsten Verfahrensschritt wird auf den Ver­ bund der ersten metallischen Ebene 12 und der Iso­ liermaterialebene 16 die zweite metallische Ebene 14 aufgebracht. Dies kann beispielsweise durch Laminie­ ren, Abscheideverfahren, beispielsweise Sputtern, Hochtemperatursintern (Direct Cooper Bonding) oder dergleichen geschehen. Hierdurch kommt der in Fig. 1e gezeigte Verbund der metallischen Ebenen 12 und 14 und der Isoliermaterialebene 16 zustande. Die die Durchbrüche 30 durchgreifenden Erhöhungen 26 gelangen hierbei in Kontakt mit der metallischen Ebene 14, so dass die Erhöhungen 26 nunmehr die Durchkontaktierun­ gen 18 durch den Schaltungsträger 10 bilden.
Anhand der Erläuterungen des Herstellungsverfahrens wird deutlich, dass eine Prozessfreiheit hinsichtlich der Anzahl, der Lage und der Dimensionierung der Durchkontaktierungen 18 besteht. Diese können somit variabel an unterschiedlichste schaltungstechnische Erfordernisse angepasst werden. Die metallische Ebene 14 wird mit einer Höhe h3 abgeschieden beziehungs­ weise aufgebracht, so dass sich eine Gesamthöhe h4 des Schaltungsträgers 10 ergibt, wobei h4 gleich die Summe der Höhen h1 + h2 + h3 ist.
Auf den fertig prozessierten Schaltungsträger 10 können nunmehr beidseitig Schaltungsbestandteile, insbesondere Halbleiterbauelemente, angeordnet wer­ den. Dies kann durch bekannte Flip-Chip-Techniken, Klebe- und/oder Lötverfahren oder dergleichen erfol­ gen. Eine Verschaltung der beidseitig angeordneten Halbleiterbauelemente kann über die Durchkontaktie­ rungen 18 in einfacher Weise realisiert werden. Nach Vorliegen des aus den Schichten 12, 14 und 16 vorlie­ genden Moduls können von der ebenen Seite 41 und/oder 42 Vertiefungen 32 in die metallischen Schichten 12 und/oder 14 eingebracht werden, die eine unter­ schiedliche Tiefe, Kontur beziehungsweise Geometrie aufweisen können. Durch die gegebenenfalls zusätzlich vorgesehenen Vertiefungen 32 kann auf geometrische Besonderheiten der zu kontaktierenden Halbleiterbau­ elemente, beispielsweise auf unterschiedliche Chip­ dicken integrierter Schaltkreise, Rücksicht genommen werden. Selbstverständlich sind über die gesamte Ausdehnung eines Schaltungsträgers 10 mehrere, auch unterschiedlich tiefe beziehungsweise große Vertie­ fungen 32 darstellbar.
Fig. 2 zeigt schematisch eine Schnittdarstellung durch eine dreidimensionale Halbleiterschaltungsan­ ordnung 36. Diese Halbleiterschaltungsanordnung 36 umfasst einen Schaltungsträger 10, auf dem beidseitig Halbleiterbauelemente, hier beispielsweise Leistungs­ transistoren 38 und integrierte Schaltkreise 40, bei­ spielsweise zur Ansteuerung der Transistoren 38 und/oder zur Verarbeitung angelieferter Sensorsignale oder dergleichen, angeordnet sind. Der Schaltungsträ­ ger 10 besitzt den anhand der Fig. 1a bis 1e erläuterten Aufbau. Insbesondere sind Durchkontaktie­ rungen 18 vorgesehen, die einstückig mit der metalli­ schen Ebene 12 ausgebildet sind und die die metalli­ sche Ebene 14 kontaktieren. Entsprechend der tatsäch­ lichen Anordnung der Leistungstransistoren 18 bezie­ hungsweise integrierten Schaltungen 40 ist die ent­ sprechende Anzahl, Lage und Dimensionierung der Durchkontaktierungen 18 gewählt. Es wird deutlich, dass zum Kontaktieren der beidseitig des Schaltungs­ trägers 10 angeordneten Bauelemente keine externen Bondverbindungen oder dergleichen vorgesehen sind. Die Kontaktierung erfolgt quasi durch interne, in den Schaltungsträger 10 integrierte Durchkontaktierungen 18.
Ober- und unterhalb der Halbleiterbauelemente sind weitere Schaltungsträger 10' angeordnet, die einen analogen Aufbau wie der Schaltungsträger 10 besitzen können. Gegebenenfalls ist eine Stapelung mehrerer Ebenen von Schaltungsträgern 10 beziehungsweise 10' und Halbleiterbauelementen möglich. Charakteristisch für den Aufbau der Schaltungsträger 10 ist, dass sowohl die eigentliche Verdrahtungsebene als auch die eigentliche, lediglich der thermischen Ankopplung der Bauelemente dienende Ebene für eine freie elektrische Verschaltung der Bauelemente benutzt werden. Die thermische Ankopplung der Halbleiterbauelemente kann gegebenenfalls über eine metallische Ebene der äuße­ ren Schaltungsträger 10' erfolgen.
Anhand der in Fig. 2 gezeigten Darstellung wird ohne Weiteres deutlich, dass der sandwichartige Aufbau der Schaltungsträger beziehungsweise der Halbleiterbau­ elemente in einfacher Weise in einem hermetisch dichten Gehäuse angeordnet werden kann, da äußere Bondverbindungen oder dergleichen nicht notwendig sind und die Außenseiten des Moduls planparallel gestaltet werden können. Hierdurch wird eine sehr kompakte, vielfältige Einsatzmöglichkeiten bietende, beispielsweise unter extremen thermischen und/oder anderen Umwelteinflüssen ausgesetzter Einsatz, Halb­ leiterschaltungsanordnung 36 möglich.
Die in Fig. 2 gezeigte Halbleiterschaltungsanordnung 36 zeigt beispielsweise die Ansteuerung eines drei­ phasigen Elektromotors. Hierbei ist der Massekontakt B- sowie der mit einer Versorgungsspannungsquelle, in Kraftfahrzeugen in der Regel der Kraftfahrzeugbatte­ rie, verbundene Anschluss B+ dargestellt. Mit U, V und W sind die mit den entsprechenden Phasenanschlüs­ sen des nicht dargestellten Elektromotors verbundenen Anschlüsse bezeichnet.
Fig. 3 zeigt das Schaltbild der in der Halbleiter­ schaltungsanordnung 36 verschalteten Bauelemente. Mit 38 sind hier die Transistoren bezeichnet, mit 40 die integrierten Schaltkreise, der die Ansteuerschaltung und einen Operationsverstärker umfasst, sowie mit B-, B+, U, V, W die Anschlüsse.
Fig. 4 zeigt schließlich eine schematische Drauf­ sicht auf die auf der oberen metallischen Ebene des Schaltungsträgers 10 angeordneten Bauelemente, hier drei Leistungstransistoren 38 und die integrierte Schaltungen 40. Fig. 4 zeigt eine schematische Draufsicht bei abgenommenem oberen Schaltungsträger 10'. Die Verdrahtung der in Fig. 4 gezeigten Schaltungsbestandteile erfolgt durch die untere Metallisierung 12 des oberen Schaltungsträgers 10' und die angepasste Strukturierung der Schichten 12 und/oder 14 von deren Oberflächen 41 und/oder 42 her.

Claims (10)

1. Verfahren zur Herstellung von Schaltungsträgern, insbesondere für dreidimensionale Halbleiterschal­ tungsanordnungen, wobei die Schaltungsträger durch flächiges Fügen einer ersten metallischen Ebene, einer Isoliermaterialebene und einer zweiten metal­ lischen Ebene erhalten werden, dadurch gekennzeich­ net, dass eine der metallischen Ebenen (12) eine Strukturierung erhält, wobei Erhöhungen (26) mit im Wesentlichen zur Ebene senkrecht verlaufenden Seiten­ wänden (28) erzeugt werden, die Isoliermaterialebene (16) mit zu den Erhöhungen (26) der metallischen Ebene (12) korrespondierenden Durchbrüchen (30) ver­ sehen wird, die Isoliermaterialebene (16) mit der metallischen Ebene (12) gefügt wird und anschließend die andere metallische Ebene (14) auf die Isolierma­ terialebene (16) aufgebracht wird, wobei die andere metallische Ebene (14) mit wenigstens einem Teil der Erhöhungen (26) der metallischen Ebene (12) zur Aus­ bildung von Durchkontaktierungen (18) kontaktiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die metallische Ebene (12) aus einem Rohling (20) erzeugt wird, der Rohling (20) selektiv einer Tiefenätzung unterzogen wird, so dass die Erhöhungen (26) entstehen.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Erhöhungen (26) mit einer Höhe erzeugt werden, die einer Höhe (h2) der Isoliermaterialebene (16) entspricht.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in den metallischen Ebe­ nen (12) Leiterbahnen angelegt werden, die mit den Durchkontaktierungen (18) kontaktiert werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die metallischen Elemen­ te (12) und/oder (14) derart strukturiert werden, dass eine Verschaltung von Halbleiterbauelementen (38, 40) in der Ebene möglich ist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die metallischen Elemen­ te (12) und/oder (14) derart strukturiert werden, dass eine Verschaltung von Halbleiterbauelementen (38, 40) durch die Isoliermaterialebene (16) hindurch möglich ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in dem Schaltungsträger (10) von der Seite (41) und/oder der Seite (42) wenigstens eine Vertiefung (32) in die Schicht (12) und/oder Schicht (14) strukturiert wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens zwei der Schaltungsträger (10) zu einem Modul gefügt werden.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen zwei Schal­ tungsträgern (10) Halbleiterschutzelemente (38), integrierte Schaltkreise (40) oder dergleichen ange­ ordnet werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeich­ net, dass die Schaltungsträger (10) und die Halblei­ terschutzelemente (38), integrierte Schaltkreise (40) oder dergleichen zur Herstellung elektrisch leitfähi­ ger Verbindungen verlötet werden.
DE2000137819 2000-08-03 2000-08-03 Verfahren zur Herstellung von Schaltungsträgern Ceased DE10037819A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000137819 DE10037819A1 (de) 2000-08-03 2000-08-03 Verfahren zur Herstellung von Schaltungsträgern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000137819 DE10037819A1 (de) 2000-08-03 2000-08-03 Verfahren zur Herstellung von Schaltungsträgern

Publications (1)

Publication Number Publication Date
DE10037819A1 true DE10037819A1 (de) 2002-02-14

Family

ID=7651177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000137819 Ceased DE10037819A1 (de) 2000-08-03 2000-08-03 Verfahren zur Herstellung von Schaltungsträgern

Country Status (1)

Country Link
DE (1) DE10037819A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
DE10355925A1 (de) * 2003-11-29 2005-06-30 Semikron Elektronik Gmbh Leistungshalbleitermodul und Verfahren seiner Herstellung
EP1337136A3 (de) * 2002-02-18 2005-07-27 North Corporation Verbindungselement zwischen Leiterfolien, Verfahren zu dessen Herstellung, und Verfahren zur Herstellung eines mehrschichtigen Leitersubstrats
DE102005047106A1 (de) * 2005-09-30 2007-04-19 Infineon Technologies Ag Leistungshalbleitermodul
DE102012201890A1 (de) * 2012-02-09 2013-06-27 Conti Temic Microelectronic Gmbh Elektrisches Leistungsmodul

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1337136A3 (de) * 2002-02-18 2005-07-27 North Corporation Verbindungselement zwischen Leiterfolien, Verfahren zu dessen Herstellung, und Verfahren zur Herstellung eines mehrschichtigen Leitersubstrats
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
DE10355925A1 (de) * 2003-11-29 2005-06-30 Semikron Elektronik Gmbh Leistungshalbleitermodul und Verfahren seiner Herstellung
US7042074B2 (en) 2003-11-29 2006-05-09 Semikron Elektronik Gmbh & Co., Kg Power semiconductor module and method for producing it
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
DE102005047106A1 (de) * 2005-09-30 2007-04-19 Infineon Technologies Ag Leistungshalbleitermodul
DE102005047106B4 (de) * 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
US7916493B2 (en) 2005-09-30 2011-03-29 Infineon Technologies Ag Power semiconductor module
DE102012201890A1 (de) * 2012-02-09 2013-06-27 Conti Temic Microelectronic Gmbh Elektrisches Leistungsmodul

Similar Documents

Publication Publication Date Title
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE112009005519B4 (de) Mikroelektronischer Baustein, der Silliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE10132024B4 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
EP0860876A2 (de) Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
DE10018358A1 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
WO2009016039A1 (de) Elektronischer baustein mit zumindest einem bauelement, insbesondere einem halbleiterbauelement, und verfahren zu dessen herstellung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
WO2004086502A1 (de) Anordnung aus einem elektrischen bauelement auf einem substrat und verfahren zum herstellen der anordnung
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
DE10037819A1 (de) Verfahren zur Herstellung von Schaltungsträgern
DE10144462C1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
JP3086332B2 (ja) 多層プリント配線板の製造方法
DE4129835A1 (de) Leistungselektroniksubstrat und verfahren zu dessen herstellung
WO2010118945A1 (de) Multichip-sensormodul und verfahren zu dessen herstellung
DE10225431A1 (de) Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
WO2020225304A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE10146854B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip
DE102007044795B4 (de) Elektronisches Modul mit einem Bauelementstapel
DE102017200504A1 (de) Elektronische Komponente und Verfahren zur Herstellung einer elektronischen Komponente
DE102016225029A1 (de) Getriebesteuermodul zur Ansteuerung eines Kraftfahrzeuggetriebes und Verfahren zur Herstellung eines Getriebesteuermoduls
EP4189738A1 (de) Elektronisches schaltungsmodul
WO2006032219A1 (de) Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H05K 3/40 AFI20051017BHDE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120817