CN103460819A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN103460819A
CN103460819A CN2012800146939A CN201280014693A CN103460819A CN 103460819 A CN103460819 A CN 103460819A CN 2012800146939 A CN2012800146939 A CN 2012800146939A CN 201280014693 A CN201280014693 A CN 201280014693A CN 103460819 A CN103460819 A CN 103460819A
Authority
CN
China
Prior art keywords
circuit board
bonding conductor
interlayer bonding
conductive pattern
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800146939A
Other languages
English (en)
Inventor
伊藤悟志
守屋要一
金森哲雄
八木幸弘
山本祐树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103460819A publication Critical patent/CN103460819A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种包括绝缘层（10）、以及夹着该绝缘层（10）而进行配置的上侧布线图案（11）和下侧布线图案（12）。下侧布线图案（12）向上侧布线图案（11）一侧突出，与和上侧布线图案（11）导通的层间连接导体（12A）形成为一体。层间连接导体（12A）以比绝缘层（10）与上侧布线图案（11）的接合界面要更陷入上侧布线图案（11）一侧的状态，来与上侧布线图案（11）相接合。由此，来提供一种能应对大电流、而不会因裂纹、断线、层间剥离等而使连接可靠性降低的布线基板。

Description

布线基板
技术领域
本发明涉及在绝缘层中形成有导体图案的布线基板。
背景技术
在布线基板中，对于将不同层间的布线图案进行电连接的层间连接导体（通孔导体），一般通过在布线基板上设置贯通孔，并对贯通孔的内壁实施镀敷，来形成所述层间连接导体。该形成方法由于镀敷处理所耗费的化学药品较为昂贵、或者处理时间较长等原因而在生产性和经济性等上存在问题。
因此，例如有以下方法：向形成于布线基板的绝缘层中的贯通孔内填充包含金属粉末的导体糊料，从而形成层间连接导体。在该方法中，在向贯通孔内填充导体糊料从而形成层间连接导体之后，通过向由金属箔构成的布线电路层进行施压来使所述层间连接导体致密化。此时，由于向布线电路层进行施压，会导致层间连接导体中的导体糊料渗出至绝缘层与布线电路层之间的间隙中，从而会破坏布线电路层与绝缘层之间的密接性，其结果是，布线基板中有可能会发生导通不良。
专利文献1中揭示了一种布线基板，所述布线基板能防止层间连接导体中的导体糊料向层间连接导体周围渗出，从而能防止布线电路层与绝缘层之间发生密接不良。图1是专利文献1所记载的布线基板的示意性剖视图。在图1所示的布线基板中，层叠有包含热固性树脂的绝缘层501A、501B，其表面埋设有布线电路层502。
在绝缘层501A、501B中，设有用于连接布线电路层502间的贯通孔，在贯通孔中设有通过填充包含金属粉末的导体成分而形成的层间连接导体503。而且，在布线电路层502中，设有埋设层间连接导体503的凹腔504。利用该凹腔504，来防止层间连接导体503的导体糊料向层间连接导体503的周围渗出。
现有技术文献
专利文献
专利文献1：日本专利特开2003-8225号公报
发明内容
发明所要解决的技术问题
在专利文献1中，若形成于布线电路层502的凹腔504的深度过浅，则防止导体糊料渗出的效果较差，若过深，则布线电路层502的厚度会变薄，从而布线电路层502的强度有可能会降低。因此，在专利文献1中，由于无法充分防止布线电路层与绝缘层之间的密接不良，因此，布线基板的连接可靠性有可能会降低。
另外，在专利文献1中，将导体糊料填充于贯通孔中而形成层间连接导体，但由于导体糊料是含有金属粉末的树脂，因此，层间连接导体中的金属成分较少，其结果是，层间连接导体的电阻值会增大。因此，还存在以下问题：即，层间连接导体会阻碍电流，从而作为布线基板却无法应对大电流。
因此，本发明的目的在于，提供一种能应对大电流，而不会因裂纹、断线、层间剥离等而使连接可靠性降低的布线基板。
解决技术问题所采用的技术方案
本发明所涉及的布线基板包括：绝缘层；夹着该绝缘层而进行配置的第一导电图案和第二导电图案；以及沿厚度方向贯穿所述绝缘层并将所述第一导电图案与所述第二导电图案进行导通的层间连接导体，所述层间连接导体与所述第一导体图案形成为一体，并以比所述绝缘层与所述第二导电图案的接合界面要更陷入所述第二导电图案一侧的状态，来与所述第二导电图案相接合。
在该结构中，导通第一导电图案与第二导电图案的层间连接导体会与第一导电图案形成为一体，该层间连接导体处于陷入第二导电图案一侧的状态。换言之，层间连接导体和第二导电图案的接合界面位于不同于绝缘层和第二导电图案的接合界面的平面上。此外，所谓形成为一体是指，由一种相同金属构件来形成，因此，层间连接导体与第一导电图案之间不存在接合界面。
伴随温度变化（过热和冷却）而发生的膨胀和收缩会导致绝缘层与导电图案的接合部分上因膨胀率不同而产生应力。假如在层间连接导体和第二导电图案的接合界面、与绝缘层和第二导电图案的接合界面存在于同一平面上的情况下，所产生的应力会集中于接合界面，从而在接合界面上有可能会发生剥离。由此，有可能会在第一导电图案与第二导电图案之间发生导通不良，或在布线基板上产生裂纹等。
因此，通过采用层间连接导体陷入第二导体图案一侧的结构，来使层间连接导体和第二导电图案的接合界面、与绝缘层和第二导电图案的接合界面位于不同的平面上，从而能使所产生的应力分散，能防止因剥离而产生导通不良，防止布线基板产生裂纹等。
另外，在如以往那样利用向贯通孔内填充金属粉末而形成的层间连接导体来连接不同层间的导电图案的情况下，由于导电图案与层间连接导体是由不同物质形成的，因此，连接部分的电阻值较大。与之相对，如本发明那样，将作为层间连接导体的层间连接导体与第一导电图案形成为一体，从而第一导电图案与层间连接导体之间的连接部分的电阻值不会增大，因此，能避免发生上述问题。
此外，与以往的填充导电糊料的方法不同，通过将层间连接导体与第二导电图案形成为一体，能使金属成分增多，从而能减小层间连接导体的电阻值。
在本发明所涉及的布线基板中，也可以采用以下结构：即，所述绝缘层由多层构成，导电图案形成于由多层构成的所述绝缘层的最上层的表面。
在该结构中，能防止一般性安装有电子元器件的绝缘层的最上层表面上发生导通不良。
在本发明所涉及的布线基板中，优选采用以下结构：即，所述层间连接导体和所述第二导电图案的至少一部分经由导电性粘接剂而导通。
在该结构中，通过使得经由导电性粘接剂而导通，能提高层间连接导体与第二导电性图案之间的连接可靠性。
在本发明所涉及的布线基板中，优选采用以下结构：即，在所述层间连接导体与所述第二导电图案的接合界面的至少一部分上形成有有机皮膜。
在该结构中，由于能抑制所述层间连接导体与所述第二导电图案的连接部分的氧化，因此，连接部分的电阻值不会增大。
在本发明所涉及的布线基板中，优选为采用以下结构：即，至少对所述层间连接导体进行表面处理。表面处理例如可以举出粗糙化处理、黑化处理、偶联处理、有机皮膜形成等。
在该结构中，对所述层间连接导体进行所述表面处理，从而提高了绝缘树脂与所述层间连接导体的紧贴性，因此，能抑制因构件膨胀系数不同而产生应力从而发生剥离，能防止因剥离而产生导通不良，防止布线基板产生裂纹等。由于产生于绝缘树脂与所述层间连接导体之间的剥离导致导通不良的可能性较高，因此，必须对所述层间连接导体的表面进行表面处理，但也可以在对所述层间连接导体表面进行处理的同时，也对所述第一导电图案表面、所述第二导电图案表面进行处理。
在本发明所涉及的布线基板中，也可以采用以下结构：即，所述第一导电图案具有与所述绝缘层侧形成为一体的连接盘，所述布线基板还包括安装于所述连接盘并配置于所述绝缘层内的电子元器件。
在该结构中，由于能将电子元器件内置于绝缘层内，因此，能使布线基板实现小型化。
在本发明所涉及的布线基板中，优选为所述层间连接导体陷入所述第二导电图案，其最深部分为10μm以上。
在该结构中，将层间连接导体陷入第二导电图案的深度的最深部分设为10μm以上，从而能使层间连接导体与第二导电图案之间不容易发生剥离不良，能提高布线基板的连接可靠性。
发明效果
根据本发明，使层间连接导体和第二导电图案的接合界面、与第二导电图案和绝缘层的接合界面位于不同的平面上，从而能使因构件膨胀系数不同而产生的应力分散。由此，能防止因应力而发生层间剥离，并防止导通不良，从而能提高布线基板的连接可靠性。另外，通过将层间连接导体与第一导电图案形成为一体，能使金属成分增多，从而能减小层间连接导体的电阻值。
附图说明
图1是专利文献1所记载的布线基板的示意性剖视图。
图2是实施方式1所涉及的布线基板的示意性剖视图。
图3是对图2的点划线圆圈部分进行放大的示意图。
图4是依次表示实施方式1所涉及的布线基板的制造工序的示意图。
图5是表示对实施方式1所涉及的布线基板进行热冲击试验而得的结果的图线。
图6是表示陷入量10μm时的层间连接导体的直径与连接可靠性之间的关系的图线。
图7是表示陷入量10μm时的上侧布线图案的厚度与连接可靠性之间的关系的图线。
图8是表示上侧布线图案与陷入量之间的关系的图线。
图9是实施方式2所涉及的布线基板的示意性剖视图。
图10是表示对实施方式2所涉及的布线基板进行热冲击试验而得的结果的图线。
图11是实施方式3所涉及的布线基板的示意性剖视图。
图12是依次表示实施方式3所涉及的布线基板的制造工序的示意图。
图13是实施方式4所涉及的布线基板的示意性剖视图。
图14是依次表示实施方式4所涉及的布线基板的制造工序的示意图。
具体实施方式
本发明所涉及的布线基板包括由绝缘树脂所构成的绝缘层、以及设置于绝缘层中的导电性的布线图案（导电图案）。绝缘层可以是一层，也可以是多层。另外，形成绝缘层的绝缘树脂例如可以举出环氧玻璃树脂、环氧树脂、酚醛树脂、氰酸酯树脂、聚酰亚胺树脂等。特别是在固化后的耐热性较为优异这点上，优选为是聚酰亚胺树脂。
布线基板通过布线图案将搭载于绝缘层表面的电子元器件与搭载布线基板的主基板（例如母板）进行电连接。搭载于布线基板的电子元器件例如为硅半导体元件、砷化镓半导体元件等有源元件，或电容器、电感器等无源元件等。
（实施方式1）
图2是实施方式1所涉及的布线基板的示意性剖视图。图3是对图2的点划线圆圈部分进行放大的示意图。此外，在图3中，各元器件实际上是紧贴的，但为了便于说明，在各元器件的接合部分处设置空间来进行描绘。
实施方式1所涉及的布线基板1具有以下结构：即，在绝缘层10的上表面上形成有上侧布线图案11，在下表面上形成有下侧布线图案12。此外，设绝缘层10的上表面为搭载上述电子元器件的表面。
绝缘层10具有0.10mm的厚度，其中形成有圆筒状的贯通孔10A。在该贯通孔10A中，插通有与后述的下侧布线图案12形成为一体的层间连接导体12A。利用层间连接导体12A，使得形成于绝缘层10的上下表面的上侧布线图案11与下侧布线图案12导通。
布线图案11形成于绝缘层10的上表面，具有0.10mm的厚度。在厚度方向上，在与形成于绝缘层10的贯通孔10A相一致的位置上，从绝缘层10突出的后述的层间连接导体12A的前端部陷入上侧布线图案11。如图3所示，上侧布线图案11和层间连接导体12A的接合面11A的截面呈圆弧形，但也可以呈矩形。
下侧布线图案12形成于绝缘层10的下表面，具有0.10mm的厚度。下侧布线图案12与层间连接导体12A形成为一体。即，下侧布线图案12及层间连接导体12A由一种相同的金属构件所形成，两者之间不存在接合界面。
层间连接导体12A是直径0.6mm、长0.2mm的圆柱形，如图3所示，其前端部呈圆弧形。将该层间连接导体12A贯穿形成于绝缘层10的贯通孔10A。从该绝缘层10的上表面突出的层间连接导体12A的前端埋设于上述上侧布线图案11内。
将下侧布线图案12和层间连接导体12A形成为一体，从而与向贯通孔内填充作为包含金属粉末的树脂的导体糊料来形成层间连接导体的情况相比，能使金属成分增多，从而能减小层间连接导体的电阻值。
此外，设层间连接导体12A为圆柱形，但也可以为棱柱形。另外，层间连接导体12A的前端部也可以呈平面状。
这样，由于层间连接导体12A埋设于上侧布线图案11，因此，层间连接导体12A和上侧布线图案11的接合界面、与绝缘层10和上侧布线图案11的接合界面位于不同的平面上。由此，能防止因膨胀率不同而产生的应力会集中于接合界面，从而能防止因应力而发生的剥离所引起的导通不良，并防止布线基板1产生裂纹等。
下面，对布线基板1的制造方法进行说明。图4是依次表示实施方式1所涉及的布线基板1的制造工序的示意图。
在最初的第一工序中（图4（a）），在厚度0.3mm的铜板20的厚度方向上，在相对的两个表面上粘贴厚度15μm的干膜抗蚀剂21。此外，图4是从铜板20的侧面方向进行观察的图。
接着，在第二工序中（图4（b）），对粘贴有干膜抗蚀剂21的铜板20的一面进行蚀刻，以留下直径为0.6mm、长为0.2mm的圆筒形的层间连接导体12A。
在第三工序中（图4（c）），在厚度0.15mm的绝缘树脂23中形成0.6mm的孔（未图示），将所述绝缘树脂23层叠配置于在第二工序中实施蚀刻处理后的铜板20。该绝缘树脂23成为上述绝缘层10。
在第四工序中（图4（d）），将厚度0.1mm的铜板24配置于绝缘树脂23（绝缘层10）的上表面，在该状态下，在180℃、100kN下进行1小时的层叠成形。由此，使层间连接导体12A的前端部陷入铜板24中，使上述接合面11A形成为圆弧形。
在第五工序中（图4（e）），利用减成法（去除不需要的部分而留下电路的方法）在第四工序中所获得的层叠体的两个表面上形成图案，从而使铜板20形成为下侧布线图案12，使铜板24形成为上侧布线图案11。由此，形成布线基板1。
接着，对将层间连接导体12A埋设于上侧布线图案11的陷入量进行说明。优选为将陷入量设为上侧布线图案11的厚度的50%以下，下面对更具体的数值进行说明。
图5是表示对实施方式1所涉及的布线基板1进行热冲击试验而得的结果的图线。图5所示的图线的纵轴表示布线基板1的电阻变化率（%），横轴表示热冲击试验中的热循环数。
如图5所示，在层间连接导体12A相对于上侧布线图案11的陷入量为0μm或5μm的情况下，若热循环数增大，则电阻变化率会上升。与之相对，在陷入量为10μm、15μm或20μm的情况下，无论热循环数是多少，电阻变化率都几乎不发生变化。因此，由于陷入量越小则连接可靠性越低，因此，优选为是10μm以上。
此外，无论层间连接导体12A的直径和上侧布线图案11的厚度如何，都优选为将陷入量设为10μm以上。图6是表示陷入量为10μm时的层间连接导体12A的直径与连接可靠性之间的关系的图线。图7是表示陷入量10μm时的上侧布线图案11的厚度与连接可靠性之间的关系的图线。
在陷入量为10μm以上时连接可靠性会提高的原因在于，上侧布线图案11和层间连接导体12A的接合界面、与具有不同热膨胀系数的绝缘层10和上侧布线图案11的接合界面不在同一平面上。因此，无论层间连接导体12A的直径和上侧布线图案11的厚度如何，都能获得该效果。
例如，如图6所示，即使层间连接导体12A的直径为0.05mm、0.6mm或1.0mm，无论热循环数为多少，电阻变化率都几乎不发生变化。另外，如图7所示，即使上侧布线图案11的厚度为0.1mm、0.3mm或1.0mm，无论热循环数为多少，电阻变化率都几乎不发生变化。
另外，陷入量优选为在10μm以上，但在这种情况下，优选为将上侧布线图案11的厚度设为100μm以上。图8是表示上侧布线图案11与陷入量之间的关系的图线。在图8中，纵轴表示陷入量，横轴表示上侧布线图案11的厚度。如图8所示，在陷入量为10μm的情况下，上侧布线图案11的厚度约为100μm，若上侧布线图案11的厚度为100μm以上，则陷入量几乎保持固定。因此，若上侧布线图案11的厚度为100μm以上，则能确保最合适的10μm以上的陷入量。
（实施方式2）
接着，对实施方式2所涉及的布线基板进行说明。实施方式2所涉及的布线基板1与实施方式1的不同之处在于，通过导电性粘接剂来导通层间连接导体12A与上侧布线图案11。下面，只对该不同点进行说明。
图9是实施方式2所涉及的布线基板1的示意性剖视图。实施方式2所涉及的布线基板1如图9所示，在层间连接导体12A的前端部分上涂布有导电性粘接剂13。导电性粘接剂13例如是纳米银或纳米铜的低阻抗导电性糊料。此外，作为导电性粘接剂13，也可以是包含金属粉末的树脂组合物。
由于层间连接导体12A的前端部上涂布有导电性粘接剂13，因此，上侧布线图案11和层间连接导体12A经由导电性粘接剂13而导通。通过在层间连接导体12A上涂布导电性粘接剂13，能进一步提高层间连接导体12A的连接可靠性。
关于实施方式2所涉及的布线基板1的制造方法，与实施方式1基本相同，在图4（c）中的第三工序时，通过在层间连接导体12A的前端上涂布导电性粘接剂13，能制造出实施方式2所涉及的布线基板1。
另外，在实施方式1中，将陷入量设为10μm以上，但在涂布导电性粘接剂13的情况下，可以将陷入量设为5μm以上。图10是表示对实施方式2所涉及的布线基板1进行热冲击试验而得的结果的图线。如图10所示，在陷入量为5μm以上时，无论热循环数为多少，电阻变化率都几乎不发生变化。因此，由于陷入量越小则连接可靠性越低，因此，优选为是5μm以上。
（实施方式3）
接着，对实施方式3所涉及的布线基板进行说明。实施方式3所涉及的布线基板1与实施方式1的不同之处在于，绝缘层10为多层、且各层间形成有布线图案。下面，只对该不同点进行说明。
图11是实施方式3所涉及的布线基板1的示意性剖视图。实施方式3所涉及的布线基板1的绝缘层10如图11所示，具有以下结构：即，从绝缘层10的表面侧起依次层叠有第一层101、第二层102、第三层103、以及第四层104。
在第一层101的上表面形成有上侧布线图案11，在下表面形成有下侧布线图案121。下侧布线图案121与层间连接导体121A形成为一体，层间连接导体121A的前端部从第一层101向上侧布线图案11一侧突出，前端部陷入上侧布线图案11。
第二层102的下表面形成有下侧布线图案122。下侧布线图案122与层间连接导体122A形成为一体。层间连接导体122A的前端部从第二层102向下侧布线图案121一侧突出，陷入下侧布线图案121。
第三层103的下表面形成有下侧布线图案123。下侧布线图案123与层间连接导体123A形成为一体。层间连接导体123A的前端部从第三层103向下侧布线图案122一侧突出，陷入下侧布线图案122。
第四层104的下表面形成有下侧布线图案124。下侧布线图案124与层间连接导体124A形成为一体。层间连接导体124A的前端部从第四层104向下侧布线图案123一侧突出，陷入下侧布线图案123。
如上所述，实施方式3所涉及的布线基板1具有多层化的布线图案，且在各层的布线图案中埋设有与下一层的布线图案形成为一体的层间连接导体的前端部。由此，与实施方式1相同，能防止因膨胀率不同而产生的应力所导致的各层间发生剥离、从而引起导通不良，并防止产生裂纹等。
图12是依次表示实施方式3所涉及的布线基板1的制造工序的示意图。
如图12（a）所示，将铜板204进行蚀刻，以形成层间连接导体124A，将绝缘树脂234层叠配置于铜板204，以使得层间连接导体124A的前端突出0.05mm。绝缘树脂234成为图11的第四层104。
在该绝缘树脂234的上表面上配置厚度0.3mm的铜板203，在180℃、100kN下进行1小时的层叠成形。由此，使层间连接导体124A的前端部陷入铜板203。
接着，如图12（b）所示，在铜板203的上表面上粘贴厚度15μm的干膜抗蚀剂（未图示），对其上表面进行蚀刻，以留下直径为0.6mm、长度为0.2mm的圆筒形的层间连接导体123A。
接着，如图12（c）所示，利用减成法在图12（b）中所获得的层叠体的两个表面上形成图案，从而使铜板204形成为下侧布线图案124，使铜板203形成为下侧布线图案123。
接着，如图12（d）所示，在厚度0.15mm的绝缘树脂233中形成0.6mm的孔（未图示），将绝缘树脂233进行层叠，使得图12（c）中所形成的层间连接导体123A贯穿该孔。该绝缘树脂233成为图11的第三层103。
依次重复图12中所说明的工序，从而能形成如图11所示的、实施方式3所涉及的布线基板1。这样，在绝缘层10的内层形成布线图案，并进行多层化，从而能进一步使布线基板1小型化。
（实施方式4）
接着，对实施方式4所涉及的布线基板进行说明。实施方式4所涉及的布线基板1在实施方式3所涉及的布线基板1的不同之处在于，在布线基板1的绝缘层10内安装有电子元器件。下面，只对该不同点进行说明。
图13是实施方式4所涉及的布线基板1的示意性剖视图。实施方式4所涉及的布线基板1的绝缘层10与实施方式3相同，具有以下结构：即，从绝缘层10的表面侧起依次层叠有第一层101、第二层102、第三层103、以及第四层104。
形成于第一层101、第二层102、第三层103、以及第四层104的下表面的下侧布线图案121、122、123、124不仅与层间连接导体121A、122A、123A、124A形成为一体，还与连接盘121B、122B、123B、124B形成为一体。
在各层的连接盘121B、122B、123B、124B上，安装有电子元器件151、152、153、154。该电子元器件151、152、153、154分别配置于第一层101、第二层102、第三层103、以及第四层104内。因此，通过将电子元器件151、152、153、154内置于绝缘树脂中，能使布线基板1小型化。
此外，对于电子元器件151、152、153、154，例如可以举出硅半导体元件、砷化镓半导体元件等有源元件，或电容器、电感器等无源元件等。
图14是依次表示实施方式4所涉及的布线基板1的制造工序的示意图。
在最初的第一工序中（图14（a）），在厚度为0.3mm的铜板20的厚度方向上，在相对的两个表面上粘贴厚度为15μm的干膜抗蚀剂（未图示）。然后，对粘贴有干膜抗蚀剂的铜板204的一面进行蚀刻，使得留下直径为0.6mm、长度为0.19mm的圆筒形的层间连接导体124A。
接着，在第二工序中（图14（b）），对图14（a）中的经蚀刻处理后的铜板204进一步进行蚀刻，以形成厚度为0.01mm的连接盘124B。形成该连接盘124B，从而使形成为具有0.19mm的长度的层间连接导体124A的长度会成为0.2mm。
在第三工序中（图14（c）），将电子元器件154搭载于所形成的连接盘124B。之后，在第四工序中（图14（d）），在铜板204上层叠绝缘树脂234。在实施方式4中，绝缘树脂234呈液态，在将其涂布于铜板204上之后，进行真空脱泡并进行加热，从而以半固化状态对电子元器件154进行封装。此时，绝缘树脂234的厚度变为0.15mm。
之后，与实施方式3中所说明的工序（参照图12）相同，将厚度0.3mm的铜板203置于180℃、100kN下进行1小时的层叠成形。之后，从图14（a）的工序起重复进行各工序，从而形成图13所示的布线基板1。这样，将电子元器件内置于绝缘树脂中，从而能使布线基板1实现小型化。
以上对本发明所涉及的布线基板进行了详细说明，但也可以对布线基板1的具体结构等进行适当的设计变更，且上述实施方式中所记载的作用和效果仅仅是所列举的根据本发明所产生的最优选的作用和效果，本发明的作用和效果不限于上述实施方式所记载的作用和效果。
标号说明
1 布线基板
10 绝缘层
11 上侧布线图案（第二导电图案）
11A 接合面
12 下侧布线图案（第一导电图案）
12A 层间连接导体
13 导电性粘接剂

Claims (7)

1.一种布线基板，其特征在于，包括：绝缘层；夹着该绝缘层而进行配置的第一导电图案和第二导电图案；以及沿厚度方向贯穿所述绝缘层并将所述第一导电图案与所述第二导电图案进行导通的层间连接导体，所述层间连接导体与所述第一导体图案形成为一体，并以比所述绝缘层与所述第二导电图案的接合界面要更陷入所述第二导电图案一侧的状态，来与所述第二导电图案相接合。
2.如权利要求1所述的布线基板，其特征在于，
所述绝缘层由多层构成，所述第二导电图案形成于由多层构成的所述绝缘层的最上层的表面。
3.如权利要求1或2所述的布线基板，其特征在于，
所述层间连接导体和所述第二导电图案的至少一部分经由导电性粘接剂而导通。
4.如权利要求2或3所述的布线基板，其特征在于，
所述第一导电图案具有与所述绝缘层侧形成为一体的连接盘，所述布线基板还包括安装于所述连接盘并配置于所述绝缘层内的电子元器件。
5.如权利要求1至4的任一项所述的布线基板，其特征在于，
所述层间连接导体陷入所述第二导电图案，其最深部分为10μm以上。
6.如权利要求1至5的任一项所述的布线基板，其特征在于，
在所述层间连接导体与所述第二导电图案的接合界面的至少一部分上形成有有机皮膜。
7.如权利要求1至6的任一项所述的布线基板，其特征在于，
至少对所述层间连接导体进行表面处理。
CN2012800146939A 2011-03-24 2012-03-21 布线基板 Pending CN103460819A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-065226 2011-03-24
JP2011065226 2011-03-24
PCT/JP2012/057120 WO2012128269A1 (ja) 2011-03-24 2012-03-21 配線基板

Publications (1)

Publication Number Publication Date
CN103460819A true CN103460819A (zh) 2013-12-18

Family

ID=46879414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800146939A Pending CN103460819A (zh) 2011-03-24 2012-03-21 布线基板

Country Status (5)

Country Link
US (1) US20140009899A1 (zh)
EP (1) EP2690941A4 (zh)
JP (1) JP5772949B2 (zh)
CN (1) CN103460819A (zh)
WO (1) WO2012128269A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097758A (zh) * 2014-05-05 2015-11-25 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
CN109287062A (zh) * 2017-07-21 2019-01-29 日本特殊陶业株式会社 布线基板、平面变压器、以及布线基板的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216599A (ja) * 2013-04-30 2014-11-17 株式会社村田製作所 配線基板およびその製造方法
WO2014188964A1 (ja) * 2013-05-22 2014-11-27 株式会社村田製作所 部品内蔵配線基板および部品内蔵配線基板の製造方法
WO2016114400A1 (ja) * 2015-01-15 2016-07-21 コニカミノルタ株式会社 配線積層構造体及び配線積層構造体の形成方法
JP7299009B2 (ja) * 2018-10-18 2023-06-27 新光電気工業株式会社 多層基板、電子部品及び多層基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219837A (zh) * 1997-11-25 1999-06-16 松下电器产业株式会社 内装电路器件组件及其制造方法
CN1440232A (zh) * 2002-02-18 2003-09-03 能洲株式会社 布线膜间连接件及其制造方法以及多层布线基板制造方法
US20060141762A1 (en) * 2004-12-27 2006-06-29 Khandekar Viren V Interlocking via for package via integrity

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0271590A (ja) * 1988-09-06 1990-03-12 Mitsubishi Electric Corp ハイブリッドｉｃ用基板
JP3348004B2 (ja) * 1998-01-29 2002-11-20 山一電機株式会社 多層配線基板およびその製造方法
JP2000091746A (ja) * 1998-09-07 2000-03-31 Toshiba Corp 配線基板の製造方法、および配線基板
JP2001007533A (ja) * 1999-06-21 2001-01-12 Mitsubishi Gas Chem Co Inc 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JP2001111189A (ja) * 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
JP2002124762A (ja) * 2000-10-16 2002-04-26 Toshiba Chem Corp 多層プリント配線板の製造方法
JP3769587B2 (ja) * 2000-11-01 2006-04-26 株式会社ノース 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置
JP2002151820A (ja) * 2000-11-07 2002-05-24 Toshiba Chem Corp プリント配線板およびプリント配線板の製造方法
JP2003008225A (ja) 2001-06-26 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
JP3946114B2 (ja) * 2002-09-13 2007-07-18 日本メクトロン株式会社 多層回路配線基板の製造方法
JP4185755B2 (ja) * 2002-10-31 2008-11-26 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線基板及びその製造方法
JP2008244029A (ja) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd 部品内蔵配線基板、配線基板内蔵用部品
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP2009158867A (ja) * 2007-12-27 2009-07-16 Seiko Epson Corp 積層基板、半導体装置および電子機器
JP2008153682A (ja) * 2008-01-24 2008-07-03 Tadatomo Suga 電子部品実装装置とその製造方法
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219837A (zh) * 1997-11-25 1999-06-16 松下电器产业株式会社 内装电路器件组件及其制造方法
CN1440232A (zh) * 2002-02-18 2003-09-03 能洲株式会社 布线膜间连接件及其制造方法以及多层布线基板制造方法
US20060141762A1 (en) * 2004-12-27 2006-06-29 Khandekar Viren V Interlocking via for package via integrity

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097758A (zh) * 2014-05-05 2015-11-25 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
US10879159B2 (en) 2014-05-05 2020-12-29 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor package thereof and process of making same
CN109287062A (zh) * 2017-07-21 2019-01-29 日本特殊陶业株式会社 布线基板、平面变压器、以及布线基板的制造方法

Also Published As

Publication number Publication date
EP2690941A1 (en) 2014-01-29
US20140009899A1 (en) 2014-01-09
JP5772949B2 (ja) 2015-09-02
JPWO2012128269A1 (ja) 2014-07-24
WO2012128269A1 (ja) 2012-09-27
EP2690941A4 (en) 2014-09-03

Similar Documents

Publication Publication Date Title
US9331011B2 (en) Electronic component built-in substrate and method of manufacturing the same
CN103460819A (zh) 布线基板
US9536781B2 (en) Method of making integrated circuit
JP6749475B2 (ja) プリント回路基板、及びプリント回路基板を作製する方法
JPWO2005078796A1 (ja) 電子部品及びその製造方法
CN103906370B (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
JPWO2014125973A1 (ja) 部品内蔵樹脂多層基板
CN101331605A (zh) 电子部件内置模块和其制造方法
US6660942B2 (en) Semiconductor device with an exposed external-connection terminal
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2009111331A (ja) 印刷回路基板及びその製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP2012089568A (ja) 有機多層基板及びその製造方法
JP2014216599A (ja) 配線基板およびその製造方法
KR20140073758A (ko) 인쇄회로기판
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102054966B1 (ko) 인쇄회로기판 제조 방법
JP5836751B2 (ja) 薄膜配線基板
JP2006049536A (ja) 多層回路基板
US20140118977A1 (en) Wiring board
JP2004111769A (ja) 電子部品搭載用基板
CN113170569B (zh) 具有散热结构的电路板及其制作方法
EP3996473A1 (en) Component carrier with electronic components and thermally conductive blocks on both sides
CN116133284A (zh) 具有内埋件的线路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131218