JPWO2016114400A1 - 配線積層構造体及び配線積層構造体の形成方法 - Google Patents
配線積層構造体及び配線積層構造体の形成方法 Download PDFInfo
- Publication number
- JPWO2016114400A1 JPWO2016114400A1 JP2016569531A JP2016569531A JPWO2016114400A1 JP WO2016114400 A1 JPWO2016114400 A1 JP WO2016114400A1 JP 2016569531 A JP2016569531 A JP 2016569531A JP 2016569531 A JP2016569531 A JP 2016569531A JP WO2016114400 A1 JPWO2016114400 A1 JP WO2016114400A1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- conductive ink
- insulating layer
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本発明は、絶縁層を挟んで積層された上下電極間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる配線積層構造体及び配線積層構造体の形成方法を提供することを目的とし、その目的は下部電極3と、該下部電極3上に設けられた絶縁層4と、該絶縁層4上に設けられた上部電極5とを備え、絶縁層4にコンタクトホール41が設けられると共に、該コンタクトホール41内に下部電極3と上部電極5との導通を得るためのポスト電極6が設けられ、ポスト電極6と上部電極5との間に、導電性インクによって形成された導電層7を介在させたことによって解決される。
Description
本発明は、配線積層構造体及び配線積層構造体の形成方法に関し、より詳しくは、絶縁層を挟んで積層された上下電極間をポスト電極により電気的に接続する配線積層構造体及び配線積層構造体に関する。
電極が絶縁層を挟んで積層される構造において、上下電極の接続を必要とされる場合、絶縁層にコンタクトホールを形成し、該コンタクトホールにビア電極を形成することで上下電極の電気的な接続がなされる。
一般的なフォトリソプロセスにおいては、下部電極上に設けられた絶縁層にスルーホールを形成した後に、めっき等の手法によりビア電極及び上部電極を形成することで層間接続が達成される。
本発明者は、エレクトロニクスデバイスを作製する手法として、印刷又は塗布により直接的に作製する方法(プリンテッドエレクトロニクスともいう)を検討している。
エレクトロニクスデバイスとして薄膜トランジスタを例に挙げれば、電極材料、絶縁材料、半導体材料などを、それぞれ印刷又は塗布による工程(以下、ウェット工程という場合がある)で形成することが試みられている。
しかし、エレクトロニクスデバイスを作製する手法として、上記のようなウェット工程を含む場合、特に全層をウェット工程にて形成する場合などにおいて、上述した層間接続を高い信頼性で達成する技術が十分に確立されているとは言い難い。
特許文献1には、ビア電極となる導体パターン層を形成した後に、絶縁層である光硬化セラミック層を形成することが提案されている。
しかるに、特許文献1の技術では、ビア電極上に上部電極を積層する場合に、これらビア電極と上部電極との間の電気的な接続が不安定になりやすいため、信頼性のある導通を得る観点で更なる改善の余地が見出される。
そこで本発明の課題は、絶縁層を挟んで積層された上下電極間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる配線積層構造体及び配線積層構造体の形成方法を提供することにある。
また本発明の他の課題は、以下の記載によって明らかとなる。
上記課題は、以下の各発明によって解決される。
1.
下部電極と、該下部電極上に設けられた絶縁層と、該絶縁層上に設けられた上部電極とを備え、
前記絶縁層にコンタクトホールが設けられると共に、該コンタクトホール内に前記下部電極と前記上部電極との導通を得るためのポスト電極が設けられ、
前記ポスト電極と前記上部電極との間に、導電性インクによって形成された導電層を介在させた配線積層構造体。
2.
前記導電層と前記上部電極が同時に焼成されたものである前記1記載の配線積層構造体。
3.
前記下部電極は、基材に支持されている前記1又は2記載の配線積層構造体。
4.
前記基材は、フィルムである前記3記載の配線積層構造体。
5.
下部電極上にポスト電極を形成する工程と、
前記下部電極上に、前記ポスト電極の少なくとも一部を露出させるように絶縁層を形成する工程と、
前記ポスト電極と接触するように、導電層を形成するための導電性インクを付与する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
を有する配線積層構造体の形成方法。
6.
下部電極上にポスト電極を形成する工程と、
前記ポスト電極と接触するように、導電層を形成するための導電性インクを付与する工程と、
前記下部電極上に、前記導電性インクの少なくとも一部を露出させるように絶縁層を形成する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
を有する配線積層構造体の形成方法。
7.
下部電極上にポスト電極を形成する工程と、
前記下部電極上に、前記ポスト電極の少なくとも一部を露出させるように絶縁層を形成する工程と、
前記絶縁層上に、前記ポスト電極を露出させる開口を有する上部電極を形成する工程と、
前記上部電極の前記開口を介して、該上部電極と前記ポスト電極とに接触するように、導電層を形成するための導電性インクを付与する工程と、
を有する配線積層構造体の形成方法。
8.
前記上部電極は、あらかじめ開口を有する形状にパターニングされた電極膜を転写することにより形成される前記7記載の配線積層構造体の形成方法。
9.
前記ポスト電極は、スクリーン印刷、グラビア印刷、フレキソ印刷、インクジェット印刷の何れかにより形成される前記5〜8の何れかに記載の配線積層構造体の形成方法。
10.
前記導電性インクは、インクジェット印刷により付与される前記5〜9の何れかに記載の配線積層構造体の形成方法。
11.
前記上部電極は、転写印刷により形成される前記5〜10の何れかに記載の配線積層構造体の形成方法。
12.
前記導電性インクは、前記上部電極を形成した後に焼成される前記5〜11の何れかに記載の配線積層構造体の形成方法。
13.
前記下部電極は、基材に支持されている前記5〜12の何れかに記載の配線積層構造体の形成方法。
14.
前記基材は、フィルムである前記13記載の配線積層構造体の形成方法。
15.
下部電極上に、ポスト電極を形成するための導電性インクを付与する工程と、
前記導電性インクの一部を乾燥させることにより、少なくとも表面の一部に前記導電性インクが残留するポスト電極前駆体を形成する工程と、
前記下部電極上に、前記導電性インクの少なくとも一部を露出させるように絶縁層を形成する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
前記上部電極を形成した後に前記導電性インクを焼成することにより、前記ポスト電極前駆体をポスト電極にする工程と、
を有する配線積層構造体の形成方法。
16.
前記ポスト電極を形成するための導電性インクは、インクジェット印刷により付与されることを特徴とする前記15記載の配線積層構造体の形成方法。
下部電極と、該下部電極上に設けられた絶縁層と、該絶縁層上に設けられた上部電極とを備え、
前記絶縁層にコンタクトホールが設けられると共に、該コンタクトホール内に前記下部電極と前記上部電極との導通を得るためのポスト電極が設けられ、
前記ポスト電極と前記上部電極との間に、導電性インクによって形成された導電層を介在させた配線積層構造体。
2.
前記導電層と前記上部電極が同時に焼成されたものである前記1記載の配線積層構造体。
3.
前記下部電極は、基材に支持されている前記1又は2記載の配線積層構造体。
4.
前記基材は、フィルムである前記3記載の配線積層構造体。
5.
下部電極上にポスト電極を形成する工程と、
前記下部電極上に、前記ポスト電極の少なくとも一部を露出させるように絶縁層を形成する工程と、
前記ポスト電極と接触するように、導電層を形成するための導電性インクを付与する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
を有する配線積層構造体の形成方法。
6.
下部電極上にポスト電極を形成する工程と、
前記ポスト電極と接触するように、導電層を形成するための導電性インクを付与する工程と、
前記下部電極上に、前記導電性インクの少なくとも一部を露出させるように絶縁層を形成する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
を有する配線積層構造体の形成方法。
7.
下部電極上にポスト電極を形成する工程と、
前記下部電極上に、前記ポスト電極の少なくとも一部を露出させるように絶縁層を形成する工程と、
前記絶縁層上に、前記ポスト電極を露出させる開口を有する上部電極を形成する工程と、
前記上部電極の前記開口を介して、該上部電極と前記ポスト電極とに接触するように、導電層を形成するための導電性インクを付与する工程と、
を有する配線積層構造体の形成方法。
8.
前記上部電極は、あらかじめ開口を有する形状にパターニングされた電極膜を転写することにより形成される前記7記載の配線積層構造体の形成方法。
9.
前記ポスト電極は、スクリーン印刷、グラビア印刷、フレキソ印刷、インクジェット印刷の何れかにより形成される前記5〜8の何れかに記載の配線積層構造体の形成方法。
10.
前記導電性インクは、インクジェット印刷により付与される前記5〜9の何れかに記載の配線積層構造体の形成方法。
11.
前記上部電極は、転写印刷により形成される前記5〜10の何れかに記載の配線積層構造体の形成方法。
12.
前記導電性インクは、前記上部電極を形成した後に焼成される前記5〜11の何れかに記載の配線積層構造体の形成方法。
13.
前記下部電極は、基材に支持されている前記5〜12の何れかに記載の配線積層構造体の形成方法。
14.
前記基材は、フィルムである前記13記載の配線積層構造体の形成方法。
15.
下部電極上に、ポスト電極を形成するための導電性インクを付与する工程と、
前記導電性インクの一部を乾燥させることにより、少なくとも表面の一部に前記導電性インクが残留するポスト電極前駆体を形成する工程と、
前記下部電極上に、前記導電性インクの少なくとも一部を露出させるように絶縁層を形成する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
前記上部電極を形成した後に前記導電性インクを焼成することにより、前記ポスト電極前駆体をポスト電極にする工程と、
を有する配線積層構造体の形成方法。
16.
前記ポスト電極を形成するための導電性インクは、インクジェット印刷により付与されることを特徴とする前記15記載の配線積層構造体の形成方法。
本発明によれば、絶縁層を挟んで積層された上下電極間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる配線積層構造体及び配線積層構造体の形成方法を提供することができる。
以下に、図面を参照して本発明を実施するための形態について説明する。
図1は、配線積層構造体の一例を概念的に説明する断面図である。
図1において、1は配線積層構造体であり、基材2と、該基材2上に設けられた下部電極3と、該下部電極3上に設けられた絶縁層4と、該絶縁層4上に設けられた上部電極5とを備えている。即ち、下部電極3と上部電極5とが、絶縁層4を介して積層された構造である。
絶縁層4には、該絶縁層4を貫通するコンタクトホール41が設けられている。コンタクトホール41内には、下部電極3と上部電極5との導通を得るためのポスト電極6が設けられている。なお、コンタクトホール41内は、図示の例のように、ポスト電極6により塞がれていてもよい。
そして、ポスト電極6と上部電極5との間には、導電性インクによって形成された導電層7を介在させている。
これにより、下部電極3と上部電極5との間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる効果が奏される。
図2は、図1に示した配線積層構造体の形成方法の一例を概念的に説明する断面図である。
図2(a)に示すように、基材2上に下部電極3を形成する。
下部電極3は、例えば、導電材料を含有するインクを塗布又は印刷することにより形成することができる。
導電材料としては、例えば、Ag、Au、Pt、Pd、Cr、Se、Ni等の金属、ITO、ZnO等の酸化物導電材料、導電性高分子等が挙げられる。インクは、かかる導電材料を、有機溶媒及び又は水に溶解あるいは分散した状態で含有することができる。好ましいインクの例としては、PEDOT−PSSを水やイソプロピルアルコール(略称IPA)に含有させたインク、Ag粒子を水のほかに、エタノール、IPAなどの極性溶媒に含有させた水系Agナノインク、Ag粒子をテトラデカンなどの炭化水素系溶剤に含有させた溶剤系Agナノインクなどを挙げることができる。
塗布形成する方法としては、例えば、ディッピング、スピンコート、ナイフコート、バーコート、ブレードコート、スクイズコート、リバースロールコート、グラビアロールコート、カーテンコート、スプレーコート、ダイコート等の自体公知の塗布方法を用いることができる。
また、印刷形成する方法としては、例えば、スクリーン印刷、オフセット印刷、フレキソ印刷、グラビア印刷、インクジェット印刷等の自体公知の印刷方法を用いることができる。中でも、オフセット印刷方法が好ましい。オフセット印刷方法としては、格別限定されないが、マイクロコンタクト印刷法、反転印刷法などは塗膜の平坦性が良好で高解像度の印刷にも対応できることから、エレクトロニクスデバイスにおける下部電極3の印刷方法として好適である。
また、下部電極3は、フォトリソ等によっても形成することができる。
下部電極3を形成した後、焼成を行うことも好ましいことである。
次いで、図2(b)に示すように、下部電極3上にポスト電極6を形成する。
ポスト電極6は、例えば、下部電極3について説明した方法を用いて形成することができる。
ポスト電極6に所望の形成高さを付与しやすい等の観点では、スクリーン印刷、グラビア印刷、フレキソ印刷、インクジェット印刷などの印刷法や、フォトリソ等を好ましく挙げることができる。
また、ポスト電極6の径を小さくする要求にも好適に対応する等の観点では、特にインクジェット印刷、グラビア印刷、フォトリソ等が好適である。
グラビア印刷を用いる場合には、特にグラビアオフセット印刷が好適である。グラビアオフセット印刷とは、グラビア版(凹版)に供給されたインクを、回転しているゴムロールに転移させた後に、該ゴムロールから対象物(ワーク)に付着させる方法のことである。
また、フォトリソを用いる場合には、例えば、ワーク上に金属層(例えば銅層)を形成し、これをパターニングすることでポスト電極6を形成することができる。
ポスト電極6を形成した後、焼成を行うことも好ましいことである。
次いで、図2(c)に示すように、下部電極3上に絶縁層4を形成する。絶縁層4は、ポスト電極6を完全に被覆しないように形成される。即ち、絶縁層4は、ポスト電極6の少なくとも一部が露出するように形成される。図示のように、絶縁層4を、ポスト電極6の上部が露出するように形成することは特に好ましいことである。
絶縁層4は、例えば、絶縁材料を含有するインクを塗布又は印刷することにより形成することができる。塗布又は印刷の具体的な方法としては、例えば、下部電極3について説明した方法を用いることができる。
また、特に好ましい絶縁層の形成方法として、ロールにインクを塗布して塗布面を形成した後、該ロールの該塗布面に対して凸版を押圧して該凸版の凸部分にインクを転写して該塗布面から部分的にインクを除去し、次いで、該塗布面に残ったインクをワークに転写する方法などを挙げることができる。
絶縁材料としては、例えば、SiO2、SiN等の無機材料、ポリビニルフェノール樹脂、ポリビニルアルコール樹脂、ポリイミド樹脂、ノボラック樹脂等の有機材料を用いることができる。インクは、かかる絶縁材料を、有機溶媒及び又は水に溶解あるいは分散した状態で含有することができる。また、インクには、更に硬化剤や架橋助剤などを適宜含有させることができる。好ましいインクの例としては、ポリビニルフェノール樹脂、エポキシ樹脂及び架橋助剤を、該ポリビニルフェノール樹脂を溶解可能な有機溶剤に含有させたインクなどを挙げることができる。
また、絶縁層4は、例えば、スパッタ法、蒸着、CVD法等によっても形成することができる。
更に、絶縁層4は、絶縁材料を複数用いて形成された積層構造を有してもよい。
絶縁層4を形成した後、焼成を行うことも好ましいことである。
次いで、図2(d)に示すように、ポスト電極6と接触するように、導電性インクからなる導電性インク層8を付与する。導電性インク層8は、乾燥により、あるいは乾燥と焼成により、導電層7を形成する層である。
導電性インクとしては、下部電極3の形成方法について説明した導電材料を含有するインクを用いることができる。
導電性インク層8の形成に用いられる導電性インクは、インクであるが故の流動性により、ポスト電極6の表面に良好に接触することができる。そのため、導電性インク層8から形成される導電層7は、ポスト電極6との接触が良好であり、電気接続の安定性を向上することができる。
導電性インクに好適な流動性を付与する観点で、該導電性インクの粘度は、0.5mPa・s〜1000mPa・sの範囲であることが好ましい。ここでいう粘度は、25℃において測定される値である。
導電性インクの付与による導電性インク層8の形成方法としては、例えば、下部電極3について説明した方法を用いることができるが、特に印刷法を用いるのが好ましく、中でもインクジェット印刷が好適である。インクジェット印刷を用いる場合、インクの粘度は、1mPa・s〜20mPa・sの範囲であることが好ましい。ここでいう粘度は、当該インクを吐出する時の温度で測定されたものである。
導電性インク層8を形成した後、焼成を行うことも可能であるが、好ましくは、未だ焼成を行わずに、下記の上部電極5を形成することである。即ち、導電性インク層8と上部電極5を同時に焼成することは特に好ましいことである。
次いで、図2(e)に示すように、絶縁層4上に上部電極5を形成する。上部電極5は、導電性インク層8と接触するように形成される。
上部電極5は、例えば、下部電極3について説明した方法を用いて形成することができるが、特に好ましいのは、転写印刷により形成されることである。
転写印刷とは、あらかじめ形成された電極膜をワークに転写して印刷する方法であり、例えば、オフセット印刷、フレキソ印刷、グラビア印刷などが挙げられる。転写印刷では、ワークに転写される電極膜として、あらかじめ乾燥を進行させた電極膜が好適に用いられる。乾燥を進行させることにより流動性を小さくし、印刷精度を向上できるからである。乾燥を進行させる場合、具体的には、例えば半乾燥もしくは全乾燥させることができる。従来の方法では、流動性を小さくした電極膜は、ポスト電極6との接触が点接触となり、導通の信頼性を欠く場合があったが、本発明によれば、このような電極膜であっても、導通の信頼性を確保できる。従って、転写印刷によって上部電極を形成することにより、印刷精度の向上と、導通の信頼性を両立できるようになる。
上部電極5を形成した後に、焼成を行うことが好ましく、これにより、図2(f)に示すように、導電性インクからなる導電性インク層8は、導電層7になる。導電性インク層8と共に上部電極5も同時に焼成されることにより、焼成後の導電層7と上部電極5との電気的接続を更に安定化できる。導電層7と上部電極5が同時に焼成されたものであることによって、導電層7と上部電極5との接合部に、導電層7を構成する導電材料と、上部電極5を構成する導電材料とが混ざり合った領域が形成される。これにより、上述したように、導電層7と上部電極5との電気的接続を更に安定化できる。
このようにして、図1に示した配線積層構造体1を形成することができる。
本発明によれば、インク成分由来の残渣による電極間抵抗値の上昇を防止することができる。即ち、インクには、粘度や表面張力などのインク物性を調整して印刷適性を得るために、フッ素系などの界面活性剤など種々の添加剤を配合することができる。また、特に導電材料を含有するインクでは、金属粒子の分散性を維持するために、分散剤などの有機物を配合することができる。従来の方法では、これらの配合成分は、焼成後に残渣となって電極間の抵抗値を上昇させる原因になり得るが、本発明では、導電層7の介在による電気接続の安定化が図られるため、残渣による影響を十分に低減して、電極間抵抗値の上昇を防止することができる。
また、本発明によれば、絶縁層4に由来する電極間抵抗値の上昇を防止することができる。即ち、ポスト電極6を形成した後に、絶縁層4を形成することは好ましいことであるが、従来の方法では、絶縁層4のパターニング精度不良や、絶縁層4の形成時に生じる残渣などによって、ポスト電極6表面の導通部分の面積が小さくなる、あるいはポスト電極6表面の抵抗値が高くなるなどして、接続不良に繋がりやすい。これに対して、本発明では、導電層7の介在による電気接続の安定化が図られるため、絶縁層4に由来する影響を十分に低減して、電極間抵抗値の上昇も防止することができる。
更に、従来の技術では、焼成後のポスト電極の表面が多孔状であり凹凸が多いことに起因して、上部電極との接触が点接触となり、接続不良を起こしやすい場合があったが、本発明によれば、このような場合においても、電気的な接続を安定に確保することができる。
また、従来の技術では、上下電極間に電圧を印加した際に、微弱な電圧領域では電流が流れ難い現象が観察される場合があるが、本発明によれば、微弱な電圧領域であっても電圧に比例した電流値が観察されるため、このような観点でも電気接続の信頼性を高めることができる。
以上の説明では、上部電極を形成する前に、導電層を形成するための導電性インクを付与する場合について示したが、これに限定されるものではない。
例えば、上部電極を形成した後に、導電層を形成するための導電性インクを付与することも好ましいことである。この場合、例えば、該導電性インクを付与する際に、あらかじめ上部電極にポスト電極を露出させる開口を設けておくことにより、該開口を介して導電性インクを付与することができる。
図3は、配線積層構造体の他の例を概念的に説明する断面図である。
図示の例では、配線積層構造体1の上部電極5に、開口51が設けられている。
配線積層構造体1は、上部電極5の開口51を介して付与された導電性インクにより形成された導電層7を備えている。
これにより、下部電極3と上部電極5との間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる効果が奏される。
図4は、図3に示した配線積層構造体の形成方法の一例を概念的に説明する断面図である。
図4(a)に示すように、基材2上に下部電極3を形成する。
次いで、図4(b)に示すように、下部電極3上にポスト電極6を形成する。
次いで、図4(c)に示すように、下部電極3上に絶縁層4を形成する。絶縁層4は、ポスト電極6を完全に被覆しないように形成される。即ち、絶縁層4は、ポスト電極6の少なくとも一部が露出するように形成される。
次いで、図4(d)に示すように、絶縁層4上に上部電極5を形成する。上部電極5には、ポスト電極6を露出させる開口51が設けられている。
このような開口51を有する上部電極5を形成する方法は、格別限定されないが、あらかじめ開口51を有する形状にパターニングされた電極膜を転写する方法が特に好適である。
この段階で、上部電極5を焼成することも可能であるが、好ましくは、未だ焼成を行わず、下記の導電性インク層8を形成することである。導電性インク層8と上部電極5を同時に焼成することは特に好ましいことである。
次いで、図4(e)に示すように、ポスト電極6と接触するように、導電性インクからなる導電性インク層8を付与する。導電性インクは、上部電極5の開口51を介して付与することができる。導電性インク層8は、上部電極5と接触するように形成される。
導電性インク層8を形成した後、焼成を行うことにより、図4(f)に示すように、導電性インクからなる導電性インク層8は、導電層7になる。
このようにして、図3に示した配線積層構造体1を形成することができる。
次に、導電層を形成するための導電性インクの付与に際してインクジェット法を用いる場合について、更に詳しく説明する。
図5は、配線積層構造体の更なる他の例を概念的に説明する断面図である。
図示の例では、図3の例と同様に、配線積層構造体1の上部電極5に、開口51が設けられている。図5の例における開口51は、図3の例における開口51よりも大きく形成されている。具体的には、図3の例における開口51が、ポスト電極6の径と同程度の開口面積を有しているのに対して、図5の例における開口51は、ポスト電極6の径よりも広い開口面積を有している。
配線積層構造体1は、上部電極5の開口51を介して付与された導電性インクにより形成された導電層7を備えている。この導電層7は、インクジェットヘッド法を用いて互いに異なる着弾位置に着弾された導電性インク滴の集合体により形成されている。
これにより、下部電極3と上部電極5との間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる効果が奏される。
図6は、図5に示した配線積層構造体の形成方法の一例を概念的に説明する断面図である。
図6(a)に示すように、基材2上に下部電極3を形成する。
次いで、図6(b)に示すように、下部電極3上にポスト電極6を形成する。
次いで、図6(c)に示すように、下部電極3上に絶縁層4を形成する。絶縁層4は、ポスト電極6を完全に被覆しないように形成される。即ち、絶縁層4は、ポスト電極6の少なくとも一部が露出するように形成される。
次いで、図6(d)に示すように、絶縁層4上に上部電極5を形成する。上部電極5には、ポスト電極6を露出させる開口51が設けられている。開口51は、ポスト電極6の径よりも広い開口面積を有している。開口51が広い開口面積を有していることにより、ポスト電極6を該開口51からより確実に露出させることができる。例えば、上部電極5の形成時に、上部電極5の開口51とポスト電極6との位置に多少のずれが生じたとしても、ポスト電極6を該開口51から露出させることができる。
この段階で、上部電極5を焼成することも可能であるが、好ましくは、未だ焼成を行わず、下記の導電性インク層8を形成することである。導電性インク層8と上部電極5を同時に焼成することは特に好ましいことである。
次いで、図6(e)に示すように、ポスト電極6と接触するように、導電性インクからなる導電性インク層8を付与する。導電性インクは、上部電極5の開口51を介して付与することができる。導電性インク層8は、インクジェットヘッド法を用いて互いに異なる着弾位置に着弾された導電性インク滴の集合体により形成されている。導電性インク層8は、上部電極5と接触するように形成される。
導電性インク層8を形成した後、焼成を行うことにより、図6(f)に示すように、導電性インクからなる導電性インク層8は、導電層7になる。
このようにして、図5に示した配線積層構造体1を形成することができる。
以上の説明では、絶縁層4のコンタクトホール41が、ポスト電極6により塞がれている場合、即ち、絶縁層4のコンタクトホール41内の全体にポスト電極6が形成されている場合について示したが、これに限定されるものではない。
例えば、図7に示すように、絶縁層4のコンタクトホール41内の一部にポスト電極6が形成されていることも好ましいことである。この場合、図7に示すように、絶縁層4のコンタクトホール41内のうち、ポスト電極6が形成されている領域以外の領域に、導電層7が入り込んでいることも好ましいことである。
これにより、下部電極3と上部電極5との間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる効果が奏される。
図8は、図7に示した配線積層構造体の形成方法の一例を概念的に説明する断面図である。
図8(a)に示すように、基材2上に下部電極3を形成する。
次いで、図8(b)に示すように、下部電極3上にポスト電極6を形成する。
次いで、図8(c)に示すように、下部電極3上に絶縁層4を形成する。絶縁層4は、該絶縁層4のコンタクトホール41内の一部にポスト電極6が形成されるように、ポスト電極6よりも大径のコンタクトホール41を有している。
次いで、図8(d)に示すように、絶縁層4上に上部電極5を形成する。上部電極5には、ポスト電極6を露出させる開口51が設けられている。
この段階で、上部電極5を焼成することも可能であるが、好ましくは、未だ焼成を行わず、下記の導電性インク層8を形成することである。導電性インク層8と上部電極5を同時に焼成することは特に好ましいことである。
次いで、図8(e)に示すように、ポスト電極6と接触するように、導電性インクからなる導電性インク層8を付与する。導電性インクは、上部電極5の開口51を介して付与することができる。導電性インクは、絶縁層4のコンタクトホール41内のうち、ポスト電極6が形成されている領域以外の領域に入り込んで、導電性インク層8を形成している。また、導電性インク層8は、上部電極5と接触するように形成されている。
導電性インク層8を形成した後、焼成を行うことにより、図8(f)に示すように、導電性インクからなる導電性インク層8は、導電層7になる。
このようにして、図7に示した配線積層構造体1を形成することができる。
以上の説明では、絶縁層を形成する工程の後に、ポスト電極と接触するように導電性インクを付与する工程を設ける場合について主に説明したが、これに限定されるものではない。配線積層構造体の形成方法の他の態様として、ポスト電極と接触するように導電性インクを付与する工程の後に、絶縁層を形成する工程を設けてもよい。
かかる配線積層構造体の形成方法の他の態様について、図9を参照して詳しく説明する。
図9は、配線積層構造体の形成方法の他の態様を概念的に説明する断面図である。
本態様においても、まず、図9(a)に示すように、基材2上に下部電極3を形成する。
次いで、図9(b)に示すように、下部電極3上にポスト電極6を形成する。ポスト電極6を形成した後、焼成を行うことも好ましいことである。
次いで、図9(c)に示すように、ポスト電極6と接触するように、導電性インクからなる導電性インク層8を付与する。導電性インク層8は、乾燥により、あるいは乾燥と焼成により、導電層7を形成する層である。
本態様では、絶縁層4の形成より前に導電性インクを付与するため、好適に露出された状態のポスト電極6に対して、より確実に導電性インクを付与することができる。また、ポスト電極6の表面の広範囲に接触するように導電性インク層8を形成することが容易であり、電気的な接続を更に安定化できる効果が得られる。
次いで、図9(d)に示すように、下部電極3上に絶縁層4を形成する。絶縁層4は、導電性インクからなる導電性インク層8を完全に被覆しないように形成される。即ち、絶縁層4は、導電性インク層8を構成している導電性インクの少なくとも一部が露出するように形成される。図示のように、絶縁層4を、ポスト電極6の上部を被覆する導電性インク層8が露出するように形成することは特に好ましいことである。
次いで、図9(e)に示すように、絶縁層4上に上部電極5を形成する。上部電極5は、導電性インク層8と接触するように形成される。
上部電極5を形成した後に、焼成を行うことが好ましく、これにより、図9(f)に示すように、導電性インクからなる導電性インク層8は、導電層7になる。導電性インク層8と共に上部電極5も同時に焼成されることにより、焼成後の導電層7と上部電極5との電気的接続を更に安定化できる。
このようにして、配線積層構造体1を形成することができる。
以上に説明した態様において、導電性インクの代わりに、導電材料を含有しない液体を、ポスト電極6と接触するように付与してもよい。導電材料を含有しない液体としては、例えば水や有機溶剤等を挙げることができる。この場合、導電材料を含有しない液体によって、ポスト電極6の表面の少なくとも一部を構成する導電材料を溶出又は分散させて、該液体と該導電材料とからなる導電性インクを、ポスト電極6の表面に生成することができる。これにより、図9(c)に示したものと同様の導電性インク層8を形成することができる。即ち、ポスト電極6の表面の少なくとも一部を湿潤させることによって、導電性インク層8を形成することができる。導電材料を含有しない液体は、印刷法等によって付与してもよいが、該液体の蒸気下にポスト電極6を曝すことによって付与してもよい。
また、更なる他の態様として、ポスト電極を形成するために付与された導電性インクを乾燥、焼成する際の条件を調整することによって、ポスト電極を完全に焼き固めずに、ポスト電極前駆体を形成することも好ましい。かかるポスト電極前駆体を用いることによって、該ポスト電極前駆体の表層を、上述した導電性インク層として機能させることができる。
具体的には、まず、下部電極上に、ポスト電極を形成するための導電性インクを付与する。導電性インクを付与する方法としては、上述したスクリーン印刷、オフセット印刷、フレキソ印刷、グラビア印刷、インクジェット印刷等の自体公知の印刷方法を用いることができるが、特にインクジェット印刷が好適である。
次いで、前記導電性インクの一部を乾燥させることにより、少なくとも表面の一部に前記導電性インクが残留するポスト電極前駆体を形成する。ここで、「導電性インクの一部を乾燥させる」というのは、導電性インク由来のインク溶媒を完全に乾燥させないことを意味し、上述したように、導電性インクを乾燥、焼成する際の条件を調整することによって達成できる。また、「少なくとも表面の一部に前記導電性インクが残留する」というのは、少なくとも表面の一部に前記導電性インク由来のインク溶媒が残留することを意味する。インク溶媒が残留している部分によって、導電性インク層が形成される。
次いで、前記下部電極上に、前記ポスト電極前駆体の表面の前記導電性インク(導電性インク層)の少なくとも一部を露出させるように絶縁層を形成する。
次いで、前記ポスト電極前駆体の表面の前記導電性インク(導電性インク層)と接触するように、前記絶縁層上に上部電極を形成する。
前記上部電極を形成した後に前記導電性インクを焼成することにより、前記ポスト電極前駆体をポスト電極にすることができる。そして、ポスト電極前駆体の表面に残留していた導電性インクと共に上部電極も同時に焼成されることにより、焼成後のポスト電極と上部電極との電気的接続を更に安定化できる。
上記のようにポスト電極前駆体を用いることによって、配線積層構造体を製造するための工程を短縮できる。更に、ポスト電極と導電性インク層との間に界面が生じ難いため、電気的な接続を更に安定化できる効果が得られる。
基材2は、格別限定されず、絶縁性を有するものを好ましく適用でき、目的に応じて適宜公知の材料を用いることができる。例えば、ガラス基材、セラミックス基材、金属基材(例えば金属薄膜基材)のような比較的硬質、高耐熱な基材の他、紙フェノール基材、紙エポキシ基材、ナノセルロースファイバー紙、ガラスコンポジット基材、ガラスエポキシ基材のような2種の混合物からなる基材でもよく、また、樹脂基材であってもよい。樹脂基材の樹脂としては、ポリイミド、ポリアミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン等が挙げられる。基材2は単層構成でも多層構成でもよく、絶縁コートされた導電性材料等を用いることもできる。
特に本発明の効果を顕著に奏する観点で、基材2はフィルム等のような可撓性を有する基材(フレキシブル基材ともいう)であることが好ましい。基材2の可撓性に基づく変形が生じても、下部電極3と上部電極5との間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる効果が奏されるからである。従来の技術では、ポスト電極や上部電極の表面にインク成分に由来する樹脂被膜が形成されている等の場合は、基材の可撓性に基づく変形が生じたときに抵抗値が上昇しやすいが、本発明では、このような場合においても、信頼性のある導通を保持することができる。
なお、下部電極が十分な強度を有しているような場合などには、基材の使用は適宜省略してもよい。
本発明の配線積層構造体の用途は、格別限定されず、絶縁層を介して積層された下部電極と上部電極とを、絶縁層に設けられたコンタクトホールを介して接続する際に好適に用いることができる。特に好ましい用途としては、例えば、フレキシブルプリント基板、プリント回路板(単にプリント基板ともいう)、薄膜トランジスタ、集積回路等が挙げられる。
図10は、配線積層構造体を備えた薄膜トランジスタの一例を概念的に説明する断面図である。
図10に示す薄膜トランジスタは、基材2上にゲート電極9を備え、ゲート電極9上に絶縁層10を備え、更に絶縁層10上にソース電極11及びドレイン電極である下部電極3を備えている。即ち、ここでは、ドレイン電極が下部電極3に対応する。12は、ソース電極11及びドレイン電極(下部電極3)間に形成された半導体層である。
そして、ドレイン電極(下部電極3)上に絶縁層4を備え、該絶縁層4上に上部電極5を備えている。
絶縁層4のコンタクトホール41内には、ドレイン電極(下部電極3)と上部電極5との導通を得るためのポスト電極6が設けられている。
そして、ポスト電極6と上部電極5との間には、導電性インクによって形成された導電層7を介在させている。
これにより、ドレイン電極(下部電極3)と上部電極5との間の電気的な層間接続を確実なものとし、信頼性のある導通が得られる効果が奏される。
以上の説明において、一つの態様について説明された構成は、他の態様に適宜適用することができる。
1:配線積層構造体
2:基材
3:下部電極
4:絶縁層
41:コンタクトホール
5:上部電極
51:開口
6:ポスト電極
7:導電層
8:導電性インク層
2:基材
3:下部電極
4:絶縁層
41:コンタクトホール
5:上部電極
51:開口
6:ポスト電極
7:導電層
8:導電性インク層
Claims (16)
- 下部電極と、該下部電極上に設けられた絶縁層と、該絶縁層上に設けられた上部電極とを備え、
前記絶縁層にコンタクトホールが設けられると共に、該コンタクトホール内に前記下部電極と前記上部電極との導通を得るためのポスト電極が設けられ、
前記ポスト電極と前記上部電極との間に、導電性インクによって形成された導電層を介在させた配線積層構造体。 - 前記導電層と前記上部電極が同時に焼成されたものである請求項1記載の配線積層構造体。
- 前記下部電極は、基材に支持されている請求項1又は2記載の配線積層構造体。
- 前記基材は、フィルムである請求項3記載の配線積層構造体。
- 下部電極上にポスト電極を形成する工程と、
前記下部電極上に、前記ポスト電極の少なくとも一部を露出させるように絶縁層を形成する工程と、
前記ポスト電極と接触するように、導電層を形成するための導電性インクを付与する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
を有する配線積層構造体の形成方法。 - 下部電極上にポスト電極を形成する工程と、
前記ポスト電極と接触するように、導電層を形成するための導電性インクを付与する工程と、
前記下部電極上に、前記導電性インクの少なくとも一部を露出させるように絶縁層を形成する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
を有する配線積層構造体の形成方法。 - 下部電極上にポスト電極を形成する工程と、
前記下部電極上に、前記ポスト電極の少なくとも一部を露出させるように絶縁層を形成する工程と、
前記絶縁層上に、前記ポスト電極を露出させる開口を有する上部電極を形成する工程と、
前記上部電極の前記開口を介して、該上部電極と前記ポスト電極とに接触するように、導電層を形成するための導電性インクを付与する工程と、
を有する配線積層構造体の形成方法。 - 前記上部電極は、あらかじめ開口を有する形状にパターニングされた電極膜を転写することにより形成される請求項7記載の配線積層構造体の形成方法。
- 前記ポスト電極は、スクリーン印刷、グラビア印刷、フレキソ印刷、インクジェット印刷の何れかにより形成される請求項5〜8の何れかに記載の配線積層構造体の形成方法。
- 前記導電性インクは、インクジェット印刷により付与される請求項5〜9の何れかに記載の配線積層構造体の形成方法。
- 前記上部電極は、転写印刷により形成される請求項5〜10の何れかに記載の配線積層構造体の形成方法。
- 前記導電性インクは、前記上部電極を形成した後に焼成される請求項5〜11の何れかに記載の配線積層構造体の形成方法。
- 前記下部電極は、基材に支持されている請求項5〜12の何れかに記載の配線積層構造体の形成方法。
- 前記基材は、フィルムである請求項13記載の配線積層構造体の形成方法。
- 下部電極上に、ポスト電極を形成するための導電性インクを付与する工程と、
前記導電性インクの一部を乾燥させることにより、少なくとも表面の一部に前記導電性インクが残留するポスト電極前駆体を形成する工程と、
前記下部電極上に、前記導電性インクの少なくとも一部を露出させるように絶縁層を形成する工程と、
前記導電性インクと接触するように前記絶縁層上に上部電極を形成する工程と、
前記上部電極を形成した後に前記導電性インクを焼成することにより、前記ポスト電極前駆体をポスト電極にする工程と、
を有する配線積層構造体の形成方法。 - 前記ポスト電極を形成するための導電性インクは、インクジェット印刷により付与されることを特徴とする請求項15記載の配線積層構造体の形成方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015005887 | 2015-01-15 | ||
JP2015005887 | 2015-11-19 | ||
PCT/JP2016/051185 WO2016114400A1 (ja) | 2015-01-15 | 2016-01-15 | 配線積層構造体及び配線積層構造体の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2016114400A1 true JPWO2016114400A1 (ja) | 2017-10-26 |
Family
ID=56408939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016569531A Pending JPWO2016114400A1 (ja) | 2015-01-15 | 2016-01-15 | 配線積層構造体及び配線積層構造体の形成方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2016114400A1 (ja) |
WO (1) | WO2016114400A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7366025B2 (ja) * | 2018-07-31 | 2023-10-20 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100811034B1 (ko) * | 2007-04-30 | 2008-03-06 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판의 제조방법 |
CN103460819A (zh) * | 2011-03-24 | 2013-12-18 | 株式会社村田制作所 | 布线基板 |
WO2013031815A1 (ja) * | 2011-08-31 | 2013-03-07 | 株式会社フジクラ | 多層配線板の製造方法 |
JP5761404B2 (ja) * | 2014-03-03 | 2015-08-12 | 大日本印刷株式会社 | 電子部品内蔵配線基板の製造方法 |
-
2016
- 2016-01-15 JP JP2016569531A patent/JPWO2016114400A1/ja active Pending
- 2016-01-15 WO PCT/JP2016/051185 patent/WO2016114400A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2016114400A1 (ja) | 2016-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI334322B (en) | Multilayer wiring structure and method of manufacturing the same,flat panel display and method of manufacturing the same , printed board , ceranic substrate , element substrate , and flat panel display device | |
KR101184674B1 (ko) | 볼록판 반전 인쇄용 도전성 잉크 | |
US8596747B2 (en) | Modular printhead for OLED printing | |
US7535107B2 (en) | Tiled construction of layered materials | |
CN102334392B (zh) | 电子部件的制造方法及通过该方法制造的电子部件 | |
US8327534B2 (en) | Method of fabricating printed circuit board assembly | |
WO2007114342A1 (ja) | 電子部品の製造方法 | |
JP5352967B2 (ja) | 多層配線構造の製造方法及び多層配線構造 | |
WO2016114400A1 (ja) | 配線積層構造体及び配線積層構造体の形成方法 | |
JP4760844B2 (ja) | 電子部品の製造方法および該方法で製造された電子部品 | |
JP2006295116A (ja) | 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法 | |
JP2011054620A (ja) | 多層配線基板の製造方法 | |
JP5219612B2 (ja) | 半導体貫通電極形成方法 | |
Reinhold et al. | Inkjet printing of electrical vias | |
JP5101097B2 (ja) | 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ | |
JP2011014829A (ja) | パターン化膜およびその形成方法 | |
JP2019186251A (ja) | 薄膜コンデンサ及びそれを用いた半導体パワーモジュール | |
US9713268B2 (en) | Manufacturing method for electronic device | |
JP5846594B1 (ja) | 配線形成方法 | |
TW201719766A (zh) | 電子裝置的製造方法 | |
JP4939030B2 (ja) | 貫通孔を有する厚膜、及び貫通孔を有する厚膜の製造方法 | |
JP6620556B2 (ja) | 機能材料の積層方法及び機能材料積層体 | |
JP2017117881A (ja) | 積層体、その製造方法及び積層配線基板 | |
JP2011003805A (ja) | 配線基板の製造方法及び配線基板 | |
US20090108449A1 (en) | Microelectronic device |