TW201719766A - 電子裝置的製造方法 - Google Patents

電子裝置的製造方法 Download PDF

Info

Publication number
TW201719766A
TW201719766A TW105128349A TW105128349A TW201719766A TW 201719766 A TW201719766 A TW 201719766A TW 105128349 A TW105128349 A TW 105128349A TW 105128349 A TW105128349 A TW 105128349A TW 201719766 A TW201719766 A TW 201719766A
Authority
TW
Taiwan
Prior art keywords
layer
film
electrode
semiconductor
metal layer
Prior art date
Application number
TW105128349A
Other languages
English (en)
Inventor
高武正義
村田秀之
Original Assignee
迪愛生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 迪愛生股份有限公司 filed Critical 迪愛生股份有限公司
Publication of TW201719766A publication Critical patent/TW201719766A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種具有基底金屬層、和積層於前述基底金屬層的絕緣層之電子裝置的製造方法，其中，藉由使圖案化膜積層於前述基底金屬層的逆向平版印刷法形成前述絕緣層，該圖案化膜係圖案化成具有露出前述基底金屬層的一部分之開口部的形狀。

Description

電子裝置的製造方法
本發明係有關電子裝置的製造方法。
以往，使用矽半導體的薄膜電晶體(TFT)係廣泛地被利用，然而，近年來，取代矽半導體而改使用以有機半導體為代表的半導體溶液、即所謂的半導體印墨(semiconductor ink)之TFT(有機TFT)的研究及開發正如火如荼地進行中。由半導體印墨所形成的TFT，係可將半導體透過印刷、塗布形成，不用使用光微影步驟即可製造。此種有機TFT具有在使用輕量、堅固、可撓式、大畫面化等的習知矽半導體之TFT中難以實現的新附加價值，作為對電子裝置產業帶來意識改革的電子裝置，背負著諸多產業領域極大的期待。
例如，專利文獻1揭示了在基底層的表面形成堤壩層(絕緣層)，再由此堤壩層(bank layer)所包圍的區域塗布含半導體材料的印墨，藉由使此印墨乾燥而形成有機TFT之製造方法。又，專利文獻2揭示了為了提升有機半導體與電極的匹配(matching)，在電極的表面實施鍍敷處理而形成鍍敷層，進一步在鍍敷層的表面形成自組裝單分子膜(SAM膜)之有機TFT的製造方法。
先行技術文獻 專利文獻
專利文獻1 日本國專利第4605319號公報
專利文獻2 日本國專利第2013-534726號公報
近年，利用半導體印墨所形成之TFT的性能飛躍地提升，逐漸具有超越使用非晶矽之TFT的基本性能。然而，為了促進使用半導體印墨且藉由印刷‧塗布法所形成之TFT的普及，必須至少維持電氣特性與可靠性，並且將製造步驟更簡略化，進一步提升製造時的作業性和促進低價化。專利文獻1是在光微影步驟中形成堤壩層，製造步驟的簡單化不足。又，專利文獻2沒有關於堤壩層的記載，其未揭示及暗示用以將堤壩層的形成簡單化之見解。
此外，至此為止，雖說明了有機TFT之製造方法的簡單化之必要性，但在電子裝置的製造步驟中不限於有機TFT，步驟的簡單化也總是被要求。例如，用於連接元件與元件的通路(via)、或用於連接TFT與畫素電極的穿孔(through hole)等，一般是藉由在利用光微影步驟圖案化成具有貫通孔之絕緣層的上述貫通孔，形成金屬層來製作。相對於此，期望有可維持與使用光微影步驟的情況相同程度的精度，同時在不使用光微影步驟下形成通路和穿孔之方法。
本發明係有鑑於上述問題點而完成者，其目的在電子裝置的製造方法中，減少因光微影步驟所形成之絕緣膜的圖案化步驟，且以高水準維持絕緣膜的圖案化的精度。
本發明的第1態樣係具有基底金屬層、和積層於基底金屬層的絕緣層之電子裝置的製造方法，其中，利用使圖案化膜積層於基底金屬層之逆向平版印刷法來形成絕緣層，該圖案化膜係圖案化成具有露出基底金屬層的一部分之開口部的形狀。
本發明的第2態樣較佳為，在上述第1態樣之電子裝置的製造方法中，在藉由開口部所露出之基底金屬層的表面形成鍍敷層。
本發明的第3態樣較佳為，在上述第2態樣之電子裝置的製造方法中，在鍍敷層的表面形成自組裝單分子膜。
本發明的第4態樣較佳為，在上述第1~第3態樣之任一態樣的電子裝置的製造方法中，絕緣層具有撥液性。
本發明的第5態樣較佳為，在上述第4態樣之電子裝置的製造方法中，在絕緣層上塗布含有半導體材料的印墨。
本發明的第6態樣較佳為，在上述第1~第5態樣的任一態樣之電子裝置的製造方法中，在開口部形成半導體層，使覆蓋半導體層並具有氟系樹脂的保護層積層 於絕緣層而形成，使第2圖案化膜以覆蓋保護層的方式積層於絕緣層而形成第2絕緣層，該第2圖案化膜係圖案化成具有與絕緣層的開口部連通的連通開口部之形狀。
本發明的第7態樣較佳為，在上述第1~第6態樣的任一態樣之電子裝置的製造方法中，藉由使導電圖案化膜積層於基板上之逆向平版印刷，形成基底金屬層，該導電圖案化膜具有包含銀(Ag)及銅(Cu)的至少任一者之導電印墨。
根據上述本發明的態樣，藉由利用逆向平版印刷法使圖案化膜積層於基底金屬層，而在基底金屬層上形成絕緣層。在逆向平版印刷法中，將塗滿於橡皮布(blanket)表面的印墨(ink)在無流動性的半乾燥狀態下圖案化，將此圖案化膜以極低的印刷壓力轉印到基底金屬層上。若藉由這種逆向平版印刷法，由於印墨在無流動性的狀態下進行圖案化及對基體的轉印，所以表面平滑性優異，圖案邊緣清晰且可進行與利用光微影步驟之蝕刻圖案同等微細的圖案化。再者，可將無流動性的圖案化膜以極低的印刷壓力在無視橡皮布的變形的狀態下轉印到基體，所以圖案不會變形且可提高圖案化膜對基底金屬層之對準精度。因此，根據本發明，不用進行光微影步驟，可以與使用光微影步驟的情況相同程度的精度形成絕緣層。因此，根據本發明，在電子裝置的製造方法中，可減少採用光微影步驟所進行之絕緣膜的圖案化步驟，且可以高水準維持絕緣膜的圖案化的精度。
1、1A~1F‧‧‧驅動電路基板(電子裝置)
2‧‧‧PEN膜
3‧‧‧閘極電極
4‧‧‧閘極絕緣膜
5‧‧‧源極電極
5a‧‧‧基部金屬層(基底金屬層)
5b‧‧‧鍍敷層
6‧‧‧汲極電極
6a‧‧‧基部金屬層(基底金屬層)
6b‧‧‧鍍敷層
7‧‧‧堤壩層(絕緣層)
7a‧‧‧半導體用開口部(開口部)
7b‧‧‧貫通孔(開口部)
8‧‧‧半導體層
9‧‧‧保護膜(保護層)
10‧‧‧中間層(絕緣層)
10a‧‧‧貫通孔
11‧‧‧接觸孔
12‧‧‧畫素電極
13‧‧‧第2中間層(絕緣層)
圖1係示意地表示本發明第1實施形態之驅動電路基板的一部分之剖面圖。
圖2A係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖2B係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖2C係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖2D係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖2E係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖3A係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖3B係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖3C係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖3D係說明本發明第1實施形態之驅動電路基板的製造方法之步驟圖。
圖4係示意地表示本發明第2實施形態之驅動電路基板的一部分之剖面圖。
圖5A係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖5B係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖5C係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖5D係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖6A係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖6B係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖6C係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖6D係說明本發明第2實施形態之驅動電路基板的製造方法之步驟圖。
圖7係示意地表示本發明第3實施形態之驅動電路基板的一部分之剖面圖。
圖8A係用以說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖8B係用以說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖8C係用以說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖8D係用以說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖9A係說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖9B係說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖9C係說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖9D係說明本發明第3實施形態之驅動電路基板的製造方法之步驟圖。
圖10係示意地表示本發明第4實施形態之驅動電路基板的一部分之剖面圖。
圖11A係說明本發明第4實施形態之驅動電路基板的製造方法之步驟圖。
圖11B係說明本發明第4實施形態之驅動電路基板的製造方法之步驟圖。
圖11C係說明本發明第4實施形態之驅動電路基板的製造方法之步驟圖。
圖12A係說明本發明第4實施形態之驅動電路基板的製造方法之步驟圖。
圖12B係說明本發明第4實施形態之驅動電路基板的製造方法之步驟圖。
圖12C係說明本發明第4實施形態之驅動電路基板的製造方法之步驟圖。
圖12D係說明本發明第4實施形態之驅動電路基板的製造方法之步驟圖。
圖13係示意地表示本發明的變形例之驅動電路基板的一部分之剖面圖。
圖14係表示連接有本發明的變形例之兩個TFT之驅動電路基板的一部分之剖面圖。
圖15係示意地表示具備具有本發明變形例之兩個閘極電極的TFT之驅動電路基板的一部分之剖面圖。
圖16係示意地表示具備本發明變形例的BGBC型TFT之驅動電路基板的一部分之剖面圖。
用以實施發明的形態
以下，參照圖式，說明關於本發明之電子裝置的製造方法的一實施形態。此外，以下的圖式中，為了設成可辨識各構件的大小，適當地變更了各構件的比例尺。
[第1實施形態]
以下，說明關於本發明的第1實施形態。本第1實施形態中，係說明將本發明適用於液晶顯示器及電泳顯示器的驅動電路基板1(電子裝置)之製造方法的例。此外，本實施形態的電子裝置的製造方法不僅適用於本實施形態的驅動電路基板1的製造方法，也可適用於其它電子裝置(例如，具有將具備TFT構造的感測器、EL(Electro Luminescence)顯示器、反向器(inverter)或記憶體等的複數個元件彼此進行層間連接之電路的電子裝置)的製造方法。此外，本實施形態之具撥液性之堤壩層(bank layer)的形成亦可有益地適用於EL的發光元件之圖案化。
本實施形態中，驅動電路基板1係具有藉由依各畫素設置而配列成陣列狀之複數個底閘極底接觸(bottom gate bottom contact)型的有機TFT構造。圖1係 示意地表示驅動電路基板1的一部分之剖面圖，表示所具備的複數個TFT構造中的一個TFT構造之圖。如該圖所示，驅動電路基板1具備有：PEN(聚萘二甲酸乙二酯)膜2、閘極電極3、閘極絕緣膜4、源極電極5、汲極電極6、堤壩層7(絕緣層)、半導體層8、保護膜9、中間層10(第2絕緣層)、接觸孔11和畫素電極12。此外，驅動電路基板1的設置態樣並無特別限定，但在以下的說明中，為了說明上的方便，將PEN膜2側(即，圖1的下側)設為下部，將畫素電極12側(即，圖1的上側)設為上部。
PEN膜2係將閘極電極3、閘極絕緣膜4、源極電極5、汲極電極6、堤壩層7(絕緣層)、半導體層8、保護膜9(保護層)、中間層10及畫素電極12直接或間接地支持之支持基體。PEN膜2具有可撓性。因此，藉由將PEN膜2作為上述支持基體使用，可對驅動電路基板1賦予可撓性，而能夠因應下一代的可撓式電晶體。
此外，取代PEN膜2，亦可使用其他的支持基體。亦可使用例如，適用了纖維素奈米纖維的表面平滑紙、玻璃織布環氧積層板、玻璃不織布環氧積層板、紙環氧積層板、紙酚(phenol)積層板、玻璃織布聚醯亞胺積層板等的玻璃纖維強化塑膠、聚醯亞胺、聚對酞酸乙二酯，聚碳酸酯等的塑膠膜、以絕緣體被覆的銅、鋁、不鏽鋼、鐵等的金屬板或箔、超薄膜玻璃、氧化鋁、氧化鋯(zirconia)、矽石等。使用聚對酞酸乙二酯、聚碳酸酯等具柔軟性之塑膠材料的情況，也與使用PEN膜2的 情況同樣可因應次世代可撓式電晶體。此外，為了在此等支持基體表面提升表面圓滑性或提升與形成支持基體狀之電極等功能層的密接性，亦可形成由樹脂等所成的基底層。
閘極電極3係形成於PEN膜2上。此閘極電極3係由銀(Ag)、銅(Cu)等的金屬所形成，與未圖示的閘極線連接。在此閘極電極3，經由未圖示的閘極線，施加行選擇用訊號電壓。例如，此閘極電極3係將相對於其他畫素設置的TFT構造閘極電極3連同未圖示的閘極線一起透過逆向平版印刷法(reverse offset printing method)一次形成。在此逆向平版印刷法中，首先，在具有矽橡膠等的滾筒(roll)狀橡皮布(blanket)的表面形成均勻的印墨(ink)的薄膜，藉由使印墨的溶劑適度地蒸發而將印墨在半乾燥下作成無流動性的狀態。接著，將凸版(刻版)輕輕地推壓印墨的薄膜，去除不要的印墨圖案，藉此形成圖案化成橡皮布狀的功能性薄膜(圖案化膜)，將橡皮布輕輕地推壓轉印對象而將圖案化膜完全地轉印。再者，依需要，實施烤箱熱風加熱燒成，IR燒成，氙脈衝光燒成等，以將圖案化膜改質成導電性功能膜。此外，除了滾筒狀橡皮布和平板狀刻版的組合之外，亦可使用滾筒狀橡皮布與滾筒狀刻版的組合、平板狀橡皮布與滾筒狀刻版的組合。
例如，本實施形態中，將含奈米銀、奈米銅的導電性印墨的薄膜以均勻膜厚形成於橡皮布的表面，使導電性印墨半乾燥而作成無流動性的狀態。接著， 將閘極電極3及閘極線之形成區域以外的區域被作成凸狀的凸版輕輕地推壓導電性印墨的薄膜，去除閘極電極3及閘極線之形成區域以外的區域的導電性印墨圖案，藉此，形成被圖案化為閘極電極3及閘極線的形狀之導電圖案化膜。接著，將橡皮布輕輕地推壓PEN膜2以將導電圖案化膜轉印到PEN膜2，之後，透過烤箱加熱燒成、IR燒成、氙脈衝光燒成及氫電漿燒成等的改質處理，一次形成具有所期望的導電性之閘極電極3及閘極線。
藉由使用此種逆向平版印刷法，可在印墨無流動性的狀態下將圖案化及形成於橡皮布的圖案完全轉印成基體狀，故可形成與利用光微影步驟之蝕刻製膜相匹敵之具有微細且線邊緣(line edge)清晰(sharp)之高品質的畫線特性之圖案化膜。此外，藉由逆向平版印刷法，由於橡皮布的表面平滑性被反映在圖案化膜的表面，故可形成圖案化膜的表面平滑性優異且均一膜厚的圖案化膜。因為可轉印此種均一膜厚的圖案化膜，故藉由逆向平版印刷法，最終所得到的圖案化層的膜厚可均一。此外，根據逆向平版印刷法，因為是利用輕輕的力道推壓來進行圖案化製程及轉印製程，所以能夠將因橡皮布的變形等所致之印刷位置偏移抑制為實質上可無視的程度。因此，根據逆向平版印刷法，可以極高的對準精度將圖案化膜轉印到轉印對象。再者，根據逆向平版印刷法，可作為印墨經半乾燥且無流動性狀態的圖案化膜而轉印到轉印對象。因此，根據逆向平版印刷法，可在不會受到對於轉印對象之表面的液體之特性(即，撥液性及親液性)影響的情況下形成圖案化層。
因此，藉由將閘極電極3及閘極線利用逆向平版印刷法形成，可以高精度將閘極電極3及閘極線微細化，並可使閘極電極3及閘極線的層厚均一，可以高位置精度形成閘極電極3及閘極線，可在不會受到對於PEN膜2的表面的液體之特性影響的情況下形成閘極電極3及閘極線。
又，作為上述導電性印墨，係使用具有適合於逆向平版印刷法之性能者。亦即，作為導電性印墨，係選擇具有可將無缺陷的均一薄膜形成於橡皮布上的優異濡濕性，具有正確地反映刻版圖案之優異的印墨轉印性，具有形成清晰的線邊緣之優異的印墨膜的分離性，以及具有可將圖案化膜透過輕輕的力道的推壓而轉印到轉印對象之圖案化膜轉印性者。作為此種導電性印墨，可適宜地使用例如日本國專利第4375499號公報所揭示者。
此外，閘極電極3及閘極線的形成方法，並不限定於逆向平版印刷法。亦可藉由例如：柔版印刷、凹版印刷、凹版平板印刷、無水凹版平板印刷，網版印刷等的各種有版印刷，噴墨法，適用了親液及撥液圖案的浸漬法(dipping method)、縫模塗布法(slit die coating method)，來形成閘極電極3及閘極線。此外，雖然由導致製造步驟的複雜化來看，並不理想，但是也可藉由光微影步驟來形成閘極電極3及閘極線。
閘極絕緣膜4係以覆蓋閘極電極3的方式積層於PEN膜2的表面(上部的面)。此外，閘極絕緣膜 4之未圖示的閘極線亦與閘極絕緣膜4同樣地覆蓋。此閘極絕緣膜4係配置在閘極電極3與源極電極5及汲極電極6之間，防止閘極電極3與源極電極5及汲極電極6的短路。例如，此閘極絕緣膜4係藉由逆向平版印刷法形成。閘極絕緣膜4由於是形成於PEM膜2的表面的整個區域，所以藉由將形成於橡皮布的表面之印墨的薄膜轉印來形成而不用圖案化。例如，在本實施形態中，將絕緣膜形成用印墨的薄膜以均一的膜厚形成於橡皮布的表面，藉由將絕緣膜形成用印墨半乾燥以作成無流動性的狀態來形成整面膜。然後，沒有將此整面膜圖案化，而將橡皮布輕輕地推壓形成有閘極電極3的PEN膜2的表面以將整面膜轉印到PEN膜2，然後，進行燒成並使其乾燥來形成閘極絕緣膜4。
由於藉由此種逆向平版印刷法，如上述，會在整面膜的表面反映橡皮布的表面平滑性，所以可形成均一膜厚的整面膜。因此，在本實施形態中，藉由採用逆向平版印刷法形成閘極絕緣膜4，可使閘極絕緣膜4的層厚均一。此外，圖1中，因為是模式圖的關係，所以在閘極電極3的上部的區域，閘極絕緣膜4比起其他區域被描繪地較少。實際上，閘極絕緣膜4會仿照基底的凹凸而在閘極電極3的上部的區域朝上方隆起。因此，即便是閘極電極3的上部的區域，也能充分確保閘極絕緣膜4的膜厚，可更確實地防止閘極電極3與源極電極5及汲極電極6的短路。此外，藉由使用逆向平版印刷法，如上述，可轉印印墨經半乾燥且無流動性之狀 態的整面膜。因此，在本實施形態中，藉由將閘極絕緣膜4透過逆向平版印刷法形成，可在不會受到對於PEN膜2的表面液體之特性影響的情況下形成閘極絕緣膜4。
此外，本實施形態中，係將閘極絕緣膜4形成於PEN膜2的整面，惟亦可作成將閘極絕緣膜4圖案化來形成。如上述，藉由逆向平版印刷法，可形成表面平滑性優異、膜厚均勻性優異的圖案化膜，再者，可將因橡皮布的變形等所致之印刷位置偏移抑制為較小的實質上可無視的程度。因此，藉由使用逆向平版印刷法，可依需要，將閘極絕緣膜4圖案化。例如，藉由僅配合閘極電極3和閘極線的形成區域來局部地形成閘極絕緣膜4，可抑制閘極電極3和閘極線的形成區域以外的區域之驅動電路基板1的厚度。
又，作為上述絕緣膜形成用印墨，係使用具有適合於逆向平版印刷法之性能者。亦即，作為絕緣膜形成用印墨，係選擇至少具有可在橡皮布上形成無缺陷的均勻薄膜之優異濡濕性，以及具有可將圖案化膜透過輕輕的力道的推壓而轉印到轉印對象之圖案化膜轉印性者。再者，在進行閘極絕緣膜4的圖案化的情況下，作為絕緣膜形成用印墨，除了上述性能外，係選擇具有正確地反映刻版的圖案之優異的印墨的分離性、轉印性者。作為此種絕緣膜形成用印墨，可較佳地使用例如日本國特開2010-265423號公報，日本國專利第4626837號公報所揭示者。
此外，閘極絕緣膜4的形成方法不限定於逆向平版印刷法。也可使用例如：模具塗布(die coat)法、旋轉塗布法、噴墨法、濺鍍法、真空蒸鍍法、CVD(化學氣相沉積；Chemical Vapor Deposition)法等。
源極電極5係以在閘極絕緣膜4上，且一部分的區域(圖1中為右部的區域)位於閘極電極3的上方之方式配置。此源極電極5係與未圖示的源極線連接。此源極電極5，係經由未圖示的源極線被供給影像訊號。在本實施形態中，此種源極電極5具有基部金屬層(base metal layer)5a(基底金屬層)和鍍敷層5b。基部金屬層5a係與源極線同樣具有銀(Ag)或銅(Cu)的金屬層，形成於從閘極電極3的上方至源極線的區域。鍍敷層5b係在基部金屬層5a上方，從上方觀看係形成在露出於堤壩層7的後述半導體用開口部7a的區域(覆蓋閘極電極3的區域)。
鍍敷層5b係形成在與半導體層8接觸的區域，其係為了使源極電極5與半導體層8之接觸面的契合性提升所致之電晶體的性能提升而形成。藉由在與半導體層接觸的電極上形成鍍敷層，可使表面平滑性提升。此外，作為鍍敷層5b的形成材料，藉由與半導體層8的工作函數或游離電位匹配的金屬，可使源極電極5與半導體層8的契合性提升。再者，藉由形成鍍敷層5b可實現自組裝單分子膜(SAM)的均勻的形成，該自組裝單分子膜(SAM)是依需要為了源極電極5表面的工作函數與半導體層8的工作函數或游離電位的匹配而形成且 用於電極表面處理。在此，在半導體層8為p型半導體層的情況，以源極電極5表面的工作函數與p型半導體層的游離電位的值相等或者比其還深的方式，適當地選擇鍍敷層5b的形成材料。此外，「源極電極5的工作函數與p型半導體層的游離電位的值相等或者比其還深」意指：以光電分光裝置所測定之源極電極5表面的工作函數和半導體層8的游離電位的差(金屬-半導體)落在例如-0.6eV~2eV的範圍。此外，源極電極5表面的工作函數與半導體層8的游離電位之差較佳為-0.3eV~2eV，更佳為0eV~2eV。
例如，在半導體層8為p型半導體層的情況，作為鍍敷層5b的形成材料，係可使用銀(Ag)、銅(Cu)、金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鈷(Co)、銠(Rh)、錸(Re)或銥(Ir)、或者包含此等金屬的各種合金。又，此種鍍敷層5b可較佳地使用金(Au)、鎳(Ni)或鉑(Pt)等的高價金屬來作為形成材料，而在本實施形態中，因為僅在源極電極5與半導體層8的接觸面形成鍍敷層5b，所以可將形成材料的使用量抑制為最小限度。因此，以最小限度之製造成本的增加，即可使TFT的電氣特性大幅提升。此外，例如，在源極電極5的基部金屬層5a具有銅(Cu)的情況，亦可藉由銀(Ag)來形成鍍敷層5b。此外，為了使與半導體層8的匹配(matching)提升而在鍍敷層5b上進一步進行SAM處理的情況，就形成鍍敷層5b的金屬而言，從在大氣中不會實質地形成金屬表面氧化被膜的觀點來看，各種SAM材料所產生的表面修飾反應容易且可進行均勻的表面處理之金(Au)是特別理想的。
又，例如，在半導體層8為n型半導體層的情況，以源極電極5表面的工作函數與n型半導體層的工作函數或游離電位相等或者比其還淺的方式，選擇鍍敷層5b的形成材料。在此，「源極電極5表面的工作函數與n型半導體層的工作函數或游離電位相等或者同等比其還淺」意指：以光電分光裝置所測定之源極電極5表面的工作函數和半導體層8的工作函數或游離電位的差(金屬-半導體)落在例如-2eV~0.2eV的範圍。此外，源極電極5表面的工作函數與半導體層8的工作函數或游離電位的差較佳為-2eV~0eV，更佳為-2eV~-0.1eV。
例如，在半導體層8為n型半導體層的情況，作為鍍敷層5b的形成材料，係可使用銅(Cu)、銀(Ag)、鎳(Ni)、鋅(Zn)、錫(Sn)、鈦(Ti)、鎘(Cd)、錳(Mn)、鐵(Fe)、銦(In)或鋁(Al)、或者可使用包含此等金屬的各種合金。
汲極電極6係以在閘極絕緣膜4上，且一部分的區域(圖1中為左部的區域)位在閘極電極3的上方之方式配置。又，汲極電極6係以到達接觸孔11的下端的寬度形成。此汲極電極6係經由接觸孔11與畫素電極12，將影像訊號傳送到畫素電極12。此種汲極電極6具有基部金屬層6a(基底金屬層)和鍍敷層6b。基部金屬層6a係與源極線同樣具有銀(Ag)或銅(Cu)的金屬層，形成於從閘極電極3的上方至接觸孔11的下端的區域。鍍敷層6b係在基部金屬層6a上方，形成在汲極電極6與 半導體層8的接觸面。換言之，鍍敷層6b係形成在基部金屬層6a之從上方觀看露出於堤壩層7的後述半導體用開口部7a的區域(即，剖面圖中，覆蓋於閘極電極3的區域)。此外，從上方觀看，鍍敷層6b亦形成在露出於接觸孔11的區域。此外，形成在露出於接觸孔11的區域之鍍敷層6b，也可不形成。
汲極電極6的鍍敷層6b亦與源極電極5的鍍敷層5b同樣，例如，在半導體層8為p型半導體層的情況，以源極電極5表面的工作函數與p型半導體層的游離電位的值相等或比其還深的方式，適當地選擇鍍敷層5b的形成材料。例如，在半導體層8為p型半導體層的情況，作為鍍敷層6b的形成材料，係可使用銀(Ag)、銅(Cu)、金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鈷(Co)、銠(Rh)、錸(Re)或銥(Ir)、或者使用含此等金屬的各種合金。作為此鍍敷層6b的形成材料，雖可更佳地使用金(Au)、鎳(Ni)或鉑(Pt)等高價的金屬來作為形成材料，但在本實施形態中，主要是對汲極電極6與半導體層8的接觸面局部地形成鍍敷層6b，故可將鍍敷層6b的形成材料的使用量抑制為最小限度，以最小限度之製造成本的增加，即可使TFT的電氣特性大幅提升。又，例如，在汲極電極6的基部金屬層6a具有銅的情況，亦可藉由銀(Ag)形成鍍敷層6b。此外，在為了提升與半導體層8的匹配而在鍍敷層6b上進行SAM處理的情況，以金(Au)來作為形成鍍敷層6b的金屬是特別理想的。
又，源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a，係與相對於其他畫素設置之TFT構造的源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a、及未圖示的源極線一起藉由逆向平版印刷法一次形成。例如，本實施形態中，將含奈米銀或奈米銅的導電性印墨的薄膜以均勻的膜厚形成於橡皮布的表面，使導電性印墨半乾燥而作成無流動性的狀態。其次，將源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線的形成區域以外的區域成為凸狀的凸版輕輕地推壓導電性印墨的薄膜，去除源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線的形成區域以外的區域的導電性印墨圖案，藉此形成圖案化成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線的形狀之導電圖案化膜。接著，將橡皮布輕輕地推壓形成有閘極絕緣膜4的PEN膜2，以將導電圖案化膜轉印在閘極絕緣膜4上，然後，藉由烤箱加熱燒成、IR燒成、氙脈衝光燒成、氫電漿燒成等的改質處理，將具有所期望的導電性之源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線一起形成。
如此，藉由利用逆向平版印刷法形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線，可以高精度將源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線微細化。又，可使源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線的層厚均勻。此外，可以高位置精度形成源 極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線。又，可在不會受到對於閘極絕緣膜4的表面的液體之特性影響的情況下形成源極電極5的基部金屬層5a，汲極電極6的基部金屬層6a及源極線。因此，例如，閘極絕緣膜4對於表面的液體之特性係與PEN膜2不同，且，即使在已將閘極絕緣膜4圖案化的情況，也可較佳地形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線。此外，藉由在源極電極5的基部金屬層5a上形成鍍敷層5b，在汲極電極6的基部金屬層6a上形成鍍敷層6b，可僅在所需要的部分形成微細的鍍敷圖案層。
又，作為用以形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線的導電性印墨，係使用具有適合於逆向平版印刷法的性能者。亦即，作為導電性印墨，係選擇具有可將無缺陷的均勻薄膜形成於橡皮布上的優異濡濕性，具有正確地反映刻版圖案之優異的印墨轉印性，具有形成清晰的線邊緣之優異的印墨膜的分離性，以及具有可將圖案化膜透過輕輕的力道的推壓而轉印到轉印對象之圖案化膜轉印性者。作為此種導電性印墨，例如與形成閘極電極3及閘極線的導電性印墨同樣，可適宜地使用日本國專利第4375499號公報所揭示者。惟，用以形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線之導電性印墨，與用以形成閘極電極3及閘極線之導電性印墨，未必要使用相同的印墨。
此外，源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線的形成方法，並未限定於逆向平版印刷法。例如，除了凹版印刷、柔版印刷、凹版平板印刷、無水凹版印刷、網版印刷、噴墨印刷法外，也可藉由利用撥液圖案的縫模塗布法、旋轉塗布法等，來形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線。此外，雖然會導致製造步驟的複雜化而較不理想，但亦可藉由光微影步驟形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線。
源極電極5的鍍敷層5b及汲極電極的鍍敷層6b係可藉由電解鍍敷或無電解鍍敷形成。惟，在形成鍍敷層5b及鍍敷層6b的時點，當難以使源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a電氣導通時，係以藉由無電解鍍敷形成鍍敷層5b及鍍敷層6b較佳。
此外，亦可利用真空蒸鍍或濺鍍法形成導電性的沈積層，來取代鍍敷層5b及鍍敷層6b。於此種情況，在使用p型半導體作為半導體層8時，例如，可將工作函數大的氧化銦錫(ITO)的沈積層形成於基部金屬層5a及基部金屬層6a的表面。又，在使用n型半導體作為半導體層8時，例如，可將工作函數小的鈣(Ca)的沈積層形成於基部金屬層5a及基部金屬層6a的表面。
此外，在未鍍敷之源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a、或者鍍敷層5b及 鍍敷層6b的表面，亦可依需要形成有機化合物的自組裝單分子膜(SAM)。由可容易進行金屬表面的氧化、抑制污染的產生，並可確保金屬表面的潔淨性，而且藉由SAM的表面處理無缺陷且可均勻地進行的觀點來看，實施對鍍敷層5b及鍍敷層6b的表面所進行的SAM處理更佳。此外，進行SAM處理時的鍍敷層5b及鍍敷層6b的形成材料並無特限制，例如，可較佳地使用銀(Ag)、銅(Cu)、鈦(Ti)、鎳(Ni)或金(Au)等。尤其，金(Au)不會有因外部環境所致之表現氧化的虞慮，所以可較佳地使用。
例如，在半導體層8具有p型半導體的情況，為了提升電晶體的性能，以加深(變大)和半導體層8接觸之源極電極5及汲極電極6的表面的工作函數為目的之SAM處理是有效的。用以使金屬表面的工作函數進一步加深的SAM處理中，一般是使用具有極化率高且和金屬容易結合的硫醇基之化合物。作為此等SAM處理材料，例如，可較佳地應用各種氟取代硫醇化合物。具體而言，例如，可將包含五氟苯硫酚、三氟甲基苯硫酚、四氟-4-(三氟甲基)苯硫酚等的氟取代芳香族二硫醇化合物、全氟化烷基硫醇(perfluoroalkyl thiol)、三氟甲烷硫醇、五氟乙烷硫醇、七氟丙烷硫醇、九氟丁烷硫醇等的脂肪族二硫醇化合物，其他還有丁烷鈉硫醇(butane natrium thiol)、丁烷酸鈉硫醇、丁醇鈉硫醇等的硫醇化合物之薄膜，或者是包含各種胺苯硫酚、各種二硫醇化合物、硫乙醯基、二硫化物(R-S-S-R)、寡噻吩、寡伸苯基(oligo phenylene)之薄膜作成SAM。
藉由將此種自組裝單分子膜形成於鍍敷層5b及鍍敷層6b的表面，可將源極電極5及汲極電極6的表面之工作函數，因應半導體層8的工作函數或游離電位能階(ionization potential energy level)來進行調整，可使源極電極5及汲極電極6與半導體層8的匹配提升。此外，亦可不形成鍍敷層5b及鍍敷層6b，而在基部金屬層5a及基部金屬層6a的表面直接形成自組裝單分子膜。於此種情況，可省略形成鍍敷層5b及鍍敷層6b之步驟。
上述之將自組裝單分子膜形成於金屬表面的方法並沒有限制，但可藉由將SAM材料以異丙醇、甲苯、二甲苯等適當的溶劑稀釋成適合的濃度並利用旋轉塗布法塗布之方法、或者將形成有鍍敷層5b及鍍敷層6b的PEN膜2浸漬於含自組裝單分子膜的形成材料之溶液中的方法來形成。又，藉由使自組裝單分子膜的形成材料包含於形成鍍敷層5b及鍍敷層6b時的鍍敷液，可形成表面形成有自組裝單分子膜之鍍敷層5b及鍍敷層6b。
如圖1所示，堤壩層7係形成於形成有源極電極5、汲極電極6及源極線的閘極絕緣膜4上。此堤壩層7係用以區隔半導體層8的形成區域之間隔壁，具有半導體用開口部7a之絕緣層。半導體用開口部7a係配置於閘極電極3的上方，具有露出源極電極5的一部分區域(形成有鍍敷層5b的區域)和汲極電極6的一部分區域(形成有鍍敷層6b的區域)之寬度及形狀。又，堤壩層7具有形成接觸孔11的下部之貫通孔7b(開口部)。
本實施形態中，此堤壩層7係藉由逆向平版印刷法形成。例如，本實施形態中，將絕緣性的堤壩層形成用印墨的薄膜以均一的膜厚形成於橡皮布的表面，使堤壩層形成用印墨半乾燥而設成無流動性的狀態。接著藉由將半導體用開口部7a及貫通孔7b的形成區域成為凸狀的凸版輕輕推壓堤壩層形成用印墨的薄膜，去除半導體用開口部7a及貫通孔7b的形成區域的堤壩層形成用印墨圖案，而形成圖案化成半導體用開口部7a及貫通孔7b的形成區域已開口的形狀之堤壩層形成用圖案化膜。再者，將橡皮布輕輕地推壓形成有源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線之閘極絕緣膜4，將堤壩層形成用圖案化膜轉印在閘極絕緣膜4上，然後，藉由燒成並使其乾燥而一次形成堤壩層7。
藉由使用此種逆向平版印刷法，橡皮布的表面平滑性會被反映在堤壩層形成用圖案化膜的表面，故可形成表面平滑性優異，且膜厚均勻的堤壩層形成用圖案化膜。因此，根據本實施形態，可使堤壩層7的層厚均一。此外，圖1中，因為是模式圖，所以在源極電極5及汲極電極6的上部的區域，堤壩層7被描繪得比其他區域還少。實際上，堤壩層7會隨著基底的凹凸，在源極電極5及汲極電極6的上部區域朝上方隆起。因此，可充分地確保半導體用開口部7a的深度。
又，本實施形態中，由於使用逆向平版印刷法來形成堤壩層7，故可轉印印墨被半乾燥且無流動 性之狀態的堤壩層形成用圖案化膜。因此，可在不會受到閘極絕緣膜4、源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a對於表面液體之特性影響的情況下形成堤壩層7。例如，欲在光微影步驟形成堤壩層時，將液體狀的堤壩層形成材料印墨塗布於形成有源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a之閘極絕緣膜4上。此時，例如，若閘極絕緣膜4對於表面的液體之特性、和源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a的表面的特性不同時，所塗布之液體狀的堤壩層形成材料的厚度不會均勻，會有局部地形成高度不足的堤壩層之情況。相對地，本實施形態中，如上述，由於可在不會受到閘極絕緣膜4、源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a對於表面的液體之特性影響的情況下形成堤壩層7，故可確實地形成目標的高度的堤壩層7。
又，本實施形態中，使用逆向平版印刷法形成堤壩層7及中間層10。藉由逆向平版印刷的應用，可實現具有微細的堤壩(bank)構造之堤壩層7及中間層10之形成且可實現優異的印刷位置精度的堤壩層7及中間層10之積層。在此，貫通孔7b係藉由與形成於中間層10之後述的貫通孔10a連通，而形成接觸孔11。藉由將逆向平版印刷法適用於堤壩層形成，可實現優異之圖案的形成位置精度，所以可實現堤壩層7的貫通孔7b與中間層10的貫通孔10a之正確的積層。藉此，可對下層的汲極電極6和畫素電極12無缺陷且確實地實現連 結。又，藉由逆向平版印刷法的適用，在本實施形態中可將貫通孔7b及貫通孔10a形成於正確的位置，故可將貫通孔7b及貫通孔10a的直徑抑制為最小限度。又，可形成微細的堤壩圖案構造。因此，根據本實施形態，可形成與藉由利用光微影步驟之堤壩構造的形成所形成之半導體電子裝置匹敵的微細且高密度的半導體電子裝置。
又，作為上述的堤壩層形成用印墨及後述的中間層形成用印墨，係使用具有適用於逆向平版印刷法之印刷性能、及具有作為堤壩層7及中間層10之電氣絕緣性等的膜性能功能者。所需求的印刷特性，係選擇至少具有可在橡皮布上形成無缺陷的均一的薄膜之優異的濡濕性、具有可將圖案化膜藉由較輕力道的推壓轉印到轉印對象之圖案化膜轉印性、具有可將刻版圖案正確地反映之優異的印墨轉印性、以及具有優異的印墨膜的分離性者。作為此種堤壩層形成用印墨及中間層形成用印墨，係與絕緣膜形成用印墨同樣，可較佳地使用例如日本國特開2010-265423號公報、日本國專利第4626837號公報所揭示者。又，除了此等熱交聯性的印墨外，亦可較佳地使用以自由基聚合、陽離子聚合性的單體、寡聚物、聚合物等為主成分之能量線交聯性的印墨。此外，堤壩層形成用印墨不一定需要使用與絕緣膜形成用印墨相同者。
又，為了提升半導體層8的形成的容易簡便、或提升形成位置、膜厚及特性的均一性，較佳為形 成對半導體層8的形成材料的溶劑具有撥液性之堤壩層7。如此藉由堤壩層7具有撥液性，當將含半導體材料的印墨塗布於堤壩層7上時，可自發地被收容於半導體用開口部7a，能以正確的位置精度容易地形成半導體圖案層。藉由利用逆向平版印刷法將微細的撥液堤壩形成於正確的位置，可得到使用噴墨法或柔版印刷之半導體層8的形成位置精度之顯著的提升，獲得圖案缺陷減少之效果。此外，藉由撥液堤壩形成使半導體層自組裝化成為可能，故可利用旋轉塗布法、縫模塗布法、浸塗法等的簡單塗布法實現半導體層的圖案化。撥液堤壩的撥液性係以適用於含半導體材料的印墨之溶劑所形成的接觸角大於40°較佳，大於50°更佳，大於60°最佳。
關於用於形成具有此種撥液性之堤壩層7的堤壩層形成用印墨，係藉由在逆向平版印刷用絕緣印墨，例如日本國特開2010-265423號公報、日本國專利第4626837號公報所揭示的熱交聯性的絕緣印墨及能量線交聯硬化型印墨中，添加撥液性高的氟化化合物或氟化系界面活性劑而獲得。特別是，紫外線聚合性的寡聚物系的氟系界面活性劑的添加係呈現堤壩的撥液化優異的效果。作為可較佳地適用於逆向印刷絕緣印墨的撥液化之氟系界面活性劑，可較佳地使用例如DIC股份有限公司的聚合性界面活性劑之RS-75、RS-76-E、RS-76-NS、RS-90。
再者，露出於半導體用開口部7a底部之閘極絕緣膜4的表面係以親液性較佳。藉此，可進一步提 高半導體印墨的自組裝化特性，更能提高圖案精度。亦即，較理想為閘極絕緣膜4係由具有親液性的印墨形成，堤壩層7係由具有撥液性的印墨形成。又，亦可藉由對閘極絕緣膜4的表面及堤壩層7的表面，進行各種電漿處理、UV臭氧處理等，來賦予親液性及撥液性。
半導體層8係以在堤壩層7的半導體用開口部7a內部，與源極電極5和汲極電極6連接的方式形成。此種半導體層8具有p型半導體層或n型半導體層，藉由真空蒸鍍法、濺鍍法、柔版印刷(flexographic printing)法、旋轉塗布法、噴墨法等而形成。此種半導體層8的形成材料並無特別限定，可使用例如日本國專利第4605319號公報、日本國特表2013-534726號公報所揭示者。
例如，關於半導體層8的形成材料，只要是在常溫或加熱狀態下於溶劑具有溶解性的半導體材料或者藉熱處理形成半導體薄膜的各種有機半導體原體、形成氧化物半導體的各種錯合物材料即可，並不限定於無機半導體材料及有機半導體材料的任一者。例如，關於p型半導體材料，可使用各種結晶性及非結晶的高分子有機半導體及(PTAA、F8BT、F8T2、P3HT、PBTTT、pDA2T-C16及其他)、低分子半導體(除了TIPS稠五苯、TES-ADT之外，還有BTBT、DNTT等的各種噻吩(thiophene)系半導體及其他)及此等的混合式半導體(低分子半導體+各種聚合物、低分子半導體+高分子半導體)。又、作為n型半導體材料，除了有機高分子系半導 體(BBL、BoramerTMT01、各種苯并噻唑系高分子及其他)、有機低分子系半導體(TCNQ、F4TCNQ、PTDCA、各種醌型(quinoid)系分子及其他)等有機半導體之外，還可使用塗布形成類型的各種氧化物半導體(ZnO系、IGZO系)。
保護膜9係以在半導體層8的上部，且將半導體用開口部7a從上部閉塞的方式形成。要求此保護膜9即便與半導體層8直接接觸，也不會對半導體層8造成破壞(damage)。作為此等材料，係以藉由半導體材料及與其印墨溶劑成分具有正交性的氟系樹脂形成較佳。藉此，可防止半導體層形成之後因電子裝置形成製程的關係而造成半導體層的破壞。此種保護膜9係使用將氟系樹脂溶解於氟系溶劑所得的印墨，可藉由例如網版印刷法形成。作為此種保護膜用的氟系樹脂，可較佳地適用例如，可溶解於氟系溶劑的旭硝子公司製的CYTOP或Dupont公司製的AF聚合物等。
中間層10係在形成有保護膜9後形成於堤壩層7上之絕緣層，具有與堤壩層7的貫通孔7b連通的貫通孔10a(連通開口部)。貫通孔10a係對於堤壩層7的貫通孔7b從上部連接，而形成有接觸孔11的上部。
本實施形態中，此中間層10係如上所述那樣藉由逆向平版印刷法形成。例如，本實施形態中，將絕緣性中間層形成用印墨的薄膜以均勻的膜厚形成於橡皮布的表面，使中間層形成用印墨半乾燥而作成無流動性的狀態。接著，將貫通孔10a的形成區域呈凸狀之凸 版輕輕地推壓中間層形成用印墨的薄膜，去除貫通孔10a的形成區域的中間層形成用印墨圖案，藉此形成圖案化成貫通孔10a的形成區域已開口的形狀之中間層形成用圖案化膜。再者，將橡皮布在形成有保護膜9後輕輕地推壓堤壩層7以將中間層形成用圖案化膜轉印於堤壩層7上，然後，藉由加熱、能量線等使其乾燥、交聯硬化，而一同形成發揮所需求之絕緣性、機械強度、耐溶劑性等膜特性之中間層10。
如此，藉由在中間層10的形成使用逆向平版印刷法，可將形成於平滑橡皮布上之逆向平版印刷法用的中間層形成用印墨以流動性的狀態圖案化，所以可形成按設計值那樣的形狀之中間層10。此外，由於圖案化膜會在無流動性的狀態完全轉印到先形成的保護膜9上，即便是在形成有由撥液性高的氟系樹脂所形成之保護膜圖案的表面，也可在不會發生因收縮(cissing)等所致之膜厚的不均勻性的情況下形成具有不會受到基體表面的特性影響之均勻膜厚的中間層10。此外，圖1中，因為是模式圖，所以在保護膜9的上部區域，中間層10被描繪得比其他區域還少。實際上，中間層10會隨著基底的凹凸，在保護膜9的上部區域朝上方隆起。
再者，因為是使用逆向平版印刷法來形成中間層10，所以可將因橡皮布的變形等所致之印刷位置偏移抑制到實質上可無視的程度。因此，如上所述，可將貫通孔10a配置在正確的位置。
此外，上述的中間層10並非一定要設置。例如，在沒有設置中間層10的情況，畫素電極12係形成於堤壩層7及保護膜9的表面，穿孔僅藉由堤壩層7的貫通孔7b構成。
接觸孔11係為了確保汲極電極6與畫素電極12的導通而貫通堤壩層7及中間層10之貫通孔。此接觸孔11係藉由形成於堤壩層7的貫通孔7b、和連通於此貫通孔7b上部之中間層10的貫通孔10a連通而形成。畫素電極12係形成於中間層10的表面(圖1的上部的面)，經由接觸孔11與汲極電極6連接。此種畫素電極12係藉由例如凹版平板印刷形成。雖也可藉由網版印刷形成畫素電極12，惟藉由凹版平板印刷，可將畫素電極12配置成更緻密。例如，畫素電極12係可藉由使用了導電印墨的凹版平板印刷法形成，該導電印墨係使用銀(Ag)、銅(Cu)或碳等的導電材料。藉由凹版平板印刷法，可實現微細的導電圖案的形成，可形成積體密度高之高精細的電子裝置。再者，在藉由凹版平板形成畫素圖案之同時，可將導電印墨無缺陷地推壓到貫通至汲極電極6的接觸孔11內，能可靠性地擔保汲極電極6與畫素電極12的導通。當然，在沒有那麼要求以TFT為代表之半導體裝置的積體度時，也可進行將導電印墨推入利用網版印刷的畫素及接觸孔11內。又，以利用接觸孔11擔保汲極電極6與畫素電極12的導通之方法而言，亦可使用凹版平板印刷等在形成接觸孔11的位置形成導電性通路柱，又，亦可藉由在所形成的接觸孔11內利 用噴墨充填導電印墨來形成。又，此等導電性印墨係可在所期望的圖案形成後藉由烤箱加熱燒成、IR燒成、氙脈衝光燒成及氫電漿燒成等的改質處理，改質成具有所要求的導電性之導電膜。
其次，就以此方式構成的驅動電路基板1的製造方法的一例，參照圖2A~2E及圖3A~3D進行說明。
首先，如圖2A所示，將PEN膜2貼附於玻璃基板G的表面。此玻璃基板G係在製造過程中支撐PEN膜2，防止PEN膜2的變形。依需要形成膜表面平滑層，接著，如圖2B所示，將閘極電極3及未圖示的閘極線藉由上述的逆向平版印刷法形成於PEN膜2上。如此，藉由利用逆向平版印刷法形成閘極電極3及閘極線，可將閘極電極3及閘極線以高精度微細化，可使閘極電極3及閘極線的層厚均勻，可將閘極電極3及閘極線以高位置精度形成，可在不會受到對於PEN膜2的表面液體之特性影響下形成閘極電極3及閘極線。
接著，如圖2C所示，在形成有閘極電極3及閘極線的PEN膜2上，利用逆向平版印刷法形成閘極絕緣膜4。如此藉由利用逆向平版印刷法形成閘極絕緣膜4，可使閘極絕緣膜4的層厚均一，可在不會受到對PEN膜2及閘極電極3等的表面的液體的特性影響下形成閘極絕緣膜4。
繼之，如圖2D所示，在閘極絕緣膜4上，藉由逆向平版印刷法形成源極電極5的基部金屬層5a、 汲極電極6的基部金屬層6a及未圖示的源極線。如此，藉由利用逆向平版印刷法形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線，可將源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線以高精度微細化，又，可將源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線以高位置精度形成。
接著，如圖2E所示，在源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及形成有源極線的閘極絕緣膜4上，使用具有撥液性的堤壩層形成用印墨藉由逆向平版印刷法形成堤壩層7。如此藉由利用逆向平版印刷法形成堤壩層7，可形成均勻膜厚的堤壩層形成用圖案化膜，可充分地確保半導體用開口部7a的深度。又，可將半導體用開口部7a及貫通孔7b配置在正確的位置。此外，可在不會受到對於閘極絕緣膜4、源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a的表面的液體之特性影響下形成堤壩層7，因此與利用光微影步驟形成的情況相比較，可確實地形成目標之高度的堤壩層7。
繼之，如圖3A所示，對於堤壩層7的半導體用開口部7a所露出之源極電極5的基部金屬層5a的一部分區域、汲極電極6的基部金屬層6a的一部分區域，藉由實施鍍敷處理形成鍍敷層5b及鍍敷層6b。接著，在所形成的鍍敷層5b及鍍敷層6b的表面形成自組裝單分子膜。藉由此等步驟，形成源極電極5及汲極電 極6。如此，藉由形成鍍敷層5b、鍍敷層6b及自組裝單分子膜，可使源極電極5及汲極電極6與半導體層8的匹配(matching)提升。
繼之，如圖3B所示，在半導體用開口部7a形成半導體層8。此處，利用噴墨法對形成於具撥液性的堤壩層7之半導體用開口部7a，吐出含有機半導體材料的印墨，然後使印墨乾燥，藉此形成半導體層8。如此，藉由利用噴墨法對具撥液性之堤壩層7的半導體用開口部7a吐出印墨，可將含有機半導體的印墨確實地配置在半導體用開口部7a。
然後，如圖3C所示，藉由網版印刷法形成具有氟系樹脂的保護膜9，其係覆蓋半導體層8。如此，藉由利用氟系樹脂形成覆蓋半導體層8的保護膜9，可防止對半導體形成以後之半導體層的製程損傷(process damage)，並可抑制水等浸入半導體層8，可使半導體層8長壽命化。
如圖3D所示，在保護膜9及堤壩層7上，藉由逆向平版印刷法形成中間層10。此中間層10係藉由使形成有貫通孔10a的圖案膜積層於堤壩層7以覆蓋保護膜9，然後，使圖案膜乾燥而形成。又，可在不會受到對於保護膜9及堤壩層7的表面的液體之特性影響下形成具有均勻膜厚的中間層10。此外，因為可以極高的印刷位置精度印刷，所以可將貫通孔10a配置於正確的位置，可確實地形成接觸孔11。
然後，利用凹版平板印刷法形成畫素電極12，以使其一部分充填於接觸孔11。藉此，形成與汲極電極6導通的畫素電極12。最後，藉由使PEN膜2自玻璃基板G剝離，而完成驅動電路基板1。
藉由上述之驅動電路基板1的製造方法，不用使用光微影步驟，且可與光微影步驟相同程度地將堤壩層7及中間層10等的精度維持在高水準。因此，可短時間且便宜地提供具有優異電氣特性及可靠性之驅動電路基板1，能謀求產業的活性化。
[第2實施形態]
以下，說明關於本發明的第2實施形態。本第2實施形態中，針對將本發明適用於具有頂閘極底接觸型有機TFT構造之驅動電路基板1A的製造方法的例子進行說明。此外，本實施形態的說明中，關於與上述第1實施形態同樣的部分，係省略或簡略化其說明。
圖4係示意地顯示驅動電路基板1A的一部分之剖面圖，表示所具備的複數個TFT構造中的一個TFT構造之圖。如該圖所示，在驅動電路基板1A中，於PEN膜2上形成有源極電極5、汲極電極6及未圖示的源極線。又，在形成有此等源極電極5、汲極電極6及源極線的PEN膜2上，形成有堤壩層7。再者，對中間層10的表面(圖4的上部的面)，形成有閘極電極3及未圖示的閘極線。在形成有閘極電極3的中間層10的表面上，進一步形成第2中間層13，在第2中間層13上形成有畫素電極12。
接著，就如此構成之驅動電路基板1A的製造方法的一例，參照圖5A~5D及圖6A~6D作說明。
首先，如圖5A所示，將PEN膜2貼附在玻璃基板G的表面。接著，如圖5B所示，藉由逆向平版印刷法，在PEN膜2上形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及未圖示的源極線。如此，藉由利用逆向平版印刷法形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線，可以高精度將源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線微細化，又，可以高位置精度形成源極電極5的基部金屬層5a、汲極電極6的基部金屬層6a及源極線。
其次，如圖5C所示，在形成有源極電極5、汲極電極6及源極線的PEN膜2上，使用具有撥液性的堤壩層形成用印墨，藉由逆向平版印刷法形成堤壩層7。如此將堤壩層7藉由逆向平版印刷法形成，可在不會受到對PEN膜2、源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a的表面的液體之特性影響下形成堤壩層7。
接著，如圖5D所示，藉由對在堤壩層7的半導體用開口部7a所露出之源極電極5的基部金屬層5a的一部分區域、汲極電極6的基部金屬層6a的一部分區域，實施鍍敷處理而形成鍍敷層5b及鍍敷層6b。然後，在所形成之鍍敷層5b及鍍敷層6b的表面形成自組裝單分子膜。其後，如圖6A所示在半導體用開口部7a 形成半導體層8，如圖6B所示形成保護膜9，如圖6C所示利用逆向平版印刷法在保護膜9及堤壩層7上形成中間層10。
如圖6D所示，在中間層10上形成閘極電極3及未圖示的閘極線，接著，利用逆向平版印刷法形成第2中間層13，該第2中間層13具有與中間層10的貫通孔10a連通之貫通孔13a。如此，由於第2中間層13係藉由逆向平版印刷法形成，故不會受到中間層10、閘極電極3及閘極線的表面特性所影響，而能將第2中間層13形成於正確的位置。又，因為可以極高的印刷位置精度印刷，所以可將貫通孔13a配置在正確的位置，可確實地形成接觸孔11。
接著，利用凹版平板印刷法形成畫素電極12。最後，藉由將PEN膜2自玻璃基板G剝離，而完成驅動電路基板1A。
[第3實施形態]
以下，說明關於本發明第3實施形態。本第3實施形態中，針對將本發明適用於具有底閘極頂接觸(bottom gate top contact)型有機TFT構造之驅動電路基板1B的製造方法的例子進行說明。此外，本實施形態的說明中，關於與上述第1實施形態同樣的部分，係省略或簡略化其說明。
圖7係示意地顯示驅動電路基板1B的一部分之剖面圖，表示所具備的複數個TFT構造中的一個TFT構造之圖。如該圖所示，在驅動電路基板1B中，在 閘極絕緣膜4上沒有設置源極電極5及汲極電極6，而是在堤壩層7上形成有源極電極5、汲極電極6及未圖示的源極線。又，在驅動電路基板1B中，源極電極5及汲極電極6不具有鍍敷層5b及鍍敷層6b。亦即，在驅動電路基板1B中，源極電極5及汲極電極6係僅藉由上述第1實施形態的基部金屬層5a及基部金屬層6a形成。
再者，在驅動電路基板1B中，堤壩層7不具有貫通孔7b。亦即，在驅動電路基板1B中，接觸孔11僅由中間層10的貫通孔10a所構成。又，在驅動電路基板1B中，由於在閘極絕緣膜4上沒有形成源極電極5及汲極電極6，故金屬層不會露出於半導體用開口部7a的底部。因此，本實施形態中，只有中間層10的貫通孔10a相當於本實施形態的開口部。再者，驅動電路基板1B中，在未形成有源極電極5、汲極電極6及未圖示的源極線的堤壩層7上，形成有中間層10。
其次，就以此所構成之驅動電路基板1B的製造方法的一例，參照圖8A~8D及圖9A~9D作說明。
首先，如圖8A所示，將PEN膜2貼附在玻璃基板G的表面。接著，如圖8B所示，將閘極電極3及未圖示的閘極線藉由上述之逆向平版印刷法，形成於PEN膜2上。其次，如圖8C所示，在形成有閘極電極3及閘極線的PEN膜2上，藉由逆向平版印刷法形成閘極絕緣膜4。
其次，如圖8D所示，在閘極絕緣膜4上，使用具有撥液性的堤壩層形成用印墨，利用逆向平版印刷法形成堤壩層7。如此，藉由利用逆向平版印刷法形成堤壩層7，可形成均勻膜厚的堤壩層形成用圖案化膜，可充分地確保半導體用開口部7a的深度。又，可將半導體用開口部7a及貫通孔7b配置在正確的位置。
接著，如圖9A所示，利用噴墨法在半導體用開口部7a形成半導體層8。接著，如圖9B所示，在堤壩層7上形成源極電極5及汲極電極6，以使其一部分覆蓋半導體層8。在此，與上述第1實施形態中之源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a同樣地，藉由逆向平版印刷法形成源極電極5及汲極電極6。如此，藉由利用逆向平版印刷法形成形成源極電極5及汲極電極6，可將源極電極5及汲極電極6以高精度微細化，又，可將源極電極5及汲極電極6以高位置精度形成。此外，配合源極電極5及汲極電極6，源極線也同時利用逆向平版印刷法一次形成。
接著，如圖9C所示，形成保護膜9。再者，如圖9D所示，在形成有源極電極5、汲極電極6及保護膜9的堤壩層7上，形成中間層10。中間層10係利用逆向平版印刷法形成。如此，藉由利用逆向平版印刷法形成中間層10，可在保護膜9上形成具有均勻膜厚的中間層10。又，可在不會受到對於保護膜9、堤壩層7、源極電極5及汲極電極6的表面的液體之特性影響下形成中間層10，與利用光微影步驟形成中間層10的情況 相比，可確實地形成具有均勻膜厚之中間層10。又，因為可以極高的印刷位置精度進行印刷，所以可將貫通孔10a配置在正確的位置，以確實地形成接觸孔11。
接著，利用凹版平板印刷法形成畫素電極12，以使其一部分填埋於接觸孔11。藉此，形成與汲極電極6導通的畫素電極12。最後，藉由使PEN膜2自玻璃基板G剝離，而完成驅動電路基板1B。
[第4實施形態]
以下，說明本發明的第4實施形態。本第4實施形態中，就將本發明適用於具有頂閘極頂接觸(top gate top contact)型的有機TFT構造之驅動電路基板1C的製造方法的例子進行說明。此外，本實施形態的說明中亦同樣，關於與上述第1實施形態相同的部分，係省略或簡略化其說明。
圖10係示意地表示驅動電路基板1C的一部分之剖面圖，表示所具備的複數個TFT構造中的一個TFT構造之圖。如該圖所示，驅動電路基板1C係去除了上述第3實施形態的驅動電路基板1B中的閘極絕緣膜4，接著，在形成有閘極電極3之中間層10的表面上，進一步形成第2中間層13，在第2中間層13上形成有畫素電極12。
其次，就以此方式所構成的驅動電路基板1C的製造方法的一例，參照圖11A~11C及圖12A~12D作說明。
首先，如圖11A所示，對玻璃基板G的表面貼附PEN膜2。接著，如圖11B所示，在PEN膜2上，使用具有撥液性的堤壩層形成用印墨，利用逆向平版印刷法形成堤壩層7。如此，藉由利用逆向平版印刷法形成堤壩層7，可形成均勻膜厚的堤壩層形成用圖案化膜，可充分地確保半導體用開口部7a的深度。又，可將半導體用開口部7a配置在正確的位置。
接著，如圖11C所示，利用噴墨法在半導體用開口部7a形成半導體層8。接著，如圖12A所示，在堤壩層7上形成源極電極5及汲極電極6，以使其一部分覆蓋半導體層8。在此，與上述第1實施形態中之源極電極5的基部金屬層5a及汲極電極6的基部金屬層6a同樣地，藉由逆向平版印刷法形成源極電極5及汲極電極6。如此，藉由利用逆向平版印刷法形成源極電極5及汲極電極6，可將源極電極5及汲極電極6以高精度微細化，又，可將源極電極5及汲極電極6以高位置精度形成。此外，配合源極電極5及汲極電極6，源極線也同時利用逆向平版一同形成。
接著，如圖12B所示，形成保護膜9。再者，如圖12C所示，在形成有源極電極5、汲極電極6及保護膜9的堤壩層7上，形成中間層10。中間層10係利用逆向平版印刷法形成。如此，藉由利用逆向平版印刷法形成中間層10，可充分地確保保護膜9上的中間層10的層厚，可確實地防止水等侵入半導體層8。又，可在不會受到對於保護膜9、堤壩層7、源極電極5及汲 極電極6的表面的液體之特性影響的情況下形成中間層10，與利用光微影步驟形成中間層10的情況相比，可確實地形成具有均勻膜厚的中間層10。又，因為可以極高的印刷位置精度進行印刷，所以可將貫通孔10a配置在正確的位置，以確實地形成接觸孔11。
接著，如圖12D所示，在中間層10上形成閘極電極3及未圖示的閘極線，進一步，利用逆向平版印刷法形成具有與中間層10的貫通孔10a連通的貫通孔13a之第2中間層13。如此，由於第2中間層13係藉由逆向平版印刷法形成，所以可在不會受到中間層10、閘極電極3及閘極線的表面特性影響下將第2中間層13形成在正確的位置。可確實地形成具有均勻膜厚的第2中間層13。又，因為可以極高的印刷位置精度進行印刷，所以可將貫通孔13a配置在正確的位置，以確實地形成接觸孔11。
接著，利用凹版平板印刷法形成畫素電極12。最後，使PEN膜2自玻璃基板G剝離，而完成驅動電路基板1C。
以上，一面參照圖式，一面就本發明的較佳實施形態進行說明，惟本發明並不限定於上述實施形態。上述實施形態中所示之各構成構件的各種形狀和組合等為一例，在不脫離本發明的旨趣的範圍內，可依據設計需求等進行各種變更。
例如，如圖13所示，也可將本發明應用於具有互補型MOS構造之驅動電路基板1D的製造方法， 該互補型MOS構造連接了具有p型半導體層作為半導體層8之TFT構造20、和具有n型半導體層作為半導體層8之TFT構造21。在此種驅動電路基板1D中，如圖13所示，TFT構造20的源極電極5和TFT構造21的汲極電極6係藉由貫通堤壩層7的連接層30連接。在製造此種驅動電路基板1D的情況下，藉由利用逆向平版印刷法形成堤壩層7，可正確地形成用以形成連接層30的通路孔(via hole)，可確實地連接TFT構造20和TFT構造21。此外，在圖13中，TFT構造20及TFT構造21為頂閘極頂接觸型，但並不限定於此。又，同樣地，也可將本發明應用於連接了同型的半導體層8彼此之電流驅動電路的製造方法。又，本變形例中，由於TFT構造20具有p型半導體層，故作為TFT構造20中所使用的鍍敷層5b及鍍敷層6b，係形成有具有適合於上述p型半導體層之材料的鍍敷層5b1及鍍敷層6b1。又，由於TFT構造21具有n型半導體層，所以作為TFT構造21中所使用的鍍敷層5b及鍍敷層6b，係形成有具有適合於上述n型半導體層之材料的鍍敷層5b2及鍍敷層6b2。
又，如圖14所示，也可將本發明應用於具有連接了兩個TFT構造22和TFT構造23之電流驅動電路之驅動電路基板1E的製造方法。在此種驅動電路基板1E中，如圖14所示，TFT構造22的閘極電極3係透過穿孔(through hole)11a與TFT構造23的汲極電極6連接，該穿孔11a係連通形成於堤壩層7的貫通孔7c和形成於中間層10的貫通孔10b而成。此外，圖14中，TFT 構造22和TFT構造23係頂閘極底接觸(top gate bottom contact)型，但並不限定於此。
又，如圖15所示，也可將本發明應用於驅動電路基板1F的製造方法，該驅動電路基板1F具有具備配置在半導體層8的下部且為閘極電極3的下側閘極電極3a、和配置在半導體層8的上部且為閘極電極3的上側閘極電極3b之TFT構造。在此種情況，驅動電路基板1F係如圖15所示，成為具備覆蓋下側閘極電極3a的閘極絕緣膜、和覆蓋上側閘極電極3b的第2中間層13兩者之構成。此外，下側閘極電極3a和上側閘極電極3b係為了設定電位而以取出配線的部分電氣耦合。此種構成的驅動電路基板1F具有所謂的雙閘(double gate)構造，可確保較多的電流值。
又，如圖16所示，也可將本發明應用於具有電極埋入型(BGBC型)TFT構造之驅動電路基板1G的製造方法，該電極埋入型(BGBC型)TFT構造具有閘極電極3、源極電極5、汲極電極6及附帶於該等的配線(未圖示)被埋入堤壩層7A或7B之構造。
例如，在玻璃基板G上藉由逆向平版印刷法，在利用使撥液性絕緣印墨UV硬化或熱硬化之方法等所預先形成的撥液性的堤壩層7A的凹部，利用旋轉塗布法、IJ法、刮刀塗布法、浸塗法、噴塗法等，埋入導電印墨，而形成閘極電極3。源極電極5及汲極電極6也是藉由於閘極絕緣膜4上在和上述同樣方式所形成之堤壩層7B的凹部，埋入導電印墨而形成。於此情況，鍍敷層5b,6b 係分別形成在露出於基部金屬層5a,6a的半導體用開口部7a之上面部分。
又，上述實施形態中，在畫素電極12的形成時，藉由將畫素電極12的形成材料擠入接觸孔11而確保了畫素電極12與汲極電極6之導通。然而，本發明並不限定於此，亦可作成在接觸孔11形成導電性通路柱，藉此通路柱確保畫素電極12和汲極電極6的導通。於此種況，只要在接觸孔11的形成位置先形成通路柱，以包圍此通路柱的方式形成堤壩層7、中間層10等即可。
又，上述實施形態中，係就將本發明適用於具有TFT構造之驅動電路裝置的製造方法的例子作說明。然而，本發明並限定於此，也可適用於所有具有基底金屬層和形成於其上的絕緣層，且在絕緣層形成開口部之電子裝置的製造方法。例如，本發明可適用於複數個元件通過接觸孔、通路孔進行層間連接之電子裝置的製造方法。
實施例 實施例1
如以下所示，適用本實施形態，製得了如圖4所示之具有頂閘極底接觸型的TFT構造之液晶面板用的驅動電路基板。
首先，在玻璃基板上，在用黏性膜(tack film)所貼附之約10cm×10cm的PEN膜上，使用約3×3吋的奈米銀印墨(RAGT28：DIC(股)製)，以成為通道長5μm、通道寬約60μm、電極寬5μm且200ppi之方式，利用逆 向平版印刷法將源極電極及汲極電極的基部金屬層、和源極配線一次形成，在150℃下燒成1小時而形成了導電圖案。
其次，使用具有撥液性的逆向平版印刷用絕緣膜印墨(RGI38(撥液)：DIC(股)製)，以在露出基部金屬層的一部分之半導體用開口部(通道部)和汲極電極上形成會成為穿孔的貫通孔之方式，透過逆向平版印刷法形成堤壩層，使用高壓水銀燈照射1000mJ後，在130℃下進行1小時的熱處理，藉此形成了撥液性的堤壩層。堤壩層的水接觸角為約102°，n-十六烷的接觸角為約60°。
接著，藉由無電界鍍敷法，在露出於半導體用開口部的導電圖案上形成有金(Au)鍍敷層。然後，在鍍敷層的表面，使用4(三氟甲基)苯硫酚(benzenethiol)IPA2wt%溶液並藉由旋轉塗布法，形成有自組裝單分子膜。自組裝單分子膜形成後之源極電極及汲極電極的表面的工作函數為5.8eV。
在半導體用開口部，使用令p型低分子有機半導體(4G-100：DIC(股)製(游離電位≒5.7eV))以約1wt%溶解於四氫萘所得的半導體印墨，並藉由噴墨法，形成有半導體層。然後，以覆蓋半導體用開口部的半導體層之方式，藉由網版印刷法形成氟系樹脂(AF1600，5%Galden HT230溶液)膜，在150℃下乾燥20分，藉此形成有保護膜。
然後，使用逆向平版印刷用絕緣膜印墨(RGI38：DIC(股)製)，藉由逆向平版印刷法形成圖案膜，在130℃下加熱30分鐘而形成膜厚約300nm的絕緣性的中間層，該圖案膜係覆蓋事先形成的氟樹脂的保護層且具有與事先形成的堤壩層的貫通孔連通之貫通孔。再者，利用逆向平版印刷法，形成閘極電極及線寬約5μm的閘極配線，在130℃進行1小時的燒成。
其次，使用逆向平版印刷用絕緣膜印墨(RGI38)，藉由逆向平版印刷法形成具有與事先形成的堤壩層的貫通孔及中間層的貫通孔連通之貫通孔的絕緣膜(第2中間層)，在130℃下加熱40分鐘，而形成有第2中間層。接著，透過凹版平板印刷法(GOAGT93C：DIC(股)製)，以成為開口率約90%的方式，將印墨擠壓到事先形成的通路孔內而形成有與汲極電極導通的畫素電極。此外，對畫素電極的汲極電極之連結導電圖案，藉由120°、20分鐘的熱處理，確保了必要的導電性。
評價具有以此方式形成的頂閘極底接觸的TFT構造之驅動電路基板的電晶體特性時，飽和移動率約4.8cm2/Vs，線形移動率4.2cm2/Vs，在次臨限(subthreshold)區域的斜率(slope)特性(SS)為約0.3V/dec，呈現開關比(on/off ratio)為約108的電晶體特性。
實施例2
如以下所示，適用本實施形態，製得了如圖4所示之具有頂閘極底接觸型的TFT構造之液晶面板用的驅動電路基板。
首先，在玻璃基板上，在用黏性膜所貼附之約6吋×6吋的PEN膜上的約3×3吋，使用奈米銀印墨(RAGT28：DIC(股)製)，以成為通道長5μm、通道寬約60μm、電極寬5μm且200ppi之方式，利用逆向平版印刷法一次形成源極電極及汲極電極的基部金屬層、和源極配線，在150℃下燒成1小時而形成了導電圖案。
其次，在事先形成的汲極電極的基部金屬層上，使用凹版平版用銀印墨(GOAGT93C：DIC(股)製)，藉由凹版平板印刷形成直徑約40μm、高度約3μm的通路柱，在120℃下燒成約20分，而形成了具有既定的導電性之導電通路柱。
其次，使用具有撥液性的逆向平版印刷用絕緣膜印墨(RGI38(撥液)：DIC(股)製)，以在露出基部金屬層的一部分之半導體用開口部(通道部分)和汲極電極上形成會成為穿孔的貫通孔之方式，透過逆向平版印刷法形成堤壩層，使用高壓水銀燈照射1000mJ後，在130℃下進行1小時的熱處理，藉此形成了撥液性的堤壩層。此時，以在堤壩層的貫通孔插入事先形成的通路柱，且通路柱的前端從貫通孔突出的方式形成有堤壩層。堤壩層的水接觸角為約102°，n-十六烷的接觸角為約60°。
其次，藉由無電界鍍敷法，在露出於半導體用開口部的導電圖案上形成有金(Au)鍍敷層。其次，在鍍敷層的表面，使用4(三氟甲基)苯硫酚IPA2wt%溶液並藉由旋轉塗布法，形成有自組裝單分子膜。自組裝單分子膜形成後之源極電極及汲極電極的表面的工作函數為5.8eV。
其次，在半導體用開口部，使用令p型低分子有機半導體(4G-100：DIC(股)製(游離電位≒5.7eV))以約0.8wt%溶解於對二甲苯所得的半導體印墨，並藉由旋轉塗布法，於撥液堤壩內使半導體印墨形成圖案，在100℃下藉由5分鐘的乾燥，在堤壩內之經SAM處理的汲極電極及源極電極上及通道部分形成有半導體層。此時，半導體層係被圖案化在具有撥液性之堤壩層的半導體用開口內，沒有任何半導體層形成材料殘留在堤壩層之具有撥液性的表面。又，也沒有看到半導體層形成材料殘留附著於從堤壩層突出之通路柱前端部的情況。
其次，以覆蓋形成於半導體用開口部的半導體層的方式，利用網版印刷法形成氟系樹脂(AF1600，5%Galden HT230溶液)膜，在100℃下乾燥10分鐘，藉此形成有保護層。
其次，使用逆向平版印刷用絕緣膜印墨(RGI38：DIC(股)製)，藉由逆向平版印刷法形成圖案膜，在130℃下加熱30分鐘而形成膜厚約300nm的絕緣性的中間層，該圖案膜具有覆蓋事先形成的氟樹脂的保護層且具有與事先形成的堤壩層的貫通孔連通之貫通孔。此時，以將通路柱插入圖案膜的貫通孔的方式配置圖案膜，而形成有中間層。再者，藉由逆向平版印刷法，將與事先形成的源極電極及汲極電極的通道部分重疊的閘極電極和線寬約5μm的閘極配線同時形成，在130℃進行1小時的燒成。
其次，使用逆向平版印刷用絕緣膜印墨(RGI38)，藉由逆向平版印刷法形成絕緣膜(第2中間層)，在130℃下加熱40分鐘，而形成第2中間層，該絕緣膜具有與將事先形成的通路柱電極包含在內的堤壩層的貫通孔及中間層的貫通孔連通之貫通孔。其次，藉由凹版平板印刷法(GOAGT93C：DIC(股)製)，以成為開口率約90%的方式，將印墨擠壓到事先形成的通路孔內而形成有與汲極電極導通之畫素電極。此外，對於畫素電極的汲極電極之連結導電圖案，藉由120°、20分鐘的熱處理，確保了所需要的導電性。
評價具有以此方式形成的頂閘極底接觸的TFT構造之驅動電路基板的電晶體特性時，飽和移動率約5.2cm2/Vs，線形移動率5cm2/Vs，在次臨限區域的斜率特性(SS)為約0.3V/dec，呈現開關比為約108的電晶體特性。
作為比較例，在上述實施例的保護膜形成後，採用縫模塗布機(slit die coater)，使用絕緣印墨(SPGIT03：DIC(股)製)，在氟樹脂膜上試著形成絕緣層，但絕緣印墨的收縮大，難以形成絕緣膜。
1‧‧‧驅動電路基板(電子裝置)
2‧‧‧PEN膜
3‧‧‧閘極電極
4‧‧‧閘極絕緣膜
5‧‧‧源極電極
5a‧‧‧基部金屬層(基底金屬層)
5b‧‧‧鍍敷層
6‧‧‧汲極電極
6a‧‧‧基部金屬層(基底金屬層)
6b‧‧‧鍍敷層
7‧‧‧堤壩層(絕緣層)
7a‧‧‧半導體用開口部(開口部)
7b‧‧‧貫通孔(開口部)
8‧‧‧半導體層
9‧‧‧保護膜(保護層)
10‧‧‧中間層(絕緣層)
10a‧‧‧貫通孔
11‧‧‧接觸孔
12‧‧‧畫素電極

Claims (7)

  1. 一種電子裝置的製造方法，其係具有基底金屬層、和積層於前述基底金屬層的絕緣層之電子裝置的製造方法，其中，藉由使圖案化膜積層於前述基底金屬層的逆向平版印刷法來形成前述絕緣層，該圖案化膜係圖案化成具有露出前述基底金屬層的一部分之開口部的形狀。
  2. 如請求項1之電子裝置的製造方法，其中在藉由前述開口部所露出之前述基底金屬層的表面形成鍍敷層。
  3. 如請求項2之電子裝置的製造方法，其中在前述鍍敷層的表面形成自組裝單分子膜。
  4. 如請求項1至3中任一項之電子裝置的製造方法，其中前述絕緣層具有撥液性。
  5. 如請求項4之電子裝置的製造方法，其中在前述絕緣層上塗布含有半導體材料的印墨。
  6. 如請求項1至5中任一項之電子裝置的製造方法，其中在前述開口部形成半導體層，使覆蓋前述半導體層並具有氟系樹脂的保護層積層於前述絕緣層而形成，使第2圖案化膜以覆蓋前述保護層的方式積層於前述絕緣層來形成第2絕緣層，該第2圖案化膜係圖案化成具有與前述絕緣層的前述開口部連通的連通開口部之形狀。
  7. 如請求項1至6中任一項之電子裝置的製造方法，其中藉由使導電圖案化膜積層於基板上之逆向平版印刷，形成前述基底金屬層，該導電圖案化膜具有包含銀(Ag)及銅(Cu)的至少任一者之導電印墨。
TW105128349A 2015-09-07 2016-09-02 電子裝置的製造方法 TW201719766A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015175899 2015-09-07

Publications (1)

Publication Number Publication Date
TW201719766A true TW201719766A (zh) 2017-06-01

Family

ID=58239592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128349A TW201719766A (zh) 2015-09-07 2016-09-02 電子裝置的製造方法

Country Status (3)

Country Link
JP (1) JP6241573B2 (zh)
TW (1) TW201719766A (zh)
WO (1) WO2017043408A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102068805B1 (ko) * 2018-09-06 2020-01-22 삼성전기주식회사 세라믹 전자 부품
JP7167662B2 (ja) * 2018-11-28 2022-11-09 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080896A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP5141476B2 (ja) * 2008-09-29 2013-02-13 凸版印刷株式会社 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器
RU2013102912A (ru) * 2010-06-24 2014-07-27 Мерк Патент Гмбх Способ модифицирования электродов в органическом элекронном устрйстве

Also Published As

Publication number Publication date
JPWO2017043408A1 (ja) 2017-09-07
JP6241573B2 (ja) 2017-12-06
WO2017043408A1 (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
KR100940110B1 (ko) 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
JP4280301B2 (ja) 有機ｅｌ素子、およびその製造方法
JP4460643B2 (ja) 有機ｅｌディスプレイパネル及びその製造方法
US7723152B2 (en) Patterning method, method of manufacturing organic field effect transistor, and method of manufacturing flexible printed circuit board
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
JP4730623B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US8097488B2 (en) Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
KR100909481B1 (ko) 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
US8413576B2 (en) Method of fabricating a structure
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
US20050069713A1 (en) Capillary coating method
JP2010123778A (ja) 薄膜半導体装置の製造方法
JP2009070708A (ja) 表示装置及び表示装置の製造方法
TW201719766A (zh) 電子裝置的製造方法
JP2007073856A (ja) 導電性パターンの形成方法、半導体装置の製造方法、および有機電界発光素子の製造方法
US8174016B2 (en) Semiconductor device, active matrix device, electro-optical device, and electronic apparatus
JP5332145B2 (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP2007324510A (ja) 半導体装置の製造方法
WO2010104005A1 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2006261535A (ja) 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP6221243B2 (ja) 薄膜トランジスタアレイ及び画像表示装置
JP5181515B2 (ja) パターン形成方法および電子素子の製造方法
JP2009026900A (ja) 積層構造体、電子素子及びそれらの製造方法、表示装置
JP2007243133A (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2007237547A (ja) 凸版印刷用インキング装置