TW519641B

TW519641B - Substrate bias voltage generating circuit

Info

Publication number: TW519641B
Application number: TW090113670A
Authority: TW
Inventors: Nobuyuki Fujii; Mako Kobayashi; Akira Yamazaki; Yasuhiko Taito; Fukashi Morishita
Original assignee: Mitsubishi Electric Corp; Mitsubishi Electric Eng
Priority date: 2000-08-14
Filing date: 2001-06-06
Publication date: 2003-02-01
Also published as: US6700434B2; JP2002056678A; US20020017946A1; KR20020013389A; KR100465248B1

Description

519641 五、發明說明（1) 發明所屬技術領域本發明係有關於可應用於半導體記憶體之基板偏麼電壓產生電路。習知技術一般半導體記憶體之背偏壓電壓（以下稱為電壓VBB) 生為比驅動半導體記憶體所需之低電壓電源低之電壓，由於如下述之理由使用。一首先，第一，藉著施加電壓VBB，即將記憶體之基板二^至，電壓’可防止記憶體晶片内之PN接局部的被順向〜坚，壓，防止記憶體單元之資料之破壞或閂鎖現象等。第一 ’減少體效應（bulk effect)所引起之MOS電晶體之臨限值電壓之變化，可使電路動作穩定化。#，藉著施力，壓VjB可縮短源極電位之變化所引起之臨限值電壓之f動範圍。$意指縮小字線之升壓範圍，可提高元件之可靠性。第二’藉著施加電壓VBB，可提高寄生M〇s電晶體之臨限值電壓。藉著提高寄生MOS電晶體之臨限值電壓，實現接面降伏現提高或漏電流之減少。第四，、藉著施加電壓VBB，可令在NM〇s電晶體之N+源 ί /及極區域和p井區域之間所形成之pN接面電容值減少。因^，電路動作可高速化，而且位元線上之寄生電容、^ 、0彳元線上傳送之單元之資料之大小也增加。產生電壓VBB之基板偏壓電壓產生電路，變成 ”、、了 7 " 體記憶裝置穩定的動作所必需的。圖23係表示

第5頁五、發明說明（2) 以往之基板偏壓電壓產生電路之概^ 所不，以往之基板偏壓電壓 ^每之方塊圓。如，器⑴與動作用泵電路"2，：電般包括動作用以動作之動作模式時動作· j隐體進行讀出或路】:在不進行讀出或寫入傷動用作^準盈=與備用^入其次說明該以往之基板偏屋n無式時動作。 24係表示以往之基板偏塵電愿產生之動作。圖 μ I先’在基板偏壓電壓產生電路，利用：之流程圖。 d電路檢測DRAM等記憶體之動作圖上未示之檢式（S1001)。作狀態係動作模式或準備模在係動作模式之情況，自體之基板。的電議電位(步驟S1_)，供應記憶而’在係備用模式之恃、、，按照該備用信號之d:田自檢測電路輸出備用信號，(步驟 =側產生小的電壓VBB電位（步驟麵），供應記憶體力之構成ΐ:器= ;二用-個電路盪為和泵電路分成動作用和備用之構造成為主流。" Μ 2111-4080-PF *. ahddub.ptd 519641

發明要解決之課題可是’記憶體之容量變大時，因電壓VBB之供應性能也必須增大，基板偏壓電壓產生電路之面積就變大'因匕而’希望縮小基板偏壓電壓產生電路之面積。又，在記憶體之良率提高之最近，基板偏壓電壓產生電路也需要救濟以往變成不良品的，令良率提高。此外，隨著半導體電子組件之輕薄短小化了因要求低耗電力，在基板偏壓電壓產生電路也需要降低耗電流。-又，近年來電機產品藉著在記憶體、微電腦以及邏兀件三者交換資料控制，但是因製程技術之進步，可混裝化，將這些元件單晶化之所謂的記憶體混裝asic( Application Specific lntegrated Circuit)受到注目。二本記憶體混裝ASIC ’和泛用之記憶體或微電腦之《且 ί 不僅小^匕’而且可實現匯流排寬度之擴大所弓丨起之貝料傳达之咼速化或低耗電力化。即，在本圮憶 JASIC ’因依據規格需要設計各種容量之記憶體°，；利；格化之記憶體容量之基板偏壓電壓產生電路未必最佳之問題。吟 ί發明為解決上述之背景之問題點，其目的在於得到 -種基板偏壓電壓產生電路’藉著在環振 j =電壓爾之調整機構，縮小佔有面積、降低耗電力、内谷易設計以及提高良率。解決課題之方式

2111-4080-PF ； ahddub.ptd 第7頁 519641 板偏壓若到在複出’利泵電路在包括：壓範圍號起動振盪器擇自該振盪電之振盪若器產生需要複在包括：之課題而達成其特徵在於包於既定之電壓和各該複數個擇自該環振盪 ’依照自該選明’因自和各電路所輸出之選擇該振盪輸明之基測電路檢測信 ’利用盈電壓輪出之 ;以及基板偏明，因檢測電盪器。明之基測電路利用一個環振盪器路各自對應之不同之振盪輪出，不板偏壓，檢測出之一後輸出，可共用一個五、發明說明（4) 為解決上述電壓產生電路，基板偏壓電壓位數個環振盪器，照該檢測信號選以及一個泵電路電壓。依據本發數個檢測用選擇器〇下一項發複數個檢内後輸出 ;分頻器輸出之振環振盪器壓後輸出電壓產生依據本發和複數個數個環振下一項發複數個檢目的，在本括：複數個範圍内後輸檢測電路對器輸出之振擇器輸出之檢測電路對因各檢測信板偏壓電壓產生電 ’檢測基板偏壓電號；一個環振盪器依照該檢測信號之分頻；選擇器，按振盪電壓或利用該一個泵電路，依照壓電壓。電壓產生電基板偏壓電發明之基板偏壓檢測電路，檢測出檢測信號；複應；選擇器，按盪電壓後輸出；振盪電壓產生基應之環振盪器得號而異之振盈輸路，其特徵在於壓位於既定之電 ’按照該檢測信分頻比將自該環照該檢測信號選分頻器分頻後之自該選擇器輸出和至少一個分頻路’其特徵在於壓位於既定之電

2111-4080-PF ; ahddub.ptd 第8頁 519641 五、發明說明（5) Μ範圍内後輸出檢測作跋· 號切換延遲段數，·以；：個；：環振盈器，按照該檢刺信出之振盈電屋產生基板偏麼=’依照自該環振蘯器輸同之二：ϋ Γ明二因藉著在—個環振盪器輸入複數個不 = : = :如按照所輸入之檢測信號令用以取出而ο Γ 動’實現延遲段數之切換，因之延遲量，即振盈輸出之振盈頻率。包括明之基板偏壓電壓產生電路，其特徵在於壓H β β ψ 2電路，檢測基板偏壓電壓位於既定之電

照該檢測信號控制變遲；制型環振盈器，按 .IV R 』良更延遲奴之通電量之電晶體之⑽/OFF 生基板ί壓電壓路’依照自該環振盈器輸出之振盈電壓產數個發明，因在一個電流限制型環振盈器輸入複 Ϊ後’按照所輸入之檢測信號控制變更遲奴之通電S之電晶體之⑽/OFF，因而可改變延遲段延遲量，即振盈輸出之振盡頻率。 K遲奴之中，ic板偏壓電壓產生電路’在上述發明 τ邊衣振盪裔包括複數個延遲段；及複數個電晶㉟，少数個電日日體之一部分或全部之0N/0FF 〇若依據本發明，因在一個電流限制型環振盪器輸入數個不同之檢測信號後，按照所輸入之檢測信號個延遲段之一部分或全部之通電量，因而可更精細的以第9頁 2111-4080-PF ； ahddub.ptd Α、發明說明（6) '又之延遲里，即振蘯輸出之振蘆頻率。包括：複數個::a板偏壓電壓產生電路’其特徵在於麼範圍m路’檢測基板偏壓電歷位於既定之電後輸出檢測信號；一個電流限制型環振壓；以更延遲段之通電量之電晶體之閑極電產生基板偏照自該環振盈器輸出之振逢電屋數個個電流限制型環振盈器輪入複更延遲ϋΠί所輸入之檢測信號對用以變可變更延匕之閘極施加不同之電麼，因* 、遲奴之延遲篁，即振盪輸出之振盪頻率。在下一項發明之基板偏壓電壓產生包括：複數個檢測電路，檢測基板偏^ 徵在於，圍内後輪出檢測信號；一個環；d立之電號：開和延遲段連接之電容器；以及一個：該，該^，I $輸出之振i電壓產生基板偏壓電壓。、照自右依據本發明，因在一個璟檢測信號後，按照所輸入之檢測信複=不同之電容器，可改變延遲段旦°刀汗〇延遲段連接之頻率。 n，即振盪輸出之振盪明中在偏壓電壓產生電路，在上述之發巧j衣振盪裔包括和延遲 < 發照該檢測信號分開該複數個電 ^數個電容器，按若依據本發明，因在一；；；：：：分或全部。衣振盪益輪入複數個不同之 519641 五、發明說明（7)

f測信號後，按照所輸入之檢測信號分開和延遲段複數個電容器之中之一部分或全部，目而可更精細的改^ 延遲段之延遲量，即振盪輸出之振盪頻率。交在下一項發明中，該環振盪連接之電容器。明之基板偏壓電壓產生電路，在上述之發器包括經由可雷射修整之保險絲和延遲^ 若依據遲段連接之即振盪輸出在下一包括：複數麗範圍内後號切換供應電源電壓；盪電壓產生若依據檢測信號後器之半導體延遲段之延在下一包括：複數壓範圍内後檢測信號起生基板偏壓本發明，因包括經電容器，利用LT熔之振盪頻率。項發明之基板偏壓個檢測電路，檢測輸出檢測信號；一構成環振盪器之半以及一個泵電路，基板偏壓電本發明，因 ’按照所輸元件之一部遲量，即振項發明之基個檢測電路輸出檢測信動，·複數個電壓；以及壓。在一個入之檢分或全盪輸出板偏壓，檢測號；至泵電路選擇器 , 一、㈧、I从而丁、不口延斷可調整延遲段之延遲量，電壓產生電路，其特徵在於基板偏壓電壓位於既定之電個環振盪器，按照該檢測信導體元件之一部分或全部^ 依照自該環振盪器輸出之振環振盪器輸入複數個不同之測信號切換供應構成環振盪部之電源電壓，因而可改變之振盪頻率。電壓產生電路，其特徵在於基板偏壓電壓位於既定之電少一個之環振盪器，按照該 ’依照所輸入之振盪電壓產 ’按照該檢测信號將自該環

2111-4080-PF ; ahddub.ptd 第Η頁 519641 五、發明說明（8) 振盪器輸出之振盪若依據本發明號動作之環振盪器路之中所選擇之泵相同而且供應性能電壓。在下一項發明電壓選擇性輸入該複數個泵電路。，因依照依據自檢測電路輸出之檢測信之振盪電壓，利用選擇器自複數個泵i 電路產生基板偏壓電壓，使用供應性能比較小之泵電路可供應更大之基板偏壓明中，之泵電若組構造電壓供憶體容在包括：壓範圍號起動電壓產電路之若測信號源電壓在中，該該複數個泵路並聯之模依據本發明供應複數個應性能不同量選擇適當下一項發明複數個檢測内後輸出檢，以及"^個之基板電路係組構造，因利泵電路之模組之模組之基板電路，測信號泵電路生基板偏壓電壓半導體元件依據本發明切換構成泵偏壓電壓產生電由基板偏壓電壓用由相，例如構造之同之泵電準備幾種複數個泵路，在上述之發之供應性能相同路並列配置之模整體之基板偏壓電路，可按照記偏壓電壓產生電檢測基板偏壓電環振盪器自該環振照該檢測部之電源個，依照而且按之一部分或全 ’因在一個泵電路按照電路之半導體元件之一 ’因而可改變基板偏壓電下一項發明之基板偏壓電複數個檢測電路連接成共壓之供應壓產生電用一個修路，其壓位於，按照盪器輸信號切電壓。複數個部分或性能。路，在整電路特徵在於既定之電該檢測信出之振盪換構成泵不同之檢全部之電上述發明

2111-4080-PF； ahddub.ptd 第12頁 519641

共用一個修電路。若依據本發明，因複數個檢測電路連接成電路，不需要在各檢測電路包括不同之修整發明之實施例 ^ =下依肖圖面詳細說明本發明之基板偏壓電路之貫施例。此外，不是利用太杳 — 座生電 — 个疋〜用本貫^例限疋本發明的。

貫施例1 J 百先，說明實施例丨之基板偏壓電壓產生電路。圖^ 示實細例_1之基板偏壓電壓產生電路之概略構造之方圖。圖1所示之基板偏壓電壓產生電路包括第一檢測 11 ’自檢測電壓VBB比第一基準值大；第一環振盪器12，按照自第一檢測電路U輸出之第一檢測信號動作成起動狀態；第二檢測電路2 1，自檢測電壓VBB比第二基準值大；以及第一％振盪器，按照第一檢測信號和自第二檢測電路 21輸出之第二檢測信號當係第一基準值以下且第二基以上時動作成起動狀態。又，圖1所示之基板偏壓電壓產生電路包括選擇器，輸入自第一環振盪器12輸出之振盪電壓（以下稱為第一泵電壓）和自第二環振盪器22輸出之振盪電壓（以下稱為第一泵電壓）後，在輸入了該第一檢測信號之情況選擇該第一泵電壓後輸出，而在未輸入該第一檢測信號之情況選擇該第二泵電壓後輸出。又，包括泵電路4 〇，依照自選擇器 30輸出之泵電壓產生電壓VBB。。即’實施例1之基板偏壓電壓產生電路共用一個泵電路40 ’按照電壓VBB之值決定輸入該泵電路4〇之泵電壓。

519641 五、發明說明（10) ' --- 其次’說明實施例1之基板偏壓電壓產生電路之動作。圖2係表示實施例1之基板偏壓電壓產生電路之動作之流和·圖首先’在基板偏壓電壓產生電路’在第一檢測電路 11和第二檢測電路21輸入電壓VBB後，檢測電壓VBB(牛驟 S1 0 1)。乂娜在第一檢測電路11，檢測到所輸入之電壓大於第一基準值（例如一〇·8ν)時（在步驟S102為是），第一檢測電路11輸出第一檢測信號。該第一檢測信號輸入第一環振盈器12後，使第一環振盪器12動作成起動狀態（步驟sl〇3)。此外，此時，第二環振盪器22設為係停止狀態之非動作狀態。因而，第一環振盪器12之輸出，即第一泵電壓輸入選擇器30。選擇器30依據輸入了第一檢測信號，選擇第一泵電壓後輸入泵電路40(步驟S104)。然後，泵電路4〇按照該第一泵電壓之輸入動作成起動狀態（步驟sl〇8)，產生電壓 VBB(步驟S109)。尤其，在上述之步驟sl〇2〜sl〇4、sl〇8以及S1 0 9之處理之流程，意指在電源投入時或記憶體動作時之電壓VBB之消耗大時等需要基板偏壓電壓時，可產生例如—UV之電壓VBB後迅速供應：供應“ 而，在第二檢測電路21，檢測到所輸入之電壓VBB大 :第丨二J準值(例如―1.0”時’第二檢測電路21輸出第二 η。在此情況’因該第一檢測信號未表示檢測狀 t：據未表示該檢測狀態之第一檢測信號和表示檢測狀 d之第一檢測信號，得知所輸入之電壓VBB小於第一基準

519641

值而且大於第二基準值（在步驟31〇2不是，在步驟^⑽是）然彳^，表示檢測狀態之第二檢測信號和未表示該檢測月怎之第一檢測信號輸入第二環振盪器22，使第二環振邊器動作成起動狀態（步驟sl〇6)。此外，此時，第一環振盪器1 2處於係停止狀態之非動作狀態。。因而，第二環振盪器22之輸出，即第二泵電壓輸入選擇器3 0選擇器3 0因處於未輸入第一檢測信號之狀態，選擇第二泵電壓後輸入泵電路40 (步驟S1 07)。然後，果電路 40按照該第二泵電壓之輸入動作成起動狀態（步驟si〇8)，產生電壓VBB(步驟S109)。尤其，在上述之步驟sl〇2、 S105〜S109之處理之流程，意指在電壓νΒβ接近例如—丨·” 而不需要高供應性能時或記憶體未動作時之補充電壓νβΒ 之消耗時，可產生合適之電壓VBB後迅速供應。在所輸入之電壓VBB小於第二基準值之情況（在步驟 S105不是），第一環振盪器12及第二環振盪器22都處於係停止狀態之非動作狀態（步驟S110)。隨著，泵電路4〇也處於係停止狀態之非動作狀態（步驟S 111)。如以上之說明所示，若依據實施例1之基板偏壓電壓產生電路’因檢測V Β β之電壓位準後令環振盪器和泵電路動作或停止，不會供應記憶體之基板過大之電壓VBB。又’因共用一個泵電路，和包括了以往之複數個泵電路之構造相比，可縮小電路之面積。此外，在實施例1之基板偏壓電壓產生電路，需要新設置選擇器，但是因選擇

2111-4080-PF ； ahddub.ptd

519641

器之：：規模遠比栗電路小，無特別之問題。電路122的士栗電路4〇因電路規模比圖23所示以往之備用爷 :路122的大，耗電流變大，但是因供應 J之備用栗動作變慢，耗電流和以往大致相同。 4大而可使此外，在實施例丨之基板偏壓電自檢測電壓VRR夕紝|门& 电路，因依照 J电之結果回歸的產生電壓VBB，以上之檢測雷路，g!7 1 士 0 , 日者具有3個可f _ έ μ冤路具有3個以上之基準值（檢測位準），了更精細的控制電壓VBB之回授產生。 Η立旱），實施例2 其次說明實施例2之基板偏壓電壓產生 m Q ^ Jr - .. — ，1 〜/土、傲W /主电！座玍蕙路。造之施例2之基板偏壓電壓產生電路之概略構 ^ 此外’對於和^共同之部分賦與唬，嚙略其說明。 τ 在於ίΞ3,所示之基板偏壓電壓產生電路’和圖1之不同點二：衣，盤器設為一個，並新設置了分頻器2 3。即，共 t振盪态13，選擇器30輸入自環振盪器13輸出之第一泵 ΰ望二，且把藉著將第一泵電壓輸入分頻器2 3而延遲了週電壓作為第二泵電壓輸入。又，為了進行環振盪器13 之 2控制和是否經由分頻器23之控制，設置NOR閘G11、反相器G12與G14以及NAND閘G13。其次說明實施例2之基板偏壓電壓產生電路之動作。、圖4係表示實施例2之基板偏壓電壓產生電路之動作之、流&圖°首先’在基板偏壓電壓產生電路，在第一檢測電路1 1和第二檢测電路21輸入電壓VBB後，檢測電壓VBB(步

2111-4080-PF ； ahddub.ptd

519641 五、發明說明（13) 驟 S201 I ^ f ,核測電路1 1，檢測到所輸入之電壓VBB大於第一土準值（例如一〇· 8V)時（在步驟32〇2為是），第一路1 1輸出邏輯位準” H”之第烚、目,丨e 輸入_問川之輸入端子第之一 V ^ 询八鸲子之一方。在此，N〇R閘^!不管另方輸&子之號狀態，輸出邏輯位準” l，'之信號。，邏^立準"L”,信號在反相器⑴反轉後，輸入環振 ^ 而，使裱振盪器丨3動作成起動狀態（步驟S203) 〇因而振盪器13之輸出，即第一泵電壓輸入選擇器 30 °選擇H 3 0依據輸人了第—檢測信號，選擇第—果電壓後泵電路4G(步驟S2°4)。然後，泵電路4°按照該第-泵…（之輸入動作成起動狀態（步驟M〇g)，產生電壓π" 步驟S210)。尤其，在上述之步驟“”〜以以、s2〇9以及 S 2 1 0之處理之机耘，意指在電源投入時或記憶體動作時之電壓VBB之消耗大時等需要基板偏壓電壓之高供應性能時，可產生例如一1 · 〇v之電壓νΒβ後迅速供應。而在第—檢測電路21，檢測到所輸入之電壓VBb大於ί ;基準赞值一（例如—1 · 〇V)時，第二檢測電路2 1輸出邏輯，準^之第二檢測信號（在步驟S2 02不是，在步驟S2〇5 是）。該第二檢測信號輸入NOR閘G11之輸入端子之另一方和NAND閘G13之輸入端子之一方。在此，n〇r閘gu不管另一方之輸入端子之信號狀態，輸出邏輯位準” L”之信號。該邏輯位準” L”之信號在反相器G12反轉後，輸σ入環振

519641 五、發明說明（14) 盪器13。因而，使環振盪器13動作成起動狀態（步驟s2〇6) 又，NOR閘G13在輸入端子之另一方輸入環振盪器13之輸出，即第一泵電壓，但是因輸入端子之一方輸入邏輯位準”11”，依次輸出將該第一泵電壓反轉後之電壓。該輸出因在反相器G14反轉，在分頻器23輸入相位和第一泵狀態相同之電壓（步驟S207)。〜在分頻器2 3 ’令第一泵電壓延遲成和在實施例1所說明之第二環振盪器22輸出之第二泵電壓一樣之週期後，輸入選擇器30。選擇器3 0因未輸入第一檢測信號，選擇第二泵電壓後輪入泵電路40 (步驟S208 )。然後，泵電路40按照該第二泵電壓之輸入動作成起動狀態（步驟S2〇9)，產生電壓VBB(^ 驟S210)。尤其，在上述之步驟S2〇2、S2〇5〜S2i〇之處理^ ^程，意指在電壓VBB接近例如—i· 0V而不需要高供應性能時或記憶體未動作時之補充電壓VBB之消耗時，可合適之電壓VBB後迅速供應。在所輸入之電壓VBB小於第二基準值之情況（在步驟 = 振盈器13處於係停止狀態之非動作狀態(步。奴耆，泵電路4〇也處於係停止狀態之態（步驟S212)。 r私if狀 2以上之說明所示，若依據實施例2之基板偏壓電壓

1所-笛，因振盪器和分頻器之構造可具有和實施例 1所不之第一環振盤器和第二環振盈器相同之功能，可享J

519641 五、發明說明（15) 受實施例1之效果，而且可將電路面積縮小了將環振盪器置換為尺寸比較小之分頻器之差值。又，因減少了電路數，可縮短設計期間。實施例3 其次說明實施例3之基板偏壓電壓產生電路。圖5係表不實施例3之基板偏壓電壓產生電路之概略構造之方塊圖。此外，對於和圖1共同之部分賦與相同之符號，省略其說明。八在圖5所示之基板偏壓電壓產生電路，和圖1之相異點在於，將環振盪器設為一個，在該環振盪器丨〇内按照第一檢測信號及第二檢測信號調整泵電壓。因而，在環振盪器 1 0之内部構造也具有特徵。 " 圖6係表系實施例3之基板偏壓電壓產生電路之環振盪器10之電路圖。在圖6，環振盪器1〇包括n〇i^G2i，輸入第一檢測信號及第二檢測信號；反相器G22及G23，依次將 NOR閘G21之輸出反轉；以及NAND閘^，將反相1G23之出輸入輸入端子之一方。 ^ 又，環振i器1 〇包括起始延遲段，由複數個反相器聯而成’第〆延遲|曼’由m個反相器串聯而成而且和起妒 =遲段串耳葬；第二延遲段，由n個反相器串聯而成而且矛：一延遲段串聯，以及輸出段，依照NAND閘624之輪起始延遲段之輸出產生電壓VBB。此外’包括選擇器3Q，輸人第—^遲段之輸出和延遲段之輪出，在輸人了第—檢測信號之情況選擇第=

519641 五、發明說明（16) 遲段之輸出後輸出’而在輸入了第二檢測信號之情況選擇第二延遲段之輸出後輸出。即，在第一檢測電路11輸出第一檢測信號時，產生週期由m個反相器之延遲决疋之泵電壓，而在第二檢測電路 21輸出第二檢測信號時，產生週期由m + n個反相器之延遲決定之泵電壓。這意指實現和實施例2 一樣之作用。其次說明實施例3之基板偏壓電壓產生電路之動作。圖7係表示實施例3之基板偏壓電壓產生電路之動作之流程圖。首先，在基板偏壓電壓產生電路，在第一檢測電路11和第二檢測電路21輸入電壓VBB後，檢測電壓VBB(步驟S301)。 ’ 在第一檢測電路11，檢測到所輸入之電壓V β B大於第一基準值（例如一0.8V)時（在步驟S302為是），第一檢測電路11輸出邏輯位準”Η”之第一檢測信號。該第一檢測信號輸入環振盪器10。因而，使環振盪器1〇動作成起動狀態，而且利用選擇器30將第一延遲段之輸出回授（步驟S3〇3)。因而，依據由m個反相器之延遲決定之週期產生泵電壓後，向泵電路40輸入該泵電壓（步驟S3〇6)。然後，泵電路40按照該泵電壓之輸入動作成起動狀態（步驟S3〇7)，產生電壓VBB(步驟S308 )。尤其，在上述之步驟S3〇2、S3〇3 以及S306〜S308之處理之流程，意指在電源投入時或記憶體動作時之電壓VBB之消耗大時等需要基板偏壓電壓之高供應性能時，可產生例如一丨· 〇v之電壓νΒβ後迅速供應。而，在第一檢測電路2 1，檢測到所輸入之電壓大

519641 五、發明說明（17) 基A值(例x〇v)時，第二檢測電路21輸出邏輯 H 之第一檢測信號（在步驟S3 02不是，在步驟33〇4 : 二檢測信號輸入環振蓋器10。因而，使環振盪二？動作成起動狀態，而且利用選擇器30將第二延輸出回授（步驟S305 )。因而，依據由m + ri個反相器之延遲決定之週.期產 J壓後，向栗電路4。輸入該泵電壓（步驟。，缺後生栗 =^ 4〇 =照該栗電壓之輸人動作成起動狀態（步驟s 3 〇 u支 m步驟s3°8)。尤其，在上述之步湖2、 304 = 308一之處理之流程，意指在電壓爾接近例如—ι〇ν 之t冋供應性能時或記憶體未動作時之補充電壓VBB 之消耗時，可產生合適之電壓νΒβ後迅速供應。 S304 i”7電壓VBB小於第二基準*之情況（在步驟器10處於係停止狀態之非動作狀態(步 = =9) Α者，栗電路40也處於態（步驟S3 1 0 )。 π〜< π初作狀如以上之說明所示，^ 產生電路，Ιέ荽/ p &依據實施例3之基板偏壓電壓，替】Ϊ ίΐίΐ 〇内設置振盪頻率(延遲量)之調整機構，尤其變更構成延遲僻 σ y ^ ； ^ 因可實現實施例2所示之作用又叮之Λ相器之個數之機構’ ¥施例4 夂作用，可旱受實施例2之效果。其次說明實施例4之基祐值厭之基板偏壓電壓產生電路偏壓^壓產生電路。實施例4 。因而，在以下說明C圖5所示環振盪器之別例长振盪為之電路構造。

519641 五、發明說明（18) 圖8係表示實施例4之基板偏壓電壓產生電路之環振盪器之電路圖。此外，對於和圖6共同之部分賦與相同之符號，省略其說明。在圖8，和圖6之相異點在於，將閘 G21之輸出設為信號a、將反相器G22之輸出設為信號b以及包括將作為信號D之第一檢測信號反轉後將其結果設為信號C之反相器G25。又’在排除圖6所示之選擇器30，並在置換第一延遲段及第二延遲段之延遲段上包括了複數個延遲方塊W〜〇η 上也相異。延遲方塊Q1藉著將PM〇s電晶體Qpl和腿⑽電晶體Qnl互補連接而構成反相器。又，在pM〇s電晶體之源極侧設置彼此之汲極間及源極間連接之PM〇s電晶體QApl和 QBpl ’在NMOS電晶體Qnl之源極側設置彼此之汲極間及源極間連接之NMOS電晶體QAnl和QBnl。 PMOS電晶體QApl在閘極輸入該信號a，pm〇S電晶體 QBpl在閘極輸入該信號c。又，NM0S電晶體QAnl在閘極輸入該信號B，NMOS電晶體QBnl在閘極輸入該信號d。此外，關於其他之延遲方塊Qn也是一樣之構造。即’圖8所示之環振盪器i 〇係電流限制型之環振盪器。按照信號A〜D之邏輯狀態限制通電之電流量。該通電量之控制意指振盪頻率（延遲量）之控制。尤其，在此，在輸出第一檢測信號時，在各延遲方塊，PM〇s電晶體QApl及 NMOS電晶體QAnl (以下將這些電晶體只稱為M〇s電晶體qA) 和PM0S電晶體QBpl及NMOS電晶體QBnl (以下將這些電晶體只稱為M0S電晶體QB)都變成導通狀態。

2111-4080-PF ； ahddub.ptd 第22頁 519641 五、發明說明（19) " 曰而，在輸出第一檢測#號時，在各延遲方塊，pM〇s電晶體QApl及NMOS電晶體QAnl (以了將這些電晶體只稱為M〇s 電晶體QA)變成導通狀態，PM0S電晶體QBpl及關⑽電晶體 QBnj(以丁將這些電晶體只稱為M〇s電晶體QB)變成不導通即，在輸出第一仏測#號時，和在輸出第二檢測信號時相比，在各延遲方塊限制電流，延遲變大。這意指實現和實施例2相同之作用。 “曰貝其次說明實施例4之基板偏壓電壓產生電路之動作。圖9係表示實施例4之基板偏壓電壓產生電路之動作之流程圖。首先，在基板偏壓電壓產生電路，在第一檢測電路11和第二檢測電路21輸入電壓VBB後，檢測電壓νΒβ(步驟S401) 〇在第一檢測電路11，檢測到所輸入之電壓VBB大於第一基準值（例如一0.8V)時（在步驟34〇2為是），第一檢測電路11輸出邏輯位準π H”之第一檢測信號。該第一檢測信號輸入環振盪器1 0。因而，使環振盪器丨〇動作成起動狀態。又’邏輯位準’，Ηπ之第一檢測信號將信號a、b、c、D 依次設為邏輯位準nLn、，，ηπ、"Ln、ΠΗΠ。這表示將各延遲方塊内之MOS電晶體QA及QB都設為導通狀態（步驟S403)。因而’依據各延遲方塊内之M〇s電晶體qA及⑽都變為導通狀態之情況之電流限制決定振盪頻率（延遲量）後，依照所決定之振盪頻率（延遲量）產生泵電壓。該泵電壓輸入泵電路40 (步驟S406 )。然後，泵電路4〇按照該泵電壓之輸入動作成起動狀態（步驟S407)，產生電壓VBB(步驟S408

2111-4080-PF ； ahddub.ptd 第23頁 519641 五、發明說明^20) ' ----- 之斧尤。其，在上述之步驟34〇2、S40 3以及S40 6〜S408之處理、、肖L秩’思指在電源投入時或記憶體動作時之電壓VBB之 j大時等需要基板偏壓電壓之高供應性能時，可產生例〜1·〇ν之電壓VBB後迅速供應。，，在第一檢測電路2 1，檢測到所輸入之電壓VBB大位進”一"基準值（例如―1· 〇V)時，第二檢測電路21輸出邏輯 Η之第二檢測信號（在步驟s 4 〇 2不是，在步驟S 4 0 4 :。该第二檢測信號輸入環振盪器1 0。因而，使環振盪 J 0動作成起動狀態。在此，第一檢測信號係邏輯位準 ^一。又，邏輯位準"Η"之第二檢測信號和邏輯位準，,^之檢測信號將信號A、Β、C、D依次設為邏輯位準” L，，、

Li II || yj || H 、” L”。這表示將各延遲方塊内之MOS電晶體QA設 "通狀態’將M0S電晶體QB設為不導通狀態（步驟S405 ) 、因而，依據只有各延遲方塊内之M0S電晶體QA變為導通狀態之情況之電流限制決定振盪頻率（遲量）所決定之振盈頻率(延遲量)產…=遲果=輸= 電路40 γ步驟S4〇6)。然後，泵電路4〇按照該泵電壓之輸入動作成起動狀態（步驟S4〇7)，產生電壓VBB(步驟S4〇8) 二尤其，在上述之步驟S4〇2、S4〇4〜S4〇8之處理之流程，意指在電壓VBB接近例如-l 0V而不需要高供應性能時或記憶體未動作時之補充電壓VBB之消耗時，可產生合電壓VBB後迅速供應。在所輸入之電壓VBB小於第二基準值之情況（在步驟

519641

之非動作狀態（步狀態之非動作狀五、發明說明（21) S404不是），環振盪器1〇處於係停止狀態驟S409)。隨著，泵電路4〇也處於係停止態（步驟S410)。如以上之說明所示，若依據實施例4之基板偏壓電壓產生電路，藉著在環振盪器1〇内設置振盪頻率（延遲量）之調整機構，尤其進行延遲段之電流限制之M〇s電晶體之〇n/ OFF控制之機構，因可實現實施例2所示之作用，可施例2之效果。卞又貝實施例5

其次說明實施例5之基板偏壓電壓產生電路。實施例5 之基，偏壓電壓產生電路係表示圖8所示電流限制型之環振盪之別例/因而，在以下說明環振盪器之電路構造。圖10 (a)係實施例5之基板偏壓電壓產生電路之環振盪，1/之電路圖。此外，對於和圖8共同之部分賦與相同之符號’省略其說明。在圖1〇(a)，和圖8之相異點在於，排除反相器G25，並變更了延遲方塊Q1〜Qn之内部構造。

圖1〇(a)所示之延遲方塊Q1藉著將PM0S電晶體Qpl和 NM0S電晶體Qnl互補連接而構成反相器。又，在pM()S電晶體Qpl之源極側設置PM〇s電晶體QApl，在NM〇s電晶體Qnl之源極側設置NM0S電晶體QAnl。而且，pM〇s電晶體QApl及 NM0S電晶體QAnl都輸入信號E。此外，關於其他之延遲方塊Qn也是一樣之構造。在此’信號E如圖1 〇 (b)所示，利用輸入第一檢測信號及第二檢測信號之定電壓產生電路產生。尤其，圖10(b)

519641 五、發明說明（22) 所示之定電壓產生電路在第一檢測信號係邏輯位準"Η，，凊况，以比在第二檢測信號係邏輯位準，，Η"之产古 < 壓值輸出信號Ε：。 ^電時大即，圖10(a)所示之環振盪器10在輸出第二檢測信垆對於各延遲方塊比在輸出第一檢測信號時之電流限1 增大延遲。這意指實現和實施例2相同之作用。其次說明實施例5之基板偏壓電壓產生電路之動作。圖11係表示實施例5之基板偏壓電壓產生電路之動作之流程圖。首先，在基板偏壓電壓產生電路，在第一檢測電路11和第二檢測電路21輸入電壓VBB後，檢測電壓vbb(“ 步驟S 5 0 1 )。在第一檢測電路1 1，檢測到所輸入之電壓VBB大於第一基準值（例如一0.8V)時（在步驟S 502為是），第一檢測電路11，出邏輯位準” H”之第一檢測信號。該第一檢測信號輸入環振盪器1 0。因而，使環振盪器丨〇動作成起動狀態。又’邏輯位準” H，'之第一檢測信號在定電壓產生電路 =產生電壓A之信號E。但，電壓a係比第二檢測信號係邏輯位準H f之情況之電壓β大之值。然後，該電壓A之信號E 輸入MOS電晶體QA之閘極（步驟S503)。因而’各延遲方塊依據M0S電晶體QA在閘極輸入了電壓A之情況之電流限制決定振盪頻率（延遲量）後，依照所決疋之振靈頻率（延遲量）產生泵電壓。該泵電壓輸入泵電路40 (步驟S50 6 )。然後，泵電路4〇按照該泵電壓之輸入動作成起動狀態（步驟S50 7 )，產生電壓VBB(步驟S508 )。

519641 五、發明說明（23) 尤其，在上述之步驟S5〇2、S5 03以及S50 6〜S508之處理之流程，意指在電源投入時或記憶體動作時之電壓VBB 之消耗大時專需要基板偏壓電壓之高供應性能時，可產生例如一1 · Ο V之電壓VBB後迅速供應。而’在第二檢測電路2 1，檢測到所輸入之電壓νββ大於第二基準值（例如一 1 · 〇 V)時，第二檢測電路2 1輸出邏輯位準’’ Η”之第二檢測信號（在步驟§5〇2不是，在步驟S5〇4 是）。該第二檢測信號輸入環振盪器〗〇。因而，使環振蘯器1 0動作成起動狀態。又，邏輯位準” H，，之第二檢測信號在定電壓產生電路令產生電壓B之信號E。但，電壓b係比第一檢測信號係邏輯位準” H”之情況之電壓A小之值。然後，該電壓B之信號E輸入MOS電晶體QA之閘極（步驟S505 ) 〇因而，各延遲方塊依據M0S電晶體QA在閘極輸入了電壓B之情/兄之電流限制決定振盪頻率（延遲量）後，依照所決定之振盪頻率（延遲量）產生泵電壓。該泵電壓輸入泵電路40 (步驟S506 )。然後，泵電路4〇按照該泵電壓之輸入動作成起動狀態（步驟S507)，產生電壓VBB(步驟S508)。尤其’在上述之步驟S502、S5 04〜S5〇8之處理之流程，意指在電壓VBB接近例如—i 0V而不t要高供應性能時或記憶體未動作時之補充電壓VBB之消耗時，可產生人, 之電壓VBB後迅速供應。 α i 在所輸入之電壓VBB小於第二基準值之情況（在步驟 S504不是），環振盪器10處於係停止狀態之非動作狀態（步

五、發明說明（24) 狀態之非動作狀

驟S509)。隨著，泵電路4〇也處於態（步驟S5!0)。 7 I 如以上之說明所示，若依據實施例5 產生電路，藉著在環振盪器1 0内設置#盪二板偏屋電壓調整機構，尤其控制進行延遲段之電；率(延遲量)之之閘極電壓值之機構，因f 二限制之MOS電晶體享受實施例2之效果。貝現““列2所示之作用，可實施例6 其次說明實施例6之基板偏壓雷之基板偏壓電壓產生電路係表示圖5所示環写=6 。因而’在以下說明環振盈器之電路構造"例圖1 2係實施例6之基板偏壓電壓產生電路s f 10之電路圖。此外，針於釦同β u座玍冤路之％振盪益贫/ 圖共同之部分賦與相同之符 J j略其說明。在圖12 ’和圖6之相異點在於，包括了反相裔G 2 6，將作為作贫了夕楚 . 設為信號F。第二檢測信號反轉後將其結果 ^ ’在排除圖6所示之選擇器3〇，並在置換第一延遲 Γίί: 之延遲段上包括了複數個延遲方塊QHn 上也相異。延遲方塊Q1包括反相器M，和起始延遲段串 pU，電晶體CAPl，在功能上作為電源線側之電容器；，晶體Spl，在功能上作為用以將pM〇s電晶體cApi和反相益D1之輸出連接之切換裝置；NM〇s電晶體cAni，在功能上作為接地線侧之電容器；以及NM〇s電晶體Sni，在功忐上作為用以將NMOS電晶體CAni和反相器])〗之輸出連接之 519641

^ f =置。而，PM〇S電晶體Spl在閘極輸入該信號F，NM0S 電日日體Snl在閘極輸入該信號j。即，圖1 2所示之環振盪器丨〇在輸出了第二檢測信號時將PMOS電晶體spl及關⑽電晶體Snl都設為導通狀態，在反相器之輸出附加PM〇s電晶體CApU^NM〇s電晶體以“之閘極電令值。即，只有所附加之電容值需要充放電，結果 f延遲方塊Q1之延遲量增加。對於其他之延遲方塊卟等也疋樣之構^。运意指實現和實施例2相同之作用。其次說明實施例6之基板偏壓電壓產生電路之動作。圖1 3係表示實施例6之基板偏壓電壓產生電路之動作之流程圖。首先，在基板偏壓電壓產生電路，在第一檢測電路11和第一檢測電路21輸入電壓後，檢測電壓νβΒ( 步驟S601)。在第一檢測電路11，檢測到所輸入之電壓VBB大於第一基準值（例如一(K8V)時（在步驟S6〇2為是），第一檢測電路11，出邏，位準"H”之第一檢測信號。該第一檢測信號輸入環振盪器1 0。因而，使環振盪器丨〇動作成起動狀態 (步驟S603 )。即，因信號F變成邏輯位準” H” ，信號】變成邏輯位準 nL”，PMOS電晶體Sp卜Spn及NMOS電晶體Sn卜Snn都變成不導通狀態’在反相器D1〜Dn之輸出未附加PM0S電晶體 CApl〜CApn和NMOS電晶體CAnl〜CAnn之閘極電容值。因而，依照反相器D1〜Dn所決定之振盛頻率（延遲量）產生泵電壓。該泵電壓輸入泵電路40 (步驟s60 6 )。然後，泵電

2111-4080-PF ； ahddub.ptd 第29頁 519641 五、發明說明（26) 狀態（步驟S607 )，產路40按照該泵電壓之輸入動作成起動生電壓VBB(步驟S608 )。尤其，在上述之步驟S602、S6 03以及S6〇6〜S6〇8之處理^流程，意指在電源投入時或記憶體動作時之電壓vbb 之消耗大時等需要基板偏壓電壓之高供應性能日寺，可產生例如一1 · 0 V之電壓VBB後迅速供應。而，在第一檢測電路21，檢測到所輸入之電壓大於第二基準值（例如一1·〇ν)時，第二檢測電路21輸出邏輯，準”『之第二檢測信號（在步驟％〇2不是，在步驟％〇4 疋）t»亥第一檢測L號輸入環振盛器1 〇。即，因信號f變成邏輯位準，信號J變成邏輯位準，，Η”，PMOS電晶體Sp卜 Spn及NMOS電晶體Sn卜Snn都變成導通狀態，在反相器 D卜Dn之輸出附加PM0S電晶體CAp卜CApn和NM〇s電晶^ CAnl〜CAnn之閘極電容值（步驟S6〇5)。因而，依照反相器 D1〜Dn和該閘極電容值所決定之延遲量產生泵電壓。該泵電壓輸入泵電路40 (步驟S606)。然後，泵電路4〇按照該泵電壓之輸入動作成起動狀態（步驟S6〇7)，產生電壓vbb 步驟S608 )。尤其，在上述之步驟S6〇2、S6 04〜S608之處理之流程，思指在電壓VBB接近例如一1 · 〇v而不需要高供應性能時或記憶體未動作時之補充電壓VBB之消耗時，之電壓VBB後迅速供應。』屋生口適在所輸入之電壓VBB小於第二基準值之情況（在步驟 S604不是），環振盪器1〇處於係停止狀態之非動作狀態（步

519641 五、發明說明（27) 驟S60 9 )。隨著，泵電路4〇也處於態（步驟S6 1 0 )。、，、☆止狀態之非動作狀如以上之說明所示，戈彳 ^ 產峰雷踗，蕤篓，w 、據貫施例6之基板偏壓電壓產生電路，精者在環振盪器丨〇电& 調整機構’尤其進行電容器 ^振盪頻率（延遲量）之 5丨9斛-* I 附加控制之機構，因可實現貝把例2所不之作用，可享受實施例2之效果。實施例7 ^ 其次說明實施例7 A JLr; /A er, ^ # a ^ ^ ^ r-, (之基板偏壓電壓產生電路。實施例7 之基板偏壓電壓產生雷敗在车-θ m ^各、玍冤路係表不圖1 2所示環振盪器之別例，在以下說明環振盪器之電路構造。 Ξ ” ί ““列7之基板偏壓電壓產生電路之環振盪器之“回。此外，對於和圖1 2共同之部分賦與相同之符號，省略其說明。在圖14，和圖12之相異點在於，在最後之延遲方塊Qn之輸出部設置7LT(雷射修整）方塊。在圖14 ’ LT(雷射修整）方塊包括PMOS電晶體CBpl，在功，上作為電源線側之電容器；保險絲FAl，用以將㈣⑽ 電晶體Cjpl和延遲方塊Qn之輸出部連接；M〇s電晶體CBnl ’在功能上作為接地線側之電容器；以及保險絲FBI，用以將MOS電晶體CBnl和延遲方塊Qn之輸出部連接。即’圖14所示之環振盪器1〇，藉著利用LT熔斷方式切斷LT方塊之保險絲’可令對延遲方塊如之輸出部附加之閘極電容值減少。這除了實施例6之作用以外，在想調整延遲段之延遲量之情況有效。此外，構成LT方塊之LT段可設置複數個，如圖1 4所示。

519641

八上述之LT炫斷處理因依據和實施例6之共同之構造部 =之動作不同之時序進行，對於實施例7之基板偏壓產生電路之動作省略說明。 ^ j上所不，若依據實施例7之基板偏壓電壓產生電路’藉著在％振盪器1〇内設置振盪頻率（延遲量）之調整機構’尤其進行電容器之附加控制之機構，還包括LT方塊， I可實現實施例2所示之作用，可享受實施例2之效果。尤其，LT方塊之組裝，可救濟在因電壓νΒβ之供應性能過大而=給圯憶體基板之電壓太低之情況或因電壓VBB之供應性Ϊ不足而無法降低供給記憶體基板之電壓之情況等而至目前為止被視為不良品之基板偏壓電壓產生電路或組裝了基板偏壓電壓產生電路之晶片，可提高良率。實施例8 其次說明實施例8之基板偏壓電壓產生電路。實施例8 之基板偏壓電壓產生電路係表示圖5所示環振盪器之別例因而，在以下說明環振盡器之電路構造。 α圖1 5係表示實施例8之基板偏壓電壓產生電路之環振 J器之電路圖。此外，對於和圖6共同之部分賦與相同之符號’省略其說明。在圖i 5 ’和圖6之相異點在於，排除選擇器30，並包括反相器G27，將第一檢測信號反轉； PMOS電晶體SW1，供應第一電源電壓；及pM〇s電晶體別2，供應第二電源電壓。 PMOS電晶體SW2在閘極輸入第一檢測信號（F)，pM〇s電晶體swi在閘極輸入該反相器G27之輸出。在此，該第一電

519641

源電壓比第二電源電壓大。之汲極和構成環振盪器1 〇之電壓輸入端子連接。本構造據第一檢測信號控制。尤其這些PMOS電晶體SW1及SW2 王部或一部分之邏輯閘之電源思指第一及第二電源電壓都依即’圖1 5所示之環振盪器丨〇在輸出了邏輯位準,,H "之第二檢測信號時，供應邏輯閘第一電源電壓，而在輸出了迷輯位準Η之第二檢測信號時，供應邏輯閘第二電源電壓。構成環振盪器1 〇之邏輯閘之電源電壓之大小決定其環振盪器1 0之振盪頻率（延遲量）。即，在供應了第一電^ = 壓之情況，延遲量比供應了第二電源電壓之情況小。這奄指實現和實施例2相同之作用。 °。其次說明實施例8之基板偏壓電壓產生電路之動作。六圖1 6係表示實施例8之基板偏壓電壓產生電路之動作之流程圖。首先，在基板偏壓電壓產生電路，在第一檢測電路11和第二檢測電路21輸入電壓VBB後，檢測電壓VB^、步驟S 7 0 1 )。在第一檢測電路11，檢測到所輸入之電壓VBB大於第一基準值（例如一〇·8ν)時（在步驟37〇2為是），第一檢測路11輸出邏輯位準” Η”之第一檢測信號。該第一檢輸入環振盪器10。目而，使環振盈器1〇動作成起動狀？，而且PMOS電晶體SW1變成導通狀態，供應各邏輯〜源電壓（步驟S703 )。因而，依照由該第一 (延遲量）產生泵電壓。該電源電壓之供應決定之振盪頻率果電壓輸入果電路40 (步驟

2111.4080-PF；ahddub.ptd 第33頁 519641

)。然後，泵電路40按照該泵電壓之輸入動作成起動狀態 (步驟S707 )，產生電壓VBB(步驟S7 08 )。尤其，在上述之步驟S702、S703以及S706〜S708之處理之流程，意指在電源投入時或記憶體動作時之電壓VBB之消耗大時等需要基板偏壓電壓之高供應性能時，可產生例如一丨· 〇 v之 VBB後迅速供應。而，在第二檢測電路2 1，檢測到所輸入之電壓VBB大，第一基準值（例如一 L 〇v)時，第二檢測電路輸出邏輯，準"H”之第二檢測信號（在步驟87〇2不是，在步驟”“ =)。該第二檢測信號輸入環振盪器1 0。因而，使環振盪器1 〇動作成起動狀態，而且PM0S電晶體SW2變成導通狀態’供應各邏輯閘第二電源電壓（步驟S7〇5)。因而，依照由該第二電源電壓之供應決定之振盪頻率 )延J t產/泵電壓。該泵電壓輸入泵電路4〇 (步驟S706 (二二”\路40按照該系電壓之輸入動作成起動狀態 — 例如一1 η V Α 之處理之>;,L程，思指在電壓νΒβ接近 •而不需要高供應性能時或記憶體未動作時之補之消耗時’可產生合適之電函後迅：供; smi:，電壓VBM、於第二基準值之情況(在步i 二9) P:，器10處於係停止狀態之非動作狀態(步態二。二者，菜電路40也處於係停止狀態之非動作狀如以上之說明所示若依據實施例8之基板偏壓電壓

2111-4080-PF ； ahddub.ptd 第34頁 519641

產生電路，藉著在環振盪器1〇内設置振盪頻率（延遲量）之調整機構，尤其控制構成環振盪器丨〇之邏輯閘之電源電壓之機構，因可實現實施例2所示之作用，可享受實施效果。實施例9 ^次說明實施例9之基板偏壓電壓產生電路.。圖17係表示實施例9之基板偏壓電壓產生電路之概略構造之方塊圖。圖1 7所示之基板偏壓電壓產生電路包括第一檢測電路 11，自檢測電壓VBB比第一基準值大；第二檢測電路21，自檢測電壓VBB係第一基準值以下；環振盪器2〇、以及泵電路41及42，電壓VBB之供應性能相同。尤其，泵電路41 及42具有實施例1所示之泵電路4〇之一半之供應性能。此外，環振盪器2 0係和以往之環振盪器相同之構造。又，圖17所示之基板偏壓電壓產生電路包括N〇R閘 G31、反相器G32、G35 以及 G38、NAND 閘 G34 及 G37 〇NOR 閑 G3 1輸入第一檢測信號和第二檢測信號，反相器G32將該 NOR閘G31之輸出反轉後輸入環振盪器2〇。反相器G35將NAND閘G34之輸出反轉後將其結果輸入泵電路41，反相器G38將NAND閘G37之輸出反轉後將其結果輪入泵電路42。此外，在NAND閘G34之輸入端子之一方輸入别第一檢測信號，在另一方輸入反相器G38之輸出。又，在 NAND閘G37之輸入端子之一方輸入反相器G32之輸出，在一方輸入環振盪器20之輸出。另即，實施例9之基板偏壓電壓產生電路按照電壓vbb之

2111-4080-PF *. ahddub.ptd 第35頁 519641

檢測結果令變更動作之泵電路之個數。其次，說明實施例9之基板偏壓電壓產生電路之動作。圖18係表示實施例9之基板偏壓電壓產生電路之動作之流程圖。首先，在基板偏壓電壓產生電路，在第一檢測電路11和第一;^測電路2 1輸入電壓v b B後，檢測電壓v b B ( + 驟S801 )。 ’y 在第一檢測電路11，檢測到所輸入之電壓VBB大於第一基準值（例如一0.8V)時（在步驟S802為是），第一檢測電路11輸出第一檢測信號。該第一檢測信號輸入N0R閘G31之輸入端子之一方。在此，NOR閘G31不管另一方之輸入端子之信號狀態，輸出邏輯位準” L”之信號。該邏輯位準” L，，之信號在反相器G32反轉後，輸入環振盪器2〇。因而，使環振盪器20動作成起動狀態（步驟§80 3 )。因而，環振盪器20之輸出，即泵電壓輸入NAND閘㈡7 之輸入端子之另一方。結果，NA ND閘G37將泵電壓傳給反相器G38。反相器G38將所輸入之泵電壓反轉後輸入泵電路 42(步驟S804)。又，NAND閘G34在輸入端子之一方輸入邏輯位準"jj„之第一檢測信號，而且在另一方輸入反相器G38之輸出，即系電壓。該泵電壓在反相器G3 5反轉後輸入泵電路41 (步驟 S804)。即，在第一檢測信號係邏輯位準” H”之情況，2個栗電路41及42按照自環振盪器2〇輸出之泵電壓動作成起動狀態（步驟S805 )。然後，泵電路41及42產生電壓VBB(步驟 S810) 〇

519641

述，步驟S802〜S805、S810之處理之流程時 ον 思私在電源投入日寸或記憶體動作時之電壓等需要基板偏壓電壓之高供應性能時，可 / 之電壓VBB後迅速供應。 i W - 1 而，在第二檢測電路21，檢測到所輸入之於第二基準值（例如一1·0ν)時，第二檢測電路，準” Η”之第二檢測信號（在步驟S8〇2不是，在步驟別〇6輯疋）。該第一檢測信號輸入N 0 R閘G 3 1之輸入端子之一方。在此，NOR閘G31不管另一方之輸入端子之信號狀態，輸出邏輯位準n L”之信號。該邏輯位準” L”之信號在反相器 G32反轉後，輸入環振盪器2〇。因而，使環振盪;器2〇動作1 成起動狀態（步驟S807 )。 ° 因而’環振盪器20之輸出，即泵電壓輸入nand閘G37 之輸入端子之一方。在此，因反相器G32之輸出係邏輯位準Η ’結果’NAND閘G37將自環振盈器20輸出之泵電壓傳給反相器G38。反相器G38將所輸入之泵電壓反轉後輸入泵電路42(步驟S808)。在此，因第一檢測信號係邏輯位準"L"，NAND閘G34不管另一方之輸入端子之信號狀態，輸出邏輯位準” H ”之信號。该邏輯位準π Ηπ之信號在反相器g 3 5反轉後，輸入泵電路41，但是泵電路41不動作。即，在第二檢測信號係邏輯位準” Ηπ之情況，只有泵電路42按照自環振盪器20輸出之泵電壓動作成起動狀態（步驟S809 )。然後，泵電路42產生電壓VBB(步驟S810)。

2111-4080-PF ; ahddub.ptd 第37頁 519641 五、發明說明（34) 尤其’在上述之步驟S802、S806〜S810之處理之流程二意指在電壓VBB接近例如一L 〇v而不需要高供應性能時或冗憶體未動作時之補充電壓νΒβ之消耗時，可產生合適之電壓VBB後迅速供應。口在，輸入之電壓VBB小於第二基準值之情況（在步驟〇 6不疋），環振蘯器2 〇處於係停止狀態之非動作狀態（步驟S811)。隨著，泵電路41及42也處於係停止狀態之^動作狀態（步驟S812)。如以上之說明所示，若依據實施例9之基板偏壓電壓產生電路，因用環振盪器和2個泵電路之構造可具有和實軛例1所不之第一環振盪器和第二環振盪器相同之功能，可享受實施例1之效果，而且因電壓VBB在負側變大時電路之一部分不動作，可降低耗電流。此外，因只是各設個％振盪器和泵電路即可，可縮短設計期間。實施例1 0 八人說^實轭例10之基板偏壓電壓產生電路。實施例 1 〇之基板偏壓電壓產生電路係說明上述各實施例之泵電路例的。圖1 9 (a )係表示實絲n > | μ γ 只她例1 Ο之基板偏壓電壓產生雷路之泵電路之電路圖。圖ig(、所+ 石圓所不之泵電路係單增壓型泵電路，因電路構造本身釦7 ^ 卞日主土水明。 ' 身# 乂彺的無任何差異，在此省略說、實施例1 0之特徵在於彳*彡呈^杳^ ^ 、目“> $鐵治mi 、使和實例8 一樣按照第一檢測仏號k更圖19(a)所示之各邏輯閘之供係用以變更供應電壓之雷蹊p。ψ认 a 〇 ^ ； I ^路圖。此外，關於其動作，因如第38頁 2111-4080-PF； ahddub.ptd 519641 五、發明說明（35) 在實施例8所示，在此省略說明。如以上之說明所示 ^ 產生電路，藉著在泵電2依據實施例10之基板偏歷電麼機槿，太、豆批在丨娃# 路内没置振盈頻率（延遲量）之調整 Ξ = 泵電路之邏輯閉之電源電壓之機構，因可貫現貫施例2所示之竹田 γ & 實施例11 之作用，可旱受實施例2之效果。其次彡兒明實施例11之I 4 两、 1 1々使k M f 之基板偏壓電壓產生電路。實施例 Π，基=墨電壓產生電路係說明可規，…路後按照記憶體之大小變更泵電路之個數之▲ 構造例。圖20係用以說明實施例丨丨之基板偏壓電壓^生電路之模組構造例之說明圖。如圖20所示’例如，嗖 16M位元之DRAM對應之泵電路，在DRAM之大小為3以位° : ，裝載2個泵電路，在64M位元時裝載4個。寻如以上所示，若依據實施例丨丨之基板偏壓電壓產路’因採用按照記憶體之大小並列的配置同一泵電路之y 組構造，泵電路之設計只要一個即可，可縮短設計期模此外，在如記憶體混載ASIC般要求各種記憶體容二。情況也不必每次再設計，在此情況也可縮短設計期里之實施例1 2 ’ 其次說明實施例1 2之基板偏壓電壓產生電路。圖2工^ 表示實施例1 2之基板偏壓電壓產生電路之一部公夕I* 係丨刀〈圚。如圖21所示，表示一種構組構造，藉著將分頻器和環捃 ^ 串聯，可按照記憶體容量調整振盪頻率（延遲^量）。、例=器在64Μ位元之記憶體容量時，只用環振盪器而不經由分頻

2111-4080-PF ； ahddub.ptd 519641

2111-4080-PF ; ahddub.ptd 第40頁五、發明說明（；36) ' '~' --—-- 器 9 將自環振盪器 10輸出之泵電壓經由選擇器50直接輸入泵電路。藉著若記憶體容量係3 2 Μ位元經由一個分頻器5丨，而若係1 6 Μ位元經由- -個分頻器51及52，實現振盪頻率之調整〇此外 5 這些分頻器51及52之連接利用開關swn及，12 切換，如圖 21 所示 ο 如以上所示若依據實施例1 2之基板偏壓電壓產生電路 9 藉著各設計 • _ 個分頻器和環振1器，對於和分頻器之個數對應之記憶體容量不必再設計，可縮短設計期間。實施例1 3 其次說明實施例1 3之基板偏壓電壓產生電路。實施例 13 之基板偏壓電壓產生電路之特徵在於在檢測電壓之複數個檢測電路共用LT(雷射修整）電路。圖22 係表示實施例1 3之基板偏壓電壓產生電路之檢測電路之電路圖 0 如圖22所示，在第一電流鏡型檢測器n及第二電流鏡型檢測器21共用LT電路62。在分別設置具有不同之檢測位準之檢測電路之情況，該檢測電路之LT電路也需要分別包括 j 但是檢測電路之個數多時，LT電路之面積也增大，在測試也費時。因此在實施例1 3，如圖2 2所示，設計成與共用之LT 電路62連接之 PMOS 電晶體Tr 1和第一電流鏡型檢測器11之 PMOS 電晶體 Tr2之間之電流鏡對及PMOS電晶體Trl和第二電流鏡型檢測器 21 之PMOS電晶體Tr3之間之電流鏡對之間之鏡比不同〇藉此 9 實現LT電路62之共用。 519641 五、發明說明（37) 而，藉間也可縮短方向偏移即此外，了複數個檢造，將各自相同之概念板偏壓電壓發明之效果如以上路對應之環測信號而異後輸出，可著並聯。關於可，在在上述測電路之個數。此外之概念這些檢測器’佔有面積也變小，測試時檢測位準，因只是全部之檢測器朝同一精度上也無問題。之實施例卜1 3，為了簡化說明，在包括、複數個環振盪器或複數個泵電路之構設為2個’但是當然在3個以上也可應用，在上述之實施例1〜1 3所說明之產生基之一部分也可應用於升壓電路。之說明振盡器之振盪共用一、耗電流以依據下一項產生和複數要複數個環期間變小之依據下一項之檢測信號盪輸出之延可改變延遲使電路規模依據下一項所示，得到在輸出，個泵電及設計發明，個檢測振盘器效果。發明，後’例遲段之段之延縮小和發明，若依據本發明，因自和各檢測電複數個檢測電路所輸出之因各檢利用選擇器選擇該振蘯輸出之一路，和以往相比，也具有可使電期間變小之效果。因利用一個環振盪器和至少一個電路各自對應之不同之振盪輸出 ’具有可使電路規模、耗電流以因藉著在一個環振盪器輸入複數如按照所輸入之檢測信號令用以位置移動，實現延遲段數之切換遲量，即振盪輸出之振盪頻率，' 降低耗電流之效果。因在一個電流限制型環振盪器輸 2111-4080-PF \ ahddub.ptd 第41頁 519641

入複數個不同之檢測信號後變更延遲段之通電量之電晶 #又之延遲量，即振盪輸出之縮小和降低耗電流之效果。，按照所輸入之檢測信號控制體之ON/OFF，因而可改變延遲振盪頻率，具有可使電路規模 …右依據下一項發明，因在一個電流限制型環振盪器輸入複數個不同之檢測信號後，按照所輸入之檢測信號變更複數個延遲段之一部分或全部之通電量，因而可更精細的變更延遲段之延遲量，即振盪輸出之振盪頻率，具有可使電路規模縮小和降低耗電流之效果。若依據下一項發明，因在一個電流限制型環振盪器輸入複數個不同之檢測信號後，按照所輸入之檢測信號對用以變更延遲段之通電量之電晶體之閘極施加不同之電壓，因而可變更延遲段之延遲量，即振盪輸出之振盪頻率，具有可使電路規模縮小和降低耗電流之效果。八若依據下一項發明，因在一個環振盪器輸入複數個不同之檢測信號後，按照所輸入之檢測信號分開和延遲段連接之電容器’因而可改變延遲段之延遲量，即振盪輸出之振盛頻率’具有可使電路規模縮小和降低耗電流之效果。若依據下一項發明，因在一個環振盪器輸入複數個不同之檢測信號後’按照所輸入之檢测信號分開和延遲段連接之複數個電谷器之中之一部分或全部，因而可更精細的改變延遲段之延遲量，即振盪輸出之振盪頻率，具有可使電路規模縮小和降低耗電流之效果。 ^ 若依據下一項發明，因包括經由可雷射修整之保險絲 ί 1 1 I S I 2111-4080-PF ； ahddub.ptd 第 42 頁 519641

2延遲段連接之電容器，利用LT熔斷可調整延遲段里，即振盪輸出之振盪頻率，具有可使電路規模低耗電流以及提高良率之效果。之延遲小、降若依據下一項發明，因同之檢測信號後，按照所輸振盈器之半導體元件之一部改變延遲段之延遲量，即振電路規模縮小和降低耗電流若依據下一項發明，因測信號動作之環振盪器之振泵電路之中所選擇之泵電路性能相同而且供應性能比較偏壓電壓，因而具有可縮短壓之供應性能之效果。在一個環振盪器輸入複數個不入之檢測信號切換供應構成環分或全部之電源電壓，因而可盪輸出之振盪頻率，具有可使之效果。依照依據自檢測電路輸出之檢盛電壓’利用選擇器自複數個產生基板偏壓電壓，使用供應小之泵電路可供應更大之基板計期間而且可調整基板偏壓電右依據下一項發明，因利用由相同之泵電路並列配置之模組構造供應複數個泵電路，例如在按照記憶體容量需要適當之供應性能之泵電路之情況，也只要設計一個泵電路，就可準備整體之基板偏壓電壓供應性能不同之泵電路，具有可縮短計期間之效果。若依據下一項發明，因在一個泵電路按照複數個不同之檢測信號切換構成泵電路之半導體元件之一部分或全部之電源電壓，因而可改變基板偏壓電壓之供應性能，具有可使電路規模縮小和降低耗電流之效果。若依據下一項發明，因複數個檢測電路連接成共用一

519641 五、發明說明（40) 個修整電路’不需要在各檢測電路包括不同之修整電路，具有可實現電路規模縮小和提高良率之效果。圖式簡單說明圖1係表示實施例1之基板偏壓電壓產生電路之概略構造之方塊圖。圖2係表示貫施例1之基板偏壓電壓產生電路之動作之流程圖。圖3係表示實施例2之基板偏壓電壓產生電路之概略構造之方塊圖。圖4係表示實施例2之基板偏壓電壓產生電路之動作之流程圖。圖5係表示實施例3之基板偏壓電壓產生電路之概略構造之方塊圖。圖6係表示實施例3之基板偏壓電壓產生電路之環振盪器之電路圖。圖7係表示實施例3之基板偏壓電壓產生電路之動作之流程圖。圖8係表示實施例4之基板偏壓電壓產環振盡器之電路圖。、。圖9係表示實施例4之基板偏壓電壓產生電路之動作之流程圖。盡器Γ電示實施例5之基板偏壓電壓產生電路之環振圖係表示實施例5之基板偏壓電壓產生之動作

2111-4080-PF I ahddub.ptd 第44頁 519641 五、發明說明（41) 之流程圖。之環振圖1 2係表示實施例6之基板偏壓電壓產生電路盈器10之電路圖。作環振環振圖1 3係表示實施例6之基板偏壓電壓產生電路< 之流程圖。動圖1 4係表示實施例7之基板偏壓電壓產生電路< 靈器1 0之電路圖。圖1 5係表示實施例8之基板偏壓電壓產生電路之盈器1 0之電路圖。圖1 6係表示實施例8之基板偏壓電壓產生電路之流程圖。 < 動作圖1 7係表示實施例9之基板偏壓電壓產生電路構造之方塊圖。之概略之流程圖圖1 8係表示實施例9之基板偏壓電壓產生雷较_。包俗之動作圖1 9係表示實施例1 〇之基板偏壓電壓產生路之電路圖。 <粟電圖20係用以說明實施例丨丨之基板偏模組構造例之說明圖。电座產生電路之部圖21係表示實施例12之基板偏壓電分之圖。 i玍電路之路之撿測電路之電路圖示實施例13之基板偏壓電壓產生電圖23係表示以往之基板偏壓電壓產生電路之概略

2111-4080-PF ； ahddub.ptd 519641

之方塊圖。程圖圖24係表示以往之基板偏壓電壓產生電路之動作之流符號說明 1 〇、13環振盈器；11第一檢測電路； 1 2第一環振盪器； 2 0環振盪器； 2 1第二檢測電路；2 2第二環振盪器； 23、51、52分頻器；30、50選擇器； 40〜42泵電路； 62LT電路； C Α η 1 〜C A η η、C Β η 1 〜C Β η η、Q Α η 1 〜Q A η η、Q Β η 1 〜Q Β η η、

Qnl、SnlNMOS 電晶體； CApl 、CBpl 、QApl〜QApn 、QBpl〜QBpn 、Qpl 、SW1 、 SW2 、 Spl 、 Tr卜Tr3PM0S 電晶體； D卜Dn 、G12 、G14 、G22 、 G23 、 G25 、 G26 、 G27 、G32 、G35、G38反相器； FA1、FBI保險絲；

Gil、G21N0R 閘； G13、G24、G31、G34、G37NAND 電路； Q1〜Qn延遲方塊； SW11 、 SW12 開關。

2111-4080-PF ： ahddub.ptd 第46頁

Claims

519641 六、申請專利範圍 1 · 一種基板偏複數個檢測電範圍内後輸出檢測複數個環振盪選擇器，按照盪電壓後輸出；以一個泵電路，板偏壓電壓。及 2 · —種基板偏複數個檢測電範圍内後輪出檢測一個環振盪器分頻器，利用器輸出之振盪電壓選擇器，按照盪電壓或利用該分一個泵電路，板偏壓電壓。 3· —種基板偏複數個檢測電範圍内後輸出檢測一個環振盪器一個泵電路，基板偏壓電壓。壓電壓產生電路，其特徵在於包括：路彳w測基板偏慶電塵位於既定之電麼信號；器，和各該複數個檢測電路對應；忒檢測信號選擇自該環振盪器輸出之振依照自該選擇器輸出之振盪電壓產生基壓電壓產生電路，其特徵在於包括：路’檢測基板偏壓電壓位於既定之電壓信號； ’按照該檢測信號起動；依照忒檢測信號之分頻比將自該環振盪分頻；泫=測信號選擇自該環振盪器輸出之振頻為分頻後之振盪電壓後輸出；以及依照自该選擇器輸出之振盪電壓產生基壓電壓產生電路，其特徵在於包括：路檢測基板偏壓電壓位於既定之電壓信號； ’按照該檢測信號切換延遲段數；以及依照自該環振盈器輸出之振盪電壓產生

2111-4080-PF *. ahddub.ptd 第47頁 519641 六、申請專利範圍 4· 一種基板偏壓電壓產生電路，其特徵在於包括：卜複數個檢測電路，檢測基板偏壓電壓位於既定之電壓範圍内後輸出檢測信號；一個電流限制型環振盪器，按照該檢測信號控制變更延遲段之通電量之電晶體之ON/OFF ;以及一個泵電路，依照自該環振盪器輸出之振盪電壓產生基板偏壓電壓。 5 ·如申請專利範圍第4項之基板偏壓電壓產生電路，其中，該環振盪器包括：複數個延遲段；及複數個電晶體，在各該複數個延遲段變更通電量；按照該檢測信號控制該複數個電晶體之一部分或全部之ON/OFF 〇 6二一種基板偏壓電壓產生電路，其特徵在於包括： r图：Ϊ:Τ ί電A ’檢測基板偏壓電壓位於既定之電壓範圍内後輸出檢測信號；延遲段ΐ: ’電U:環振盪器，#照該檢測信號控制變更之逄j之逋電里之電晶體之閘極電壓；以及基板偏ίίί4 ’依照自該環振盪器輸出之振盪電壓產生裡&扳偏壓電壓產生電路 I · 複數個檢測電路，給、、目I丨其二六付傲在於包括：檢測基板偏壓電壓位於gj: 範圍内後輸出檢测信號；电i仪於既疋之電壓一個％振盪器，按昭該檢牧…、忑彳欢冽^唬分開和延遲段連接

519641

電容器；以及依照自該環振盪器輸出之振盪電壓產一個泵電路基板偏壓電壓。 s·如申請專利範圍第7項之基板偏壓電壓產生電按其中，該環振盪器包括和延遲段連接之複數個電容器，照該檢測信號分開該複數個電容器之一部分或全部。， 9·如申請專利範圍第7項之基板偏壓電壓產生電其中，該環振盈H包括經由可t射修整之保險絲和’ 連接之電容器。、遲段 10. —種基板偏壓電壓產生電路，其特徵在於包複數個檢測電路，檢測基板偏壓電壓位於既定之電·壓範圍内後輸出檢測信號； < 哥壓器之：=1:.丄Ϊ照該檢測信號切換供應構成環振盡器+導體兀件之一邛7刀或全部之電源電壓；以及一個泵電路，依照自該環振盪器輸出基板偏壓電壓。俽盈电壓產生 11· 一種基板偏壓電壓產生電路，其特徵在於複數個檢測電路，檢測基板偏壓電壓位雷範圍内後輸出檢測信號；尤疋之電壓至少一個之環振盪器，按照該檢測信號起動· 複數個泵電路，依照所輸入之振盪電美電壓；以及座王I扳偏壓器輪出之振盪選擇器’按照該檢測信號將自該環振盪電壓選擇性輸入該複數個泵電路。

2111-4080-PF ； ahddub.ptd 第49頁 519641 六、申請專利範圍，豆Hf/#11圍第11項之基板偏壓電壓產生電路之i電：ϊ Ξ I電路係由純偏Μ電壓t供應性能相同之泵電路並聯之模組構造。 If. 一種基板偏壓電壓產生電路，其特徵在於包括： Μ ϊ β Ϊ檢測電路，檢測基板偏壓電壓位於既定之電壓摩巳圍内後輸出檢測信號；疋您冤& :個環振盪器，按照該檢測信號起動；以及美板’依照自該環振盪11輸出之振I電壓產生 i體元i夕垒，而且按照該檢測信號切換構成泵電路之半導體疋件之一部分或全部之電源電壓。千請專利範圍第i、2、3、4、5、6、7、8、9、 2或13項之基板偏壓電懕產生雷攸甘士數個檢測電跤、鱼垃士此田如电壓產生電路，其中，該複电路連接成共用一個修整電路。