KR19990060790A - 반도체 장치의 챠지 펌프 회로 - Google Patents

Abstract

본 발명은 반도체 장치의 챠지 펌프에 관한 것으로, 소정의 제어 신호가 활성화될 때 소정 주파수의 발진 신호를 발생하는 발진기와; 상기 제어 신호가 활성화될 때 상기 발진 신호를 받아들여서 상기 발진 신호보다 지연된 그리고, 서로 상이한 지연 시간들을 갖는 복수개의 지연 신호들을 각각 발생하는 복수개의 지연 회로들과; 노드와; 상기 지연 신호들에 응답해서 상기 노드로 펌핑된 전압을 공급하는 복수개의 챠지 펌프들 및; 상기 펌핑된 전압과 소정의 기준 전압을 비교해서 상기 제어 신호를 발생하는 비교기를 포함하되; 상기 비교기는 상기 펌핑된 전압이 상기 기준 전압보다 클 때 상기 제어 신호를 비활성화 시켜서 상기 발진기와 상기 지연 회로들이 동작하지 않도록 하는 것을 특징으로 하는 챠지 펌프 회로를 포함한다.

Description

반도체 장치의 챠지 펌프 회로(Charge Pump Circuit Of Semiconductor Device)

본 발명은 반도체 장치에 관한 것으로서, 구체적으로는 챠지 펌프 회로(Charge Pump Circuit)에 관한 것이다.

최근에, 전자공학의 빠른 발전, 특히 반도체 공학의 빠른 발전은 많은 전자 제품의 경박 단순화를 가능하게 하였다. 이와 같이 전자 제품의 크기가 작아짐에 따라 반도체 메모리 장치에 대한 단일 전원 사용 및 저전압 동작의 요구가 심각하게 대두되고 있다. 그런데, 반도체 메모리 장치의 종류에 따라서는 그 동작 특성상 장치 내부에 전원 전압보다 높은 전압이 인가되어야만 하는 회로가 채용되는 경우가 있다. 또한, 반드시 전원 전압보다 높은 전압이 인가되어야 하는 것은 아니지만 전원 전압보다 높은 전압을 사용하는 것이 특성상에 유리한 회로도 있게 된다. 일정한 단일 전원 전압이 반도체 메모리 장치로 인가되는 경우, 반도체 메모리 장치의 내부에서 상기 인가된 전원 전압보다 높은 전압을 만들어 주는 챠지 펌프(Charge Pump)가 필요하게 된다.

도 1은 종래의 실시예에 따른 챠지 펌프 회로의 구성을 나타낸 블럭도가 도시되어 있다.

도 1을 참조하면, 상기 챠지 펌프 회로는 발진부(100), 챠지 펌핑부(200), 비교부(300), 출력부(10)로 구성되어 있다.

상기 발진부(100)는 상기 챠지 펌핑부(200)의 입력 단자에 발진 신호를 공급한다.

상기 챠지 펌핑부(200)는 상기 발진부(100)의 출력 단자와 상기 비교부(300)의 입력 단자 사이에 병렬로 연결되어 있는 n(n은 정수)개의 챠지 펌프 회로들(CP1,CP2, ..., CPn)로 구성되어 있고, 상기 발진부(100)에서 공급된 발진 신호를 펌핑하여 높은 전압 레벨을 출력한다.

상기 비교부(300)는 상기 챠지 펌핑부(200)의 출력 단자와 내부 회로의 입력 단자의 사이에 연결되고, 상기 챠지 펌핑부(200)의 출력 전압 레벨과 기준 전압 레벨(Vref)과의 비교에 의해 출력되는 비교 신호(Vcom)를 상기 발진부(100)로 공급한다.

도 2는 도 1의 챠지 펌프 회로의 동작 타이밍도이다.

도 2를 참조하면, 발진 신호(S0)는 상기 발진부(100)에서 상기 챠지 펌핑부(200)으로 공급되는 발진 신호이다. 출력 신호(SP1)은 상기 발진 신호(S0)가 상기 챠지 펌핑부(200)에서 출력되어 상기 비교부(300)으로 공급되는 신호이다. 비교 신호( )는 상기 출력 신호(SP1)와 상기 기준 전압 레벨(Vref)을 상기 비교부(300)에서 비교하여 발생되는 비교 신호(Vcom)이다. 상기 Ip(Ipump)는 상기 챠지 펌핑부(200)에서 전압의 레벨이 펌핑될 때 발생하는 순간 전류 소모량이다.

상기 신호(S0)가 시간(T1)에서 활성화될 때 상기 출력 신호(SP1)도 활성화 된다. 그러나, 시간(T2)에서 상기 기준 전압 레벨(Vref)보다 상기 출력 신호(Sp1) 레벨이 낮으면 상기 비교 신호( )가 활성화 상태에 있기 때문에 상기 발진부(100)에서 출력되는 상기 발진 신호(S0)가 상기 챠지 펌핑부(200)로 공급된다. 이로인해, 상기 챠지 펌핑부(200)에서의 출력 신호(SP1)가 상기 기준 전압 레벨(Vref)을 초과하게 된다. 상기 챠지 펌프 회로의 동작에 의해 발생되는 상기 순간 전류 소모량(Ip)는 복수개의 챠지 펌프가 동시에 동작하기 때문에 상기 순간 전류 소모량(Ip)이 많은 것을 알 수 있다. 상기 출력 신호(SP1)는 상기 기준 전압 레벨(Vref)보다 필요 전압 레벨 이상 높아지는 원인이 되기도 한다.

따라서 본 발명의 목적은 각각의 챠지 펌프의 동작 시점을 분산시켜, 순간 전류 소모량을 줄이고, 챠지 펌프의 출력 전압이 필요 전압 레벨 이상 높아지는 것을 방지하기 위한 챠지 펌프 회로를 제공하는 것이다.

도 1은 종래의 실시예에 따른 반도체 장치용 챠지 펌프의 구성을 나타내는 블럭도.

도 2는 도 1의 챠지 펌프의 동작 타이밍도.

도 3은 본 발명의 반도체 장치용 챠지 펌프의 구성을 나타내는 블럭도.

도 4는 도 3의 챠지 펌프의 동작 타이밍도, 그리고

도 5는 도 3의 반도체 장치용 챠지 펌프의 지연 회로 구성을 상세하게 보여주는 회로도이다.

*도면의 주요 부분에 대한 부호 설명

100 : 발진부 200 : 챠지 펌핑부

300 : 비교부 400 : 지연부

10 : 출력부

(구성)

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 소정의 제어 신호가 활성화될 때 소정 주파수의 발진 신호를 발생하는 발진기와; 상기 제어 신호가 활성화될 때 상기 발진 신호를 받아들여서 상기 발진 신호보다 지연된 그리고, 서로 상이한 지연 시간들을 갖는 복수개의 지연 신호들을 갖는 복수개의 지연 신호들을 각각 발생하는 복수개의 지연 회로들과; 노드와; 상기 지연 신호들에 응답해서 상기 노드로 펌핑된 전압을 공급하는 복수개의 챠지 펌프들 및; 상기 펌핑된 전압과 소정의 기준 전압을 비교해서 상기 제어 신호를 발생하는 비교기를 포함하되; 상기 비교기는 상기 펌핑된 전압이 상기 기준 전압보다 클 때 상기 제어 신호를 비활성화시켜서 상기 발진기와 상기 지연 회로들이 동작하지 않도록 하는 것을 특징으로 하는 챠지 펌프 회로를 포함한다.

이 실시예에 있어서, 상기 지연 회로들은 상기 발진기에 직렬로 연결되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 챠지 펌프들 중 하나는 상기 발진기에 연결되고, 그들 중 나머지들은 상기 지연 회로들에 각각 연결되는 것을 특징으로 한다.

이 실시예에 있어서, 상기 지연 회로들은 각각 동일한 지연 시간을 갖는 것을 특징으로 한다.

이 실시예에 있어서, 상기 지연 회로들 각각은, 입력 단자와, 출력 단자와, 상기 입력 단자에 연결되고, 상기 제어 신호에 응답해서 온/오프되는 스위치 수단과, 상기 스위치 수단과 상기 출력 단자 사이에 연결되는 지연 수단을 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 스위치 수단은 전달 게이트를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 지연 수단은 래치를 포함하는 것을 특징으로 한다.

(작용)

이와같은 회로에 의하면, 지연 회로는 상기 도 1의 상기 발진부의 출력 단자와 상호 병렬로 연결된 상기 챠지 펌핑부의 입력 단자에 연결되어, 상기 챠지 펌핑부의 각 챠지 펌프의 동작 시점을 조절한다. 이로인해, 상기 챠지 펌프들은 각각 지연된 시간만큼 동작의 시점이 달라지므로 복수개의 상기 챠지 펌프가 동시에 동작할 때 보다 펌핑되는 레벨이 감소되어 순간 전류 소모량을 줄일 수 있다. 또한 순간 전류 소모량을 줄임으로 인해서 본 발명의 상기 챠지 펌프에 의해 출력된 전압이 종래 챠지 펌프의 출력 전압보다 상기 기준 전압 레벨을 필요 이상 초과하지 않는다.

(실시예)

이하 본 발명의 실시예에 따른 참조도면 3 내지 5에 의거하여 상세히 설명한다.

도 3을 참조하면, 본 발명의 반도체 장치용 챠지 펌프의 구성을 보여주는 블록도가 도시되어 있다..

다시 도 3을 참조하면, 본 발명의 챠지 펌프 회로는 발진부(100), 챠지 펌핑부(200), 비교부(300), 지연부(400), 출력부(10)로 구성되어 있다.

상기 발진부(100)는 외부의 신호를 공급받아 상기 챠지 펌핑부(200)로 발진 신호(S0)를 공급한다.

상기 챠지 펌핑부(200)는 상기 발진부(100)의 출력 단자와 상기 비교부(300)의 입력 단자 사이에 복수개의 챠지 펌프 회로가 상호 병렬로 연결되어, 상기 발진부(100)의 상기 발진 신호를 공급받아 전압을 펌핑하여 출력한다.

상기 비교부(300)는 상기 챠지 펌핑부(200)의 출력 전압 레벨을 기준 전압 레벨(Vref)과 비교하여 비교 신호( )를 출력하고, 상기 비교 신호( )에 의해 상기 발진부(100)의 동작을 제어한다.

상기 지연부(400)는 상기 발진부(100)의 출력 단자와 상기 챠지 펌핑부(200)의 사이에 병렬로 (n-1)개의 지연 회로가 연결되고, 상기 발진부(100)로부터 공급되는 상기 발진 신호를 각각 순차적으로 상기 챠지 펌핑부(200)의 챠지 펌프 회로들(CP2, CP3, ..., CPn)의 입력단에 지연시켜 공급한다.

본 발명의 반도체 장치용 챠지 펌프는 상기 발진부(100)의 출력 단자와 상기 챠지 펌핑부(200)의 상기 챠지 펌프 회로(CP1)의 입력단자가 연결되어 있다. 그리고 상기 챠지 펌프 회로들(CP2, CP3, ..., CPn)과 각각 대응하는 상기 지연 회로들(D1, D2, ..., Dn-1)이 연결되어 있는 것을 포함한다.

본 발명의 챠지 펌프 회로는 상기 발진회로(100)에서 출력된 신호(S0)는 상기 챠지 펌프 회로(CP1)와 상기 지연회로(D1)로 공급된다. 이로인해 상기 신호(S0)는 상기 챠지 펌프 회로(CP1)에서 펌핑되고, 상기 지연 회로(D1)에서 지연된다. 상기 제 1 지연 회로(D1)에서 지연된 신호는 상기 지연 회로들(D1, D2, ..., Dn-1)로 공급된다. 상기 지연 회로들(D1, D2, ..., Dn-1)에서 지연된 신호들은 각각의 상기 지연 회로들(D1, D2, ..., Dn-1)에 대응하는 상기 챠지 펌프 회로들(CP2, CP3, ..., CPn)에 공급되어 전압을 펌핑시킨다.

도 4는 상기 도 3의 챠지 펌프 회로의 동작 타이밍도이다.

도 4를 참조하면, 상기 발진부(100)에서 공급된 발진 신호(S0)는 상기 챠지 펌프 회로(CP1)에 의해 펌핑되어 출력되고, 발진 신호들(S1, S2, ..., Sn-1)은 상기 챠지 펌프 회로들 (CP2, CP3, ..., CPn)에 각각 대응하는 상기 지연 회로들(D1, D2, ..., Dn-1)에 의해 지연된다. 상기 지연된 상기 발진 신호들(S1, S2, ..., Sn-1)은 상기 챠지 펌프 회로들 (CP2, CP3, ..., CPn)에 의해 펌핑되어 출력된다.

상기 펌핑된 출력 전압 레벨(SP2)이 상기 기준 전압 레벨(Vref)를 초과하면 상기 비교부(300)의 상기 비교 신호( )가 상기 발진부(100)와 상지 지연 회로부(400)를 제어하여 상기 발진 신호들(CP1, CP2, ..., CPn)의 공급을 중단시킨다.

도 5는 도 3의 반도체 장치용 챠지 펌프 회로에 구비된 상기 지연부(400)내의 지연 회로의 구성을 나타내는 회로도이다.

도 5를 참조하면, 상기 지연부(400)는 스위칭 회로(410)와 지연 회로(420)로 구성되어 있다.

상기 스위칭 회로(410)는 상기 발진부(100)의 출력 단자와 상기 지연 회로(420)의 입력 단자 사이에 상기 비교부(300)로부터 공급되는 상기 비교 신호( ) 에 의해 제어를 받는 게이트를 구비한 전달 게이트(412)와, 입력 단자가 상기 비교부(300)의 출력 단자와 연결되고 출력 단자가 상기 챠지 펌핑부(200)의 입력 단자에 연결된 인버터(411)로 구성되어 있다.

상기 지연 회로(420)는 상기 스위칭 회로(410)와 상기 챠지 펌핑부(200)의 사이에 복수개의 인버터들(421,422,423,424,425)과 병렬로 연결된 커패시터(426)로 구성되어 있고, 상기 스위칭 회로(410)를 통해 입력되는 신호를 지연시켜 공급한다.

상기 스위칭 회로(410)는 상기 전달 게이트에 상기 비교부(300)의 상기 비교 신호( )를 공급받고, 예컨데, 상기 비교 신호( )가 로우일 때는 상기 발진부(100)의 상기 발진 신호를 상기 지연부(420)로 공급한다. 상기 비교 신호( )가 하이일 때는 상기 발진부(100)의 상기 발진 신호를 차단한다.

상기 지연 회로(420)는 상기 스위칭 회로(420)와 상기 챠지 펌핑부(200)의 사이에 연결되어 있고, 상기 스위칭 회로(410)의 통하여 공급되는 신호를 지연시켜 상기 챠지 펌핑부(200)에 공급한다.

상기한 바와같이, 본 발명의 상기 챠지 펌프 회로는 발진부와 챠지 펌핑부의 사이에 지연부를 부가하여 발진 신호를 지연시켜 공급함으로써 각각의 챠지 펌프가 순차적으로 동작한다. 이로인해 신호들이 순차적으로 펌핑되므로 펌핑된 신호들이 기준 전압 레벨에 도달했을 때 기준 전압 레벨을 초과하는 펌핑된 전압의 레벨이 종래의 챠지 펌프보다 감소한다. 또한 순간 전류 소모량을 각 펌프의 동작에 따라 분산시키므로 총 전류 소비는 종래의 챠지 펌프와 같지만 순간 전류 소모가 감소한다.

Claims (7)

1. 반도체 장치의 챠지 펌프에 있어서;

   소정의 제어 신호가 활성화될 때 소정 주파수의 발진 신호를 발생하는 발진기와;

   상기 제어 신호가 활성화될 때 상기 발진 신호를 받아들여서 상기 발진 신호보다 지연된 그리고 서로 상이한 지연 시간들을 갖는 복수개의 지연 신호들을 각각 발생하는 복수개의 지연 회로들과;

   상기 지연 신호들에 응답해서 상기 노드로 펌핑된 전압을 공급하는 복수개의 챠지 펌프들 및;

   상기 펌핑된 전압과 소정의 기준 전압을 비교해서 상기 제어 신호를 발생하는 비교기를 포함하되;

   상기 비교기는 상기 펌핑된 전압이 상기 기준 전압보다 클 때 상기 제어 신호를 비활성화시켜서 상기 발진기와 상기 지연 회로들이 동작하지 않도록 하는 것을 특징으로 하는 챠지 펌프 회로.
2. 제 1 항에 있어서,

   상기 지연 회로들은 상기 발진기에 직렬로 연결되는 것을 특징으로 하는 챠지 펌프 회로.
3. 제 2항에 있어서,

   상기 챠지 펌프들 중 하나는 상기 발진기에 연결되고, 그들 중 나머지들은 상기 지연 회로들에 각각 연결되는 것을 특징으로 하는 챠지 펌프 회로.
4. 제 3항에 있어서,

   상기 지연 회로들은 각각 동일한 지연 시간을 갖는 것을 특징으로 하는 챠지 펌프 회로.
5. 제 3항에 있어서,

   상기 지연 회로들 각각은,

   입력 단자와,

   출력 단자와,

   상기 입력 단자에 연결되고, 상기 제어 신호에 응답해서 온/오프되는 스위치 수단과,

   상기 스위치 수단과 상기 출력 단자 사이에 연결되는 지연 수단을 포함하는 것을 특징으로 하는 챠지 펌프 회로.
6. 제 5항에 있어서,

   상기 스위치 수단은 전달 게이트를 포함하는 것을 특징으로 하는 챠지 펌프 회로
7. 제 5항 또는 6항에 있어서,

   상기 지연 수단은 래치를 포함하는 것을 특징으로 하는 챠지 펌프 회로.