JPH01243288A - 電圧発生回路 - Google Patents
電圧発生回路Info
- Publication number
- JPH01243288A JPH01243288A JP63069435A JP6943588A JPH01243288A JP H01243288 A JPH01243288 A JP H01243288A JP 63069435 A JP63069435 A JP 63069435A JP 6943588 A JP6943588 A JP 6943588A JP H01243288 A JPH01243288 A JP H01243288A
- Authority
- JP
- Japan
- Prior art keywords
- speed operation
- circuit
- operated
- node
- voltage generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 20
- 238000005513 bias potential Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 3
- 239000013256 coordination polymer Substances 0.000 abstract description 3
- 241000083652 Osca Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体メモリに係り、特に高速動作をするＤＲ
ＡＭに関する。
ＡＭに関する。
［従来の技術］
従来、ＤＲＡＭ （ダイナミック型ＲＡＭ）の電圧発生
回路には、発振周波数一定の発振回路が用いられていた
。例えば、電圧発生回路については、特開昭６１−２９
４９１３号がある。
回路には、発振周波数一定の発振回路が用いられていた
。例えば、電圧発生回路については、特開昭６１−２９
４９１３号がある。
［発明が解決しようとする課題］
しかしながらＤＲＡＭの動作時において、サイクルタイ
ムが短い場合（高速動作時）も、長い場合（低速動作時
）も、電圧発生回路の電力は一定であった。この場合、
高速動作時の供給電力の不足、低速動作時の消費電力の
ムダが問題となる。
ムが短い場合（高速動作時）も、長い場合（低速動作時
）も、電圧発生回路の電力は一定であった。この場合、
高速動作時の供給電力の不足、低速動作時の消費電力の
ムダが問題となる。
［課題を解決するための手段］
本発明の目的は、ＤＲＡＭの高速動作時、十分な電力を
持ち、低速動作時には、消費電力の低い電圧発生回路を
実現することにある。
持ち、低速動作時には、消費電力の低い電圧発生回路を
実現することにある。
［作用］
動作のサイクルタイムに比例した周期で動く発振回路を
用いてチャージポンプを１駆動し、高速動作時の電圧発
生を行なう。また、低速動作時は、低速動作用の発振回
路に切り換えて電圧発生を行なう。
用いてチャージポンプを１駆動し、高速動作時の電圧発
生を行なう。また、低速動作時は、低速動作用の発振回
路に切り換えて電圧発生を行なう。
［実施例］
第１図は本発明における電圧発生回路の一実施例を示す
。第２図は第１図の動作タイミング波形の概要を示す。
。第２図は第１図の動作タイミング波形の概要を示す。
電圧発振回路０８ＣＡは、スタンバイ時での低速動作時
用発振回路で、電圧発振回路０３ＣＢは、アクティブ時
での低速動作時用発振回路である。
用発振回路で、電圧発振回路０３ＣＢは、アクティブ時
での低速動作時用発振回路である。
チップセレクト信号Ｃ８は外部入力の制御信号である。
Ａｌ、Ｂｌ、Ｎｌはノード名である。
以下、第２図をもとに動作の説明をする。１ｏ〜ｔ１は
、スタンバイ時（ｃｓ”ロウ″）である。この時、電圧
発振回路○ＳＣＡのみが動作し、その結果ノードＮ１が
動く。先□〜ｔ２は、アクティブ時（Ｃ８”ハイ″）で
ある。この時、電圧発振回路０８ＣＢのみが動作し、ノ
ードＮ１が動く。電圧発振回路○ＳＣＡ、Ｂよりも速い
周期でチップセレクト信号ＣＳが動く高速動作ｔ２〜ｔ
３、Ｎ１はチップセレクト信号Ｃ８と同一周期で動く。
、スタンバイ時（ｃｓ”ロウ″）である。この時、電圧
発振回路○ＳＣＡのみが動作し、その結果ノードＮ１が
動く。先□〜ｔ２は、アクティブ時（Ｃ８”ハイ″）で
ある。この時、電圧発振回路０８ＣＢのみが動作し、ノ
ードＮ１が動く。電圧発振回路○ＳＣＡ、Ｂよりも速い
周期でチップセレクト信号ＣＳが動く高速動作ｔ２〜ｔ
３、Ｎ１はチップセレクト信号Ｃ８と同一周期で動く。
ノードＮ］はチャージポンプ回路ＣＰの容量Ｃの一方の
電極に接続され、ノートＮ２は容量Ｃの他方の電極に接
続される。ノードＮ１がハイレベル（Ｈレベル）となる
と、ノードＮ２もハイレベルとなり、ノードＮ２の電荷
は接地電位Ｖｓｓに流れる。一方、ノードＮ２がローレ
ベル（Ｌレベル）となる、バックバイアス電位ＶＢＢを
給電することでバックバイアス電位ＶＢＢをチャージポ
ンプ回路ＰＣが発生する。
電極に接続され、ノートＮ２は容量Ｃの他方の電極に接
続される。ノードＮ１がハイレベル（Ｈレベル）となる
と、ノードＮ２もハイレベルとなり、ノードＮ２の電荷
は接地電位Ｖｓｓに流れる。一方、ノードＮ２がローレ
ベル（Ｌレベル）となる、バックバイアス電位ＶＢＢを
給電することでバックバイアス電位ＶＢＢをチャージポ
ンプ回路ＰＣが発生する。
本実施例では、低速動作時用発振回路が２つあり、スタ
ンバイ時でもアクティブ時でも発振信号が得られる。ま
た、本実施例は、高速動作時に、チップセレクト信号Ｃ
８信号をそのまま用いたが、必ずしもその必要はなく、
チップセレクト信号Ｏ８で制御し、周期がチップセレク
ｌ−ＣＳに比例する。高速動作時用発振回路を用いても
よい。
ンバイ時でもアクティブ時でも発振信号が得られる。ま
た、本実施例は、高速動作時に、チップセレクト信号Ｃ
８信号をそのまま用いたが、必ずしもその必要はなく、
チップセレクト信号Ｏ８で制御し、周期がチップセレク
ｌ−ＣＳに比例する。高速動作時用発振回路を用いても
よい。
［発明の効果］
本発明により、高速動作時は十分な電力を持ち、低速動
作時には消費電力の低い電圧発生回路が実現できる。
作時には消費電力の低い電圧発生回路が実現できる。
第１図は本発明における電圧発生回路を示す図、第十図
は第１図の動作タイミング波形の概要を示す図である。
は第１図の動作タイミング波形の概要を示す図である。
Claims (1)
- １、発振回路とチャージポンプからなる電圧発生回路に
おいて、発振回路の動作を外部制御可能とし、低速動作
時用と高速動作時用の発振回路を持ち、動作の速さに応
じてこの２つを切り換える電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069435A JPH01243288A (ja) | 1988-03-25 | 1988-03-25 | 電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069435A JPH01243288A (ja) | 1988-03-25 | 1988-03-25 | 電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243288A true JPH01243288A (ja) | 1989-09-27 |
Family
ID=13402555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63069435A Pending JPH01243288A (ja) | 1988-03-25 | 1988-03-25 | 電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243288A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700434B2 (en) | 2000-08-14 | 2004-03-02 | Mitsubishi Denki Kabushiki Kaisha | Substrate bias voltage generating circuit |
| JP2010246081A (ja) * | 2009-03-19 | 2010-10-28 | Toshiba Corp | スイッチ回路 |
-
1988
- 1988-03-25 JP JP63069435A patent/JPH01243288A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700434B2 (en) | 2000-08-14 | 2004-03-02 | Mitsubishi Denki Kabushiki Kaisha | Substrate bias voltage generating circuit |
| JP2010246081A (ja) * | 2009-03-19 | 2010-10-28 | Toshiba Corp | スイッチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604530B2 (ja) | 基板電圧及び昇圧電圧を発生する電圧発生回路 | |
| KR0123849B1 (ko) | 반도체 디바이스의 내부 전압발생기 | |
| US5041739A (en) | Substrate potential generating circuit | |
| JPH05175793A (ja) | リングオシレータ | |
| KR950012454A (ko) | 다수의 내부 전원을 갖는 동적 메모리장치 | |
| JPS632151B2 (ja) | ||
| JPH05298885A (ja) | 電荷ポンプ回路 | |
| JPH0132599B2 (ja) | ||
| JP2003348822A (ja) | 電圧変換制御回路及び方法 | |
| KR950030161A (ko) | 반도체 기억장치 | |
| JPH04274084A (ja) | 基板電位調整装置 | |
| US20040213024A1 (en) | DC-DC converter applied to semiconductor device | |
| KR100478866B1 (ko) | 저전력발진기 | |
| JPH01243288A (ja) | 電圧発生回路 | |
| JPS6069896A (ja) | ダイナミック型の半導体記憶装置 | |
| JPH05304729A (ja) | 電源装置 | |
| KR100431337B1 (ko) | 소프트스타트업발진회로 | |
| KR100548569B1 (ko) | 고전압 발생기 | |
| JP2000270540A (ja) | 電圧供給回路 | |
| JPH084383B2 (ja) | 電圧変換装置 | |
| JPH0799625B2 (ja) | 基板バイアス電圧発生器 | |
| JPH019269Y2 (ja) | ||
| JP2797837B2 (ja) | ブースト電位発生回路 | |
| JP2000245140A (ja) | チャージポンプ回路 | |
| JPH0748548B2 (ja) | 基板電圧発生回路 |