TW411478B - Space-efficient semiconductor memory having hierarchical column select line architecture - Google Patents

Description

411478 :經汾部屮央社準^θ-7·消汾合竹.^印^· 五、發明説明（ t ) 1 1 發明領.域 1 1 本 發 明 關 於 半 導 體 記 憶 體 9 如 動 態 隨 機 存 取 記 億 體 1 1 (DRAMs)0 更明確地， 本發明關於- -具有層次行結構之 請 1 先 1 選 擇 線 路 及 資 料 線 路 之 多 層 排 半 導 體 記 憶 體 d 閱 讀 i g 1». 刖 高 密 度 動 態 隨 输 機 存 取 記 億 體 典 型 地 在 晶 片 上 使 背 1 [ 之 用 數 個 記 億 nmt 體 子 陣 列 J 其 中 各 子 陣 列 皆 結 合 一 Μ 測 放 大 意 1 孝 1 器 模 組 以 放 大 儲 存 於 各 記 億 胞 元 之 信 號 Ο 巨 前 大 多 敦 項 1 (S β不是全部）商業上使 用 之 動 態 隨 Μ 機 存 取 記 億 體 尚 無 法 填 寫 本 1 装 在 重 叠 的 時 間 間 隔 内 針 對 同 一 BD 早 位 内 不 同 的 子 陣 列 進 行 頁 、- 1 1 讀 取 與 寫 入 之 動 作 0 但 此 能 力 頗 為 需 要 J 因 它 可 增 加 1 1 晶 Η 資 訊 存 入 與 取 出 之 整 BUM 體 速 度 〇 1 1 第 一 圖 為 傳 統 多 子陣列結動態隨機存取記億體結構之 1 訂 簡 013 単 方 塊 圖 及 佈 局 〇 動 態 隨 機 存 取 記 億 體 10使用 tID 早 一 行 1 解 碼 器 9 連 接 荃 兩 宿 記 億 胞 元 子 陣 列 MAa及 MAb 〇 為 了 說 1 1 明 清 除 » 該 圖 僅 顯 示 兩 個 子 陣 列 ) 但 先 進 的 動 態 隨 機 存 1 I 取 記 億 體 典 型 地 使 用 4 個 或 更 多 的 子 陣 列 〇 — 子 陣 列 結 1 f 合 一 測 放 大 器 模 組 〇 輸 入 位 址 加 至 於 位 址 缓 衝 器 8 嗷 I 該 缓 衝 器 將 每 位 址 拆 為 行 位 址 及 — 列 位 址 行 位 址 1 I 供 給 行 解 碼 器 9 而 列 位 址 供 給 列 解 碼 器 7 〇 根 據 行 位 址 I I Ύ 例 如 一 8 位 元 位 址 Ϊ 行 解 碼 器 9 啓 動 N 値 行 選 擇 線 路 1 I C S 1 C S L卜 其中- -値， 而各，行選擇線路對應於子陣列 1 I M A a及M A b之共 同 行 〇 各 行 選 擇 線 路 如 CS L ^加至- -對場 1 I 效 電 00 體 位 元 線 路 開 關 y 如 M A a的行C 1 上 的 電 晶 體 11 a 1 1 及 1 3 a , 並連到閛極。 行選擇線路C -3 - S L 1 則 延 伸 跨 過 Η A a 1 1 1 1 1 1 本紙張尺度適川中國围家標率（CNS ) Λ4^格（210X297公釐） 411478 A7 B7 朽--_ 部屮屮J'nt"i;Jm-T;iifr 合 ^.^印" 五、發明説明 ( S- ) 1 1 且 連 到 場 效 電 晶 體 位 元 開 關 11 b及1 3 b之 閘 棰 該 二 場 效 1 1 1 電 晶 體 位 元 開 關 位 於 子 陣 列 MAb之行C 1 之 上 〇 此 一 延 伸 1 1 典 m 地 箸 在 位 元 線 路 之 外 不 同 的 垂 直 層 上 面 製 作 行 m η 1 先 1 擇 線 路 而 達 成 0 根 據 列 位 址 字 線 W L i之 -得以啓動， 閱 讀 1 1 並 接 通 對 應 列 Ri之 内 » 記 億 胞 元 HC 之 存 取 電 晶 體 0 背 面 1 L 之 r 第 1 圖 顯 示 之 構 形 稱 為 摺 叠 式 位 元 線 路 構 形 該 組 態 意 1 1 應 用 真 實 及 互 補 位 元 線 路 且 並 排 於 結 合 之 測 放 大 器 同 項 1 一 刨 0 位 元 開 關 例 如 1 3 a及1 1 a 之 源 極 分 別 連 接 至 對 應 行 填 寫 本 1 裳 之 真 實 及 互 補 位 元 線 路 B L la 及 B L 1Λ 9 N 個 測 放 大 頁 1 I 器 分 別 對 應 不 同 的 子 陣 列 » 例 如 陣 列 Μ A a的子陣列S A 1 a 1 ! 至 S A Na » 每 __- m m 放 大 器 於 讀 取 動 作 時 將 對 應 行 之 1 1 真 實 與 互 補 位 元 線 路 之 間 的 差 動 電 壓 加 以 放 大 〇 - 真 實 ! 訂 本 地 資 料 線 路 LDQa 連 接 至 模 組 Μ A a之每- -位元開關1 3a 的 1 各 汲 極 〇 而 互 補 本 地 資 料 線 路 LDQa 則 連 接 至 毎 位 元 開 1 1 關 1 1 a之各汲極。 本地資料線路L m及l D Q b以類似方式連 1 I 接 至 結 八 η 之 位 元 開 m 〇 雖 然 第 1 圖 未 明 確 顯 示 出 來 j 實 1 1 際 上 各 潮 放 大 器 典 型 地 連 接 至 位 於 該 感 m 放 大 器 兩 倒 線 1 之 多 工 開 關 » 以 提 供 —1 共 用 構 形 t 在 此 共 用 構 形 中 y 烕 1 I 潮 放 大 器 兩 側 之 記 憶 aa 単 元 信 號 被 放 大 0 如 果 使 用 開 放 位 1 1 元 線 路 構 形 ， 哀 實 及 互 補 位 元 線 路 將 成 對 排 列 在 各 測 1 j 放 大 器 之 相 反 側 〇 1 | 主 資 料 線 路 (M DQ )開關1 5之目的在各子陣列之間切換， 1 I R __， 次 選 擇 一 子 陣 列 以 存 取 記 憶 胞 元 (即寫入資料至記億 1 I 胞 元 或 白 記 憶 胞 之 讅 出 -4 資 料 )〇 主資料線路開關含有正確 1 1 1 1 1 1 本紙張尺度適州中國因家標卒（CNS ) Λ4^格（2丨0X 297公釐} 411478 A7 B7 經"ir-^"Ji?friuJ;l'ifrA”^:.i,iiI^' 五、發明説明 ( ) 1 1 之 通 輯 霄 路 * 可 接 受 來 白 於 位 址 緩 衝 器 8 之列位 址，決 1 1 I 定 m 取 之 陣 列 〇 根 據 該 列 位 址 及 其 他 控 制 信號， 陣列選 1 i 擇 開 關 15 選 擇 -- 本 地 資 料 線 路 以 供 記 億 胞 元存取 ，並切 1 先 1 換 資 料 由 -— 主 資 料 線 辂 Ο Q至該資料線路， 或由該資料線 聞 讀 ί I 路 至 - 主 資 料 線 路 〇 輸 入 輸 出 緩 衝 器 1 9功 能為介 於主資 背 1 1 之 Γ 料 線 路 及 外 部 資 料 線 路 之 緩 衝 » 外 部 資 料 線連接 至該動 注 意 古 t 1 ,¾¾ 隨 機 存 取 記 億 體 0 Ψ 項 再 \ i 1 第 1 圖 構 形 中 > 若 讀 出 或 寫 入 動 入 曰 疋 在 一子陣 列進行 填 % 本 ί 良 且 緊 接 另 子 陣 列 之 謓 出 或 寫 入 動 作 9 則需相 當之時 1 I 間 間 隔 分 開 該 2 連 m •nm 讀 寫 動 作 以 避 免 資 料 Kt誤。 更明確 1 1 地 ， 為 了 在 子 陣 列 ΜΑ a之- -行進行寫入記億胞元之動作， 1 1 對 應 之 行 選 擇 線 路 必 須 啓 動 (高電位）， 並 接通位 元開關 1 訂 〇 另 一 方 面 自 子 陣 列 HAb之〜 -記憶胞元進行讀取資料期 1 間 在 啓 始 感 測 時 9 位 元 雄 路 即 需 預 充 電 一預定 時間， 1 1 且 在 讀 取 動 作 之 刖 Ο 因 此 » 連 接 至 MAb之位元線路的所有 i I 位 元 開 m 都 必 須 為 低 電 位 0 因 而 > 為 避 免 資料訛 誤，子 1 1 味 1 陣 列 Μ A h之預充電動作須在對於Μ A a 之 讀 寫 完成之 後才開 始 Ο 由 此 ， 分 隔 實 際 讀 寫 之 時 間 相 當 大 9 例如fi〇 毫徹秒 1 I 或 更 久 1 因 此 降 低 整 體 記 億 體 之 存 取 速 度 〇 1 1 第 2 圓 顯 7JT ~* 習 知 技 術 之 多 觸 排 動 態 隨 機存取 記憶體 t 1 構 形 1 允 許 各 記 憶 模 組 獨 立 操 作 〇 (在此， 術語模組（b a n k ) 1 疋 指 一 記 憶 體 陣 列 1 基 本 上 可 獨 立 操 作 亦即， 當該模 1 1 Μ 進 行 寫 入 動 作 時 1 另 一 模 組 可 進 行 讀 取 動作， 反之亦 1 I 然 )。 模組1 2 a 至 1 2 d皆相鄰於單獨的列解碼器而排列，且 -5 - 1 1 I 1 1 1 本紙悵尺度適用中國®家標卒（（’NS〉Λ4规格（2丨0X 297公釐} 411478 A7 B7 五、發明説明（4 ) 各模組具有結合之烕剷放大器模組17，且相鄰於各行解 碼器。一主資料匯流排穿梭於每一倒之上下列解碼器之 | 間，而周邊電路位於晶Η之中央。每一記億楔組如12 d皆 可分割為數阔子陣列1G,其作法為使用附加之感測放大 器模組1 7 1相鄰於各子陣列1 6 ,並且將行選擇線路C S L自 行解碼拉至與各子陣列結合之位元開關，如第1圖所描 逑者，無論如何，第2圖之動態隨機存取記億體結構有 一缺點，即用於不同模組之附加行解碼佔用晶Η相當之 空間，因而對一給定數目之記億單元而言，需大大增加 晶Η之尺寸。 因此，需要一多觸排之半導體記億體結構，允許對數 値記億模Μ進行實質地獨立存取，同時不致明顯增加整 體晶Μ之大小。 發明槪沭 本説明書集中於一多模組之半導體記億體（例如動態隨 機存取記億體D R A Μ ),不同模組之記憶胞元可重®進行寫 入及讀出之操作，並具有一符合空間效率之佈區。本發 明使用單一行解碼器於不同之模組，並採用一層次式之 行選擇線路結構，其中不同行的位元線路開關共用主動 區，臂如共同的源極或汲極區，因此晶Η尺寸得以縮小。 在本發明之一示範實施例中，一半導體記憶體包含多 痼記億胞元模Μ ,每一模組具有多锢列及行，位元線路 延伸至各行以便存取其中之記憶胞元。行解碼選擇性操 作，啓動至少一泛用行選澤線路，所依據者即為行位址 -Γ,- 本紙尺度適川中國囡家標卒（「NS ) Λ4规格（2]0'Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 線 __4UA78五、發明説明（r ) 用模 泛元 一 胞 少億 至記 内定 組待 模與 元至 胞合 憶耦 記關 制開 控元 路位 線用 擇泛 選各 行而 用 ， 泛關 一 開 毎元 C 位 泛合 各結 至至 合 合 耦耦 關關 開 路路 線線 元元 位位 s ft Μ Μ 模模 阔各 多中 0 其 路 ， 線關 料 開 資路 之線 合一兀 結位 組闬 ，路 動線 啓元 被位 性用 擇泛 選為 路件 線條 元之 5il i- - ΙίβΠ , 啓 址被 位線 行元 據位 根一 。之 路行 線定 元特 位 -之此 行因 〇 開 β 络 c U 啓線 被元 時 位 同組 關模 開他 *LS ， 其 路 I 線少 元至 位和 組關 楔開 之路 行線 該元 於位 合組 結模 及一 關少 開至 極元 源位 同组 共模 如ill ， 四 區的 散行 擴同 同不 共於 有屬 具 ， 關中 開例 路施 線實 元 一 位在 用 0 泛區 一 極 或汲 關或 和* 萣I 開&簡 路),圖 綿區附 散 擴 /V 區 主 同 共 有 具 關 開 路 線 元 位 用 泛 區 佈 之 率 效 間 空 合 符 同 相 中 fcLN 其 明 説 以 Π 力 : 圖性 附持 照之 參同 將相 例或 施似 實類 佳述 最描 之字 明數 發考 本參 的 態 組 豊 SR 億· 記 ’ 取圓 存塊 機方 隨要 態概 動之 之例 知 範 習施 明實 説明 圖發 2 本 第為 及圖 1 3 第第 路 線 元 位 組 模 及 用 泛 中 例 施 實 圖 3 第 含 包 ·’ 明鬨 説路 圖電 A - 4 之 第關 開 頌 Λ 9 Ηΰ 構構序 結結時 路路關 線線開 元元元 位位，，位 «放同 摺開不 一 一 明 .用用説 使使 ， 例例時 施施作 實實動 明明寫 發發讀 本本行 明明執 説說為 iiIlil! H c 4 4 5 第第第 及 局 佈 之 例 施 實 之 圖 4 第 據 依 • ’ 示 圖顙 序圖 時 β 之第 偽 本紙张尺度適圯中國S家標卒（「NS ) Λ4规格（2!0·Χ 297公漦） (請先閱讀背面之注意事項再填寫本頁) 訂 崠 ^11478 ^ D / 五、發明説明（t ) 第7圖説明本發明之另一種實施例之概要圖^ 發阴註诚

J 本發明關於一種多模組半導體記億體，各模紐之記憶 胞元能重#進行讀寫動作，且具有符合空間效率之佈局 。本發明使用層次式行選澤線路結構及位元開關間之共 同主動區，得以穫得多觸排記億體之緊湊佈局。為了討 論目的，本發明之實施範例是依動態随機存取記億體晶 Η而描述。但本發明應用更為廣泛。舉例而言，本發明 可應用於其他之記憶體元件，如OO-DRAM、SDRAM、 RAMBO-DRAM、MDRAM、SRAM、快 W RAM、EPROM、EEPROM 、光罩ROM、或合併式DRAM -邏輯（嵌入式DRAMh上迖元 件使用在消費産品等，如計算機糸統、蜂巢式電話、値 人數位助理（PDAs)及其他電子産品。 參考第3園關於本發明之第一實施例，条統化説明 DRAfm DRAM40使用單一行解碼44推動至少兩個記憶胞 元陣列（模M ) M /U和M A b。雖然僅顯示兩锢記億胞元模組 ，典型地，行解碼4 4使用於四艏以上模組。每一記憶胞 元模Μ M A a或M A b之記億胞元安排成H行Μ列，其中N和 Μ典型地為一很大的數目。該Ν行連接至Ν傾痼別的慼 潮放大器S Λ 1_歪S Α η ,各感制放大器依傳統方式將讀取 自該行之一選擇記憶單元的電壓加以放大。 輸入之位址加至位址緩衝器5 2 ,該緩衝區分割各位址 成為一行位址及一列位址。行位址加至行解碼器4 4以及 模組M A a、H A b之行選擇解碼器4 6 a、4 6 b。行解碼器4 4接 -8- 本紙張尺度適用中國闲家標卒（（’NS ) Λ4規格（210X297公釐） I I : - -- I li - -*I n ^^^1 1 ~J- _ _ I I - (請先閱讀背面之注意事項再填寫本頁) •屮决Jiiiv-^:M-T;ii"合 Η 衫印欠 411478 λ7 Β7 五、發明説明（7) 受輪入位址，然後啓動N/K個泛用行選擇線路GCSL i至 G C S L Ν/κ之一，其中K是大於1之整數。在第3圖之實施 例中，K等於4 。在此例中，各泛用行選擇線路結合至 4行。舉行而言，若輸入之行位址對應於行C 1至C 4其 中任一行，則只有泛用行選擇線路G C i會啓動。如果 行位址對瞎於行C 5 - C 8之任一行，則只有G C S L 2會啓動 ，依此類推》對應於輪入位址之記谅胞元的存取資料提 供在结合之本地資科線辂L D Q或。主資料線路（M 1) Q )開 關4 9對列輸入信號産生動作，將被選擇之本地資料線路 上之資料切換至主資料線路M D Q ,該Ο Q連接至傳统之輸 出入緩衝器區51，以執行動態隨機存取記憶體之資料傳 送。 注意到儘管模組行選擇UCS)解碼器46a、46b於第3圏 之中與行解碼器44分開，他們最好能舆行解碼器44整合 。或是另一種方式，使動態随機存取記億體僅使用單一 模組行選擇（B C S )解碼推動全部的記億模組Μ Λ a、M A b等等 。在此情況下，各楔組啓動之對應BCSL線路皆同。瞽如 ,若模組M A a之線路 BCSL4a 啓動，刖模紐M A h之線路 BCSL4b 亦啓動，丨衣I比類推β 第4 Α圖是動態隨機存取記憶體40之一部分的示意圖， 說明層次位元線路以及層次本地資料線路之配置。同時 鸾考第3圖和第4 Λ圖，各泛用行選擇線輅如G C S L i等， 逋接至一對泛用位元開關G 7 a、S 8 a之閛極，推動記億胞 元陣列M A a。泛用線路G (: S L i亦連接至模組M A b之開關6 7 b 本紙张尺度適圯中國®家樣攀（rNS > Λ4規格（2ΙΟΧ 297公犛） (請先閲讀背面之注意事項再填寫本頁) 、-=φ 線 411478 A7 Β7 t ii 肀 x 消

IV 合 η 印 五、發明説明 ( ! ) 1 1 、 Π8 h之閘極。 泛用位元開關6 7 a 68 a稱合至模組Μ Aa之 1 1 位 元 開 關 組 34 位 元開 關67 b、 6 8b耦 合 至 模組 MAb之 1 1 位 元 開 關 組 34 lb * 依 此類 推。 請 I I 泛 用 位 元 開 m 6 7 a之源極耦合至記憶體陣列Μ Aa之 本地 九 閱 讀 1 1 ! 資 料 線 路 L I) (J a ,汲 楔 耦 合至 次本 地 資 料 線 路 S 1 DQ 1 〇次 背 1 1 之 Γ 本 地 資 料 線 路 SLDQ 1 m Π rh. 模Μ 位 元 開 關 5 9 、 6 1 , 63. i ! 1 fifi之 各 源 極 模組 位 元 開關 5 9 , 6 1 、 6 3 、 6 5 之 汲極 則分 事 項 再 r 1 別 m 合 至 宾 實 位元 線 路 Η L 1 至B L 4 0 模 組 位 元 開關 5 9, 填 窍 本 1 Π 1 、 fi 3 \ ϋ 5之 閛楝 耦 合 至模 組行 選 擇 線 路 BC S L la 至 頁 1 I B C S L 4a 〇 因 此， 臂 如 説為 了自 行 C 7 的真實記憶單元 1 1 讓 出 或 寫 入 資 料， 泛 用 線路 GCSL i 將 啓 動 9 因 而關 閉開 1 1 m 6 7 1 同 時 j 模組 行 選 擇線 路BC S L 2a 啓 動 j 因而 關閉 1 訂 模 組 位 元 開 關 6 1、 6 2 位於 位元 線 路 B L 2 之 資 料於 謐取 ί 操 作 時 » 將 通 過開 關 6 1, 6 7 而移 轉 至 本 地 資 料 線路 LDQa 1 1 * 反 之 對 於 寫 入操 作 亦 然。 1 1 上 述 例 中 * 當資 料 正 在自 記憶 Ufc* 军 元 模 組 Μ A a之行C 2列 1 I Ri 指 定 之 記 憶 «3D -- 早兀 讀 出 的同 時， 模 組 MAb2iTC 2 (或是其 線 I 他 行 )和列R j指定之記億胞元即可開始執行寫入或讀出之 1 1 動 作 〇 不 同 的 列位 址 可 以供 給模 組 Η A a之列解碼器4 8a, 1 1 不 供 給 模 紐 M k b之列解碼器4 8b 0 加 至 時 序 與 控 制電 路53 I 1 之 輸 入 讓 寫 號控 制 了 _寫 模組 之 選 擇 權 〇 如 果自 模組 1 I M k a有- -讀取動作， a同時模組μ A b有 一 Μ 入 動 作， 二者 1 1 皆 需 執 行 ， 則 Μ偏 移 時 序信 號以 避 免 發 生 資 料 訛誤 ，該 1 I 時 序 信 號 驅 動 模Μ Μ A a之模Μ位元開關， 並以模Μ M A b為 1 1 -1 ίϊ - 1 1 1 1 本紙張尺度適;丨]中阄囤家標_辛（（:〜5)六4規格（210\297公漦） 411478 〜 A7 B7 技"_·邓中贞^亦而具工il,ifr合作"ή s^ 五、發明説明 ( ) 1 1 基 準 〇 亦 即 模 組 行 選 擇 開 關 4fia、 4 Bb 是 在 不 同的時 間 1 1 啓 動 各 模 組 之 模 組 位 元 開 m 0 1 1 此 種 偏 移 時 間 法 如 第 5 圖 之 說明例 〇 在 此 例 中，資 料 請 1 先 1 寫 入 模 組 » A a之行C 2 的 記 憶 m 元之同 時 9 重 疊 的讀取 動 閱 讀 t 作 也 正 執 行 於 模 組 Η A b之C 3 0 於時間 t C ί G CS L 1線辂拉 背 τέ 1 1 之 Γ 升 至 高 邏 輯 電 m 〇 於 時 間 t 1 * 即時間t 0 之 後 數値豪 微 意 古 1 1 秒 ， BCS L 2« 線 路 亦 帶 至 高 邏 輯電壓 ， 接 通 了 模紐位 元 事 項 再 I 1 開 m R 1 、 6 2 > 並 允 許 資 料 寫 入 行C 2的記億單元。當資料 填 寫 本 1 於 時 間 t 1 至t 彐 之 間 寫 入 模 Μ MAa 時， 行c 3 之 位元線 路 頁 1 I 於 時 間 t 7 開始執行預充電， 結合的感测放大器S Α 3被解 1 1 除 動 作 9 同 時 啓 動 該 行 之 補 償 電路。 因 此 » 於 時間1 It 1 1 寫 入 動 作 結 束 時 所 需 之 預 充 電時間 已 經 過 9 實際資 料 1 訂 於 時 間 t 4 可自模組Μ Ab之 行 C , ，中選擇之記億單元讀取。 1 因 此 ， 時 間 t , !及t 4 之 間 隔 非 常短， 譬 如 15 -tsr 徹秒。 在 i 1 習 知 的 結 構 ) 例 如 第 1 圖 顯 示 者，不 同 子 陣 列 之讀寫 動 t 1 作 之 分 隔 時 間 相 當 長 J 臀 如 約 60毫微 秒 〇 1 1 為 清 楚 説 明 第 3 圖 之 動 態 隨機存 取 記 億 體 40具有 非 線 I 共 同 感 測 放 大 器 之 摺 曩 位 元 線 路結構 〇 然 而 5 最好的 結 ί 1 構 是 如 第 4 R 圖 所 示 之 共 用 烕 制 放大器 〇 在 共 用 結構中 1 1 各 @3〇 測 放 大 器 S A 用於讀取或更新位於該感測放大器兩側 1 I 記 憶 胞 元 之 動 作 〇 舉 例 而 言 記憶模 組 Μ A a是由分別位於 1 I 該 感 測 放 大 模 組 左 右 兩 倒 之 左 陣列MA a L及右陣列Μ Α ϊ 1 1 m 成 〇 在 閂 電 路 54 之 兩 側 分 別 排列一 對 多 工 開 關 5 3 、 ! I 5 ；i 2L或5 3 : R 53 2R， -1 用以選擇模組之左側或右倒， 1 - 這 1 1 i ! 1 1 本紙張尺度適用中阀囤家標卑（（’NS ) Λ4規格（210X297公釐） 411478 A7 B7 ^¾部屮-'^u τ,消贽合竹社印於 五、發明説明 0 ) 1 1 是 依 控 制 信 號 M IJ XL 或 M U XR 而 決 定 Ο 控 制 佶 號 CT Ip 控制閂 1 1 電 路 54 之 P- 閂 部 分 Τ 而 控 制 信 號 CT U 控制N -閂部分。 補 1 ! 償 電 路 E«L. E QR锅合在多工開關5 3和該記憶模組之分別 I I 側 之 間 0 行 ci 之 記 億 胞 元 MC 疋 經 由 陣 列 Μ A aL 及 位 元線 路 1 Β I, iL 或 Β 1 iL 存 取 y 或 經 由 陣 列 Μ A aS 之 位 元 線 路 BLi p t或 背 μΙϊ 之 1 1 B L U存取。 該結合之模組行選擇開關5 9、 6 1等連接至閂 ΐ 1 事 1 電 路 54在 多 工 開 關 間 之 電 路 節 酤 0 模 組 及 泛 用 J — 仃 選擇 開 項 再 1 I 關 最 好 置 於 不 同 之 垂 直 層 而 非 0E 測 放 大 器 ο 填 寫 本 1 装 在 ™· 種 實 施 例 中 5 動 態 随 機 存 取 記 憶 體 40使 用一 種 頁 •W- 1 I 開 放 位 元 線 路 結 構 如 第 4 C 圖 所 示 〇 在 此 例 中 ， 位元 線 1 1 路 對 BL i、 B T7延 伸 至 SS 潮 放 大 器 S A 之相反倒》 開放結構 ί ί 僅 需 _， 個 補 償 電 路 EQ 0 如 同 摺 曼 式 組 態 模 組 行 選擇 開 1 訂 m 5 9 、 0 1 等 之 汲 極 連 接 至 閂 電 路 5 4 之 相 反 電 路 節 點。 1 本 發 明 亦 適 用 於 使 用 參 考 btr 军 元 之 測 放 大 m 構 成之 記 1 1 憶 □U 早 元 陣 列 9 如 快 閃 動 態 隨 機 存 取 記 億 體 等 0 在 此情 況 1 1 下 t 位 元 線 路 並 不 排 列 為 真 實 互 補 對 Ο 而 是 位 於 感測 放 1 1 大 器 内 之 參 考 DD 早 元 提 供 補 償 (參考）電 壓 3 此 電 壓 原來 曰 疋 银 1 由 互 補 绵 路 提 供 (當存取單元耦合至真實單元）， 或是 由 1 ] U W 位 元 線 路 提 供 (當存取單元耦合至互補位元線路） 〇 1 I 在 眈 例 中 ' 模 組 位 元 開 m 將 連 接 至 閂 電 路 5 4 之 相 反側 〇 1 | 現 在 轉 到 第 Γ) * 該 圖 顯 示 了 第 3 圖 及 第 4 (A -C)圖之 1 I 層 次 電 路 m 態 中 « 模 組 位 元 開 關 、 泛 用 位 元 線 路 開關 X 1 1 及 模 m 與 泛 用 行 Μ 擇 線 路 之 示 範 佈 區 平 面 圖 該 佈局 之 1 1 __» 單 要 特 m 在 於 數 阔 位 元 線 路 電 晶 體 共 用 主 動 區 (AA) 〇 \ \ 1 -1 2 - 1 1 1 1 本紙张尺度適川中闺囚家標卑（ΓΝ5 ) Λ4現格（210Χ 297公釐} 部 η 消 合 ί1 社 印 411478 A7 B7 五、發明説明（ 在此使用之術語”主動區"指摻以雜質之擴散區，且涵蓋 場效電晶體之源楝區、汲搔區和通道區。共同主動區可 横致非^常緊密之設計，使得層次結構之製作面積最小。 主動區最奸由各模組位元開鬨組34i之所有真實位元開關 以及該開闞組之結合泛用位元線路電晶體6 7共用。同時 ，主動區最奸由各開關組34±之所有互補位元開關以及該 開關組之結合泛用位元線路電晶體6 8共同β 第S圖，為清楚説明，模組位元開關組3 4 i之電晶體 區域顯示已移去位元線辂ULi -以4和模組行選擇線路 B C S L 1 - B C S丨，4，同時也移去本地資料線路L D Q及ΓΓ0。 為使位元開關組3 4 2结合於行C 5 - C 8，位元線路及行 選擇線路顯示重# Κ該電晶體區域。各位元開關組3 4工 -H 4 (

N/K >具有相同之佈區 至於模Μ位元開關組3 4 1 ,主動區A A 1是由模組位元線 路電晶體5 9、G 1、6 3及G 5共用，各電晶體之汲極分別耦 合至一宾實模組位元線路BU、 BL2、BL3及BL4e主 動區AA1也與泛用位元線路電晶體67共用。在此佈區中， 註明為i i電晶體之閙極導體標示為6 ,汲極區標示為 F) u，位元線路至汲極之電氣接點檫示為D Cu，模組行選 擇绵路至電晶體U之閛搔導體之電氣接點標示為G 各汲搔區有一汲楝至位元線路接點，如元件（Π之接點D C 61 等。舉例而言，主動區A A 1接鄰II型閘極導體G 59之部分 是電晶體5 9之源楝區，位於閘極G59另一侧之區域是元件 E59之汲掙區，標示為丨159。接點GN 連接閛棒G59至模 -13- --^--------装------1T------^ (請先閱讀背面之注意事項再填寫本頁) 本紙张尺度適州中國®家標肀（（:NS ) Λ4規格（210X 297公釐） 411478 A7 B7 ^^"而0二消贽合作社印^ 五、發明説明 ( ) 1 1 組 行 選 擇 開 關 fi η S L 1 ， 汲 極接 點 DC 59 建 接 汲 楝 區d59至位 1 1 I 元 線 輅 B L 1 以 此 類 推 〇 所有 建 接 對 應 於 第 4 A 圖之 示意 1 1 團 0 ΐ 動 區 A A 1 柙 等 於 第 4 A圖 之 次 本 地 資 料 線 路 S LDQ i 請 1 1 t A A 1 則 相 牲 m 於 S L DQ 1 * AA a 相 當 於 SL DQ 2 i A A 4 柙當 閱 請 t 背 1 於 S L Di) 2 〆 面 之 f 因 此 由 第 6 圖 明 顯 知 道 ,各 主 動 區 A A 1 -A A ^ t功能為 注 意 i I 事 I 一 組 4 個 楔 Μ 位 元 線 路 電 晶體 之 源 極 區 * 且 亦 為一 泛用 項 1 填 1 位 元 線 路 電 晶 體 之 汲 極 區 〇誓 如 主 動 區 A A 1 之 底部 包括 寫 R 電 晶 體 5 9 、 6 1 、 6 3和 6 5 之 源極 區 * 而 主 動 區 之 頂部 功能 頁 v-— 1 I 為 泛 用 位 元 線 路 電 曰 HFT 體 6 7 之汲 極 區 ， 該 電 晶 體 m合 至位 1 I 元 開 關 組 3 4 1 〇 閘 極 導 體 ^67將主動區ΑΑι 與元件67之源 1 1 極 S 67分開。 泛闬行選擇線路G C S Ij 1 -般舆模組行選擇線 1 訂 i | 路 垂 直 排 列 j 並 a 經 由 閘 楝接 點 GN 67 連 接 到閛 極導 體G 67 〇 G C SL 1 亦 經 由 閘 極 接 點 GN68 建 接 到 元 件 68之 閘極 導體 I i G 68fl 元件6 7之源栩區域S 透過源極接點S c67連接到本地 1 I 資 料 線 路 ],0«〇 元件β 8之源搔區域S 68 透 過 源 極 接點 SC 68 1 線 連 接 到 本 地 資 料 線 路 I.DQo 同樣地， 泛用行選擇線路G C S L 2 1 大 抵 上 疋 與 模 組 行 選 擇 線 路呈 垂 肓 方 式 排 列 > 且建 接到 1 I 泛 用 位 元 開 閼 Γ) 7 、 Γ>8 之 閛 極， 該 閛 極 結 合 於 模 組開 關組 1 1 3 4 ? 〇 1 1 主 動 區 Λ A 2 曰 疋 由 模 組 位 元線 路 電 晶 HBfc 體 8 0 6 2 、64 和66 j 以 及 泛 用 位 元 線 路 電 晶 m β 8共 用 〇 由 此 主 動 區AA 2包 1 1 7Π 件 0 0 G 2 “ 和 Γ) 0 之 源梅 區 域 以 及 元 件 6 8之汲 極區 1 1 城 〇 同 樣 地 1 主 動 區 A A 包含 位 元 開 關 紐 3 4 2 之電 晶體 1 I -1 4 - 1 1 1 1 本紙張尺度適川屮國1¾家標冬（（:NS)A4規格（2]0>〇97公釐) 411476 A7 B7五、發明説明（A ) 59、（Η、fi3和G5之源梅區域。主動區AA4包含開關組342 之元件G 〇、G 2、Γ) 4和6 fi之源楝區域。 I 閛極耦合在一起之位元開關可以共用一連續閛極導體 。譬如，閛極G 61>、G 62形成一連缠線路，閘極導體G65、 G 66亦然。另一方面，在示範佈局中，本地位元線路電晶 髏對5 3、6 8並不共用連缅閘極導體，而是透過模組行選 擇線路而彼此電氣連接。電晶體對63、64的情形也是如 此。第4圖之模紐行選擇線路B C S L i a 包含一排列於上 層之線路B C S L iu及一排列於下層之線路B C S L n，如第6 圖所示，其中上層線路BCSLiu及下層绵路BCSLU週期 件地連接於延著記億單_元陣列範圍之數痼點。同樣地， 第4圃之模Μ行蔟擇線路BCSL3a.包含第6圖之上層及 下層之線路B C S !, 3u和B C S I」n ，且二者週期性地連接。 上下層行選擇線路之建接典型地Μ電氣互相連接各線路 到位於另一垂直分隔層之連接導體而逹成。 應了解本發明之共用主動區概念不限於5値電晶體之 共用主動區，亦不限於各模組位元開關組之所有真實或 互補位元開關之共用主動區。然而，最好各模紐位元線 路Μ牵少3傾電晶體共用擴散區，以獲得緊密之設計並 儘虽節省空間。 参考第7圖，顯示動態隨機存取記憶體之另一實施例 示意圖^該記憶體具有層次行選擇線路及'本地資料線路 結構。.動態險機存取記憶體4 0 ’與前述4 (1不同在於各記憶 單元槔組使闬4個本地資料绵路、模組位元開關集組方 -1 5 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度過川中闽囤家標磚（C’NS ) /U規格（2!〇X29?公釐} 411478 Α7 Β7 中 it 消

IV 合 ίί 五、發明説明 (丨4 ) 1 1 式 不 同 、 a 泛 用 位 元 線 路開 關之集組方 式 也不同。明 確 1 1 而 言 ， 各 泛 用 行 選 擇 線 路GC s Li網合至各記億體單元之陣 1 1 列 如 H A a、 Η Ab等 之 4 個 泛用 位元線路開 關 1 0 1 - 1 0 4之各閘 請 1 先 ! 極 〇 開 關 in 1、 1 0 2 、 10 3和1 〇 4之汲極耦 合 至本地資料 線 閱 讀 1 路 LD Q 1 L DQ 1 、 L D Q 2 和L D Q 2 ,各本 地 資料線路連 接 背 1¾ 1 f 之 1 至 主 資 料 線 路 (M D Q )開關 1 0 9 。MDQ開關1 0 9 接受來自列 解 J王 意 1 I 碼 或 結 合 之 控 制 電 路 之 控制 信號，並且 將 被選擇之LDQ 章 項 1 ! 再 | 線 路 切 換 至 主 資 料 線 路 HDQ0 主資料線路連至输出入緩衝 填 本 1 装 器 11 1 〇 頁 1 I 模 組 位 元 開 閼 組 84 £1包含模組位元開關8 5 - 8 8及模 組 1 1 位 元 開 關 89 -9 2。 開關8 5-88 之閘極耦合 至 模組C S L線路 1 j BC S L 1 開 關 89 -9 2之閘極鍋合至線路B C S L 2。同樣地， 1 訂 1 模 Μ 位 元 開 關 組 84 i2由模组位元開關9 3 9 6及模組位 元 開 m 97 -1 0 0組 成 〇 開 m 93-9 6之閘搔連接至B C S L 3 ,開關 1 t 9 7 -1 00 之 閘 極 連 接 至 绵 路BC SL 4。各模 組 之模組行選 擇 ( I 線 路 之 選 擇 性 啓 動 疋 模組 行選擇解碼 器 4 6a或 4 6 b， 如 1 1 同 第 2 圖 動 態 隨 機 取 記億 體4 0之情形 〇 % | 第 7 圖 之 m 態 中 因 各泛 用行蓮擇線 路 G S C Li控制4 锢 1 1 | 泛 用 C S L開關， 而4 個泛用C S 1.開關又耦 合 至1 6個模紐 C S L 1 1 開 關 1 因 此 泛 用 行 m 擇 線路 之數目為第 2 圖組態中線 路 1 I 數 目 之 半 0 因 此 ί 由 動 態讁 機存取記憶 體 4 0的解碼器 4 4 1 1 修 改 之 後 的 行 解 碼 器 4 4 ，每 當行位址與 结 合之1 6値本 地 i 1 行 選 m 線 路 其 中 之 - 相 當時 便啓動線路 GC S L 〇 1 I 動 態 隨 機 存 取 記 憶 體 40'之動作與前述4 〇之動作相類似 1 1 -1 6- ! 1 1 1 本紙张尺度適川+阈囤家標冷（（’NS ) Λ4规格（210X297公漦） 411478 A7 ___B7_五、發明説明（β ) 。一項不同點是MDQ開關109對8個本地資料線路作切換 ，記億體40則是4値本地資料線路。當然，模组行選擇 解碼器46b之設計需修改以便能啓動相當於行位址 之正確模組位元開關。 動態隨機存取記憶體4 0 1之模組位元開關及泛用位元線 路開關之佈局與記憶體40之佈局相似，最好具備數組包 含至少4値彼此相近的模紐位元開關，且共用擴散區（主 動區）以節省空間，同時最好具備1個或多値泛用位元線 路開關，並且與模組位元線路開關共用擴散區。 雖然以上描逑包含許多特性，這些特性不應被解釋為 本發明範圍之限制，而僅是其中最佳實施例的示範。熟 習此項技術者將可想出許多於本發明範圍内之可能變化 ，本發明之範圍説明如後附之申請專利範圍。 請先閱讀背面之注意事項再填寫本I)

*1T 本紙張尺度適川中阄囤家標肀（（_’NS ) Λ4規格（2i〇X：297公釐）

Claims (1)

1. 經濟部中央棣隼局員工消費合作社印製 14ίί478 bI C8 D8六、申請專利範圍1 .—種半導體記億體，包括： 多個記億胞元模組，各模組具有很多列及很多行， 位元線路排列在各行之中以存取各行之記億胞元； 一行解碼器，作業上根據行位址以選擇性啓動數個 泛用行選擇線路之中至少一個，各泛用行選擇線路控 制記憶胞元楔組之至少一摘泛用位元線路開關，各泛 用位元線路開關耦合至舆記億胞元模組有關的資料線 路； 多個楔組位元線路開關繙合至各泛用位元線路開關 ,各模組位元線路開關耦合至結合行之位元線路； 該位元線路根據該行位址以選擇性啓動，因此，當 某一泛用位元線路開關和某一與該行有關之模組位元 線路開關皆啓動時，某特定行之位元線路被啓動； 其中至少一該模組位元線路開關與至少一其他模組 位元開關或是一泛用位元線路開關具有共同擴散區。 2.如申請專利範圍第1項之半導體記億體，其中各行包 含一真實模組位元線路開關耦合至一真實位元線路， 一互補模組位元線路開關锅合至一互補位元線路，且 至少有4値模組位元線路開關和一泛用位元線路開閼 具有一共同擴散區。 3 .如申謓專利範圍第2項之半導體記億體，其中至少4 摘锅合至不同行之真實位元線路之模組位元線路開關 與一泛用位元線路開關共用擴散區β 4 .如申請專利範圍第2項之半導體記億體，其中該模組 {請先閱讀背面之注意事項再填寫本頁) Hi ^ϋϋ In ^ln :-1 1— —ί- - mrr In - -1--- - -1 一eJIn - - -- : - I--.ίίί - ii !i - ll-l I -- i n mi n^i *1 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） A8 Βδ C8 D8 經濟部中央揉準局貞工消費合作社印製 六、申請專利範圍 1 1 及 泛 用 位 元 線 路 開 關 都 是 場 效 電 晶 體 組 成 ， 且 該 擴 散 1 1 區 包 括 該 模 組 位 元 線 路 開 關 之 源 極 區 域 9 以 及 該 泛 用 1 1 位 元 線 路 開 關 之 一 汲 極 區 域 〇 ^-N 請 I 先 1 5 ·如 請 專 利 範 圍 第 1 項 之 半 導 體 記 億 體 » 其 中 該 13 憶 閱 讀 1 體 包 括 動 態 隨 傲 存 取 記 億 體 〇 背 ft 1 1 之 1 6 如 甲 II 專 利 範 圍 第 1 項 之 半 導 體 記 憶 體 J 其 中 各 模 組 注 意 I 之 模 組 行 選 擇 線 路 之 數 百 等 於 N/ K， 且K 為大於1 之整 項 再 填 寫 本 |1 數 0 1 裝 7 ·如 申 IS 專 利 範 圍 第 1 項 之 半 導 體 記 憶 體 t 其 中 模 組 位 頁 i 1 元 線 路 開 關 锅 合 至 m 別 的 测 放 大 器 7 各 測 放 大 器 1 I 以 共 用 構 形 連 接 到 位 於 該 m 放 大 器 兩 侧 之 位 元 線 路 1 1 » 位 元 線 路 配 置 成 摺 叠 位 元 線 路 構 形 Ο ! 訂 8 .如 甲 m 專 利 範 圍 第 1 項 之 半 導 體 ITA. 記 億 體 i 其 中 模 組 位 1 元 線 路 開 關 m 合 至 痼 別 的 測 放 大 器 各 m 放 大 器 1 I 以 開 放 位 元 線 路 配 置 連 接 到 位 於 該 感 m 放 大 器 兩 倒 之 1 之 位 元 線 路 〇 1 1 9 .如 m 專 利 範 圍 第 1 項 之 半 導 體 記 億 體 其 中 : 線 ! m 合 至 不 同 行 之 位 元 線 路 之 模 組 位 元 線 路 開 關 與 一 1 \ 泛 用 位 元 線 路 開 關 具 有 —— 共 同 擴 散 區 ， 1 i 模 組 位 元 線 路 開 關 及 該 泛 用 位 元 線 路 開 關 共 用 之 1 1 擴 散 區 為 - 較 大 主 動 區 域 之 集 中 共 同 擴 散 區 以 及 1 1 1 該 泛 用 及 模 Μ 位 元 線 路 開 關 各 包 含 一 閛 極 導 cut» 腊 * 此 1 i 導 ant 髑 具 有 -L型 部 分 » 因 之 、 不 同 行 之 模 組 位 元 線 路 開 1 j 關 與 該 泛 用 位 元 線 路 開 關 之 閛 m 導 體 將 該 集 中 區 與 各 1 1 —2 B - i 1 i 1 本紙張乂渡適用中國國家揉準（〇阳）八4说格（210父297公釐） Λ8 B8 C8 D8 經濟部中央標隼局員工消費合作社印裝 六、申請專利範 圍 1 1 模 組 位 元 線 路 開 關 之 源 搔 或 汲 極 區 以 及 該 泛 用 位 元 線 1 1 路 開 關 彼 此 區 隔 1 ! 1 0 .如申請專利範圍第9 項之半導體記億體， 其中4 値模 請 1 先 1 組 位 7C 線 路 開 關 共 用 該 集 中 共 同 擴 散 區 〇 閣 讀 .ί 背 1 1 1 .如申請專利範圍第9 項之半導體記億體， 其中該模組 面 之 »1 位 元 線 路 開 關 包 括 真 實 模 組 位 元 線 路 開 關 及 互 補 模 組 注 意 1 1 事 1 位 元 線 路 開 關 組 > 如 此 f 某 —^ 指 定 組 之 真 實 模 組 位 元 項 再 1 I 線 路 開 關 m 合 至 一 與 該 指 定 組 有 關 之 真 實 泛 用 位 元 線 填 寫 本 1 裝 路 開 m 且 該 指 定 組 之 互 補 模 組 位 元 線 路 開 關 m 合 至 頁 ·«—<* 1 I — 與 該 指 定 組 有 m 之 互 補 泛 用 位 元 線 路 開 關 以 及 1 1 該 指 定 組 之 真 實 模 組 位 元 線 路 開 關 與 有 關 之 真 實 泛 1 1 用 位 元 绵 路 開 關 共 用 第 1 個 該 集 中 共 同 擴 散 區 1 且 該 1 訂 1 指 定 m 之 互 補 楔 組 位 元 線 路 開 m 與 有 關 之 互 補 泛 用 位 元 線 路 開 關 共 用 第 1 個 該 集 中 共 同 擴 散 區 〇 1 ! 1 2 .如申請專利範園第1 1項之半導體記億體， 其中該指定 ! j 組 之 至 少 一 頁 實 模 組 位 元 線 路 開 關 之 閘 搔 導 體 與 相 當 1 1 線 j 之 互 補 模 组 位 元 線 路 開 關 之 — 閘 搔 導 體 彼 此 共 用 0 1 3 .如申請專利範圍第1 2項之半導體記憶體， 其中真實模 ! j m 位 元 線 路 開 m 與 互 補 模 Μ 位 元 線 路 開 關 於 該 指 定 組 i 1 共 用 之 閛 極 導 體 rJ™ 其 形 狀 為 U 字 且 延 伸 至 第 1 及 第 2 集 1 l 中 共 同 Μ 之 間 〇 1 1 Η ,- -種半導體記憶體， 包括： 1 I 多 個 記 億 胞 元 模 紐 5 各 模 組 具 有 很 多 列 及 數 巨 很 大 1 1 的 Ν 行 1 且 位 元 線 路 排 列 在 各 行 之 中 以 存 取 各 行 之 記 1 1 -2 1- i 1 1 1 本紙張尺度逋用中國國家橾準（CNS ) A4规格（2tOX297公釐） A8 B8 C8 D8 經濟部中央榡準局員工消费合作社印裝 六、申請專利範 圍 1 1 憶 m 元 S 1 1 一 行 解 碼 器 ί 作 業 上 根 據 行 位 址 以 啓 動 M/K個泛用行 1 I 選 擇 線 路 之 一 其 中 R 曰 疋 大 於 1 之 整 數 各 泛 用 行 選 請 1 先 1 擇 線 路 控 制 某 —- 記 億 胞 元 模 組 之 至 少 一 對 泛 用 位 元 線 閲 讀 r 路 開 關 且 各 泛 用 位 元 線 路 開 關 耦 合 至 該 有 関 之 記 億 背 1 I 之 1 »« 胞 元 模 組 之 一 資 料 線 路 > 注 意 r 事 1 各 記 億 胞 元 模 組 包 含 數 個 模 組 行 選 擇 線 路 各 模 組 項 再 1 行 選 擇 線 路 m 合 至 不 同 行 之 模 組 位 元 線 路 開 m 且 控 寫 本 1 裝 \ 制 其 開 關 狀 態 * 同 時 i 一 組 模 組 位 元 線 路 開 關 m 合 至 頁 1 1 各 泛 用 位 元 線 路 開 關 5 1 1 各 模 組 之 模 組 行 選 擇 解 碼 器 m 合 至 該 模 組 行 m 擇 線 1 1 路 * 並 根 據 該 行 位 址 以 選 擇 性 啓 動 該 模 組 行 選 擇 線 路 1 訂 5 且 配 合 某 —^ 啓 動 之 泛 用 行 選 擇 線 路 共 同 m 取 — 特 定 1 之 行 以 供 記 m m 元 之 存 取 y 1 j 其 中 至 少 2 値 與 不 同 行 有 關 之 模 組 位 元 線 路 開 關 共 1 ) 用 1 擴 散 區 ο 1 1 1 5 .如申請專利範圍第I 4項之半導體記憶體， 其中4 鹤不 線 ! 間 行 之 本 局 部 位 元 線 路 開 關 和 至 少 1 値 泛 用 位 元 線 路 i j 開 關 具 有 共 同 擴 散 區 〇 1 ! 1 G .如申請專利範圍第1 4項之半導體記億體， 其中該記憶 ! j 體 包 括 1 動 態 隨 機 存 取 記 億 體 〇 1 1 1 7 .如申讅專利範圍第1 4項之半導體記億體， 其中該記憶 I I 胞 元. 模 組 包 含 摺 瞿 位 元 線 路 〇 1 18.¾ α申請專利範圍第1 4項之半導體記億體， 其中各記億 1 1 I -2 2 - 1 1 1 1 本紙張尺度逋用中國國家揉準（CMS ) A4現格（210 X 2?7公釐） 經濟部中央棣準局員工消費合作社印製 411476 it *- C8 D8々、申請專利範圍 胞元楔組包含開放位元線路。 19.—種半導體記憶體，包括： 多値記億胞元模Μ ,各記億單元模組具有很多列及 數目很大的Ν行，且位元線路排列在傾別行之中，以 存取其中之記億胞元； 1痼行解碼器，作業上根據行位址以啓動N / Κ値泛用 行瓖擇線路之一，其中Κ是大於I之整數，各泛用行 選擇線路控制至少一對某一記憶胞元模組之泛用位元 線路開關，且各泛用位元線路開關合至與記億胞元模 雒有關之一資料線路； 各記憶胞元模Μ包含數個模組行選擇線路，各模組 行選擇線路耦合至不同行之模組位元線路開關，並控 制其開關狀態，同時，一Μ楔組位元線路開關耦合至 各泛用位元線踣開關； 用於各模組之模組行選擇解碼器，耦合至該模組行 選擇線路，並根據該行位址以選擇性啓動該模組行選 擇線路，且配合某一啓動之泛用行選擇線路共同選取 一特定行以供記億胞元存取； 其中： 模組位元線路開閼耦合至不同行之位元線路者將與 有關一之泛用位元線路開關共用一擴散區； 該模組位元線路開關和該有關之泛用位元線路開關 共用之擴散區為一較大主動區域之集中共同擴散區； 以及， -2 3 - i rl裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） 411478 A8 B8 C8 D8六、申請專利範圍 該泛用和楔組位元線路開關各包含一閘極導體，此 導體具有一丨，型部分，如此，不同行之楔組位元線路 開關與有關之泛用位元線路開關之閛搔導體將該集中 區與各模組位元線路開關之源極或汲極區以及該有關 之泛用位元線路開關彼此區隔。 2 0 ·如申謫專利範圍第1 9項之半導體記憶體，其中該模組 位元線路開關包括真實模組位元線路開關及互補模組 位元線路開關，該真實與互補模組位元線路開關配置 成模組位元線路開關組，如此，一指定組之真實模組 位元線路開關耦合至與該指定組结合之一真實泛用位 元線路開關，同時，該指定組之互補模組位元線路開 關耦合至與該指定組有關之一互補泛用位元線路開關； 該指定組之真實模紐位元線路開關和該有關之真實 泛用位元線路開關共用第1集中共同擴區，同時，該 指定紐之互補模組位元線路和結合之互補泛用位元線 路開關共用第2集中共同擴散區； 其中該指定組之至少1痼真實模組位元線路開關之 閘極導體與相當之1互補模組位元線路開關之閘極導 體，此二導體彼此共用。 {請先閲讀背面之注意事項再填寫本頁) --------τ-丨^-----装------.1T-- 丨線 經濟部中央梯準局員工消費合作社印製 -24- 本紙張尺度適用中國國家揉準（CNS ) A4規格（2Ι0Χ297公釐）