JP2891504B2 - マルチポートメモリ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、書込ポートと読出ポートとが独立してメ
モリセルにアクセスすることのできるマルチポートメモ
リに関し、特に１ビットをメモリセルアレイの複数列に
対応させたマルチポートメモリに関するものである。

［従来の技術］ 最近の半導体技術の進歩により、メモリ分野において
もデータの取り入れ口が二つであるデュアルポートメモ
リが開発されている。デュアルポートメモリは主従二つ
のCPUが一つのメモリを共有し、互いにアクセスするこ
とができるようにしたもので、主CPUが優先権を持ち、
従CPUが主CPUのアクセスしていないときにメモリにアク
セスする。

このデュアルポートメモリをさらに発展させて、二つ
以上のCPUは独立して共有メモリにアクセスすることが
できるマルチポートメモリが開発されている。一般に、
デュアルポートメモリもマルチポートメモリと称してい
る。

第25図は従来の書込ポート１、読出ポート１のマルチ
ポートメモリのブロック図である。

同図を参照してこのマルチポートメモリはＭ語×Ｎビ
ット構成であり、M,Nのうちいずれか一方が２のべき数
で決定される。メモリセル１は１ビットのデータを保持
する。このメモリセル１をＭ行×Ｎ列配置してメモリセ
ルアレイを構成する。書込アドレスデコーダ2aは外部か
らの書込アドレスWAに応答して書込ワード線WW0,WW1、
…WWM−１を「１」または「０」にドライブする。この
書込ワード線はメモリセルアレイ内に行方向に配置され
る。

読出アドレスデコーダ2bは外部からのアドレスRAに応
答して、読出ワード線RW0、RW1,…RWM−１を「１」また
は「０」にドライブする。この読出ワード線RW0、RW1,
…RWM−１はメモリセルアレイ内に行方向に配置され、
上記書込ワード線WW0,WW1、…WWM−１とは互い違いに配
置されている。

データ入力回路３は外部から入力されるデータDI0,DI
1,…DIN−１に応答し、書込ビット線WB0,WB1、…WBN−
１を「１」または「０」にドライブする。この書込ビッ
ト線WB0,WB1、…WBN−１はメモリセルアレイ内に列方向
に配置される。

センスアンプ４は読出ビット線RB0,RB1,…RBN−１に
接続され、メモリセル１に保持されているデータを検出
・増幅してＮビットのデータDO0,DO1,…DON−１を外部
に出力する。

上記書込ワード線WW0,WW1、…WWM−１、読出ワード線
RW0、RW1,…RWM−１、書込ビット線WB0,WB1,…WBN−
１、読出ワード線RB0、RB1,…RBN−１をそれぞれWWi、R
Wi、WBj,RBj（ただしｉ＝1,2,…Ｍ−１、ｊ＝1,2,…Ｍ
−１とする）。また、書込ポートは書込アドレスWA、書
込ワード線WWi、書込ビット線WBj、入力データDI、デー
タ入力回路３、書込アドレスデコーダ2aからなる。ま
た、読出ポートは、読出アドレスRA,読出ワード線RWi,
読出ビット線RBj,出力データDO、読出アドレスデコーダ
2b、センスアンプ４からなる。

第26図は上記メモリセル１の詳細な回路図である。な
お、WW、RW、WB、RBはそれぞれ任意の書込ワード線、読
出ワード線、書込ビット線、読出ビット線を示す。

同図を参照して、書込アクセスゲート６は書込ワード
線WWにゲート電極が接続され、ドレイン電極が書込ビッ
ト線WBに接続され、さらにソース電極が記憶回路５に接
続される。記憶回路５はインバータ5aとインバータ5bの
それぞれの出力端子と入力端子を互いに接続したフリッ
プフロップ回路およびインバータ5cからなる、フリップ
フロップ回路は上記アクセスゲートと６のソース電極に
書込端子Ａが接続され、出力端子Ｂがインバータ5cに接
続されている。そして、インバータ5cの出力端子（読出
端子Ｃ）が読出アクセスゲート７のドレイン電極に接続
されている。読出アクセスゲート７はソース電極が読出
ビット線RBに接続され、ゲート電極が読出ワード線RWに
接続される。

第27図は上記各アドレスデコーダ2a、2bとして２入力
４出力のものを示す回路である。同図を参照して、アド
レス線WA0,WA1を通してそれぞれ、１ビットのアドレス
が与えられると、このデコーダによって書込ワード線WW
0,WW1,WW2,WW3のうちのいずれか一つを「１」にドライ
ブし、その他を「０」にするようになっている。このア
ドレスデコーダを使用する例としては、第30図に示され
るような45×４ビットのマルチポートメモリに適用され
る。

第28図は上記データ入力回路の回路図を示す。同図を
参照して、外部から入力されるデータDIは２段のインバ
ータによって所定の電圧にされた後に書込ビット線WBに
送られる。

第29（ａ）図は上記センスアンプ４を回路図を示す。
このセンスアンプ４はメモリセル１から読出ビット線RB
を通して与えられるデータをプルアップゲート4aによっ
て所定電圧に持上げた後、インバータ4b、4cにより増幅
して外部にデータDOを出力する。このセンスアンプとし
ては第29図に示すもののほか、第29（ｂ）図に示す電流
検出型のものも使用される。

上記従来のマルチポートメモリの動作を説明する。

［Ｉ］データの書込動作 Ｍ語のうち書込べき語はアドレスWAによって指定され
る。書込アドレスデコーダ2aは指定されたアドレスWAを
デコードし、書込ワード線WWiのうちいずれか一つのみ
「１」とし、他のワード線を「０」とする。「１」とな
った書込ワード線WWiにつながったメモリセルのアクセ
スゲート６は導通し、書込ビット線WBjと書込端子Ａと
が電気的に接続される。

書込むべきデータDIjは外部からデータ入力回路３に
与えられ、データ入力回路３はデータDIjの値に応じて
書込ビット線WBjを「１」または「０」にドライブす
る。この結果、書込アクセスゲート６が導通すれば、記
憶回路５の書込端子Ａおよび出力端子Ｂの値に関係なく
書込端子Ａの値はDIjに対応する値すなわちデータ入力
回路３によりドライブされた値と同じになる。

以上の動作により書込ワード線WWi上に接続されるメ
モリセル１への書込が終了する。

以上の書込終了後、書込ワード線WWiを「０」にすれ
ば、書込ビット線WBと書込端子Ａとが電気的に遮断さ
れ、インバータ5a、５よりなるフリップフロップ回路に
書込んだ値が保持される。

したがって、書込ワード線WWiが「０」である限り書
込ビット線WBjにデータが入力されても新しいデータは
書込まれない。

［II］データの読出 データの読出は読出ポートより行なう。Ｍ語のうち読
出すべき語は外部からの読出アドレスRAで指定され、読
出アドレスデコーダ2bは読出アドレスRAを解読し、該当
する読出ワード線RWjのうちいずれか一つを「１」と
し、他の読出ワード線を「０」とする。

「１」となった読出ワード線RWに接続されているメモ
リセル１の読出アクセスゲート７は導通し、記憶回路５
の読出端子Ｃと読出ビット線RBとが電気的に接続され
る。したがって、読出ビット線RBの値は記憶回路５の読
出端子Ｃの値にドライブされる。これにより「１」にさ
れた読出ワード線RWに接続されるメモリセル１に保持さ
れていたデータがセンスアンプ４に与えられる。センス
アンプ４は与えられたデータを検出・増幅した後Ｎビッ
トのデータDO0,DO1,…DON−１を外部に出力する。

［発明が解決しようとする課題］ 上記従来のマルチポートメモリであれば、書込ワード
線WWiが「１」になると「１」にされた書込ワード線に
接続される全てのメモリセルにデータ入力３から与えら
れるデータが書込まれる。すなわち、メモリセルアレイ
１行に対応する全ての列のメモリセルにデータが書込ま
れる。このため、１行を１語に対応させ、１列を１ビッ
トに対応させる必要があり、各列ごとに独立したビット
線を配置する必要がある。これでは、メモリセルの縦
（Ｍ）×横（Ｎ）の比率を変更することはできない。

したがって縦×横比が一義的に決まってしまい、他の
回路との接続あるいは他の回路と組み合わせて集積化す
る場合に、設計の自由度が制限される。

それゆえに、この発明の主たる目的は、メモリセルア
レイの縦横比を変更することが可能でコンパクトなマル
チポートメモリを提供することである。

［課題を解決するための手段］ この発明に係るマルチポートメモリは、Ｎビットのデ
ータを同時に入出力することが可能なＭ語×Ｎビット構
成のマルチポートメモリであって、Ｍ×Ｎ個のメモリセ
ル、書込ワード線、書込ビット線、ｎ×Ｎ本の列選択
線、第１の書込デコーダ、第２の書込デコーダ、第１の
スイッチ手段、第２のスイッチ手段、および書込手段を
備える。M/N個のメモリセルは、M/n行、ｎ×Ｎ列（ただ
し、M,N,nは２以上の整数である）に配列され、各行に
おいて予めｎ個ずつグループ化され、それぞれが書込端
子および読出端子を有する。書込ワード線は、各行に対
応して設けられる。書込ビット線は、各ｎ列ごとに設け
られる。ｎ×Ｎ本の列選択線は、それぞれが前記ｎ×Ｎ
列に対応して設けられ、メモリセルグループに対応して
予めｎ本ずつグループ化される。第１の書込デコーダ
は、第１の書込アドレス信号に従って、M/n本の書込ワ
ード線のうちのいずれかの書込ワード線を選択し、その
書込ワード線を選択レベルにする。第２の書込デコーダ
は、第２の書込アドレス信号に従って各列選択グループ
から１本ずつ合計Ｎ本の列選択線を選択し、選択したＮ
本の列選択線の各々を選択レベルにする。第１のスイッ
チ手段は、各メモリセルに対応して設けられ、その一方
電極が対応のメモリセルの書込端子に接続され、対応の
メモリセルに対応する列選択線が選択レベルにされたこ
とに応じて導通する。第２のスイッチ手段は、各メモリ
セルグループに対応して設けられ、その一方電極が対応
のメモリセルグループに属するメモリセルに対応する第
１のスイッチ手段の他方電極に接続され、その他方電極
が対応のメモリセルグループに対応する書込ビット線に
接続され、対応のメモリセルグループに対応する書込ワ
ード線が選択レベルにされたことに応じて導通する。書
込手段は、各書込ビット線に対応して設けられ、外部か
ら与えられたデータ信号を対応の書込ビット線に与え
る。

好ましくは、さらに、読出ワード線、ｎ×Ｎ本の読出
ビット線、第１の読出デコーダ、第２の読出デコーダ、
第３のスイッチ手段、第４のスイッチ手段、および読出
手段が設けられる。読出ワード線は、各行に対応して設
けられる。ｎ×Ｎ本の読出ビット線は、それぞれがｎ×
Ｎ列に対応して設けられ、メモリセルグループに対応し
て予めｎ本ずつグループ化される。第１の読出デコーダ
は、第１の読出アドレス信号に従って、M/n本の読出ワ
ード線のうちのいずれかの読出ワード線を選択し、その
読出ワード線を選択レベルにする。第２の読出デコーダ
は、第２の読出アドレス信号に従って、各読出ビット線
グループから１本ずつ合計Ｎ本の読出ビット線を選択す
る。第３のスイッチ手段は、各メモリセルに対応して設
けられ、その一方電極が対応のメモリセルの読出端子に
接続され、その他方電極が対応のメモリセルに対応する
読出ビット線に接続され、対応のメモリセルに対応する
読出ワード線が選択レベルにされたことに応じて導通す
る。第４のスイッチ手段は、各読出ビット線に対応して
設けられ、その一方電極が対応の読出ビット線に接続さ
れ、第２の読出デコーダによって対応の読出ビット線が
選択されたことに応じて導通する。読出手段は、各第４
のスイッチ手段に対応して設けられて対応の第４のスイ
ッチ手段の他方電極に接続され、対応の読出ビット線を
介して選択されたメモリセルのデータ信号を読出して外
部に出力する。

［作用］ この発明に係るマルチポートメモリでは、Ｍ×Ｎ個の
メモリセルが、M/n行、ｎ×Ｎ列に配列され、各ｎ列ご
とに書込ビット線が設けられ、その書込ビット線が各行
において１つの第２のスイッチ手段を介してｎ組の第１
のスイッチ手段およびメモリセルに接続される。したが
って、ｎの値を変更することにより、メモリセルアレイ
の縦横比を変更できる。また、書込ビット線をｎ列に共
通に設けたので、レイアウト面積が小さくてすむ。

［実施例］ 以下、本発明のマルチポートメモリを添付図面を参照
して詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。
同図を参照して、データ入力回路３、センスアンプ４は
従来例と同様である。メモリセル1aはM/n行、ｎ×Ｎ列
配置され、Ｍ語×Ｎビットのメモリセルアレイを構成す
る。

このメモリセルアレイの行方向には、M/n本の書込ワ
ード線WWi（ただし、第25図と相違しｉ＝0,1,M/n−１で
ある）配置され、この書込ワード線WWiと互い違いに読
出ワード線RWiが配置される。また、メモリセルアレイ
の列方向にはＮ本の書込ビット線WBj（ただし、ｊ＝0,
1,…Ｎ−１）が配置され、ｎ×Ｎ本の読出ビット線RBjk
（ただし、ｋ＝0,1,…ｎ−１）が配置される。さらに、
メモリセルアレイの列方向には、後述するメモリセル1a
内の列選択ゲートを制御するための列選択線CSELkがｎ
×Ｎ本配置される。このｎ×Ｎ本の列選択線CSELはｎ種
類である。

書込アドレスデコーダ2cは外部からの書込アドレスに
応答して、M/n本の書込ワード線WWiのうち所望のワード
線を選択し、これを「１」または「０」にドライブす
る。書込列アドレスレコーダ2dは、外部からの書込列ア
ドレスに応答して、ｎ本の列選択線CSELkのうち所望の
列選択線を「１」または「０」にドライブする。

読出アドレスデコーダ2eは、外部からの読出アドレス
に応答して、M/n本の読出ワード線RWiのうち所望のワー
ド線を選択し、これを「１」または「０」にドライブす
る。読出列アドレスデコーダ2fは外部からの列アドレス
に応答して、ｎ本の列選択線RSkのうち、所望の列選択
線を「１」または「０」にドライブする。

読出列選択ゲート11はそれぞれのゲート電極が読出列
選択線RSkに接続され、ドレイン電極が読出ビット線RB
に接続され、ソース電極がセンスアンプ４に接続されて
いる。なお、読出列選択ゲート11はｎ個ずつのグループ
にされ、それぞれのソース電極は共通化されている。ま
た、書込ビット線WBjはデータ入力回路３に接続され、
書込ビット線WBjに接続されるｎ個のメモリセルアレイ1
aに同じデータを与えている。

以上の構成によりこのマルチポートメモリの書込ポー
トは、書込アドレスWA、書込ワード線WWi、書込ビット
線WBj、入力データDI、書込アドレスデコーダ2c、書込
列アドレスデコーダ2d、書込列選択線CSELk、データ入
力回路３である。また、読出ポートは、読出アドレスR
A、読出ワード線RWi、読出ビット線RBjk、読出列選択線
RSk、データ出力DO、読出アドレスデコーダ2e、読出列
アドレスデコーダ2f、センスアンプ４である。

第２図は上記第１図のメモリセル1aの詳細を示す回路
図であり、従来のものとの相違は、アクセスゲート６と
書込端子Ａとの間に書込列選択ゲート８を設け、この列
選択ゲート８のゲート電極を列選択線CSELに接続し、書
込ワード線WWからの信号および列選択線CSELからの信号
が入力されると、WBとＡとが電気的に接続されるように
なっている点である。

上記回路５は３個のインバータ5a、5b、5cで構成して
いるが、第３（ａ）図から第３（ｅ）図に示すものを使
用してもよい。なお、第３（ａ）図、第３（ｂ）図はス
タティックRAMである。第３（ｃ）図、第３（ｄ）図は
ダイナミックRAMであり、書込端子Ａに蓄えた電荷量で
データを記憶する。第３（ｅ）図はROMであり、FET5eの
導通非導通があらかじめプログラムされている。

上記第１図および第２図に示すマルチポートメモリ動
作を説明する。

［Ｉ］書込動作 外部より書込むべきアドレスが書込アドレスデコーダ
2cに与えられ、書込むべきＮビットのデータDI0,DI1,…
DIN−１がデータ入力回路３に与えられる。書込アドレ
スデコーダ2cは、外部からのアドレスを解読し、該当す
る行に対応する書込ワード線WWiを「１」にドライブ
し、その他の書込ワード線を「０」にする。

また、書込列アドレスは書込列アドレスデコーダ2dに
より解読され、ｎ本の列選択線CSELkのうち所望の列選
択線を「１」にドライブし、他の列選択線を「０」にす
る。これにより「１」にドライブされた書込ワード線WW
iに接続される１行分のメモリセル1aのアクセスゲート
６が導通し、さらに「１」にドライブされた列選択線CS
ELkに接続される書込列選択ゲート８が導通する。

この結果書込ビット線WBと記憶回路５の書込端子Ａと
が電気的に接続され、データ入力回路３に送られてくる
データDIjが記憶回路５に書込まれる。

この場合において、データ入力回路３の出力抵抗、ア
クセスゲート６のON抵抗、および選択ゲート８のON抵抗
の和はインバータ5bの出力抵抗よりも小さく設定してあ
り、書込端子Ａ、フリップフロップの出力端子Ｂの初期
値に関係なく書込端子Ａの値はデータ入力回路３で指定
された値DIjと同じになる。

以上のごとくしてデータの書込が終了する。この場合
において、列選択線CSELkが「０」のメモリセル1aは、
書込ビット線WBiと書込端子Ａとが電気的に分離されて
いるので、書込が行われずデータが保持される。したが
って、外部から入力される書込アドレスで指定された行
であっても列アドレスで選択されていない列のメモリセ
ル1aはデータを保持したままである。また、列アドレス
デコーダにイネーブル信号WEを与えて列選択線CSELを制
御することによって、全てのメモリセル1aのデータを保
持することができる。

［II］読出動作 Ｍ語のうち読み出すべき語は読出アドレスで指定さ
れ、読出アドレスデコーダ2eは読出アドレスを解読し、
M/n本の読出ワード線RWiのうちいずれか一つを「１」に
ドライブし、他の読出ワード線を「０」にする。「１」
にされた読出ワード線RWiに接続されるｎ×Ｎ列のメモ
リセル1aのアクセスゲート７が導通し、読出端子Ｃと読
出ビット線RBjkとが電気的に接続される。

これにより、読出ビット線RBjkは読出端子Ｃの値にド
ライブされる。この値は読出列選択ゲート11のドレイン
電極に与えられる。読出列アドレスデコーダ2fを外部か
ら与えられる読出アドレスを解読し、ｎ本の読出列選択
線をRSkのうちいずれか一つを「１」にドライブし、他
の読出列選択線を「０」にする。この「１」にドライブ
された読出列選択線に制御端子が接続される読出列選択
ゲート11は導通し、読出ビット線RBjkのうちｋの番号
（0,1…ｎ−１）が選択されることになる。

以上のごとくして、読出動作においては読出アドレス
デコーダ2eによって読出ビット線RBjkのうち行（ｊ）が
指定され、読出列アドレスデコーダ2fによって列（ｋ）
が指定される。したがって、行と列とが指定されメモリ
セル1aのデータは、列選択ゲート11からセンスアンプ４
に与えられ、このセンスアンプ４で検出・増幅された後
ＮビットのデータDO0,DO1,…DON−１が外部に出力され
る。

なお、読出列選択ゲート11をメモリセル1aの外部に設
けることができるのは、読出ワード線RWが「１」になっ
てもメモリセル1a内の書込端子Ａおよびフリップフロッ
プ回路の出力端子Ｐは判定しないからである。また、書
込アドレスデコーダ2c、書込列アドレスデコーダ2d、読
出アドレスデコーダ2e、読出列アドレスデコーダ2fをメ
モリセルアレイの両側に分散配置したものを示したが、
いずれか一方の側に集中して配置してもよい。また、メ
モリセルアレイの上側に配置してもよい。

上記マルチポートメモリであれば、書込ビット線WWを
隣接する２つのメモリセルで共通化することができ、Ｍ
語×Ｎビットを（M/n行）×（ｎ×Ｎ列）にすることが
でき、従来のものと相違して周辺回路との接続を容易に
することができる。また、周辺回路と一体構成した集積
回路の作成をする上でも容易となる。この集積回路化を
第４図、第５図を参照して説明する。

マルチポートメモリ10をALU12、シフタ13とともに同
一基板に集積化してプロセッサのデータバスを形成する
場合において、一般にALU12やシフタ13の接続端子は１
ビット当り製造プロセスデザイン（ゲート長を１ミクロ
ンメータ）の50ないし100倍の幅を要するのに対し、メ
モリセルアレイ10内の18列の幅はデザインルールの15な
いし30倍ですむ。したがって、１ビット当りのメモリセ
ルの列数を２ないし４にすればマルチポートメモリの列
数とALU12やシフタ13間でピット当りの幅を余分な隙間
を作ることなく同一にすることができる。そして、第５
図に示すようにそれらを密着させてレイアウトすること
が可能になる。なお、第５図において、破線で区切られ
た部分が１ビット幅に相当する。第６図は４語×４ビッ
トのメモリセルを２行８列で構成する例を示すブロック
図である。

同図を参照して、書込ポート、読出ポートはそれぞれ
１ポートである。そして、１行を２語に対応させ、２列
を１ビットに対応させている。書込アドレスデコーダ2c
は１本のアドレス線WA0に接続され、外部からのアドレ
スをデコードし、２本の書込ワードWW0,WW1のいずれか
一方を「１」にドライブする。書込列アドレスデコーダ
2dは１本のアドレスWA1に接続され、外部からのアドレ
スをデコードし、２本の列選択線CSEL0,CSEL1のうちい
ずれか一方を「１」にドライブする。また、読出アドレ
スデコーダ2eは１本のアドレス線RA0に接続され、読出
アドレスを解読し、読出ワード線RW0、RW1のうちいずれ
か一方を「１」にドライブする。読出アドレスデコーダ
2fは１本のアドレス線RA1に接続され、アドレスデータ
を解読し、読出列選択線RS0,RA1のうちいずれか一方を
「１」にドライブする。読出列選択ゲート11はドレイン
電極が読出ビット線RBjk（ただしｊ＝0,1、ｋ＝0,1であ
る）に接続され、ソース電極が隣り合う列選択ゲート11
のソース電極に接続されるとともに、センスアンプ４に
接続される。

以上の構成であれば４語×４ビットのマルチポートメ
モリを２行８列にすることができる。また、書込ワード
線WWを共通化して従来のものと同じ本数にすることがで
きる。さらに、読出ビット線RBjkは読出列選択ゲート11
により選択されるので、センスアンプ４の数も従来と同
じ数にすることができる。

第７図は上記第６図の書込列アドレスデコーダ2dの詳
細を示す回路図である。

同図を参照して、外部からの書込列アドレスWA1はイ
ンバータ14によって反転され、AND回路15、インバータ1
6に与えられる。ここで、書込列アドレスWA1を「１」と
して以下の説明を行なう。AND回路15はイネーブル信号W
Eが「０」にされない限り、書込列選択線CSEL0を「０」
にドライブする。また、インバータ16外部から与えられ
るアドレスWA0を元に戻し、これをAND回路17に与えて、
イネーブル信号WEが「１」である限り書込列選択線CSEL
1を「１」にドライブする。すなわちイネーブル信号WE
が「１」ならば通常のデコーダとして動作し、イネーブ
ル信号WEが「０」ならば列選択線CSEL0,CSEL1がともに
「０」となって全てのメモリセル1aのデータが保持され
る。

なお、上記第７図では書込列アドレスデコーダ2dとし
て１入力２出力のものを示したが、４行のメモリセルア
レイを構成する場合には、２入力４出力にすればよい。
この２入力４出力のアドレスデコーダデコーダの構成例
を第９図（ａ）図、および第９（ｂ）図に示す。

第８図は読出列アドレスデコーダの詳細を示す回路図
である。同図を参照して、外部からの読出列アドレスRA
1は３段のインバータ18、19、20によって反転され、読
出列選択線RS0に信号を出す。また、上記インバータ18
およびインバータ21、22、23からなる４段のインバータ
により読出列選択線RS1を読出列アドレスRA1の値にドラ
イブする。

なお、アドレスデコーダ2c、2eもこの第８図のアドレ
スデコーダと同様の構成である。

上記第６図から第９図のマルチポートメモリの動作を
第10図および第11図を参照して説明する。第10図は第６
図中１点鎖線で区切った部分のメモリセルをMC0、MC1、
MC2、MC3とする。また、第11図はタイミングチャート図
であり、同図中×××印はメモリセル1a内のデータが以
前の状態を示す。

［Ｉ］書込動作 （１） MC0への書込 WA0が「０」の場合には、書込アドレスデコーダ2cは
書込ワード線WW0を「１」、WW1を「０」にする。これに
応答して、MC0、MC2のアクセスゲート６が導通する。続
いて、アドレスWA1が「０」となりさらにイネーブル信
号WEが「１」となると、書込列アドレスデコーダ2dは列
選択線CSEL0を「１」にする。これに応答して、MC0、MC
1の列選択線ゲート８は導通する。したがって、書込ア
ドレスWA0、書込列アドレスWA1によって選択され行・列
のメモリセルMC0の記憶回路５への書込が可能となる。

（２） MC1への書込 書込アドレスWA0が「１」の場合、書込アドレスデコ
ーダ2cは書込アドレス線WW0を「０」、WW1を「１」にす
る。これに応答してMC1、MC3のアクセスゲート８が導通
する。続いて書込列アドレスWA1には前述の（１）と同
様０であるからイネーブル信号WEが「１」となると書込
列アドレスデコーダ2d列選択線CSEL0を「１」にする。
これに応答して、MC0、MC1の列選択ゲート８は導通す
る。したがって、書込アドレスWA0、書込列アドレスWA1
によって選択される行・列のメモリセルMC1の記憶回路
５への書込が可能となる。

（３） MC2への書込 MC2への書込はWA0を「０」、WA1を「１」にする。こ
の状態においてイネーブル信号WE1を「１」にするとメ
モリセルMC2のみが書込可能の状態となる。この状態に
おいて入力データDIが１であるからMC2にはこの「１」
が書込まれる。

（４） MC3への書込 NC3への書込は書込アドレスWA0が「１」、書込列アド
レスWA1が「１」であり、イネーブル信号WEが「１」と
なったタイミングで行われる。そしてこの状態となった
ときの入力データDI0は「０」であるからMC3へは「０」
が書込まれる。

［II］読出動作 続いて読出動作の説明をする。読出動作は前述書込動
作と同様に２語の指定は書込アドレスRA0で行なわれ、
読出列選択はRA1で行われる。すなわち、MC0のデータを
読出すには、読出アドレスRA0を「０」とし、読出列ア
ドレスRA1を「０」とする。これに応答して、読出列ア
ドレスデコーダ2eは読出ワード線RW0を「１」にし、MC
およびMC2の読出アクセスゲート７をオンにする。ま
た、読出列アドレスデコーダ2eはRS0を「１」にし、読
出ビット線RB00に接続されている読出列選択ゲート11を
オンにする。これにより、MC0の読出端子Ｃとセンスア
ンプ４とが接続される。このときメモリセルMC0のデー
タがセンスアンプ４に与えられる。

以下同様にしてMC1からデータを読出す場合には、RA0
を「１」にし読出列アドレスRA1を「０」にする。さら
に、MC2からのデータの読出は、読出アドレスWA0を
「０」とし、読出列アドレスRA1を「１」とする。さら
に、MC3からのデータの読出は読出列アドレスRA0を
「１」にし、読出列アドレスRA1を「１」にする。

第12図および第13図は実施例を示す図であり、第12図
はマルチポートメモリの全体の回路図、第13図は第12図
のメモリセルの詳細回路図である。同図を参照して、上
記第７図の実施例との相違は、同一行の隣り合う二つの
メモリセル1bの1brが書込アクセスゲート６を共有し
ている点である。以上の構成にすることにより、アクセ
スゲート６を半数にすることができ、生産性の向上、信
頼性の向上、および書込ワード線WWのかいおうりょうの
軽減による高速化が達成できる。

第14図および第15図は他の実施例を示す回路図であ
り、第14図はマルチポートメモリの全体回路図であり、
第15図は第14図のメモリセルアレイの詳細を示す回路図
である。同図を参照して、第７図の実施例との相違は書
込ワード線WWと読出ワード線RWを読出かつ書込可能なワ
ード線RWWで共通化した点である。これによりさらにマ
ルチポートメモリの大構成を簡素化できる。このメモリ
セル1cは読出と書込の両方が可能なポートに対して適用
される。

この場合、書込選択ゲート８がないと、読出書込ワー
ド線RWWが「１」になるのに応答して、読出アクセスゲ
ート７が導通すると同時に、書込アクセスゲート６が導
通し、読出と書込が同時となり、実用には不可能であ
る。しかし、列選択ゲート８を設けることにより読出と
書込のタイミングを制御することができ、読出と書込の
両方が可能なポートに対して全体の構成を簡略化するこ
とができる。

第16図および第17図は上記第７図の他の実施例を示す
ブロック図である。第16図はマルチポートメモリの全体
ブロック図であり、第17図は第16図のメモリセルの詳細
を示す回路図である。同図を参照して、上記第14図の実
施例と相違する点は、列選択線CSELに0,CSELに１が追加
され、読出ビット線RBと読出ワード線WBが共通化されて
読出書込ビット線RWBとなっている点である。データ入
力回路３′はイネーブル信号WEによってトライステート
ゲート3a′を制御できるようになっている（第８図参
照）。なお、上記第17図において、メモリセル1gの書込
アクセルゲート６および読出アクセスポート７を共通化
して、第19図に示すような構成にすることも可能であ
る。

第７図から第19図のマルチポートメモリは４語４ビッ
トのものを２行８列のメモリセルアレイで構成し、書込
ポート１、読出ポート１のものを用いて説明した。しか
しこれらの数字は自然数M,N,n,a,b,cで一般化すること
が可能である。すなわち、前述したごとくＭ語×Ｎビッ
ト構成のメモリセルアレイをM/n行、ｎ×Ｎ列、さらに
書込ポート数をａ、読出ポート数をｂ、書込読出ポート
数をｃとすることが可能である。ただし、ｎ≧２、M/n
は整数、ｃ＝０であっても良い。また、ｃ≧１ならば、
ａ＝０またはｂ＝０であってもよい。

第20図は、第７図の他の実施例を示すブロック図であ
り、第21図は第20図のメモリセルアレイの詳細を示す回
路図である。

同図を参照して、前期第７図の実施例との相違は書込
ポートをW1,W2の２ポート、読出ポートをR1,R2,R3の３
ポートにしている点である。したがって、読込アドレス
デコーダ2cは２つにされ、それぞれ外部からの読出アド
レスを入力されるアドレス線W1A0、W2A0に接続される。
また、書込列アドレスデコーダ2dも２つにされそれぞ
れ、書込列アドレス線W1A1、W2A1に接続される。また、
それぞれのポートからの書込データDIを入力されるデー
タ入力回路３は各ビットごとに２つずつ配置される。

また読出ポートは３つであるから、読出アドレスデコ
ーダ2e、読出列アドレスデコーダ2f、センスアン４、読
出列選択ゲート11もそれぞれ３倍にされる。

第22図は他の実施例を示すブロック図である。前記第
７図の実施例がアドレスをデコードしてワード線および
列選択線を選択的に活性化するランダムアクセス方式の
ものであるのに対して、第22図の実施例はデコード2c、
2d、2e、2fとしてファーストインファーストアウト（FI
FO）を用いた循環式のシフタレジストを用いている点で
ある。なお、この実施例は２ビット６ワードである。

上記第22図のマルチポートメモリ動作を第23図および
第24図に基づいて説明する。なお第23図は上記第22図中
一点鎖線で囲まれる部分メモリセル1aの配置を示す図で
ある。

まず、RESETの立下りエッジで各シフトレジスタ2g、2
h、2i、2jの出力端子Q0が「１」、Q1およびQ2が「０」
にリセットされる。

次に、入力クロックWCLKの立下りエッジでシフト入力
端子SIの値がQ0、Q0の値がQ1に、Q1の値がQ2にシフトす
る。次いで、各シフトレジスタは出力端子Q1またはQ2は
シフト入力端子SIに接続されるので値が循環する。書込
列アドレスデコーダとしてのシフトレジスタ2hの入力端
子Ｔには書込用クロックWCLKとシフトレジスタ2gの出力
端子Q1の値（すなわちWW1の値）の積であるから、シフ
トレジスタ2hの入力端子Ｔにクロック信号が入るタイミ
ングは書込アドレス用としてのシフトレジスタ2gのクロ
ックWCLKの行数倍（この場合は２倍である）となる。読
出アドレスデコーダとしてのシフトレジスタ2jは上記シ
フトレジスタ12hと同様の機能を有し、相違する点はク
ロックイネーブルWEによって能動化されていない点であ
る。

これらの結果、書込クロックWCLKまたは読出クロック
RCLKの立下りごとにメモリセルMC0→MC1→MC2→MC3→MC
4→MC5→MC0→MC1…へと選択されるメモリセルが巡回す
る。

［発明の効果］ 以上のように、この発明に係るマルチポートメモリで
は、Ｍ×Ｎ個のメモリセルが、M/n行、ｎ×Ｎ列に配列
され、各ｎ列ごとに書込ビット線が設けられ、その書込
ビット線が各行において１つの第２のスイッチ手段を介
してｎ組の第１のスイッチ手段およびメモリセルに接続
される。したがって、ｎの値を変更することにより、メ
モリセルアレイの縦横比を変更できる。また、書込ビッ
ト線をｎ列に共通に設けたので、レイアウト面積が小さ
くてすむ。このため、他の回路との接続および他の回路
と一体に組込んで集積化することを容易にするマルチポ
ートメモリにすることができるという特有の効果が得ら
れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記第１図のメモリセルの詳細を示す回路図、第３図は
記憶回路の変更例を示す図、第４図および第５図は第１
図のマルチポートメモリを他の回路とともに集積化する
場合を説明する図、第６図は４語×４ビットのメモリを
２行８列で構成したブロック図、第７図は上記第６図の
書込列アドレスデコーダの詳細を示す回路図、第８図は
読出アドレスデコーダの詳細を示す回路図、第９（ａ）
図および第９（ｂ）図は２入力４出力のアドレスデコー
ダを示す回路図、第10図は第７図のマルチポートメモリ
の動作を説明するためのメモリセルの配置図、第11図は
第７図のタイミングチャート、第12図は他の実施例を示
すブロック図、第13図は第12図のメモリセルの詳細を示
す回路図、第14図は他の実施例を示すブロック図、第15
図は、第14図のメモリセルの詳細を示すブロック図、第
16図および第17図は他の実施例を示す図、第18図は第16
図のデータ入力回路の詳細を示す回路図、第19図は上記
第17図のメモリセルの変更例を示す回路図、第20図は第
７図の他の実施例を示すブロック図、第21図は第20図の
メモリセルの詳細を示す回路図、第22図は他の実施例を
示すブロック図、第23図は動作を説明するためのメモリ
セルの配置図、第24図は第22図のタイミングチャートで
ある。第25図は従来のマルチポートメモリのブロック
図、第26図は上記第25図のメモリセルの回路図、第27図
は上記第25図のデータ入力回路の回路図、第28図は２入
力４出力形のアドレスデコーダの回路図、第29（ａ）図
および第29（ｂ）図はセンスアンプの回路図、第30図は
従来の４語×４ビットのマルチポートメモリのブロック
図である。 図において1a〜1fはメモリセル、2cは書込アドレスデコ
ーダ、2dは書込列アドレスデコーダ、2eは読出アドレス
デコーダ、2fは読出列アドレスデコーダ、３はデータ入
力回路、４はセンスアンプ、５は記憶回路、６は書込ア
クセスゲート、７は読出アクセスゲート、８は書込列選
択ゲート、11は読出列選択ゲートである。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−205790（ＪＰ，Ａ) 特開 平２−294992（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11C 11/41

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】Ｎビットのデータを同時に入出力すること
   が可能なＭ語×Ｎビット構成のマルチポートメモリであ
   って、 M/n行、ｎ×Ｎ列（ただし、M,N,nは２以上の整数であ
   る）に配列され、各行において予めｎ個ずつグループ化
   され、それぞれが書込端子および読出端子を有するＭ×
   Ｎ個のメモリセル、 各行に対応して設けられた書込ワード線、 各ｎ列ごとに設けられた書込ビット線、 それぞれが前記ｎ×Ｎ列に対応して設けられ、メモリセ
   ルグループに対応して予めｎ本ずつグループ化されたｎ
   ×Ｎ本の列選択線、 第１の書込アドレス信号に従って、M/n本の前記書込ワ
   ード線のうちのいずれかの書込ワード線を選択し、その
   書込ワード線を選択レベルにする第１の書込デコーダ、 第２の書込アドレス信号に従って、各列選択グループか
   ら１本ずつ合計Ｎ本の列選択線を選択し、選択したＮ本
   の列選択線の各々を選択レベルにする第２の書込デコー
   ダ、 各メモリセルに対応して設けられ、その一方電極が対応
   のメモリセルの書込端子に接続され、対応のメモリセル
   に対応する列選択線が選択レベルにされたことに応じて
   導通する第１のスイッチ手段、 各メモリセルグループに対応して設けられ、その一方電
   極が対応のメモリセルグループに属するメモリセルに対
   応する第１のスイッチ手段の他方電極に接続され、その
   他方電極が対応のメモリセルグループに対応する書込ビ
   ット線に接続され、対応のメモリセルグループに対応す
   る書込ワード線が選択レベルにされたことに応じて導通
   する第２のスイッチ手段、および 各書込ビット線に対応して設けられ、外部から与えられ
   たデータ信号を対応の書込ビット線に与える書込手段を
   備える、マルチポートメモリ。
2. 【請求項２】さらに、各行に対応して設けられた読出ワ
   ード線、 それぞれがｎ×Ｎ列に対応して設けられ、メモリセルグ
   ループに対応して予めｎ本ずつグループ化されたｎ×Ｎ
   本の読出ビット線、 第１の読出アドレス信号に従って、M/n本の読出ワード
   線のうちのいずれかの読出ワード線を選択し、その読出
   ワード線を選択レベルにする第１の読出デコーダ、 第２の読出アドレス信号に従って、各読出ビット線グル
   ープから１本ずつ合計Ｎ本の読出ビット線を選択する第
   ２の読出デコーダ、 各メモリセルに対応して設けられ、その一方電極が対応
   のメモリセルの読出端子に接続され、その他方電極が対
   応のメモリセルに対応する読出ビット線に接続され、対
   応のメモリセルに対応する読出ワード線が選択レベルに
   されたことに応じて導通する第３のスイッチ手段、 各読出ビット線に対応して設けられ、その一方電極が対
   応の読出ビット線に接続され、前記第２の読出デコーダ
   によって対応の読出ビット線が選択されたことに応じて
   導通する第４のスイッチ手段、および 各第４のスイッチ手段に対応して設けられて対応の第４
   のスイッチ手段の他方電極に接続され、対応の読出ビッ
   ト線を介して選択されたメモリセルのデータ信号を読出
   して外部に出力する読出手段を備える、特許請求の範囲
   第１項に記載のマルチポートメモリ。