TW300337B - - Google Patents

Download PDF

Info

Publication number
TW300337B
TW300337B TW084111188A TW84111188A TW300337B TW 300337 B TW300337 B TW 300337B TW 084111188 A TW084111188 A TW 084111188A TW 84111188 A TW84111188 A TW 84111188A TW 300337 B TW300337 B TW 300337B
Authority
TW
Taiwan
Prior art keywords
channel
unit lattice
layer
item
capacitor
Prior art date
Application number
TW084111188A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW300337B publication Critical patent/TW300337B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 1 ) 1 1 發 明 說 明 1 1 本 案 侮 有 關 動 態 随 機 存 取 記 憶 體 (DRAM) 之 單 位 晶 格 的 1 I 布 局 〇 /-—S 1 I 請 I 一 DRAM 單 位 晶 格 包 含 一 貯 存 電 容 器 及 絕 緣 閘 場 效 電 晶 先 閱 1 讀 1 體 (FET) 〇 該 FET 的 主 要 導 電 路 徑 耦 合 於 儲 存 電 容 器 的 背 1 I 電 極 及 位 元 線 之 間 0 一 字 元 線 與 FET 的 控 制 電 極 相 耦 合 之 注 1 | 意 I 〇 在 某 些 先 前 的 貯 存 單 元 中 < 貯 存 電 容 器 在 半 導 體 的 渠 拳 項 1 I 再 1 —*s, 道 结 構 (t re n c h s t Γ U c t u r e ) 中 製 造 (至少有- -部分） > 因 填 此 可 使 電 容 板 域 增 加 而 不 箱 要 其 他 的 基 體 表 面 ISt » 然 寫 本 頁 裝 1 後 FET 在 基 體 表 面 上 的 平 面 方 向 (即水平方向） 製 造 9 含 1 I 有 多 個 擴 散 區 之 FET 的 源 極 耦 合 於 渠 道 電 容 器 之 板 上 9 1 I 一 包 含 另 一 擴 散 區 的 汲 極 與 位 元 線 耦 合 ! 及 一 與 源 極 及 1 1 汲 極 擴 散 區 之 間 的 主 動 區 相 重 叠 的 閘 極 » 其 與 字 元 線 相 訂 | 耦 合 〇 1 I 為 了 減 少 單 位 晶 格 所 需 的 晶 體 表 面 積 » 某 些 先 前 技 術 1 1 中 的 單 位 晶 格 將 基 體 内 的 某 些 組 件 重 新 垂 直 定 向 〇 在 1 1 1 993 年 5 月 25 曰 由 Dh on g等人所擁有的美画專利申請案 U . S . Pa t e n t • 5 , 2 14, 603 中， 字元線垂直定向 >而非平 1 1 面 定 向 9 且 FET 的 製 造 部 分 與 渠 道 電 容 器 重 叠 〇 在 1990 1 I 年 11 月 25 曰 所 發 表 ♦ 由 Sh in i c hi 所 擁 有 的 u. S . Pa t e n t 1 1 4， 959 , 698 中 的 一 實 施 例 (圖 15) 顯 示 FET 垂 直 製 作 於 含 1 1 電 容 器 之 渠 道 的 側 壁 9 其 中 字 元 線 垂 直 定 向 且 置 於 渠 道 1 I 之 垂 直 通 道 上 的 FET 通 道 上 的 渠 道 〇 在 另 一 實 施 例 中 1 1 (圖1 4) FET 在 渠 道 的 側 壁 有 一 汲 極 區 * 該 渠 道 含 電 容 1 1 I -3 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 2 ) 1 1 器 9 且 含 一 源 極 1§ι > 位 在 與 渠 道 之 突 出 部 位 相 鄰 之 基 體 1 1 的 表 面 1 及 一 含 L 型 截 面 的 字 元 線 » 其 置 於 由 垂 直 汲 極 1 I 及 平 面 源 極 之 間 所 形 成 的 通 道 上 方 渠 道 的 突 出 部 位 上 〇 ^-V 請 1 1 在 1 989 年 5 月 9 曰 發 表 由 Malhi 擁 有 的 U . S . Pa t e n t 先 閱 1 1 4， 829 , 017 中， FET 的主導引 電 路 徑 (源極， 通道， 汲極） 垂 背 1 I 直 製 造 於 電 容 器 的 上 方 〇 字 元 線 包 含 _. 柱 體 (s t u d) 其 之 注 1 I 意 I 置 於 FET 结 構 的 水 平 中 心 ； 且 形 成 用 於 環 狀 通 道 的 中 心 事 項 1 I 再 1 閘 極 » 該 通 道 形 成 在 垂 直 向 包 圍 它 的 FET 之 導 通 路 徑 〇 填 這 些 單 位 晶 格 的 設 計 皆 在 於 減 少 基 體 表 面 區 9 但 需 要 更 寫 本 頁 裝 1 複 雜 的 製 造 技 術 而 且 減 低 良 率 並 增 加 成 本 0 1 I 在 半 導 體 記 憶 體 晶 片 的 單 位 晶 格 形 成 陣 列 排 列 其 中 1 I 單 位 晶 格 的 列 數 為 預 先 決 定 者 > 且 列 中 每 一 單 位 晶 格 的 1 1 字 元 線 耦合 到 半 導 體 記 憶 體 上 分 開 位 址 電 路 的 共 同 輸 出 訂 I 端 0 每 一 列 中 預 定 的 單 位 晶 格 數 相 同 〇 每 一 列 中 的 單 位 1 I 晶 格 更 與 每 一 單 位 晶 格 之 位 元 線 成 列 排 列 » 該 每 一 單 位 1 1 晶 格 在 一 列 中 共 同 耦 合 到 外 部 電 路 1 Μ 對 單 位 晶 格 讀 寫 1 1 資 訊 Ο 1 在 某 些 習 知 技 術 的 記 憶 體 陳 列 中 * 單 位 晶 格 Μ 折 摺 位 1 1 元 線 排 列 方 式 佈 局 » 其 中 每 一 單 位 晶 格 所 需 要 的 區 域 不 1 只 用 於 耦 合 到 FET 柵 格 的 主 動 位 元 線 » 更 用 於 一 額 外 的 1 1 通 過 字 元 線 * 此 字 元 線 與 相 鄰 列 中 單 位 晶 格 的 字 元 線 相 1 1 耦 合 〇 當 製 造 單 位 晶 格 所 需 的 區 域 減 少 時 > 兩 字 元 線 之 1 I 間 的 間 隙 會 對 單 位 晶 格 的 大 小 造 成 限 制 〇 為 了 克 眼 此 一 1 1 限 制 » 某 些 單 位 晶 格 (如上所述者）， 與 垂 直 定 向 的 主 動 1 1 I -4 - 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 3〇〇3d7 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 3 ) 1 1 及 通 過 字 元 線 及 / 或 FET 一 起 製 造 〇 此 導 致 單 位 晶 格 大 1 1 小 之 收 縮 t 其 製 造 技 術 比 製 造 平 面 字 元 線 及 FET 更 複 雜 1 I 〇 另 外 對 於 使 用 此 單 位 晶 格 的 半 導 體 晶 Η 導 致 較 低 的 良 /·—V 1 j 請 I 率 及 較 高 的 價 格 〇 先 閱 1 讀 1 為 了 符 合 高 密 度 半 導 體 記 憶 晶 Η 計 黼 上 的 需 要 » 必 需 背 1 I 重 新 設 計 單 位 晶 格 9 使 其 在 半 導 體 基 體 上 所 佔 區 域 較 小 1 | 意 I 〇 但 是 需 注 意 此 單 位 晶 格 重 設 計 的 製 造 技 術 不 可 太 繁 雜 事 項 1 I 再 1 » 使 其 可 維 持 高 良 率 » 所 可 使 此 半 導 體 晶 片 的 成 本 達 填 到 最 小 〇 而 且 重 設 計 之 單 位 晶 格 的 性 能 不 可 有 所 減 損 〇 寫 本 頁 裝 1 比 起 先 前 技 術 中 的 單 位 晶 格 而 古 • 本 發 明 的 單 位 晶 格 1 I 所 作 的 基 體 區 域 較 小 〇 在 本 發 明 的 單 位 晶 格 中 » 渠 道 間 1 1 隙 限 制 了 記 憶 體 密 度 〇 因 為 字 元 線 與 渠 道 電 容 器 重 叠 I 1 1 FET 的 接 合 .腐 較 小 » 此 使 得 通 過 結 合 區 的 漏 電 流 較 小 1 訂 | 而 使 得 此 單 位 晶 格 的 性 能 比 先 前 技 術 好 〇 而 且 因 為 字 元 1 I 線 與 FET 依 平 面 定 向 製 造 1 與 垂 直 定 向 的 單 位 晶 格 設 計 1 1 相 比 較 此 種 單 位 晶 格 之 設 計 顯 得 相 當 簡 單 0 所 Μ 良 率 提 1 1 高 且 成 本 下 降 〇 下 列 各 圖 為 ： « . » I 圖 1 為 本 發 明 單 位 晶 格 的 截 面 圖 1 1 圖 2 為 單 位 晶 格 之 截 面 圖 » 該 單 位 晶 格 的 平 面 圖 示 於 1 I 國 1 中 9 1 1 圖 3 為 圖 1 > 2 中 單 位 晶 格 陣 列 的 平 面 圖 1 1 圖 4 至 9 為 圖 1 • 2 中 的 單 位 晶 格 製 造 時 各 個 階 段 的 1 I 截 面 η 9 1 1 IBt 國 10為 本 發 明 單 位 晶 格 另 一 實 腌 例 的 截 面 圖 1 1 I -5 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 4 ) 1 1 tail 圏 11 » 12為 ΓΒΤ m 10 中 單 位 晶 格 各 個 製 造 階 段 的 截 面 ΠΒΠ 國 ； 1 1 其 不 同 於 圖 4- 9 中 的 階 段 〇 1 I 文 中 附 圖 非 依 實 體 之 比 例 t 其 為 本 發 明 單 位 晶 格 舉 證 —V 1 I 請 I 實 施 例 之 元 件 的 示 意 圖 〇 另 外 ♦ 如 非 特 予 說 明 1 下 文 中 先 閲 1 1 的 量 測 僅 為 說 明 用 » 而 非 用 於 限 制 單 位 晶 格 的 量 測 及 操 背 面 1 I 作 〇 甚 且 > 下 文 中 所 說 明 的 實 施 例 說 明 典 型 的 半 導 體 1 | 意 I 基 體 型 式 及 典 型 的 摻 雜 型 式 及 濃 度 〇 對 於 本 技 術 之 熟 練 事 項 1 I 再 1 者 應 知 可 使 用 他 種 半 導 體 基 體 型 式 9 及 摻 雜 型 式 和 濃 度 填 寫 本 裝 頁 1 本 發 明 之 單 位 晶 格 20的 平 面 圖 示 於 圖 1 > 截 面 nan 國 示 於 1 1 圖 2 > 其 為 圖 1 平 面 圖 中 的 截 面 2- 2 〇 圖 1 » 2 中 對 應 1 I 元 件 Μ 相 同 代 碼 表 之 〇 在 圖 1 中 » 單 元 20在 P 型 基 體 10 1 1 上 製 造 且 單 元 20 之 周 邊 K 虛 線 盒 20表 之 9 其 指 示 單 元 訂 I 20的 相 闞 周 圍 t 但 並 沒 有 指 示 基 體 10 中 任 何 區 域 的 邊 界 1 I 〇 渠 道 结 構 中 形 成 貯 存 電 容 器 22 > 此 渠 道 在 平 面 上 約 略 1 1 成 為 菱 形 • 且 在 較 佳 實 施 例 中 為 .Λ.-» 邊 形 〇 貯 存 電 容 器 包 1 丄 含 信 號 電 極 24 9 其 含 N 型 或 本 質 多 晶 矽 區 t 此 區 域 與 電 :、，广 容 器 22之 一 板 耦 合 〇 此 電 容 器 的 一 板 由 第 一 N 型 多 晶 矽 1 區 23及 第 二 多 晶 矽 區 25所 形 成 • 其 可 為 N 型 或 本 質 多 晶 ! I 矽 〇 電 容 器 的 其 他 板 由 包 圍 下 多 晶 矽 區 23的 N 型 擴 散 區 1 1 21所 形 成 * 如 圖 2 之 虛 線 所 示 〇 如 圖 2 所 示 由 所 有 的 渠 1 1 道 合 併 形 成 的 N 型 擴 敗 腐 21形 成 所 有 貯 存 電 容 器 22的 共 1 I 同 電 極 〇 此 所 有 貯 存 電 容 器 的 電 同 電 極 與 參 考 電 壓 源 形 1 1 成 (圖中無示） 〇 用 於 渠 道 電 容 器 22的 絕 緣 體 由 包 園 第 一 1 1 I -6 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
A7 B7 五、發明説明（5 )
多晶矽區23的渠道22之壁上的薄絕緣層27,及包圍第二 多晶矽區25之渠道22的壁上的較厚氧化物圈所形成。N (請先閱讀背面之注意事項再填寫本頁)
型擴散區21形成包園渠道電容器的P #31,其内形成FET 〇 平面FET 26在基體10的表面上形成。一由H型掮散區 所形成的埋置帶28形成FET 26的源極，且與貯藏電容器 22上的信號電極耦合。另一 H型擴散區30形成FET 26的 汲極。另一絕緣層34形成FET 26的柵絕緣體，且檷電極 36由多晶矽字元線的一部分所形成，如匾1中虛線36所 示，其在絕緣體36之頂上。 在貯存電容器22及閘極36的上方形成氮絕緣層40,且 一厚的氧化物層46在其上面形成。汲極接觸區22在汲極 擴散區30上方形成。一多晶矽接觸層43在汲極擴散區上 形成，一金靨接點48,如圖1及圖2所示，形成第一金 靨層的一部分且與形成單位晶格的字元線接點相連接， 形成至外部讀/寫電路的單位晶格。 經濟部中央標準局員工消費合作社印製 為了形成埋藏帶28的延伸及汲極擴敗區20,在除了活 化區外單位晶格20的所有區域上形成淺的渠道隔雛氧化 區（STI) 50,在圖1中的平面圖Μ横斜線AA表之。該 STI與渠道電容器的一部分重叠，且應用絕緣層52與渠 道電容器隔離。 如圖2所示，絕緣層34及閘極36與渠道電容器22重叠 。此種設計允許字元媒38擁有所需要的截面區域，但允 許單位晶格20所需基體10的表面區域減少。埋置帶28形 -7- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( 6 ) 1 1 成 小 區 域 接 合 處 » 因 此 接 合 漏 損 減 小 Ο 此 減 少 了 來 白 貯 1 1 存 電 容 器 22的 負 載 耗 損 > 而 且 由 於 延 長 單 位 晶 格 所 需 再 1 I 充 電 時 間 所 Μ 性 能 上 也 有 所 改 進 Ο r·—S 1 | 請 I 操 作 時 當 字 元 線 36啟 動 時 9 FET 26 導 通 9 儲 存 電 容 先 閱 1 1 器 22的 信 號 電 極 24耦 合 至 位 元 線 48 Ο 在 半 導 體 記 憶 晶 片 背 ft 1 I 中 的 其 他 電 路 可 對 貯 存 電 容 器 22充 電 (寫入操作時） 或 感 之 注 1 1 測 預 先 留 存 在 貯 存 電 容 器 22中 的 負 載 (謓取操作） > 此 為 事 項 1 I 再 1 一 已 知 操 作 〇 填 圖 3 為 圖 1 » 2 中 單 位 晶 格 陣 列 之 一 部 位 較 佳 設 計 的 寫 本 頁 裝 1 平 面 圖 〇 圖 3 為 陣 列 的 切 面 圖 Ο 其 說 明 字 元 媒 36及 位 元 1 | 線 48與 陣 列 中 相 對 應 的 單 位 晶 格 相 重 叠 之 狀 況 Ο 與 圖 1 1 | » 2 相 同 的 對 應 元 件 再 此 不 再 敘 述 〇 1 1 在 圖 3 左 上 角 者 為 與 圖 1 相 似 之 單 位 晶 格 Ο 另 一 單 位 訂 | 晶 格 則 位 在 正 右 方 Ο 此 單 位 晶 格 顯 示 一 切 割 字 元 線 (WL) 1 | 36 » 其 部 分 與 單 位 晶 格 FET 的 源 極 28及 汲 極 36擴 散 之 間 1 1 的 结 合 區 相 重 叠 〇 而 且 字 元 線 36與 單 位 晶 格 的 渠 道 電 容 1 I 器 22相 重 叠 〇 字 元 線 36位 在 閘 極 絕 緣 層 (圖中無示） 之 上 C'>4 *· I 方 Ο 此 單 位 晶 格 亦 顥 示 汲 極 接 觸 區 42 0 1 1 右 方 的 下 一 個 單 位 晶 格 的 字 元 線 36與 單 位 晶 格 的 FET 1 I 相 重 II 且 亦 顯 示 一 切 割 位 元 線 (BL) 48 $ 其 部 分 與 單 位 1 1 晶 格 汲 極 接 觸 區 42相 重 叠 〇 此 位 元 線 48經 由 鎢 接 點 4 4及 1 1 多 晶 矽 接 點 43 » 與 汲 極 區 36形 成 電 路 相 通 » 如 圖 2 及 上 1 I 文 中 所 述 者 Ο 一 單 一 位 元 線 連 接 FET 之 汲 電 極 的 單 位 晶 1 1 格 在 記 憶 體 陣 列 中 形 成 行 _ 8 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^〇〇3ii!7 ΑΊ B7 經濟部中央標準局負工消費合作社印製 五、發明説明 ( 7 ) 1 1 單 位 晶 格 20的 下 一 個 較 低 列 與 最 上 列 的 單 位 晶 格 相 合 1 1 • 但 旋 轉 180。 此可由比較最上列最左方之單位晶格20 1 I 與 第 二 列 (正在其下方） 可 看 出 來 9 其 中 貯 藏 電 容 器 22 向 請 1 1 右 方 » 而 源 極 擴 散 區 28向 著 貯 存 電 容 器 22的 左 方 t 且 汲 先 閱 1 1 極 擴 散 區 30及 接 觸 區 42 向 著 源 極 擴 散 區 28 的 左 方 〇 單 位 背 1 I 晶 格 的 中 央 列 形 成 單 位 晶 格 的 第 - 行 • 且 最 底 列 形 成 第 1 | 意 I —*· 行 〇 尚 有 其 他 行 (圖中無示） » 其 位 在 圖 3 的 上 及 下 方 事 項 1 I 再 丄 〇 填 每 一 字 元 媒 (WL) 位 在 行 中 相 對 應 單 位 晶 格 的 對 應 FET 寫 本 頁 裝 1 上 方 » 如 圖 3 所 示 〇 單 位 字 元 媒 形 成 FET 之 閛 極 的 單 位 1 | 晶 格 在 記 憶 體 陣 列 中 成 為 一 列 〇 尚 有 其 他 列 (_中無示） 1 | 9 其 位 在 圖 3 之 右 及 左 方 〇 由 此 記 憶 陣 列 所 示 部 分 的 其 1 1 他 單 位 晶 格 中 可 看 到 字 元 線 (WL) 位 在 位 元 線 (BL) 下 方 » 訂 | 且 在 右 下 方 角 落 處 顯 示 一 完 全 的 記 憶 陣 列 〇 1 | 操 作 時 • 在 半 導 體 記 憶 晶 Η (圖中無示） 上 的 記 憶 體 位 1 1 址 電 路 敗 動 一 選 擇 的 字 元 線 t Μ 回 應 提 供 予 晶 片 的 外 部 1 L 位 址 信 號 〇 當 耦 合 到 放 動 字 元 線 的 所 有 單 位 晶 格 的 FET C'*4 *· I 皆 導 通 時 9 將 相 通 儲 存 電 容 器 的 信 Μ J9b 電 極 與 相 當 的 位 元 1 1 線 耦 合 〇 然 後 可 能 是 晶 Η (圖中無示） 上 的 寫 入 電 路 對 耦 1 合 到 相 闞 位 元 線 的 儲 存 電 容 器 提 供 適 當 的 負 載 9 Μ 回 應 1 1 外 部 數 據 信 號 f 不 然 就 是 耦 合 到 位 元 線 的 感 測 放 大 器 1 1 (圖中無示） 對 在 貯 存 電 容 器 中 的 前 一 貯 存 負 載 > Μ 已 知 1 I 之 方 法 提 供 數 據 予 外 部 電 路 〇 1 1 從 圈 3 中 可 看 到 對 所 示 單 位 晶 格 陣 列 之 尺 寸 減 低 的 限 1 1 I -9 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 B7 經濟邹中央標準局員工消費合作社印製 五、發明説明 ( 8 ) 1 1 制 為 相 鄰 渠 道 電 容 器 之 間 之 距 離 (稱為渠道間隙） » 而 不 1 1 是 在 相 鄰 位 元 媒 或 字 元 媒 之 間 的 距 離 0 而 且 可 看 到 可 由 1 I 形 成 實 質 上 為 菱 形 成 較 佳 實 m 例 中 的 ' · 角 形 ’ 而 使 渠 道 請 1 1 間 更 靠 近 » 特 別 是 列 對 列 〇 先 閱 1 讀 1 圖 4 到 9 為 圖 1 * 2 之 單 位 晶 格 製 造 期 間 在 連 鳙 相 基 背 I I 體 1 0的 截 面 圖 〇 現 請 參 考 圈 4 > 其 中 蝕 刻 第 渠 道 22 » 1 | 意 I 其 在 基 體 10 中 的 深 度 約 7- 8 微 米 〇 然 後 將 一 層 Ν 摻 雜 的 項 1 I 再 丄 7jf« 砰 玻 璃 (ASG ) 加 到 基 體 10的 暴 露 面 9 包 含 渠 道 22的 側 壁 填 及 底 部 Ο 然 後 渠 道 22充 填 光 阻 劑 〇 光 阻 劑 向 下 蝕 刻 至 絕 寫 本 頁 裝 1 絕 圈 29之 所 需 要 底 部 的 正 上 方 > 約 為 1 - 2 微 米 〇 仍 然 暴 1 | 露 的 ASG » 其 位 在 基 體 1 0的 表 面 及 渠 道 22側 壁 的 上 部 者 1 | 隨 後 經 蝕 刻 而 去 除 掉 〇 然 後 再 將 留 在 渠 道 底 部 的 光 阻 劑 1 1 去 除 Ο 所 留 下 的 為 在 渠 道 22 側 壁 之 底 及 下 部 位 上 的 薄 Ν 訂 | 摻 離 ASG 層 * 其 從 絕 緣 圈 29的 底 部 所 需 深 度 的 正 方 向 向 1 I 下 延 伸 〇 1 1 然 後 基 體 10進 行 热 循 環 > Μ 形 成 Ν 型 外 部 擴 散 以 成 1 丄 為 所 有 渠 道 電 容 器 22的 共 同 板 〇 随 後 從 渠 道 22 中 除 去 遺 :、》!»· 1 留 的 ASG 〇 然 後 再 將 薄 絕 緣 層 27加 到 渠 道 22的 側 壁 及 底 1 1 壁 〇 隨 後 在 渠 道 22上 充 填 N 摻 雜 之 多 晶 矽 1 Μ 形 成 第 一 1 I 多 晶 矽 區 23 〇 蝕 刻 N 摻 雜 多 晶 矽 至 渠 道 内 1-2 微 米 Μ 1 1 形 成 型 第 一 多 晶 矽 層 23 〇 然 後 在 基 體 10的 暴 露 表 面 上 1 1 形 成 一 絕 緣 氧 化 物 層 (在第- -聚矽層之下或上方）， 然 後 1 I 在 垂 直 向 鈾 刻 K 移 除 水 平 面 上 的 氧 化 物 〇 遣 留 的 氧 化 物 1 1 在 渠 道 22的 側 壁 上 形 成 絕 緣 圈 29 〇 渠 道 中 遺 留 的 開 Ρ 區 1 1 I -10- 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（9 ) 充填N型或本質矽，其形成第二多晶矽層25。圖4中所 示者為此一階段之製程下基體的截面圖，此時，渠道電 容器22由形成N型外擴散21的共同板；由薄絕緣層27及 絕緣圈29所形成的電介質，及由第一 23及第二25多晶矽 層所形成的第二板一起形成。 接著在絕緣圈29及第二多晶矽區25蝕刻至深度約150nm 。此凹槽充填N型或本質多晶矽層24,形成渠道電容器 22的信號電極。圖5為此階段中基體10的截面圖。 蝕刻一淺凹權，使其深入渠道電容器22之信號電極多 晶矽層24。随後蝕刻一用於淺渠道隔離體50的較深凹檐 ，使其深人主動區（圖1之AA)周圍的基體10。基體的暴 露表面覆蓋一氧化物曾52。接著將基體平面化，Μ在渠 道電容22及淺隔離渠道50的信號電極上方留下一絕緣層 52。圖6示此製造階段基體10的截面圖。 將TE0S氧化物層加到基體10的暴露表面，然後將基體 平面化。如此導致淺渠道隔離50充填TE0S氧化物。然後 在基體的表面上加上一層閘極氧化層34,其後為一層閛 多晶矽層。然後形成罩之後再Μ形成閘絕緣層34及閘極 36,其為圖3所示字元線（WL)36之形式。使用做為罩之 一部分字元線36製造自對齊汲極區，而STI氧化物50作 為外部，且在汲極接點區42中製造Η摻雜值入52。圖7 為此製造階段下之基體10的截面圖。 皤後對圖7的基體熱處理。Ν摻雜植入54向外擴散Κ 形成汲極30,而且渠道電容器22信號電極多晶矽層的暴 -11- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 A7
^0ΰ3ό7 五、發明説明（10 )
(請先W讀背面之注意事項再填寫本1W 露部位向外擴散以形成埋置帶28。不同的氧化物層可防 止擴敗物通過，因此使擴散只在主動區產生（圈1之ΑΑ) ，特別是防止汲極區30及埋置帶28通過渠道霣容器22之 信號電極24的暴露區30。埋置帶28向外擴散至基體的表 面且形成FET 26的源極。 埋置帶28向外擴敗的程度可由热處理的溫度，及槩道 電容器22内三個多晶矽區（23, 24及25)的摻雜濃度控制 。在一較佳的實施例中，多晶矽區23高度摻雜，多晶矽 區23輕度摻雜，而多晶矽區24為本質通。依此方法，在 热處理期間，高度摻雜的多晶矽區向外擴散遇軽度摻雜 多晶矽區25及本質多晶@24而W相當慢且可控制的方式 進入基體10的截面區。圔8示在此製程階段基體10的截 面區域。 經濟部中央標隼局員工消費合作社印製 絕緣氮化層40沉積於基體10的暴露部位，且一厚的氧 化物層46沉積於氮化物層40的上方。《後將厚的氧化物 平面化。形成接觸孔以接近FET之汲極接黏區42。對接 «孔加罩且触刻通氧化物靨46。然後直接蝕刻氮化物層 40, Κ暴露出汲極接點區42。一薄多晶矽層43加到接黏 區42及接梅孔側壁之一部分。然後鎢接點44沉稹於多晶 矽接觸孔側壁的一部分。然後鎢接點44沉積於多晶矽接 觸層43的上方。因為使用薄多晶矽層43直接接皤汲極 接點區42,只需一小接觸區域作適當的霉接觭。加入位 元镍（BL)48(示於圈3中）做為第一金靨化層的一部分， 且將全部單位晶格20的筠接點連接在記憧體列上。位元 -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐> A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明 ( 11 ) 1 1 媒 48沉 積 在 厚 氧 化 物 曆 46的 上 方 〇 如 此 完 成 圈 1 f 2 及 1 1 3 所 示 單 位 晶 格 之 製 作 〇 1 I 圖 10為 本 發 明 單 位 晶 格 第 二 較 佳 實 施 例 的 截 面 圖 〇 與 /·-V 1 1 請 I 191 画 1 至 10相 U 的 元 件 以 相 同 的 代 碼 表 示 在 此 不 再 赘 述 〇 先 閲 1 1 在 圖 10 沒 有 淺 渠 道 隔 離 (圖2 中的50 ) 〇 製 作 向 外 部 擴 散 背 1 I 而 形 成 埋 置 帶 28的 多 晶 矽 信 號 電 極 層 24加 以 延 伸 使 其 — 之 注 1 | 意 I 部 分 跨 過 渠 道 電 容 器 22 〇 絕 緣 圈 29向 各 方 向 延 伸 到 基 體 事 項 1 I 4 10的 表 面 9 該 位 址 為 ST I 位 在 real 圈 2 所 示 實 施 例 之 處 〇 另 填 外 » 絕 緣 氧 化 物 層 56完 全 沉 積 跨 過 渠 道 電 容 器 22的 頂 部 寫 本 頁 裝 1 〇 圖 10 中 單 位 晶 格 的 操 作 同 於 圈 1 9 2 所 示 單 位 晶 格 的 1 | 操 作 9 且 圖 10所 示 單 位 晶 格 的 陣 列 之 設 計 同 於 圖 3 中 所 1 I 示 者 • 且 操 作 亦 相 同 〇 1 1 圖 10 中 單 位 晶 格 的 製 造 稍 微 不 同 於 圖 1 » 2 之 單 位 晶 訂 I 格 之 製 造 〇 圖 11 及 圖 11 為 其 製 造 步 驟 其 不 同 於 圖 4 至 1 I 9 的 一 連 串 製 造 步 驟 0 Π5Π 國 10 之 單 位 晶 格 的 製 作 之 開 始 處 1 1 與 圖 4 中 所 示 的 基 體 有 相 同 的 製 作 步 驟 〇 1 L 現 請 參 考 國 11 9 用 於 信 號 電 極 24的 罩 58加 到 基 體 1 0的 表 面 〇 然 後 蝕 刻 凹 槽 60 1 使 其 通 過 罩 » 深 入 多 晶 矽 區 25 1 1 及 m 緣 圈 29 達 150η m 〇 圖 11 所 示 者 為 此 製 造 階 段 基 體 10 1 I 的 截 面 圖 〇 1 1 然 後- 、移 除 罩 58 » 且 凹 槽 60 充 填 N 型 或 本 質 多 晶 矽 9 此 1 I 將 形 成 渠 道 電 容 器 22的 信 號 電 極 24 〇 然 後 對 另 一 凹 榷 加 1 罩 且 蝕 刻 至 深 度 50 η η 9 且 跨 在 新 加 的 多 晶 矽 之 頂 部 > 及 1 1 渠 道 電 容 器 22的 頂 部 〇 然 後 一 絕 緣 氧 化 物 56加 至 基 體 10 1 1 I -1 3- 1 1 1 1 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） A7 B7 五、發明説明（12 ) 的暴露頂部，且將基體平面化。圖12所示者為此製造步 驟下基體10的横截面。 圖12所示的製造階段約略同於第一實施例中圖6所示 的製造階段。示於圖12中所示的基體10乃備用於閛極氧 化物34及閘多晶矽36的應用及汲極區54(參考圔7 )的植 入；形成埋置帶28及汲極區30(參考圖8 >的熱處理，及 氮化物層40,氧化物層46，汲極接點（43, 44)及位元線 48的應用。 上述實豳例為依本發明製造之DRAM單位晶元之說明例 。可使用不同的Η型基體*且不同的大小，摻雜型式， 及濃度可用於形成此單位晶格。另外，渠道電容器的形 式不需為六角型，亦可為其他形狀，此仍符合本發明。 本發明單位晶格的優點為此單位晶格陣列的密度受限於 渠道電容器的間隙，而非字元線或位元線的間隙。 I ( 裝 訂 1^ $ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -14- 本紙張尺度適用中國國家標率（CNS ) Α4規格（210X 297公釐）

Claims (1)

  1. 修- A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 第84111188號「高密度動態隨機存取記億體（DRAM)之單位 晶格布局及傳輸閘設計J專利案（85年9月修正） 杰申請專利範圍 1. 一種動態隨機存取記億體（DRAM)之單位晶格，包含： 一渠道電容器，含有一信號電極； 一位元線； 一主動字元線，與渠道電容器重叠；及 一平面 》 含一主要導電路徑，此主要導電路徑 網合於渠道電容器的信號電極及位元線之間》並含 由主動字元線所形成的閘極。 2. 如申請專利範圍第1項之單位晶格，其中渠道電容器 的信號電極並含具第一摻雜濃度的第一多晶矽層，具 第二摻雜潺度的第二多晶矽層；及具第三摻雜濃度的 第三多晶矽層。 3. 如申請專利範圍第1項之單位晶格，其中該渠道電容 器實質上為菱形。 4. 如申請專利範圍第1項之單位晶格，其中渠道電容器 經濟部中央標準局員工消f合作社印製 為六角形。 5. 如申請專利範圍第1項之單位晶格，其中該平面的主 要導電路徑包含一源極，由來自渠道電容器信號電極 的埋置帶形成，及一汲極，由一汲極擴散形成。 6. 如申謫專利範圍第5項之單位晶格，其中： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^003^7 器 D8 々、申請專利範圍 該平面的汲極擴散由一多晶矽層覆蓋； 多晶矽層由一鎢位元接點覆蓋；及 位元線連至位元接點。 7.如申請專利範圍第1項之單位晶格，並含一形成主動 區的淺渠道隔離區，其中該平面的主要導電路徑在主 動匾内。 δ.如申謅專利範圍第1項之單位晶格，其中字元線為平 面且叠覆於渠道電容器。 9.如申諳專利範圍第3項之單位晶格，其中FET呈一平 10. 如申請專利範圍第4項之單位晶格，其中FET呈一平 面。 11. 一種DRAM單位晶格陣列，包含： 多個DRAM單位晶格，排成行與列而形成一陣列，各 DRAM單位晶格包含： 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 一渠道電容器，含一信號電極；及 —平面FET具一主要導電路徑耦合於渠道電容器 的信號電極及位元接點之間，該平面FET並含一閘 極；其中 在各行中DRAM單位晶格的位元接點在第一方向對齊； 在各列中DRAM單位晶格的閘極在第二方向對齊； 在各行中DRAM單位晶格中各個位元接點連至一共同 -2- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^·、申請專利範圍 的位元線； 在各列中DRAM單位晶格各個閘極連至一叠覆於各個 渠道電容器之共同主動平面字元線。 12. 如申請專利範圍第11項之陣列，其中第二方向與第一 方向垂直。 13. 如申請專利範圍第11項之陣列，其中在各行中的DRAM 單位晶格均具其各自的渠道電容器及平面FET而在第 —方向對齊。 14. 如申請專利範圍第11項之陣列，其中在第一行中的 DRAM單位晶格均具其各自的渠道電容器及平面FET而 在第一方向對齊，且在與第一行相鄰的第二行中的 DRAM單位晶格均具其各自的渠道電容器及平面FET置 於與第一方向相反的方向中。 15. -種在基體中製造DRAM單位晶格的方法，包含下列步 驟： 形成一渠道電容器包含以埋置擴散形成之共同電極 及一信號電極； 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 形成界定主動區的淺渠道隔離區； 在主動區上的閘極絕緣體上方加上一平面字元線形 成一閘極，部分叠覆於渠道電容器； 植入一汲極摻雜； 將基體加熱處理，以形成來自渠道電容器信號電極 -3 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 之一埋置帶源極擴散，並形成一汲極擴散； 在基體的上方加上一絕緣層； 形成一汲極接點；及 加上一位元線，使其與汲極接點接觸。 16. 如申諳專利範圍第15項之方法，其中形成渠道電容器 的步驟包含下列步驟： 在基醱上蝕刻一渠道； 將摻雜劑加至基體的暴露表面； 將基體熱處理以形成埋置擴散區而形成渠道電容器 的共同電極； 加上一絕緣層至渠道的曝露表面，以形成渠道電容 器的電介質； 用多晶矽充填渠道而形成渠道電容器的信號電極。 17. 如申請專利範圍第15項之方法，其中形成渠道電容 器的步驟包含下列步驟： 在基體上蝕刻一渠道； 將摻雜剤加至基腥的暴露表面； 用光阻劑充填渠道； 在渠道中移除部分光阻劑至預定深度； 移除暴露的摻雜劑； 對基體作加熱處理以形成埋置擴散區，成為渠道電 容器的共同電極； -4- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐〉 《 裝 訂 ί .ξ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 '、申請專利乾圍 加上一絕緣層至渠道的暴露表面； 用第一層多晶矽部分充填渠道至大致預定深度處； 將一絕緣圈加至渠道的暴露側壁； 用第二層多晶矽充填渠道； 其中絕綠層及絕線圈形成渠道電容器的電介質，而 第一及第二層多晶矽形成渠道霉容器的信號電極。 18. 如申請專利範圍第17項之方法，在用第二層多晶矽充 «渠道的步驟之後，並含下列步驟： 從渠道移除第二層多晶矽之一部分及絕緣圈军第二 預定深度； 以第三層多晶矽充填渠道；其中第一，第二及第三 層多晶矽形成渠道電容器的信號電極。 19. 如申請專利範圍第15項之方法，其中形成淺渠道隔 離區的步驟包含下列步驟： 移除渠道電容器的頂部至第一預定深度； 移除圍繞在主動區之基體的頂部至第二預定深度； 將一絕緣層加至基體，其厚度至少等於第一預定深 度； 將基體平面化； 加上一 TEOS氧化層，其厚度至少等於第二預定深度 ；及 將該基髏平面化。 -5 - 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） ---.-----{裝------訂------<,, (請先閲讀背面之注意事項再填寫本頁) 六、申請專利範圍 A8 B8 C8 D8 驟 步 的 極 閘 成 形 中 其 法 方 之 項 5 1A 第 圍： 範驟 利步 專列 請下 申含 如包 部 頂 的 ; 層 部綠 頂絕 的極 髏閘 基至 至加 加層 層矽 0 晶 ； 絕多罩 極極加 閛閘極 一 一 閘 將將將 的 。雜 分摻 部極 的汲 軍入 加植 未中 層其 矽 · 晶法 多方 極之 閘項 及15 層第 緣圍 絕範 極利 閘專 除請 移申 如 為笫 作之 極罩 閘遮 用為 使作 其區 » 庳 驟隔 步道 的渠 雜淺 摻用 極使 汲且 齊 ， 對分 行部 自 一 含第 。 包之分 ffh βτ 親薄部 步遮二 法 刻 方 蝕 之 中 項 靥 15:緣 第驟絕 圍步的 範列部 利下頂 專含體 請包基 申驟在 如步 的 點 接 極 汲 成 形 中 其 區 散 擴 極 汲 至 孔 觸 接 且 壁 側 及 0 部' 點 底接 的極 孔汲 觸成 接形 至而 D L 力 孑 矽觸 晶接 多填 層充 一錢 將以 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 •丄 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）
TW084111188A 1994-11-15 1995-10-23 TW300337B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/340,500 US5936271A (en) 1994-11-15 1994-11-15 Unit cell layout and transfer gate design for high density DRAMs having a trench capacitor with signal electrode composed of three differently doped polysilicon layers

Publications (1)

Publication Number Publication Date
TW300337B true TW300337B (zh) 1997-03-11

Family

ID=23333631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084111188A TW300337B (zh) 1994-11-15 1995-10-23

Country Status (7)

Country Link
US (2) US5936271A (zh)
EP (1) EP0713253B1 (zh)
JP (1) JPH08227981A (zh)
KR (1) KR100384326B1 (zh)
AT (1) ATE348406T1 (zh)
DE (1) DE69535335T2 (zh)
TW (1) TW300337B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025224A (en) 1997-03-31 2000-02-15 Siemens Aktiengesellschaft Device with asymmetrical channel dopant profile
JP3132435B2 (ja) * 1997-09-22 2001-02-05 日本電気株式会社 半導体装置の製造方法
JPH11186514A (ja) * 1997-12-22 1999-07-09 Toshiba Corp 半導体記憶装置及びその製造方法
US6310375B1 (en) * 1998-04-06 2001-10-30 Siemens Aktiengesellschaft Trench capacitor with isolation collar and corresponding manufacturing method
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
DE19845058A1 (de) 1998-09-30 2000-04-13 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US6180975B1 (en) * 1998-10-30 2001-01-30 International Business Machines Corporation Depletion strap semiconductor memory device
DE19957123B4 (de) * 1999-11-26 2006-11-16 Infineon Technologies Ag Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
US6339239B1 (en) 2000-06-23 2002-01-15 International Business Machines Corporation DRAM cell layout for node capacitance enhancement
US6410399B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Process to lower strap, wordline and bitline contact resistance in trench-based DRAMS by silicidization
US6653678B2 (en) * 2001-07-13 2003-11-25 International Business Machines Corporation Reduction of polysilicon stress in trench capacitors
DE10153110B4 (de) * 2001-10-22 2006-11-30 Infineon Technologies Ag Speicherzelle
DE10202139B4 (de) * 2002-01-21 2006-07-13 Infineon Technologies Ag Speicherzelle mit einem dünnen Isolationskragen und Speicherbaustein
DE10205077B4 (de) * 2002-02-07 2007-03-08 Infineon Technologies Ag Halbleiterspeicherzelle mit einem Graben und einem planaren Auswahltransistor und Verfahren zu ihrer Herstellung
US6913968B2 (en) * 2003-07-30 2005-07-05 International Business Machines Corporation Method and structure for vertical DRAM devices with self-aligned upper trench shaping
TWI223385B (en) * 2003-09-04 2004-11-01 Nanya Technology Corp Trench device structure with single side buried strap and method for fabricating the same
US7365385B2 (en) * 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
DE102004047665B3 (de) * 2004-09-30 2006-02-16 Infineon Technologies Ag Speicherzelle und integrierte Speicherschaltung
US7285840B2 (en) * 2004-12-12 2007-10-23 Lsi Corporation Apparatus for confining inductively coupled surface currents
US7563669B2 (en) * 2006-05-16 2009-07-21 Agere Systems Inc. Integrated circuit with a trench capacitor structure and method of manufacture
US7833872B2 (en) * 2007-10-31 2010-11-16 International Business Machines Corporation Uniform recess of a material in a trench independent of incoming topography
US7875913B2 (en) * 2008-05-30 2011-01-25 Omnivision Technologies, Inc. Transistor with contact over gate active area
US10249711B2 (en) 2017-06-29 2019-04-02 Teledyne Scientific & Imaging, Llc FET with micro-scale device array

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245163A (ja) * 1984-05-18 1985-12-04 Fujitsu Ltd 半導体装置
JPS6155957A (ja) * 1984-08-27 1986-03-20 Toshiba Corp 半導体記憶装置
JPS62104073A (ja) * 1985-10-30 1987-05-14 Nec Corp 半導体記憶装置およびその製造方法
JPS62150879A (ja) * 1985-12-25 1987-07-04 Mitsubishi Electric Corp 半導体記憶装置
JPH0766659B2 (ja) * 1986-01-30 1995-07-19 三菱電機株式会社 半導体記憶装置
JPS62299062A (ja) * 1986-06-18 1987-12-26 Matsushita Electric Ind Co Ltd 半導体記憶装置
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US4959698A (en) * 1986-10-08 1990-09-25 Mitsubishi Denki Kabushiki Kaisha Memory cell of a semiconductor memory device
US4801988A (en) * 1986-10-31 1989-01-31 International Business Machines Corporation Semiconductor trench capacitor cell with merged isolation and node trench construction
JPS63169758A (ja) * 1987-01-08 1988-07-13 Mitsubishi Electric Corp 半導体素子
DE3851649T2 (de) * 1987-03-20 1995-05-04 Nec Corp Aus einer Vielzahl von Eintransistorzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
US4942554A (en) * 1987-11-26 1990-07-17 Siemens Aktiengesellschaft Three-dimensional, one-transistor cell arrangement for dynamic semiconductor memories comprising trench capacitor and method for manufacturing same
JP2593524B2 (ja) * 1988-07-25 1997-03-26 株式会社東芝 半導体装置の製造方法
JP2785191B2 (ja) * 1988-10-29 1998-08-13 ソニー株式会社 半導体メモリ
JPH03225955A (ja) * 1990-01-31 1991-10-04 Fujitsu Ltd 半導体装置
US5244824A (en) * 1990-09-05 1993-09-14 Motorola, Inc. Trench capacitor and transistor structure and method for making the same
US5065273A (en) * 1990-12-04 1991-11-12 International Business Machines Corporation High capacity DRAM trench capacitor and methods of fabricating same
JP2795549B2 (ja) * 1991-03-13 1998-09-10 シャープ株式会社 ダイナミックｒａｍ及びその製造法
US5204279A (en) * 1991-06-03 1993-04-20 Sgs-Thomson Microelectronics, Inc. Method of making SRAM cell and structure with polycrystalline p-channel load devices
US5214603A (en) * 1991-08-05 1993-05-25 International Business Machines Corporation Folded bitline, ultra-high density dynamic random access memory having access transistors stacked above trench storage capacitors
JPH0661454A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd 半導体集積回路装置
DE69330302T2 (de) * 1992-09-04 2002-01-10 Mitsubishi Electric Corp Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung
US5389559A (en) * 1993-12-02 1995-02-14 International Business Machines Corporation Method of forming integrated interconnect for very high density DRAMs

Also Published As

Publication number Publication date
EP0713253A1 (en) 1996-05-22
EP0713253B1 (en) 2006-12-13
DE69535335T2 (de) 2007-07-05
ATE348406T1 (de) 2007-01-15
KR100384326B1 (ko) 2003-09-13
US6004844A (en) 1999-12-21
US5936271A (en) 1999-08-10
KR960019739A (ko) 1996-06-17
JPH08227981A (ja) 1996-09-03
DE69535335D1 (de) 2007-01-25

Similar Documents

Publication Publication Date Title
TW300337B (zh)
TW320776B (zh)
TW384543B (en) Self-aligned diffused source vertical transistors with stack capacitors in a 4f-square memory cell array
TW469566B (en) Vertical device formed adjacent to a wordline sidewall and method for semiconductor chips
EP0473201A2 (en) Dynamic semiconductor random access memory
US6329239B2 (en) Dram cell formed on an insulating layer having a vertical channel and a manufacturing method thereof
TW266322B (zh)
TW464871B (en) 6 1/4 f2 DRAM cell structure with four nodes per bitline-stud and two topological wordline levels
JP2941039B2 (ja) 半導体メモリ装置の製造方法
US7332390B2 (en) Semiconductor memory device and fabrication thereof
JPS59181661A (ja) 半導体記憶装置
TW396506B (en) Method for forming triple well of semiconductor memory device
JPH04278579A (ja) スタック形キャパシタを用いるダイナミック形メモリーセルの製造方法
US5168075A (en) Random access memory cell with implanted capacitor region
JPH0438144B2 (zh)
JP3489090B2 (ja) 半導体装置及びその製造方法
TW400644B (en) The structure of Dynamic Random Access Memory(DRAM) and the manufacture method thereof
JPH0529571A (ja) 半導体記憶装置およびその製造方法
JPS62213273A (ja) ダイナミツクランダムアクセスメモリ
EP0537791A1 (en) Semiconductor memory
JPH0364068A (ja) 半導体記憶装置およびその製造方法
JP2910838B2 (ja) 半導体装置及びその製造方法
JPS62224076A (ja) 半導体集積回路装置
JPS61280653A (ja) Ｄｒａｍセルおよびそのメモリセルアレイならびにその製作方法
JP2023180086A (ja) 半導体記憶装置