DE102004047665B3 - Speicherzelle und integrierte Speicherschaltung - Google Patents

Abstract

Die vorliegende Erfindung schafft eine Speicherzelle (8) zum Speichern eines Bits, mit einem Kondensator (20) mit Kondensatorelektroden (24, 26) zum Speichern von elektrischer Ladung und einen Halblbeiterschalter mit einem Kanalgebiet (32), dessen elektrische Leitfähigkeit steuerbar ist, zum Verbinden des Kondensators (20) mit einer Bitleitung (36), über die ein Bit in die Speicherzelle (8) geschrieben und aus dieser gelesen werden kann. Das Kanalgebiet (32) und ein mit einer der Kondensatorelektroden (24, 26) verbundener metallischer Anschlussbereich (28) bilden einen Metall-Halbleiter-Übergang.

Description

• Die vorliegende Erfindung bezieht sich auf eine Speicherzelle zum Speichern eines Bits, eine integrierte Halbleiterschaltung mit einer Speicherzelle und eine integrierte Speicherschaltung mit einer Mehrzahl von Speicherzellen.
• Eine dynamische Speicherzelle bzw. eine Speicherzelle eines DRAM (DRAM = dynamic random access memory = dynamischer Speicher mit wahlfreiem Zugriff) besteht aus einem Kondensator, dessen Ladungszustand den Wert (0 oder 1) eines Bits repräsentiert, und einem Transistor. Der Transistor ist in der Regel ein Feldeffekttransistor, insbesondere ein MOS-Transistor (MOS = metal oxide semiconductor = Metall-Oxid-Halbleiter). Der Transistor bzw. sein Kanal und der Kondensator sind in Serie geschaltet. Zum Schreiben oder Lesen des Inhalts der Speicherzelle wird der Transistor angeschaltet bzw. leitfähig geschaltet, um den Kondensator laden oder entladen zu können oder den Ladezustand des Kondensators zu erfassen bzw. abzutasten.
• Hochintegrierte Speicherschaltungen enthalten eines oder mehrere Arrays derartiger Speicherzellen. Der Transistor und der Kondensator jeder Speicherzelle sind über ein Halbleitergebiet miteinander verbunden, das am Kondensator hochdotiert ist, um eine niederohmige Verbindung zu einer der beiden Kondensatorelektroden zu bilden. An der vom Kondensator beabstandeten Seite bzw. dem beabstandeten Ende geht das Halbleitergebiet in die Drain-Elektrode des Transistors über und weist eine entsprechende Dotierung auf.
• Die Fähigkeit einer Speicherzelle eine darin gespeicherte Information lesbar zu erhalten und die Auffrischzeit bzw. retention time, nach der die im Kondensator gespeicherte Ladung aufgefrischt werden muss, sind u. a. wesentlich vom Sperrver halten des Transistors abhängig. Deshalb werden ein möglichst hoher Widerstand und ein möglichst geringer Leckstrom des Transistors im ausgeschalteten Zustand angestrebt. Dazu darf das elektrische Feld im Transistor, insbesondere in dem genannten Halbleitergebiet und im Kanalgebiet einen kritischen Wert nicht überschreiten. Daraus ergibt sich bei gegebener Spannung eine Mindestlänge dieser Gebiete.
• Im Sinne einer Maximierung der Speicherdichte, die wiederum einen wichtigen Kostenfaktor darstellt, müssen DRAM-Speicherzellen in allen Abmessungen verkleinert werden. Die bei Speicherzellen verwendeten Spannungen bleiben jedoch auch in Zukunft im Wesentlichen unverändert. Die genannte Mindestlänge des Halbleitergebiets zwischen Kondensator und Transistor kann deshalb nicht weiter verkleinert werden. Dies bildet ein wesentliches Hindernis für die weitere Miniaturisierung von Speicherzellen.
• Der Artikel „A new Route to Zero-Barrier Metal Source/Drain MOSFETs" von Daniel Connelly et al. (IEEE Journal of Nanoelectronics, 2003 Silicon Nanoelectronics Workshop, 8.–9. Juni 2003, Rihga Royal Hotel Kyoto, Japan) beschreibt eine Verringerung des Widerstands der Schottky-Barriere an einer Metall-Silizium-Grenzfläche durch Anordnung eines ultradünnen Isolators zwischen Metall und Silizium.
• Der Artikel „High-Performance P-Channel Schottky-Barrier SOI FinFET Featuring Self-Aligned PtSi Source/Drain and Electrical Junctions" von H.-C. Lin et al. (IEEE Electron device letters, Band 24, Nr. 2, Februar 2003) beschreibt einen Schottky-Barrieren-MOS-Transistor, bei dem Metallsilizid als Source-/ und Drain-Elektrode verwendet wird.
• Die DE 103 51 605 B3 beschreibt eine Speicherzelle nach dem Oberbegriff des Anspruchs 1 die einen Speicherkondensator, einen Auswahlkondensator und einen Schottky-Kontakt zwischen dem Auswahlkondensator und dem Speicherkondensator umfaßt.
• Die Aufgabe der vorliegenden Erfindung besteht darin, eine Speicherzelle, eine integrierte Halbleiterschaltung und eine integrierte Speicherschaltung zu schaffen, die eine weitergehende Integration und Miniaturisierung ermöglichen.
• Diese Aufgabe wird durch eine Speicherzelle gemäß Anspruch 1, eine integrierte Halbleiterschaltung gemäß Anspruch 8 und eine integrierte Speicherschaltung gemäß Anspruch 9 gelöst.
• Bevorzugte Weiterbildungen der vorliegenden Erfindung sind in den abhängigen Ansprüchen definiert.
• Die vorliegende Erfindung beruht auf der Idee, einen mit einer Kondensatorelektrode einer Speicherzelle elektrisch leitfähig verbundenen metallischen Anschlussbereich und das Kanalgebiet eines Halbleiterschalters der Speicherzelle so anzuordnen, dass sie einen Metall-Halbleiter-Übergang bilden. Dazu ist zwischen dem metallische Anschlussbereich und dem Kanalgebiet lediglich eine dünne Tunnelbarriereschicht angeordnet.
• Ein Vorteil der vorliegenden Erfindung besteht darin, dass durch Wegfall eines dotierten Halbleitergebiets bzw. einer Source- oder Drain-Elektrode zwischen dem Kanalgebiet und dem metallischen Anschlussbereich eine erhebliche Platzersparnis erzielt wird.
• Ein weiterer Vorteil besteht darin, dass die Auswahl des Metalls, aus dem der Anschlussbereich besteht, eine weitgehende Anpassung der Elektronen-Austrittsarbeit und der Dielektrizitätskonstante ermöglicht. Diese zusätzlichen Freiheitsgrade können ohne weiteres zur Erzielung einer Verbessung der Speicherzelle, insbesondere einer Verlängerung ihrer Auffrischzeit genutzt werden.
• Ein weiterer Vorteil besteht darin, dass ein verringerter Serienwiderstand des Kondensators ein schnelleres Laden und Entladen desselben und somit ein schnelleres Beschreiben der Speicherzelle ermöglicht.
• Ein weiterer Vorteil besteht darin, dass die Speicherzelle, insbesondere das metallische Anschlussgebiet selbstjustiert zur Gate-Elektrode und damit mit minimalem Abstand und ohne Abstandsschwankungen erzeugt werden kann.
• Die zwischen dem metallischen Anschlussbereich und dem Kanalgebiet vorgesehene Tunnelbarriereschicht ermöglicht eine Optimierung von ON-Strömen (im eingeschalteten Zustand) und OFF-Strömen (im ausgeschalteten Zustand) und ermöglicht damit ebenfalls ein schnelleres Schreiben und Lesen der Speicherzelle. Darüber hinaus wirkt eine Tunnelbarriereschicht als Diffusionsbarriere für Dotierstoff aus dem Kanalgebiet.
• Vorzugsweise sind der metallische Anschlussbereich und eine der Kondensatorelektroden einteilig bzw. einstückig bzw. homogen ausgeführt, insbesondere bildet vorzugsweise ein lateral an den Kanalbereich angrenzender Abschnitt der metallischen Kondensatorelektrode gleichzeitig den Anschlussbereich.
• Die elektrische Leitfähigkeit des Kanalgebiets wird vorzugsweise durch eine Gate-Elektrode gesteuert, die durch eine Isolatorschicht von dem Kanalgebiet isoliert ist. Der Rand der Gate-Elektrode kann über dem Metall-Halbleiter-Übergang angeordnet sein. Vorzugsweise ist jedoch die Gate-Elektrode von dem Metall-Halbleiter-Übergang lateral beabstandet, wodurch kleinere Leckströme erzielbar sind. Alternativ überlappt die Gate-Elektrode mit dem metallischen Anschlussbereich, um einen besseren Potentialdurchgriff zu erzielen.
• Als metallisch werden im Rahmen dieser Patentanmeldung auch Metall-Halbleiter-Verbindungen angesehen, die metallische Eigenschaften aufweisen, beispielsweise Metallsilizide.
• Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung anhand der beiliegenden Figuren näher erläutert. Es zeigen:
• 1 eine schematische Schnittdarstellung einer Speicherzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
• 2 eine schematische Schnittdarstellung einer Speicherzelle gemäß einer Variante des Ausführungsbeispiels aus 1; und
• 3 eine schematische Darstellung einer integrierten Speicherschaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung.
• 1 ist eine schematische Darstellung eines vertikalen Schnitts durch eine Speicherzelle 8 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In 1 ist ein Ausschnitt bzw. ein Teil eines Substrats 10 dargestellt, in dem die Speicherzelle 8 angeordnet ist. An einer Oberfläche 12 des Substrats 10 ist eine Isolatorschicht 14 angeordnet. Das Substrat 10 besteht im Wesentlichen aus einer p-dotierten Schicht 16 unter der Oberfläche 12 und einer sich daran anschließenden n⁺-dotierten Schicht 18. Das Substrat 10 kann darüber hinaus weitere Schichten aufweisen, die für das Verständnis der vorliegenden Erfindung unerheblich und deshalb nicht dargestellt sind.
• Von der Oberfläche 12 des Substrats 10 erstreckt sich senkrecht durch die p-dotierte Schicht 16 und in die n⁺-dotierte Schicht 18 ein Grabenkondensator 20. Ein schmaler und tiefer Graben ist im Wesentlichen vollständig durch einen Isolator bzw. ein Dielektrikum ausgekleidet, welches ein Kondensatordielektrikum 22 bildet, und durch ein Metall gefüllt, welches im Bereich der n⁺-dotierten Schicht 18 eine innere Kondensatorelektrode 24 bildet. Der an das Kondensatordielektrikum 22 angrenzende Bereich der n⁺-dotierten Schicht 18 bildet die äußere Kondensatorelektrode 26 des Kondensators 20.
• Im Bereich der p-dotierten Schicht 16 bildet die metallische Füllung des Grabens einen metallischen Anschlussbereich 28. Anders ausgedrückt sind die innere Kondensatorelektrode 24 und der metallische Anschlussbereich 28 einstückig bzw. einteilig, bzw. sie sind ineinander übergehende Teilbereiche der homogenen metallischen Füllung des Grabens.
• Die das Kondensatordielektrikum 22 bildende Isolatorschicht reicht auf einer Seite nicht ganz bis zur Oberfläche 12 des Substrats. Dadurch entsteht ein Metall-Halbleiter-Übergang 30 zwischen dem metallischen Anschlussbereich 28 und dem Halbleitermaterial der p-dotierten schicht 16. Ein dünnes, unter der Oberfläche 12 des Substrats 10 liegendes und lateral an den Metall-Halbleiter-Übergang 30 angrenzendes Gebiet wird als Kanalgebiet 32 bezeichnet. Eine Gate-Elektrode 34 ist über dem Kanalgebiet 32 angeordnet und von diesem lediglich durch die Isolatorschicht 14 getrennt. An das Kanalgebiet 32 grenzt in lateraler Richtung eine Source-Elektrode 36 an. Diese liegt unmittelbar unter der Oberfläche 12 des Substrats 10 und wird durch einen n-dotierten Bereich innerhalb der sonst p-dotierten Schicht 16 gebildet.
• Die elektrische Leitfähigkeit des Kanalgebiets 32 ist vom elektrostatischen Potential der Gate-Elektrode 34 abhängig. Die Gate-Elektrode 34 ist von dem Metall-Halbleiter-Übergang 30 lateral beabstandet, was als negativer Überlapp zwischen der Gate-Elektrode 34 und dem metallischen Anschlussbereich 28 bezeichnet wird. Dieser negative Überlapp beträgt vorzugsweise zwischen 1 nm und 100 nm und besonders bevorzugt zwischen 5 nm und 10 nm.
• Das Kanalgebiet 32 und die Gate-Elektrode 34 bilden einen Halbleiterschalter zum Verbinden des Kondensators 20 mit der Source-Elektrode 36. Die Source-Elektrode 36 ist gleichzeitig eine Bitleitung oder ist mit einer Bitleitung elektrisch leitfähig verbunden. Durch Anlegen eines entsprechenden Potentials an die Gate-Elektrode 34 kann die innere Kondensa torelektrode 24 mit der Source-Elektrode 36 elektrisch leitfähig verbunden werden, um den Kondensator 20 laden oder entladen zu können. Durch Anlegen eines anderen Potentials an die Gate-Elektrode 34 kann die innere Kondensatorelektrode 24 von der Source-Elektrode 36 isoliert werden, so dass eine Ladung des Kondensators 20 für eine längere Zeit erhalten bleibt.
• Als Material der inneren Kondensatorelektrode 24 und des metallischen Anschlussbereichs 28 kommen zahlreiche verschiedene Metalle mit unterschiedlichen Werten der Austrittsarbeit (work function) in Frage, beispielsweise Platin, Aluminium, Kupfer, Kupfer-Aluminium-Legierungen (AlCu), Titan, Molybdän oder Wolfram oder Silizide wie beispielsweise CoSi₂, MoSi₂, WSi₂, TaSi₂, TiSi₂, PtSi, PdSi₂. Dieser zusätzliche Freiheitsgrad wird vorzugsweise genutzt, um durch Auswahl eines Metalls mit einer geeigneten Austrittsarbeit und Dielektrizitätskonstante die Eigenschaften der Speicherzelle 8 zu optimieren, insbesondere das Sperrverhalten des Halbleiterschalters zu verbessern.
• 2 ist eine schematische Darstellung eines vertikalen Schnitts durch eine Speicherzelle 8 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Dieses zweite Ausführungsbeispiel unterscheidet sich von dem in 1 dargestellten ersten Ausführungsbeispiel in der Ausdehnung der Gate-Elektrode 34 und in der Ausbildung des Metall-Halbleiter-Übergangs 30. Beide Unterschiede sind jedoch voneinander unabhängig. Die Merkmale der beiden Ausführungsbeispiele sind deshalb frei miteinander kombinierbar.
• Im Gegensatz zum ersten Ausführungsbeispiel weist das in 2 dargestellte zweite Ausführungsbeispiel einen positiven Überlapp zwischen der Gate-Elektrode 34 und dem Anschlussbereich 28 auf. Dieser positive Überlapp ermöglicht einen besseren Potentialdurchgriff und verbessert damit insbesondere die Leitfähigkeit des Kanalgebiets 32 und des Metall-Halblei ter-Übergangs 30 im angeschalteten Zustand. Durch Einstellen eines genauen Werts eines negativen Überlapps oder eines positiven Überlapps oder auch durch eine Anordnung des Randes der Gate-Elektrode 34 genau über dem Metall-Halbleiter-Übergang 30 sind die Eigenschaften der Speicherzelle 8, insbesondere des Halbleiterschalters, in weiten Grenzen einstellbar.
• Im Gegensatz zu dem in 1 dargestellten ersten Ausführungsbeispiel weist das zweite Ausführungsbeispiel zwischen dem metallischen Anschlussbereich 28 und dem Kanalgebiet 32 eine Tunnelbarriereschicht 38 auf. Diese Tunnelbarriereschicht 38 bewirkt eine Verringerung der elektrischen Tunnelbarrierehöhe des Metall-Halbleiter-Übergangs 30.
• Es ist offensichtlich, dass die in den 1 und 2 dargestellten Ausführungsbeispiele der vorliegenden Erfindung in zahlreichen Merkmalen verändert werden können. Insbesondere ist die Erfindung auch mit umgekehrten Vorzeichen der Dotierungen, d. h. mit einer p⁺-dotierten Schicht 18, einer n-dotierten Schicht 16 und einer n-dotierten Source-Elektrode 36 ausführbar.
• Gemäß einer vorteilhaften Variante ist lediglich der Anschlussbereich 28 metallisch, während die innere Kondensatorelektrode 24 durch ein anderes leitfähiges Material, beispielsweise einen dotierten Halbleiter oder ein Metallsilizid, gebildet wird. Die Materialien der inneren Kondensatorelektrode 24 und des metallischen Anschlussbereichs 28 grenzen dann vorzugsweise im Bereich der Schicht 16 aneinander oder gehen kontinuierlich oder diskontinuierlich ineinander über.
• Ferner ist die vorliegende Erfindung auch mit Kondensatoren anderer Bauformen realisierbar, beispielsweise mit einem in der Stack-Technologie hergestellten Kondensator oder einem Kronen-Stapelkondensator, der über der Isolatorschicht 14 und der Gate-Elektrode 34 bzw. in dem von der Oberfläche 12 des Substrats 10 begrenzten und von dem Substrat 10 abgewandten Halbraum gebildet ist.
• Der Halbleiterschalter der erfindungsgemäßen Speicherzelle kann vorteilhaft auch als Feldeffekttransistor, als Multi-Gate-Transistor, als FinFET etc. ausgeführt werden.
• 3 ist eine schematische Darstellung einer integrierten Speicherschaltung 40 mit einer Mehrzahl von Speicherzellen 8, die in einem oder mehreren Arrays 42 angeordnet sind. Die integrierte Speicherschaltung 40 weist ferner eine Steuerschaltung 44 auf, die u. a. Adress- bzw. Zeilen- und Spalten-Decoder, Eingangs- und Ausgangs-Verstärker und Ausleseverstärker umfasst. Die Speicherzellen 8 des Arrays 42 entsprechen den oben anhand der 1 und 2 dargestellten Ausführungsbeispielen und deren Varianten. Durch die verbesserte Miniaturisierbarkeit der erfindungsgemäßen Speicherzelle weist die integrierte Speicherschaltung 40 eine größere Anzahl von Speicherzellen 8 und/oder eine geringere Chipfläche auf.
• Erfindungsgemäße Speicherzellen sind aber nicht nur in integrierten Speicherschaltungen sondern auch in beliebigen anderen integrierten Halbleiterschaltungen vorteilhaft einsetzbar.

8

Speicherzelle

10

Substrat

12

Oberfläche

14

Isolatorschicht

16

p-dotierte Schicht

18

n⁺-dotierte Schicht

20

Kondensator

22

Kondensatordielektrikum

24

innere Kondensatorelektrode

26

äußere Kondensatorelektrode

28

metallischer Anschlussbereich

30

Metall-Halbleiter-Übergang

32

Kanalgebiet

34

Gate-Elektrode

36

Source-Elektrode

38

Tunnelbarriereschicht

40

integrierte Speicherschaltung

42

Array

44

Steuerschaltung

Claims (9)

1. Speicherzelle (8) zum Speichern eines Bits, mit: einem Kondensator (20) mit Kondensatorelektroden (24, 26), zum Speichern von elektrischer Ladung; einem Halbleiterschalter mit einem Kanalgebiet (32), dessen elektrische Leitfähigkeit steuerbar ist, zum Verbinden des Kondensators (20) mit einer Bitleitung (36), über die ein Bit in die Speicherzelle geschrieben und aus dieser gelesen werden kann; und einem metallischen Anschlussbereich (28), der elektrisch leitfähig mit einer der Kondensatorelektroden (24, 26) verbunden ist, wobei das Kanalgebiet (32) und der metallische Anschlussbereich (28) einen Schottky-Kontakt bilden, dadurch gekennzeichnet, dass eine Tunnelbarriereschicht (38) zwischen dem metallischen Anschlussbereich (28) und dem Kanalgebiet (32) angeordnet ist.
2. Speicherzelle (8) nach Anspruch 1, bei der der metallische Anschlussbereich (28) und eine der Kondensatorelektroden (24, 26) einteilig sind.
3. Speicherzelle (8) nach Anspruch 1 oder 2, ferner mit: einer Gate-Elektrode (34) zum Steuern der elektrischen Leitfähigkeit des Kanalgebiets (32); und einer Isolatorschicht (14) zwischen dem Kanalgebiet (32) und der Gate-Elektrode (34).
4. Speicherzelle (8) nach Anspruch 3, bei der die Gate-Elektrode (34) von dem Metall-Halbleiter-Übergang (30) lateral beabstandet ist.
5. Speicherzelle (8) nach Anspruch 3, bei der der Rand der Gate-Elektrode (34) über dem Metall-Halbleiter-Übergang (30) angeordnet ist.
6. Speicherzelle (8) nach Anspruch 3, bei der die Gate-Elektrode (34) mit dem metallischen Anschlussbereich (28) lateral überlappt.
7. Speicherzelle (8) nach einem der Ansprüche 1 bis 6, bei der der metallische Anschlussbereich (28) Pt, Al, Mo, W, Ti, AlCu, Cu oder Silizide wie CoSi₂, MoSi₂, WSi₂, TaSi₂, TiSi₂, PtSi, PdSi₂ enthält.
8. Integrierte Halbleiterschaltung (40) mit einer Speicherzelle (8) nach einem der Ansprüche 1 bis 7.
9. Integrierte Speicherschaltung (40) mit einer Mehrzahl von Speicherzellen (8) nach einem der Ansprüche 1 bis 7.