TW271012B - - Google Patents

Download PDF

Info

Publication number
TW271012B
TW271012B TW084108300A TW84108300A TW271012B TW 271012 B TW271012 B TW 271012B TW 084108300 A TW084108300 A TW 084108300A TW 84108300 A TW84108300 A TW 84108300A TW 271012 B TW271012 B TW 271012B
Authority
TW
Taiwan
Prior art keywords
region
concentration
silicon
regarded
single crystal
Prior art date
Application number
TW084108300A
Other languages
English (en)
Original Assignee
Handotai Energy Kenkyusho Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Handotai Energy Kenkyusho Kk filed Critical Handotai Energy Kenkyusho Kk
Application granted granted Critical
Publication of TW271012B publication Critical patent/TW271012B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

Α7 271012 Β7 五、發明説明（i ) 發明背最 相關枝藝說祖_ (請先閲讀背面之注意事項再填寫本頁) 近年來，研究在玻璃或石英基底上形成利用薄膜半導 體之電晶體（稱爲薄膜電晶體）的技術。詳言之’利用非 晶矽做爲薄膜電晶體的技術已實際用於主動矩陣式液晶顯 示裝置等。 但利用非晶矽的薄膜電晶體具有特性差的問題。例如 ，若需改良主動矩陣式液晶顯示裝置的顯示功能，則利用 非晶矽之薄膜電晶體的特性太差而不能達成。 再者，已知使用非晶矽膜結晶之結晶矽膜構成薄膜電 晶體的技術。這些技術是在非晶矽膜形成後，進行熱處理 或以雷射光照射，將非晶矽膜轉變成結晶矽膜》使非晶矽 膜結晶所得的結晶矽膜通常有多晶構造或微晶構造。 使用結晶矽膜構成薄膜電晶體，可得到遠優於使用非 晶矽膜的特性。例如，考慮移動率（是評估薄膜電晶體特 性的一指標），以利用非晶矽膜的薄膜電晶體，移動率爲 1 c m 2/ V s以下’但以利用結晶矽膜的薄膜電晶體， 經濟部中央標準局員工消費合作社印裝 可達成約1 0 0 cm2/V s的值。 但使非晶矽膜結晶所得的結晶矽膜具有多晶構造，有 許多導自晶粒邊界的問題。例如，由於一些載子經由晶粒 邊界遷移’故有電阻大爲受限的問題。另一問題是在高速 作業下，特性易於變化及退化。另一問題是由於一些載子 經由晶粒邊界遷移，故當薄膜電晶體關閉時有大漏流。 再者，爲以較集積的方式構成主動矩陣式液晶顯示裝 本紙張尺度ϋ财關家料（CNS ) A视格（21GX297公;t ) ~ — 4 一 A7 271012 ______B7 _ 五、發明説明（2 ) (請先閱讀背面之注意事項再填寫本頁) 置’要在單一玻璃基底上形成圖素區域和周邊電路。在此 情形’設在周邊電路的薄膜電晶體必須可掌控大電流，以 驅動設成矩陣形式的數千個圖素電晶體。 爲得到可掌控大電流的薄膜電晶體.須採用有寬通道 的構造。但以利用多晶矽膜或微晶矽膜的薄膜電晶體，即 使通道加寬’也因電阻問題而無法實現。另一問題是臨限 電壓等的變化大，因此不實際。 發明概要 揭示於本說明書的發明提供不受晶粒邊界影響的薄膜 電晶體。 再者’揭示於本發明的另一發明目標是提供具有大電 阻且可掌控大電流的通道寬度。 再者’揭示於本說明書的另一發明目標是提供沒有特 性退化或變化的薄膜電晶體。 揭示於本說明書的一發明是 經濟部中央標準局員工消費合作社印製 半導體裝置，利用形成在具有絕緣表面之基底上的薄 膜矽半導體，其中 上述薄膜矽半導體具有可視爲單晶的區域， 上述區域構成至少部分的活性層， 上述區域含有1 X 1 O10cm-3至5 X 1 018cm 一3 濃度的碳和氮原子，1 X 1 017cm-3至5 X 1 019.cm-3濃度的氧原子，1 X 1 017cm-3至 5 X 1 0 2°c m-3濃度之中和矽之未成對鍵的氫原子。 紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -5 - 經濟部中央標準局負工消費合作社印製 271012 at B7 五、發明説明（3 ) 以上述構造，可視爲單晶的區域稱爲薄膜矽半導體區 ，具有等於單晶矽晶圓之晶性的結晶構造。詳言之，視爲 單晶的區域定義爲拉曼頻譜強度比與單晶矽拉曼頻譜比較 少是0 . 8的區域，半值全寬（相對值）的比是2以下， 同時在該區域沒有晶粒邊界。 使用非晶矽膜做爲初膜，加熱或以雷射光照射，可得 到可視爲單晶的此區域。詳言之，引入促進矽結晶的金屬 元素，可在大面積相當容易得到可視爲單晶的上述區域。 選自 Fe、Co、Ni 、Ru、Rh、Pd、Os、 I r 、P t 、Cu、Zn、Ag、Au的一種以上元素可 做爲促進矽結晶的金屬元素。這些元素具有穿透矽的性質 ，當進行熱處理或以雷射光照射時，在矽膜內分散。上述 元素中，Ni (鎳）是可得到特別驚人效果的元素。 在結晶完成後，上述金屬元素以1 X 1 01β至5 X 1 0 19c m_3濃度包含在最後矽膜中很重要。若金屬元素 濃度小於1 X 1 0 1 e c m - 3，則不能得到結晶促進效果， 若濃度大於5 X 1 0 19c Γη-3，則半導體品質受損。 以下方法可用以在矽薄膜內形成可視爲單晶的區域。 首先’非晶矽膜形成在玻璃基底或石英基底上，其後含鎳 膜形成在非晶矽膜表面上。含鎳膜可爲濺射法所形成的極 薄鎳膜’或可採用將含鎳溶液塗在非晶矽膜表面而使鎳元 素接觸非晶矽膜表面的方法。 鎳元素引入非晶矽膜，非晶矽膜被熱處理而結晶。因 鎳元素的作用之故，此熱處理可在6 0 0 °C以下溫度進行 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） ~一 (請先閱讀背面之注意事項再填寫本頁)
A7 271012 B7 五、發明説明（4 ) (請先閱讀背面之注意事項再填寫本頁) 。若玻璃基底做爲基底’則熱處理溫度宜儘量低，但考慮 結晶過程效率’溫度要5 0 0 °C以上，最好5 5 〇。(：以上 。當石英基底用於基底時’可在8 0 0°C以上溫度進行熱 處理’可在短時間得到結晶矽膜。此過程所得的結晶矽膜 有多晶或微晶形式，在膜內有晶粒邊界。 然後’以雷射光照射樣本，樣本加熱到4 5 0。(：以上 溫度，局部促進結晶。藉由此過程，可形成可視爲單晶的 區域。當照射雷射光時，將樣本或照射表面加熱到 4 5 0 °C以上溫度很重要。加熱溫度宜爲4 5 0 °C至 7 5 0°C，特別是當玻璃基底做爲基底時，是4 5 0°C至 6 0 0。。。 再者’形成可視爲單晶之區域的另一方法中，形成非 晶矽膜，引入促進結晶的金屬元素，以雷射光照射而不進 行熱處理形成可視爲單晶的區域。在此情形，在以雷射光 照射時將樣本加熱到4 5 0°C至7 5 0°C很重要，若玻璃 基底用於基底，則加熱到4 5 0 °C至6 0 0 °C溫度。 經濟部中央榡準局員工消費合作社印製 解釋以雷射光照射時加熱樣本的重要性。圖4顯示當 雷射光照射非晶矽膜時的拉曼頻譜強度，其中基本氧化矽 膜形成於玻璃基底上，非晶矽膜形成於其上，鎳元素引至 表面。再者，各點代表當照射雷射光時加熱樣本的溫度。 圖4的拉曼強度是顯示樣本拉曼頻譜強度I與單晶矽 晶圓拉曼頻譜強度I。的比（I / I。）。拉曼頻譜強度定 義爲拉曼頻譜強度的最大值，如圖7。大體上，沒有超過 單晶矽晶圓的結晶構造，因此顯示在圖4之垂直軸上的拉 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X 297公釐） 27X012 λ7 _ Β7 五、發明説明（5 ) 曼強度最大值爲1。可看出當拉曼強度趨近1時，構造趨 近單晶構造。 圖5顯示加熱到不同溫度之樣本之拉曼頻譜半值全寬 與雷射光照射能量密度的關係。顯示在垂直軸上的半值全 寬是代表在對樣本確實得到之拉曼頻譜強度一半之位置之 頻譜寬度W與在單晶矽晶圓拉曼頻譜強度一半之位置之頻 譜寬度Wq的比（W/W0)。界和评。定義爲在拉曼頻譜 強度一半之位置的頻譜寬度，如圖7。大體上，窄而尖銳 的拉曼頻譜表示晶性優良。所以，大體上，單晶矽的拉曼 頻譜寬度最薄且最尖銳。使用的樣本與得到圖4之資料的 樣本相同。 因此圖5的半值全寬通常是1以上的值。可另看出當 值趨近1時，構造趨近單晶構造。從圖5可知，若以雷射 光照射時加熱樣本的溫度增加，則可得到趨近單晶的晶性 。可另看出加熱樣本所造成的效果在約5 0 0°C飽和。從 圖5可歸納，爲得到趨近單晶的穩定晶性，加熱到 4 0 0 °C不可靠，因此宜加熱到4 5 0 °C以上》 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 依本發明的意見，若圖4的拉曼強度爲0. 8以上， 圖5的拉曼頻譜半值全寬爲2 . 0以下，在區域內沒有晶 粒邊界，則區域可視爲單晶。 可視爲單晶的區域中，電漿CVD方法或減壓熱 CVD方法所形成的矽膜做爲初膜，膜含有1 X 1 〇〃至 5 X 1 018c m_3濃度的碳和氮，及1 X 1 01"7至5 X 1 0 19c m-3濃度的氧。再者，晶格缺陷理論上存在，因此 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0'〆297公釐) "~~ -8 — 經濟部中央標準局員工消費合作社印製 271012 五、發明説明（6 ) 含有1 X 1 017至5 X 1 O20cm_3濃度的氫，以中和矽 的未成對鍵。易言之，可視爲單晶的區域的特性在於雖有 點缺陷，但沒有線性缺陷或表面缺陷。含有的元素濃度定 義爲S I M S (二次離子質譜儀）所測的最小值。 可視爲單晶的區域與一般單晶晶圓不同。導因於它是 CVD方法所形成之約2 0 0至2 Ο Ο 0Α厚的薄膜半導 體。 另一發明的構造是 半導體裝置，利用形成在具有絕緣表面之基底上的薄 膜矽半導體，其中 上述薄膜矽半導體具有可視爲單晶的區域， 上述區域構成至少部分的活性層， 上述區域含有1 X 1 016cm-3至5 X 1 018cm_3 濃度的碳和氮原子和1 X 1 017cm-3至5 X 1 〇 19 c m -3濃度的氧原子。 另一發明的構造是 半導體裝置，利用形成在具有絕緣表面之基底上的薄 膜矽半導體，其中 上述薄膜矽半導體具有可視爲單晶的區域， 上述區域構成至少部分的活性層， 上述區域含有1 X 1 017cm_3至5 X 1 〇2°cm_3 濃度之中和矽之未成對鍵的氫原子。 另一發明的構造是 半導體裝置，利用形成在具有絕緣表面之基底上的薄 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) d.
、1T 2ii〇12 A7 B7 五、發明説明（7 ) 膜矽半導體，其中 上述薄膜矽半導體具有可視爲單晶的區域， 上述區域構成至少部分的活性層， 上述區域含有1 X 1 0lecm_3至5 X 1 018cm_s 濃度的碳和氮原子，1 X 1 017cm_3至5 X 1 019cm-3濃度的氧原子，1 X 1 017cm-3至5 X 1 02°c m_3濃度之中和矽之未成對鍵的氫原子， 上述薄膜矽半導體厚度平均是2 0 0至2 Ο Ο 0A。 另一發明的構造是 半導體裝置，利用形成在具有絕緣表面之基底上的薄 膜矽半導體，其中 具有可視爲單晶之結晶構造之薄膜矽半導體的區域至 少構成通道形成區， 上述通道形成區含有1 X 1 〇iecm-3至5 X 1 018cm_3濃度的碳和氮原子’ 1 X 1 017cm -3至5 X 1 019cm_3濃度的氧原子，1 X 1 017cm_3至 5 X 1 02°c m_3濃度之中和矽之未成對鍵的氫原子。 經濟部中央標準局負工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 另一發明的構造是 製造半導體裝置的方法，該方法包括下列步驟：以雷 射光照射形成在具有絕緣表面之基底上的矽薄膜，形成可 視爲單晶的區域’ 其中在樣本加熱到4 5 0 °C至7 5 0 °C溫度的狀態進 行上述雷射光照射。 另一發明的構造是 本紙張尺度適用中國國家標隼（CNS ) A4規格（2丨〇X 297公釐） 10 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（8 ) 半導體裝置，具有多個薄膜電晶體並聯的構造， 每一薄膜電晶體具有在通道形成區內沒有晶粒邊界的 構造， 上述通道形成區含有1 X 1 016cm_3至5 X 1 0 18c m_3濃度的碳和氮原子，1 X 1 0 17c m -3至5 X 1 〇19cm_3 濃度的氧原子，1 X 1 〇17cm-3 至 5 X 1 0 2°c m-3濃度之中和矽之未成對鍵的氫原子。 另一發明的構造是 半導體裝置，具有多個薄膜電晶體並聯的構造， 每一薄膜電晶體具有在通道形成區內沒有晶粒邊界的 構造， 上述通道形成區厚度是2 0 0至2 Ο Ο 0A， 上述通道形成區含有1 X 1 016cm-3至5 X 1 018cm_3濃度的碳和氮原子，1 X 1 〇17cm -3至5 X 1 019cm_3 濃度的氧原子，1 X 1 〇17cm_3至 5 X 1 02°c m_3濃度之中和矽之未成對鍵的氫原子。 另一發明的構造是 半導體裝置，具有多個薄膜電晶體並聯的構造， 每一薄膜電晶體由通道形成區可視爲單晶的薄膜矽半 導體構成。 使用薄膜半導體電晶體的區域（可視爲單晶的區域） 做爲活性層，構成薄膜電晶體，可得到具有高電阻且無特 性之變化或退化的薄膜電晶體。 再者，使用薄膜矽半導體的區域（可視爲單晶的區域 本紙張尺度適用中國國家橾準（CNS ) A4规格（210 X 297公釐） n - - -- - - I - - - - - ..... ....... - I I I: ---- - I -- (" 一請先閲请背面之注意事項存填寫本f ) 訂 11 A7 271012 _B7__ 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) )做爲活性層，採用多個薄膜電晶體並聯的構造，可得到 能容許大電流流動的構造。以此構造，可得到與增加通道 寬度所得者相同的效果。採用此構造，可得到與使用可視 爲單晶之半導體所形成之電晶體相同的特性，可得到大移 動率，大電阻，穩定特性》 圖式簡述 圖1(A)至1(D)顯示薄膜電晶體之實施例的製 造步驟。 圖2(A)至2(D)顯示薄膜電晶體之實施例的製 造步驟。 圖3顯示薄膜電晶體之實施例的構造。 圖4顯示加熱樣本之溫度變化之情形之雷射光照射能 量密度與拉曼強度的關係》 圖5顯示加熱樣本之溫度變化之情形之雷射光照射能 量密度與拉曼頻譜半值全寬的關係。 經濟部中央標準局員工消費合作社印製 圖6顯示集積在單一基底上之液晶光電裝置的例子。 圖7顯示拉曼頻譜的例子。 圖8顯示薄膜電晶體之實施例的構造。 鮫佳窗施例說明 〔實施例1〕 本實施例利用玻璃基底（Corning 7 0 5 9 )做爲基底’ 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X 297公釐） 12 - 經濟部中央標準局貝工消費合作杜印策 271012 五、發明説明（10) 是在低於玻璃基底變形溫度 。{:orning 7 05 9玻璃變形溫 溫度之溫度的熱處理不宜’ 變形。詳言之’若由具有大 特別大的液晶顯示裝置，則 效應。 因此本實施例之薄膜電 下（宜爲550 °C以下）之 低基底上的熱效應。 圖1顯示本實施例的薄 化矽膜1 0 2由濺射法在石 3000A厚成爲底膜。然 CVD方法或低壓熱CVD (A ) ) » 在形成非晶矽膜1 0 3 理，藉以使非晶矽膜1 0 3 生長集中在區域1 0 4 ，得 。進行雷射光照射，同時被 6 0 0 °C溫度。在圖1之區 時晶體生長從區域1 0 4向 在上述步驟，將促進結 依此方式，可在較大表面積 得到可視爲單晶的區域 形成薄膜電晶體活性層。最 A7 B7 之溫度製造薄膜電晶體的例子 度是5 9 3 °C，因此在高於此 這是因爲造成玻璃基底收縮及 表面積的玻璃基底製成以用於 玻璃基底的收縮和變形有重大 晶體的特徵在於，6 0 0 °C以 熱處理步驟的最大溫度大爲降 膜電晶體製造步驟。首先，氧 英基底1 0 1上形成 後非晶矽膜1 0 3由電漿 方法形成500A厚。（圖1 後，在6 0 0 °C溫度進行熱處 結晶。然後照射雷射光，晶體 到可視爲單晶的結晶區1 〇 6 照射的樣本或表面加熱到 域1 0 4進行雷射光照射，此 外進行。（圖1 ( A )) 晶的金屬元素引入非晶矽膜。 形成可視爲單晶的區域。 1 0 6 ’使用此區域，由濺射 好整個活性層形成在可視爲單 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐） 13 2H012 B7 經濟部中央標準局貝工消費合作社印製 五、 發明説明（ 1] ) ] 晶 的 區 域 內 0 但 取 決 於 可 視 爲 單 晶 的 區 域 尺 寸 有 時 所 得 1 1 的 單 晶 區 相 當 小 難 以 構 成 整 個 活 性 層 〇 在 這 情 形 使 1 1 通 道 形 成 區 爲 可 視 爲 單 晶 的 1^ 域 » 可 在 通 道 形 成 區 內 沒 有 I I 請 I 晶 粒 邊 界 〇 先 聞 1 I 讀 1 已 形 成 活 性 層 > 氧 化 矽 膜 1 0 7 使 用 電 漿 C V D 方 法 背 1¾ | 形 成 1 0 0 0 A 厚 的 閘 極 絕 緣 膜 0 然 後 主 成 分 爲 含 有 -<L ’意 1 1 0 2 % 钪 之 銘 的 膜 形 成 6 0 0 0 A 厚 0 然 後 定 出 主 成 分 項 1 爲 鋁 的 膜 得 到 閘 電 極 1 0 8 〇 填 % 本 d I 然 後 在 含 有 1 0 % 酒 石 酸 的 乙 二 醇 溶 液 ♦ 使 用 閘 電 極 頁 1 1 1 0 8 ftJ. 做 爲 陽 極 進 行 陽 極 氧 化 形 成 氧 化 物 層 1 0 9 〇 氧 1 1 化 物 層 1 0 9 的 厚 度 約 2 0 0 0 A 〇 因 氧 化 物 層 存 在 之 故 1 1 > 可 在 注 入 雜 質 離 子 的 隨 後 步 驟 形 成 偏 移 閘 極 區 〇 訂 1 然 後 雜 質 離 子 ( N 通 道 型 薄 膜 電 晶 體 的 磷 離 子 或 P 通 1 | 道 型 薄 膜 電 晶 體 rajy. 的 硼 離 子 ) 注 入 活 性 層 0 在 此 步 驟 在 周 1 I 邊 的 閘 電 極 1 0 8 和 氧 化 物 層 1 0 9 做 爲 罩 雜 質 離 子 注 1 1 cf | 入 區 域 1 1 0 和 1 1 4 0 然 後 注 入 雜 質 離 子 的 區 域 1 1 0 形 成 源 極 區 區 域 1 1 4 形 成 汲 極 Iot! 〇 再 者 在 電 極 1 1 1 0 8 之 周 邊 的 氧 化 物 層 1 0 9 做 爲 罩 同 時 形 成 偏 移 閘 1 1 極 區 1 1 1 和 1 1 3 0 再 者 > 也 以 白 動 對 正 方 式 形 成 通 道 1 形 成 區 1 1 2 0 ( ΓΒ1 圖 1 ( C ) ) 1 1 在 雜 質 離 子 注 射 步 驟 兀 成 後 » 照 射 雷 射 光 > 藉 以 將 雜 1 I 質 離 子 注 射 所 破 壞 的 活 性 層 退 火 » 使 注 入 的 雜 質 活 化 〇 以 1 I 諸 如 紅 外 光 的 強 光 照 射 也 可 進 行 此 步 驟 〇 1 1 1 再 者 9 氧 化 矽 膜 1 1 5 由 電 漿 C V D 方 法 形 成 1 1 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） -14 - 2Ί1012 A7 B7 五、發明説明（12 ) 7 〇 〇 0A厚而成層絕緣膜。在經過開孔步驟後，形成源 電極1 1 6和汲電極1 1 7。再者，在3 50 °c的氫氣氛 進行熱處理，完成薄膜電晶體。（圖1 (D)) 本實施例的薄膜電晶體中，活性層由具有可視爲單區 之構造的區域構成，因此可解決導自晶粒邊界的低電阻問 題和大漏流問題。 〔實施例2〕 本實施例代表使用可視爲單晶之結晶區構成薄膜電晶 體的例子，將促進結晶的金屬元素引入非晶矽膜形成該區 〇 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖2顯示本實施例的製造步驟。首先，氧化矽膜 1 0 2由濺射法在玻璃基底1 0 1上形成3 Ο Ο 0A成爲 底膜。然後非晶矽膜103由電漿CVD方法或減壓熱 CVD方法形成1 000A厚。然後極薄的氧化物膜（未 顯示）由UV氧化法形成在非晶矽膜表面上。此氧化物膜 要改良隨後溶液塗敷步驟的溶液潤濕。此處進行的U V氧 化步驟涉及在氧化氣氛以U V光照射，藉以在被照射的表 面上形成極薄氧化物膜。 然後醋酸鎳溶液由旋轉塗覆法塗在形成極薄氧化物膜 之非晶矽膜1 0 3的表面，藉以形成含鎳膜1 0 0。因膜 1 0 0存在之故，鎳元素經由極薄氧化物膜接觸非晶矽膜 〇 在此狀態，在5 5 0 °C熱處理4小時，非晶矽膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -15 - A7 2ii〇i2 B7 _ 五、發明説明（13) 1 Ο 3轉變成結晶矽膜。由於引入鎳（是促進結晶的金屬 元素），故在5 5 0 °C實施例約4小時，可得到結晶矽膜 〇 得到由熱處理轉變成結晶矽膜的非晶矽膜1 0 3 ，以 雷射光照射’從圖2的區域1 0 4進行晶體生長。本實施 例中，引入鎳（是促進結晶的金屬元素），因此可得到可 視爲單晶的區域1 0 6 ^ 如此得到可視爲單晶的區域1 0 6 ，如圖2 ( B ) ’ 使用此區形成薄膜電晶體活性層。再者，在活性層形成之 前或後除去含鎳膜。 已形成活性層，從氧化矽膜構成閘極絕緣層1 〇 7 ’ 再者，形成主成分是鋁的閘電極1 0 8和在周邊的氧化物 層1 0 9。這些製造周邊電路與實施例1相同。 依此方式得到圖2 ( C)的狀態’注入雜質離子’形 成源極區1 1 0和汲極區1 1 4。在此步驟，以自動對正 方式形成偏移閘極區1 1 1和1 1 3及通道形成區1 1 2 〇 再者，以雷射光照射，將注入雜質離子時造成的破壞 退火，使注入的雜質離子活化。 然後氧化矽膜115由電漿CVD方法形成層絕緣膜 ，在經過開孔步驟後，形成源電極1 1 6和汲電極1 1 7 。最後，在3 5 0 °C氫氣氛熱處理1小時’完成圖2 (D )的薄膜電晶體。 本紙張尺度適用中國國家搮準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 16 - A7 ___B7_ 五、發明説明（14) 〔實施例3〕 本實施例關於揭示於本說明書的發明用於須掌控大電 流之薄膜電晶體的構造。例如，主動矩陣式液晶顯示裝置 的周邊電路中，需要大電流可流過的緩衝放大器（有低輸 出阻抗的功率轉換電路），以驅動數千個圖素電晶體。對 於顯示區和周邊電路區要集積在單一基底上的情形，須構 成使用薄膜電晶體的緩衝放大器。 爲構成可用於此緩衝放大器的薄膜電晶體，薄膜電晶 體的通道形成區須有幾十微米以上的寬度。但若使用具有 一般多晶或微晶構造的結晶矽薄膜，則電阻低，有難以構 成所需緩衝放大器的問題。再者，當進行高速作業時，有 特性易於變化的問題。這是因爲各電晶體的臨限值變化， 特性易於退化。再者，有發熱的嚴重問題，也有發熱效應 使特性退化的問題。這些問題的主因在於晶粒邊界存在於 活性層（特別是通道形成區）內。 經濟部中央標準局員工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) 因此本實施例提供多個薄膜電晶體（使用可視爲單晶 的區域構成其通道形成區）並聯的構造，可掌控類似於具 有大通道寬度之薄膜電晶體之大小的電流。 圖3顯示本實施例之薄膜電晶體的構造。本實施例的 構造顯示三個薄膜電晶體並聯的構造。圖3的構造中，形 成通道形成區的活性層和薄膜電晶體的周邊由可視爲單晶 的矽半導體薄膜構成。 圖3中，區域1 06是可視爲單晶的區域。可視爲單 晶的區域1 0 6包含部分的通道形成區和源極/汲極區。 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） -17 - 經濟部中央標準局员工消费合作社印製 271012 五、發明説明（15) 因此可構成通道形成 之間的介面和汲極區 可視爲單晶。 當採用此構造時 。易言之，可解決低 化問題。再者，由於 界遷移的載子數目， 穿過圖3之構造 。易言之，圖3的構 並聯。電晶體各有共 305和306共接 若採用本實施例 度爲20vm，並聯 用具有6 0 通道 本實施例顯示三 要選擇並聯的薄膜電 採用如本實施例 爲單晶之半導體且可 行高速作業，此外可 本實施例的構造 主動矩陣式液晶顯示 的。 A7 B7 區，以及源極區與通道形成區及附近 與通道形成區及附近之間的介面，而 ，可解決晶粒邊界存在所引發的問題 電阻問題，特性退化問題，臨限值變 可降低在源極與汲極之間經過晶粒邊 故可降低關閉電流》 之A — A1的剖面對應於圖1 (D) 造中，圖1 (D)的三個薄膜電晶體 閘電極，源電極和汲電極由接點 〇 的構造，則即使各薄膜電晶體通道寬 三個薄膜電晶體，也可進行相當於使 寬度之薄膜電晶體的作業。 個薄膜電晶體並聯的例子。但可視需 晶體數目。 的構造，可得到特性類似於利用可視 掌控大電流的薄膜電晶體。因此可進 達成無特性退化或變化的構造。 對需要大電流流動的電路（例如設在 裝置之周邊電路的緩衝電路）是理想 (請先閱讀背面之注意事項再填寫本頁) 實施例4 本紙張尺度適用中國國家橾準（CNS ) A4規格（21〇Χ297公釐） 18 271012 l] 五、發明説明（16 ) 圖6顯示利用揭示在本說明書之發明之高準確度主動 矩陣液晶顯示系統的架構。圖6的例子中’通常附在電腦 主機板的半導體晶片固定在液晶顯示器（具有液晶夾在一 對基底之間的構造）的至少一基底，使其小’輕’薄。 說明圖6。基底1 5是液晶顯示器的基底’使用 TFT在基底15上形成由多個圖素形成的主動矩陣電路 14 ，設有TFT11 ，圖素電極12 ，輔助電容器13 ，X解碼器/驅動器，Y解碼器/驅動器’ XY分支電路 。爲驅動主動矩陣電路，有低輸出阻抗的緩衝電路須設在 周邊電路，此緩衝電路最好使用圖3的電路構成。 其它晶片也附在基底1 5。這些晶片由線接合法或 COG法接到基底15上的電路。圖6中，依此方式附著 的晶片是校正記憶，記憶，c P U，輸入板，但也可附著 各種其它晶片。 經濟部中央標準局員工消費合作杜印製 (請先閱讀背面之注意事項再填寫本頁) 圖6中，輸入板是讀取從外部輸入之信號並轉換成影 像信號之電路。校正記憶是主動矩陣面板獨特的記憶，用 來校正輸入信號等，以匹配面板特性。詳言之，校正記憶 使用各圖素獨特之資訊的不變性記億並分別校正。易言之 ，若在光電裝置的圖素有點缺陷，則信號送到此點周圍的 圖素以匹配，藉以覆蓋點缺陷，使得點缺陷不顯著。再者 ，若圖素比周圍圖素暗，則較大信號送到該圖素，使它具 有與周圍圖素相同的亮度。圖素的缺陷資訊對各面板不同 ，因此存入校正記憶的資訊對各面板不同。 c P U和記憶的功能與一般電腦相同，詳言之，記憶 本紙張尺度遥用中國國家橾準（CNS ) A4規格（210X297公釐） -19 - A7 B7 2il〇i2 五、發明説明（17) 設爲對應於各圖素之影像記憶的RAM。所有這些晶片是 C Μ 0 S 型。 (請先閱讀背面之注意事項再填寫本頁) 另可使用揭示於本說明書的發明構成至少部分的所需 積體電路，增加系統的薄膜。 依此方式，在液晶顯示基底上形成C P U和記億並在 單一基底上構成諸如個人電腦的電子裝置，有利降低液晶 顯示系統尺寸和增寬應用範圍。 可將使用揭示於本說明書之發明所製的薄膜電晶體用 於液晶顯示器所需的電路。詳言之，將使用可視爲單晶的 區域所製的薄膜電晶體用於類比緩衝電路或其它所需電路 有利。 〔實施例5〕 本實施例關於三個薄膜電晶體並聯如圖8的構造。圖 8中’ 8 0 4代表其活性層，8 0 3是可視爲單晶且形成 在活性層的區域。圖8中，顯示可視爲單晶的三個區域， 經濟部中央標準局員工消費合作社印製 各薄膜電晶體的通道形成區形成在可視爲單晶的三個區域 〇 8 0 1是共閘電極和閘極線。8 0 5是共源電極和源 極線。8 0 6是共汲電極和汲極線。再者，8 0 2代表源 /汲電極與源極/汲極區之間的接觸部。 利用揭示於本說明書的發明，可得到不受晶粒邊界影 響的薄膜電晶體。另可得到具有高電阻且無特性變化的薄 膜電晶體’可掌控大電流。再者’由於薄膜電晶體作業可 成伕尺度適用中國國家揉準（€奶）八4規格（210乂297公釐） ~ -20 - A7 271012 _B7_ 五、發明説明（18) 不受晶粒邊界影響，故關閉電流可具有小特性。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 21

Claims (1)

  1. 27i0i2 A8 B8 C8 D8 六、申請專利範圍 l . 一種半導體裝置，利用形成在具有絕緣表面之基 底上的薄膜矽半導體，其中 (請先閱讀背面之注意事項再填寫本頁) 薄膜矽半導體具有可視爲單晶的區域， 區域構成至少部分的活性層， 區域含有1 X 1 Oiecm-3至5 X 1 018cm-3濃度 的碳和氮原子，1 X 1 017cm-3至5 X 1 0lecm-3濃 度的氧原子，1 X 1 〇17cm-3至5 X 1 O2〇cm_3濃度 之中和矽之未成對鍵的氫原子》 2. 如申請專利範圍第1項的裝置，其中具有可視爲 單晶之結晶構造的區域含有選自F e 、C 〇、N i 、Ru 、Rh、Pd、Os、Ir'Pt 、Cu、Zn、Ag、 A u之促進矽結晶的一種以上金靥元素。 3. 如申請專利範圍第1項的裝置，其中具有可視爲 單晶之結晶構造的區域含有選自F e 、Co 、N i 、Ru ' R h ' P d ' 0 s ' Ir'Pt 、Cu、Zn、Ag、 A u之促進矽結晶之1 x 1 Ο:6至5 X 1 019cm_3濃度 的一種以上金屬元素。 經濟部中央標率局負工消費合作社印製 4. —種半導體裝置，利用形成在具有絕緣表面之基 底上的薄膜矽半導體，其中 薄膜矽半導體具有可視爲單晶的區域， 區域構成至少部分的活性層， 區域含有1 X 1 〇lecm-3至5 X 1 018cm_3濃度 的碳和氮原子，1 X 1 〇17cm_3至5 X 1 0 lec m-3濃度的氧原子。 本紙張尺度逋用中國國家橾隼（0呢〉六4規格（210'/297公釐〉〇〇 211012 A8 B8 C8 D8 七、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 5. 如申請專利範圍第4項的裝置’其中具有可視爲 單晶之結晶構造的區域含有選自Fe 、Co、N i 、Ru 、Rh、Pd、Os、Ir、Pt、Cu、Zn、Ag、 A u之促進矽結晶的一種以上金屬元素。 6. 如申請專利範圍第4項的裝置’其中具有可視爲 單晶之結晶構造的區域含有選自F e 、Co、N i 、Ru 、Rh、Pd、Os、Ir、Pt 、Cu、Zn、Ag、 Au之促進矽結晶之1 x 1 0le至5 x 1 019cm_3濃度 的一種以上金屬元素。 7. —種半導體裝置，利用形成在具有絕緣表面之基 底上的薄膜矽半導體，其中 薄膜矽半導體具有可視爲單晶的區域， 區域構成至少部分的活性層， 區域含有1 X 1 OMcm-3至5 X 1 02°cm-3濃度 之中和矽之未成對鍵的氫原子。 經濟部中央標準局負工消費合作社印製 8. 如申請專利範圍第7項的裝置，其中具有可視爲 單晶之結晶構造的區域含有選自F e 、C 〇、N i 、RU 、Rh、Pd、Os 、Ir、Pt 、Cu、Zn、Ag、 A u之促進矽結晶的一種以上金屬元素》 9. 如申請專利範圍第7項的裝置，其中具有可視爲 單晶之結晶構造的區域含有選自Fe、Co 、Ni 、：RU 、Rh、Pd、Os 、Ir'Pt 、Cu、Zn、Ag、 A u之促進砂結晶之1 x 1 〇10至5 x 1 O^cm-a濃度 的一種以上金靥元素。 本紙浪尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） -23 ~ 奶 012 as Β8 C8 D8 六、申請專利範圍 1 〇 . —種半導體裝置，利用形成在具有絕緣表面之 基底上的薄膜矽半導體，其中 薄膜矽半導體具有可視爲單晶的區域， 區域構成至少部分的活性層， 區域含有1 X 1 0iecm_3至5 X 1 018cm-3濃度 的碳和氮原子，1 X 1 〇 17c m_3至5 X 1 0 19c m_3濃 度的氧原子，1 x 1 〇17cm_3至5 x 1 02°cm_3濃度 之中和矽之未成對鍵的氫原子， 薄膜矽半導體厚度平均是2 0 0至2 0 0 0A。 1 1 .如申請專利範圍第1 0項的裝置，其中具有可 視爲單晶之結晶構造的區域含有選自F e 、C 〇、N i 、 Ru、Rh、Pd、Os 、Ir 、Pt 、Cu、Zn、 Ag、Au之促進矽結晶的一種以上金屬元素。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 1 2 .如申請專利範圍第1 〇項的裝置，其中具有可 視爲單晶之結晶構造的區域含有選自F e、C 〇、N i 、 Ru、Rh、Pd、Os、I r、Pt 、Cu、Zn、 Ag、Au之促進矽結晶之lxl〇le至5x 1 0 19c m_3濃度的一種以上金屬元素。 1 3 . —種半導體裝置，利用形成在具有絕緣表面之 基底上的薄膜矽半導體，其中 具有可視爲單晶之結晶構造之薄膜矽半導體的區域至 少構成通道形成區， 通道形成區含有1 X 1 〇iecm-3至5 X 1 018cm_3濃度的碳和氮原子，1 X 1 〇i7crn-3至5 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐） -24 - m〇i3 A8 B8 C8 D8 六、申請專利範圍 x 1 019c m_3濃度的氧原子，1 X 1 〇17c m-3至 5 x 1 0 2°cm-3濃度之中和矽之未成對鍵的氫原子β 1 4 .如申請專利範圍第1 3項的裝置’其中具有可 視爲單晶之結晶構造的區域含有選自F e 、C 〇 、N i 、 Ru、Rh、Pd、Os 、I r 、Pt 、Cu、Zn、 Ag、A u之促進矽結晶的一種以上金屬元素。 1 5 .如申請專利範圍第1 3項的裝置’其中具有可 視爲單晶之結晶構造的區域含有選自F e 、C 〇、N i 、 Ru、Rh、Pd、Os' Ir、Pt 、Cu、Zn、 Ag、Au之促進矽結晶之1X1016至5x 1 0 19c m_3濃度的一種以上金屬元素。 1 6 . —種製造半導體裝置的方法，包括下列步驟： 以雷射光照射形成在具有絕緣表面之基底上的矽薄膜 ，形成可視爲單晶的區域， 其中在樣本加熱到4 5 0°C至7 5 0°C溫度的狀態進 行上述雷射光照射。 1 7 . —種半導體裝置，具有多個薄膜電晶體並聯的 (請先閣讀背面之注意事項再填寫本頁) 一裝 訂 經濟部中央標準局貞工消費合作社印褽 造 構 造 構 的 界 邊 粒 晶 有 沒 內 區 成 形 道 通 在 有 具 體 晶 電 膜 薄1 每 5 至 3-m C X ^ 5 ο 至 1-3X m 1 C , 16子 ο 原 1 氮 X 和 1 碳 有的 含度 區濃 成-3 形m 道 C 通18 ο C Θ X ο IX X C T ΊΧ C ο 2 子 原 氫 ο 的 «Γ ^ » 1 鍵 X 對 1 成 ’ 未 子之 原矽 氧和 的中 度之 濃度 -3濃m X 5 至 3 -m A VI/ S N C /IV 標 家 國 國 中 用 I適 尺 一浪 紙 本 I釐 公 7 9 2 X 71012 ABCD 六、申請專利範圍 1 8 . —種半導體裝置，具有多個薄膜電晶體並聯的 構造， 每一薄膜電晶體具有在通道形成區內沒有晶粒邊界的 構造， 通道形成區厚度是2 0 0至2 Ο Ο 0A， 通道形成區含有1 X 1 〇10cm-3至5 X 1 〇18cm-3濃度的碳和氮原子，1 X 1 〇17cm-3至5 X 1 Oiecm-3 濃度的氧原子，1 X 1 017cm-3至 5 X 1 〇2°c m-3濃度之中和矽之未成對鍵的氫原子》 1 9 . 一種半導體裝置，具有多個薄膜電晶體並聯的 構造， 每一薄膜電晶體由通道形成區可視爲單晶的薄膜矽半 導體構成。 2 0 . —種半導體裝置，具有多個薄膜電晶體並聯的 構造， 每一薄膜電晶體具有在通道形成區內沒有晶粒邊界的 構造。 (請先閱讀背面之注意事項再填寫本頁) 、-° T 良 經濟部中央標準局負工消費合作社印裝 本紙張尺度適用中國國家標率（CNS ) A4規格（21() X 297公釐）_
TW084108300A 1994-08-19 1995-08-09 TW271012B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21807794A JP3897826B2 (ja) 1994-08-19 1994-08-19 アクティブマトリクス型の表示装置

Publications (1)

Publication Number Publication Date
TW271012B true TW271012B (zh) 1996-02-21

Family

ID=16714284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084108300A TW271012B (zh) 1994-08-19 1995-08-09

Country Status (5)

Country Link
US (5) US5731613A (zh)
JP (1) JP3897826B2 (zh)
KR (2) KR960009230A (zh)
CN (5) CN1815743B (zh)
TW (1) TW271012B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008078A (en) 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6670640B1 (en) 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6331475B1 (en) 1995-01-12 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Method and manufacturing semiconductor device
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JPH08264802A (ja) 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
TW529773U (en) 1995-06-01 2003-04-21 Semiconductor Energy L B Semiconductor device
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4032443B2 (ja) * 1996-10-09 2008-01-16 セイコーエプソン株式会社 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
JP3795606B2 (ja) * 1996-12-30 2006-07-12 株式会社半導体エネルギー研究所 回路およびそれを用いた液晶表示装置
JPH10214974A (ja) * 1997-01-28 1998-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11145056A (ja) * 1997-11-07 1999-05-28 Sony Corp 半導体材料
JPH11214700A (ja) 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
KR20010052812A (ko) * 1998-06-30 2001-06-25 모리시타 요이찌 박막 트랜지스터 및 그 제조방법
US6582996B1 (en) * 1998-07-13 2003-06-24 Fujitsu Limited Semiconductor thin film forming method
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6858898B1 (en) 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2000059040A1 (en) * 1999-03-30 2000-10-05 Seiko Epson Corporation Method of manufacturing thin-film transistor
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US6355493B1 (en) * 1999-07-07 2002-03-12 Silicon Wafer Technologies Inc. Method for forming IC's comprising a highly-resistive or semi-insulating semiconductor substrate having a thin, low resistance active semiconductor layer thereon
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6618115B1 (en) * 1999-11-19 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Defective pixel compensation system and display device using the system
KR20000050153A (ko) * 2000-05-18 2000-08-05 김상우 안전모용 충격흡수 라이너
JP4784955B2 (ja) * 2001-07-18 2011-10-05 株式会社 液晶先端技術開発センター 薄膜半導体装置の製造方法
JP4141138B2 (ja) 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6601308B2 (en) 2002-01-02 2003-08-05 Bahram Khoshnood Ambient light collecting bow sight
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
TWI378307B (en) * 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
GB0222450D0 (en) * 2002-09-27 2002-11-06 Koninkl Philips Electronics Nv Method of manufacturing an electronic device comprising a thin film transistor
FR2852533B1 (fr) * 2003-03-20 2006-10-06 Arck Electronique Dispositif de detection de trous dans des materiaux defilant en bandes continues
JP2005064453A (ja) * 2003-07-29 2005-03-10 Advanced Display Inc 薄膜トランジスタ及びその製造方法
US7211840B2 (en) * 2003-10-31 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Transistor
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
KR100682893B1 (ko) * 2004-10-13 2007-02-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP5232360B2 (ja) * 2006-01-05 2013-07-10 株式会社ジャパンディスプレイイースト 半導体装置及びその製造方法
KR101223530B1 (ko) * 2006-05-10 2013-01-18 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 포함하는액정표시장치
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4801608B2 (ja) * 2007-03-06 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
KR101761432B1 (ko) * 2009-11-06 2017-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8624239B2 (en) 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5925475B2 (ja) 2010-12-09 2016-05-25 株式会社半導体エネルギー研究所 光検出回路
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
KR101996038B1 (ko) * 2012-08-31 2019-07-03 엘지디스플레이 주식회사 평판표시장치
DE102013217278B4 (de) 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
KR102049740B1 (ko) * 2012-12-13 2019-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN114512510A (zh) * 2020-11-16 2022-05-17 群创光电股份有限公司 显示装置
CN113540125B (zh) * 2021-07-13 2024-01-05 武汉天马微电子有限公司 阵列基板、显示面板和显示装置

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4462041A (en) * 1981-03-20 1984-07-24 Harris Corporation High speed and current gain insulated gate field effect transistors
JPS58127318A (ja) 1982-01-25 1983-07-29 Nippon Telegr & Teleph Corp <Ntt> 絶縁層上への単結晶膜形成方法
JPS58176929A (ja) * 1982-04-09 1983-10-17 Fujitsu Ltd 半導体装置の製造方法
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPS59161014A (ja) 1983-03-03 1984-09-11 Seiko Instr & Electronics Ltd 半導体薄膜結晶化方法
JPS61222250A (ja) * 1985-03-28 1986-10-02 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPH065752B2 (ja) * 1986-06-25 1994-01-19 株式会社東芝 電界効果トランジスタ
JPS6412577A (en) * 1987-07-06 1989-01-17 Canon Kk Thin film transistor
US4797629A (en) * 1988-03-03 1989-01-10 National Semiconductor Corporation Wide range operational amplifier input stage
US4877980A (en) * 1988-03-10 1989-10-31 Advanced Micro Devices, Inc. Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus
EP0333151B1 (en) * 1988-03-18 1993-10-20 Seiko Epson Corporation Thin film transistor
US4890052A (en) * 1988-08-04 1989-12-26 Texas Instruments Incorporated Temperature constant current reference
GB2223353A (en) * 1988-09-30 1990-04-04 Philips Electronic Associated Thin-film transistor
US5233447A (en) * 1988-10-26 1993-08-03 Canon Kabushiki Kaisha Liquid crystal apparatus and display system
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JP2767858B2 (ja) * 1989-02-09 1998-06-18 ソニー株式会社 液晶ディスプレイ装置
JPH02224326A (ja) 1989-02-27 1990-09-06 Fuji Electric Co Ltd 半導体装置の製造方法
JPH02275672A (ja) 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH02275641A (ja) 1989-04-17 1990-11-09 Seiko Epson Corp 半導体装置の製造方法
US4999529A (en) * 1989-06-30 1991-03-12 At&T Bell Laboratories Programmable logic level input buffer
US5247207A (en) * 1989-12-20 1993-09-21 National Semiconductor Corporation Signal bus line driver circuit
US5247375A (en) * 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
DE69112698T2 (de) * 1990-05-07 1996-02-15 Fujitsu Ltd Anzeigeeinrichtung von höher Qualität mit aktiver Matrix.
JPH0491425A (ja) 1990-08-02 1992-03-24 Fujitsu Ltd 半導体装置の製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
DE69115405T2 (de) * 1990-09-21 1996-06-13 Casio Computer Co Ltd Dünnfilmtransistor und eine Dünnfilmtransistorpanele, die solche Transistoren verwendet
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JPH0828520B2 (ja) * 1991-02-22 1996-03-21 株式会社半導体エネルギー研究所 薄膜半導体装置およびその製法
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JPH04282869A (ja) 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP2587546B2 (ja) * 1991-03-22 1997-03-05 株式会社ジーティシー 走査回路
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
JPH04360583A (ja) 1991-06-07 1992-12-14 Nippon Steel Corp 薄膜トランジスタ
JP2927051B2 (ja) 1991-06-25 1999-07-28 株式会社デンソー 熱交換器
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5414278A (en) * 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP3483581B2 (ja) * 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
US5273924A (en) * 1991-08-30 1993-12-28 Micron Technology, Inc. Method for forming an SRAM by minimizing diffusion of conductivity enhancing impurities from one region of a polysilicon layer to another region
JPH0591447A (ja) * 1991-09-25 1993-04-09 Toshiba Corp 透過形液晶表示装置
JPH05121509A (ja) * 1991-10-24 1993-05-18 Dainippon Screen Mfg Co Ltd シリコン薄膜の結晶性評価方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH05175235A (ja) 1991-12-25 1993-07-13 Sharp Corp 多結晶半導体薄膜の製造方法
US5190887A (en) * 1991-12-30 1993-03-02 Intel Corporation Method of making electrically erasable and electrically programmable memory cell with extended cycling endurance
US5256916A (en) * 1992-02-18 1993-10-26 National Semiconductor Corporation TTL to CMOS translating input buffer circuit with dual thresholds for high dynamic current and low static current
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor
US5266515A (en) * 1992-03-02 1993-11-30 Motorola, Inc. Fabricating dual gate thin film transistors
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
GB9207527D0 (en) * 1992-04-07 1992-05-20 Philips Electronics Uk Ltd Multi-standard video matrix display apparatus and its method of operation
US5250852A (en) * 1992-04-16 1993-10-05 Texas Instruments Incorporated Circuitry and method for latching a logic state
JPH05323375A (ja) 1992-05-25 1993-12-07 Sanyo Electric Co Ltd 液晶表示装置
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
JPH0637112A (ja) 1992-07-14 1994-02-10 Sony Corp 薄膜トランジスタの製造方法
US5627557A (en) 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JP2697507B2 (ja) 1992-08-28 1998-01-14 セイコーエプソン株式会社 液晶表示装置
JPH06123896A (ja) 1992-10-13 1994-05-06 Toshiba Corp 液晶表示装置
SG46344A1 (en) * 1992-11-16 1998-02-20 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
US5459337A (en) * 1993-02-19 1995-10-17 Sony Corporation Semiconductor display device with red, green and blue emission
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW278219B (zh) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
US5471225A (en) * 1993-04-28 1995-11-28 Dell Usa, L.P. Liquid crystal display with integrated frame buffer
JPH06317812A (ja) 1993-04-30 1994-11-15 Fuji Xerox Co Ltd アクティブマトリクス素子及びその製造方法
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3277056B2 (ja) 1993-12-09 2002-04-22 シャープ株式会社 信号増幅回路及びこれを用いた画像表示装置
TW255032B (zh) * 1993-12-20 1995-08-21 Sharp Kk
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
TW280037B (en) * 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
JPH07294961A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置の駆動回路および設計方法
JP3407975B2 (ja) * 1994-05-20 2003-05-19 株式会社半導体エネルギー研究所 薄膜半導体集積回路
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JPH11338439A (ja) * 1998-03-27 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置

Also Published As

Publication number Publication date
CN100334743C (zh) 2007-08-29
US5959313A (en) 1999-09-28
CN1421726A (zh) 2003-06-04
US20060175612A1 (en) 2006-08-10
CN100420026C (zh) 2008-09-17
KR960009230A (zh) 1996-03-22
CN1091953C (zh) 2002-10-02
JP3897826B2 (ja) 2007-03-28
CN1815743B (zh) 2011-01-05
CN1553507A (zh) 2004-12-08
US7550765B2 (en) 2009-06-23
CN1815743A (zh) 2006-08-09
US5731613A (en) 1998-03-24
CN1194378C (zh) 2005-03-23
KR100429943B1 (ko) 2004-05-04
CN1295348A (zh) 2001-05-16
US20050041005A1 (en) 2005-02-24
US20090261359A1 (en) 2009-10-22
CN1125901A (zh) 1996-07-03
JPH0864834A (ja) 1996-03-08
US7557377B2 (en) 2009-07-07
US8450743B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
TW271012B (zh)
US8278660B2 (en) Semiconductor device and method for manufacturing the same
TW322591B (zh)
TW267257B (en) Semiconductor device and method thereof
TW280010B (zh)
KR950013794B1 (ko) 절연 게이트형 전계효과 반도체 장치 및 그 제작방법
JP3330736B2 (ja) 半導体装置の作製方法
JP3109051B2 (ja) 半導体装置とその作製方法
TW463378B (en) Method of manufacturing semiconductor device
JP4481271B2 (ja) 表示装置
JPH0870129A (ja) 半導体装置およびその作製方法
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3343794B2 (ja) 半導体装置
JP3232050B2 (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP3114963B2 (ja) 絶縁ゲイト型電界効果半導体装置
JPH10321869A (ja) 半導体装置およびその作製方法
JP3874825B2 (ja) 半導体装置及び電気光学装置の作製方法
JP3422781B2 (ja) 半導体装置
JP2652366B2 (ja) 半導体装置とその作製方法
JPH08242004A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0697443A (ja) 半導体装置の作製方法
JP2000200916A (ja) 半導体装置
JP2004031967A (ja) 薄膜トランジスタ及びその作製方法
JP2003158273A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees