TW201806299A - 具備偵測功能之電源系統 - Google Patents

具備偵測功能之電源系統 Download PDF

Info

Publication number
TW201806299A
TW201806299A TW105130099A TW105130099A TW201806299A TW 201806299 A TW201806299 A TW 201806299A TW 105130099 A TW105130099 A TW 105130099A TW 105130099 A TW105130099 A TW 105130099A TW 201806299 A TW201806299 A TW 201806299A
Authority
TW
Taiwan
Prior art keywords
voltage
floating
detector
power supply
level
Prior art date
Application number
TW105130099A
Other languages
English (en)
Other versions
TWI610527B (zh
Inventor
邵啟意
黃柏豪
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Application granted granted Critical
Publication of TWI610527B publication Critical patent/TWI610527B/zh
Publication of TW201806299A publication Critical patent/TW201806299A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

具備偵測功能之電源系統包含一電源、一電源準位偵測器，以及一電源浮動偵測器。該電源包含複數個電壓源以供應電力系統之複數個電壓域內的運作。電源準位偵測器用來監控每一電壓域內供應電壓的準位，而電源浮動偵測器用來監控每一電壓域內是否出現浮動電壓，因此可確保電源系統的穩定運作且避免惡意攻擊。

Description

具備偵測功能之電源系統
本發明相關於一種具備偵測功能之電源系統，尤指一種具備偵測功能以確保穩定和避免惡意攻擊之電源系統。
在許多積體電路中，核心邏輯、類比電路、輸入輸出介面和其它元件等不同電路區塊通常會依據不同電壓準位來運作。根據採用的電晶體技術和電路設計，每一電路區塊可能會有不同的電源準位、高驅動電壓準位，和電壓準位最大限值。舉例來說，最新的微處理器晶片可包含在第一電壓域(voltage domain)內運作之核心邏輯，其可和在第二電壓域內運作之輸入輸出電路進行互動。針對每一電壓域會設定一額定操作範圍，以確保所有相關的電路區塊都能穩定運作。
當積體電路用來實作一安全系統時，需引進許多安全認證措施以避免未經授權的存取，及/或避免安全系統內存資料遭駭。惡意攻擊(glitch attack)是指施加於系統內訊號線或電壓線的暫態擾動，其目的是為了強迫系統內的硬體進入非法狀態以跳過安全認證措施，或是為了讓系統內的處理器跳過主要指令。
為了讓積體電路內所有電路區塊皆能穩定運作且偵測惡意攻擊，電壓偵測器可用來監控每一電壓域的準位。如此一來，當特定電壓域內的供應電壓因故超出其額定操作範圍時，可啟動一電路區塊以重新啟動系統運作或重設電源。因此，需要一種能確保穩定運作且能偵測惡意攻擊之具備偵測功能的電源系統。
本發明提供一種具備偵測功能之電源系統，其包含一電源、一電源準位偵測器、一電源浮動偵測器，以及一控制器。該電源其包含一第一電壓源以供應該電力系統之一第一電壓域內的運作，以及一第二電壓源以供應該電力系統之一第二電壓域內的運作。該電源準位偵測器包含一第一電壓準位偵測器，用來判斷該第一電壓源供應之電壓是否在相關於該第一電壓域之一第一額定操作範圍內；以及一第二電壓準位偵測器，用來判斷該第二電壓源供應之電壓是否在相關於該第二電壓域之一第二額定操作範圍內。該電源浮動偵測器包含一第一電壓浮動偵測器，用來判斷該第二電壓源供應之電壓是否為浮動。該控制器用來依據一準位訊號和一浮動訊號來輸出一電源狀態訊號，其中當該第一電壓源供應之電壓超出該第一額定操作範圍、當該第二電壓源供應之電壓超出該第二額定操作範圍、當該第一電壓源供應之電壓為浮動，或當該第二電壓源供應之電壓為浮動時，該電源狀態訊號在一第一準位，以及當該第一電壓源供應之電壓在該第一額定操作範圍內、當該第二電壓源供應之電壓在該第二額定操作範圍內、當該第一電壓源供應之電壓並非浮動，以及當該第二電壓源供應之電壓並非浮動時，該電源狀態訊號在一第二準位。
第1圖為本發明實施例中一種具備偵測功能之電源系統10的功能方塊圖。電源系統10包含一電源100、一電源準位偵測器200、一電源浮動偵測器300，以及一控制器400。
在本發明中，電源100可包含多個電壓源VS1 〜VSN (N為大於1之整數)，用來供應電源系統10中多個電壓域VDD1〜VDDN的運作。在一實施例中，電壓源VS1 〜VSN 中每一電壓源可為獨立裝置。在另一實施例中，電壓源VS1 〜VSN 中至少一電壓源為獨立裝置，其輸出可由另一電壓源中的一電壓轉換器轉換成符合另一電壓域需求之電壓準位。然而，電源系統10中電壓域的數目和電源100之實施方式並不限定本發明之範疇。
電源準位偵測器200用來監控電源100中每一電壓源所供應電壓的準位，進而輸出相對應之一準位訊號PLDET。電源浮動偵測器300用來監控相關於電壓源VS1 〜VSN 之電壓域VDD1〜VDDN中的浮動電壓(floating voltage)，進而輸出相對應之一浮動訊號PVDDFT。控制器400可依據準位訊號PLDET和浮動訊號PVDDFT來輸出一電源狀態訊號SR 。電源準位偵測器200、電源浮動偵測器300和控制器400之運作在說明書後續內容中將有詳細說明。
第2圖為本發明實施例中電源準位偵測器200實作方式之示意圖。在本發明中，電源準位偵測器200可包含一參考電壓產生器、一電壓轉換器、一邏輯電路，以及N個電壓準位偵測器。為了說明目的，第2圖顯示了N=2時之實施例，其中電源準位偵測器200包含一第一電壓準位偵測器210、一第二電壓準位偵測器220、一邏輯電路230、一參考電壓產生器240，以及一電壓轉換器250。也就是說，第2圖所示之實施例包含兩個電壓域VDD1和VDD2，其中電壓域VDD1由第1圖中的電壓源VS1 來供應，而電壓域VDD2由第1圖中的電壓源VS2 來供應。然而，電源系統10中電壓域的數目並不限定本發明之範疇。
在本發明中，參考電壓產生器240可針對電壓域VDD1〜VDDN來產生複數個參考電壓VREF1 〜VREFM (M=2N)。參考電壓產生器240可實作成一低壓降穩壓器(low-dropout regulator)，其包含一比較器242、一分壓電路244，以及一電晶體246。分壓電路244可包含彼此串聯之複數個電阻R1 〜R5 ， 用來將電晶體246之輸出電流轉換成相對應之複數個參考電壓VREF1 〜VREFM 。依據一帶差電壓VBG 和相關於電晶體246輸出電流之一回授電壓VFB 之間的差值，比較器242可輸出相對應之一閘極控制訊號。當回授電壓VFB 低於帶差電壓VBG 時，電晶體246之閘極會被拉更低，進而導通更多電流以增加參考電壓VREF1 〜VREFM 之值。當回授電壓VFB 高於帶差電壓VBG 時，電晶體246之閘極會被拉更高，進而導通較少電流以降低參考電壓VREF1 〜VREFM 之值。然而，參考電壓產生器240之實施方式並不限定本發明之範疇。
在本發明中，參考電壓產生器240中電阻數目和電阻值相關於電源系統10中電壓域的數目以及每一電壓域的額定操作範圍。如前所述為了說明目的，第2圖所顯示之電源系統10包含兩個電壓域VDD1和VDD2(N=2和M=4)，其中VDD2＞VDD1。在此種情況下，本發明會決定電阻R1 〜R5 之值以使VREF4 ＞VREF3 ＞VREF2 ＞VREF1 。更精確地說，參考電壓VREF4 是用來判斷在第二電壓域VDD2內的供應電源是否超出第二電壓域VDD2之額定操作範圍的上限值，參考電壓VREF3 是用來判斷在第二電壓域VDD2內的供應電源是否低於第二電壓域VDD2之額定操作範圍的下限值，參考電壓VREF2 是用來判斷在第一電壓域VDD1內的供應電源是否超出第一電壓域VDD1之額定操作範圍的上限值，參考電壓VREF1 是用來判斷在第一電壓域VDD1內的供應電源是否低於第一電壓域VDD1之額定操作範圍的下限值。然而，參考電壓產生器240中電阻數目和電阻值並不限定本發明之範疇。
在本發明中，每一電壓準位偵測器之結構相關於電源系統10中電壓域的數目。如前所述為了說明目的，第2圖所顯示之電源系統10包含兩個電壓域VDD1和VDD2(N=2和M=4)，其中VDD2＞ VDD1。在此種情況下，第一電壓準位偵測器210包含兩比較器21和22，而第二電壓準位偵測器220包含兩比較器23和24。比較器21之負輸入端和比較器22之正輸入端皆耦接以接收相關於電壓域VDD1之電壓V1。比較器23之負輸入端和比較器24之正輸入端皆耦接以接收相關於電壓域VDD2之電壓V2。比較器21之正輸入端、比較器22之負輸入端、比較器23之正輸入端和比較器24之負輸入端分別耦接以接收參考電壓VREF1 〜VREF4 。比較器21〜24可分別產生控制訊號S1〜S4，並依據電壓V1和V2之值來切換控制訊號S1〜S4之準位。
在第2圖所示之實施例中，當相關於電壓域VDD1之電壓V1並未超過參考電壓VREF1 時(亦即在第一電壓域VDD1內的供應電源低於其額定操作範圍的下限值)，比較器21會輸出邏輯1之控制訊號S1。當相關於電壓域VDD1之電壓V1超過參考電壓VREF1 時(亦即在第一電壓域VDD1內供應的電源維持在其額定操作範圍的下限值之上)，比較器21會輸出邏輯0之控制訊號S1。
在第2圖所示之實施例中，當相關於電壓域VDD1之電壓V1超過參考電壓VREF2 時(亦即在第一電壓域VDD1內的供應電源高於其額定操作範圍的上限值)，比較器22會輸出邏輯1之控制訊號S2。當相關於電壓域VDD1之電壓V1並未超過參考電壓VREF2 時(亦即在第一電壓域VDD1內的供應電源維持在其額定操作範圍的上限值之下)，比較器22會輸出邏輯0之控制訊號S2。
在第2圖所示之實施例中，當相關於電壓域VDD2之電壓V2並未超過參考電壓VREF3 時(亦即在第二電壓域VDD2內的供應電源低於其額定操作範圍的下限值)，比較器23會輸出邏輯1之控制訊號S3。當相關於電壓域VDD2之電壓V2超過參考電壓VREF3 時(亦即在第二電壓域VDD2內的供應電源維持在其額定操作範圍的下限值之上)，比較器23會輸出邏輯0之控制訊號S3。
在第2圖所示之實施例中，當相關於電壓域VDD2之電壓V2超過參考電壓VREF4 時(亦即在第二電壓域VDD2內的供應電源高於其額定操作範圍的上限值)，比較器24會輸出邏輯1之控制訊號S4。當相關於電壓域VDD2之電壓V2並未超過參考電壓VREF4 時(亦即在第二電壓域VDD2內的供應電源維持在其額定操作範圍的上限值之下)，比較器24會輸出邏輯0之控制訊號S4。
邏輯電路230可產生準位訊號PLDET，並依據控制訊號S1〜S4來切換準位訊號PLDET之極性。在一實施例中，邏輯電路230可實作為一個四輸入端的反或閘 (NOR gate)，其在控制訊號S1〜S4皆在邏輯0準位時會輸出邏輯1之準位訊號PLDET，且在控制訊號S1〜S4其中任一在邏輯1準位時會輸出邏輯0之準位訊號PLDET。換句話說，邏輯1之準位訊號PLDET代表在所有電壓域內的供應電源皆在其各自的額定操作範圍內，而邏輯0之準位訊號PLDET代表在至少一個電壓域內的供應電源超出其額定操作範圍。然而，邏輯電路230之實施方式並不限定本發明之範疇。
在第2圖所示之實施例中，參考電壓產生器240和比較器21〜24皆在電壓域VDD2內運作。電壓轉換器250可將電壓源VS2 供應之電源轉換成電壓V2，而電壓V1可由電壓源VS1 直接供應。因此，透過分壓電壓域VDD2所產生之參考電壓VREF3 和VREF4 ，第二電壓準位偵測器220可偵測電壓V2的準位。然而，取得相關每一電壓域之電壓的方式並不限定本發明之範疇。
如前所述為了說明目的，第2圖所顯示之電源準位偵測器200包含兩個電壓域VDD1和VDD2(N=2和M=4)，其中第一電壓準位偵測器210和第二電壓準位偵測器220皆在電壓域VDD2內運作。在其它實施例中，電源準位偵測器200可包含N個電壓域VDD1〜VDDN(N＞2)，其中複數個電壓轉換器和N個電壓準位偵測器可用來偵測相關於N個電壓域VDD1〜VDDN之N個電壓V1〜VN。只要電壓V1〜VN在相對應電壓準位偵測器可正確運作的有效範圍內(例如可透過相對應之電壓轉換器進行轉換)，N個電壓準位偵測器可在電壓域VDD1〜VDDN中任一電壓域內運作。然而，電源準位偵測器200所運作之電壓域並不限定本發明之範疇。
如前所述為了說明目的，第2圖所顯示之電源準位偵測器200包含兩個電壓域VDD1和VDD2(N=2和M=4)，其中邏輯電路230可實作為一個四輸入端的反或閘 ，其可輸出在電壓域VDD2內之準位訊號PLDET。在其它實施例中，電源準位偵測器200可包含N個電壓域VDD1〜VDDN(N＞2)，其中邏輯電路230可實作為一個2N輸入端的反或閘 。此外，邏輯電路230也可輸出在電壓域VDD1內之準位訊號PLDET，其中電壓域VDD1通常為電源系統10中的核心電源。然而，邏輯電路230之結構並不限定本發明之範疇。
第3圖為本發明實施例中電源準位偵測器200運作方式之示意圖。參考電壓產生器240中的電阻R1 〜R5 其值可決定成使得VREF1 =(1-A%)*V1，VREF2 =(1+B%)*V1，VREF31 =(1-C%)*V2，且VREF4 =(1+D%)*V2，其中A、B、C、D為小於100之正整數。為了說明目的，假設電壓域VDD1之額定電壓為0.9V，電壓域VDD2之額定電壓為3.3V，電壓轉換器250之轉換率為0.5，且A=B=C=D=20。在這種情況下，電壓V1之值為0.9V，電壓V2之值為1.65V， 參考電壓VREF1 之值為0.72V，參考電壓VREF2 之值為1.08V，參考電壓VREF3 之值為1.32V，而參考電壓VREF4 之值為1.98V。因此，只要電壓域VDD1內的供應電壓其值在其額定操作範圍內(低於上限值VREF2 且高於下限值VREF1 )且電壓域VDD2內的供應電壓其值在其額定操作範圍內(低於上限值2*VREF4 且高於下限值2*VREF3 )，邏輯電路230會產生邏輯1之準位訊號PLDET。若在電壓域VDD1和VDD2內其中任一的供應電壓其值超出額定操作範圍，邏輯電路230會產生邏輯0之準位訊號PLDET。
第4圖為本發明其它實施例中電源準位偵測器200之第二電壓準位偵測器220和電壓轉換器250的實作方式之示意圖。在第4圖所示之實施例中，第二電壓準位偵測器220在電壓域VDD1內運作，而電壓轉換器250在電壓域VDD2內運作。電壓轉換器250實作成包含複數個串接電阻R6〜R8之分壓電路，以將電壓域VDD2內供應的電壓轉換成一電壓VH和一電壓VL，其中電壓VH和電壓VL之值是在第二電壓準位偵測器220可正確運作的有效範圍內。
第二電壓準位偵測器220包含兩比較器23和24。比較器24之負輸入端和比較器23之正輸入端皆耦接以接收相關於電壓域VDD1內的供應電壓，比較器23之負輸入端耦接以接收相關於電壓域VDD2之電壓VH，而比較器24之正輸入端耦接以接收相關於電壓域VDD2之電壓VL。比較器23和24可產生控制訊號S3〜S4，並依據電壓VDD1、VL和VH之值來切換控制訊號S3〜S4之極性。
在第4圖所示之實施例中，當相關於電壓域VDD2之電壓VH超過電壓域VDD1內的供應電壓時(亦即在第二電壓域VDD2內的供應電源維持在其額定操作範圍的下限值之上)，比較器23會輸出邏輯0之控制訊號S3；當相關於電壓域VDD2之電壓VH並未超過電壓域VDD1內的供應電壓時(亦即在第二電壓域VDD2內供應的電源低於其額定操作範圍的下限值)，比較器23會輸出邏輯1之控制訊號S3。當相關於電壓域VDD2之電壓VL未超過電壓域VDD1內的供應電壓時(亦即在第二電壓域VDD2內供應的電源維持在其額定操作範圍的上限值之下)，比較器24會輸出邏輯0之控制訊號S4；當相關於電壓域VDD2之電壓VL超過電壓域VDD1內的供應電壓時(亦即在第二電壓域VDD2內供應的電源高於其額定操作範圍的上限值)，比較器24會輸出邏輯1之控制訊號S4。
第5圖為本發明實施例中電源浮動偵測器300實作方式之示意圖。在本發明中，電源浮動偵測器300可包含一邏輯電路330和以及N個電壓浮動偵測器以分別偵測電源系統10中N個電壓域內的浮動電壓。為了說明目的，第5圖顯示了N=2時之實施例，其中電源浮動偵測器300包含一第一電壓浮動偵測器310和一第二電壓浮動偵測器320。第一電壓浮動偵測器310可偵測電壓域VDD1內的浮動電壓，其包含一個或多個反向器32，彼此串聯耦接於一輸入端和一輸出端之間。第二電壓浮動偵測器320可偵測電壓域VDD2內的浮動電壓，其包含一個或多個反向器34，彼此串聯耦接於一輸入端和一輸出端之間，其中VDD2 ＞VDD1。然而，電源系統10中電壓域的數目並不限定本發明之範疇。
在本發明中，第一電壓浮動偵測器310中反向器32的數量相關於電壓域VDD1和VDD2內的供應電源，且可為任何正整數。同理，第二電壓浮動偵測器320中反向器34的數量相關於電壓域VDD1和VDD2內的供應電源，且可為任何正整數。為了說明目的，第5圖顯示了每一電壓浮動偵測器各包含3個反向器之實施例。然而，第一電壓浮動偵測器310和第二電壓浮動偵測器320之結構並不限定本發明之範疇。
在一實施例中，每一反向器32和34可各包含一互補金氧半(complimentary metal-oxide-semiconductor, CMOS)電晶體對，亦即各包含設置成一互補對稱組態之一N型金氧半(N-type metal-oxide-semiconductor, NMOS)電晶體和一P型(P-type metal-oxide-semiconductor, PMOS)電晶體。第一電壓浮動偵測器310中的電晶體可在電壓域VDD2內運作，而第二電壓浮動偵測器320中的電晶體可在電壓域VDD1內運作。第一電壓浮動偵測器310中每一電晶體之寬長比(width/length ratio) 可決定成使得NMOS電晶體之驅動能力高於PMOS電晶體之驅動能力。然而，第一電壓浮動偵測器310和第二電壓浮動偵測器320之結構並不限定本發明之範疇。
在第5圖所示之實施例中，電源浮動偵測器300可另包含一電壓轉換器340，用來將電壓源VS2 供應之電源轉換成電壓V2，而電壓V1可由電壓源VS1 直接供應。然而，取得相關每一電壓域之電壓的方式並不限定本發明之範疇。
在第5圖所示之實施例中，第一電壓浮動偵測器310之輸入端耦接以接收相關於電壓域VDD1之電壓V1，且透過一電阻RF1 耦接至接地端。當電壓域VDD1內的供應電壓並未浮動時，第一電壓浮動偵測器310之輸入端會被拉高，進而在輸出端產生一邏輯0之控制訊號SFT1 ；當電壓域VDD1內的供應電壓因故變成浮動時，第一電壓浮動偵測器310之輸入端會被拉低，進而在輸出端產生一邏輯1之控制訊號SFT1 。
在第5圖所示之實施例中，第二電壓浮動偵測器320之輸入端耦接以接收相關於電壓域VDD2之電壓V2，且透過一電阻RF2 耦接至接地端。當電壓域VDD2內的供應電壓並未浮動時，第二電壓浮動偵測器320之輸入端會被拉高，進而在輸出端產生一邏輯0之控制訊號SFT2 ；當電壓域VDD2內的供應電壓因故變成浮動時，第二電壓浮動偵測器320之輸入端會被拉低，進而在輸出端產生一邏輯1之控制訊號SFT2 。
邏輯電路330可產生浮動訊號PVDDFT，並依據控制訊號SFT1 〜SFT2 來切換準位訊號PVDDFT之極性。在一實施例中，邏輯電路330可實作為一個二輸入端的反或閘 ，其在控制訊號SFT1 〜SFT2 皆在邏輯0準位時會輸出邏輯1之浮動訊號PVDDFT，且在控制訊號SFT1 〜SFT2 其中任一在邏輯1準位時會輸出邏輯0之浮動訊號PVDDFT。換句話說，邏輯1之浮動訊號PVDDFT代表在所有電壓域內的供應電源皆未浮動，而邏輯0之浮動訊號PVDDFT代表在至少一個電壓域內的供應電源變成浮動。
如前所述為了說明目的，第5圖所顯示之電源浮動偵測器300包含兩個電壓域VDD1和VDD2，其中在電壓域VDD2內運作之第一電壓浮動偵測器310可偵測電壓域VDD1內的浮動電壓，而在電壓域VDD1內運作之第二電壓浮動偵測器320可偵測電壓域VDD2內的浮動電壓。在其它實施例中，電源浮動偵測器300可包含N個電壓域VDD1 〜VDDN(N＞2)，其中複數個電壓轉換器和N個電壓浮動偵測器可用來偵測相關於N個電壓域VDD1 〜VDDN內的浮動電壓。只要電壓V1〜VN在相對應電壓浮動偵測器可正確運作的有效範圍內(例如可透過相對應之電壓轉換器進行轉換)，N個電壓浮動偵測器可在電壓域VDD1〜VDDN中任一電壓域內運作。然而，電源浮動偵測器300所運作之電壓域並不限定本發明之範疇。
如前所述為了說明目的，第5圖所顯示之電源浮動偵測器300包含兩個電壓域VDD1和VDD2，其中邏輯電路330可實作為一個二輸入端的反或閘 。在其它實施例中，電源浮動偵測器300可包含N個電壓域VDD1〜VDDN(N＞2)，其中邏輯電路330可實作為一個N輸入端的反或閘 。然而，邏輯電路330之結構並不限定本發明之範疇。
第6圖為本發明其它實施例中電源浮動偵測器300之第二電壓浮動偵測器320的實作方式之示意圖。在此實施例中，第二電壓浮動偵測器320包含一電位轉換器(level shifter)350、一反向單元360，以及一邏輯電路370。反向單元360包含相關於電位轉換器350之輸入資料的複數個反向階段。為了說明目的，第6圖顯示了N=2時之實施例，其中電源系統10包含兩個電壓域VDD1和VDD2，且反向單元360包含8個反向階段61〜68。然而，反向單元360之結構並不限定本發明之範疇。
在第6圖所示之實施例中，第二電壓浮動偵測器320之輸入端耦接以接收一輸入資料，該輸入資料可由電源系統10中在電壓域VDD1內運作之電路50來產生。舉例來說，電路50可為電源系統10之記憶體電路中一感測放大器(sensing amplifier)，而輸入資料可為8位元資料PDOUT＜7:0＞。反向單元360中每一反向階段可各包含M個反向器(M為0或一正奇數)，用來切換輸入資料PDOUT＜7:0＞的狀態以輸出相對應之8位元資料PD＜7:0＞。
邏輯電路370可產生控制訊號SFT2 ，並依據資料PD＜7:0＞和資料PDOUT＜7:0＞來切換控制訊號SFT2 之極性。若在電壓域VDD2內出現浮動電壓，資料PD＜7:0＞中每一位元之值將不會完全符合資料PDOUT＜7:0＞中相對應位元之值。
在一實施例中，邏輯電路370可實作為8個二輸入端的互斥或閘(XOR gate) ，用來比較資料PD＜7:0＞中每一位元和資料PDOUT＜7:0＞中相對應位元之狀態，進而輸出相對應之控制訊號SFT2 。更詳細地說，唯有在PD＜7＞=PDOUT＜7＞、PD＜6＞=PDOUT＜6＞、PD＜5＞=PDOUT＜5＞、PD＜4＞=PDOUT＜4＞、PD＜3＞=PDOUT＜3＞、PD＜2＞=PDOUT＜2＞、PD＜1＞=PDOUT＜1＞和PD＜0＞=PDOUT＜0＞的條件皆成立時，邏輯電路370才會輸出邏輯0之控制訊號SFT2 。若上述任一條件不成立，邏輯電路370會輸出邏輯1之控制訊號SFT2 。換句話說，邏輯0之控制訊號SFT2 代表在電壓域VDD2內的供應電源未浮動，而邏輯1之控制訊號SFT2 代表在電壓域VDD2內的供應電源變成浮動。
如前所述為了說明目的，第6圖所顯示之電源浮動偵測器300包含兩個電壓域VDD1和VDD2，以偵測電壓域VDD2內的浮動電壓。在其它實施例中，電源浮動偵測器300可包含N個電壓域VDD1〜VDDN(N＞2)。在此種情況下，電位轉換器350可將輸入資料PDOUT＜N-1:0＞中每一位元分別轉換至N個電壓域VDD1〜VDDN的準位。舉例來說，輸入資料PDOUT＜N-1:0＞之第一位元PDOUT＜0＞可被轉換至電壓域VDD2的準位，進而成為資料OUT＜N-1:0＞之第一位元OUT＜0＞；輸入資料PDOUT＜N-1:0＞之第二位元PDOUT＜1＞可被轉換至電壓域VDD3的準位，進而成為資料OUT＜N-1:0＞之第二位元OUT＜1＞；…；輸入資料PDOUT＜N-1:0＞之第N位元PDOUT＜N-1＞可被轉換至電壓域VDDN的準位，進而成為資料OUT＜N-1:0＞之第N位元OUT＜N-1＞。
在一實施例中，第1圖所示之控制器400可實作為1個二輸入端的及閘(AND gate)，其在準位訊號PLDET和浮動訊號PVDDFT皆在邏輯1準位時會輸出邏輯1之電源狀態訊號SR ，且在準位訊號PLDET和浮動訊號PVDDFT其中之一在邏輯0準位時會輸出邏輯0之電源狀態訊號SR 。換句話說，邏輯1之電源狀態訊號SR 代表在所有電壓域內的供應電源皆在其各自的額定操作範圍內且並非浮動，而邏輯0之電源狀態訊號SR 代表在至少一個電壓域內的供應電源超出其額定操作範圍或為浮動。當電源狀態訊號SR 之狀態顯示可能發生電壓飄移或惡意攻擊時，本發明可啟動一電路區塊以重新啟動系統運作或重設電源100。
在一實施例中，控制器400、邏輯電路220、邏輯電路330和邏輯電路370可分別實作成獨立電路。在另一實施例中，邏輯電路220、邏輯電路330和邏輯電路370可整合至控制器400中。然而，控制器400、邏輯電路220、邏輯電路330和邏輯電路370之實作方式並不限定本發明之範疇。
本發明提供具備偵測功能和多個電壓域之電源系統，可透過電源準位偵測器來監控每一電壓域內供應電壓的準位，並透過電源浮動偵測器來監控每一電壓域內是否出現浮動電壓。如此一來，當任一電壓域內的供應電源超出其額定操作範圍內或變為浮動時，本發明可啟動一電路區塊以重新啟動系統運作或重設電源。當電源系統因惡意攻擊而出現暫態擾動時，本發明可啟動一電路區塊以重新啟動系統運作或重設電源，以阻止系統內的硬體被強迫進入非法狀態。因此，本發明之電源系統可確保穩定運作且能偵測惡意攻擊。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧電源系統
21〜24、242‧‧‧比較器
32、34‧‧‧反向器
61〜68‧‧‧反向階段
100‧‧‧電源
200‧‧‧電源準位偵測器
210、220‧‧‧電壓準位偵測器
230、330‧‧‧邏輯電路
240‧‧‧參考電壓產生器
244‧‧‧分壓電路
246‧‧‧電晶體
250‧‧‧電壓轉換器
300‧‧‧電源浮動偵測器
310、320‧‧‧電壓浮動偵測器
350‧‧‧電位轉換器
360‧‧‧反向單元
370‧‧‧邏輯電路
400‧‧‧控制器
VS1〜VSN‧‧‧電壓源
RFT1、RFT2、R1〜R8‧‧‧電阻
第1圖為本發明實施例中一種具備偵測功能之電源系統的功能方塊圖。 第2圖為本發明實施例中電源準位偵測器實作方式之示意圖。 第3圖為本發明實施例中電源準位偵測器運作方式之示意圖。 第4圖為本發明其它實施例中電源準位偵測器之第二電壓準位偵測器和電壓轉換器的實作方式之示意圖。 第5圖為本發明實施例中電源浮動偵測器實作方式之示意圖。 第6圖為本發明其它實施例中電源浮動偵測器實作方式之示意圖。
10‧‧‧電源系統
100‧‧‧電源
200‧‧‧電源準位偵測器
300‧‧‧電源浮動偵測器
400‧‧‧控制器
VS1~VSN‧‧‧電壓源

Claims (13)

  1. 一種具備偵測功能之電源系統，其包含： 一電源，其包含： 一第一電壓源，用來供應該電力系統之一第一電壓域內的運作； 一第二電壓源，用來供應該電力系統之一第二電壓域內的運作； 一電源準位偵測器，其包含： 一第一電壓準位偵測器，用來判斷該第一電壓源供應之電壓是否在相關於該第一電壓域之一第一額定操作範圍內；以及 一第二電壓準位偵測器，用來判斷該第二電壓源供應之電壓是否在相關於該第二電壓域之一第二額定操作範圍內； 一電源浮動偵測器，其包含： 一第一電壓浮動偵測器，用來判斷該第二電壓源供應之電壓是否為浮動(floating)；以及 一控制器，用來依據一準位訊號和一浮動訊號來輸出一電源狀態訊號，其中： 當該第一電壓源供應之電壓超出該第一額定操作範圍、當該第二電壓源供應之電壓超出該第二額定操作範圍、當該第一電壓源供應之電壓為浮動，或當該第二電壓源供應之電壓為浮動時，該電源狀態訊號在一第一準位；以及 當該第一電壓源供應之電壓在該第一額定操作範圍內、當該第二電壓源供應之電壓在該第二額定操作範圍內、當該第一電壓源供應之電壓並非浮動，以及當該第二電壓源供應之電壓並非浮動時，該電源狀態訊號在一第二準位。
  2. 如請求項1所述之電源系統，其中： 該第一電壓準位偵測器包含： 一第一比較器，其包含： 一正輸入端，耦接以接收相關於該第一額定操作範圍之下限值的一第一參考電壓； 一負輸入端，耦接以接收相關於該第一電壓源供應之電壓的一第一電壓；以及 一輸出端，用來依據該第一參考電壓和該第一電壓之關係來輸出一第一控制訊號；以及 一第二比較器，其包含： 一正輸入端，耦接以接收該第一電壓； 一負輸入端，耦接以接收相關於該第一額定操作範圍之上限值的一第二參考電壓；以及 一輸出端，用來依據該第二參考電壓和該第一電壓之關係來輸出一第二控制訊號；且 該第二電壓準位偵測器包含： 一第三比較器，其包含： 一正輸入端，耦接以接收相關於該第二額定操作範圍之下限值的一第三參考電壓； 一負輸入端，耦接以接收相關於該第二電壓源供應之電壓的一第二電壓；以及 一輸出端，用來依據該第三參考電壓和該第二電壓之關係來輸出一第三控制訊號；以及 一第四比較器，其包含： 一正輸入端，耦接以接收該第二電壓； 一負輸入端，耦接以接收相關於該第二額定操作範圍之上限值的一第四參考電壓；以及 一輸出端，用來依據該第四參考電壓和該第二電壓之關係來輸出一第四控制訊號。
  3. 如請求項2所述之電源系統，其中該電源準位偵測器另包含： 一參考電壓產生器，用產生該第一參考電壓、該第二參考電壓、該第三參考電壓，以及該第四參考電壓；以及 一邏輯電路，用產生該準位訊號，並依據該第一控制訊號、該第二控制訊號、該第三控制訊號，以及該第四控制訊號來切換該準位訊號之極性。
  4. 如請求項2所述之電源系統，其中該第一比較器、該第二比較器、該第三比較器和該第四比較器係在該第二電壓域內運作。
  5. 如請求項2所述之電源系統，其另包含： 一電壓轉換器，用來將該第二電壓源供應之電壓轉換為該第二電壓，其中該第二電壓源供應之電壓大於該第一電壓源供應之電壓。
  6. 如請求項2所述之電源系統，其中該電源浮動偵測器另包含： 一第二電壓浮動偵測器，用來判斷該第一電壓源供應之電壓是否為浮動。
  7. 如請求項6所述之電源系統，其中： 該第一電壓浮動偵測器包含： 一輸入端，耦接以接收相關於該第一電壓源供應之電壓的一第一電壓，以及透過一第一電阻耦接至一接地端； 一輸出端，用來依據該第一電壓源供應之電壓的準位來輸出一第五控制訊號；以及 一個或多個第一反向器，彼此串聯耦接於該第一電壓浮動偵測器之該輸入端和該第一電壓浮動偵測器之該輸出端之間； 該第二電壓浮動偵測器包含： 一輸入端，耦接以接收相關於該第二電壓源供應之電壓的一第二電壓，以及透過一第二電阻耦接至該接地端； 一輸出端，用來依據該第二電壓源供應之電壓的準位來輸出一第六控制訊號；以及 一個或多個第二反向器，彼此串聯耦接於該第二電壓浮動偵測器之該輸入端和該第二電壓浮動偵測器之該輸出端之間；且 該電源浮動偵測器另包含一邏輯電路，用產生該浮動訊號，並依據該第五控制訊號和該第六控制訊號來切換該浮動訊號之極性。
  8. 如請求項7所述之電源系統，其中該一個或多個第一反向器係在該第二電壓域內運作，且該一個或多個第二反向器係在該第一電壓域內運作。
  9. 如請求項7所述之電源系統，其另包含： 一電壓轉換器，用來將該第二電壓源供應之電壓轉換為該第二電壓，其中該第二電壓源供應之電壓大於該第一電壓源供應之電壓。
  10. 如請求項7所述之電源系統，其中： 每一第一反向器包含設置成一互補對稱組態之至少一N型電晶體和至少一P型電晶體；以及 該至少一N型電晶體之寬長比(width/length ratio) 和該至少一P型電晶體之寬長比係由該第一電壓和該第二電壓之值來決定。
  11. 如請求項10所述之電源系統，其中該至少一N型電晶體之驅動能力高於該至少一P型電晶體之驅動能力。
  12. 如請求項1所述之電源系統，其中該第一電壓浮動偵測器包含： 一電位轉換器(level shifter)，用來將從在該第一電壓域內運作之一電路接收到之一第一資料轉換成該第二電壓域內之一第二資料； 一個或多個反向器，用來反轉該第二資料之狀態以產生一第三資料；以及 一邏輯電路，用產生該準位訊號，並依據該第一資料和該第三資料來切換該準位訊號之極性。
  13. 如請求項1所述之電源系統，其中： 該第一電壓準位偵測器另用來偵測該第一電壓源供應之電壓是否遇到一第一暫態擾動；且 該第二電壓準位偵測器另用來偵測該第二電壓源供應之電壓是否遇到一第二暫態擾動。
TW105130099A 2015-08-18 2016-09-19 具備偵測功能之電源系統 TWI610527B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562206828P 2015-08-18 2015-08-18
US15/237,610 2016-08-15
US15/237,610 US10032520B2 (en) 2015-08-18 2016-08-15 Power system with detecting function

Publications (2)

Publication Number Publication Date
TWI610527B TWI610527B (zh) 2018-01-01
TW201806299A true TW201806299A (zh) 2018-02-16

Family

ID=58157556

Family Applications (5)

Application Number Title Priority Date Filing Date
TW105104512A TWI578325B (zh) 2015-08-18 2016-02-16 反熔絲型一次編程的記憶胞及其相關的陣列結構
TW105111528A TWI618227B (zh) 2015-08-18 2016-04-13 反熔絲型一次編程的記憶胞及其相關的陣列結構
TW105123377A TWI608495B (zh) 2015-08-18 2016-07-25 數碼產生裝置、一次性可編程記憶區塊與數碼產生方法
TW105129108A TWI610308B (zh) 2015-08-18 2016-09-08 具有升壓能力之微型反熔絲電路的記憶體系統
TW105130099A TWI610527B (zh) 2015-08-18 2016-09-19 具備偵測功能之電源系統

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW105104512A TWI578325B (zh) 2015-08-18 2016-02-16 反熔絲型一次編程的記憶胞及其相關的陣列結構
TW105111528A TWI618227B (zh) 2015-08-18 2016-04-13 反熔絲型一次編程的記憶胞及其相關的陣列結構
TW105123377A TWI608495B (zh) 2015-08-18 2016-07-25 數碼產生裝置、一次性可編程記憶區塊與數碼產生方法
TW105129108A TWI610308B (zh) 2015-08-18 2016-09-08 具有升壓能力之微型反熔絲電路的記憶體系統

Country Status (4)

Country Link
US (2) US9741446B2 (zh)
JP (2) JP6242448B2 (zh)
CN (4) CN106469726B (zh)
TW (5) TWI578325B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799662B2 (en) * 2015-08-18 2017-10-24 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same
US10020268B2 (en) 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 乱数発生装置及びその制御方法
US10276239B2 (en) * 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
CN109256170B (zh) * 2017-07-12 2020-09-15 联华电子股份有限公司 存储单元及存储阵列
TWI677777B (zh) * 2017-10-05 2019-11-21 新唐科技股份有限公司 處理電路
CN109961821A (zh) * 2017-12-22 2019-07-02 长鑫存储技术有限公司 一次性可编程非易失性熔丝存储单元
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
JP6646103B2 (ja) * 2018-05-30 2020-02-14 ウィンボンド エレクトロニクス コーポレーション 半導体装置
US11709656B2 (en) * 2018-07-13 2023-07-25 Ememory Technology Inc. Short channel effect based random bit generator
US11380693B2 (en) 2018-08-20 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including anti-fuse cell structure
US11121083B2 (en) * 2019-06-06 2021-09-14 Nanya Technology Corporation Semiconductor device with fuse-detecting structure
CN112802523A (zh) * 2019-11-14 2021-05-14 力旺电子股份有限公司 只读式存储单元及其相关的存储单元阵列
EP3929601B1 (en) * 2020-04-01 2023-05-03 Shenzhen Goodix Technology Co., Ltd. Voltage attack detection circuit and chip
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
TWI756970B (zh) * 2020-11-23 2022-03-01 立積電子股份有限公司 電位狀態判別裝置
US11609249B2 (en) 2020-11-23 2023-03-21 Richwave Technology Corp. Voltage state detector
TWI744130B (zh) * 2020-12-09 2021-10-21 億而得微電子股份有限公司 低成本低電壓反熔絲陣列
US20220199622A1 (en) * 2020-12-18 2022-06-23 Ememory Technology Inc. Resistive memory cell and associated cell array structure
US11783905B2 (en) * 2020-12-18 2023-10-10 Ememory Technology Inc. Anti-fuse memory device, memory array, and programming method of an anti-fuse memory device for preventing leakage current and program disturbance
US20230047939A1 (en) * 2021-08-13 2023-02-16 Ememory Technology Inc. Fuse-type one time programming memory cell
US11881274B2 (en) * 2021-11-15 2024-01-23 Ememory Technology Inc. Program control circuit for antifuse-type one time programming memory cell array
CN116367542A (zh) * 2021-12-24 2023-06-30 长鑫存储技术有限公司 反熔丝阵列结构和存储器
TWI789248B (zh) * 2022-02-21 2023-01-01 台旺科技股份有限公司 產生用於一電子元件的一隨機碼的裝置及方法
CN117374098A (zh) * 2022-06-27 2024-01-09 长鑫存储技术有限公司 一种反熔丝结构、反熔丝阵列及其制备方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836279B2 (ja) * 1999-11-08 2006-10-25 株式会社東芝 半導体記憶装置及びその制御方法
US6346846B1 (en) 1999-12-17 2002-02-12 International Business Machines Corporation Methods and apparatus for blowing and sensing antifuses
KR100376265B1 (ko) * 1999-12-29 2003-03-17 주식회사 하이닉스반도체 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
JP2002073424A (ja) * 2000-08-31 2002-03-12 Mitsubishi Electric Corp 半導体装置、端末装置および通信方法
TW457687B (en) * 2000-10-18 2001-10-01 Taiwan Semiconductor Mfg Programmable antifuse cell
US6545898B1 (en) * 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
JP4599059B2 (ja) * 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
TW571517B (en) 2002-05-02 2004-01-11 Univ Nat Chiao Tung A method of detecting switching state for H type power device and application to the protection and detection of the switching device time-delay
KR100470168B1 (ko) * 2002-05-27 2005-02-07 주식회사 하이닉스반도체 안티퓨즈 회로
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
CN2622928Y (zh) * 2003-05-08 2004-06-30 建准电机工业股份有限公司 直流无刷风扇马达的转速控制电路
US6839267B1 (en) * 2003-07-11 2005-01-04 Infineon Technologies Ag Structure and method of multiplexing bitline signals within a memory array
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
JP4718863B2 (ja) * 2004-02-25 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
EP1743380B1 (en) * 2004-05-06 2016-12-28 Sidense Corp. Split-channel antifuse array architecture
US8276185B2 (en) * 2005-01-19 2012-09-25 Micron Technology, Inc. Enhanced security memory access method and architecture
US7638855B2 (en) * 2005-05-06 2009-12-29 Macronix International Co., Ltd. Anti-fuse one-time-programmable nonvolatile memory
US7206214B2 (en) * 2005-08-05 2007-04-17 Freescale Semiconductor, Inc. One time programmable memory and method of operation
US7280425B2 (en) * 2005-09-30 2007-10-09 Intel Corporation Dual gate oxide one time programmable (OTP) antifuse cell
US7277348B2 (en) * 2005-12-12 2007-10-02 Klp International, Ltd. Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit
US7606055B2 (en) * 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
JP4855851B2 (ja) * 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
CN1908842B (zh) * 2006-08-07 2010-10-06 崇贸科技股份有限公司 用以自交流电源提供能量的电压稳压器
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
US7508694B2 (en) * 2006-09-27 2009-03-24 Novelics, Llc One-time-programmable memory
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
JP4921985B2 (ja) * 2007-01-09 2012-04-25 株式会社東芝 不揮発性半導体記憶装置
JP4921986B2 (ja) * 2007-01-09 2012-04-25 株式会社東芝 不揮発性半導体記憶装置
US7804714B1 (en) * 2007-02-21 2010-09-28 National Semiconductor Corporation System and method for providing an EPROM with different gate oxide thicknesses
US7715265B2 (en) * 2007-10-31 2010-05-11 Broadcom Corporation Differential latch-based one time programmable memory
CN101178613B (zh) * 2007-12-11 2010-08-18 威盛电子股份有限公司 电压输出装置
CN201197117Y (zh) 2008-04-29 2009-02-18 新巨企业股份有限公司 变频式调压电路
CA2778993C (en) * 2009-10-30 2013-03-19 Sidense Corp. Twin well split-channel otp memory cell
JP2011204300A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置
CN202094808U (zh) 2010-05-21 2011-12-28 长盛科技股份有限公司 电源适配装置
JP2012203954A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
JP2013101731A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 不揮発性メモリ及び不揮発性メモリからのデータ読み出し方法
JP5971720B2 (ja) * 2012-11-01 2016-08-17 株式会社東芝 電圧レギュレータ
US9093128B2 (en) * 2012-11-05 2015-07-28 Infineon Technologies Ag Electronic device with a plurality of memory cells and with physically unclonable function
WO2014119327A1 (ja) * 2013-02-01 2014-08-07 パナソニック株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
TW201509103A (zh) 2013-08-23 2015-03-01 Yottacontrol Co 可提供穩定電壓輸出的切換式直流電源供應器
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
JP6224401B2 (ja) * 2013-10-04 2017-11-01 ルネサスエレクトロニクス株式会社 半導体メモリ
JP2015076556A (ja) * 2013-10-10 2015-04-20 ソニー株式会社 メモリ装置、書込方法、読出方法
WO2015105687A1 (en) * 2014-01-08 2015-07-16 Stc.Unm Systems and methods for generating physically unclonable functions from non-volatile memory cells
KR20150087540A (ko) * 2014-01-22 2015-07-30 에스케이하이닉스 주식회사 안티 퓨즈 어레이 구조
KR102117958B1 (ko) * 2014-02-17 2020-06-02 삼성전자주식회사 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법
TWI652885B (zh) * 2014-08-20 2019-03-01 力智電子股份有限公司 電源管理裝置、直流對直流控制電路及其晶片致能方法
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9330794B1 (en) * 2015-03-04 2016-05-03 Micron Technology, Inc. DRAM-based anti-fuse cells

Also Published As

Publication number Publication date
US10032520B2 (en) 2018-07-24
CN106469727A (zh) 2017-03-01
TWI578325B (zh) 2017-04-11
TW201709426A (zh) 2017-03-01
CN107765752B (zh) 2020-02-04
US20170054300A1 (en) 2017-02-23
JP6284989B2 (ja) 2018-02-28
CN107731261B (zh) 2020-12-01
CN106469727B (zh) 2019-06-28
CN106469726A (zh) 2017-03-01
JP2018026190A (ja) 2018-02-15
US9741446B2 (en) 2017-08-22
CN107765752A (zh) 2018-03-06
US20170053707A1 (en) 2017-02-23
TWI610308B (zh) 2018-01-01
JP6242448B2 (ja) 2017-12-06
CN106469726B (zh) 2019-05-21
TW201709203A (zh) 2017-03-01
TW201805949A (zh) 2018-02-16
JP2017041295A (ja) 2017-02-23
CN107731261A (zh) 2018-02-23
TW201709209A (zh) 2017-03-01
TWI610527B (zh) 2018-01-01
TWI618227B (zh) 2018-03-11
TWI608495B (zh) 2017-12-11

Similar Documents

Publication Publication Date Title
TWI610527B (zh) 具備偵測功能之電源系統
US10591947B2 (en) Power supply voltage monitoring circuit
CN106899288B (zh) 电平转换电路
US8581628B2 (en) Low voltage transmitter with high output voltage
US8385036B2 (en) System and method for negative voltage protection
US9467125B2 (en) CMOS Schmitt trigger circuit and associated methods
US7859421B2 (en) Circuit and method for detecting a voltage change
TWI713800B (zh) 移位器
US10340912B2 (en) Power on reset circuit
US10972102B2 (en) Interface circuit
ES2808343T3 (es) Aparato y procedimiento para detectar corrientes de carga distribuidas proporcionadas por el circuito de conmutación de potencia
KR20080021176A (ko) 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치
US8928380B2 (en) Current-mode D latch with reset function and associated circuit
TWI535198B (zh) 差分信號驅動器
JP2006042402A (ja) 電源制御回路
US9490808B2 (en) Sensing circuit
JP2010183533A (ja) 半導体集積装置
KR20200071434A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR101147358B1 (ko) 레벨 시프팅 인버터 회로
KR20150128225A (ko) 반도체 장치의 파워 업 회로
TWI512422B (zh) 具製程、電壓、溫度及漏電流補償之輸出緩衝器及其漏電流補償電路
US10644499B2 (en) Current limiter
JP2010021712A (ja) レベルシフト回路
KR200229406Y1 (ko) 동기신호 변환회로
TWM484864U (zh) 位準偏移電路的輸出級電路