TW201709203A - 數碼產生裝置、一次性可編程記憶區塊與數碼產生方法 - Google Patents

數碼產生裝置、一次性可編程記憶區塊與數碼產生方法 Download PDF

Info

Publication number
TW201709203A
TW201709203A TW105123377A TW105123377A TW201709203A TW 201709203 A TW201709203 A TW 201709203A TW 105123377 A TW105123377 A TW 105123377A TW 105123377 A TW105123377 A TW 105123377A TW 201709203 A TW201709203 A TW 201709203A
Authority
TW
Taiwan
Prior art keywords
time programmable
programmable memory
memory cells
bit
digital
Prior art date
Application number
TW105123377A
Other languages
English (en)
Other versions
TWI608495B (zh
Inventor
翁偉哲
楊青松
徐清祥
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201709203A publication Critical patent/TW201709203A/zh
Application granted granted Critical
Publication of TWI608495B publication Critical patent/TWI608495B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本發明提供一種數碼產生裝置、一次性可編程記憶胞區塊與數碼產生方法。本發明的數碼產生裝置包括多數個第一一次性可編程記憶胞，一參考訊號供應器與一感測放大器。第一一次性可編程記憶胞耦接於一第一位元線。參考訊號供應器提供一參考訊號。其中至少一第一一次性可編程記憶胞提供一讀取電流給第一位元線，感測放大器比較讀取電流與參考訊號以產生一輸出碼。參考訊號電流值設置在一範圍內，範圍是根據對應至位元計數最大值的位元電流設置，這樣輸出碼由至少一個第一一次性可編程記憶胞的製造變異決定。

Description

數碼產生裝置、一次性可編程記憶區塊與數碼產生方法
本發明是有關於一種數碼產生裝置，且特別是有關於一種使用多數個一次性可編程（one time programming, OTP）記憶胞的數碼產生裝置。
近年來電子裝置成為人們日常生活中不可獲缺的工具。出於某些目的，電子裝置需要提供一特定的密碼，例如識別碼。無論何時使用識別碼創造器，識別碼必須完全一致，而且可以進行加密或解密操作，例如在安全保密領域中的物理不可複製函數(physical unclonable function, 簡稱PUF)。有時應用上電子裝置需要一個或一個以上的隨機數值碼。因此如何設計一個有效率的硬體以供應識別碼與（或）隨機數值碼是目前領域一個十分重要的課題。
本發明涉及到多數個數碼產生裝置和用於根據多個OTP單元的製造變異提供輸出碼的產生方法。
本發明還涉及一種用於提供至少一個識別碼和隨機數值碼的一次性可編程（OTP）記憶區塊。
本發明的數碼產生裝置包括多數個第一一次性可編程記憶胞，一參考訊號供應器與一感測放大器。第一一次性可編程記憶胞耦接於一第一位元線。參考訊號供應器提供一參考訊號。感測放大器耦接於第一位元線與參考訊號供應器，其中至少一第一一次性可編程記憶胞提供一讀取電流給第一位元線，感測放大器比較讀取電流與參考訊號以產生一輸出碼。參考訊號電流值設置在一範圍內，範圍是根據多數個位元電流與第一一次性可編程記憶胞的多數個位元計數的關係決定，範圍以對應至位元計數最大值的位元電流設置，這樣輸出碼由至少一個第一一次性可編程記憶胞的製造變異決定。
本發明的另一數碼產生裝置包括多數個一次性可編程記憶胞串、一切換器與一感測放大器。各一次性可編程記憶胞串包括多數個一次性可編程記憶胞，其中一次性可編程記憶胞串分別耦接於多數條位元線。切換器耦接於所述位元線。感測放大器耦接於切換器。其中切換器選擇其中兩條位元線分別耦接於感測放大器的第一輸入端與第二輸入端，感測放大器感測兩條被選中的位元線的訊號差異以產生一輸出碼，輸出碼是由被選中的兩個一次性可編程記憶胞的至少一製造變異所決定。
本發明提供一種一次性可編程記憶區塊，其中一次性可編程記憶區塊包括多數個數碼產生裝置而且數碼產生裝置的第一部份提供至少一識別碼。
本發明提供一種一次性可編程記憶區塊，其中一次性可編程記憶區塊包括多數個數碼產生裝置而且數碼產生裝置的第一部份提供至少一隨機數值碼。
本發明提供一種用於產生輸出碼的方法，而且此輸出碼適用於物理不可複製函數技術。此方法包括：選擇至少一個一次性可編程記憶胞而且根據被選中的一次性可編程記憶胞提供一讀取電流；決定多數個位元電流與多數個一次性可編程記憶胞的位元計數之間關係；藉由相對應至位元計數最大值的位元電流設置一範圍；在所述範圍內，在一預先設置電流值上設置一參考訊號。其中輸出碼由被選中的一次性可編程記憶胞的製造變異所決定。
本發明提供一種用於產生輸出碼的方法，而且此輸出碼是安全資訊。此方法包括：提供多數個記憶胞；用預定程序偏壓編程記憶胞，其中編程偏壓被設置用以放大記憶胞的至少一製造變異；以及根據至少一個記憶胞產生一安全碼。
基於上述，輸出碼由各一次性可編程記憶胞的製造變異決定，輸出碼也可以藉由調節參考訊號來調整。因此，由數碼產生裝置產生的輸出碼對數碼產生裝置的一次性可編程記憶區塊來說可被視為硬體既有識別碼。此外，一隨機數值碼產生器也可以由本發明的數碼產生裝置實現。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
根據本發明的一實施例，圖1繪示了一數碼產生裝置的示意圖。碼產生器100包含多數個一次性可編程(OTP)記憶胞111-112、參考訊號供應器130以及感測放大器SA。一次性可編程記憶胞111-112耦接串聯，全部的一次性可編程記憶胞111-112耦接到一位元線BL_n。感測放大器SA有兩個輸入端，感測放大器SA的其中一個輸入端耦接於位元線BL_n，另一個輸入端耦接於參考訊號供應器130。參考訊號供應器130提供一參考訊號Iref給感測放大器SA，在本實施例中，參考訊號Iref可以是一個參考電流。感測放大器SA可以感測位元線的訊號與參考訊號Iref的差值以產生一輸出碼OC。
另一方面在本實施例中，OTP記憶胞111-112分別收到編程訊號AF_a與AF_b以用於編程操作，並且分別接收字線訊號WL_a與WL_b以進行讀取操作。
關於數碼產生裝置100的操作細節，首先OTP記憶胞111-112依據編程訊號AF_a與AF_b而被編程。編程訊號AF_a與AF_b為預定的編程偏壓電壓。接下來，當數碼產生裝置100用以產生輸出碼OC時，OTP記憶胞111在第一時間週期內根據字線訊號WL_a提供一電流至位元線BL_n，感測放大器SA在第一時間週期藉由感測在位元線BL_n的電流與參考訊號Iref之間差值，可以產生輸出碼OC。在第二時間週期內，OTP記憶胞112在第二時間週期內能根據字線訊號WL_b提供另一電流給位元線BL_n，感測放大器SA在第二時間週期藉由感測在位元線BL_n的另一電流與參考訊號Iref之間的差值，並藉以產生輸出碼OC，其中，OTP記憶胞111在第二時間週期可以停止供應電流給位元線BL_n。
在此可看出，通過打開每個串聯的OTP記憶胞111-112，可以產生具有多數個依序排列位元的輸出碼OC。當然，耦接於位元線BL_n的OTP記憶胞的數目不限定於2，可以等於N而N可以是任何大於1的整數。
這裡應指出的是，由OTP記憶胞111和112所分別提供的電流的電流值，會依據每個OTP記憶胞111和112的製程飄移來決定。例如閘極氧化層厚度、多晶粒大小、接面輪廓、位元線BL_n的接觸電阻與位元線BL_n的金屬臨界距離（metal critical distance, metal CD）等等。除此之外，分別由OTP記憶胞111和112提供的電流值也會受編程環境與資料讀取環境所決定，例如編程訊號AF_a與AF_b的電壓值和OTP記憶胞111和112接收到的字線訊號WL_a與WL_n的電壓值。參照圖5，圖5繪示了編程電壓、位元計數的數目與OTP記憶胞供應的讀取電流之間的關係圖。曲線51-540是在被不同的編程訊號電壓值所編程的情況下，位元計數數目與對應的由OTP記憶胞供應的讀取電流之間的關係曲線。可以看出通過設置不同的編程訊號電壓可以選擇得到狹窄或寬闊的讀取電流散佈曲線。例如，如果數碼產生裝置100用以產生一本質識別碼，可以選擇曲線540，編程訊號的電壓就會依據曲線540而設置。反之，如果數碼產生裝置100用以生成一隨機數值碼，可以選擇曲線510，編程訊號的電壓就會依據曲線510而設置。
本實施例中，OTP記憶胞111包含一通道電晶體（pass transistor）PT1與一電晶體電容(transistor capacitor) CT1。通道電晶體PT1的第一端耦接於位元線BL_n，通道電晶體PT1的控制端接收字線訊號 WL_a，通道電晶體PT1的第二端耦接於電晶體電容CT1的第一端。另外，電晶體電容CT1的控制端接收一編程訊號，CT1的第二端可以為浮接。
另外一方面，輸出碼OC可以通過調整由參考訊號供應器130供應的參考訊號Iref來進行調整。參照圖3，根據本發明的實施例，圖3繪示了用於設置參考信號Iref的方案。圖3中，垂直軸表示數碼產生裝置中OTP記憶胞的位元數數目，水平軸表示對應的OTP記憶胞所供應的電流的電流值。在本實施例，如圖3所示可以得到多數個位元電流與OTP記憶胞111-112的多數個位元數的關係。參考電流Iref可以依據圖3的關係來進行設置。另外參考訊號供應器130可以在Iref_a、Iref_b、Iref_c或Iref_d中選擇其中一個參考電流來調節參考電流Iref，輸出碼OC也可以相對應的被調節。此外，參考訊號供應器130可以設置參考訊號Iref依序等於參考電流Iref_a、Iref_b、Iref_c或Iref_d，產生有多數個位元依序排列的輸出碼OC。
這裡應指出的是，參考訊號Iref的電流值可以設置在某範圍內，此範圍可以通過對應於位元數的最大值MBC1的位元電流SBC1決定。此範圍可以設置以包括對應位元計數最大值的MBC1的位元電流SBC1，而且範圍寬度可以通過預先設置值來設置。
在本發明的另一實施例中，數碼產生裝置100也可以用以提供隨機數值碼。參照圖1與圖4，圖4根據本實施例繪示了另一個用於設置參考訊號Iref的方案。在圖4中，垂直軸表示數碼產生裝置中OTP記憶胞的位元數數目，水平軸表示對應的OTP記憶胞所供應的電流的電流值。參考訊號供應器130可以在範圍IrefR內設置參考訊號Iref，範圍IrefR是依據圖4中對應於位元數最大值MBC2的位元電流SBC2所設置，而且位元電流SBC2可以位於範圍IrefR的中心。藉由設置在範圍IrefR中的參考訊號Iref的電流值，數碼產生裝置100可以通過重覆讀取OTP記憶胞111-112不穩定地供應輸出碼OC並且獲取隨機數值碼。圖4中的範圍IrefR小於圖3的範圍，而且在圖4中，範圍IrefR小於10mA。
通過設定寬度狹窄的範圍IrefR，感測放大器SA的比較結果都會敏感於每個OTP記憶胞111-112的電子特性，而使得每個OTP記憶胞111-112提供的位元電流是否大於參考訊號Iref可由每個OTP記憶胞111-112的製造變異（例如製程變異）來決定。由此可以看出，OTP記憶胞111-112在透過預定程序偏壓電壓進行編程後，OTP記憶胞111-112至少其中之一的製造變異可以被放大，據此，所產生的輸出碼可以是一個安全碼。此外，OTP記憶胞111-112的編程運作無法被使用者操作，被編程的OTP記憶胞111-112的電子特性可以不為外部的使用者所改變。
因此，輸出碼OC可以被OTP記憶胞111-112的製程參數決定，而且無法被使用者修改的輸出碼OC也可以被用來當作識別碼和/或安全碼。如此一來，本發明的輸出碼OC可以當作一物理不可複製函數。
參照圖2，圖2根據本發明另一實施例繪示了數碼產生裝置的示意圖。數碼產生裝置200包括多數個OTP記憶胞211-212與221-222、切換器240、參考訊號供應器230與感測放大器SA。OTP記憶胞211-212串聯耦接，並耦接於位元線BL_n。OTP記憶胞221-222串聯耦接並耦接於另一條位元線BL_m。與圖1的數碼產生裝置100不同之處在於，切換器240具有兩個輸入端以分別耦接於位元線BL_n與BL_m。切換器240也具有輸出端以耦接於感測放大器SA。切換器240用以選擇位元線BL_n或BL_m以耦接於感測放大器SA。當位元線BL_n耦接於感測放大器SA，其中OTP記憶胞211-212的其中之一可以提供一電流給感測放大器SA，而感測放大器SA通過感測來自位元線BL_n的電流與參考訊號Iref之間差異，可產生輸出碼OC。此外，當位元線BL_m耦接於感測放大器SA，OTP記憶胞221-222的其中之一可以提供另一電流給感測放大器SA，而感測放大器SA通過感測來自位元線BL_m的電流與參考訊號Iref之間的差異，來產生輸出碼OC。
在本實施例中，數碼產生裝置200還有包括編碼器250。編碼器250耦接感測放大器SA的一輸出端以接收輸出碼OC。編碼器250能對輸出碼OC進行編碼以產生編碼輸出碼EOC。這裡應注意的是，編碼器250可以對輸出碼OC進行任何編碼操作以產生編碼輸出碼EOC，此對本領域具通常知識者乃是公知技術。例如，編碼器250可以對具有多數個位元的輸出碼進行同位核對以產生編碼輸出碼EOC，或是編碼器250能對具有多數個位元的輸出碼進行“1”（或“0”）計數，以產生編碼輸出碼EOC。
確保用於硬體既有識別碼創造器的輸出碼OC一致性，一或更多ECC位元可以在一開始伴隨輸出碼OC由編碼器250創造。EEC位元可以儲存在一OTP區塊中。上述的OTP區塊可以與OTP記憶胞211-212與221-222的OTP區塊相同，或是上述的OTP區塊也可以與OTP記憶胞211-212與221-222的OTP區塊不同。還有，確保用於硬體既有識別碼創造器所產生的輸出碼OC的可靠性，一些安全旗標可以用以保護OTP記憶胞211-212與221-222，使之不受再一次的覆寫動作影響。這些旗標可以儲存在與OTP記憶胞211-212與221-222的OTP區塊一樣的OTP區塊，或者這些旗標可以儲存在與OTP記憶胞211-212與221-222的OTP區塊不同的OTP區塊。
在某些實施例中，旗標也可以用以保護OTP區塊，使之免受於任何讀取操作。故此，藉由這些旗標，輸出碼OC在沒有經過授權的條件下就無法被讀取。
編碼器250可以是藉由一或是更多邏輯閘實現的邏輯電路，或者編碼器250也可以透過處理器藉由執行一或者是多個演算法來實現。
參照圖6，圖6根據本發明另一實施例繪示數碼產生裝置的示意圖。數碼產生裝置600包括多數個OTP記憶胞串 601-60A，切換器610、感測放大器SA與編碼器620。每個OTP記憶胞串601-60A都包括多數個OTP記憶胞。例如，OTP記憶胞串601包括OTP記憶胞611-612，OTP記憶胞串60A包括OTP記憶胞631-632。此外，OTP記憶胞串601-60A分別耦接於多數個位元線。例如，OTP記憶胞串601與602分別耦接於位元線BL_n與BL_n+1，OTP記憶胞串60A耦接於位元線BL_m。切換器610耦接於位元線BL_n、BL_n+1…BL_m，切換器610也耦接到感測放大器SA。切換器610選擇BL_n、BL_n+1…BL_m 其中一條位元線去耦接感測放大器SA的第一輸入端I1，選擇BL_n、BL_n+1…BL_m其中另一條位元線耦接感測放大器SA的第二輸入端I2。
感測放大器SA感測到兩條被選擇的位元線上的訊號差以產生輸出碼OC。在本發明的實施例，感測放大器SA可以比較兩條被選擇的位元線上的電流以產生一輸出碼OC。
編碼器620耦接於感測放大器SA的輸出端。編碼器620接收到輸出碼OC且對輸出碼進行編碼以產生編碼輸出碼EOC。
這裡值得注意的是，數碼產生裝置600的OTP記憶胞611、612、631與632是已被編程的。在本實施例中，OTP記憶胞611與631可以形成一對OTP記憶胞配對，OTP記憶胞612與632形成另一對OTP記憶胞配對。在每一對OTP配對的OTP記憶胞可以同時被編程，在每一對OTP配對的OTP記憶胞也可以同時被讀取。在圖6中，OTP記憶胞611與631接收相同的字線訊號WL_a跟相同的編程訊號AF_a，OTP記憶胞612與632接收相同的字線訊號WL_b跟相同的編程訊號AF_b。
如果位元線BL_n與BL_m是選中的兩條位元線，提供給位元線BL_n與BL_m的讀取電流可以分別依據製造變異（例如本質製程變異）與OTP記憶胞611與631或OTP記憶胞612與632的編程環境決定，輸出碼OC可以根據本質製程變異與OTP記憶胞611與631或OTP記憶胞612與632的編程環境來獲取。
參照圖7A至圖7C，圖7A至圖7C根據本發明的實施例分別繪示了OTP記憶胞的電路圖、俯視圖與側面圖。圖7A中，OTP記憶胞也可以藉由具有雙重閘極氧化厚度的電晶體T1實現。電晶體T1具有耦接於位元線BL的第一端，接收字線訊號WL的控制端，浮動的第二端。電晶體T1的閘極氧化層有雙重厚度，閘極氧化層鄰近位元線訊號BL的一側的厚度比閘極氧化層的另一側厚。
在圖7B，在A1區域的的氧化層厚度厚於A1區域外面的氧化層厚度。在圖7C，有雙重厚度的多晶矽閘極(poly gate) PG覆蓋在電晶體T1的通道上，多晶矽閘極PG接收字線訊號WL。其中一個電晶體T1的N型擴散區耦接到位元線BL。
這裡值得注意的是，此處有許多其他結構也可以用來實現本發明的OTP記憶胞。例如，具有一個通道電晶體與兩個金氧半導場效電晶體（MOS）電容的反熔絲單元、具有在單一側邊的兩個通道電晶體與一個MOS電容的反熔絲單元、在兩側各具有一通道電晶體以及具有一個MOS電容位於兩通道電晶體間的反熔絲單元、具有一通道電晶體、一MOS電容與一個絕緣型電晶體的的反熔絲單元與具有一通道電晶體跟一浮動閘極電晶體的OTP記憶胞，其中的浮動閘極電晶體的OTP記憶胞用於儲存電荷。
參照圖8A，圖8A根據本發明另一實施例繪示一次性可編程記憶區塊的方塊圖。OTP記憶區塊800有多數個數碼產生裝置，而且每一個數碼產生裝置都能藉由數碼產生裝置100、200或600實現。在圖8A中，OTP記憶區塊800有第一子區塊810與第二子區塊820。第一子區塊810可以包括數碼產生裝置的第一部份，數碼產生裝置的第一部份用以供應至少一個識別碼。第二子區塊820包括數碼產生裝置的第二部份，數碼產生裝置的第二部份用以供應至少一個隨機數值碼，或者，在某些實施例中，第二子區塊820用於作為正常資料儲存。
在某些實施例中，OTP記憶區塊800可以耦接於至少一個多次編程記憶（multiple time program, MTP）區塊850，此刻MTP記憶區塊850可用於作為正常資料儲存。
參照圖8B，圖8B根據本發明另一實施例繪示一次性可編程記憶區塊的方塊圖。在圖8B中，OTP記憶區塊800有第一子區塊810與第二子區塊820，甚至還有第三子區塊830。第一子區塊810可以包括數碼產生裝置的第一部份，數碼產生裝置的第一部份用以供應至少一個識別碼。第二子區塊820可以包括數碼產生裝置的第二部份，數碼產生裝置的第二部份用以供應至少一個隨機數值。第二子區塊830可以包括數碼產生裝置的第三部份，第三子區塊830可以用於作為正常資料儲存。
這裡值得注意的是，當子區塊分別用以提供識別碼，在不同區塊之間的輸出碼會不相同，而且對每個子區塊來說，每一個輸出碼都被視為硬體既有識別。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、600‧‧‧數碼產生裝置
111、112、211、212、221、222、611、612、631、632‧‧‧OTP記憶胞
SA‧‧‧感測放大器
BL_n、BL_n+1、BL_m、BL‧‧‧位元線
Iref‧‧‧參考訊號
OC‧‧‧輸出碼
AF_a、AF_b‧‧‧編程訊號
WL_a、WL_b‧‧‧字線訊號
WL‧‧‧字線
PT1‧‧‧通道電晶體
CT1‧‧‧電晶體電容
I1、I2‧‧‧輸入端
PG‧‧‧多晶矽閘極
130、230‧‧‧參考訊號供應器
240、610‧‧‧切換器
250、620‧‧‧編碼器
MBC1‧‧‧位元數的最大值
SBC1‧‧‧位元電流
EOC‧‧‧編碼輸出碼
IrefR‧‧‧範圍
T1‧‧‧電晶體
601、602、60A‧‧‧OTP記憶胞串
800‧‧‧OTP記憶區塊
810‧‧‧第一子區塊
820‧‧‧第二子區塊
830‧‧‧第三子區塊
850‧‧‧MTP記憶區塊
圖1是依照本發明一實施例的一種數碼產生裝置的示意圖。 圖2是依照本發明另一實施例的一種數碼產生裝置的示意圖。 圖3是依照本發明一實施例繪示用於設置參考訊號Iref的方案。 圖4是依照本發明另一實施例繪示用於設置參考訊號Iref的方案。 圖5繪示了編程電壓、位元計數的數目與OTP記憶胞供應的讀取電流之間的關係圖 圖6是依照本發明另一實施例的一種數碼產生裝置的示意圖。 圖7A至圖7C依照本發明一實施例分別繪示了OTP記憶胞的電路圖、俯視圖與側面圖。 圖8A是依照本發明一實施例的OTP記憶區塊的方塊圖。 圖8B是依照本發明另一實施例的OTP記憶區塊的方塊圖。
100‧‧‧數碼產生裝置
111、112‧‧‧OTP記憶胞
130‧‧‧參考訊號供應器
SA‧‧‧感測放大器
BL_n‧‧‧位元線
Iref‧‧‧參考訊號
OC‧‧‧輸出碼
AF_a、AF_b‧‧‧編程訊號
WL_a、WL_b‧‧‧字線訊號
PT1‧‧‧通道電晶體
CT1‧‧‧電晶體電容

Claims (25)

  1. 一種數碼產生裝置，包括： 多數個第一一次性可編程記憶胞，耦接於一第一位元線； 一參考訊號供應器，提供一參考訊號； 一感測放大器，耦接至所述第一位元線與所述參考訊號供應器； 其中所述第一一次性可編程記憶胞的至少其中之一提供一讀取電流至所述第一位元線，所述感測放大器比較所述讀取電流與所述參考訊號以產生一輸出碼；以及 其中所述參考訊號的電流值被設置在一範圍內，所述範圍根據多數個位元電流與所述第一一次性可編程記憶胞的多數個位元數的關係來決定，且所述範圍依據所述位元數中的最大值對應的位元電流來設置，以使所述輸出碼由所述第一一次性可編程記憶胞的至少其中之一的製造變異來決定。
  2. 如申請專利範圍第1項所述的數碼產生裝置，其中各一次性可編程記憶胞依序提供所述讀取電流，所述感測放大器通過依序比較所述讀取電流與所述參考訊號產生含有多數個位元的所述輸出碼。
  3. 如申請專利範圍第2項所述的數碼產生裝置，更包括： 一編碼器，耦接於所述感測放大器的一輸出端，針對所述輸出碼的位元進行編碼以產生一編碼輸出碼。
  4. 如申請專利範圍第1項所述的數碼產生裝置，其中所述參考訊號供應器調整所述參考訊號，且所述感測放大器對應至所述參考訊號的調整來對所述輸出碼進行調整。
  5. 如申請專利範圍第1項所述的數碼產生裝置，更包括： 多數個第二一次性可編程記憶胞，耦接於一第二位元線；以及 一切換器，具有一第一輸入端耦接於所述第一位元線，一第二輸入端耦接於所述第二位元線與一輸出端耦接於所述感測放大器； 其中所述切換器選擇所述第一位元線或所述第二位元線以耦接至所述感測放大器。
  6. 如申請專利範圍第1項所述的數碼產生裝置，其中各所述第一一次性可編程記憶胞包括： 一通道電晶體，具有一第一端耦接於所述第一位元線，一控制端接收一字線訊號；以及 一電晶體電容， 具有一第一端耦接於所述通道電晶體的第二端，一控制端接收一編程訊號與一浮接的第二端。
  7. 如申請專利範圍第1項所述的數碼產生裝置，其中各所述第一一次性可編程記憶胞包括： 一電晶體，具有雙重閘極氧化層厚度，具有一第一端耦接於所述第一位元線，一控制端接收一字線訊號與浮接的第二端。
  8. 如申請專利範圍第1項所述的數碼產生裝置，其中所述第一一次性可編程記憶胞都是編程過的一次性可編程記憶胞。
  9. 一種一次性可編程記憶區塊，包括： 多數個如申請專利範圍1所述的數碼產生裝置； 其中所述數碼產生裝置的第一部份提供至少一識別碼。
  10. 如申請專利範圍第9項所述的一次性可編程記憶區塊，其中所述數碼產生裝置的第二部份提供至少一隨機數值碼。
  11. 如申請專利範圍第10項所述的一次性可編程記憶區塊，其中所述數碼產生裝置的第三部份用以進行正常資料儲存。
  12. 如申請專利範圍第10項所述的一次性可編程記憶區塊，其中所述一次性可編程記憶區塊還耦接於至少一多次編程記憶區塊，所述多次編程記憶區塊用以作為正常資料儲存。
  13. 一種一次性可編程記憶區塊，包括： 多數個如申請專利範圍1所述的數碼產生裝置； 其中所述數碼產生裝置的第一部份提供至少一隨機數值碼。
  14. 如申請專利範圍第13項所述的一次性可編程記憶區塊，其中所述數碼產生裝置的第二部份用以進行正常資料儲存。
  15. 一種數碼產生裝置，包括： 多數個一次性可編程記憶胞串，各所述一次性可編程記憶胞串包括多數個一次性可編程記憶胞，其中所述一次性可編程記憶胞串分別耦接於多數條位元線； 一切換器，耦接於所述位元線；以及 一感測放大器，耦接於所述切換器； 其中所述多數個一次性可編程記憶胞都是已編程而且所述切換器選擇其中兩條所述位元線以分別耦接至所述感測放大器的第一輸入端與第二輸入端，所述感測放大器感測所述兩條被選中的位元線的訊號差以產生一輸出碼；以及 其中所述輸出碼由兩個被選中的所述一次性可編程記憶胞的至少一製造變異所決定。
  16. 如申請專利範圍第15項所述的數碼產生裝置，其中在不同所述一次性可編程記憶胞串中的所述兩個被選中的一次性可編程記憶胞分別提供兩讀取電流給被選中的所述位元線，而且所述感測放大器通過比較所述讀取電流以產生所述輸出碼。
  17. 如申請專利範圍第15項所述的數碼產生裝置，更包括： 一編碼器，耦接於所述感測放大器的一輸出端，對所述輸出碼進行編碼以產生一編碼輸出碼。
  18. 一種一次性可編程記憶區塊，包括： 多數個如申請專利範圍15所述的數碼產生裝置； 其中所述數碼產生裝置的第一部份提供至少一識別碼。
  19. 如申請專利範圍第18項所述的一次性可編程記憶區塊，其中所述數碼產生裝置的第二部份提供至少一隨機數值碼。
  20. 如申請專利範圍第19項所述的一次性可編程記憶區塊，其中所述數碼產生裝置的第三部份用以作為正常資料儲存。
  21. 一種一次性可編程記憶區塊，包括： 多數個如申請專利範圍14所述的數碼產生裝置； 其中所述數碼產生裝置的第一部份提供至少一隨機數值碼。
  22. 一種用於產生適用於物理不可複製函數技術的輸出碼的方法，包括： 從多數個一次性可編程記憶胞中選擇至少一個而且根據被選中的所述一次性可編程記憶胞提供一讀取電流； 決定多數個位元電流與所述一次性可編程記憶胞的多數個位元數之間關係， 依據對應所述位元數中的最大值的所述位元電流來設置一範圍； 在所述範圍內，設置一參考訊號等於一預先設置電流值；以及 比較所述讀取電流與所述參考電流以產生適用於物理不可複製函數技術的一輸出碼， 其中所述輸出碼由被選中的所述一次性可編程記憶胞的製造變異所決定。
  23. 一種用於產生一安全資訊的方法，包括： 提供多數個記憶胞； 用預定程序偏壓編程所述記憶胞，其中所述編程偏壓被設置用以放大所述記憶胞的至少一製造變異；以及 根據至少一個所述記憶胞產生一安全碼。
  24. 如申請專利範圍第23項所述的用於產生一安全資訊的方法，其中所述安全碼為物理不可複製函數技術的碼。
  25. 如申請專利範圍第23項所述的用於產生一安全資訊的方法，其中根據至少一個所述記憶胞產生所述安全碼的步驟更包括： 決定多數個所述位元電流與多數個所述記憶胞的位元數之間關係； 依據對應所述位元數的最大值的所述位元電流來設置一範圍； 在所述範圍內，在設置一參考訊號為一預先設置電流值上；以及 在所述記憶胞中選擇一個記憶胞，並且比較被選中的所述記憶胞的讀取電流與所述參考電流以產生一安全碼， 其中所述安全碼是根據被選中的所述記憶胞的一製造變異決定。
TW105123377A 2015-08-18 2016-07-25 數碼產生裝置、一次性可編程記憶區塊與數碼產生方法 TWI608495B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562206828P 2015-08-18 2015-08-18

Publications (2)

Publication Number Publication Date
TW201709203A true TW201709203A (zh) 2017-03-01
TWI608495B TWI608495B (zh) 2017-12-11

Family

ID=58157556

Family Applications (5)

Application Number Title Priority Date Filing Date
TW105104512A TWI578325B (zh) 2015-08-18 2016-02-16 反熔絲型一次編程的記憶胞及其相關的陣列結構
TW105111528A TWI618227B (zh) 2015-08-18 2016-04-13 反熔絲型一次編程的記憶胞及其相關的陣列結構
TW105123377A TWI608495B (zh) 2015-08-18 2016-07-25 數碼產生裝置、一次性可編程記憶區塊與數碼產生方法
TW105129108A TWI610308B (zh) 2015-08-18 2016-09-08 具有升壓能力之微型反熔絲電路的記憶體系統
TW105130099A TWI610527B (zh) 2015-08-18 2016-09-19 具備偵測功能之電源系統

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW105104512A TWI578325B (zh) 2015-08-18 2016-02-16 反熔絲型一次編程的記憶胞及其相關的陣列結構
TW105111528A TWI618227B (zh) 2015-08-18 2016-04-13 反熔絲型一次編程的記憶胞及其相關的陣列結構

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105129108A TWI610308B (zh) 2015-08-18 2016-09-08 具有升壓能力之微型反熔絲電路的記憶體系統
TW105130099A TWI610527B (zh) 2015-08-18 2016-09-19 具備偵測功能之電源系統

Country Status (4)

Country Link
US (2) US9741446B2 (zh)
JP (2) JP6242448B2 (zh)
CN (4) CN106469726B (zh)
TW (5) TWI578325B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721479B (zh) * 2018-07-13 2021-03-11 力旺電子股份有限公司 隨機位元產生器及隨機數值產生器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799662B2 (en) * 2015-08-18 2017-10-24 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same
US10020268B2 (en) 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 乱数発生装置及びその制御方法
US10276239B2 (en) * 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
CN109256170B (zh) * 2017-07-12 2020-09-15 联华电子股份有限公司 存储单元及存储阵列
TWI677777B (zh) * 2017-10-05 2019-11-21 新唐科技股份有限公司 處理電路
CN109961821A (zh) * 2017-12-22 2019-07-02 长鑫存储技术有限公司 一次性可编程非易失性熔丝存储单元
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
JP6646103B2 (ja) * 2018-05-30 2020-02-14 ウィンボンド エレクトロニクス コーポレーション 半導体装置
US11380693B2 (en) * 2018-08-20 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including anti-fuse cell structure
US11121083B2 (en) * 2019-06-06 2021-09-14 Nanya Technology Corporation Semiconductor device with fuse-detecting structure
CN112802523A (zh) * 2019-11-14 2021-05-14 力旺电子股份有限公司 只读式存储单元及其相关的存储单元阵列
WO2021196093A1 (zh) * 2020-04-01 2021-10-07 深圳市汇顶科技股份有限公司 电压攻击检测电路和芯片
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
US11609249B2 (en) 2020-11-23 2023-03-21 Richwave Technology Corp. Voltage state detector
TWI756970B (zh) * 2020-11-23 2022-03-01 立積電子股份有限公司 電位狀態判別裝置
TWI744130B (zh) * 2020-12-09 2021-10-21 億而得微電子股份有限公司 低成本低電壓反熔絲陣列
US20220199622A1 (en) * 2020-12-18 2022-06-23 Ememory Technology Inc. Resistive memory cell and associated cell array structure
US11783905B2 (en) * 2020-12-18 2023-10-10 Ememory Technology Inc. Anti-fuse memory device, memory array, and programming method of an anti-fuse memory device for preventing leakage current and program disturbance
US20230047939A1 (en) * 2021-08-13 2023-02-16 Ememory Technology Inc. Fuse-type one time programming memory cell
US11881274B2 (en) * 2021-11-15 2024-01-23 Ememory Technology Inc. Program control circuit for antifuse-type one time programming memory cell array
CN116367542A (zh) * 2021-12-24 2023-06-30 长鑫存储技术有限公司 反熔丝阵列结构和存储器
TWI789248B (zh) * 2022-02-21 2023-01-01 台旺科技股份有限公司 產生用於一電子元件的一隨機碼的裝置及方法
CN117374098A (zh) * 2022-06-27 2024-01-09 长鑫存储技术有限公司 一种反熔丝结构、反熔丝阵列及其制备方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836279B2 (ja) * 1999-11-08 2006-10-25 株式会社東芝 半導体記憶装置及びその制御方法
US6346846B1 (en) 1999-12-17 2002-02-12 International Business Machines Corporation Methods and apparatus for blowing and sensing antifuses
KR100376265B1 (ko) * 1999-12-29 2003-03-17 주식회사 하이닉스반도체 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
JP2002073424A (ja) * 2000-08-31 2002-03-12 Mitsubishi Electric Corp 半導体装置、端末装置および通信方法
TW457687B (en) * 2000-10-18 2001-10-01 Taiwan Semiconductor Mfg Programmable antifuse cell
US6545898B1 (en) * 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
JP4599059B2 (ja) * 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
TW571517B (en) 2002-05-02 2004-01-11 Univ Nat Chiao Tung A method of detecting switching state for H type power device and application to the protection and detection of the switching device time-delay
KR100470168B1 (ko) * 2002-05-27 2005-02-07 주식회사 하이닉스반도체 안티퓨즈 회로
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
CN2622928Y (zh) * 2003-05-08 2004-06-30 建准电机工业股份有限公司 直流无刷风扇马达的转速控制电路
US6839267B1 (en) * 2003-07-11 2005-01-04 Infineon Technologies Ag Structure and method of multiplexing bitline signals within a memory array
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
JP4718863B2 (ja) * 2004-02-25 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101144218B1 (ko) * 2004-05-06 2012-05-10 싸이던스 코포레이션 분리 채널 안티퓨즈 어레이 구조
US20080189557A1 (en) * 2005-01-19 2008-08-07 Stmicroelectronics S.R.I. Method and architecture for restricting access to a memory device
US7638855B2 (en) * 2005-05-06 2009-12-29 Macronix International Co., Ltd. Anti-fuse one-time-programmable nonvolatile memory
US7206214B2 (en) * 2005-08-05 2007-04-17 Freescale Semiconductor, Inc. One time programmable memory and method of operation
US7280425B2 (en) * 2005-09-30 2007-10-09 Intel Corporation Dual gate oxide one time programmable (OTP) antifuse cell
US7277348B2 (en) * 2005-12-12 2007-10-02 Klp International, Ltd. Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit
US7606055B2 (en) * 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
JP4855851B2 (ja) * 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
CN1908842B (zh) * 2006-08-07 2010-10-06 崇贸科技股份有限公司 用以自交流电源提供能量的电压稳压器
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
US7508694B2 (en) * 2006-09-27 2009-03-24 Novelics, Llc One-time-programmable memory
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
JP4921985B2 (ja) * 2007-01-09 2012-04-25 株式会社東芝 不揮発性半導体記憶装置
JP4921986B2 (ja) * 2007-01-09 2012-04-25 株式会社東芝 不揮発性半導体記憶装置
US7804714B1 (en) * 2007-02-21 2010-09-28 National Semiconductor Corporation System and method for providing an EPROM with different gate oxide thicknesses
US7715265B2 (en) * 2007-10-31 2010-05-11 Broadcom Corporation Differential latch-based one time programmable memory
CN101178613B (zh) * 2007-12-11 2010-08-18 威盛电子股份有限公司 电压输出装置
CN201197117Y (zh) 2008-04-29 2009-02-18 新巨企业股份有限公司 变频式调压电路
WO2011050464A1 (en) * 2009-10-30 2011-05-05 Sidense Corp. Twin well split-channel otp memory cell
JP2011204300A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置
CN102255520A (zh) 2010-05-21 2011-11-23 长盛科技股份有限公司 电源适配装置及供电管理方法
JP2012203954A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
JP2013101731A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 不揮発性メモリ及び不揮発性メモリからのデータ読み出し方法
JP5971720B2 (ja) * 2012-11-01 2016-08-17 株式会社東芝 電圧レギュレータ
US9093128B2 (en) * 2012-11-05 2015-07-28 Infineon Technologies Ag Electronic device with a plurality of memory cells and with physically unclonable function
JP5689570B2 (ja) * 2013-02-01 2015-03-25 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
TW201509103A (zh) 2013-08-23 2015-03-01 Yottacontrol Co 可提供穩定電壓輸出的切換式直流電源供應器
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
JP6224401B2 (ja) * 2013-10-04 2017-11-01 ルネサスエレクトロニクス株式会社 半導体メモリ
JP2015076556A (ja) * 2013-10-10 2015-04-20 ソニー株式会社 メモリ装置、書込方法、読出方法
WO2015105687A1 (en) * 2014-01-08 2015-07-16 Stc.Unm Systems and methods for generating physically unclonable functions from non-volatile memory cells
KR20150087540A (ko) * 2014-01-22 2015-07-30 에스케이하이닉스 주식회사 안티 퓨즈 어레이 구조
KR102117958B1 (ko) * 2014-02-17 2020-06-02 삼성전자주식회사 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법
TWI652885B (zh) * 2014-08-20 2019-03-01 力智電子股份有限公司 電源管理裝置、直流對直流控制電路及其晶片致能方法
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9330794B1 (en) * 2015-03-04 2016-05-03 Micron Technology, Inc. DRAM-based anti-fuse cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI721479B (zh) * 2018-07-13 2021-03-11 力旺電子股份有限公司 隨機位元產生器及隨機數值產生器
US11709656B2 (en) 2018-07-13 2023-07-25 Ememory Technology Inc. Short channel effect based random bit generator
US11989533B2 (en) 2018-07-13 2024-05-21 Ememory Technology Inc. Short channel effect based random bit generator

Also Published As

Publication number Publication date
TWI610527B (zh) 2018-01-01
TWI618227B (zh) 2018-03-11
CN107765752A (zh) 2018-03-06
CN106469726B (zh) 2019-05-21
JP2017041295A (ja) 2017-02-23
US9741446B2 (en) 2017-08-22
US20170054300A1 (en) 2017-02-23
TW201709209A (zh) 2017-03-01
TWI610308B (zh) 2018-01-01
CN107765752B (zh) 2020-02-04
CN107731261A (zh) 2018-02-23
TWI608495B (zh) 2017-12-11
CN106469726A (zh) 2017-03-01
US20170053707A1 (en) 2017-02-23
CN107731261B (zh) 2020-12-01
TW201806299A (zh) 2018-02-16
CN106469727B (zh) 2019-06-28
JP2018026190A (ja) 2018-02-15
TW201709426A (zh) 2017-03-01
JP6284989B2 (ja) 2018-02-28
US10032520B2 (en) 2018-07-24
CN106469727A (zh) 2017-03-01
TW201805949A (zh) 2018-02-16
TWI578325B (zh) 2017-04-11
JP6242448B2 (ja) 2017-12-06

Similar Documents

Publication Publication Date Title
TWI608495B (zh) 數碼產生裝置、一次性可編程記憶區塊與數碼產生方法
EP3133609B1 (en) Code generating apparatus and one time programming block
US9823899B2 (en) Random number processing device generating random numbers by using data read from non-volatile memory cells, and integrated circuit card
US9948471B2 (en) Tamper-resistant non-volatile memory device and integrated circuit card
JP6532024B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
US9921975B2 (en) Cryptographic processing device having a non-volatile memory including memory cells in an initial or a variable state
JP6474056B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、集積回路カード、不揮発性メモリ装置の認証方法、不揮発性メモリ装置を用いた暗号化方法および復号化方法
JP6508478B2 (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
US9898598B2 (en) Authentication system having a non-volatile memory including memory cells in initial or variable states and a host computer for performing authentication therebetween
JP6674616B2 (ja) 半導体装置、半導体装置の読み出し方法、及び半導体装置を搭載したｉｃカード
US10410719B2 (en) Non-volatile memory device including a memory cell in a variable state and a memory cell in an initial state
US10049734B2 (en) Data storing method of non-volatile memory device by assigning an initial state to data
US10096359B2 (en) Nonvolatile memory device having resistive memory cells including at least one resistive memory cell initial state
US7813507B2 (en) Method and system for creating random cryptographic keys in hardware
JP6383384B2 (ja) 半導体装置、半導体装置の製造方法および固有情報の生成方法
US11404119B1 (en) Non-volatile memory device and challenge response method
US11962709B1 (en) Structures and methods for deriving stable physical unclonable functions from semiconductor devices
CN111314058B (zh) 物理不可复制功能码产生方法及其提供装置
TW202238583A (zh) 記憶體晶片