CN109961821A - 一次性可编程非易失性熔丝存储单元 - Google Patents

一次性可编程非易失性熔丝存储单元 Download PDF

Info

Publication number
CN109961821A
CN109961821A CN201711405780.8A CN201711405780A CN109961821A CN 109961821 A CN109961821 A CN 109961821A CN 201711405780 A CN201711405780 A CN 201711405780A CN 109961821 A CN109961821 A CN 109961821A
Authority
CN
China
Prior art keywords
transistor
nmos transistor
storage unit
pmos transistor
tie point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711405780.8A
Other languages
English (en)
Inventor
洪根刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201711405780.8A priority Critical patent/CN109961821A/zh
Publication of CN109961821A publication Critical patent/CN109961821A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种一次性可编程非易失性熔丝存储单元，PMOS晶体管的栅极连接于编程电压，源极、漏极和N阱连接在一起，以形成第一连接点；NMOS晶体管的栅极连接于控制信号，源极连接于第一连接点；其中，当NMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的编程电压施加到PMOS晶体管的栅极，并保持预定时间段，以改变PMOS晶体管的至少一个物理特性，从而使第一连接点输出的逻辑电平被改变。本发明实施例的一次性可编程存储器非易失性熔丝存储单元不需要额外的掩膜，可以满足CMOS工艺不同制程的需求，提供多样化的一次性可编程存储器解决方案。

Description

一次性可编程非易失性熔丝存储单元
技术领域
本发明涉及半导体技术领域，尤其涉及一种一次性可编程非易失性熔丝存储单元。
背景技术
一次性可编程存储器(One Time Programmable，简称OTP)只能够进行一次编程，不可以通过电擦除，可应用于程序代码存储器、串行配置存储器、芯片上系统(System-on-Chip，简称SOC)等，用于ID识别、修正等。
现有技术中多是基于反熔丝(antifuse)的逻辑架构来实现OTP，例如采用氧化层-硅化物-氧化物(简称ONO)或金属-氧化物-金属(简称MOM)来实现反熔丝。反熔丝在编程前具有非常高的电阻，约在几百兆欧，编程时被高电压击穿，电阻减小到千欧级别甚至更低，以此来实现OTP功能。但ONO和MOM结构都需要额外的掩膜工艺，不适合用标准互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称CMOS)逻辑工艺来实现。
发明内容
本发明实施例提供一次性可编程非易失性熔丝存储单元，以解决或缓解现有技术中的一项或更多项技术问题。
作为本发明实施例的一个方面，本发明实施例提供一种一次性可编程非易失性熔丝存储单元，包括：
P型金属氧化物半导体(Positive channel Metal Oxide Semiconductor，简称PMOS)晶体管，所述PMOS晶体管的栅极连接于编程电压，所述PMOS晶体管的源极、漏极和N阱连接在一起，以形成第一连接点；
第一N型金属氧化物半导体(Negative channel Metal Oxide Semiconductor，简称NMOS)晶体管，所述第一NMOS晶体管的栅极连接于控制信号，所述第一NMOS晶体管的源极连接于所述第一连接点；
其中，当所述第一NMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述PMOS晶体管的栅极，并保持预定时间段，以改变所述PMOS晶体管的至少一个物理特性，并使所述第一连接点输出的逻辑电平被改变。
在一些实施例中，所述熔丝存储单元形成于CMOS工艺。
在一些实施例中，所述熔丝存储单元还包括至少一个高压保护晶体管，所述第一NMOS晶体管的源极通过所述高压保护晶体管连接于所述第一连接点。
在一些实施例中，所述高压保护晶体管包括第二NMOS晶体管。
在一些实施例中，所述第二NMOS晶体管的栅极连接于电源电压，所述第二NMOS晶体管的源极连接于所述PMOS晶体管的漏极，所述第二NMOS晶体管的漏极连接于所述第一NMOS晶体管的源极。
在一些实施例中，所述第一NMOS晶体管的漏极和P阱连接在一起，以形成第二连接点，所述第二连接点接地。
在一些实施例中，所述熔丝存储单元包括输出端，所述输出端连接于所述第一连接点。
在一些实施例中，通过击穿所述PMOS晶体管的栅氧化物以改变所述PMOS晶体管的至少一个物理特性。
在一些实施例中，所述阈值电压为使所述PMOS晶体管的栅氧化物被击穿的击穿电压。
作为本发明实施例的另一个方面，本发明实施例还提供一种一次性可编程非易失性熔丝存储单元，包括：
NMOS晶体管，所述NMOS晶体管的栅极连接于编程电压，所述PMOS晶体管的源极、漏极和P阱连接在一起，以形成连接点；
PMOS晶体管，所述PMOS晶体管的栅极连接于控制信号，所述PMOS晶体管的源极连接于所述连接点；
其中，当所述PMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述NMOS晶体管的栅极，并保持预定时间段，以改变所述NMOS晶体管的至少一个物理特性，并使所述连接点输出的逻辑电平被改变。
作为本发明实施例的另一个方面，本发明实施例还提供一种一次性可编程非易失性熔丝存储单元，包括：
PMOS晶体管，所述PMOS晶体管的栅极连接于编程电压，所述PMOS晶体管的源极、漏极和N阱连接在一起，以形成连接点；
NMOS晶体管，所述NMOS晶体管的栅极连接于控制信号，所述NMOS晶体管的漏极连接于所述连接点；
其中，当所述NMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述PMOS晶体管的栅极，并保持预定时间段，以改变所述PMOS晶体管的至少一个物理特性，并使所述连接点输出的逻辑电平被改变。
本发明实施例采用上述技术方案，可通过熔丝原理实现OTP非易失性熔丝存储单元，并且不需要额外的掩膜，可以满足CMOS工艺不同制程的需求，提供多样化的一次性可编程存储器解决方案。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为本发明实施例的存储单元的第一电路图。
图2为本发明实施例的存储单元的CMOS工艺结构图。
图3为本发明实施例的存储单元的第二电路图。
附图标记说明：
110：PMOS晶体管；
G1：栅极； G11：栅氧化物； S1：源极；D1：漏极；
111：N阱； 112：N阱连接极； 120：第一NMOS晶体管；
G2：栅极； S2：源极； D2：漏极；
121：P阱； 122：P阱连接极； 130：高压保护晶体管；
A：第一连接点； B：第二连接点； L1：电流流向；
G3：栅极； S3：源极； D3：漏极。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
本发明实施例旨在提供一种OTP存储器所应用的熔丝存储单元，通过改变PMOS晶体管和NMOS晶体管的连接关系，使其中一个作为熔丝晶体管，另一个作为选择晶体管，当第一NMOS晶体管被打开时，施加一个高压编程电压于熔丝晶体管，使熔丝晶体管被击穿，从而实现输出的逻辑电平值被改变。本发明实施例将两种不同类型的MOS晶体管连接以实现OTP存储器，不需要额外的掩膜，并能满足CMOS工艺不同制程的需求。
如图1所示为本发明实施例的一次性可编程非易失性(nonvolatile)熔丝存储单元，包括PMOS晶体管110和第一NMOS晶体管120。本发明实施例的OTP非易失性熔丝存储单元可通过CMOS逻辑工艺实现，如图2所示。
本实施例中，PMOS晶体管110的栅极G1连接于编程电压VPP，其N阱111、源极S1、漏极D1连接在一起，并形成了第一连接点A，第一连接点A即为熔丝存储单元的输出端口OUTPUT，用于检测经过PMOS晶体管110的电流以输出逻辑电平值“0”或“1”，例如，没有电流经过PMOS晶体管110时，OUTPUT输出逻辑电平值为“0”。其中，N阱111因不能直接外接，所以需要在N阱111上方形成N阱连接极112，以通过N阱连接极111实现N阱111与源极S1和漏极D1连接在一起。
当施加于PMOS晶体管110的栅极G1的编程电压VPP高于阈值电压，并保持一段时间后，PMOS晶体管110的栅氧化物G11击穿，其物理特性发生了变化，导致有电流从PMOS晶体管110流过，OUTPUT输出的逻辑电平值因此发生改变，例如从“0”变成“1”，从而实现对存储单元100的编程。也就是说，本实施例中，PMOS晶体管110相当于一个熔丝晶体管。
其中，阈值电压应高于电源电压VDD，进一步地，阈值电压应为能够实现将PMOS晶体管110的栅氧化物G11的击穿电压。使编程电压VPP高于阈值电压的保持时间可以为50微秒，具体时间设定与PMOS晶体管110的工艺和特性有关。
通过改变编程电压VPP的电压值可实现熔丝存储单元的不同状态，当VPP≥阈值电压时，熔丝存储单元进入编程模式；当VPP＝VDD时，熔丝存储单元进入数据(OUTPUT输出的逻辑电平值)读取模式。
本实施例中，第一NMOS晶体管120的栅极G2连接于控制信号PGM，其漏极D2和P阱121连接在一起，以形成第二连接点B，第二连接点B接地，第一NMOS晶体管120的源极S2连接于第一连接点A。其中，P阱121因不能直接外接，所以需要在P阱121上方形成P阱连接极122，以通过P阱连接极121实现P阱121与源极D2连接在一起。需要说明的是，也可以将第一NMOS晶体管120的源极S2接地，P阱和漏极D2连接于第一连接点A。
控制信号PGM连接于VDD时，NMOS晶体管导通，即第一NMOS晶体管120被打开，以对PMOS晶体管110进行操作(编程或读取)。因此，第一NMOS晶体管120用于获得要进行操作的PMOS晶体管110的位置。也就是说，第一NMOS晶体管120相当于一个选择晶体管。如图2所示，L1示出了PMOS晶体管110被编程时，熔丝存储单元的电流流向。
通常一个OTP存储器包括多个熔丝存储单元，每个熔丝存储单元存储1位数据，例如，一个16位OTP存储器包括16个熔丝存储单元，通过选址管脚可以查找得到需要编程的熔丝存储单元的第一NMOS晶体管120的位置，并通过控制信号PGM施加VDD于第一NMOS晶体管120的栅极G1，使第一NMOS晶体管120打开，然后使VPP≥阈值电压，并保持一段时间，实现对该熔丝存储单元的编程，分别完成对16个熔丝存储单元的编程以实现对一个16位OTP存储器的编程。
优选地，如图3所示，本发明实施例的熔丝存储单元还可以包括至少一个高压保护晶体管130，第一NMOS晶体管120的源极S2通过高压保护晶体管130连接于第一连接点A。本发明实施例中，高压保护晶体管130为第二NMOS晶体管，其源极S3连接于第一连接点A，其漏极D3连接于第一NMOS晶体管120的源极S2。高压保护晶体管130可在PMOS晶体管110的编程期间为第一NMOS晶体管120提供级联保护(Cascade Protection)，防止第一NMOS晶体管120被高压损伤。
本发明实施例提供的OTP非易失性熔丝存储单元通过改变PMOS晶体管和NMOS晶体管的连接关系，使其中一个作为熔丝晶体管，另一个作为选择晶体管，可通过熔丝原理实现OTP，并且不需要额外的掩膜，可以满足CMOS工艺不同制程的需求，提供多样化的OTP解决方案。
需要说明的是，本发明实施例的OTP非易失性熔丝存储单元是以PMOS晶体管作为熔丝晶体管，NMOS晶体管作为选择晶体管，作为另一种选择，也可以将NMOS晶体管作为熔丝晶体管，PMOS晶体管作为选择晶体管实现OTP非易失性熔丝存储单元。同一制程中PMOS晶体管作为熔丝晶体管可通过较低的击穿电压将晶体管的栅氧化物击穿,因为相比NMOS晶体管，PMOS晶体管有较薄的栅氧化物厚度；而NMOS晶体管在高电平时才导通，其漏极(或源极)通常接地，因此，NMOS晶体管更适合作为选择晶体管，也就是说，将PMOS晶体管作为熔丝晶体管，NMOS晶体管作为选择晶体管为较佳的实施方案，可降低电路的设计难度，提高熔丝存储单元的性能和稳定性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种一次性可编程非易失性熔丝存储单元，其特征在于，包括：
PMOS晶体管，所述PMOS晶体管的栅极连接于编程电压，所述PMOS晶体管的源极、漏极和N阱连接在一起，以形成第一连接点；
第一NMOS晶体管，所述第一NMOS晶体管的栅极连接于控制信号，所述第一NMOS晶体管的源极连接于所述第一连接点；
其中，当所述第一NMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述PMOS晶体管的栅极，并保持预定时间段，以改变所述PMOS晶体管的至少一个物理特性，并使所述第一连接点输出的逻辑电平被改变。
2.根据权利要求1所述的熔丝存储单元，其特征在于，所述熔丝存储单元形成于CMOS工艺。
3.根据权利要求1所述的熔丝存储单元，其特征在于，所述熔丝存储单元还包括至少一个高压保护晶体管，所述第一NMOS晶体管的源极通过所述高压保护晶体管连接于所述第一连接点。
4.根据权利要求3所述的熔丝存储单元，其特征在于，所述高压保护晶体管包括第二NMOS晶体管。
5.根据权利要求4所述的熔丝存储单元，其特征在于，所述第二NMOS晶体管的栅极连接于电源电压，所述第二NMOS晶体管的源极连接于所述PMOS晶体管的漏极，所述第二NMOS晶体管的漏极连接于所述第一NMOS晶体管的源极。
6.根据权利要求1所述的熔丝存储单元，其特征在于，所述第一NMOS晶体管的漏极和P阱连接在一起，以形成第二连接点，所述第二连接点接地。
7.根据权利要求1所述的熔丝存储单元，其特征在于，所述熔丝存储单元包括输出端，所述输出端连接于所述第一连接点。
8.根据权利要求1至7任一项所述的熔丝存储单元，其特征在于，通过击穿所述PMOS晶体管的栅氧化物以改变所述PMOS晶体管的至少一个物理特性。
9.根据权利要求8所述的熔丝存储单元，其特征在于，所述阈值电压为使所述PMOS晶体管的栅氧化物被击穿的击穿电压。
10.一种一次性可编程非易失性熔丝存储单元，其特征在于，包括：
NMOS晶体管，所述NMOS晶体管的栅极连接于编程电压，所述PMOS晶体管的源极、漏极和P阱连接在一起，以形成连接点；
PMOS晶体管，所述PMOS晶体管的栅极连接于控制信号，所述PMOS晶体管的源极连接于所述连接点；
其中，当所述PMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述NMOS晶体管的栅极，并保持预定时间段，以改变所述NMOS晶体管的至少一个物理特性，并使所述连接点输出的逻辑电平被改变。
11.一种一次性可编程非易失性熔丝存储单元，其特征在于，包括：
PMOS晶体管，所述PMOS晶体管的栅极连接于编程电压，所述PMOS晶体管的源极、漏极和N阱连接在一起，以形成连接点；
NMOS晶体管，所述NMOS晶体管的栅极连接于控制信号，所述NMOS晶体管的漏极连接于所述连接点；
其中，当所述NMOS晶体管在所述控制信号的控制下被打开时，将大于阈值电压的所述编程电压施加到所述PMOS晶体管的栅极，并保持预定时间段，以改变所述PMOS晶体管的至少一个物理特性，并使所述连接点输出的逻辑电平被改变。
CN201711405780.8A 2017-12-22 2017-12-22 一次性可编程非易失性熔丝存储单元 Pending CN109961821A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711405780.8A CN109961821A (zh) 2017-12-22 2017-12-22 一次性可编程非易失性熔丝存储单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711405780.8A CN109961821A (zh) 2017-12-22 2017-12-22 一次性可编程非易失性熔丝存储单元

Publications (1)

Publication Number Publication Date
CN109961821A true CN109961821A (zh) 2019-07-02

Family

ID=67019356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711405780.8A Pending CN109961821A (zh) 2017-12-22 2017-12-22 一次性可编程非易失性熔丝存储单元

Country Status (1)

Country Link
CN (1) CN109961821A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539320A (zh) * 2020-04-20 2021-10-22 爱普科技股份有限公司 存储单元、存储装置及相关识别标签
WO2023010687A1 (zh) * 2021-08-04 2023-02-09 南京沁恒微电子股份有限公司 一种反熔丝存储单元及其数据读写电路、反熔丝存储器及操作方法
WO2023236748A1 (zh) * 2022-06-09 2023-12-14 华为技术有限公司 一种电源开关电路、电编程熔断存储器和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1976035A (zh) * 2005-11-30 2007-06-06 国际商业机器公司 与CMOS兼容的浅沟槽e－熔丝结构及其制造方法
CN101375345A (zh) * 2006-01-27 2009-02-25 克劳帕斯有限公司 电性可编程熔丝位
CN104425448A (zh) * 2013-09-10 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种反熔丝结构
CN106469726A (zh) * 2015-08-18 2017-03-01 力旺电子股份有限公司 反熔丝型一次编程的存储单元及其相关的阵列结构
US20170117284A1 (en) * 2013-05-16 2017-04-27 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1976035A (zh) * 2005-11-30 2007-06-06 国际商业机器公司 与CMOS兼容的浅沟槽e－熔丝结构及其制造方法
CN101375345A (zh) * 2006-01-27 2009-02-25 克劳帕斯有限公司 电性可编程熔丝位
US20170117284A1 (en) * 2013-05-16 2017-04-27 Ememory Technology Inc. One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same
CN104425448A (zh) * 2013-09-10 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种反熔丝结构
CN106469726A (zh) * 2015-08-18 2017-03-01 力旺电子股份有限公司 反熔丝型一次编程的存储单元及其相关的阵列结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539320A (zh) * 2020-04-20 2021-10-22 爱普科技股份有限公司 存储单元、存储装置及相关识别标签
WO2023010687A1 (zh) * 2021-08-04 2023-02-09 南京沁恒微电子股份有限公司 一种反熔丝存储单元及其数据读写电路、反熔丝存储器及操作方法
EP4231300A4 (en) * 2021-08-04 2024-05-29 Nanjing Qinheng Microelectronics Co., Ltd. ANTI-FUSE MEMORY CELL AND DATA READ-WRITE CIRCUIT INCLUDING SAME, AND ANTI-FUSE MEMORY AND OPERATION METHOD THEREFOR
WO2023236748A1 (zh) * 2022-06-09 2023-12-14 华为技术有限公司 一种电源开关电路、电编程熔断存储器和电子设备

Similar Documents

Publication Publication Date Title
US5646438A (en) Programmable semiconductor memory
US10734088B2 (en) CMOS anti-fuse cell
CN101375345B (zh) 电性可编程熔丝位
CN109961821A (zh) 一次性可编程非易失性熔丝存储单元
US6222764B1 (en) Erasable memory device and an associated method for erasing a memory cell therein
JP5414327B2 (ja) メモリセル構造、該メモリセル構造を用いたメモリデバイス、及び該メモリデバイスを具備した集積回路
US8546222B1 (en) Electrically erasable programmable non-volatile memory
US8279700B2 (en) Semiconductor electrically programmable fuse (eFuse) having a polysilicon layer not doped with an impurity ion and a programming method thereof
US7075127B2 (en) Single-poly 2-transistor based fuse element
US7119603B2 (en) Static, low-voltage fuse-based cell with high-voltage programming
KR20090106500A (ko) 아날로그 부동 게이트 셀에서의 전하 손실 감소 방법
Torricelli et al. Half-MOS single-poly EEPROM cell in standard CMOS process
CN101441889A (zh) Otp存储器单元及其读取和编程方法
CN103871471B (zh) 非易失性存储器电路
EP2706571A2 (en) One-time programmable memory cell
US7085179B2 (en) Integrated circuit having a non-volatile memory cell transistor as a fuse device
US20120014200A1 (en) Multi-Time Programmable Memory
US7212438B2 (en) Semiconductor device and method of operating a semiconductor device
CN109903802A (zh) 一次性可编程非易失性熔丝存储单元
US8765550B2 (en) N-channel erasable programmable non-volatile memory
CN208444601U (zh) 可变存储容量的单次可编程存储器
US20100284210A1 (en) One-time programmable memory cell
US20080186753A1 (en) High density one time programmable memory
Liu et al. A gate-oxide-breakdown antifuse OTP ROM array based on TSMC 90nm process
US20030143793A1 (en) Method of preventing high Icc at start-up in zero-power EEPROM cells for PLD applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination