CN117374098A - 一种反熔丝结构、反熔丝阵列及其制备方法 - Google Patents

一种反熔丝结构、反熔丝阵列及其制备方法 Download PDF

Info

Publication number
CN117374098A
CN117374098A CN202210741019.6A CN202210741019A CN117374098A CN 117374098 A CN117374098 A CN 117374098A CN 202210741019 A CN202210741019 A CN 202210741019A CN 117374098 A CN117374098 A CN 117374098A
Authority
CN
China
Prior art keywords
gate
antifuse
doped region
layer
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210741019.6A
Other languages
English (en)
Inventor
侯闯明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210741019.6A priority Critical patent/CN117374098A/zh
Priority to PCT/CN2022/105529 priority patent/WO2024000664A1/zh
Priority to US18/165,011 priority patent/US20230422493A1/en
Publication of CN117374098A publication Critical patent/CN117374098A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开实施例提供了一种反熔丝结构、反熔丝阵列及其制备方法，反熔丝结构包括：衬底；开关器件，包括第一栅极结构、第二栅极结构、第一掺杂区、第二掺杂区和第三掺杂区，第一栅极结构和第二栅极结构设置于衬底上，第一掺杂区和第二掺杂区分别位于第一栅极结构两侧的衬底内，第二掺杂区和第三掺杂区分别位于第二栅极结构两侧的衬底内；反熔丝器件，包括第三栅极结构和第三掺杂区，第二栅极结构和第三栅极结构分别位于第三掺杂区两侧的衬底上，其中，掺杂区用于形成源极或者漏极。这样，该反熔丝结构能够避免在反熔丝器件被击穿后导致开关器件也被击穿的问题，可以提高开关器件的可靠性和稳定性。

Description

一种反熔丝结构、反熔丝阵列及其制备方法
技术领域
本公开涉及集成电路技术领域，尤其涉及一种反熔丝结构、反熔丝阵列及其制备方法。
背景技术
在动态随机存取存储器(Dynamic Random Access Memory，DRAM)芯片上通常会有冗余存储单元，这些冗余存储单元可以在DRAM芯片产生缺陷存储单元时替换缺陷存储单元以达到修复DRAM的目的。在对DRAM芯片进行修复时，会借助到一次性编程器件，如反熔丝器件。
反熔丝(Anti-fuse)阵列包括编程晶体管、选择晶体管和位线，当对编程晶体管的编程栅极施加高电压时，编程栅极的栅氧化层由于高电压编程栅极与低电压位线之间的电压差而破坏。具体地，将足以形成导电沟道的电压施加到选择晶体管的选择栅极，传送编程栅极电压。然后，编程栅极与位线之间的电压差作用于栅氧化层，从而引起编程栅极的栅氧化层破坏，以完成编程操作。
发明内容
本公开的技术方案是这样实现的：
第一方面，本公开实施例提供了一种反熔丝结构，包括：
衬底；
开关器件，包括第一栅极结构、第二栅极结构、第一掺杂区、第二掺杂区和第三掺杂区，所述第一栅极结构和所述第二栅极结构设置于所述衬底上，所述第一掺杂区和所述第二掺杂区分别位于所述第一栅极结构两侧的所述衬底内，所述第二掺杂区和所述第三掺杂区分别位于所述第二栅极结构两侧的所述衬底内；
反熔丝器件，包括第三栅极结构和所述第三掺杂区，所述第二栅极结构和所述第三栅极结构分别位于所述第三掺杂区两侧的所述衬底上，其中，所述掺杂区用于形成源极或者漏极。
在一些实施例中，所述第一栅极结构和所述第二栅极结构之间的间隔距离与所述第二栅极结构和所述第三栅极结构之间的间隔距离相同。
在一些实施例中，所述第一栅极结构包括第一栅导电层和第一栅氧化层，所述第二栅极结构包括第二栅导电层和第二栅氧化层，所述第三栅极结构包括第三栅导电层和第三栅氧化层；其中，
所述第一栅氧化层形成在所述第一栅导电层和所述衬底之间；
所述第二栅氧化层形成在所述第二栅导电层和所述衬底之间；
所述第三栅氧化层形成在所述第三栅导电层和所述衬底之间。
在一些实施例中，所述第一栅氧化层、所述第二栅氧化层和所述第三栅氧化层的厚度相同。
在一些实施例中，所述第一栅极结构和所述第二栅极结构连接形成折叠型栅极或者环形栅极。
在一些实施例中，所述第一掺杂区形成所述开关器件的源极；
所述第二掺杂区和所述第三掺杂区形成所述开关器件的第一漏极和第二漏级。
在一些实施例中，所述反熔丝结构还包括轻掺杂漏区，其中，所述轻掺杂漏区形成在所述第一掺杂区的两侧、所述第二掺杂区的两侧和所述第三掺杂区的两侧。
在一些实施例中，所述反熔丝结构还包括字线，其中，所述字线与所述第一栅极结构和所述第二栅极结构电连接。
在一些实施例中，所述反熔丝结构还包括位线连接结构，所述位线连接结构将位线与所述第一掺杂区电连接。
在一些实施例中，所述衬底中形成有阱区；其中，
所述第一掺杂区、所述第二掺杂区和所述第三掺杂区形成在所述阱区内；
所述第一栅极结构、所述第二栅极结构和所述第三栅极结构形成在所述阱区上方。
第二方面，本公开实施例提供了一种反熔丝阵列，所述反熔丝阵列包括：
多个反熔丝子阵列，所述多个反熔丝子阵列沿第一方向延伸排布，其中，每个所述反熔丝子阵列包括两个反熔丝单元行，每个所述反熔丝单元行包括N个如第一方面任一项所述的反熔丝结构，N为大于或者等于1的整数；所述两个反熔丝单元行沿平行于第二方向延伸的对称轴呈轴对称排布，每个反熔丝单元行的所述N个反熔丝结构沿第二方向间隔排布，且所述N个反熔丝结构的所述第一栅极结构、所述第二栅极结构和所述第三栅极结构分别沿第二方向延伸连接；
N个位线，所述N个位线沿所述第一方向延伸，沿所述第二方向间隔排布，且每个所述位线与所述多个反熔丝子阵列中沿所述第一方向间隔排列的所述第一掺杂区电连接。
在一些实施例中，在所述反熔丝单元中，在每个所述反熔丝单元行中，位于所述第二方向两端的两个反熔丝结构中的至少一个反熔丝结构的所述第一栅极结构和所述第二栅极结构连接。
在一些实施例中，在每个所述反熔丝单元行中，N个所述反熔丝结构的所述第一栅极结构和所述第二栅极结构相连接并呈折叠型或者环形。
在一些实施例中，在每个所述反熔丝单元中，所述第一掺杂区之间的间隔距离、所述第二掺杂区之间的间隔距离和所述第三掺杂区之间的间隔距离均相同。
在一些实施例中，所述反熔丝子阵列沿所述第一方向的间隔距离均相同。
在一些实施例中，在所述反熔丝子阵列中，沿所述第一方向相邻且对称的两个反熔丝结构共享所述第一掺杂区。
第三方面，本公开实施例提供了一种反熔丝阵列的制备方法，该方法包括：
提供半导体衬底，在所述半导体衬底上形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分割为若干个阵列排布的有源区；
于所述半导体衬底上方形成初始栅极层；
对所述初始栅极层进行图案化处理，以在多个所述有源区上方形成多组栅极结构，每组所述栅极结构均包括对称分布在对称轴两侧的一对第一栅极结构、对称分布在所述一对第一栅极结构两侧的一对第二栅极结构、以及对称分布在所述一对第二栅极结构两侧的一对第三栅极结构，且所述对称轴、所述第一栅极结构、所述第二栅极结构和所述第三栅极结构分别沿第二方向延伸，每组所述栅极结构均覆盖沿第二方向排布的多个所述有源区；
于所述第一栅极结构之间的所述有源区中形成多个第一掺杂区，于所述第一栅极结构和所述第二栅极结构之间的所述有源区中形成多个第二掺杂区，于所述第二栅极结构和所述第三栅极结构之间的所述有源区中形成多个第三掺杂区。
在一些实施例中，所述于所述半导体衬底上方形成初始栅极层，包括：
于所述半导体衬底上方形成初始栅氧化层；
于所述初始栅氧化层上方形成初始栅导电层。
在一些实施例中，所述对所述初始栅极层进行图案化处理，包括：
于所述初始栅极层上方形成掩膜层，所述掩膜层包括至少一个子掩膜层，所述子掩膜层具有包括沿第一方向间隔排布的第一部分、第二部分、第三部分和第四部分，所述第一部分和所述第四部分对称分布且呈线型，所述第二部分和所述第三部分对称分布且呈折叠型或者环形；
以所述掩膜层为掩模对所述初始栅极层进行图案化处理，去除部分所述初始栅导电层和部分所述栅氧化层；其中，保留在所述第一部分和所述第四部分下方的所述初始栅极层形成所述一对第三栅极结构，保留在所述第二部分和所述第三部分下方的所述初始栅极层形成所述一对第一栅极结构和所述一对第二栅极结构；
去除所述掩膜层。
在一些实施例中，在所述于所述半导体衬底上方形成初始栅氧化层之前，所述方法还包括：
于所述有源区中形成阱区；
于所述阱区中形成沟道层。
在一些实施例中，在所述于所述第一栅极结构之间的所述有源区中形成多个第一掺杂区之前，所述方法还包括：
于所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面形成第一保护层；
于所述第一保护层和所述沟道层的交界处形成轻掺杂漏区；
于所述第一保护层的侧面形成第二保护层。
在一些实施例中，所述第一栅极结构和所述第二栅极结构形成开关器件的栅极，所述第三栅极结构形成反熔丝器件的栅极。
第四方面，本公开实施例提供了一种半导体存储器，包括如第二方面任一项所述的反熔丝阵列。
本公开实施例提供了一种反熔丝结构、反熔丝阵列及其制备方法，该反熔丝结构包括：衬底；开关器件，包括第一栅极结构、第二栅极结构、第一掺杂区、第二掺杂区和第三掺杂区，第一栅极结构和第二栅极结构设置于衬底上，第一掺杂区和第二掺杂区分别位于第一栅极结构两侧的衬底内，第二掺杂区和第三掺杂区分别位于第二栅极结构两侧的衬底内；反熔丝器件，包括第三栅极结构和第三掺杂区，第二栅极结构和第三栅极结构分别位于第三掺杂区两侧的衬底上，其中，掺杂区用于形成源极或者漏极。这样，开关器件包括两个栅极结构和三个掺杂区，相当于形成了两个开关晶体管，从而在进行编程时，两个开关晶体管同时分担高压，避免了在反熔丝器件被击穿后高电压落在开关器件而导致开关器件被雪崩击穿的问题；另外，开关器件包括三个掺杂区，由于开关器件导通时三个掺杂区存在压降，导致第二掺杂区的电压高于衬底，由于衬片效应使得开关器件的开启电压增大，进一步避免了开关器件被击穿的可能。
附图说明
图1为一种反熔丝阵列的阵列排布示意图；
图2为本公开实施例提供的一种反熔丝阵列的局部结构示意图；
图3为本公开实施例提供的一种反熔丝结构的组成结构示意图；
图4为本公开实施例提供的另一种反熔丝结构的组成结构示意图；
图5为本公开实施例提供的一种反熔丝结构的版图结构示意图；
图6为本公开实施例提供的另一种反熔丝结构的版图结构示意图；
图7为本公开实施例提供的又一种反熔丝单元的版图排布示意图；
图8为本公开实施例提供的又一种反熔丝结构的组成结构示意图；
图9为一种反熔丝结构的组成结构示意图；
图10为本公开实施例提供的一种反熔丝阵列的阵列排布示意图；
图11为本公开实施例提供的一种反熔丝阵列的局部放大示意图；
图12为本公开实施例提供的另一种反熔丝阵列的阵列排布示意图；
图13为本公开实施例提供的一种反熔丝阵列的制备方法的流程示意图；
图14为本公开实施例提供的一种衬底的结构示意图；
图15为本公开实施例提供的一种形成浅沟槽隔离结构后所得的结构示意图；
图16为本公开实施例提供的一种形成阱区后所得的结构示意图；
图17为本公开实施例提供的一种形成沟道层后所得的结构示意图；
图18为本公开实施例提供的一种形成初始栅氧化层后所得的结构示意图；
图19为本公开实施例提供的一种形成初始栅导电层后所得的结构示意图；
图20为本公开实施例提供的一种对栅导电层进行掺杂的掺杂示意图；
图21为本公开实施例提供的一种形成掩膜层后所得的结构示意图；
图22为本公开实施例提供的两种掩膜层的具体结构示意图；
图23为本公开实施例提供的一种对初始栅极层进行图案化处理后所得的结构示意图；
图24为本公开实施例提供的一种形成第一保护层后所得的结构示意图；
图25为本公开实施例提供的一种形成掺杂区后所得的结构示意图；
图26为本公开实施例提供的一种半导体存储器的组成结构示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关公开，而非对该公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关公开相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
图1为一种反熔丝阵列100的阵列排布示意图。如图1所示，该反熔丝阵列100包括间隔排列的多个阵列单元101，多个阵列单元101沿第二方向间隔排列，在每个阵列单元中包括第一反熔丝器件102、第一开关器件103、第二开关器件104和第二反熔丝器件105。其中，第一反熔丝器件102的栅极为第一反熔丝栅极11，第一开关器件103的栅极为第一开关栅极12，第二反熔丝器件105的栅极为第二反熔丝栅极14，第二开关器件104的栅极为第二开关栅极13。如图1所示，每一个阵列单元101中的第一反熔丝栅极11连接在一起、每一个阵列单元101中的第一开关栅极12连接在一起、每一个阵列单元101中的第二反熔丝栅极14连接在一起、每一个阵列单元101中的第二开关栅极13连接在一起，并沿第二方向延伸。
在衬底10中，位于第一开关栅极12和第二开关栅极13之间的有源区10内形成第一开关器件103和第二开关器件104的源极，即每个阵列单元101中的第一开关器件103和第二开关器件104共享一个源极；位于第一开关栅极12和第一反熔丝栅极11之间的有源区10形成第一开关器件103的漏极。位于第二开关栅极13和第二反熔丝栅极14之间的有源区10形成第二开关器件104的漏极。
如图1所示，在反熔丝阵列100中，还包括多个沿第一方向延伸的位线15，每个位线15和有源区10中的源极通过位线连接结构151对应电连接，在位线连接结构151上可以设有接触插塞16，以实现不同层之间的电连接。另外，反熔丝阵列100还可以包括多个接触插塞16，用于将各栅极与字线或者电源等进行连接。
在如图1所示的反熔丝阵列100中，第一反熔丝器件102和第一开关器件103组成一个编程单元，第二反熔丝器件105和第二开关器件104也组成一个编程单元。也就是说，一个编程单元中包含一个反熔丝器件和一个开关器件，在进行编程(写入)时，对反熔丝栅极施加高压(约5.5～6伏特)，在对应的位线端置0V，并开启对应的开关器件，以此使得反熔丝器件的薄栅氧化物在高压下被击穿而电阻显著下降，达到写入的目的。
随着芯片尺寸的缩小，反熔丝阵列的面积也必须随之减小，为存储阵列节约出宝贵的空间。参见图2，其示出了一种反熔丝阵列的局部具体结构示意图。如图2所示，第一反熔丝栅极11和第二反熔丝栅极14的宽度均为A，相邻的第一反熔丝栅极11和第一开关栅极12之间的间隔距离为B，相邻的第二反熔丝栅极14和第二开关栅极13之间的间隔距离也为B，第一开关栅极12和第二开关栅极13的宽度均为C，相邻的第一开关栅极12和第二开关栅极13之间的间隔距离为D，在第一方向，相邻的有源区10之间的间隔距离为E，在第二方向，相邻的有源区10之间的间隔距离为H。
以图2为例，在该反熔丝阵列中，开关器件为厚氧器件，栅极长度较长，需要较大的器件宽度(即第一开关栅极12和第二开关栅极13的宽度C)来使得开关器件具有足够的电流驱动能力。另外，由于设计规则和半导体可制造性的要求，开关器件的沟道掺杂区(Channel，CH)和反熔丝器件中较高浓度的反熔丝掺杂区(Auti Fuse，AF)的分布使得反熔丝栅极与选择栅极也必须保持较大的距离，导致反熔丝阵列的面积难以进一步缩小，同时栅极的不均匀分布也会对器件的性能产生较大的影响(例如：布局寄生效应和不均匀掺杂问题)。
基于此，本公开实施例提供了一种反熔丝结构，包括：衬底；开关器件，包括第一栅极结构、第二栅极结构、第一掺杂区、第二掺杂区和第三掺杂区，第一栅极结构和第二栅极结构设置于衬底上，第一掺杂区和第二掺杂区分别位于第一栅极结构两侧的衬底内，第二掺杂区和第三掺杂区分别位于第二栅极结构两侧的衬底内；反熔丝器件，包括第三栅极结构和第三掺杂区，第二栅极结构和第三栅极结构分别位于第三掺杂区两侧的衬底上，其中，掺杂区用于形成源极或者漏极。这样，开关器件包括两个栅极结构和三个掺杂区，即相当于形成了两个开关晶体管，从而在进行编程时，两个开关晶体管同时分担高压，避免了在反熔丝器件被击穿后高电压落在开关器件而导致开关器件被雪崩击穿的问题，提高了开关器件的可靠性和稳定性；另外，开关器件包括三个掺杂区，由于开关器件导通时三个掺杂区存在压降，导致第二掺杂区的电压高于衬底，由于衬片效应使得开关器件的开启电压增大，进一步避免了开关器件被击穿的可能。
下面将结合附图对本公开各实施例进行详细说明。
本公开的一实施例中，参见图3，其示出了本公开实施例提供的一种反熔丝结构200的组成结构示意图。如图3所示，该反熔丝结构200可以包括：
衬底20；
开关器件，包括第一栅极结构21、第二栅极结构22、第一掺杂区23、第二掺杂区24和第三掺杂区25，第一栅极结构21和第二栅极结构22设置于衬底20上，第一掺杂区23和第二掺杂区24分别位于第一栅极结构21两侧的衬底内，第二掺杂区24和第三掺杂区25分别位于第二栅极结构22两侧的衬底20内；
反熔丝器件，包括第三栅极结构26和第三掺杂区25，第二栅极结构22和第三栅极结构26分别位于第三掺杂区25两侧的衬底20上，其中，掺杂区用于形成源极或者漏极。
需要说明的是，本公开实施例提供的反熔丝单元包括开关器件(也称作开关晶体管、选择器件、选择晶体管等，可以用XADD表示)和反熔丝器件(也称作反熔丝晶体管、编程器件、反熔丝晶体管等，可以用AF表示)。如图3所示，开关器件和反熔丝可以均可以形成在衬底20上，具体是形成在衬底20中的有源区内，在图3中，衬底20主要示出了有源区部分，即第一掺杂区22、第一掺杂区23和第二掺杂区24均形成在衬底20的有源区中。其中，第一栅极结构21、第二栅极结构22、第一掺杂区23、第二掺杂区24和第三掺杂区25组成开关器件，第三栅极结构26和第三掺杂区25组成反熔丝器件。
还需要说明的是，参见图4，其示出了本公开实施例提供的另一种反熔丝结构100的组成结构示意图。如图4所示，第一掺杂区23以及位于第一掺杂区23右侧的第一栅极结构21、第二掺杂区24、第二栅极结构22、第三掺杂区25组成一个开关器件(可以称作第一开关器件)，第一开关器件右侧的第三栅极结构26和第三掺杂区25组成一个反熔丝器件(可以称作第一反熔丝器件)；第一掺杂区23以及位于第一掺杂区23左侧的第一栅极结构21、第二掺杂区24、第二栅极结构22、第三掺杂区25组成另一个开关器件(可以称作第二开关器件)，第二开关器件左侧的第三栅极结构26和第三掺杂区25组成另一个反熔丝器件(可以称作第二反熔丝器件)。
也就是说，在本公开实施例中，左右两侧一对开关器件在衬底20上方呈对称分布，并共享第一掺杂区23。其中，第一掺杂区23、第二掺杂区24和第三掺杂区25形成第一开关器件和第二开关器件的源极和漏极。示例性地，第一掺杂区23形成第一开关器件的源极，也形成第二开关器件的源极，右侧的第二掺杂区24和第三掺杂区25形成第一开关器件的漏极，左侧的第二掺杂区24和第三掺杂区25形成第二开关器件的漏极。另外，第一掺杂区23也可以作为漏极，第二掺杂区24和第三掺杂区25也可以作为源极，具体结合实际使用需求进行确定。
这样，利用该反熔丝结构，在进行编程时，由于开关器件中包括两个栅极结构和三个掺杂区，相当于形成了两个开关晶体管，两个开关晶体管可以共同分担高压，避免了开关器件被击穿损坏。
参见图5，其示出了本公开实施例提供的一种反熔丝结构的版图结构示意图。其中，图4为在图5中aa’方向的截面示意图。
如图5所示，在一些实施例中，第一栅极结构21和第二栅极结构22之间的间隔距离与第二栅极结构22和第三栅极结构26之间的间隔距离相同。
需要说明的是，如图5所示，在反熔丝结构200中，第一栅极结构21和第二栅极结构之间的间隔距离为H1，第二栅极结构22和第三栅极结构26之间的间隔距离为H2，两个第一栅极结构21之间的距离为H3，由于本公开实施例在有源区中反熔丝器件对应的区域中去除了反熔丝掺杂区，从而无需考虑反熔丝掺杂区的影响，开关器件的栅极结构(第一栅极结构和第二栅极结构)与反熔丝器件的栅极结构可以靠得更近，因此，H1、H2和H3是相等的，第一栅极结构、第二栅极结构和第三栅极结构的宽度也可以是相等的。也就是说，在该反熔丝结构中，任意相邻的栅极结构之间的间隔距离都是相同的，也即位于各栅极结构之间的有源区中的第一掺杂区23、第二掺杂区24和第三掺杂区25的尺寸也都是相同的。
这样，由于栅极结构之间的间隔距离都是相同的，使得反熔丝结构的排布整洁、美观，能够改善版图的图案均匀性，有利于实际工艺生产，而且有利于缩小器件面积。
进一步地，对于各栅极结构，如图4所示，在一些实施例中，第一栅极结构21包括第一栅导电层211和第一栅氧化层212，第二栅极结构22包括第二栅导电层221和第二栅氧化层222，第三栅极结构26包括第三栅导电层261和第三栅氧化层262；其中，
第一栅氧化层212形成在第一栅导电层211和衬底20之间；
第二栅氧化层222形成在第二栅导电层221和衬底20之间；
第三栅氧化层262形成在第三栅导电层261和衬底20之间。
需要说明的是，如图4所示，每一栅极结构均是由栅导电层和栅氧化层(也可以称作栅介质层)组成的，且栅氧化层形成在衬底20和栅导电层之间。这样，当进行编程时，在相邻的反熔丝器件和开关器件的栅导电层施加高压，开启开关器件，并使得反熔丝器件的栅氧化层(第三栅氧化层262)被击穿而电阻显著下降，未施加高压的反熔丝器件因栅氧化层未被击穿而处于高阻态，从而达到写入的目的。其中，高压可以为5.6～6伏特(V)。
进一步地，如图5所示，在一些实施例中，第一栅极结构21和第二栅极结构22连接形成折叠型栅极。
需要说明的是，在本公开实施例中，第一栅极结构21和第二栅极结构22是连接在一起的，连接方式可以为图5所示的折叠型连接(或者称作“U”型连接)。具体地，如图5所示，第一栅极结构21和第二栅极结构22可以通过栅极连接结构27连接在一起，栅极连接结构27可以与各栅极结构类似的分为栅导电连接层和栅氧化连接层，其中，栅导电连接层与前述的各栅导电层的材料相同，分别与第一栅导电层和第二栅导电层连接，栅氧化连接层与前述的各栅氧化层的材料相同，分别与第一栅氧化层和第二栅氧化层连接。
也就是说，第一栅极结构21、第二栅极结构22和栅极连接结构27共同组成了开关器件的栅极，这三者是一体的，在制备时，可以一道工艺同时得到，无需分成三部分，在本公开实施例中，将开关器件的栅极分为三个部分只是为了便于描述。
另外，图6示出了本公开实施例提供的另一种反熔丝结构的版图结构示意图。如图6所示，在一些实施例中，第一栅极结构21和第二栅极结构22连接形成环形栅极。
需要说明的是，图6与图5的不同之处为第一栅极结构21和第二栅极结构22的连接方式有所不同，其余部分均相同，这里不再赘述相同部分。在图6中，栅极连接结构27在一端将第一栅极结构21和第二栅极结构22连接形成折叠型栅极，这里，栅极连接结构27和第一栅极结构21、第二栅极结构22也是一体的，分开为几个部分只是为了便于描述。在图5中，在第一栅极结构21和第二栅极结构22的两端均存在栅极连接结构27从而将第一栅极结构21和第二栅极结构22连接形成环形栅极。
在一些实施例中，第一栅氧化层、第二栅氧化层和第三栅氧化层的厚度相同。
需要说明的是，基于本公开实施例提供的反熔丝结构，各栅极结构的栅氧化层的厚度可以是相同的，即反熔丝器件和开关器件可以均为薄氧器件。
对于各掺杂区，在一些实施例中，第一掺杂区形成开关器件的源极；
第二掺杂区和第三掺杂区形成开关器件的第一漏极和第二漏级。
在一些实施例中，如图3或者图4所示，该反熔丝结构还可以包括轻掺杂漏区28，其中，轻掺杂漏区28形成在第一掺杂区23的两侧、第二掺杂区24的两侧和第三掺杂区25的两侧。
需要说明的是，在本公开实施例中，开关器件不仅是一种双栅极结构，还是一种双漏极结构。如图4所示，第一掺杂区23形成开关器件的源极，第二掺杂区24形成开关器件的第二漏极，第三掺杂区25形成开关器件的第一漏极。具体来说，第一掺杂区23(源极)、第一栅极结构21、第二掺杂区24(第二漏极)可以组成一个开关晶体管，第一掺杂区23(源极)、第二栅极结构22、第三掺杂区25(第一漏极)可以组成另一个开关晶体管。这样，在反熔丝器件被击穿时，两个开关晶体管可以同时分担高压，开关晶体管的开启电压变大，导致沟道电阻增加，限制了经第三栅极结构到两个开关晶体管的沟道的串联电流，并且开关晶体管的漏极到源极的电势差均大幅降低，极大地降低了开关器件被完全击穿的可能。
在衬底20中，每个掺杂区的两侧还形成有轻掺杂漏区28(Lightly Doped Drain，LDD)。其中，轻掺杂漏区28能够减弱晶体管中的漏区电场，从而能够改进热电子退化效应等一系列的短沟道效应。
如图3或者图4所示，在一些实施例中，反熔丝结构200还包括可以位线连接结构291，位线连接结构291将位线与第一掺杂区23电连接。
需要说明的是，结合参照图5或者图6，位线连接结构形成在第一掺杂区23的上方，用于将第一掺杂区23与位线进行电连接。
参见图7，其示出了本公开实施例提供的又一种反熔丝单元的版图排布示意图，是在图5的基础上增加了位线29后的结构。如图7所示，各栅极结构沿第二方向延伸，位线29沿第一方向延伸。其中，位线连接结构291将位线29与第一掺杂区23进行电连接，因此，位线连接结构291也可以视作位线29的一部分。
在一些实施例中，该反熔丝结构还可以包括字线，字线与每一个栅极结构的栅导电层连接，以通过字线向各栅极结构施加高压，从而开启被选中的开关器件，并击穿被选中的反熔丝器件。
进一步地，参见图8，其示出了本公开实施例提供的又一种反熔丝结构200的组成结构示意图。如图8所示，在一些实施例中，衬底20中形成有阱区30；其中，
第一掺杂区23、第二掺杂区24和第三掺杂区25形成在阱区30内；
第一栅极结构21、第二栅极结构22和第三栅极26结构形成在阱区30上方。
需要说明的是，阱区30可以是对有源区进行P型离子注入得到的。如图8所示，进一步对阱区30进行P型离子注入还可以得到沟道层31的，沟道层31也可以称作沟道掺杂区。也就是说，在本公开实施例中，只需要进行离子注入形成开关器件的沟道掺杂区，也就是沟道层31，而无需形成反熔丝掺杂区。
这样，在反熔丝器件对应的有源区中去除反熔丝掺杂区，从而可以降低反熔丝栅极结构(第三栅极结构)和开关栅极结构(第一栅极结构和第二栅极结构)之间的间隔距离，并可以降低开关器件的器件长度，使得开关器件的器件宽度也可以大幅缩小，且电流驱动能力不变。在形成反熔丝阵列时，能够极大地降低了反熔丝阵列的面积。
图9为一种反熔丝结构101的组成结构示意图，对应图1中的一个阵列单元101。如图6所示，该反熔丝结构101包括形成在衬底10(衬底10主要指有源区10)上的两个开关器件和两个编程器件、轻掺杂漏区17和位线连接结构151，其中，第一开关栅极包括栅导电层121和栅氧化层122、第二开关栅极包括栅导电层131和栅氧化层132、第一反熔丝栅极包括栅导电层111和栅氧化层112、第二反熔丝栅极包括栅导电层141和栅氧化层142；掺杂区106形成源极(图中的S)，掺杂区107和掺杂区108均形成漏极(图中的D)。
其中，第一开关栅极、掺杂区106和掺杂区107组成第一开关器件，第一反熔丝栅极和掺杂区107组成第一反熔丝器件，第二开关栅极、掺杂区106和掺杂区108组成第二开关器件，第二反熔丝栅极和掺杂区108组成第二反熔丝器件。
以图9和图8作为对比，以击穿电压为6V为例，在图9所示的结构中，当反熔丝器件被击穿时，开关器件的漏极与反熔丝器件的栅极相连变为6V的高压，此时开关器件处于饱和态。在开关器件沟道的夹断区(耗尽区)的强电场内，会产生载流子的碰撞，使电离倍增，其中产生的空穴会流入衬底端(图中用Bulk示出)。尽管衬底端外接了0V的电压，但是由于衬底端具有一定的电阻，所以空穴的流入会增加开管器件沟道附近局域的衬底电位，这样会使衬底到源极端的PN结正向偏置，加剧碰撞电离倍增，最终造成开关器件完全的击穿。而在本公开实施例所提供的的反熔丝结构中，如图8所示(其中，D1表示第一漏极，D2表示第二漏极)，开关器件包括两个栅极结构和两个漏极，这样，相当于经过两个开关晶体管才接到源极端(用S表示)的0V，由于两个开关晶体管均处于开启状态，D1到D2再到S之间有串联电流，必然会有压降，使得D2的电压为大于0V的某一值，衬底端Bulk的电压为0V，这样，相当于第一漏极D2/第二栅极结构22和第一漏极D1组成的开关晶体管具有一定的负衬底偏压，开关晶体管的开启电压变大，导致沟道电阻增加，限制了经反熔丝器件的栅极到开关器件的两个沟道的串联电流，并且该结构中开关器件的漏极端到源极端的电势差均大幅降低，这两个因素极大地降低了完全击穿的可能。
可见，基于本公开实施例提供的反熔丝结构，可以采用双薄氧器件作为开关器件，开关器件中的两个开关晶体管同时分担高压，避免了当反熔丝器件被击穿后，高电压落在开关器件的漏极端使开关器件被雪崩击穿。
另外，如图8所示，本公开实施例在反熔丝器件对应的有源区中去除反熔丝掺杂区，使得高压只集中在轻掺杂漏区(轻掺杂漏区可以为N型掺杂，简写为NLDD)和反熔丝器件的栅极结构(第三栅极结构)交叠的边上，限制了栅氧化物击穿时热点(Hot Spot)的区域，使得反熔丝结构的均匀性得到改善。其中，热点的具体位置可以如图3/图4/图8中的HS所指。而在图9所示的结构中，由于存在反熔丝掺杂区，开关器件的漏极端和反熔丝掺杂区连接在一起，即开关器件的漏极端和反熔丝掺杂区交叠的所有区域都是0V，在击穿时，可以在交叠的任意区域形成热点，同时由于反熔丝掺杂区的掺杂浓度较高，导致反熔丝器件的栅极结构与开关器件的栅极结构之间间距较大，不利于反熔丝器件的均匀性。也就是说，与图9所示的结构相比，本公开实施例提供的反熔丝结构各方面都得到了较好的改善，不仅反熔丝器件不易被击穿，而且均匀性好。
本公开实施例提供了一种反熔丝结构，该反熔丝结构包括：衬底；开关器件，包括第一栅极结构、第二栅极结构、第一掺杂区、第二掺杂区和第三掺杂区，第一栅极结构和第二栅极结构设置于衬底上，第一掺杂区和第二掺杂区分别位于第一栅极结构两侧的衬底内，第二掺杂区和第三掺杂区分别位于第二栅极结构两侧的衬底内；反熔丝器件，包括第三栅极结构和第三掺杂区，第二栅极结构和第三栅极结构分别位于第三掺杂区两侧的衬底上，其中，掺杂区用于形成源极或者漏极。这样，开关器件包括两个栅极结构和三个掺杂区，即相当于形成了两个开关晶体管，从而在进行编程时，两个开关晶体管同时分担高压，避免了在反熔丝器件被击穿后高电压落在开关器件而导致开关器件被雪崩击穿的问题，提高了开关器件的可靠性和稳定性；另外，开关器件包括三个掺杂区，由于开关器件导通时三个掺杂区存在压降，导致第二掺杂区的电压高于衬底，由于衬片效应使得开关器件的开启电压增大，进一步避免了开关器件被击穿的可能。
本公开的另一实施例中，基于前述反熔丝结构的组成，参见图10，其示出了本公开实施例提供的一种反熔丝阵列400的阵列排布示意图。如图10所示，该反熔丝阵列400可以包括：
多个反熔丝子阵列41，多个反熔丝子阵列41沿第一方向延伸排布，其中，每个反熔丝子阵列41包括两个反熔丝单元行42，每个反熔丝单元行42包括N个如前述实施例任一项所述的反熔丝结构200，N为大于或者等于1的整数；两个反熔丝单元行42沿平行于第二方向延伸的对称轴pp’呈轴对称排布，每个反熔丝单元行42中的N个反熔丝结构200沿第二方向间隔排布，且N个反熔丝结构200的第一栅极结构、第二栅极结构和第三栅极结构分别沿第二方向延伸连接；
N个位线29，N个位线29沿第一方向延伸，沿第二方向间隔排布，且每个位线与多个反熔丝子阵列41中沿第一方向间隔排列的第一掺杂区电连接。
需要说明的是，反熔丝阵列中可以包括多个沿第一方向延伸排布的反熔丝子阵列。在图10中示出了两个反熔丝子阵列41，在每个反熔丝子阵列41中，包括两个反熔丝单元行42，每个反熔丝单元行42包括N个反熔丝结构200，其中，反熔丝结构200可以为前述实施例任一项所述的反熔丝结构。
还需要说明的是，如图10所示，在每个反熔丝子阵列41中，两个反熔丝单元行42关于对称轴pp’呈对称分布，且对称轴pp’沿第二方向延伸。
将第一方向定义为反熔丝阵40的列方向，将第二方向定义为反熔丝阵列400的行方向。反熔丝阵列400的一行中，多个反熔丝结构200顺序间隔排列组成一个反熔丝单元行42，在反熔丝阵列400的一列中，一个位线29对应一列的多个反熔丝结构200顺序间隔排列。而且，在反熔丝阵列400的一列中，一个位线29与该列中每一个反熔丝结构200的第一掺杂区电连接。
在一些实施例中，如图10所示，在一个反熔丝单元行42中，位于第二方向两端的反熔丝结构200中的至少一个反熔丝结构200的第一栅极结构和第二栅极结构连接。
需要说明的是，参见图11，其中，(a)和(b)分别示出了本公开实施例提供的反熔丝阵列的局部放大示意图。其中，(a)示出的是在图10中的反熔丝子阵列41的最左侧的一组反熔丝结构，(b)示出的是在图10中的反熔丝子阵列41的中部的一组反熔丝结构。图11中的序号所代表的的含义与前述实施例的描述相同，这里不再赘述。
如图11所示，沿第二方向，反熔丝单元行42中的第一个反熔丝结构200的第一栅极结构21和第二栅极结构22连接在一起。同理，沿第二方向，反熔丝单元行42中的最后一个反熔丝结构200的第一栅极结构21和第二栅极结构22也可以连接在一起；对于反熔丝单元行42中不是第一个和最后一个的反熔丝结构200，第一栅极结构21和第二栅极结构22可以不直接连接在一起。但是，可以理解的是，如图10所示，在反熔阵列400中，一个反熔丝单元行42中包含的多个第一栅极结构是连接在一起的，多个第二栅极结构也是连接在一起的，那么由于第一个和/或最后一个反熔丝结构200的第一栅极结构和第二栅极结构是连接在一起的，那么一个反熔丝单元行42中的所有第一栅极结构和第二栅极结构均是连接在一起的，整体作为一个反熔丝单元行42的第一栅极结构和第二栅极结构，即一个反熔丝单元行42中的所有反熔丝结构共用同一个第一栅极结构和第二栅极结构。也就是说，如图10所示，第一栅极结构21既可以表示反熔丝单元行42中的一个反熔丝结构200的第一栅极结构，也可以表示反熔丝单元行42中的所有反熔丝结构200的第一栅极结构，对于第二栅极结构22和第三栅极结构26也是同理。
在一些实施例中，在每个反熔丝单元行中，N个反熔丝结构的第一栅极结构和第二栅极结构相连接并呈折叠型或者环形。
还需要说明的是，在一个反熔丝单元行42中，可以只将第一个或者最后一个反熔丝结构200的第一栅极结构21和第二栅极结构22连接在一起，从而在每一个反熔丝单元行42中形成所有反熔丝结构200共享的折叠型栅极，即在反熔丝阵列中形成多个折叠型栅极；也可以将第一个或者最后一个的反熔丝结构200的第一栅极结构21和第二栅极结构22均连接在一起，从而在每一个反熔丝单元行42中形成所有反熔丝结构200共享的环形栅极，即在反熔丝阵列中形成多个环形栅极。另外，也可以将反熔丝单元行42的中的某一或多个反熔丝结构的第一栅极结构21和第二栅极结构22连接在一起，或者将每个反熔丝结构的第一栅极结构21和第二栅极结构22均以折叠型或者环形连接。这里不作具体限定。
当只连接第一个或者最后一个反熔丝结构的第一栅极结构和第二栅极结构时，能够减小反熔丝阵列的版图的复杂度，并减小版图面积，且有利于实际工艺实施，此外，一个反熔丝单元行42中的所有反熔丝结构共用栅极结构，也可以简化版图复杂度和工艺实施难度。
在一些实施例中，如图10所示，在反熔丝单元行42中，第一掺杂区之间的间隔距离、第二掺杂区之间的间隔距离和第三掺杂区之间的间隔距离均相同。
需要说明的是，在本公开实施例中，在反熔丝单元行42中，不仅是各相邻的栅极结构(包括第一栅极结构、第二栅极结构和第三栅极结构)之间的间隔距离均相同，各反熔丝结构200的有源区(掺杂区)之间的间隔距离也均相同，更具体地，第一掺杂区之间的间隔距离、第二掺杂区之间的间隔距离和第三掺杂区之间的间隔距离均相同。那么相应的，多个位线29之间的间隔距离也均相同。从而能够使得反熔丝阵列的布局均匀，有效节省版图面积，改善反熔丝阵列制造工艺的复杂程度。
如图10所示，在一些实施例中，反熔丝子阵列41沿第一方向的间隔距离均相同。
需要说明的是，沿第一方向延伸排布的各反熔丝子阵列41之间的间隔距离也均相同，这样，也能够使得反熔丝阵列布局均匀。
如图10所示，在一些实施例中，在反熔丝子阵列41中，沿第一方向相邻且对称的两个反熔丝结构200共享第一掺杂区。
需要说明的是，如图10或者图11所示，反熔丝子阵列41包括对称分布的两个反熔丝单元行42，在反熔丝单元行42的列方向(第一方向)上，两个反熔丝结构200可以呈对称分布，并共享第一掺杂区。另外，在每个反熔丝结构200中，还包括字线连接结构291，用于将第一掺杂区和位线29进行电连接，在反熔丝阵列400的一列，多个反熔丝结构共享一个位线29。
还需要说明的是，反熔丝单元行42也可以不呈对称分布，而是沿第一方向顺序排列，这时候，反熔丝结构之间不共享第一掺杂区。具体地，参见图12，其示出了本公开实施例提供的另一种反熔丝阵列的阵列排布示意图，如图12所示，在该反熔丝阵列400中，沿第一方向依次排布若干个反熔丝单元行42，每个反熔丝单元行42包括N个反熔丝结构200，在每个反熔丝单元行中，第一栅极结构21、第二栅极结构22、第三栅极结构26之间的连接方式、以及位线29的连接方式均与图10所述的反熔丝阵列相同，不同之处在于，在图12中，每个反熔丝单元均独立地包括第一掺杂区。该反熔丝阵列排布整洁、美观，同样布局均匀，而且能够有效防止反熔丝阵列的布局寄生效应和不均匀掺杂问题。
对于本公开实施例中未披露的细节，可以参照前述实施例的描述而理解。
简言之，本公开实施例提供了一种采用折叠型栅极双薄氧器件作为开关器件并且去除反熔丝掺杂区的反熔丝阵列，其中，反熔丝器件和开关器件的栅极结构的间隔距离保持一致。反熔丝阵列可以是以前述图3至图8任一所示的反熔丝结构构筑阵列，该反熔丝结构采用折叠型栅极的双薄氧器件作为开关器件，大幅缩小开关器件长度和宽度，并且在反熔丝器件对应的区域去除反熔丝掺杂区，可保持反熔丝器件和开关器件中有源区和栅极结构的间隔距离一致。该反熔丝结构可在宽度方向上大幅缩小，并且在长度方向上同时作出改善。
本公开实施例提供了一种反熔丝阵列，在该反熔丝阵列中，包括多个反熔丝结构，反熔丝结构中的选择器件和反熔丝器件的栅氧化层可以采用薄氧化物，并且选择器件和反熔丝器件中有源区和栅极结构的间距均保持一致，从而能够改善反熔丝阵列的图案均匀性，也有利于在集成电路制造中改善反熔丝结构的均匀性。
本公开的又一实施例中，参见图13，其示出了本公开实施例提供的一种反熔丝阵列的制备方法的流程示意图。如图13所示，该方法可以包括：
S1001、提供半导体衬底，在半导体衬底上形成浅沟槽隔离结构。
需要说明的是，参见图14，其示出了本公开实施例提供的一种衬底的结构示意图。如图14所示，在制备反熔丝结构时，首先提供一半导体衬底20，在图14中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。其中，半导体衬底20可以为硅衬底或者硅、锗、硅锗化合物等其它合适的衬底材料，例如掺杂或者非掺杂的单晶硅衬底、多晶硅衬底等，本公开实施例对此不作具体限定。
在半导体衬底20中形成浅沟槽隔离结构(Shallow Trench Isolation，STI)，以将半导体衬底20分隔为若干个有源区，且若干个有源区呈阵列排布。参见图15，其示出了本公开实施例提供的一种形成浅沟槽隔离结构201后所得的结构示意图，在图15中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图，(c)为有源区的阵列排布示意图，(b)示出了(c)的一部分，浅沟槽隔离结构201将半导体衬底20分隔为多个间隔排列的有源区202。如图15中的(a)所示，有源区202呈凹槽状，如图15中的(b)所示，沿第二方向，多个有源区202间隔排列，且每一有源区202均沿第一方向延伸。
如图15中的(c)所示，浅沟槽隔离结构201将衬底20分隔成呈阵列排布的多个有源区，在第一方向，相邻的有源区202之间的间隔距离可以是相同的，在第二方向，相邻的有源区202之间的间隔距离也可以是相同的，多个有源区202自身的尺寸也可以是相同的，反熔丝阵列的均匀排布，不仅有利于工艺实现，而且能够有效防止反熔丝阵列的布局寄生效应和不均匀掺杂问题。本公开实施例中，以该阵列中沿第二方向的一行有源区(如图15中的(b)所示)为例进行描述。
S1002、于半导体衬底上方形成初始栅极层；
需要说明的是，在半导体衬底上方形成初始栅极层，用于制备栅极结构。在此之前，还需要对有源区进行掺杂。因此，在一些实施例中，在于半导体衬底上方形成初始栅氧化层之前，该方法还可以包括：
于有源区中形成阱区；
于阱区中形成沟道层。
需要说明的是，参见图16，其示出了本公开实施例提供的一种形成阱区30后所得的结构示意图，在图16中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。如图16所示，在对有源区202进行掺杂之前，首先在半导体衬底20的上方形成第一光阻层203，第一光阻层203暴露有源区202，然后对有源区202进行掺杂(如(a)中箭头所示)形成阱区30。示例性地，掺杂的方式可以为P型离子注入，从而可以得到P型阱区30(P-Well，PW)。
继续对阱区30进行掺杂，以形成沟道层。参见图17，其示出了本公开实施例提供的一种形成沟道层31后所得的结构示意图，在图17中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。如图17所示，对阱区30进行掺杂(如(a)中箭头所示)，在阱区30中形成沟道层31。示例性地，掺杂的方式可以为P型离子注入，从而可以得到P型沟道层31，其中，沟道层31的掺杂浓度可以高于阱区30的掺杂浓度。
这时候，半导体衬底20的有源区中就形成阱区30以及沟道层31。将第一光阻层203去除，然后在形成初始栅极层。
在一些实施例中，于半导体衬底上方形成初始栅极层，可以包括：
于半导体衬底上方形成初始栅氧化层；
于初始栅氧化层上方形成初始栅导电层。
需要说明的是，参见图18，其示出了本公开实施例提供的一种形成初始栅氧化层204后所得的结构示意图，在图18中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。如图18所示，初始栅氧化层204形成在半导体衬底20的上方，覆盖浅沟槽隔离结构201和沟道层31。其中，形成初始栅氧化层204的方式可以为沉积形成，初始栅氧化层204的材料可以包括二氧化硅等。
在初始栅氧化层204上方形成初始栅导电层205，参见图19，其示出了本公开实施例提供的一种形成初始栅导电层205后所得的结构示意图，在图19中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。如图19所示，初始栅导电层205完全形成在初始栅氧化层204的上方。其中，形成初始栅导电层205的方式可以为沉积形成，初始栅导电层205的材料可以包括多晶硅等。也就是说，初始栅极层由初始栅氧化层204和形成于初始栅氧化层204上方的初始栅导电层205组成。
对栅导电层进行掺杂，参见图20，其示出了本公开实施例提供的一种对栅导电层205进行掺杂的掺杂示意图，在图20中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。如图20所示，在对栅导电层205进行掺杂时，首先在栅导电层205的上方形成第二光阻层206，第二光阻层206暴露出每个有源区上方用于后续形成栅极结构的栅导电层205，对被暴露出的栅导电层205进行掺杂(如(a)中的箭头所示)。其中，示例性地，掺杂的方式可以为N型离子注入，从而可以得到N型掺杂的多晶硅栅极(N-Gate，NGA)。
然后去除第二光阻层206，至此，就得到了由初始栅氧化层204和经过掺杂的初始栅导电层205组成的初始栅极层。
S1003、对初始栅极层进行图案化处理，以在多个有源区上方形成多组栅极结构。
需要说明的是，对初始栅极层进行图案化处理，将初始栅极层去除部分，保留下来的初始栅极层形成多组栅极结构。其中，请参照图15中的(c)，在第二方向上的一列有源区上方可以形成一组栅极结构(或者多组栅极结构)，例如，图15中的(b)，以第二方向间隔排列的四个有源区作为一个最小单元在其上方形成栅极结构，或者也可以将第二方向间隔排列的所有有源区作为一个最小单元在其上方形成栅极结构，具体结合实际工艺条件和需求进行设定，本公开实施例对此不作具体限定。
对初始栅极层进行图案化处理，从而将初始栅极层分割成多组栅极结构，一组栅极结构对应前述实施例中的一反熔丝子单元。因此，与前述反熔丝单元对应地，每组栅极结构也呈对称排布，具体地，每一组栅极结构均包括对称分布在对称轴两侧的一对第一栅极结构、对称分布在一对第一栅极结构两侧的一对第二栅极结构、以及分布在一对第二栅极结构两侧的一对第三栅极结构，而且对称轴、第一栅极结构、第二栅极结构和第三栅极结构分别沿第二方向延伸，每组栅极结构均覆盖沿第二方向排布的多个有源区。
在一些实施例中，对初始栅极层进行图案化处理，可以包括：
于初始栅极层上方形成掩膜层，掩膜层包括至少一个子掩膜层，子掩膜层包括沿第一方向间隔排布的第一部分、第二部分、第三部分和第四部分，第一部分和第四部分对称分布且呈线型，第二部分和第三部分对称分布且呈折叠型或者环形；
以掩膜层为掩模对初始栅极层进行图案化处理，去除部分初始栅导电层和部分栅氧化层；其中，保留在第一部分和第四部分下方的初始栅极层形成一对第三栅极结构，保留在第二部分和第三部分下方的初始栅极层形成一对第一栅极结构和一对第二栅极结构；
去除掩膜层。
需要说明的是，参见图21，其示出了本公开实施例提供的一种形成掩膜层后所得的结构示意图，在图21中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。如图21中的(a)所示，子掩膜层207形成在初始栅导电层205的上方，子掩膜层207的材料可以与前述第一光阻层203和第二光阻层206，均为光刻胶(Photoresist，PR)。
还需要说明的是，图21中示出了用于形成一组栅极结构的子掩膜层207，掩膜层由至少一组子掩膜层207组成，从而能够形成多组栅极结构，这里，仅以一个子掩膜层207作为示例。
具体地，参见图22，其示出了本公开实施例提供的两种子掩膜层的具体结构示意图。如图22中的(a)和(b)所示，子掩膜层207可以包括沿第一方向间隔排布的第一部分2071、第二部分2072、第三部分2073和第四部分2074，且第一部分2071、第二部分2072、第三部分2073和第四部分2074均沿第二方向延伸，其中，第一部分2071和第四部分2074均呈线型。在一种实现方式中，如图22的(a)所示，第二部分2072和第三部分2073均呈环形；在另一种实现方式中，如图22中的(b)所示，第二部分2072和第三部分2073均呈折叠型(或称U型)。
还需要说明的是，第一部分2071、第四部分2074、第二部分2072的左右两部分和第三部分2073的左右两部分沿第一方向的宽度和间隔距离均相同。另外，图21和图22均只示出了一个子掩膜层207，对于反熔丝阵列整体而言，第一部分、第二部分、第三部分和第四部分组成的子掩膜层，还应该重复沿第一方向延伸排布，以形成反熔丝阵列的栅极结构。
以掩膜层为掩膜对初始栅极层进行图案化处理，去除被掩膜层暴露的栅极层。参见图23，其示出了本公开实施例提供的对初始栅极层进行图案化处理后所得的结构示意图，在图23中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。在进行图案转移，并去除掩膜层之后，形成栅极结构，如图23中的(a)所示，将栅极结构用大括号示出的左右两部分，其中，栅极结构的左侧部分包括：保留在第一部分2071下方的栅极层形成的第三栅极结构26，保留在第二部分2072下方的栅极层形成的第一栅极结构21和第二栅极结构22；栅极结构的右侧部分包括：保留在第四部分2074下方的栅极层形成第三栅极结构26，保留在第三部分2073下方的栅极层形成的第一栅极结构21和第二栅极结构22；其中，栅极结构沿平行于第二方向延伸的对称轴呈对称分布，在(a)中，将对称轴以nn’示出，在(b)中，将对称轴以mm’示出。而且各栅极结构之间的距离和各栅极结构的宽度均相同。
如图23中的(b)所示，在每个沟道层31上方，均形成有栅极结构，将栅极结构的两部分用大括号示出，其中，对于一组栅极结构的左半部分或者右半部分，沿第二方向，形成在多个沟道层31上方的多个第一栅极结构21连接在一起，沿第二方向延伸，形成在多个沟道层31上方的多个第二栅极结构22连接在一起，沿第二方向延伸，形成在多个沟道层31上方的多个第三栅极结构26连接在一起，沿第二方向延伸。另外，基于子掩膜层207的环形(或者折叠型)的形貌，在进行图案转移后。在每一组栅极结构中，左半部分的第一栅极结构21和第二栅极结构22是连接在一起的，右半部分的第一栅极结构21和第二栅极结构22也是连接在一起的，这里将第一栅极结构21和第二栅极结构22的连接部位记作栅极连接结构27。
S1004、于第一栅极结构之间的有源区中形成多个第一掺杂区，于第一栅极结构和第二栅极结构之间的有源区中形成多个第二掺杂区，于第二栅极结构和第三栅极结构之间的有源区中形成多个第三掺杂区。
需要说明的是，对各栅极结构之间的有源区进行掺杂，以形成掺杂区。
在一些实施例中，在于所述第一栅极结构之间的有源区中形成第一掺杂区之前，该方法还可以包括：
于第一栅极结构、第二栅极结构和第三栅极结构的侧面形成第一保护层；
于第一保护层和沟道层的交界处形成轻掺杂漏区；
于第一保护层的侧面形成第二保护层。
需要说明的是，参见图24，其示出了本公开实施例提供的一种形成第一保护层209后所得的结构示意图。如图24所示，在第一栅极结构、第二栅极结构和第三栅极结构的侧面均形成第一保护层209(第一保护层可以简称为LSE)，并在半导体衬底20上方形成第三光阻层208，第三光阻层208将各栅极结构暴露。然后以第一保护层209作为保护，在沟道层31中形成轻掺杂漏区(图24中未示出)，其中，轻掺杂漏区形成在沟道层31和第一保护层209的交界处，轻掺杂漏区的具体形成位置可以参照前述图8。形成轻掺杂漏区的方式可以为离子注入。
接下来，在第一保护层209的侧面形成第二保护层210，然后以第二保护层210作为保护对沟道层31进行掺杂，形成多个掺杂区。参见图25，其示出了本公开实施例提供的一种形成掺杂区后所得的结构示意图，在图25中，(b)为俯视示意图，(a)为在(b)中的aa’方向的截面示意图。如图25所示，第二保护层210形成在第一保护层209的侧面，掺杂区形成在第二保护层210之间的沟道层31中((b)中未示出第一保护层和第二保护层)。其中，形成在第一栅极结构21之间的掺杂区为第一掺杂区23，形成在第一栅极结构21和第二栅极结构22之间的掺杂区为第二掺杂区24，形成在第二栅极结构22和第三栅极结构26之间的掺杂区为第三掺杂区25。
也就是说，第一掺杂区、第二掺杂区和第三掺杂区形成在第二保护层210之间的有源区中，同时，第一栅极结构21、第二栅极结构22和第三栅极结构26均形成在有源区上方。其中，第一掺杂区、第二掺杂区和第三掺杂区的宽度均相同。另外，各掺杂区的掺杂深度可以小于沟道层31，或者大于沟道层31，也可以等于沟道层31，这里不作具体限定。
在一些实施例中，第一栅极结构和第二栅极结构形成开关器件的栅极，第三栅极结构形成反熔丝器件的栅极。
需要说明的是，本公开实施例提供的方法用于制备前述实施例所述的反熔丝阵列，即可以制备得到多个反熔丝器件和开关器件，其中第一栅极结构和第二栅极结构连接形成开关器件的栅极，第三栅极结构形成反熔丝器件的栅极。而且多个反熔丝器件和多个开关器件共享一组栅极结构。第一掺杂区形成对称的两个开关器件共享的源极，两个开关器件各自独立地包括第二掺杂区和第三掺杂区，其中，第二掺杂区形成开关器件的第二漏极，第三掺杂区形成开关器件的第一漏极。
对于本公开实施例中未披露的细节，可以参照前述实施例的描述而理解。
本公开实施例提供了一种反熔丝结构的制备方法，用于制备前述实施例所述的反熔丝结构。基于该方法制备得到的反熔丝阵列，反熔丝结构排布均匀，有效防止反熔丝阵列的布局寄生效应和不均匀掺杂问题，另一方面反熔丝阵列中的开关器件不易被击穿，可靠性和稳定性好；此外，由于开关器件与反熔丝器件同为双薄氧器件，只需要一次工艺就可以同时制备开关器件和反熔丝器件的栅极结构，无需重复工艺，不仅简化了工艺过程，还能够节约成本，并且改善反熔丝阵列的均匀性。
本公开的再一实施例中，参见图26，其示出了本公开实施例提供的一种半导体存储器500的组成结构示意图。如图26所示，该半导体存储器500包括前述实施例任一项所述的反熔丝阵列400。
对于该半导体存储器500而言，由于其包括前述反熔丝阵列400，该反熔丝阵列400的面积小，从而能够提高半导体存储器500的集成度，有效提升半导体存储器的存储容量，改善其性能。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。
需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1.一种反熔丝结构，其特征在于，包括：
衬底；
开关器件，包括第一栅极结构、第二栅极结构、第一掺杂区、第二掺杂区和第三掺杂区，所述第一栅极结构和所述第二栅极结构设置于所述衬底上，所述第一掺杂区和所述第二掺杂区分别位于所述第一栅极结构两侧的所述衬底内，所述第二掺杂区和所述第三掺杂区分别位于所述第二栅极结构两侧的所述衬底内；
反熔丝器件，包括第三栅极结构和所述第三掺杂区，所述第二栅极结构和所述第三栅极结构分别位于所述第三掺杂区两侧的所述衬底上，其中，所述掺杂区用于形成源极或者漏极。
2.根据权利要求1所述的反熔丝结构，其特征在于，所述第一栅极结构和所述第二栅极结构之间的间隔距离与所述第二栅极结构和所述第三栅极结构之间的间隔距离相同。
3.根据权利要求1所述的反熔丝结构，其特征在于，所述第一栅极结构包括第一栅导电层和第一栅氧化层，所述第二栅极结构包括第二栅导电层和第二栅氧化层，所述第三栅极结构包括第三栅导电层和第三栅氧化层；其中，
所述第一栅氧化层形成在所述第一栅导电层和所述衬底之间；
所述第二栅氧化层形成在所述第二栅导电层和所述衬底之间；
所述第三栅氧化层形成在所述第三栅导电层和所述衬底之间。
4.根据权利要求3所述的反熔丝结构，其特征在于，所述第一栅氧化层、所述第二栅氧化层和所述第三栅氧化层的厚度相同。
5.根据权利要求1所述的反熔丝结构，其特征在于，所述第一栅极结构和所述第二栅极结构连接形成折叠型栅极或者环形栅极。
6.根据权利要求5所述的反熔丝结构，其特征在于，
所述第一掺杂区形成所述开关器件的源极；
所述第二掺杂区和所述第三掺杂区形成所述开关器件的第一漏极和第二漏级。
7.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构还包括轻掺杂漏区，其中，所述轻掺杂漏区形成在所述第一掺杂区的两侧、所述第二掺杂区的两侧和所述第三掺杂区的两侧。
8.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构还包括字线，其中，所述字线与所述第一栅极结构和所述第二栅极结构电连接。
9.根据权利要求1所述的反熔丝结构，其特征在于，所述反熔丝结构还包括位线连接结构，所述位线连接结构将位线与所述第一掺杂区电连接。
10.根据权利要求1至9任一项所述的反熔丝结构，其特征在于，所述衬底中形成有阱区；其中，
所述第一掺杂区、所述第二掺杂区和所述第三掺杂区形成在所述阱区内；
所述第一栅极结构、所述第二栅极结构和所述第三栅极结构形成在所述阱区上方。
11.一种反熔丝阵列，其特征在于，所述反熔丝阵列包括：
多个反熔丝子阵列，所述多个反熔丝子阵列沿第一方向延伸排布，其中，每个所述反熔丝子阵列包括两个反熔丝单元行，每个所述反熔丝单元行包括N个如权利要求1至10任一项所述的反熔丝结构，N为大于或者等于1的整数；所述两个反熔丝单元行沿平行于第二方向延伸的对称轴呈轴对称排布，每个反熔丝单元行的所述N个反熔丝结构沿第二方向间隔排布，且所述N个反熔丝结构的所述第一栅极结构、所述第二栅极结构和所述第三栅极结构分别沿第二方向延伸连接；
N个位线，所述N个位线沿所述第一方向延伸，沿所述第二方向间隔排布，且每个所述位线与所述多个反熔丝子阵列中沿所述第一方向间隔排列的所述第一掺杂区电连接。
12.根据权利要求11所述的反熔丝阵列，其特征在于，在每个所述反熔丝单元行中，位于所述第二方向两端的两个反熔丝结构中的至少一个反熔丝结构的所述第一栅极结构和所述第二栅极结构连接。
13.根据权利要求12所述的反熔丝阵列，其特征在于，在每个所述反熔丝单元行中，N个所述反熔丝结构的所述第一栅极结构和所述第二栅极结构相连接并呈折叠型或者环形。
14.根据权利要求11所述的反熔丝阵列，其特征在于，在每个所述反熔丝单元行中，所述第一掺杂区之间的间隔距离、所述第二掺杂区之间的间隔距离和所述第三掺杂区之间的间隔距离均相同。
15.根据权利要求11所述的反熔丝阵列，其特征在于，所述反熔丝子阵列沿所述第一方向的间隔距离均相同。
16.根据权利要求11所述的反熔丝阵列，其特征在于，在所述反熔丝子阵列中，沿所述第一方向相邻且对称的两个所述反熔丝结构共享所述第一掺杂区。
17.一种反熔丝阵列的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底分割为若干个阵列排布的有源区；
于所述半导体衬底上方形成初始栅极层；
对所述初始栅极层进行图案化处理，以在多个所述有源区上方形成多组栅极结构，每组所述栅极结构均包括对称分布在对称轴两侧的一对第一栅极结构、对称分布在所述一对第一栅极结构两侧的一对第二栅极结构、以及对称分布在所述一对第二栅极结构两侧的一对第三栅极结构，且所述对称轴、所述第一栅极结构、所述第二栅极结构和所述第三栅极结构分别沿第二方向延伸，每组所述栅极结构均覆盖沿第二方向排布的多个所述有源区；
于所述第一栅极结构之间的所述有源区中形成多个第一掺杂区，于所述第一栅极结构和所述第二栅极结构之间的所述有源区中形成多个第二掺杂区，于所述第二栅极结构和所述第三栅极结构之间的所述有源区中形成多个第三掺杂区。
18.根据权利要求17所述的方法，其特征在于，所述于所述半导体衬底上方形成初始栅极层，包括：
于所述半导体衬底上方形成初始栅氧化层；
于所述初始栅氧化层上方形成初始栅导电层。
19.根据权利要求18所述的方法，其特征在于，所述对所述初始栅极层进行图案化处理，包括：
于所述初始栅极层上方形成掩膜层，所述掩膜层包括至少一个子掩膜层，所述子掩膜层包括沿第一方向间隔排布的第一部分、第二部分、第三部分和第四部分，所述第一部分和所述第四部分对称分布且呈线型，所述第二部分和所述第三部分对称分布且呈折叠型或者环形；
以所述掩膜层为掩模对所述初始栅极层进行图案化处理，去除部分所述初始栅导电层和部分所述栅氧化层；其中，保留在所述第一部分和所述第四部分下方的所述初始栅极层形成所述一对第三栅极结构，保留在所述第二部分和所述第三部分下方的所述初始栅极层形成所述一对第一栅极结构和所述一对第二栅极结构；
去除所述掩膜层。
20.根据权利要求19所述的方法，其特征在于，在所述于所述半导体衬底上方形成初始栅氧化层之前，所述方法还包括：
于所述有源区中形成阱区；
于所述阱区中形成沟道层。
21.根据权利要求20所述的方法，其特征在于，在所述于所述第一栅极结构之间的所述有源区中形成多个第一掺杂区之前，所述方法还包括：
于所述第一栅极结构、所述第二栅极结构和所述第三栅极结构的侧面形成第一保护层；
于所述第一保护层和所述沟道层的交界处形成轻掺杂漏区；
于所述第一保护层的侧面形成第二保护层。
22.根据权利要求17至21任一项所述的方法，其特征在于，所述第一栅极结构和所述第二栅极结构形成开关器件的栅极，所述第三栅极结构形成反熔丝器件的栅极。
CN202210741019.6A 2022-06-27 2022-06-27 一种反熔丝结构、反熔丝阵列及其制备方法 Pending CN117374098A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210741019.6A CN117374098A (zh) 2022-06-27 2022-06-27 一种反熔丝结构、反熔丝阵列及其制备方法
PCT/CN2022/105529 WO2024000664A1 (zh) 2022-06-27 2022-07-13 一种反熔丝结构、反熔丝阵列及其制备方法
US18/165,011 US20230422493A1 (en) 2022-06-27 2023-02-06 Anti-fuse structure, anti-fuse array and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210741019.6A CN117374098A (zh) 2022-06-27 2022-06-27 一种反熔丝结构、反熔丝阵列及其制备方法

Publications (1)

Publication Number Publication Date
CN117374098A true CN117374098A (zh) 2024-01-09

Family

ID=89383653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210741019.6A Pending CN117374098A (zh) 2022-06-27 2022-06-27 一种反熔丝结构、反熔丝阵列及其制备方法

Country Status (2)

Country Link
CN (1) CN117374098A (zh)
WO (1) WO2024000664A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160125114A (ko) * 2015-04-21 2016-10-31 에스케이하이닉스 주식회사 이-퓨즈를 구비하는 반도체장치 및 그 제조 방법
TWI578325B (zh) * 2015-08-18 2017-04-11 力旺電子股份有限公司 反熔絲型一次編程的記憶胞及其相關的陣列結構
US9589971B1 (en) * 2016-09-12 2017-03-07 Vanguard International Semiconductor Corporation Anti-fuse one-time programmable memory cell and anti-fuse one-time programmable memory array
US10361212B2 (en) * 2017-01-17 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor memory devices
CN113496988B (zh) * 2020-04-08 2023-12-12 长鑫存储技术有限公司 反熔丝单元及反熔丝阵列

Also Published As

Publication number Publication date
WO2024000664A1 (zh) 2024-01-04

Similar Documents

Publication Publication Date Title
US5272367A (en) Fabrication of complementary n-channel and p-channel circuits (ICs) useful in the manufacture of dynamic random access memories (drams)
US7638401B2 (en) Memory device with surface-channel peripheral transistors
US8415764B2 (en) High-voltage BJT formed using CMOS HV processes
US5793086A (en) NOR-type ROM with LDD cells and process of fabrication
US20090029510A1 (en) Multiple doping level bipolar junctions transistors and method for forming
KR100908549B1 (ko) 반도체 집적회로장치
US20020063267A1 (en) Semiconductor device
JPH11511297A (ja) Ｅｅｐｒｏｍ半導体構造の製造方法
KR20100016025A (ko) 반도체 메모리 디바이스 및 그 제조 방법
CN101326632A (zh) 半导体器件及其制造方法
KR0172985B1 (ko) 반도체 장치와 그 제조방법
US5275962A (en) Mask programmable gate array base cell
US7064090B2 (en) Method of manufacturing a semiconductor integrated circuit device
KR100190029B1 (ko) 바이씨모스 에스램 소자의 제조방법
JP3266644B2 (ja) ゲートアレイ装置
KR100251229B1 (ko) 노아형 마스크 롬의 개선된 구조 및 그 제조방법
CN117374098A (zh) 一种反熔丝结构、反熔丝阵列及其制备方法
US20230422493A1 (en) Anti-fuse structure, anti-fuse array and method for manufacturing same
CN107464814B (zh) 用于非易失性存储器的二极管阵列的制造方法及对应器件
KR102128665B1 (ko) Nor형 플래시 메모리 및 이의 제조 방법
US20090302421A1 (en) Method and apparatus for creating a deep trench capacitor to improve device performance
US8755219B2 (en) Hierarchical wordline loadless 4GST-SRAM with a small cell area
KR101006527B1 (ko) 상변화 기억 소자 및 그의 제조방법
JP4376325B2 (ja) 半導体記憶装置およびその製造方法
KR900004730B1 (ko) 반도체 기억장치(半導體記憶裝置) 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination