CN106469727A - 反熔丝型一次编程的记忆胞及其相关的阵列结构 - Google Patents

反熔丝型一次编程的记忆胞及其相关的阵列结构 Download PDF

Info

Publication number
CN106469727A
CN106469727A CN201610248436.1A CN201610248436A CN106469727A CN 106469727 A CN106469727 A CN 106469727A CN 201610248436 A CN201610248436 A CN 201610248436A CN 106469727 A CN106469727 A CN 106469727A
Authority
CN
China
Prior art keywords
grid
doped region
drain
source end
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610248436.1A
Other languages
English (en)
Other versions
CN106469727B (zh
Inventor
翁伟哲
吴孟益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN106469727A publication Critical patent/CN106469727A/zh
Application granted granted Critical
Publication of CN106469727B publication Critical patent/CN106469727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种反熔丝型一次编程的记忆胞及其相关的阵列结构。该记忆胞具有以下的结构。形成于一井区的一第一掺杂区、一第二掺杂区、一第三掺杂区与一第四掺杂区。一栅极氧化层，覆盖于该井区的该表面。一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至一字线。一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至一反熔丝控制线。一第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至一隔离控制线。

Description

反熔丝型一次编程的记忆胞及其相关的阵列结构
技术领域
本发明涉及一种非易失性存储器(Non-volatile memory)，且特别涉及一种反熔丝型一次编程的记忆胞(antifuse-type one time programming memory cell)及其相关的阵列结构(array structure)。
背景技术
众所周知，非易失性存储器在断电之后仍旧可以保存其数据内容。一般来说，当非易失性存储器制造完成并出厂后，使用者即可以编程(program)非易失性存储器，进而将数据记录在非易失性存储器中。
而根据编程的次数，非易失性存储器可进一步区分为：多次编程的存储器(multi-time programming memory，简称MTP存储器)、一次编程的存储器(one time programming memory，简称OTP存储器)或者光罩式只读存储器(Mask ROM存储器)。
基本上，使用者可以对MTP存储器进行多次的编程，用以多次修改存储数据。而使用者仅可以编程一次OTP存储器，一旦OTP存储器编程完成之后，其存储数据将无法修改。而Mask ROM存储器在出厂之后，所有的存储数据已经记录在其中，使用者仅能够读取Mask ROM存储器中的存储数据，而无法进行编程。
再者，OTP存储器根据其特性可区分为熔丝型(fuse-type)OTP存储器与反熔丝型(antifuse-type)OTP存储器。熔丝型OTP存储器的记忆胞(memory cell)尚未进行编程(program)时，其为低电阻值的存储状态；而进行编程之后的记忆胞，其具备高电阻值的存储状态。
反熔丝型OTP存储器的记忆胞尚未进行编程(program)时，其具备高电阻值的存储状态；而进行编程之后的记忆胞，其具备低电阻值的存储状态。
随着半导体工艺的演进，OTP存储器的工艺已经可以相容于CMOS的半导体工艺。而在CMOS半导体工艺持续进步下，更需要改进OTP存储器的结构使得OTP存储器具备更可靠的效能。
发明内容
本发明涉及一种反熔丝型一次编程的记忆胞，包括：一井区；一第一掺杂区、一第二掺杂区、一第三掺杂区与一第四掺杂区，形成于该井区的一表面；一栅极氧化层，覆盖于该井区的该表面；一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至一字线；一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至一反熔丝控制线；一第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至一隔离控制线；以及一第一金属层，经由一穿透洞连接至该第一掺杂区域，且该第一金属层为一位线。
本发明涉及一种反熔丝型一次编程的记忆胞，包括：一选择晶体管，具有一第一漏源端连接至一位线，一栅极端连接至一字线，以及一第二漏源端；一反熔丝晶体管，具有一第一漏源端连接至该选择晶体管的该第二漏源端，一栅极端连接至一反熔丝控制线，以及一第二漏源端；以及一隔离晶体管，具有一第一漏源端连接至该反熔丝晶体管的该第二漏源端，一栅极端连接至一隔离控制线，以及一第二漏源端。
本发明涉及一种阵列结构，连接至一第一位线、一第一字线、一第二字线、一第一反熔丝控制线、一第二反熔丝控制线、一第一隔离控制线与一第二隔离控线，该阵列结构包括：一井区；一第一掺杂区、一第二掺杂区、一第三掺杂区、一第四掺杂区、一第五掺杂区、一第六掺杂区与一第七掺杂区，形成于该井区的一表面；一栅极氧化层，覆盖于该井区的该表面；一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至该第一字线；一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至该第一反熔丝控制线；一第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至该第一隔离控制线；一第四栅极，形成于该第七掺杂区与该第六掺杂区之间的该栅极氧化层上，其中该第四栅极连接至该第二字线；一第五栅极，形成于该第六掺杂区与该第五掺杂区之间的该栅极氧化层上，其中该第五栅极连接至该第二反熔丝控制线；一第六栅极，形成于该第五掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第六栅极连接至该第二隔离控制线；以及一第一金属层，经由一第一穿透洞连接至该第一掺杂区域并经由一第二穿透洞连接至该第七掺杂区域，其中该第一金属层为该第一位线。
本发明涉及一种阵列结构，连接至一第一位线、一第一字线、一第二字线、一第一反熔丝控制线、一第二反熔丝控制线、一第一隔离控制线与一第二隔离控制线，该阵列结构包括：一第一记忆胞，包括：一第一选择晶体管，具有一第一漏源端连接至该第一位线，一栅极端连接至该第一字线，以及一第二漏源端；一第一反熔丝晶体管，具有一第一漏源端连接至该第一选择晶体管的该第二漏源端，一栅极端连接至该第一反熔丝控制线，以及一第二漏源端；以及一第一隔离晶体管，具有一第一漏源端连接至该第一反熔丝晶体管的该第二漏源端，一栅极端连接至该第一隔离控制线，以及一第二漏源端；以及一第二记忆胞，包括：一第二选择晶体管，具有一第一漏源端连接至该第一位线，一栅极端连接至该第二字线，以及一第二漏源端；一第二反熔丝晶体管，具有一第一漏源端连接至该第二选择晶体管的该第二漏源端，一栅极端连接至该第二反熔丝控制线，以及一第二漏源端；以及一第二隔离晶体管，具有一第一漏源端连接至该第二反熔丝晶体管的该第二漏源端，一栅极端连接至该第二隔离控制线，以及一第二漏源端；其中，该第一记忆胞中的该第一隔离晶体管的该第二漏源端连接至该第二记忆胞中的该第二隔离晶体管的该第二漏源端。
本发明涉及一种反熔丝型一次编程的记忆胞，包括：一井区；一第一掺杂区、一第二掺杂区与一第三掺杂区，形成于该井区的一表面；一栅极氧化层，覆盖于该井区的该表面；一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至一字线；一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至一反熔丝控制线；一第三栅极，形成于该第三掺杂区与一第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至一隔离控制线；以及一第一金属层，经由一穿透洞连接至该第一掺杂区域，且该第一金属层为一位线；其中，该反熔丝型一次编程的记忆胞相邻于另一反熔丝型一次编程的记忆胞，且该第四掺杂区位于该另一反熔丝型一次编程的记忆胞之内。
本发明涉及一种反熔丝型一次编程的记忆胞，包括：一选择晶体管，具有一第一漏源端连接至一位线，一栅极端连接至一字线，以及一第二漏源端；一反熔丝晶体管，具有一第一漏源端连接至该选择晶体管的该第二漏源端，一栅极端连接至一反熔丝控制线，以及一第二漏源端；以及一隔离晶体管，具有一第一漏源端连接至该反熔丝晶体管的该第二漏源端，一栅极端连接至一隔离控制线，以及一第二漏源端；其中，该反熔丝型一次编程的记忆胞相邻于另一反熔丝型一次编程的记忆胞，且该隔离晶体管的该第二漏源端位于该另一反熔丝型一次编程的记忆胞之内。
本发明涉及一种阵列结构，连接至一第一位线、一第一字线、一第二字线、一第一反熔丝控制线、一第二反熔丝控制线与一第一隔离控制线，该阵列结构包括：一井区；一第一掺杂区、一第二掺杂区、一第三掺杂区、一第四掺杂区、一第五掺杂区与一第六掺杂区，形成于该井区的一表面；一栅极氧化层，覆盖于该井区的该表面；一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至该第一字线；一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至该第一反熔丝控制线；一第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至该第一隔离控制线；一第四栅极，形成于该第六掺杂区与该第五掺杂区之间的该栅极氧化层上，其中该第四栅极连接至该第二字线；一第五栅极，形成于该第五掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第五栅极连接至该第二反熔丝控制线；以及一第一金属层，经由一第一穿透洞连接至该第一掺杂区域并经由一第二穿透洞连接至该第六掺杂区域，其中该第一金属层为该第一位线。
本发明涉及一种阵列结构，连接至一第一位线、一第一字线、一第二字线、一第一反熔丝控制线、一第二反熔丝控制线与一第一隔离控制线，该阵列结构包括：一第一记忆胞，包括：一第一选择晶体管，具有一第一漏源端连接至该第一位线，一栅极端连接至该第一字线，以及一第二漏源端；一第一反熔丝晶体管，具有一第一漏源端连接至该第一选择晶体管的该第二漏源端，一栅极端连接至该第一反熔丝控制线，以及一第二漏源端；以及一第一隔离晶体管，具有一第一漏源端连接至该第一反熔丝晶体管的该第二漏源端，一栅极端连接至该第一隔离控制线，以及一第二漏源端；以及一第二记忆胞，包括：一第二选择晶体管，具有一第一漏源端连接至该第一位线，一栅极端连接至该第二字线，以及一第二漏源端；一第二反熔丝晶体管，具有一第一漏源端连接至该第二选择晶体管的该第二漏源端，一栅极端连接至该第二反熔丝控制线，以及一第二漏源端；以及该第一隔离晶体管，具有该第二漏源端连接至该第二反熔丝晶体管的该第二漏源端。
本发明涉及一种反熔丝型一次编程的记忆胞，包括：一井区；一第一掺杂区、一第二掺杂区与一第三掺杂区，形成于该井区的一表面；一栅极氧化层，覆盖于该井区的该表面；一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至一反熔丝控制线；一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至一隔离控制线；以及一第一金属层，经由一穿透洞连接至该第一掺杂区域，且该第一金属层为一位线；其中，该第一栅极下方的该栅极氧化层被区分为一第一部分相邻于该第一掺杂区以及一第二部分相邻于该第二掺杂区，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度。
本发明涉及一种反熔丝型一次编程的记忆胞，包括：一反熔丝晶体管，具有一第一漏源端连接至一位线，一栅极端连接至一反熔丝控制线，以及一第二漏源端；以及一隔离晶体管，具有一第一漏源端连接至该反熔丝晶体管的该第二漏源端，一栅极端连接至一隔离控制线，以及一第二漏源端；其中，该反熔丝晶体管的该栅极端的一栅极氧化层被区分为一第一部分以及一第二部分，该第一部分相邻于该反熔丝晶体管的该第一漏源端以及该第二部分相邻于该反熔丝晶体管的该第二漏源端，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度。
本发明涉及一种阵列结构，连接至一第一位线、一第一反熔丝控制线、一第二反熔丝控制线、一第一隔离控制线与一第二隔离控线，该阵列结构包括：一井区；一第一掺杂区、一第二掺杂区、一第三掺杂区、一第四掺杂区与一第五掺杂区，形成于该井区的一表面；一栅极氧化层，覆盖于该井区的该表面；一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至该第一反熔丝控制线；一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至该第一隔离控制线；一第三栅极，形成于该第五掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至该第二反熔丝控制线；一第四栅极，形成于该第四掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第四栅极连接至该第二隔离控制线；以及一第一金属层，经由一第一穿透洞连接至该第一掺杂区域并经由一第二穿透洞连接至该第五掺杂区域，其中该第一金属层为该第一位线；其中，该第一栅极下方的该栅极氧化层被区分为一第一部分相邻于该第一掺杂区以及一第二部分相邻于该第二掺杂区，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度；以及，其中，该第三栅极下方的该栅极氧化层被区分为一第三部分相邻于该第五掺杂区以及一第四部分相邻于该第四掺杂区，且该第三部分的该栅极氧化层厚度大于该第四部分的该栅极氧化层厚度。
本发明涉及一种阵列结构，连接至一第一位线、一第一反熔丝控制线、一第二反熔丝控制线、一第一隔离控制线与一第二隔离控制线，该阵列结构包括：一第一记忆胞，包括：一第一反熔丝晶体管，具有一第一漏源端连接至该第一位线，一栅极端连接至该第一反熔丝控制线，以及一第二漏源端；以及一第一隔离晶体管，具有一第一漏源端连接至该第一反熔丝晶体管的该第二漏源端，一栅极端连接至该第一隔离控制线，以及一第二漏源端；以及一第二记忆胞，包括：第二反熔丝晶体管，具有一第一漏源端连接至该第一位线，一栅极端连接至该第二反熔丝控制线，以及一第二漏源端；以及一第二隔离晶体管，具有一第一漏源端连接至该第二反熔丝晶体管的该第二漏源端，一栅极端连接至该第二隔离控制线，以及一第二漏源端；其中，该第一记忆胞中的该第一隔离晶体管的该第二漏源端连接至该第二记忆胞中的该第二隔离晶体管的该第二漏源端；其中，该第一反熔丝晶体管的该栅极端的一栅极氧化层被区分为一第一部分以及一第二部分，该第一部分相邻于该第一反熔丝晶体管的该第一漏源端以及该第二部分相邻于该第一反熔丝晶体管的该第二漏源端，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度；以及，其中，该第二反熔丝晶体管的该栅极端的该栅极氧化层被区分为一第三部分以及一第四部分，该第三部分相邻于该第二反熔丝晶体管的该第一漏源端以及该第四部分相邻于第二该反熔丝晶体管的该第二漏源端，且该第三部分的该栅极氧化层厚度大于该第四部分的该栅极氧化层厚度。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1A至图1C为本发明第一实施例反熔丝型一次编程记忆胞的俯视图、剖面图与等效电路图。
图2A至图2D为本发明第一实施例OTP记忆胞进行编程动作与读取动作时的偏压示意图。
图3所绘示为本发明第一实施例OTP记忆胞所组成的阵列结构。
图4A至图4C为本发明第二实施例反熔丝型一次编程记忆胞的俯视图、剖面图与等效电路图。
图5A至图5D为本发明第二实施例OTP记忆胞进行编程动作与读取动作时的偏压示意图。
图6所绘示为本发明第二实施例OTP记忆胞所组成的阵列结构。
图7A至图7C为本发明第三实施例反熔丝型一次编程记忆胞的俯视图、剖面图与等效电路图。
图8A至图8D为本发明第三实施例OTP记忆胞进行编程动作与读取动作时的偏压示意图。
图9所绘示为本发明第三实施例OTP记忆胞所组成的阵列结构。
【符号说明】
110、120、130、140、150、160、170：掺杂区域
115、125、135、145、155、165：栅极
152：栅极氧化层
190：金属层
410、420、430、440、450、460：掺杂区域
415、425、435、455、465：栅极
452：栅极氧化层
490：金属层
710、720、730、740、750：掺杂区域
715、725、735、745：栅极
752：栅极氧化层
790：金属层
具体实施方式
请参照图1A，其所绘示为本发明第一实施例反熔丝型一次编程记忆胞(以下简称为OTP记忆胞)的俯视图。图1B为本发明第一实施例OTP记忆胞沿着AA’方向的剖面图。图1C为本发明第一实施例OTP记忆胞的等效电路图。
如图1A与图1B所示，二个OTP记忆胞cx、cy制作于P型井区(P-Well)PW中。首先，在P型井区PW的表面上方形成一栅极氧化层(gate oxide layer)152。将栅极氧化层152蚀刻出开口之后，即可在P型井区PW的表面下方形成第一掺杂区110、第二掺杂区120、第三掺杂区130、第四掺杂区140、第五掺杂区150、第六掺杂区160、第七掺杂区170。其中，上述七个掺杂区110、120、130、140、150、160、170为N型掺杂区。其中，在另一实施例中，P型井区及N型掺杂区也可以用N型井区(N-Well)NW及P型掺杂区置换。
OTP记忆胞cx中，第一栅极115形成于第一掺杂区110与第二掺杂区120之间的栅极氧化层152上方，第一栅极115连接至字线(word line)WLx。第二栅极125形成于第二掺杂区120与第三掺杂区130之间的栅极氧化层152上方，第二栅极125连接至反熔丝控制线(antifuse control line)AFx。第三栅极135形成于第三掺杂区130与第四掺杂区140之间的栅极氧化层152上方，第三栅极135连接至隔离控制线(isolation control line)ISx。
OTP记忆胞cy中，第四栅极165形成于第七掺杂区170与第六掺杂区160之间的栅极氧化层152上方，第四栅极165连接至字线WLy。第五栅极155形成于第六掺杂区160与第五掺杂区150之间的栅极氧化层152上方，第五栅极155连接至反熔丝控制线AFy。第六栅极145形成于第五掺杂区150与第四掺杂区140之间的栅极氧化层152上方，第六栅极145连接至隔离控制线ISy。
另外，第一金属层190位于六个栅极115、125、135、145、155、165的上方，经由二个穿透洞(via)连接至第一掺杂区110与第七掺杂区170，第一金属层190作为OTP记忆胞cx与cy的位线BL。
如图1C所示，OTP记忆胞cx中，第一掺杂区110、第二掺杂区120与第一栅极115形成选择晶体管(select transistor)Tsx；第二掺杂区120、第三掺杂区130与第二栅极125形成反熔丝晶体管(antifuse transistor)Tax；第三掺杂区130、第四掺杂区140与第三栅极135形成隔离晶体管(isolationtransistor)Tix。因此，选择晶体管Tsx的第一漏源端(drain/source terminal)连接至位线BL、选择晶体管Tsx的栅极端(gate terminal)连接至字线WLx；反熔丝晶体管Tax的第一漏源端连接至选择晶体管Tsx的第二漏源端；反熔丝晶体管Tax的栅极端连接至反熔丝控制线AFx；隔离晶体管Tix的第一漏源端连接至反熔丝晶体管Tax的第二漏源端、隔离晶体管Tix的栅极端连接至隔离控制线ISx。
OTP记忆胞cy中，第七掺杂区170、第六掺杂区160与第四栅极165形成选择晶体管Tsy；第六掺杂区160、第五掺杂区150与第五栅极155形成反熔丝晶体管Tay；第五掺杂区150、第四掺杂区140与第六栅极145形成隔离晶体管Tiy。因此，选择晶体管Tsy的第一漏源端连接至位线BL、选择晶体管Tsy的栅极端连接至字线WLy；反熔丝晶体管Tay的第一漏源端连接至选择晶体管Tsy的第二漏源端；反熔丝晶体管Tay的栅极端连接至反熔丝控制线AFy；隔离晶体管Tiy的第一漏源端连接至反熔丝晶体管Tay的第二漏源端、隔离晶体管Tiy的栅极端连接至隔离控制线ISy。
再者，根据本发明的第一实施例，OTP记忆胞cx中隔离晶体管Tix的第二漏源端连接至OTP记忆胞cy中隔离晶体管Tiy的第二漏源端。换句话说，OTP记忆胞cx中反熔丝晶体管Tax的第二漏源端以及OTP记忆胞cy中反熔丝晶体管Tay的第二漏源端之间串接了二个隔离晶体管Tix、Tiy。本发明第一实施例利用隔离晶体管Tix、Tiy来隔离二个OTP记忆胞，因此P型井区中不需要另外制做浅沟渠隔离结构(shallow trench isolation structure)来隔离二个记忆胞。
请参照图2A至图2D，其所绘示为本发明第一实施例OTP记忆胞进行编程动作与读取动作时的偏压示意图。
如图2A所示，将OTP记忆胞cx编程为第一存储状态时，提供接地电压(0V)至位线BL，提供选择电压(select voltage)Vdd至字线WLx，提供第一编程电压Vp1至反熔丝控制线AFx，提供选择电压Vdd至隔离控制线ISx。再者，其他OTP记忆胞cy的字线WLy、反熔丝控制线AFy与隔离控制线ISy皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V，第一编程电压Vp1约为4V～11V。
因此，当选择晶体管Tsx接收到字线WLx上的选择电压Vdd且位线BL提供接地电压(0V)而开启(turn on)时，反熔丝晶体管Tax的栅极氧化层上承受了Vp1的偏压。由于第一编程电压Vp1已超过栅极氧化层的耐压范围，所以反熔丝晶体管Tax的栅极氧化层会破裂(rupture)，而破裂的栅极氧化层即形成一低电阻，其电阻值约为数百K欧姆以下。换句话说，OTP记忆胞cx中，反熔丝控制线AFx与反熔丝晶体管Tax的二个漏源端之间连接一低电阻，即可视为第一存储状态。
如图2B所示，将OTP记忆胞cx编程为第一存储状态后，再将OTP记忆胞cy编程为第二存储状态时，提供选择电压Vdd至位线BL，提供选择电压Vdd至字线WLy，提供第一编程电压Vp1至反熔丝控制线AFy，提供选择电压Vdd至隔离控制线ISy。再者，其他OTP记忆胞cx的字线WLx、反熔丝控制线AFx与隔离控制线ISx皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V。
因此，当选择晶体管Tsy接收到字线Wly与位线BL上的选择电压Vdd而关闭(turn off)时，反熔丝晶体管Tay的栅极氧化层上的(Vp1-Vdd)偏压无法让反熔丝晶体管Tay的栅极氧化层破裂，而未破裂的栅极氧化层即形成一高电阻，其电阻值约为数百万欧姆(mega ohm)以上。换句话说，OTP记忆胞cy中，反熔丝控制线AFy与反熔丝晶体管Tay的二个漏源端之间连接一高电阻，即可视为第二存储状态。
由以上图2A与图2B的说明可知，在编程OTP记忆胞cx或者OTP记忆胞cy时，相邻的二个OTP记忆胞中的二条隔离控制线ISx与ISy接收不同的偏压。当然，本发明并不限定于此，在此领域的技术人员也可以提供相同的偏压(例如接地电压)至二条隔离控制线ISx与ISy。在上述实施例中，若要将OTP记忆胞cx编程为第一存储状态时，则将选择电压Vdd同时提供至字线WLx与隔离控制线Isx；或者，若要将OTP记忆胞cy编程为第一存储状态时，则将选择电压Vdd同时提供至字线WLy与隔离控制线Isy。当然，在其他的实施例中，若要将OTP记忆胞cx编程为第一存储状态时，也可将选择电压Vdd提供至字线WLx并且将控制电压提供至隔离控制线Isx；或者，若要将OTP记忆胞cy编程为第一存储状态时，则将选择电压Vdd同时提供至字线WLy并且将控制电压提供至隔离控制线Isy。此时，控制电压需小于等于选择电压Vdd，且控制电压需大于等于接地电压(0V)。
如图2C所示，读取动作OTP记忆胞cx时，提供接地电压(0V)至位线BL，提供选择电压Vdd至字线WLx，提供读取电压Vread至反熔丝控制线AFx、提供接地电压(0V)至隔离控制线ISx。再者，其他OTP记忆胞cy的字线WLy、反熔丝控制线AFy与隔离控制线ISy皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V，读取电压Vread约为0.75V～3.6V。
由于OTP记忆胞cx为第一存储状态，当选择晶体管Tsx接收到选择电压Vdd而开启时，读取电压Vread可使得反熔丝晶体管Tax中产生读取电流Ir经由选择晶体管Tsx流向位线BL。由于反熔丝控制线AFx与反熔丝晶体管Tax的二个漏源端之间连接一低电阻，因此，读取电流Ir约为数μA。
如图2D所示，读取动作OTP记忆胞cy时，提供接地电压(0V)至位线BL，提供选择电压Vdd至字线WLy，提供读取电压Vread至反熔丝控制线AFy、提供接地电压(0V)至隔离控制线ISy。再者，其他OTP记忆胞cx的字线WLx、反熔丝控制线AFx与隔离控制线ISx皆提供接地电压(0V)。
由于OTP记忆胞cy为第二存储状态，当选择晶体管Tsy接收到选择电压Vdd而开启时，读取电压Vread可使得反熔丝晶体管Tay中产生读取电流Ir经由选择晶体管Tsy流向位线BL。由于反熔丝控制线AFy与反熔丝晶体管Tay的二个漏源端之间连接一大电阻，因此，读取电流Ir非常小，会小于1μA。
换句话说，在读取动作时，根据位线BL上的读取电流Ir大小即可判断出OTP记忆胞cx为第一存储状态，且OTP记忆胞cy为第二存储状态。
当然上述的实施例，也可以经过适当的修改。举例来说，为了要提高OTP记忆胞cx与cy编程成功的机率，本领域技术人员可以在OTP记忆胞cx与cy的工艺过程中，对反熔丝晶体管Tax与Txy中的栅极氧化层进行蚀刻步骤，使得反熔丝晶体管Tax与Tay中栅极氧化层厚度比其他晶体管(选择晶体管Tsx与Tsy、隔离晶体管Tix与Tiy)的栅极氧化层的厚度还薄。或者，在制造OTP记忆胞cx与cy的过程，将反熔丝晶体管Tax与Tay、隔离晶体管Tix与Tiy的栅极氧化层进行蚀刻步骤，使得选择晶体管Tsx与Tsy的栅极氧化层厚度比其他晶体管(反熔丝晶体管Tax与Tay、隔离晶体管Tix、Tiy)的栅极氧化层厚度还厚。或者，在制造OTP记忆胞cx与cy的过程，将反熔丝晶体管Tax与Tay、选择晶体管Tsx与Tsy的栅极氧化层进行蚀刻步骤，使得隔离晶体管Tix与Tiy的栅极氧化层厚度比其他晶体管(反熔丝晶体管Tax与Tay、选择晶体管Tsx与Tsy)的栅极氧化层厚度还厚。
请参照图3，其所绘示为本发明第一实施例OTP记忆胞所组成的阵列结构。阵列结构由4×3个OTP记忆胞c11～c34所组成。以下以第一位线BL1所连接的一行(row)OTP记忆胞c11～c14来作说明。而第二位线BL2连接至OTP记忆胞c21～c24，第三位线BL3连接至OTP记忆胞c31～c34也具有类似的结构。
OTP记忆胞c11包括一选择晶体管Ts11、一反熔丝晶体管Ta11与一隔离晶体管Ti11。选择晶体管Ts11的第一漏源端连接至第一位线BL1，选择晶体管Ts11的栅极端连接至第一字线WL1；反熔丝晶体管Ta11的第一漏源端连接至选择晶体管Ts11的第二漏源端，反熔丝晶体管Ta11的栅极端连接至第一反熔丝控制线AF1；隔离晶体管Ti11的第一漏源端连接至反熔丝晶体管Ta11的第二漏源端，隔离晶体管Ti11的栅极端连接至第一隔离控制线IS1。
另外，OTP记忆胞c12包括一选择晶体管Ts12、一反熔丝晶体管Ta12与一隔离晶体管Ti12。选择晶体管Ts12的第一漏源端连接至第一位线BL1，选择晶体管Ts12的栅极端连接至第二字线WL2；反熔丝晶体管Ta12的第一漏源端连接至选择晶体管Ts12的第二漏源端，反熔丝晶体管Ta12的栅极端连接至第二反熔丝控制线AF2；隔离晶体管Ti12的第一漏源端连接至反熔丝晶体管Ta12的第二漏源端、隔离晶体管Ti12的栅极端连接至第二隔离控制线IS2。再者，OTP记忆胞c11中隔离晶体管Ti11的第二漏源端连接至OTP记忆胞c12中隔离晶体管Ti12的第二漏源端。
OTP记忆胞c13包括一选择晶体管Ts13、一反熔丝晶体管Ta13与一隔离晶体管Ti13。选择晶体管Ts13的第一漏源端连接至第一位线BL1，选择晶体管Ts13的栅极端连接至第三字线WL3；反熔丝晶体管Ta13的第一漏源端连接至选择晶体管Ts13的第二漏源端，反熔丝晶体管Ta13的栅极端连接至第三反熔丝控制线AF3；隔离晶体管Ti13的第一漏源端连接至反熔丝晶体管Ta13的第二漏源端，隔离晶体管Ti13的栅极端连接至第三隔离控制线IS3。
另外，OTP记忆胞c14包括一选择晶体管Ts14、一反熔丝晶体管Ta14与一隔离晶体管Ti14。选择晶体管Ts14的第一漏源端连接至第一位线BL1，选择晶体管Ts14的栅极端连接至第四字线WL4；反熔丝晶体管Ta14的第一漏源端连接至选择晶体管Ts14的第二漏源端，反熔丝晶体管Ta14的栅极端连接至第四反熔丝控制线AF4；隔离晶体管Ti14的第一漏源端连接至反熔丝晶体管Ta14的第二漏源端、隔离晶体管Ti14的栅极端连接至第四隔离控制线IS4。再者，OTP记忆胞c13中隔离晶体管Ti13的第二漏源端连接至OTP记忆胞c14中隔离晶体管Ti14的第二漏源端。
请参照图4A，其所绘示为本发明第二实施例反熔丝型一次编程记忆胞(以下简称为OTP记忆胞)的俯视图。图4B为本发明第一实施例OTP记忆胞沿着BB’方向的剖面图。图4C为本发明第一实施例OTP记忆胞的等效电路图。相较于第一实施例，其差异在于二个反熔丝晶体管Tax与Tay之间串接单一个隔离晶体管Tixy。说明如下：
如图4A与图4B所示，二个OTP记忆胞cx、cy制作于P型井区(P-Well)PW中。首先，在P型井区PW的表面上方形成一栅极氧化层(gate oxide layer)452。将栅极氧化层452蚀刻出开口之后，即可在P型井区PW的表面下方形成第一掺杂区410、第二掺杂区420、第三掺杂区430、第四掺杂区440、第五掺杂区450、第六掺杂区460。其中，上述六个掺杂区410、420、430、440、450、460为N型掺杂区。其中，在另一实施例中，P型井区及N型掺杂区也可以用N型井区(N-Well)NW及P型掺杂区置换。
OTP记忆胞cx中，第一栅极415形成于第一掺杂区410与第二掺杂区420之间的栅极氧化层452上方，第一栅极415连接至字线WLx。第二栅极425形成于第二掺杂区420与第三掺杂区430之间的栅极氧化层452上方，第二栅极425连接至反熔丝控制线AFx。第三栅极435形成于第三掺杂区430与第四掺杂区440之间的栅极氧化层452上方，第三栅极435连接至隔离控制线ISxy。
OTP记忆胞cy中，第四栅极465形成于第六掺杂区460与第五掺杂区450之间的栅极氧化层452上方，第四栅极465连接至字线WLy。第五栅极455形成于第五掺杂区450与第四掺杂区440之间的栅极氧化层452上方，第五栅极455连接至反熔丝控制线AFy。
根据本发明的第二实施例，第三栅极435、第三掺杂区430与第四掺杂区440形成隔离晶体管Tixy。且OTP记忆胞cx、cy共同拥有隔离晶体管Tixy。
另外，第一金属层490位于五个栅极415、425、435、455、465的上方，经由二个穿透洞(via)连接至第一掺杂区410与第六掺杂区460，第一金属层490作为OTP记忆胞cx与cy的位线BL。
如图4C所示，OTP记忆胞cx与OTP记忆胞cy中，第一掺杂区410、第二掺杂区420与第一栅极415形成选择晶体管Tsx；第二掺杂区420、第三掺杂区430与第二栅极425形成反熔丝晶体管Tax；第三掺杂区430、第四掺杂区440与第三栅极435形成隔离晶体管Tixy；第六掺杂区460、第五掺杂区450与第四栅极465形成选择晶体管Tsy；第五掺杂区450、第四掺杂区440与第五栅极455形成反熔丝晶体管Tay。
因此，选择晶体管Tsx的第一漏源端连接至位线BL、选择晶体管Tsx的栅极端连接至字线WLx；反熔丝晶体管Tax的第一漏源端连接至选择晶体管Tsx的第二漏源端；反熔丝晶体管Tax的栅极端连接至反熔丝控制线AFx。再者，选择晶体管Tsy的第一漏源端连接至位线BL、选择晶体管Tsy的栅极端连接至字线WLy；反熔丝晶体管Tay的第一漏源端连接至选择晶体管Tsy的第二漏源端；反熔丝晶体管Tay的栅极端连接至反熔丝控制线AFy。另外，隔离晶体管Tixy的第一漏源端连接至反熔丝晶体管Tax的第二漏源端、隔离晶体管Tixy的栅极端连接至隔离控制线ISxy、隔离晶体管Tixy的第二漏源端连接至反熔丝晶体管Tay的第二漏源端。
再者，根据本发明的第二实施例，OTP记忆胞cx中反熔丝晶体管Tax的第二漏源端以及OTP记忆胞cy中反熔丝晶体管Tay的第二漏源端之间串接了一个隔离晶体管Tixy。本发明第二实施例利用隔离晶体管Tixy来隔离二个OTP记忆胞，因此P型井区中不需要另外制做浅沟渠隔离结构。
请参照图5A至图5D，其所绘示为第二实施例OTP记忆胞进行编程动作与读取动作时的偏压示意图。
如图5A所示，将OTP记忆胞cx编程为第一存储状态时，提供接地电压(0V)至位线BL，提供选择电压Vdd至字线WLx，提供第一编程电压Vp1至反熔丝控制线AFx，提供接地电压(0V)至隔离控制线ISxy。再者，其他OTP记忆胞cy的字线WLy、反熔丝控制线AFy皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V，第一编程电压Vp1约为4V～11V。
因此，当选择晶体管Tsx接收到字线WLx上的选择电压Vdd且位线BL提供接地电压(0V)而开启(turn on)时，反熔丝晶体管Tax的栅极氧化层上承受了Vp1的偏压。由于第一编程电压Vp1已超过栅极氧化层的耐压范围，所以反熔丝晶体管Tax的栅极氧化层会破裂(rupture)，而破裂的栅极氧化层即形成一低电阻，其电阻值约为数百K欧姆以下。换句话说，OTP记忆胞cx中，反熔丝控制线AFx与反熔丝晶体管Tax的二个漏源端之间连接一低电阻，即可视为第一存储状态。
如图5B所示，将OTP记忆胞cx编程为第一存储状态后，再将OTP记忆胞cy编程为第二存储状态时，提供选择电压Vdd至位线BL，提供选择电压Vdd至字线WLy，提供第一编程电压Vp1至反熔丝控制线AFy，提供选择电压Vdd至隔离控制线ISxy。再者，其他OTP记忆胞cx的字线WLx与反熔丝控制线AFx皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V。
因此，当选择晶体管Tsy接收到字线Wly与位线BL上的选择电压Vdd而关闭(turn off)时，反熔丝晶体管Tay的栅极氧化层上的(Vp1-Vdd)偏压无法让反熔丝晶体管Tay的栅极氧化层破裂，而未破裂的栅极氧化层即形成一高电阻，其电阻值约为数百万欧姆(mega ohm)以上。换句话说，OTP记忆胞cy中，反熔丝控制线AFy与反熔丝晶体管Tay的二个漏源端之间连接一高电阻，即可视为第二存储状态。
如图5C所示，读取动作OTP记忆胞cx时，提供接地电压(0V)至位线BL，提供选择电压Vdd至字线WLx，提供读取电压Vread至反熔丝控制线AFx、提供接地电压(0V)至隔离控制线ISxy。再者，其他OTP记忆胞cy的字线WLy、反熔丝控制线AFy皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V，读取电压Vread约为0.75V～3.6V。
由于OTP记忆胞cx为第一存储状态，当选择晶体管Tsx接收到选择电压Vdd而开启时，读取电压Vread可使得反熔丝晶体管Tax中产生读取电流Ir经由选择晶体管Tsx流向位线BL。由于反熔丝控制线AFx与反熔丝晶体管Tax的二个漏源端之间连接一低电阻，因此，读取电流Ir约为数μA。
如图5D所示，读取动作OTP记忆胞cy时，提供接地电压(0V)至位线BL，提供选择电压Vdd至字线WLy，提供读取电压Vread至反熔丝控制线AFy、提供接地电压(0V)至隔离控制线ISxy。再者，其他OTP记忆胞cx的字线WLx、反熔丝控制线AFx皆提供接地电压(0V)。
由于OTP记忆胞cy为第二存储状态，当选择晶体管Tsy接收到选择电压Vdd而开启时，读取电压Vread可使得反熔丝晶体管Tay中产生读取电流Ir经由选择晶体管Tsy流向位线BL。由于反熔丝控制线AFy与反熔丝晶体管Tay的二个漏源端之间连接一大电阻，因此，读取电流Ir非常小，会小于1μA。
换句话说，在读取动作时，根据位线BL上的读取电流Ir大小即可判断出OTP记忆胞cx为第一存储状态，且OTP记忆胞cy为第二存储状态。
相同地，为了要提高OTP记忆胞cx与cy编程成功的机率，本领域技术人员可以在OTP记忆胞cx与cy的工艺过程中，对反熔丝晶体管Tax与Txy中的栅极氧化层进行蚀刻步骤，使得反熔丝晶体管Tax与Tay中栅极氧化层厚度比其他晶体管(选择晶体管Tsx与Tsy、隔离晶体管Tixy)的栅极氧化层的厚度还薄。或者，在制造OTP记忆胞cx与cy的过程，将反熔丝晶体管Tax与Tay、隔离晶体管Tixy的栅极氧化层进行蚀刻步骤，使得选择晶体管Tsx与Tsy的栅极氧化层厚度比其他晶体管(反熔丝晶体管Tax与Tay、隔离晶体管Tixy)的栅极氧化层厚度还厚。或者，在制造OTP记忆胞cx与cy的过程，将反熔丝晶体管Tax与Tay、选择晶体管Tsx与Tsy的栅极氧化层进行蚀刻步骤，使得隔离晶体管Tixy的栅极氧化层厚度比其他晶体管(反熔丝晶体管Tax与Tay、选择晶体管Tsx与Tsy)的栅极氧化层厚度还厚。
请参照图6，其所绘示为本发明第二实施例OTP记忆胞所组成的阵列结构。阵列结构由4×3个OTP记忆胞c11～c34所组成。以下以第一位线BL1所连接的一行OTP记忆胞c11～c14来作说明。而第二位线BL2连接至OTP记忆胞c21～c24，第三位线BL3连接至OTP记忆胞c31～c34也具有类似的结构。
OTP记忆胞c11与OTP记忆胞c12中包括一选择晶体管Ts11、一反熔丝晶体管Ta11、一隔离晶体管Tia、一选择晶体管Ts12、一反熔丝晶体管Ta12。
选择晶体管Ts11的第一漏源端连接至第一位线BL1，选择晶体管Ts11的栅极端连接至第一字线WL1；反熔丝晶体管Ta11的第一漏源端连接至选择晶体管Ts11的第二漏源端，反熔丝晶体管Ta11的栅极端连接至第一反熔丝控制线AF1。选择晶体管Ts12的第一漏源端连接至第一位线BL1，选择晶体管Ts12的栅极端连接至第二字线WL2；反熔丝晶体管Ta12的第一漏源端连接至选择晶体管Ts12的第二漏源端，反熔丝晶体管Ta12的栅极端连接至第二反熔丝控制线AF2。隔离晶体管Tia的第一漏源端连接至反熔丝晶体管Ta11的第二漏源端，隔离晶体管Tia的栅极端连接至第一隔离控制线IS12，隔离晶体管Tia的第二漏源端连接至反熔丝晶体管Ta12的第二漏源端。
OTP记忆胞c13与OTP记忆胞c14中包括一选择晶体管Ts13、一反熔丝晶体管Ta13、一隔离晶体管Tib、一选择晶体管Ts14、一反熔丝晶体管Ta14。
选择晶体管Ts13的第一漏源端连接至第一位线BL1，选择晶体管Ts13的栅极端连接至第三字线WL3；反熔丝晶体管Ta13的第一漏源端连接至选择晶体管Ts13的第二漏源端，反熔丝晶体管Ta13的栅极端连接至第三反熔丝控制线AF3。选择晶体管Ts14的第一漏源端连接至第一位线BL1，选择晶体管Ts14的栅极端连接至第四字线WL4；反熔丝晶体管Ta14的第一漏源端连接至选择晶体管Ts14的第二漏源端，反熔丝晶体管Ta14的栅极端连接至第四反熔丝控制线AF4。隔离晶体管Tib的第一漏源端连接至反熔丝晶体管Ta13的第二漏源端，隔离晶体管Tib的栅极端连接至第二隔离控制线IS34，隔离晶体管Tib的第二漏源端连接至反熔丝晶体管Ta14的第二漏源端。
请参照图7A，其所绘示为本发明第三实施例反熔丝型一次编程记忆胞(以下简称为OTP记忆胞)的俯视图。图7B为本发明第三实施例OTP记忆胞沿着CC’方向的剖面图。图7C为本发明第三实施例OTP记忆胞的等效电路图。
如图7A与图7B所示，二个OTP记忆胞cx、cy制作于P型井区(P-Well)PW中。首先，在P型井区PW的表面上方形成一栅极氧化层(gate oxide layer)752。先蚀刻部分区域的栅极氧化层452使厚度变薄，再将栅极氧化层452蚀刻出开口之后，即可在P型井区PW的表面下方形成第一掺杂区710、第二掺杂区720、第三掺杂区730、第四掺杂区740、第五掺杂区750。根据本发明的第三实施例，第一掺杂区域710至第五掺杂区域750之间的栅极氧化层752会进一步被蚀刻。因此，靠近第二掺杂区域720的一侧的栅极氧化层752厚度会比靠近第一掺杂区域710的一侧的栅极氧化层752还薄。同理，靠近第四掺杂区域740的一侧的栅极氧化层752厚度会比靠近第五掺杂区域750的一侧的栅极氧化层752还薄。再者，第二栅极725与第四栅极735下方的栅极氧化层752厚度也较薄。
OTP记忆胞cx中，第一栅极715形成于第一掺杂区710与第二掺杂区720之间的栅极氧化层752上方，第一栅极715连接至反熔丝控制线AFx。第二栅极725形成于第二掺杂区720与第三掺杂区730之间的栅极氧化层752上方，第二极725连接至隔离控制线ISx。再者，第一栅极715下方的栅极氧化层752区分为第一部分与第二部分，第一部分的栅极氧化层752靠近第一掺杂区710，第二部分的栅极氧化层752靠近第二掺杂区720，且第一部分的栅极氧化层752的厚度大于第二部分的栅极氧化层752的厚度。
OTP记忆胞cy中，第三栅极745形成于第五掺杂区750与第四掺杂区740之间的栅极氧化层752上方，第三栅极745连接至反熔丝控制线AFy。第四栅极735形成于第四掺杂区740与第三掺杂区730之间的栅极氧化层752上方，第四栅极735连接至隔离控制线ISy。再者，第三栅极745下方的栅极氧化层752区分为第三部分与第四部分，第三部分的栅极氧化层752靠近第五掺杂区750，第四部分的栅极氧化层752靠近第四掺杂区740，且第三部分的栅极氧化层752的厚度大于第四部分的栅极氧化层752的厚度。
另外，第一金属层790位于四个栅极715、725、735、745的上方，经由二个穿透洞(via)连接至第一掺杂区710与第五掺杂区750，第一金属层790作为OTP记忆胞cx与cy的位线BL。
如第7B与图7C所示，OTP记忆胞cx中，第一掺杂区710、第二掺杂区720与第一栅极715形成反熔丝晶体管Tax；第二掺杂区720、第三掺杂区730与第二栅极725形成隔离晶体管Tix。因此，反熔丝晶体管Tax的第一漏源端连接至位线BL；反熔丝晶体管Tax的栅极端连接至反熔丝控制线AFx；隔离晶体管Tix的第一漏源端连接至反熔丝晶体管Tax的第二漏源端、隔离晶体管Tix的栅极端连接至隔离控制线ISx。
OTP记忆胞cy中，第五掺杂区750、第四掺杂区740与第三栅极745形成反熔丝晶体管Tay；第四掺杂区740、第三掺杂区730与第四栅极735形成隔离晶体管Tiy。因此，反熔丝晶体管Tay的第一漏源端连接至位线BL；反熔丝晶体管Tay的栅极端连接至反熔丝控制线AFy；隔离晶体管Tiy的第一漏源端连接至反熔丝晶体管Tay的第二漏源端、隔离晶体管Tiy的栅极端连接至隔离控制线ISy。
再者，根据本发明的第三实施例，OTP记忆胞cx中隔离晶体管Tix的第二漏源端连接至OTP记忆胞cy中隔离晶体管Tiy的第二漏源端。换句话说，OTP记忆胞cx中反熔丝晶体管Tax的第二漏源端以及OTP记忆胞cy中反熔丝晶体管Tay的第二漏源端之间串接了二个隔离晶体管Tix、Tiy。本发明第三实施例利用隔离晶体管Tix、Tiy来隔离二个OTP记忆胞，因此P型井区中不需要另外制做浅沟渠隔离结构来隔离二个记忆胞。
请参照图8A至图8D，其所绘示为本发明第三实施例OTP记忆胞进行编程动作与读取动作时的偏压示意图。
如图8A所示，将OTP记忆胞cx编程为第一存储状态时，提供接地电压(0V)至位线BL，提供第一编程电压Vp1至反熔丝控制线AFx，提供选择电压Vdd至隔离控制线ISx。再者，其他OTP记忆胞cy的反熔丝控制线AFy与隔离控制线ISy皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V，第一编程电压Vp1约为4V～11V。
由于位线BL提供接地电压(0V)且反熔丝控制线AFx提供第一第一编程电压Vp1，反熔丝晶体管Tax的栅极氧化层上承受了Vp1的偏压。由于第一编程电压Vp1已超过栅极氧化层的耐压范围，所以反熔丝晶体管Tax中第二部分较薄的栅极氧化层会破裂，而破裂的栅极氧化层即形成一低电阻，其电阻值约为数百K欧姆以下。换句话说，OTP记忆胞cx中，反熔丝控制线AFx与反熔丝晶体管Tax的二个漏源端之间连接一低电阻，即可视为第一存储状态。
如图8B所示，将OTP记忆胞cx编程为第一存储状态后，再将OTP记忆胞cy编程为第二存储状态时，提供选择电压(Vdd)至位线BL，提供第一编程电压Vp1至反熔丝控制线AFy，提供选择电压Vdd至隔离控制线ISy。再者，其他OTP记忆胞cx的反熔丝控制线AFx与隔离控制线ISx皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V。
由于位线BL提供选择电压(Vdd)且反熔丝控制线AFy提供第一第一编程电压Vp1，反熔丝晶体管Tay的栅极氧化层上承受了(Vp1-Vdd)的偏压。由于(Vp1-Vdd)偏压尚在栅极氧化层的耐压范围内，所以反熔丝晶体管Tay的栅极氧化层不会破裂，而未破裂的栅极氧化层即形成一高电阻，其电阻值约为数百万欧姆(mega ohm)以上。换句话说，OTP记忆胞cy中，反熔丝控制线AFy与反熔丝晶体管Tay的二个漏源端之间连接一高电阻，即可视为第二存储状态。
由以上图8A与图8B的说明可知，在编程OTP记忆胞cx或者OTP记忆胞cy时，相邻的二个OTP记忆胞中的二条隔离控制线ISx与ISy接收不同的偏压。当然，本发明并不限定于此，在此领域的技术人员也可以提供相同的偏压(例如接地电压)至二条隔离控制线ISx与ISy。
如图8C所示，读取动作OTP记忆胞cx时，提供接地电压(0V)至位线BL，提供读取电压Vread至反熔丝控制线AFx、提供接地电压(0V)至隔离控制线ISx。再者，其他OTP记忆胞cy的反熔丝控制线AFy与隔离控制线ISy皆提供接地电压(0V)。其中，选择电压Vdd约为0.75V～3.6V，读取电压Vread约为0.75V～3.6V。
由于OTP记忆胞cx为第一存储状态，当反熔丝晶体管Tax接收到读取电压Vread时，可使得反熔丝晶体管Tax中产生读取电流Ir流向位线BL。由于反熔丝控制线AFx与反熔丝晶体管Tax的二个漏源端之间连接一低电阻，因此，读取电流Ir约为数μA。
如图8D所示，读取动作OTP记忆胞cy时，提供接地电压(0V)至位线BL，提供读取电压Vread至反熔丝控制线AFy、提供接地电压(0V)至隔离控制线ISy。再者，其他OTP记忆胞cx的反熔丝控制线AFx与隔离控制线ISx皆提供接地电压(0V)。
由于OTP记忆胞cy为第二存储状态，当反熔丝晶体管Tay接收到读取电压Vread时，可使得反熔丝晶体管Tay中产生读取电流Ir流向位线BL。由于反熔丝控制线AFy与反熔丝晶体管Tay的二个漏源端之间连接一大电阻，因此，读取电流Ir非常小，会小于1μA。
换句话说，在读取动作时，根据位线BL上的读取电流Ir大小即可判断出OTP记忆胞cx为第一存储状态，且OTP记忆胞cy为第二存储状态。
再者，第三实施例的二个OTP记忆胞cx、cy内利用二个隔离晶体管Tix、Tiy来进行隔离。当然，本发明并不限定于此，在此领域的技术人员可以参考本发明的第二实施例与第三实施例，来进一步修改第三实施例。并且，将第三实施例修改为二个反熔丝晶体管Tax、Tay之间仅串接单一隔离晶体管来进行隔离。
或者，本发明的第三实施例也可以修改为二个反熔丝晶体管Tax、Tay具有较厚的栅极氧化层752。亦即，在进行时刻步骤时，仅第一掺杂区域710与第二掺杂区域720之间的栅极氧化层752以及第四掺杂区域740与第五掺杂区域750之间的栅极氧化层752被蚀刻。如此，可使得反熔丝晶体管Tax的第一部分栅极氧化层与隔离晶体管Tix的栅极氧化层厚度相同；反熔丝晶体管Tay的第一部分栅极氧化层与隔离晶体管Tiy的栅极氧化层厚度相同。
请参照图9，其所绘示为本发明第三实施例OTP记忆胞所组成的阵列结构。阵列结构由4×3个OTP记忆胞c11～c34所组成。以下以第一位线BL1所连接的一行(row)OTP记忆胞c11～c14来作说明。而第二位线BL2连接至OTP记忆胞c21～c24，第三位线BL3连接至OTP记忆胞c31～c34也具有类似的结构。
OTP记忆胞c11包括一反熔丝晶体管Ta11与一隔离晶体管Ti11。反熔丝晶体管Ta11的第一漏源端连接至第一位线BL1，反熔丝晶体管Ta11的栅极端连接至第一反熔丝控制线AF1；隔离晶体管Ti11的第一漏源端连接至反熔丝晶体管Ta11的第二漏源端，隔离晶体管Ti11的栅极端连接至第一隔离控制线IS1。
另外，OTP记忆胞c12包括一反熔丝晶体管Ta12与一隔离晶体管Ti12。反熔丝晶体管Ta12的第一漏源端连接至第一位线BL1，反熔丝晶体管Ta12的栅极端连接至第二反熔丝控制线AF2；隔离晶体管Ti12的第一漏源端连接至反熔丝晶体管Ta12的第二漏源端、隔离晶体管Ti12的栅极端连接至第二隔离控制线IS2。再者，OTP记忆胞c11中隔离晶体管Ti11的第二漏源端连接至OTP记忆胞c12中隔离晶体管Ti12的第二漏源端。
OTP记忆胞c13包括一反熔丝晶体管Ta13与一隔离晶体管Ti13。反熔丝晶体管Ta13的第一漏源端连接至第一位线BL1，反熔丝晶体管Ta13的栅极端连接至第三反熔丝控制线AF3；隔离晶体管Ti13的第一漏源端连接至反熔丝晶体管Ta13的第二漏源端，隔离晶体管Ti13的栅极端连接至第三隔离控制线IS3。
另外，OTP记忆胞c14包括一反熔丝晶体管Ta14与一隔离晶体管Ti14。反熔丝晶体管Ta14的第一漏源端连接至第一位线BL1，反熔丝晶体管Ta14的栅极端连接至第四反熔丝控制线AF4；隔离晶体管Ti14的第一漏源端连接至反熔丝晶体管Ta14的第二漏源端、隔离晶体管Ti14的栅极端连接至第四隔离控制线IS4。再者，OTP记忆胞c13中隔离晶体管Ti13的第二漏源端连接至OTP记忆胞c14中隔离晶体管Ti14的第二漏源端。
由以上的说明可知，本发明提出一种反熔丝型一次编程的记忆胞及其相关的阵列结构。再者，二个OTP记忆胞之间利用至少一个隔离晶体管来隔离二个OTP记忆胞，因此P型井区中不需要另外制做浅沟渠隔离结构来隔离二个记忆胞。如此可以大幅降低工艺的复杂度，并且有效地减少阵列结构的布局面积。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (29)

1.一种反熔丝型一次编程的记忆胞，包括：
井区；
第一掺杂区、第二掺杂区、第三掺杂区与第四掺杂区，形成于该井区的表面；
栅极氧化层，覆盖于该井区的该表面；
第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至字线；
第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至反熔丝控制线；
第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至隔离控制线；以及
第一金属层，经由穿透洞连接至该第一掺杂区域，且该第一金属层为位线。
2.如权利要求1所述的反熔丝型一次编程的记忆胞，其中该反熔丝型一次编程的记忆胞利用该第四掺杂区连接至相邻的另一反熔丝型一次编程的记忆胞。
3.如权利要求1所述的反熔丝型一次编程的记忆胞，其中该第二栅极下方的该栅极氧化层的厚度小于该第一栅极下方的该栅极氧化层的厚度。
4.一种反熔丝型一次编程的记忆胞，包括：
选择晶体管，具有第一漏源端连接至位线，栅极端连接至字线，以及第二漏源端；
反熔丝晶体管，具有第一漏源端连接至该选择晶体管的该第二漏源端，栅极端连接至反熔丝控制线，以及第二漏源端；以及
隔离晶体管，具有第一漏源端连接至该反熔丝晶体管的该第二漏源端，栅极端连接至隔离控制线，以及第二漏源端。
5.如权利要求4所述的反熔丝型一次编程的记忆胞，其中该反熔丝型一次编程的记忆胞利用该隔离晶体管的该第二漏源端连接至相邻的另一反熔丝型一次编程的记忆胞。
6.一种阵列结构，连接至第一位线、第一字线、第二字线、第一反熔丝控制线、第二反熔丝控制线、第一隔离控制线与第二隔离控线，该阵列结构包括：
井区；
第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区、第六掺杂区与第七掺杂区，形成于该井区的表面；
栅极氧化层，覆盖于该井区的该表面；
第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至该第一字线；
第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至该第一反熔丝控制线；
第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至该第一隔离控制线；
第四栅极，形成于该第七掺杂区与该第六掺杂区之间的该栅极氧化层上，其中该第四栅极连接至该第二字线；
第五栅极，形成于该第六掺杂区与该第五掺杂区之间的该栅极氧化层上，其中该第五栅极连接至该第二反熔丝控制线；
第六栅极，形成于该第五掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第六栅极连接至该第二隔离控制线；以及
第一金属层，经由第一穿透洞连接至该第一掺杂区域并经由第二穿透洞连接至该第七掺杂区域，其中该第一金属层为该第一位线。
7.如权利要求6所述的阵列结构，其中该第二栅极下方的该栅极氧化层的厚度小于该第一栅极下方的该栅极氧化层的厚度；以及，该第五栅极下方的该栅极氧化层的厚度小于该第四栅极下方的该栅极氧化层的厚度。
8.如权利要求6所述的阵列结构，其中该阵列结构还包括：
第八掺杂区、第九掺杂区、第十掺杂区与第十一掺杂区、第十二掺杂区、第十三掺杂区与第十四掺杂区，形成于该井区的该表面；
第七栅极，形成于该第八掺杂区与该第九掺杂区之间的该栅极氧化层上，其中该第七栅极连接至该第一字线；
第八栅极，形成于该第九掺杂区与该第十掺杂区之间的该栅极氧化层上，其中该第八栅极连接至该第一反熔丝控制线；
第九栅极，形成于该第十掺杂区与该第十一掺杂区之间的该栅极氧化层上，其中该第九栅极连接至该第一隔离控制线；
第十栅极，形成于该第十四掺杂区与该第十三掺杂区之间的该栅极氧化层上，其中该第十栅极连接至该第二字线；
第十一栅极，形成于该第十三掺杂区与该第十二掺杂区之间的该栅极氧化层上，其中该第十一栅极连接至该第二反熔丝控制线；
第十二栅极，形成于该第十二掺杂区与该第十一掺杂区之间的该栅极氧化层上，其中该第十二栅极连接至该第二隔离控制线；以及
第二金属层，经由第三穿透洞连接至该第八掺杂区域并经由第四穿透洞连接至该第十四掺杂区域，其中该第二金属层为第二位线。
9.一种阵列结构，连接至第一位线、第一字线、第二字线、第一反熔丝控制线、第二反熔丝控制线、第一隔离控制线与第二隔离控制线，该阵列结构包括：
第一记忆胞，包括：第一选择晶体管，具有第一漏源端连接至该第一位线，栅极端连接至该第一字线，以及第二漏源端；第一反熔丝晶体管，具有第一漏源端连接至该第一选择晶体管的该第二漏源端，栅极端连接至该第一反熔丝控制线，以及第二漏源端；以及第一隔离晶体管，具有第一漏源端连接至该第一反熔丝晶体管的该第二漏源端，栅极端连接至该第一隔离控制线，以及第二漏源端；以及
第二记忆胞，包括：第二选择晶体管，具有第一漏源端连接至该第一位线，栅极端连接至该第二字线，以及第二漏源端；第二反熔丝晶体管，具有第一漏源端连接至该第二选择晶体管的该第二漏源端，栅极端连接至该第二反熔丝控制线，以及第二漏源端；以及第二隔离晶体管，具有第一漏源端连接至该第二反熔丝晶体管的该第二漏源端，栅极端连接至该第二隔离控制线，以及第二漏源端；
其中，该第一记忆胞中的该第一隔离晶体管的该第二漏源端连接至该第二记忆胞中的该第二隔离晶体管的该第二漏源端。
10.如权利要求9所述的阵列结构，其中该阵列结构还包括：
第三记忆胞，包括：第三选择晶体管，具有第一漏源端连接至第二位线，栅极端连接至该第一字线，以及第二漏源端；第三反熔丝晶体管，具有第一漏源端连接至该第三选择晶体管的该第二漏源端，栅极端连接至该第一反熔丝控制线，以及第二漏源端；以及第三隔离晶体管，具有第一漏源端连接至该第三反熔丝晶体管的该第二漏源端，栅极端连接至该第一隔离控制线，以及第二漏源端；以及
第四记忆胞，包括：第四选择晶体管，具有第一漏源端连接至该第二位线，栅极端连接至该第二字线，以及第二漏源端；第四反熔丝晶体管，具有第一漏源端连接至该第四选择晶体管的该第二漏源端，栅极端连接至该第二反熔丝控制线，以及第二漏源端；以及第四隔离晶体管，具有第一漏源端连接至该第四反熔丝晶体管的该第二漏源端，栅极端连接至该第二隔离控制线，以及第二漏源端；
其中，该第三记忆胞中的该第三隔离晶体管的该第二漏源端连接至该第四记忆胞中的该第四隔离晶体管的该第二漏源端。
11.如权利要求9所述的阵列结构，其中将该第一记忆胞编程为第一存储状态时，提供接地电压至该第一位线、选择电压至该第一字线、第一编程电压至该第一反熔丝控制线、第一控制电压至该第一隔离控制线；以及，提供该接地电压至该第二字线、该第二反熔丝控制线与该第二隔离控制线。
12.一种反熔丝型一次编程的记忆胞，包括：
井区；
第一掺杂区、第二掺杂区与第三掺杂区，形成于该井区的表面；
栅极氧化层，覆盖于该井区的该表面；
第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至字线；
第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至反熔丝控制线；
第三栅极，形成于该第三掺杂区与第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至隔离控制线；以及
第一金属层，经由穿透洞连接至该第一掺杂区域，且该第一金属层为位线；
其中，该反熔丝型一次编程的记忆胞相邻于另一反熔丝型一次编程的记忆胞，且该第四掺杂区位于该另一反熔丝型一次编程的记忆胞之内。
13.如权利要求12所述的反熔丝型一次编程的记忆胞，其中该第二栅极下方的该栅极氧化层的厚度小于该第一栅极下方的该栅极氧化层的厚度。
14.一种反熔丝型一次编程的记忆胞，包括：
选择晶体管，具有第一漏源端连接至位线，栅极端连接至字线，以及第二漏源端；
反熔丝晶体管，具有第一漏源端连接至该选择晶体管的该第二漏源端，栅极端连接至反熔丝控制线，以及第二漏源端；以及
隔离晶体管，具有第一漏源端连接至该反熔丝晶体管的该第二漏源端，栅极端连接至隔离控制线，以及第二漏源端；
其中，该反熔丝型一次编程的记忆胞相邻于另一反熔丝型一次编程的记忆胞，且该隔离晶体管的该第二漏源端位于该另一反熔丝型一次编程的记忆胞之内。
15.一种阵列结构，连接至第一位线、第一字线、第二字线、第一反熔丝控制线、第二反熔丝控制线与第一隔离控制线，该阵列结构包括：
井区；
第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第六掺杂区，形成于该井区的表面；
栅极氧化层，覆盖于该井区的该表面；
第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至该第一字线；
第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至该第一反熔丝控制线；
第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至该第一隔离控制线；
第四栅极，形成于该第六掺杂区与该第五掺杂区之间的该栅极氧化层上，其中该第四栅极连接至该第二字线；
第五栅极，形成于该第五掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第五栅极连接至该第二反熔丝控制线；以及
第一金属层，经由第一穿透洞连接至该第一掺杂区域并经由第二穿透洞连接至该第六掺杂区域，其中该第一金属层为该第一位线。
16.如权利要求15所述的阵列结构，其中该第二栅极下方的该栅极氧化层的厚度小于该第一栅极下方的该栅极氧化层的厚度；以及该第五栅极下方的该栅极氧化层的厚度小于该第四栅极下方的该栅极氧化层的厚度。
17.如权利要求15所述的阵列结构，其中该阵列结构还包括：
第七掺杂区、第八掺杂区、第九掺杂区与第十掺杂区、第十一掺杂区与第十二掺杂区，形成于该井区的该表面；
第六栅极，形成于该第七掺杂区与该第八掺杂区之间的该栅极氧化层上，其中该第六栅极连接至该第一字线；
第七栅极，形成于该第八掺杂区与该第九掺杂区之间的该栅极氧化层上，其中该第七栅极连接至该第一反熔丝控制线；
第八栅极，形成于该第九掺杂区与该第十掺杂区之间的该栅极氧化层上，其中该第八栅极连接至该第一隔离控制线；
第九栅极，形成于该第十二掺杂区与该第十一掺杂区之间的该栅极氧化层上，其中该第九栅极连接至该第二字线；
第十栅极，形成于该第十一掺杂区与该第十掺杂区之间的该栅极氧化层上，其中该第十栅极连接至该第二反熔丝控制线；以及
第二金属层，经由第三穿透洞连接至该第七掺杂区域并经由第四穿透洞连接至该第十二掺杂区域，其中该第二金属层为第二位线。
18.一种阵列结构，连接至第一位线、第一字线、第二字线、第一反熔丝控制线、第二反熔丝控制线与第一隔离控制线，该阵列结构包括：
第一记忆胞，包括：第一选择晶体管，具有第一漏源端连接至该第一位线，栅极端连接至该第一字线，以及第二漏源端；第一反熔丝晶体管，具有第一漏源端连接至该第一选择晶体管的该第二漏源端，栅极端连接至该第一反熔丝控制线，以及第二漏源端；以及第一隔离晶体管，具有第一漏源端连接至该第一反熔丝晶体管的该第二漏源端，栅极端连接至该第一隔离控制线，以及第二漏源端；以及
第二记忆胞，包括：第二选择晶体管，具有第一漏源端连接至该第一位线，栅极端连接至该第二字线，以及第二漏源端；第二反熔丝晶体管，具有第一漏源端连接至该第二选择晶体管的该第二漏源端，栅极端连接至该第二反熔丝控制线，以及第二漏源端；以及该第一隔离晶体管，具有该第二漏源端连接至该第二反熔丝晶体管的该第二漏源端。
19.如权利要求18所述的阵列结构，其中该阵列结构还包括：
第三记忆胞，包括：第三选择晶体管，具有第一漏源端连接至第二位线，栅极端连接至该第一字线，以及第二漏源端；第三反熔丝晶体管，具有第一漏源端连接至该第三选择晶体管的该第二漏源端，栅极端连接至该第一反熔丝控制线，以及第二漏源端；以及第二隔离晶体管，具有第一漏源端连接至该第三反熔丝晶体管的该第二漏源端，栅极端连接至该第一隔离控制线，以及第二漏源端；以及
第四记忆胞，包括：第四选择晶体管，具有第一漏源端连接至该第二位线，栅极端连接至该第二字线，以及第二漏源端；第四反熔丝晶体管，具有第一漏源端连接至该第四选择晶体管的该第二漏源端，栅极端连接至该第二反熔丝控制线，以及第二漏源端；以及该第二隔离晶体管，具有该第二漏源端连接至该第四反熔丝晶体管的该第二漏源端。
20.如权利要求18所述的阵列结构，其中将该第一记忆胞编程为第一存储状态时，提供接地电压至该第一位线、选择电压至该第一字线、第一编程电压至该第一反熔丝控制线、该接地地压至该第一隔离控制线；以及，提供该接地电压至该第二字线与该第二反熔丝控制线。
21.一种反熔丝型一次编程的记忆胞，包括：
井区；
第一掺杂区、第二掺杂区与第三掺杂区，形成于该井区的表面；
栅极氧化层，覆盖于该井区的该表面；
第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至反熔丝控制线；
第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至隔离控制线；以及
第一金属层，经由穿透洞连接至该第一掺杂区域，且该第一金属层为位线；
其中，该第一栅极下方的该栅极氧化层被区分为第一部分相邻于该第一掺杂区以及第二部分相邻于该第二掺杂区，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度。
22.如权利要求21所述的反熔丝型一次编程的记忆胞，其中该反熔丝型一次编程的记忆胞利用该第三掺杂区连接至相邻的另一反熔丝型一次编程的记忆胞。
23.一种反熔丝型一次编程的记忆胞，包括：
反熔丝晶体管，具有第一漏源端连接至位线，栅极端连接至反熔丝控制线，以及第二漏源端；以及
隔离晶体管，具有第一漏源端连接至该反熔丝晶体管的该第二漏源端，栅极端连接至隔离控制线，以及第二漏源端；
其中，该反熔丝晶体管的该栅极端的栅极氧化层被区分为第一部分以及第二部分，该第一部分相邻于该反熔丝晶体管的该第一漏源端以及该第二部分相邻于该反熔丝晶体管的该第二漏源端，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度。
24.如权利要求23所述的反熔丝型一次编程的记忆胞，其中该反熔丝型一次编程的记忆胞利用该隔离晶体管的该第二漏源端连接至相邻的另一反熔丝型一次编程的记忆胞。
25.一种阵列结构，连接至第一位线、第一反熔丝控制线、第二反熔丝控制线、第一隔离控制线与第二隔离控线，该阵列结构包括：
井区；
第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区与第五掺杂区，形成于该井区的表面；
栅极氧化层，覆盖于该井区的该表面；
第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至该第一反熔丝控制线；
第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至该第一隔离控制线；
第三栅极，形成于该第五掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至该第二反熔丝控制线；
第四栅极，形成于该第四掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第四栅极连接至该第二隔离控制线；以及
第一金属层，经由第一穿透洞连接至该第一掺杂区域并经由第二穿透洞连接至该第五掺杂区域，其中该第一金属层为该第一位线；
其中，该第一栅极下方的该栅极氧化层被区分为第一部分相邻于该第一掺杂区以及第二部分相邻于该第二掺杂区，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度；以及
其中，该第三栅极下方的该栅极氧化层被区分为第三部分相邻于该第五掺杂区以及第四部分相邻于该第四掺杂区，且该第三部分的该栅极氧化层厚度大于该第四部分的该栅极氧化层厚度。
26.如权利要求25所述的阵列结构，其中该阵列结构还包括：
第六掺杂区、第七掺杂区、第八掺杂区、第九掺杂区与第十掺杂区，形成于该井区的该表面；
第五栅极，形成于该第六掺杂区与该第七掺杂区之间的该栅极氧化层上，其中该第五栅极连接至该第一反熔丝控制线；
第六栅极，形成于该第七掺杂区与该第八掺杂区之间的该栅极氧化层上，其中该第六栅极连接至该第一隔离控制线；
第七栅极，形成于该第十掺杂区与该第九掺杂区之间的该栅极氧化层上，其中该第七栅极连接至该第二反熔丝控制线；
第八栅极，形成于该第九掺杂区与该第八掺杂区之间的该栅极氧化层上，其中该第八栅极连接至该第二隔离控制线；以及
第二金属层，经由第三穿透洞连接至该第六掺杂区域并经由第四穿透洞连接至该第十掺杂区域，其中该第二金属层为第二位线；
其中，该第五栅极下方的该栅极氧化层被区分为第五部分相邻于该第六掺杂区以及第六部分相邻于该第七掺杂区，且该第五部分的该栅极氧化层厚度大于该第六部分的该栅极氧化层厚度；以及
其中，该第七栅极下方的该栅极氧化层被区分为第七部分相邻于该第十掺杂区以及第八部分相邻于该第九掺杂区，且该第七部分的该栅极氧化层厚度大于该第八部分的该栅极氧化层厚度。
27.一种阵列结构，连接至第一位线、第一反熔丝控制线、第二反熔丝控制线、第一隔离控制线与第二隔离控制线，该阵列结构包括：
第一记忆胞，包括：第一反熔丝晶体管，具有第一漏源端连接至该第一位线，栅极端连接至该第一反熔丝控制线，以及第二漏源端；以及第一隔离晶体管，具有第一漏源端连接至该第一反熔丝晶体管的该第二漏源端，栅极端连接至该第一隔离控制线，以及第二漏源端；以及
第二记忆胞，包括：第二反熔丝晶体管，具有第一漏源端连接至该第一位线，栅极端连接至该第二反熔丝控制线，以及第二漏源端；以及第二隔离晶体管，具有第一漏源端连接至该第二反熔丝晶体管的该第二漏源端，栅极端连接至该第二隔离控制线，以及第二漏源端；
其中，该第一记忆胞中的该第一隔离晶体管的该第二漏源端连接至该第二记忆胞中的该第二隔离晶体管的该第二漏源端；
其中，该第一反熔丝晶体管的该栅极端的栅极氧化层被区分为第一部分以及第二部分，该第一部分相邻于该第一反熔丝晶体管的该第一漏源端以及该第二部分相邻于该第一反熔丝晶体管的该第二漏源端，且该第一部分的该栅极氧化层厚度大于该第二部分的该栅极氧化层厚度；以及
其中，该第二反熔丝晶体管的该栅极端的该栅极氧化层被区分为第三部分以及第四部分，该第三部分相邻于该第二反熔丝晶体管的该第一漏源端以及该第四部分相邻于第二该反熔丝晶体管的该第二漏源端，且该第三部分的该栅极氧化层厚度大于该第四部分的该栅极氧化层厚度。
28.如权利要求27所述的阵列结构，其中该阵列结构还包括：
第三记忆胞，包括：第三反熔丝晶体管，具有第一漏源端连接至第二位线，栅极端连接至该第一反熔丝控制线，以及第二漏源端；以及第三隔离晶体管，具有第一漏源端连接至该第三反熔丝晶体管的该第二漏源端，栅极端连接至该第一隔离控制线，以及第二漏源端；以及
第四记忆胞，包括：第四反熔丝晶体管，具有第一漏源端连接至该第二位线，栅极端连接至该第二反熔丝控制线，以及第二漏源端；以及第四隔离晶体管，具有第一漏源端连接至该第四反熔丝晶体管的该第二漏源端，栅极端连接至该第二隔离控制线，以及第二漏源端；
其中，该第三记忆胞中的该第三隔离晶体管的该第二漏源端连接至该第四记忆胞中的该第四隔离晶体管的该第二漏源端；
其中，该第三反熔丝晶体管的该栅极端的栅极氧化层被区分为第五部分以及第六部分，该第五部分相邻于该第三反熔丝晶体管的该第一漏源端以及该第六部分相邻于该第三反熔丝晶体管的该第二漏源端，且该第五部分的该栅极氧化层厚度大于该第六部分的该栅极氧化层厚度；以及
其中，该第四反熔丝晶体管的该栅极端的该栅极氧化层被区分为第七部分以及第八部分，该第七部分相邻于该第四反熔丝晶体管的该第一漏源端以及该第八部分相邻于该第四反熔丝晶体管的该第二漏源端，且该第七部分的该栅极氧化层厚度大于该第八部分的该栅极氧化层厚度。
29.如权利要求27所述的阵列结构，其中将该第一记忆胞编程为第一存储状态时，提供接地电压至该第一位线、第一编程电压至该第一反熔丝控制线、选择电压至该第一隔离控制线；以及，提供该接地电压至该第二反熔丝控制线与该第二隔离控制线。
CN201610248436.1A 2015-08-18 2016-04-20 反熔丝型一次编程的记忆胞及其相关的阵列结构 Active CN106469727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562206828P 2015-08-18 2015-08-18
US62/206,828 2015-08-18

Publications (2)

Publication Number Publication Date
CN106469727A true CN106469727A (zh) 2017-03-01
CN106469727B CN106469727B (zh) 2019-06-28

Family

ID=58157556

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201610101190.5A Active CN106469726B (zh) 2015-08-18 2016-02-24 反熔丝型一次编程的存储单元及其相关的阵列结构
CN201610248436.1A Active CN106469727B (zh) 2015-08-18 2016-04-20 反熔丝型一次编程的记忆胞及其相关的阵列结构
CN201610836333.7A Active CN107731261B (zh) 2015-08-18 2016-09-21 具有升压能力的微型反熔丝电路的内存系统
CN201610875758.9A Active CN107765752B (zh) 2015-08-18 2016-10-08 具备侦测功能的电源系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610101190.5A Active CN106469726B (zh) 2015-08-18 2016-02-24 反熔丝型一次编程的存储单元及其相关的阵列结构

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201610836333.7A Active CN107731261B (zh) 2015-08-18 2016-09-21 具有升压能力的微型反熔丝电路的内存系统
CN201610875758.9A Active CN107765752B (zh) 2015-08-18 2016-10-08 具备侦测功能的电源系统

Country Status (4)

Country Link
US (2) US9741446B2 (zh)
JP (2) JP6242448B2 (zh)
CN (4) CN106469726B (zh)
TW (5) TWI578325B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806755A (zh) * 2017-04-27 2018-11-13 力旺电子股份有限公司 具反熔丝型差分记忆胞的随机码产生器及相关感测方法
CN110854118A (zh) * 2018-08-20 2020-02-28 台湾积体电路制造股份有限公司 半导体结构、半导体器件及其制造方法
WO2023115967A1 (zh) * 2021-12-24 2023-06-29 长鑫存储技术有限公司 反熔丝阵列结构和存储器

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799662B2 (en) * 2015-08-18 2017-10-24 Ememory Technology Inc. Antifuse-type one time programming memory cell and array structure with same
US10020268B2 (en) 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
JP6349008B1 (ja) * 2017-04-13 2018-06-27 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 乱数発生装置及びその制御方法
US10276239B2 (en) * 2017-04-27 2019-04-30 Ememory Technology Inc. Memory cell and associated array structure
CN109256170B (zh) * 2017-07-12 2020-09-15 联华电子股份有限公司 存储单元及存储阵列
TWI677777B (zh) * 2017-10-05 2019-11-21 新唐科技股份有限公司 處理電路
CN109961821A (zh) * 2017-12-22 2019-07-02 长鑫存储技术有限公司 一次性可编程非易失性熔丝存储单元
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
JP6646103B2 (ja) * 2018-05-30 2020-02-14 ウィンボンド エレクトロニクス コーポレーション 半導体装置
US11709656B2 (en) 2018-07-13 2023-07-25 Ememory Technology Inc. Short channel effect based random bit generator
US11121083B2 (en) * 2019-06-06 2021-09-14 Nanya Technology Corporation Semiconductor device with fuse-detecting structure
CN112802523B (zh) * 2019-11-14 2024-07-19 力旺电子股份有限公司 只读式存储单元及其相关的存储单元阵列
EP3929601B1 (en) * 2020-04-01 2023-05-03 Shenzhen Goodix Technology Co., Ltd. Voltage attack detection circuit and chip
TWI739695B (zh) * 2020-06-14 2021-09-11 力旺電子股份有限公司 轉壓器
TWI756970B (zh) * 2020-11-23 2022-03-01 立積電子股份有限公司 電位狀態判別裝置
US11609249B2 (en) 2020-11-23 2023-03-21 Richwave Technology Corp. Voltage state detector
TWI744130B (zh) * 2020-12-09 2021-10-21 億而得微電子股份有限公司 低成本低電壓反熔絲陣列
US20220199622A1 (en) * 2020-12-18 2022-06-23 Ememory Technology Inc. Resistive memory cell and associated cell array structure
US11783905B2 (en) * 2020-12-18 2023-10-10 Ememory Technology Inc. Anti-fuse memory device, memory array, and programming method of an anti-fuse memory device for preventing leakage current and program disturbance
US20230047939A1 (en) * 2021-08-13 2023-02-16 Ememory Technology Inc. Fuse-type one time programming memory cell
US11881274B2 (en) * 2021-11-15 2024-01-23 Ememory Technology Inc. Program control circuit for antifuse-type one time programming memory cell array
TWI789248B (zh) * 2022-02-21 2023-01-01 台旺科技股份有限公司 產生用於一電子元件的一隨機碼的裝置及方法
CN117374098A (zh) * 2022-06-27 2024-01-09 长鑫存储技术有限公司 一种反熔丝结构、反熔丝阵列及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080074915A1 (en) * 2006-09-27 2008-03-27 Esin Terzioglu One-time-programmable memory
CN101361139A (zh) * 2005-08-05 2009-02-04 飞思卡尔半导体公司 一次可编程存储器及其操作方法
CN102612717A (zh) * 2009-10-30 2012-07-25 赛鼎矽公司 双阱沟道分裂otp存储单元
US20150206595A1 (en) * 2014-01-22 2015-07-23 SK Hynix Inc. Antifuse array architecture

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836279B2 (ja) * 1999-11-08 2006-10-25 株式会社東芝 半導体記憶装置及びその制御方法
US6346846B1 (en) 1999-12-17 2002-02-12 International Business Machines Corporation Methods and apparatus for blowing and sensing antifuses
KR100376265B1 (ko) * 1999-12-29 2003-03-17 주식회사 하이닉스반도체 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
JP2002073424A (ja) * 2000-08-31 2002-03-12 Mitsubishi Electric Corp 半導体装置、端末装置および通信方法
TW457687B (en) * 2000-10-18 2001-10-01 Taiwan Semiconductor Mfg Programmable antifuse cell
US6545898B1 (en) * 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
JP4599059B2 (ja) * 2001-09-18 2010-12-15 キロパス テクノロジー インコーポレイテッド 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ
TW571517B (en) 2002-05-02 2004-01-11 Univ Nat Chiao Tung A method of detecting switching state for H type power device and application to the protection and detection of the switching device time-delay
KR100470168B1 (ko) * 2002-05-27 2005-02-07 주식회사 하이닉스반도체 안티퓨즈 회로
US6822903B2 (en) * 2003-03-31 2004-11-23 Matrix Semiconductor, Inc. Apparatus and method for disturb-free programming of passive element memory cells
CN2622928Y (zh) * 2003-05-08 2004-06-30 建准电机工业股份有限公司 直流无刷风扇马达的转速控制电路
US6839267B1 (en) * 2003-07-11 2005-01-04 Infineon Technologies Ag Structure and method of multiplexing bitline signals within a memory array
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
JP4718863B2 (ja) * 2004-02-25 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
CA2520140C (en) * 2004-05-06 2007-05-15 Sidense Corp. Split-channel antifuse array architecture
US8276185B2 (en) * 2005-01-19 2012-09-25 Micron Technology, Inc. Enhanced security memory access method and architecture
US7638855B2 (en) * 2005-05-06 2009-12-29 Macronix International Co., Ltd. Anti-fuse one-time-programmable nonvolatile memory
US7280425B2 (en) * 2005-09-30 2007-10-09 Intel Corporation Dual gate oxide one time programmable (OTP) antifuse cell
US7277348B2 (en) * 2005-12-12 2007-10-02 Klp International, Ltd. Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit
US7606055B2 (en) * 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
JP4855851B2 (ja) * 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
CN1908842B (zh) * 2006-08-07 2010-10-06 崇贸科技股份有限公司 用以自交流电源提供能量的电压稳压器
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
JP4921986B2 (ja) * 2007-01-09 2012-04-25 株式会社東芝 不揮発性半導体記憶装置
JP4921985B2 (ja) * 2007-01-09 2012-04-25 株式会社東芝 不揮発性半導体記憶装置
US7804714B1 (en) * 2007-02-21 2010-09-28 National Semiconductor Corporation System and method for providing an EPROM with different gate oxide thicknesses
US7715265B2 (en) * 2007-10-31 2010-05-11 Broadcom Corporation Differential latch-based one time programmable memory
CN101178613B (zh) * 2007-12-11 2010-08-18 威盛电子股份有限公司 电压输出装置
CN201197117Y (zh) 2008-04-29 2009-02-18 新巨企业股份有限公司 变频式调压电路
JP2011204300A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性半導体記憶装置
CN202094808U (zh) 2010-05-21 2011-12-28 长盛科技股份有限公司 电源适配装置
JP2012203954A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
JP2013101731A (ja) * 2011-11-08 2013-05-23 Renesas Electronics Corp 不揮発性メモリ及び不揮発性メモリからのデータ読み出し方法
JP5971720B2 (ja) * 2012-11-01 2016-08-17 株式会社東芝 電圧レギュレータ
US9093128B2 (en) * 2012-11-05 2015-07-28 Infineon Technologies Ag Electronic device with a plurality of memory cells and with physically unclonable function
WO2014119327A1 (ja) * 2013-02-01 2014-08-07 パナソニック株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
TW201509103A (zh) 2013-08-23 2015-03-01 Yottacontrol Co 可提供穩定電壓輸出的切換式直流電源供應器
US20150071432A1 (en) * 2013-09-09 2015-03-12 Qualcomm Incorporated Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
JP6224401B2 (ja) * 2013-10-04 2017-11-01 ルネサスエレクトロニクス株式会社 半導体メモリ
JP2015076556A (ja) * 2013-10-10 2015-04-20 ソニー株式会社 メモリ装置、書込方法、読出方法
US10216965B2 (en) * 2014-01-08 2019-02-26 Stc.Unm Systems and methods for generating physically unclonable functions from non-volatile memory cells
KR102117958B1 (ko) * 2014-02-17 2020-06-02 삼성전자주식회사 안티퓨즈 제어 회로 및 그것에 의한 안티퓨즈 읽기 시작 방법
TWI652885B (zh) * 2014-08-20 2019-03-01 力智電子股份有限公司 電源管理裝置、直流對直流控制電路及其晶片致能方法
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9330794B1 (en) * 2015-03-04 2016-05-03 Micron Technology, Inc. DRAM-based anti-fuse cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361139A (zh) * 2005-08-05 2009-02-04 飞思卡尔半导体公司 一次可编程存储器及其操作方法
US20080074915A1 (en) * 2006-09-27 2008-03-27 Esin Terzioglu One-time-programmable memory
CN102612717A (zh) * 2009-10-30 2012-07-25 赛鼎矽公司 双阱沟道分裂otp存储单元
US20150206595A1 (en) * 2014-01-22 2015-07-23 SK Hynix Inc. Antifuse array architecture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806755A (zh) * 2017-04-27 2018-11-13 力旺电子股份有限公司 具反熔丝型差分记忆胞的随机码产生器及相关感测方法
CN108806755B (zh) * 2017-04-27 2021-02-26 力旺电子股份有限公司 具反熔丝型差分记忆胞的随机码产生器及相关感测方法
CN110854118A (zh) * 2018-08-20 2020-02-28 台湾积体电路制造股份有限公司 半导体结构、半导体器件及其制造方法
US11380693B2 (en) 2018-08-20 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including anti-fuse cell structure
CN110854118B (zh) * 2018-08-20 2022-09-16 台湾积体电路制造股份有限公司 半导体结构、半导体器件及其制造方法
WO2023115967A1 (zh) * 2021-12-24 2023-06-29 长鑫存储技术有限公司 反熔丝阵列结构和存储器

Also Published As

Publication number Publication date
TWI610308B (zh) 2018-01-01
TWI578325B (zh) 2017-04-11
US20170054300A1 (en) 2017-02-23
TW201805949A (zh) 2018-02-16
TW201709203A (zh) 2017-03-01
CN106469727B (zh) 2019-06-28
JP2018026190A (ja) 2018-02-15
CN107765752B (zh) 2020-02-04
TW201806299A (zh) 2018-02-16
JP6242448B2 (ja) 2017-12-06
TWI610527B (zh) 2018-01-01
JP6284989B2 (ja) 2018-02-28
US20170053707A1 (en) 2017-02-23
CN107731261A (zh) 2018-02-23
TWI618227B (zh) 2018-03-11
US10032520B2 (en) 2018-07-24
TWI608495B (zh) 2017-12-11
CN107765752A (zh) 2018-03-06
JP2017041295A (ja) 2017-02-23
TW201709209A (zh) 2017-03-01
CN107731261B (zh) 2020-12-01
US9741446B2 (en) 2017-08-22
CN106469726B (zh) 2019-05-21
TW201709426A (zh) 2017-03-01
CN106469726A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN106469727A (zh) 反熔丝型一次编程的记忆胞及其相关的阵列结构
CN106981300A (zh) 一次编程存储器胞与存储器阵列以及相关随机码产生方法
JP6251769B2 (ja) アンチヒューズ型ワンタイムプログラミングメモリセル及び当該メモリセルを備えるアレイ構造
EP3133605B1 (en) Antifuse-type one time programming memory cell and array structure with same
CN100456479C (zh) 反熔丝一次可编程的非易失存储器单元及其制造方法与编程方法
US5576573A (en) Stacked CVD oxide architecture multi-state memory cell for mask read-only memories
CN104979358A (zh) 单一多晶硅层非易失性存储器的阵列结构
CN106340517B (zh) 一次编程非挥发性存储胞
CN105575965A (zh) 整合型电容感应模块及其相关系统
CN107221353A (zh) 采用横向双极结型晶体管的反熔丝非易失性存储器件
JPH06291287A (ja) 不揮発性半導体記憶装置
US6707697B2 (en) FAMOS type non-volatile memory
CN112802523B (zh) 只读式存储单元及其相关的存储单元阵列
US12046308B2 (en) OTP memory and method for manufacturing thereof, and OTP circuit
CN104037174A (zh) 混合结构的存储器阵列及其制备方法
WO2022222313A1 (zh) Otp存储器及其制造方法、otp电路
KR20110022962A (ko) 반도체 소자 및 그 제조 방법
CN101908548A (zh) 一次性可编程存储器、制造及编程读取方法
CN114974361A (zh) 多次编程非易失性存储器的存储器胞阵列
CN105280644A (zh) 一次编程的记忆胞及其阵列结构与操作方法
JPH05226607A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant