TW201133643A - Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch - Google Patents

Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch Download PDF

Info

Publication number
TW201133643A
TW201133643A TW099132380A TW99132380A TW201133643A TW 201133643 A TW201133643 A TW 201133643A TW 099132380 A TW099132380 A TW 099132380A TW 99132380 A TW99132380 A TW 99132380A TW 201133643 A TW201133643 A TW 201133643A
Authority
TW
Taiwan
Prior art keywords
layer
gate
mask
metal
etch stop
Prior art date
Application number
TW099132380A
Other languages
English (en)
Other versions
TWI529810B (zh
Inventor
Yan Ye
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201133643A publication Critical patent/TW201133643A/zh
Application granted granted Critical
Publication of TWI529810B publication Critical patent/TWI529810B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

201133643 六、發明說明： 【發明所屬之技術領域】 本發明之實施例大體上關於薄膜電晶體（TFT)製造方 法。 【先前技術】 當前世人特別對TFT陣列高度感興趣，因為這些元件 可用在經常供電腦及電視平板所利用的液晶主動矩陣顯 不器（LCD)上。LCD亦可含有發光二極體（LED)以用於背 光方面。進一步言之，有機發光二極體（OLED )已用於 主動矩陣顯示器，而該等〇LED利用TFT解決顯示器的 活動問題。 以非晶矽做為主動材料而製成的TFT已成為平面顯示 益工業中的關鍵部份。工業中，TFT有兩種—般類型。 第一種類型稱為頂閘極TFT，因為閘極電極位於源極與 汲極電極上方。第二種類型稱為底閘極爪，因為閑極 電極位於源極與没極電極下方。在底閘極tft結構中， 源極與汲極電極配置在主動材料之上。 底閘極TFT中的源極與汲極電極是透過以下步驟製 造：先將金屬層沉積覆於主動材料層上，然後姓刻該金 屬層以界定源極與汲搞番j 7蚀畀及極電極。在蝕刻期間，主動材料層 可暴露至钱刻化學物哲。士 ± 才車乂於源極-没極金屬，金屬氧 化物或氮氧化物的丰暮# ^ λ 牛等體通常對於濕式化學物質較不具 201133643 抵抗性，但對於電聚乾式化學物質具有較高的抵抗性。 因此，欲使用濕式化學物質飯刻源極_没極金屬電極而不 至於嚴重傷害半導體通道層是—大挑戰。因此，世人通 常偏好乾式㈣源極極金屬1 *並非所有金屬都能 夠透過乾式電漿❹】而有效㈣，例如銅。為了防止主 動材料層暴露於非期望的乾式或濕式蝕刻化學物質，可 使用敍刻停止層或雙金屬層。 钮刻停止部底閑極TFT具有沉積在主動材料層與用於 源極與没極電極的金屬層之間的姓刻停止層。钮刻停止 層是以包覆式沉積，隨後在有罩幕的情況下μ刻使得 蝕亥:j停止部的殘餘部份配置於閘極電極上。隨後，金屬 層疋以包覆式沉積’之後以罩幕對主動材料層與金屬層 進行蝕刻。隨後’透過使用罩幕使金屬層被蝕刻穿過： 界定源極與沒極電極。因此，姓刻停止部底閘極tft利 用至少五個罩幕以圖案化（即，圖案化閘極電極，圖案 化钱刻停止部、圖案化主動材料層與金屬層、暴露主動 材料層以及形成主動通道、界定源極與汲極電極倘若 交叉介電質觸點形成’隨後可使用額外罩幕。相較之下， 不具有钱刻停止部的底間極TFT需要至少少掉—個罩 幕’因而儘管具㈣停止部的底間極TFT的性能較佳， 世人仍偏好製造不具有㈣停止部的底閘極TFTe 化屬層結構'，可以幾乎任何濕式或乾式钱刻 予 刻頂金屬。接近主動通道層的金屬層經過選 擇，使其在頂金屬的钱刻期間不會完全受到钮刻，並且 201133643 其能夠在某些製程條件下易於受蝕刻而不至傷害主動 層。例如能選擇銅做為頂金屬，而能選擇鉬做為接觸半 導體的金屬。 因此’在此技術領域中’需要一種使用濕式金屬蝕刻 化學物質製造蝕刻停止的底閘極TFT的方法，且該方法 利用較少量的罩幕。 【發明内容】 本發明大體上關於薄膜電晶體（TFT)以及製做Tft的 方法TFT的主動通道可包含一種以上的金屬，該等金 屬選自由鋅、鎵、錫、銦及鎘所構成之群組。主動通道 亦可包含氮及氧。為了在源極-沒極電極圖案化期間保護 主動通道，飯刻停止層彳沉積於主動層±。钮刻停止層 防止主動通道暴露至用於界定源極與汲極電極的電焚。 當對用於f動通道的主動材料層進行濕式或乾式钮刻 時钱刻fr止層與源極和沒極電極可用做為罩幕。 個實施例中’揭露一種薄膜電晶體形成方法。該方 :包：以下步驟：使用-第-罩幕在-基材上沉積與圖 閘極電極，並且沉積-閘極介電層於該閘極電極 上。包括沉積一半導體主動層於該閘極介電層 主動層包含氧、氮、以及-種或多種元素， 該等元素選自由鋅、鍵^ 方；及鑛所構成之群組。該 方法亦包括沉積—黏糾 蝕刻停止層於該主動層上，形成第二 201133643 罩幕於該蝕刻停止層上並且蝕刻該蝕刻停止層以形成該 薄膜電晶體的該元件部份之一圖案化蝕刻停止層，以及 從該薄膜電晶體的該閘極觸點部份移除該蝕刻停止層， 以暴露該半導體主動層。該方法亦包括移除該第二罩幕 以暴露該圖案化蝕刻停止層，以及沉積一金屬層於該圖 案化蝕刻停止層及半導體主動層上。該方法亦包括於該 薄膜電晶體的該元件部份形成一第三罩幕於該金屬層 上，並且蝕刻該金屬層以界定一源極電極與一汲極電極 於該兀件部份，以及從該閘極觸點部份移除該金屬層。 該方法亦包括移除該第三罩幕，並且使用該源極電極與 該汲極電極做為—罩幕而蝕刻該半導體主動層’以從該 閘極觸點部份移除該半導體主動層，以及暴露該閘極觸 點部份中的該閘極介電層。該方法亦包括使用一第四罩 幕蝕刻該閘極介電層，以暴露該閘極觸點部份中的該閘 極觸點。 另一實施例中，揭露一種薄膜電晶體形成方法。該方 法包括以下步驟··使用一第一罩幕在一基材上沉積與圖 案化一閘極電極，並且沉積一閘極介電層於該閘極電極 上。該方法亦包括沉積一半導體主動層於該閘極介電層 上。該半導體主動層包含氧、氮、以及一種或多種元素， 該等兀素選自由鋅、鎵、錫、銦及鎘所構成之群組。該 方法亦包括使用一第二罩幕圖案化該半導體主動層，以 在該薄膜電晶體的該元件部份中形成一主動通道，以及 從該薄膜電晶體的該閘極觸點部份移除該半導體主動層 201133643 並且暴露該閘極觸點部份中的間極介電層。該方法亦包 積钮刻停止層覆於該元件部份中的該主動通道 上，以及覆於該閘極觸點部份中的該閘極介電層上，並 且使用一第二罩幕蝕刻該蝕刻停止層以形成該元件部份 的一圖案化㈣停止層’並且㈣穿透該触刻停止層以 及遠閘極觸點部份中的閘極介電層，以暴露該閘極觸點 部份中的該閘極觸點。該方法亦包括沉積一金屬層於該 圖案化钱刻停止層、該半導體主動層與該問極觸點部份 玄方法也包括用—第四罩幕钮刻該金屬層，以界定 遠70件部份處的—源極電極與一汲極電極，並且形成在 該閘極觸點部份處的一金屬觸點。 另一實施例中，揭露一種薄膜電晶體形成方法。該方 法包括以下步驟：使用一第一罩幕在一基材上沉積與圖 案化一閘極電極，沉積一閘極介電層於該閘極電極上， 並且>儿積一半導體主動層於該閘極介電層上。該半導體 主動層包含氧、氮、以及一種或多種元素，該等元素選 自由鋅、鎵、錫、銦及鎘所構成之群組。該方法亦包括 沉積一蝕刻停止層於該主動層上，以及使用一第二罩幕 蝕刻該蝕刻停止層’以形成該薄膜電晶體的該元件部份 的一圖案化蝕刻停止層，以及從該薄膜電晶體的該閘極 觸點部份移除該蚀刻停止層以暴露該半導體主動异。兮 方法亦包括使用該圖案化蝕刻停止層做為—罩幕而钱刻 該半導體主動層，以暴露該閘極觸點部份中的該閘極介 電層，以及形成一主動通道。該方法也包括沉積一鈍化 201133643 層於該元件部份以及該閘極觸點部份上，並且使用一第 三罩幕蝕刻穿透該鈍化層以及該圖案化蝕刻停止層，以 暴露該元件部份中的該主動通道，以及蝕刻穿透該鈍化 層與該閘極觸點部份中的該閘極介電層，以暴露該閘極 電極。該方法亦包括沉積一金屬層於該圖案化蝕刻停止 層與該半導體主動層上’以及使用一第四罩幕蝕刻該金 屬層以界定在該元件部份處的一源極電極與一汲極電 極’且界定在該閘極觸點部份中的一金屬觸點。 另一實施例中’揭露一種薄膜電晶體形成方法。該方 法包括以下步驟：使用一第一罩幕在一基材上沉積與圖 案化一閘極電極，沉積一閘極介電層於該閘極電極上， 並且、/儿積一半導體主動層於該閘極介電層上。該半導體 主動層包含氧、氮、以及一種或多種元素，該等元素選 自由鋅、銦、鎘、鎵及錫所構成之群組❶該方法亦包括 沉積具有一第一成份的一第一金屬層於該主動層上，以 及沉積具有有別於該第一成份的一第二成份之一第二金 屬層於該第一金屬層上。該方法亦包括使用一第二罩幕 银刻該第二金屬層以形成一個以上的蝕刻停止部於該薄 膜電晶體的一元件部份上’同時從該薄膜電晶體的一閘 極觸點部份移除該第二金屬層。該方法也包括形成一第 二罩幕於該蝕刻過的第二金屬層上，以及蝕刻該第一金 屬層以從該閘極觸點部份移除該第一金屬層並且以形成 一钱刻過的第一金屬層於該元件部份上。該方法也包括 敍刻該半導體主動層以形成該元件部份中的一主動通道 201133643 及以從該閘極觸點部份移除該半導體主動層。該方法亦 包括餘刻該蚀刻過的第一金屬層以形成源極與汲極電 極0 【實施方式】 本發明大體上關於薄膜電晶體（丁FT)以及製做TFT的 方法。TFT的主動通道可包含一種以上的金屬，該等金 屬選自由鋅、鎵、錫、銦及鎘所構成之群組❶主動通道 可文摻雜或不受摻雜。主動通道亦可包含氮及氧。為了 在源極-汲極電極圖案化期間保護主動通道，蝕刻停止層 可沉積於主動^。钱刻停止層防止主動通道暴露至用 於界定源極與汲極電極的電漿。當對用於主動通道的主 動材料層進行濕式蝕刻時，蝕刻停止層與源極和汲極電 極可用做為罩幕。 第1Α圖至第1J圖顯示根據一個實施例的各處理階段 的TFT〇在第1A圖至第^圖中，第lA、ic、⑺、 及II圖顯示元件部份，而第1B、1D、1F、汨與u圖 顯示閘極觸點部份。TFT顯示如第1A圖與第ib圖中的 結構1〇0，其具有間極電極102、形《於其上的開極介電 層1〇4、形成於閘極介電層1〇4±的主㈣1〇6、以及最 後是形成在主動層106上的蝕刻停止層ι〇8。結構⑽ 可形成於基材上。在一個實施例中，基材可包含玻璃。 另-實施例中’基材可包含聚合物。另—實施例中，基 10 201133643 材可包含塑膠。另一實施例中，基材可包含金屬。一個 實施例中，閘極電極102包含導電材料。另—實施例中， 閑極102包含金屬。另—實施例中，閘極電極102包含 -種金屬，該金屬選自由鉻、鉬、鋁、鎢、钽、銅或其 組合所構成的群組。可使用習知技術形成閘極電極1〇2, 該等技術包括濺鍍、微影以及使用第一罩幕的蝕刻。 閘極介電層1〇4可包含二氧化矽、氮氧化矽、氮化矽 或其組合。可透過已知的沉積技術（包括電漿輔助化學 氣相沉積（PECVD))沉積閘極介電層1〇4。 在一個實施例中’退火主動層1〇6。另一實施例中， 主動層106暴露至電聚處理。退火及/或電焚處理可增加 主動層106的移動率。主動層106可包含具有一種或多 種元素的化合物’該等元素是選自由鋅、錫、鎵、鎘及 鋼所構成之群組。在一個實施例中，元素可包含具有d 軌道受填充的元素。在另一實施例十，元素可包含具有 f轨道受填充的元素。主動層丨〇6亦可包含氧與氮。一個 實施例中’該化合物可受摻雜。可用的適合掺質包括A卜
Sn、Ga、Ca、Si、Ti、Cu、Ge、In、Ni、Mn、Cr、V、
Mg、SixNy、AlxOy、與siC。一個實施例中，摻質包含 銘。在一個實施例中，主動層106可包含氧與選自由鋅、 錫、鎵、鎘及銦所構成的群組的元素。
主動層106可藉由反應性濺鍍而沉積。反應性濺鍍法 可在用於處理大面積基材的物理氣相沉積（PVD )腔室 中實行，該等腔室諸如4300 PVD腔室，可購自AKT 201133643
America，Inc.，這是美國加州Santa c】ara的應用材料公 司的子公司。然而，因為根據該方法產生的主動層可透 過結構與成份而決定，應瞭解該反應性濺鍍法可具有在 其他系統組態中的可利用性，該等系統包括經裝設以處 理大面積圓基材的系統以及由其他製造商生產的系統， 包括捲對捲處理平台。應瞭解到亦可利用其他方法沉積 主動層106，該等方法包括化學氣相沉積（CVD)、原子層 沉積（ALD)或旋轉塗佈製程。 對於PVD而言，濺鍍標靶可含有鋅、錫、鎵、鎘與銦 中的一者或多者。亦可存在一種以上的摻質。濺鍍可包 含完全反應性濺鍍。完全反應性濺鍍包含濺射在形成反 應性材料的大氣中不含反應性材料的標靶。完全反應性 濺鍍有別於其中標靶不僅含有金屬還含有反應物的rf 反應性濺鍍。在RF反應性濺鍍中，材料受到濺射，隨後 進一步與反應性氣體中提供的額外反應物反應。 對於本發明而言，用於完全反應性濺鍍的濺鍍標靶可 包含鋅、㉟、鎵、鎘及銦之一者或多者，而摻質可存在 或不存在》在標靶中不存在氧或氮。濺鍍標靶可受dc 偏壓’同時惰氣、含氣氣體以及含氧氣體導入濺鍍腔室 中。含氮氣體的氮與含氧氣體的氧隨後與鋅、錫、鎵、 鎘：銦之一者或多者反應，以沉積該層於基材上。在一 個實施例中’情氣可包含氬。在—個實施例中，含氣氣 可選自由氣氣、二氧化氮及其組合所構成之群組。在 -個實施例中’含氧氣體可選自由氧氣 '臭氧、二氧化
C 12 201133643 氮及其組合所構成之群組。主動層丨06可具晶形或半晶 形。在一個實施例中’主動層1 06可為非晶形。 可透過包覆式沉積（blanket depositing)形成姓刻停止 層1 〇8，之後沉積光阻，再之後顯影圖案。蝕刻停止層 1 08可透過電漿飯刻而圖案化，該電漿蝕刻是使用一種 以上選自由含氟飯刻劑（該等含氟蝕刻劑是諸如、 CJ6、CHF3、qF6 )、氧、氮、諸如氬之類的惰氣或其組 合所構成之群組的氣體。在一個實施例中，蝕刻停止層 108可包含氮化矽。另一實施例中，蝕刻停止層t 可 包含氮氧化矽。又一實施例中，蝕刻停止層1〇8可包含 矽氧化物。可透過已知的沉積技術（包括pECVD與旋轉 塗佈）沉積蝕刻停止層1 〇8，在一個實施例中，可利用 第二罩幕以圖案式沉積蝕刻停止層108。在蝕刻停止層 1 形成之後，第二罩幕可移除，使得蝕刻停止部^ ^ 〇 得以留下，如第1C圖所示。如第1D圖所示，在結構1〇〇 的閘極觸點部份上的蝕刻停止層1〇8全部被移除。 形成勉刻停止部11〇之後，蝕刻主動層1〇6以移除主 動材料層106的不需要的部份，如第1E圖所示。主動材 料層106儿王從閘極觸點部份移除，如第1F圖所示。敍 刻是以第三罩幕執行。 在蝕刻主動材料層106與閘極介電層ι〇4之後，閘極 觸點通孔112形成。為了形成閉極觸點通孔i J 2，第四罩 幕/儿積於、，，。構1 GG上’隨後在閘極觸點部份中的閉極電 極1〇2上暴露的閘極介電層1G4受到㈣，以暴露間極 13 201133643 如 電極102,如Μ則所示。元件部份維持未受钱刻 第〗σ圖所示。隨後移除第四罩幕。 暴露間極電極和麦，可沉積及银刻金屬層 第五罩幕蝕刻金屬層。可利用電漿蝕刻法钱刻金屬層。 在-個實施例中，電㈣法可包含將金屬層暴露至含 有具一元素的氣體之電漿，該元素選自氣、氧、氣或其 組合所構成的群組。隨後可使用濕絲刻劑以钮刻主動 層⑽與源極及没極電極114以界定主動層1〇6與源極 及汲極電極114的最終結構。濕式敍刻劑可包含習知濕 式姓刻劑’其可㈣—有效量，該有效量使主動層106 钱刻而不至於使_停止部110與源極核極電極114 受到触刻。姓刻劑可包含阳值高於10的驗中ΡΗ值低 於3的酸。在一個實施例中，蝕刻劑可包含稀釋的HC1。 在另-實施例中，触刻劑可包含與用於顯影光阻劑相同 的液體》 蝕刻後，可移除第五罩幕，而留下源極及汲極電極114 (如第II ®所示），且金屬接點116維持沉積在閑極觸 點通孔116中以與閘極電極102接觸（如第1J圖所示）。 因此’如第1A圖至第u圖所示的形成TFT ’利用個別 五個罩幕。 第2A至第2H圖中顯示根據另一實施例的各處理階段 的TFT。在第2A至第2H圖中，第2A、2C、2E與2G 圖顯示元件部份，而第2B、2D、2F肖2H圖顯示閘極觸 點部份。f 2A圖與第2B圖中所示的結構2〇〇包括閘極 14 201133643 電極202、閘極介電層204、主動材料層206與钱刻停止 層208 ’如前文所述。可透過包覆式沉積導電層且隨後 使用第一罩幕蝕刻而形成閘極電極202。 #刻停止層208可隨後透過在其上形成第二罩幕而圖 案化。一旦第一罩幕移除’姓刻停止部2 1 〇留在元件部 份上（如第2C圖所示），而無蝕刻停止層留在間極觸點 部份上（如第2D圖所示）。 形成钱刻停止部210且餘刻停止層2〇8已從閘極觸點 部份移除後，可使用第三罩幕蝕刻主動材料層2〇6並且 可將主動材料層206從閘極觸點部份移除。鈍化層212 可沉積於其上。可將鈍化層212沉積達到介於約1〇〇〇埃 (Angstrom)至約5000埃的厚度。在一個實施例中，鈍化 層212可包含二氧化⑪錢切。使用第四罩幕姓刻純 點區域2 14(如 以及閘極介電 化層212以界定主動材料層2〇6的金屬觸 第2E圖所示）’並且形成穿過鈍化層212 層204的開。216以暴露閘極電極2〇2 (如第π圖所 示）。此後’可以第五罩幕沉積及圖案化金屬層，以形成 源極及及極隸218 (如第2G圖所示）以及金屬觸點 220,該金屬觸點與閘極電極在閘極觸點部份接觸（如第 2H圖所示）。 乐圚主第 爪佩力一不具有交入；丨电貝 點的實施例的各處理階段的TFT。在第3A至第阳圖 第从、^與3。圖顯示元件部份，而第m 3F與3H圖顯示閘極觸點部份。結構则包括問極電 15 201133643 302、閘極介電層3〇4、 士立勖材枓層306與蝕刻停止層 308。如刖，可使用第—罩 皁幕圖案化用於形成閘極電極 302的導電層。可使用第二 皁幕圖案化蝕刻停止層3〇8， 以形成㈣停止部31G (如帛％圖所示），並 觸點部份移除姓刻停止層3〇8 (如第π圖所示）。金屬 層312隨後，儿積一於钱刻停止冑3ι〇與主動材料層鳩 上。隨後使用第三罩幕以界定源極及汲極電極314 (如 第3E圖所示）並且從閘極觸點部份移除金屬，使 得主動材料層306留在閘極觸點部份上（如第3ρ圖所 幻。隨後使用源極及沒極電極314做為罩幕#㈣露的 主動材制306,使得主動材料層3Q6從間極觸點部份 移除（如第3H圖所示）。因此，在第3A圖至第3h圖中 所示的TFT的形成中’只用了三個罩幕。源極及没極電 極在做為罩幕時，並非單為了圖案化的目的沉積及移 除。換句話說，在此有三個罩幕形成步驟以及三個罩幕 移除步驟。為了執行蝕刻，乾式蝕刻製程較佳。 第4A圖至第4J圖顯示根據另一具有部份交叉介電質 觸點的實施例的各處理階段的TFT。在第4A至第4J圖 中，第4A、4C、4E、4G及41圖顯示元件部份，而第4B、 4D、4F、4H與4J圖顯示閘極觸點部份。第4A圖與第 4B圖中所示的結構400包括閘極電極402、閘極介電層 404、主動材料層406與餘刻停止層408。可透過包覆式 沉積導電層並且隨後使用第一罩幕蝕刻導電層而形成閘 極電極402。可透過使用第二罩幕圖案化蝕刻停止層而 16 201133643 蝕刻該蝕刻停止層並且在元件部份上形成蝕刻停止部， 同時從閘極觸點部份移除蝕刻停止層4〇8。金屬層4以 隨後沉積於主動材料層806與蝕刻停止部81〇上，如第 4C圖與第4D圖所示。隨後使用第三罩幕圖案化金屬層 412 ’以界定元件部份上的源極及汲極電極414 (如第4E 圖所不）並且從閘極觸點部份移除金屬層4丨2 (如第祁 圖所示）。隨後，使用源極及汲極電極414做為罩幕在暴 露區域中移除主動材料層406 (如第4G圖所示），使得 主動材料層406從閘極觸點部份移除（如第4H圖所示）。 此後，透過使用第四罩幕蝕刻閘極電極層4〇4閘極電極 4〇2暴露於閘極觸點部份中（如第4J圖所示），同時元件 部份維持未改變（如第41圖所示）^於_，乾Μ 刻為所利用的較佳钱刻劑。
第5Α圖至第5C圖顯示使用濕式與乾式蝕刻技術所製 造的TFT。顯示於第5Α圖至第％圖中的結構每一者具 有閘極電極502、閘極介電層5〇4、主動材料層5〇6與姓 刻停止部508和源極及汲極電極51〇。第5A圖中，源極 及沒極電極5H)與主動材料層5()6兩者皆是使用乾式或 電漿敍刻製程圖案化。透過以乾式或電漿敍刻製程触 刻，源極及沒極電極51〇每一者具有漸縮的輪廊ML 主動_ 506亦具有漸縮輪摩514。然而，當主動材 料層506是以濕式蝕刻劑圖案化，而源極及汲極電極⑴ 是以乾式或電漿敍刻劑圖案化’主動_ 5〇6具有從 源極及没極電極51G凹人的底切部份516，而源極及没 17 201133643 極電極510具有漸縮部份518，如第5B圖所示。當主動 材料層506與源極及汲極電極5 10二者皆以濕式蝕刻劑 I虫刻時’主動材料層5〇6具有從源極及汲極電極5 1 〇凹 入的底切部份522,而源極及汲極電極51〇每一者具有 平直部份520 ’如第5C圖所示。因此，蝕刻製程的選擇 可能影響元件結構。大體而言，乾式或電漿蝕刻製程較 佳，因為其提供漸縮的輪廓而非底切輪廓。此外，單一 製程配方可用於钱刻主動材料層與源極及汲極電極二 者。倘若使用濕式蝕刻製程，隨後可能需要個別的濕式 飯刻化學物質，以蝕刻主動材料層與源極及汲極電極。 第6A圖至第6J圖顯示根據另一實施例的各處理階段 的TFT。在第6A至第6J圖中，第6A、6C、6E、6G及 61圖顯不元件部份，而第6b、6D、6F、6H與6J圖顯示 問極觸點部份。第6A圖與第6B圖中所示的結構600包 括問極電極602、閘極介電層604與主動材料層606。閘 極電極602是透過沉積導電層且隨後使用第一罩幕蝕刻 該導電層而形成。之後使用第二罩幕將主動材料層606 圖案化’以形成元件部份上的主動通道608 (如第6C圖 所不）並且將主動材料層606完全地從閘極觸點部份移 除（如第6D圖所示）。接著，蝕刻停止層6丨〇沉積於暴 路的閘極介電層6〇4與主動通道6〇8上。隨後使用第三 罩幕蝕刻開口 612、614進入第0G圖所示的元件部份與 第6H圖所示的閘極觸點部份二者中的蝕刻停止層610。 在閘極觸點部份中，閘極介電層6〇4亦受到蝕刻。閘極 18 201133643 介電層604被元件部份中的主動通道608覆蓋而因此未 受蝕刻。此後，使用第四罩幕將導電層沉積成一圖案’ 以在元件部份處形成源極及汲極電極6 1 6而在閘極觸點 部份處形成金屬接點6 1 8。對於蚀刻製程而言，濕式或 乾式蝕刻是適合的。然而，注意僅用四個罩幕形成TFT。 第7A圖至第7J圖顯示根據另一實施例的各處理階段 的TFT。在第7A至第7J圖中，第7A、7C、7E、7G及 71圖顯示元件部份，而第7B、7D、7F、7H與7J圖顯示 閘極觸點部份。第7A圖與第7B圖中所示的結構700包 括閘極電極703、閘極介電層704、主動材料層706與蝕 刻停止層708。閘極觸點702可透過沉積導電層且隨後 使用第一罩幕蝕刻該導電層而形成。可使用第二罩幕蝕 刻該姓刻停止層708以形成蝕刻停止部7 1 0 (如第7C圖 所示）並且完全地從閘極觸點部份移除蝕刻停止層7〇8 (如第7D圖所示）。隨後使用蝕刻停止部7丨〇做為罩幕 而姓刻主動材料層706，以從閘極觸點移除主動材料層 7〇6並且以形成主動通道714。純化層714隨後沉積於暴 露的閘極介電層704與蝕刻停止部710上。隨後使用第 二罩幕姓刻鈍化層與閘極介電層7〇4以及部份的蝕刻停 止部710。鈍化層714與閘極介電層7〇4受蝕刻，以形 成在第7F與第7H圖中所示的閘極觸點部份處的開口 716並且暴露閘極電極7〇2。鈍化層714與蝕刻停止部 71〇受到蝕刻以暴露主動通道712，如第7G圖所示。之 後使用第四罩幕沉積與圖案化金屬層，以形成第乃圖 19 201133643 中所示的元件部份中 _ 甲的源極及汲極電極720以及第7J圖 中所不的閘極觸點部份中的金屬觸點M2。 第8A圓至第8H圖顯示根據另一實施例的各處理階段 的TFT。在第8A至第8HR由势〇Λ
王罘圖中，第8A、8C、8Ε與8G 圖顯示元件部份，而势 第8B、8D、SF及8H圖顯示閘極觸
點部份。如第8A圖盥第8R '、弟8B圖一者中所不’結構8〇〇包 括閘極電極802、pj &入 一 閉極介電層804、主動材料層806、第 f屬層8〇8與第二金屬層810。閘極電極8〇2可包含 y j文所述的材料。閘極電極802可透過沉積金屬層隨 後使用第一罩幕蝕刻該金屬層而形成。 後可使用第二罩幕蝕刻第二金屬層8 1 〇以移除閘 極觸點邛份上的第二金屬層㈣(如帛8D圖所示）以及 留下疋件。p f刀上的餘刻停止# 8 i 2 (如第8C圖所示）。 在-個實施例中’第二金制81〇可包含金屬。另一實 例中’第-金屬I 8 1 0可包含銅。可使用濕式蝕刻化 干物質蝕刻第二金屬層810。當第二金屬㉟810包含銅 時’濕式蝕刻化學物質較佳，因非常難以用乾式或電漿 钱刻製私#刻銅。在—個實施例中，第二金屬I 8 ^ 〇與 第-金屬& 808包含不同金屬。在另一實施例中，第一 金屬層包含鉬而第二金屬層包含銅。既可用乾式/電漿蝕 刻製程蝕刻，亦可用濕式蝕刻化學物質蝕刻鉬。 第—金屬層810受到蝕刻而留下蝕刻停止部812後， 可’儿積且圖案化光阻，以形成第三罩幕8M。透過使用 第二罩幕814，可使用乾式或電漿蝕刻製程蝕刻第—金 20 201133643 屬層議。在钱刻第一金屬層期間，主動材料層⑽6不 會大幅度受到_，因為主動材料層8〇6難以用乾式或 電衆敍刻化學物質餘刻。在第一金屬層8〇8已被钱刻而 形成蚀刻金屬層816之後，將㈣金屬I 816做為罩幕 以㈣主動材料層806 *形成主動通道818。因此，可 無須沉積及形成第四罩幕而形成主動通道818。當第一 金屬層808受餘刻且主動材料層8〇6受_時，第一金 屬層808肖主動材料| 8〇6完全從問極觸點部份移除， 如第8F與8H圖所示。 在主動通道818如第8E圖所示般形成後，可剝除罩幕 814，並且可使用蝕刻停止部812做為罩幕，以使用乾式 或電漿蝕刻製程對該受蝕刻的金屬層816蝕刻，而形成 源極及汲極電極82〇，如第8G圖所示。因此，受蝕刻的 金屬層816在無須沉積另一罩幕的情況下蝕刻。因此， 可使用五個不同的蝕刻步驟（即，蝕刻閘極電極8〇2、 第一金屬層810、第一金屬層808、主動材料層806與已 經钮刻過的第一金屬層816)完成在第8A至8H圖中所 不的製程，同時僅形成及移除三個罩幕。 應瞭解到在以下兩者之間存在差異：（a)形成用於蝕刻 一層且隨後在蝕刻後移除的一罩幕、（b)在元件中具有功 能、但能夠做為罩幕以蝕刻其下方的一層。在前述文本 中’閘極電極是透過以下步驟圖案化：物理性沉積一層 (諸如光阻）、顯影該光阻以形成罩幕、使用該罩幕蝕刻 金屬層以及移除該罩幕使得該殘留層為閘極電極。然 21 201133643 而其他層巾的$些層是使用在其上方的該層做為罩幕 而受到蝕刻。例如，可蝕刻主動材料而無需（或不必沉 積）4冑光阻層或沉積罩幕。餘刻停止部或源極及没極 電極可做為罩幕’而不沉積隨後移除的罩幕。因此，當 使用I幕」時，§亥Γ罩幕」並非被沉積且被移除的形 體上獨立的個體。透過不使用額外罩幕，基材處理量可 增加，因為在光阻的實射，不需要沉積、顯影及移除 罩幕。 透過利用源極及没極電極與蚀刻停止層做為罩幕，主 動層可受到蝕刻而無須沉積及移除額外罩幕。在無額外 罩幕的情況下，可廢棄先前技術方法中的數種處理步 驟》透過利用較少的罩幕’可增加基材處理量。除了利 用較少罩幕的優點外，濕式蝕刻與乾式或電漿蝕刻二者 可用在製造TFT中。濕式蝕刻的選擇性與乾式或電漿蝕 刻的選擇性可用於對技術人員有益之處，使得基本上可 使用元件的個別層做為罩幕，以致無須沉積及移除個別 罩幕。因此，可使用極少罩幕，而基材處理量可増加。 月’J述者是導向本發明之實施例，本發明之其他與進一 步的實施例可在不背離本發明之基本範疇的情況下設 計’而該等範疇由隨後的申請專利範圍所決定。 【圖式簡單說明】 參考具有某些繪製在附圖的實施例，可得到前文簡要 22 201133643 …的本發明之更特別描述，如此，可詳細瞭解之前陳 、〔、本發月的特色。然而應注意，附圖只繪示本發明的 典型實施例，因太I日日+ i甘 因本發明允許其他同等有效的實施例，故 + w該f _式;^為其範圍之限制。 第1A圖至第1J圖顯不根據一個實施例的各處理階段 的 TFT ° 圖至第2H圖顯示根據另_實施例的各處理階段 的 TFT。 圖至第3 Η圖顯示根據另_實施例的各處理階段 的 TFT。 A圖至第4J圖顯示根據另_實施例的各處理階段 的 TFT。 第5 A圖至第5C圖顯示使用濕式與乾式蝕刻技術所製 造的TFT。 第6A圖至第6j圖顯示根據另_實施例的各處理階段 的 TFT 〇 第7A圖至第7j圖顯示根據另_實施例的各處理階段 的 TFT。 第8A圖至第8j圖顯示根據另一實施例的各處理階段 的 TFT。 為助於瞭解，如可應肖，則使用同—元件符號指定各 圖中共通的同一元件。應考量到在一個實施例中所揭露 元件"T有利地在其他貫施例中使用而無須特別詳述。 23 201133643 【主要元件符號說明】 100 結構 304 102 閘極電極 306 104 閘極介電層 308 106 主動材料層 310 108 姓刻停止層 312 110 蚀刻停止部 314 112 閘極觸點通孔 400 114 源極及及極電極 402 116 金屬接點 404 200 結構 406 202 閘極電極 408 204 閘極介電層 410 206 主動材料層 412 208 蝕刻停止層 414 210 钱刻停止部 502 212 鈍化層 504 214 金屬觸點區域 506 216 開口 508 218 源極及汲極電極 510 220 金屬觸點 512 300 結構 516 302 閘極電極 518 閘極介電層 主動材料層 蝕刻停止層 蝕刻停止部 金屬層 源極及没極電極 結構 閘極電極 閘極介電層 主動材料層 蝕刻停止層 蝕刻停止部 金屬層 源極及汲極電極 閘極電極 閘極介電層 主動材料層 钱刻停止部 源極及没極電極 、5 1 4漸縮部份 底切部份 漸縮部份 24 201133643 520 平直部份 7 12 主動通道 522 底切部份 714 鈍化層 600 結構 716 、718 開口 602 閘極電極 720 源極及汲·極電極 604 閘極介電層 722 金屬觸點 606 主動材料層 800 結構 608 主動通道 802 閘極電極 610 钱刻停止層 804 閘極介電層 612 、614 開口 806 主動材料層 616 源極及汲·極電極 808 第一金屬層 618 金屬接點 810 第二金屬層 700 結構 812 蝕刻停止部 702 閘極電極 814 罩幕 704 閘極介電層 816 触刻過的金屬層 706 主動材料層 818 主動通道 708 姓刻停止層 820 源極及汲·極電極 710 蝕刻停止部 25

Claims (1)

  1. 201133643 申凊專利範圍： 種’專膜電晶體形成方法，其包含以下步驟： 使用 第一罩幕在一基材上沉積與圖案化一閘 極電極； •’冗積一閘極介電層於該閘極電極上； 沉積一半導體主動層於該閘極介電層上，該半 導體主動層包含氧、氮、以及一種或多種元素，該 等-衷 几常選自由鋅、銦、鎘、鎵及錫所構成之群組； 沉積一蝕刻停止層於該主動層上； 形成一第二罩幕於該蝕刻停止層上； 蝕刻該蝕刻停止層以形成該薄膜電晶體的一元 件。卩伤之一圖案化蝕刻停止層，並且從該薄膜電晶 體的閘極觸點部份移除該蝕刻停止層，以暴露該 半導體主動層； 移除5玄第二罩幕以暴露該圖案化银刻停止層； 沉積一金屬層於該圖案化蝕刻停止層及該半導 體主動層上； 於該薄膜電晶體的該元件部份處形成一第三罩 幕於該金屬層上； 蝕刻該金屬層，以界定一源極電極與一汲極電 極於該元件部份，並且從㈣極觸點部份移除該金 屬層； 移除該第三罩幕； 26 201133643 使用該源極電極與汲極電極做為一罩幕而蝕列 該半導體主動層，以從該閘極觸點部份移除該半導 體主動層，並且暴露該閘極觸點部份^的該閘極介 電層；以及 使用一第四罩幕蝕刻該閘極介電層，以暴露該 閘極觸點部份中的該閘極觸點。 月长項第1項所述之方法，其中該金屬層與該半導 體動層是透過使用_電躁银刻製程而受到姓刻。 月求項第2項所述之方法，其中該蝕刻該主動層的 步驟包含以下步驟： 起利用该源極電極、該汲極電極與該圖案化 姓亥!停止層做為_罩幕，而不沉積與移^ —第五罩 法’其中該半導體主動層是 而受到蝕刻，而該金屬層是 而受到蝕刻。 4.如請求項第1項所述之方 透過使用一濕式蝕刻製程 透過使用一電漿蝕刻製程
    如請求項第1項所述 該金屬層是透過使用 之方法’其中該半導體主動層與 濕式蝕刻製程而受到蝕刻。 其包含以下步驟： 6. —種薄膜電晶體形成方法 27 201133643 使用一第一罩幕在一基材上沉積與圖案化一閘 極電極； 沉積一閘極介電層於該間極電極上； 導 等 沉積一半導體主動層於該閘極介電層上，該半 體主動層包含氧、a、以及一種或多種元素了該 兀素選自由鋅、銦、鎘、鎵及錫所構成之群組； 使用-第二罩幕圖案化該半導體主動層，以在 該薄膜電晶體的一元件部份中形成一主動通道，旅 且從該薄膜電晶體的—閘極觸點部份移除該半導體 主動層’並且暴露該閘極觸點部份中的該閘極介電 層； 沉積一触刻#止層力該元件部份中的該主動通 道上，以及於該閘極觸點部份中的該閘極介電層上； 使用-第三罩幕飯刻該敍刻停止層卩形成該元 件部份中的一圖案化蝕刻停止層，並且蝕刻穿透該 蝕刻停止層以及該閘極觸點部份中的該間極介電 層，以暴露該閘極觸點部份中的該閘極觸點； ’儿積一金屬層於該圖案化蝕刻停止層、該半導 體主動層與該閘極觸點部份上；以及 以一第四罩幕蝕刻該金屬層，以界定該元件部 份處的-源極電極與1極電極，並且形成在該間 極觸點部份處的一金屬觸點。
    如請求項第 6項所述之方法’其巾該金屬層與該半導 28 201133643 體主動層是透過使用一電漿蝕刻製程而受到蝕刻。 8.如請求項第3項所述之方法，其中該半導體主動層是 透過使用一濕式蝕刻製程而受到蝕刻，而該金屬層是 透過使用一電漿蝕刻製程而受到蝕刻。 曰 9.如咕求項第3項所述之方法，其中該半導體主動層與 該金屬層是透過使用一濕式蝕刻製程而受到蝕刻/、 種薄膜電晶體形成方法，其包含以下步驟： 使用-帛-罩幕在—基材上沉積與圖案化—問 極電極； 沉積一閘極介電層於該閘極電極上； 沉積一半導體主動層於該閘極介電層上，該半 導體主動層包含氧、氮、以及—種或多種元素，該 等70素選自由辞、銦ϋ及錫所構成之群組； 沉積一蝕刻停止層於該主動層上； 使用一第二罩幕蝕刻該蝕刻停止層，以形成該 薄膜電晶體的-元件部份的一圖案化蝕刻停止層， 並且從該薄膜電晶體的該間極觸點部份移除該蝕刻 停止層以暴露该半導體主動層； 罩幕而餘刻該 份中的該閘極 使用該圖案化蝕刻停止層做為一 半導體主動層，以暴露該閘極觸點部 介電層’以及形成一主動通道； 29 201133643 沉積一鈍化層於該元件部份以及該閘極觸點部 份上； 使用一第三罩幕蝕刻穿透該鈍化層以及該圖案 化蝕刻停止層，以暴露該元件部份中的該主動通 道，並且蝕刻穿透該鈍化層與該閘極觸點部份中的 該閘極介電層，以暴露該閘極電極； 沉積一金屬層於該圖案化蝕刻停止層與該半導 體主動層上；以及 使用一第四罩幕蝕刻該金屬層，以界定在該元 件。卩伤處的一源極電極與一汲極電極且界定在該閘 極觸點部份中的一金屬觸點。 11. 12. 13. 如請求項第10項所述之方法，其中該金屬層與該半 導體主動層是透過使用一電漿蝕刻製程而受到蝕刻。 如凊求項第10項所述之方法，其中該半導體主動層 ，透過使用一濕式蝕刻製程而受到蝕刻，而該金屬層 疋透過使用一電漿蝕刻製程而受到蝕刻。 如广长項帛10項所述之方法，其中該半導體主動層 ，屬層是透過使用一濕式蝕刻製程而受到蝕刻。 -種薄暝電晶體形成方法，其包含以下步驟： 使用一第一罩幕在一基材上沉積與圖案化一閘 30 14 201133643 極電極； 沉積一閘極介電層於該閘極電極上； 沉積一半導體主動層於該閘極介電層上，該半 一種或多種元素，該 導體主動層包含氧、氮、以及 等元素選自由辞、銦、鎘、鎵及錫所構成之群組； 沉積具有一第一成份的一第一金屬層於該主動 層上； 沉積具有有別於該第一成份的一第二成份之— 第二金屬層於該第一金屬層上； 使用一第二罩幕蝕刻該第二金屬層，以形成— 個或多個的蝕刻停止部於該薄膜電晶體的一元件部 份上，同時從該薄膜電晶體的一閘極觸點部份移除 該第二金屬層； 形成一第三罩幕於該蝕刻過的第二金屬層上； 蝕刻該第一金屬層，以從該閘極觸點部份移除 該第-金屬層並且以在該元件部份上形成一蝕刻過 的第一金屬層； 蝕刻該半導體主動層’以形成該元件部份中的 主動通道及以從該閘極觸點部份移除該半導體主 動層；以及 餘刻該蝕刻過的第一 電極。 金屬層以形成源極與汲極
    第14項所述之方法 其中該蝕刻該第二金 31 201133643 刻 屬層之步领包含濕式# 1 6.如請求 1 5項所述之方法，其中為ir丨么應 層之步驄4 X 具节银刻咸第一金屑 鄉包含電漿蝕刻β 1 7.如請求項筮 蝕刻該半導艏生 $第16項所述之方法，盆 動層之步赖 ，驟包含濕式蝕刻。 1 8.如請求項盆，，= 、 楚一 項所述之方法，其中蝕刻該蝕刻過的 第-金屬層之步驟包含電毁蝕刻。 19.如凊求項第18項所述之 施加—發作盛 其中該主動層是透過 電偏壓至一金屬濺鍍標靶以及導入一含氧 氣體與一含氮氣體而形成，該金屬㈣標乾包^ 或多種選自由鋅、銦、編、嫁與锡所構成之群組的-素 ° 凡 氣體 與該 包含 —摻 Ti、 Cu、 xOy 、Sic 動層 包含 Si、 Ti、 20_如請求項第19項所述之方法，其中該含氡 3氮氣體為個別的氣體，其中該濺鍍標靶 質’該摻質選自由A卜Sn、Ga、Ca、Si、 Ge、In、Ni、Mn、Cr、v、Mg、以為、Αι 及其組合所構成之群組，及其中該半導體主 一摻質’該摻質選自由Al、Sn、Ga、Ca、 Cu、Ge、in、Ni、Μη、Cr、v、Mg、sixNy、 SiC及其組合所構成之群組。 32
TW099132380A 2009-09-24 2010-09-24 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法 TWI529810B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24546309P 2009-09-24 2009-09-24

Publications (2)

Publication Number Publication Date
TW201133643A true TW201133643A (en) 2011-10-01
TWI529810B TWI529810B (zh) 2016-04-11

Family

ID=43756953

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132380A TWI529810B (zh) 2009-09-24 2010-09-24 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法

Country Status (6)

Country Link
US (2) US7988470B2 (zh)
JP (1) JP5889791B2 (zh)
KR (1) KR101733718B1 (zh)
CN (1) CN102640294B (zh)
TW (1) TWI529810B (zh)
WO (1) WO2011037829A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024318B2 (en) 2011-12-22 2015-05-05 Innocom Technology (Shenzhen) Co., Ltd. Thin film transistor substrate manufacturing method thereof, display

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
JP6064353B2 (ja) * 2011-09-27 2017-01-25 凸版印刷株式会社 薄膜トランジスタの製造方法
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN102651340B (zh) * 2011-12-31 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
KR20130092848A (ko) 2012-02-13 2013-08-21 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
WO2014109830A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. Metal oxynitride based heterojunction field effect transistor
KR102079715B1 (ko) 2013-02-13 2020-02-20 삼성전자주식회사 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
CN103500764B (zh) 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN103700625A (zh) * 2013-12-23 2014-04-02 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
TW201606861A (zh) * 2014-08-06 2016-02-16 中華映管股份有限公司 薄膜電晶體的製造方法
CN104795449B (zh) 2015-04-16 2016-04-27 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
CN106024908A (zh) * 2016-07-26 2016-10-12 京东方科技集团股份有限公司 一种薄膜晶体管制作方法和阵列基板制作方法
CN106206428A (zh) * 2016-09-05 2016-12-07 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
WO2018111247A1 (en) 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
JP2019114609A (ja) * 2017-12-21 2019-07-11 日本放送協会 薄膜トランジスタおよびその製造方法
US10566428B2 (en) * 2018-01-29 2020-02-18 Raytheon Company Method for forming gate structures for group III-V field effect transistors
US10797166B2 (en) * 2018-04-03 2020-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for IGZO active layer and oxide thin film transistor
CN109148303B (zh) 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
US11616057B2 (en) 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
CN111584424B (zh) * 2020-05-09 2023-11-28 Tcl华星光电技术有限公司 一种阵列基板制备方法
CN112309970B (zh) * 2020-10-30 2022-11-08 成都中电熊猫显示科技有限公司 阵列基板的制作方法以及阵列基板

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
FR2579754B1 (fr) 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4769291A (en) * 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) * 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) * 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
JPH02240637A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 液晶画像表示装置の製造方法
CA2034118A1 (en) * 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) * 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP2994812B2 (ja) * 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) * 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (zh) 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) * 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) * 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
US5668633A (en) * 1995-10-03 1997-09-16 General Electric Company Method and system for formulating a color match
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6153013A (en) * 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
KR100251070B1 (ko) * 1996-08-28 2000-04-15 미다라이 후지오 광기전력 소자
US6159763A (en) 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) * 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JPH11340471A (ja) * 1998-05-25 1999-12-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
DE69936526T3 (de) * 1998-06-01 2009-06-25 Kaneka Corp. Silizium dünnschicht photoelektrische vorrichtung
US6488824B1 (en) 1998-11-06 2002-12-03 Raycom Technologies, Inc. Sputtering apparatus and process for high rate coatings
EP1006589B1 (en) * 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US20020084455A1 (en) * 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) * 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
US6953947B2 (en) * 1999-12-31 2005-10-11 Lg Chem, Ltd. Organic thin film transistor
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
KR100679917B1 (ko) * 2000-09-09 2007-02-07 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
WO2002043466A2 (en) * 2000-11-30 2002-06-06 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
JP2002252353A (ja) * 2001-02-26 2002-09-06 Hitachi Ltd 薄膜トランジスタおよびアクティブマトリクス型液晶表示装置
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
WO2002073313A1 (en) * 2001-03-13 2002-09-19 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) * 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) * 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
US20030207093A1 (en) * 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
WO2003085746A1 (en) * 2002-04-09 2003-10-16 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
SG130013A1 (en) * 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
ATE483040T1 (de) * 2002-12-31 2010-10-15 Cardinal Cg Co Beschichtungsgerät mit einem reinigungsgerät für substrat und beschichtungsverfahren, das ein solches beschichtungsgerät benutzt
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
WO2004102677A1 (ja) * 2003-05-13 2004-11-25 Asahi Glass Company, Limited 太陽電池用透明導電性基板およびその製造方法
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
KR100936908B1 (ko) * 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7816863B2 (en) * 2003-09-12 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
TWI224868B (en) 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7122398B1 (en) * 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US8083853B2 (en) * 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
KR101368748B1 (ko) * 2004-06-04 2014-03-05 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 인쇄가능한 반도체소자들의 제조 및 조립방법과 장치
US7158208B2 (en) * 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US20060011139A1 (en) * 2004-07-16 2006-01-19 Applied Materials, Inc. Heated substrate support for chemical vapor deposition
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) * 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7309895B2 (en) 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7628896B2 (en) * 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
US7829471B2 (en) * 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) * 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
US20070068571A1 (en) * 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) * 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) * 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
KR101232062B1 (ko) * 2007-01-12 2013-02-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101340514B1 (ko) * 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8372250B2 (en) * 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
KR101603180B1 (ko) * 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US20090212287A1 (en) * 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024318B2 (en) 2011-12-22 2015-05-05 Innocom Technology (Shenzhen) Co., Ltd. Thin film transistor substrate manufacturing method thereof, display
US9343582B2 (en) 2011-12-22 2016-05-17 Innocom Technology (Shenzhen) Co., Ltd. Manufacturing method of thin film transistor substrate
US9691881B2 (en) 2011-12-22 2017-06-27 Innocom Technology (Shenzhen) Co., Ltd. Manufacturing method of thin film transistor substrate

Also Published As

Publication number Publication date
KR101733718B1 (ko) 2017-05-10
TWI529810B (zh) 2016-04-11
JP2013506294A (ja) 2013-02-21
KR20120081165A (ko) 2012-07-18
WO2011037829A3 (en) 2011-06-23
CN102640294A (zh) 2012-08-15
US20110070691A1 (en) 2011-03-24
JP5889791B2 (ja) 2016-03-22
CN102640294B (zh) 2014-12-17
WO2011037829A2 (en) 2011-03-31
US8298879B2 (en) 2012-10-30
US7988470B2 (en) 2011-08-02
US20110266537A1 (en) 2011-11-03

Similar Documents

Publication Publication Date Title
TW201133643A (en) Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
TWI297952B (en) A method to form metal lines using selective electrochemical deposition
TWI415267B (zh) 製造具有蝕刻終止層之金屬氧化物薄膜電晶體陣列的製程
TWI532186B (zh) 薄膜電晶體及其形成方法
US7785941B2 (en) Method of fabricating thin film transistor
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
TW201222676A (en) Thin film transistors and methods for manufacturing the same
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
TWI387109B (zh) 薄膜電晶體的製造方法
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
TWI557894B (zh) 有機發光顯示裝置及其製造方法
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US20120280235A1 (en) Thin film fet device and method for forming the same
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US7005332B2 (en) Fabrication method of thin film transistor
WO2013181905A1 (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
WO2013042608A1 (ja) 半導体装置およびその製造方法
US6921698B2 (en) Thin film transistor and fabricating method thereof
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2018110151A (ja) 電界効果型トランジスタの製造方法
US10147807B2 (en) Method of manufacturing pixel structure
WO2019229254A1 (en) Transistor array
TW201030819A (en) Al alloy film for display device, thin film transistor substrate, method for manufacturing same, and display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees