TW201101490A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TW201101490A
TW201101490A TW099105656A TW99105656A TW201101490A TW 201101490 A TW201101490 A TW 201101490A TW 099105656 A TW099105656 A TW 099105656A TW 99105656 A TW99105656 A TW 99105656A TW 201101490 A TW201101490 A TW 201101490A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
oxide
electrode layer
semiconductor layer
Prior art date
Application number
TW099105656A
Other languages
English (en)
Other versions
TWI511287B (zh
Inventor
Hiromichi Godo
Kengo Akimoto
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201101490A publication Critical patent/TW201101490A/zh
Application granted granted Critical
Publication of TWI511287B publication Critical patent/TWI511287B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Description

201101490 六、發明說明： 【發明所屬之技術領域】 本發明係關於使用氧化物半導體的半導 該半導體裝置的顯示裝置及它們的製造方法 » 【先前技術】 多樣地存在的金屬氧化物被用於各種各 0 化銦是公知材料，被用作在液晶顯示器等中 透光性的電極材料。 在金屬氧化物中存在呈現半導體特性的 作爲呈現半導體特性的金屬氧化物，例如有 錫、氧化銦、氧化鋅等，以這樣的呈現半導 氧化物爲通道形成區的薄膜電晶體已公知（] 、非專利文獻1 )。
另外，金屬氧化物不僅有一元氧化物， 〇 化物。例如，已知具有均質相（h〇m〇l0gO
InGa03 ( ZnO ) m(m爲自然數）是具有ιη、 多元氧化物半導體（非專利文獻2至4)。 並且，已確認由如上所述的In-Ga-Zn ' 的氧化物半導體可以用作薄膜電晶體的通道 5、非專利文獻5和6 )。 一直以來，設置在主動矩陣型液晶顯示 的薄膜電晶體（TFT )使用非晶矽或多晶砂 上所述的金屬氧化物半導體代替這些矽材·米斗 體裝置、使用 樣的用途。氧 所必需的具有 金屬氧化物。 氧化鎢、氧化 體特性的金屬 專利文獻1〜4 還已知多元氧 us phase )的 Ga及 Zn的 類氧化物構成 層（專利文獻 器的各像素中 ，但是使用如 來製造薄膜電 -5- 201101490 晶體的技術受到關注。例如，在專利文獻6及專利文獻7 中揭示了作爲金屬氧化物半導體膜使用氧化鋅、In-G a-Zn-〇類氧化物半導體來製造薄膜電晶體並用於影像顯示裝置 的切換元件等的技術。 專利文獻1 :日本專利特開昭6 0 - 1 9 8 8 6 1號公報 專利文獻2:日本專利特開平8-264794號公報 專利文獻3:日本專利特表平11-505377號公報 專利文獻4:日本專利特開2000-150900號公報 專利文獻5:日本專利特開2004- 1 03957號公報 專利文獻6:日本專利特開2007-123861號公報 專利文獻7:日本專利特開2007-96055號公報 非專利文獻 1:M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening 和 R. M_ Wolf,《透明鐵電薄膜電晶體（A ferroelectric transparent thin-film transistor)》，Appl. Phys. Lett., 1 996 年 6 月 17 日，第 68 卷 3 650-3 652 頁 非專利文獻 2:M. Nakamura, N. Kimizuka 和 T. Mohri, 《In203 -Ga2Zn04-Zn0體系在 1 3 5 0 °C時的相的關係（T h e Phase Relations in the I n 2 0 3 - G a2 Zn O4 - Zn O System at 1350 。(：）》，J. Solid State Chem.，1991，第 93 卷，298-3 1 5 頁 非專利文獻 3:N. Kimizuka, M. Isobe 和 M. Nakamura, 《In2〇3-ZnGa2〇4-ZnO 體系的同系物 Iri2〇3 ( ZnO) m ( m = 3 、4 或 5) ' InGa03 ( ZnO ) 3 和 Ga2〇3(ZnO) m(m = 7、8 201101490 、9或 16)的合成和單晶資料（3>^1^116868&11(18丨11§16-Crystal Data of Homologous Compounds, In2〇3 ( ZnO ) m (m = 3,4，and 5)，InGa〇3 ( ZnO ) 3，and Ga2〇3 ( ZnO) m (m = 7,8,9，and 16) in the In〗0 3 - Zn G a2 0 4 Zn 〇 System ) 》，J. Solid State Chem·，1 995，第 116 卷，1 70-1 78 頁
非專利文獻 4: M. Nakamura，N. Kimizuka，T. Mohri， and M. Isobe， ”Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides ( InFe〇3 (ZnO) m ) ( m: natural number ) and related compounds”， KOTAI BUTSURI ( SOLID STATE PHYSICS ) ， 1 993,
VoL 28, No. 5, p. 3 17-327 非專利文獻 5:K. Nomura， H. Ohta， K. Ueda， T. Kamiya，M· Hirano和H· Hosono，《由單晶透明氧化物半 導體製造的薄膜電晶體（Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor )》， ¢) 《科學（SCIENCE)》，2003，第 300 卷，1269-1272 頁 非專利文獻 6:Κ· Nomura, H. Ohta, A. Takagi, Τ· Kamiya，M. Hirano和H. Hosono,《室溫下的使用非晶氧 化物半導體的透明撓性薄膜電晶體的製造（Room-temp erature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors )》， 《自然（NATURE )》，2004，第 43 2 卷 488-492 頁 【發明內容】 201101490 本發明的一種實施例的課題之一在於，在使用氧化物 半導體層的薄膜電晶體中’減少該薄膜電晶體的臨界値電 壓的偏差，使電特性穩定。另外，本發明的一種實施例的 課題目的還在於，在使用氧化物半導體層的薄膜電晶體中 ，減少斷態電流，使電特性穩定。另外’本發明的一種實 施例的目的還在於提供具有該使用氧化物半導體層的薄膜 電晶體的顯示裝置。 爲了解決上述問題，在使用氧化物半導體層的薄膜電 晶體中，在氧化物半導體層上層疊包含絕緣性氧化物的氧 化物半導體層，以氧化物半導體層與源極電極層或汲極電 極層隔著包含絕緣性氧化物的氧化物半導體層接觸的方式 形成薄膜電晶體。 本發明的一種實施例是一種半導體裝置，其特徵在於 ，包括：鬧極電極層、蘭極電極層上的鬧極絕緣層、聞極 絕緣層上的氧化物半導體層、氧化物半導體層上的包含絕 緣性氧化物的氧化物半導體層以及包含絕緣性氧化物的氧 化物半導體層上的源極電極層及汲極電極層，氧化物半導 體層上的包含絕緣性氧化物的氧化物半導體層呈非晶結構 ，包含絕緣性氧化物的氧化物半導體層與源極電極層及汲 極電極層電連接。 本發明的另一種實施例是一種半導體裝置，其特徵在 於’包括·聞極電極層、鬧極電極層上的鬧極絕緣層、閘 極絕緣層上的氧化物半導體層、氧化物半導體層上的包含 絕緣性氧化物的氧化物半導體層、包含絕緣性氧化物的氧 -8 - 201101490 化物半導體層上的具有η型導電性的緩衝層以及緩衝層上 的源極電極層及汲極電極層，氧化物半導體層上的包含絕 緣性氧化物的氧化物半導體層呈非晶結構，緩衝層的電導 率高於氧化物半導體層的電導率，包含絕緣性氧化物的氧 . 化物半導體層隔著緩衝層與源極電極層及汲極電極層電連 接。 還有，絕緣性氧化物較佳的爲氧化矽。另外，包含絕 Q 緣性氧化物的氧化物半導體層較佳的藉由使用包含〇.1重 量％〜30重量％的Si02的靶材的濺射法來形成。另外，氧 化物半導體層及包含絕緣性氧化物的氧化物半導體層較佳 的包含銦、錫或鋅中的至少一種。另外，緩衝層較佳的使 用由氧化物半導體形成的非單晶膜。 另外，氧化物半導體層可以在源極電極層和汲極電極 層之間具有厚度比與源極電極層及汲極電極層重疊的區域 小的區域。另外，可以餓刻源極電極層和汲極電極層之間 〇 的包含絕緣性氧化物的氧化物半導體層’從而露出氧化物 半導體層。另外，可以在氧化物半導體層上具有由無機材 料形成的通道保護層。另外’閘極電極層的通道方向的寬 ' 度可以大於包含絕緣性氧化物的氧化物半導體層及氧化物 半導體層的通道方向的寬度。另外’可以在包含絕緣性氧 化物的氧化物半導體層的端部下形成有空洞。另外’氧化 物半導體層的端部可以被包含絕緣性氧化物的氧化物半導 體層覆蓋。 本發明的另一種實施例是一種半導體裝置的製造方法 -9 - 201101490 ，其特徵在於，在基板上形成閘極電極層，在閘極電極層 上形成閘極絕緣層，在閘極絕緣層上藉由濺射法形成第一 氧化物半導體膜，在第一氧化物半導體膜上藉由使用包含 Si02的靶材的濺射法形成包含氧化矽的第二氧化物半導體 膜，對第一氧化物半導體膜及第二氧化物半導體膜進行蝕 刻而形成氧化物半導體層和島狀的第二氧化物半導體膜， 在島狀的第二氧化物半導體膜上形成導電層，對島狀的第 二氧化物半導體膜和導電層進行蝕刻而形成包含絕緣性氧 化物的氧化物半導體層和源極電極層及汲極電極層，包含 Si〇2的靶材包含〇.1重量％〜30重量％的Si02。 本發明的另一種實施例是一種半導體裝置的製造方法 ，其特徵在於，在基板上形成閘極電極層，在閘極電極層 上形成閘極絕緣層，在閘極絕緣層上藉由濺射法形成第一 氧化物半導體膜，對第一氧化物半導體膜進行蝕刻而形成 氧化物半導體層，在氧化物半導體層上藉由使用包含Si02 的靶材的濺射法形成包含氧化矽的第二氧化物半導體膜’ 對第二氧化物半導體膜進行蝕刻而以覆蓋氧化物半導體層 的方式形成島狀的第二氧化物半導體膜’在島狀的第二氧 化物半導體膜上形成導電層，對島狀的第二氧化物半導體 膜和導電層進行蝕刻而形成包含絕緣性氧化物的氧化物半 導體層和源極電極層及汲極電極層，包含Si〇2的靶材包 含0 · 1重量％〜3 0重量％的S i Ο 2。 還有，包含Si 02的靶材較佳的包含1重量％〜1 〇重 量。/。的Si〇2。另外，第一氧化物半導體膜及第二氧化物半 -10- 201101490 導體膜較佳的包含銦、錫或鋅中的至少一種。另外，可以 藉由對第一氧化物半導體膜及第二氧化物半導體膜進行濕 法蝕刻，從而對第一氧化物半導體膜進行側面蝕刻，在包 含絕緣性氧化物的氧化物半導體層的端部下形成空洞。另 . 外，可以在氧化物半導體層中的源極電極層和汲極電極層 之間的區域設置厚度比與源極電極層及汲極電極層重疊的 區域小的區域。 〇 還有，爲了便於說明而附加了第一、第二等序數詞， 其並不表示製程順序或層疊順序。另外，其在本說明書中 不作爲用來對發明進行特定的事項表示固有的名稱。 還有’在本說明書中，半導體裝置是指所有能夠藉由 利用半導體特性而工作的裝置，因此光電裝置、半導體電 路及電子設備都是半導體裝置。 根據本發明的一種實施例，在使用氧化物半導體層的 薄膜電晶體中，在氧化物半導體層上層疊包含絕緣性氧化 Ο 物的氧化物半導體層，以氧化物半導體層與源極電極層或 汲極電極層隔著包含絕緣性氧化物的氧化物半導體層接觸 的方式形成薄膜電晶體’從而可以減少該薄膜電晶體的臨 界値電壓的偏差，使電特性穩定。另外，根據本發明的一 * 種實施例，還可以減少斷態電流。 藉由將該薄膜電晶體用於顯示裝置的像素部及驅動電 路部’可以提供電特性穩定且可靠性高的顯示裝置。 【實施方式】 -11 - 201101490 下面，參照附圖對實施例模式進行詳細說明。但 本發明不局限於以下的說明，所屬技術領域的普通技 員可以很容易地理解，在不脫離本發明的宗旨及其範 的情況下其方式及詳細內容可以作各種改變。因此’ 明不應當被解釋爲僅限定在以下所示的實施例模式所 的內容中。還有，在以下說明的發明的構成中，對於 部分或具有相同功能的部分在不同的附圖中共用同一 ，略去對其的重複說明。 [實施例模式1 ] 在本實施例模式中，使用圖1說明薄膜電晶體的 〇 本實施例模式的底閘結構的薄膜電晶體示於圖1 1A是截面圖，圖1B是平面圖。圖1A是沿圖1B中 A 1 - A 2的截面圖。 圖1所示的薄膜電晶體中，在基板100上設置有 電極層1 0 1 ’在閘極電極層1 〇 1上設置有閘極絕緣層 ’在閘極絕緣層102上設置有氧化物半導體層1〇6， 化物半導體層1 0 6上設置有包含絕緣性氧化物的氧化 導體層1 03 ’在包含絕緣性氧化物的氧化物半導體層 上設置有源極電極層或汲極電極層l〇5a、l〇5b。 閘極電極層101使用鋁、銅、鉬、鈦、鉻、鉅、 敎、銃等金屬材料或者以這些金屬材料爲主要成分的 材料或以這些金屬材料爲成分的氮化物，以單層或疊 是， 術人 圍內 本發 記載 同一 符號 結構 。圖 的線 聞極 1 02 在氧 物半 103 鎢、 合金 層的 -12- 201101490 結構形成。閘極電極層101理想的是由銘或銅等低電 電性材料形成，但因爲存在耐熱性低或容易腐蝕的問 所以較佳的與耐熱性導電性材料組合來使用。作爲耐 導電性材料，使用鉬、鈦、鉻、鉬、鎢、銨、钪等。 ·. 例如，作爲間極電極層1 0 1的疊層結構，較佳的 ^ 在鋁層上層疊鉬層的雙層的疊層結構、在銅層上層疊 的雙層的疊層結構、在銅層上層疊氮化鈦層或氮化钽 〇 雙層的疊層結構或者層疊氮化鈦層和鉬層而得的雙層 。作爲三層的疊層結構，較佳的採用層疊鎢層或氮化 、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦 得的結構。 作爲氧化物半導體層106，較佳的由In-Ga-Zn-O In-Sn-Zn-O 類、Ga-Sn-Zn-O 類、Ιη-Ζη-0 類、Sn-Zn-、In-Sn-O 類、Ga-Zn-O 類、In-O 類、Sn-Ο 類或 Zn- 的氧化物半導體形成的非單晶膜。 〇 在本說明書中，In-Ga-Zn-O類氧化物半導體是指 包含In、Ga及Zn的氧化物半導體。另外，In-Sn-Zn 氧化物半導體是指至少包含In、Sn及Zn的氧化物半 ’ 。另外，Ga-Sn-Zn-O類氧化物半導體是指至少包含 Sn及Zn的氧化物半導體。另外，Ιη-Ζη-0類氧化物 體是指至少包含In及Zn的氧化物半導體。另外，S: 0類氧化物半導體是指至少包含Sn及Zn的氧化物半 。另外，In-Sn-O類氧化物半導體是指至少包含In \ 的氧化物半導體。另外，Ga-Zn-O類氧化物半導體是 阻導 題， 熱性 採用 鉬層 層的 結構 鎢層 層而 類、 _〇類 -〇類 至少 -0類 導體 G a、 半導 η - Zn - 導體 5. Sn 指至 -13- 201101490 少包含Ga及Zn的氧化物半導體。另外’ In_〇類氧化物 半導體是指至少包含In的氧化物半導體。另外’ Sn-Ο類 氧化物半導體是指至少包含S η的氧化物半導體。另外， Zn-Ο類氧化物半導體是指至少包含Zn的氧化物半導體。 另外，在上述氧化物半導體中，可以包含選自 Fe、Ni、 Μη或Co中的一種或多種金屬元素。 另外，氧化物半導體層1 06並不一定必須是非晶結構 ，有時在內部包含晶粒（奈米晶體）。晶粒（奈米晶體） 的直徑爲Inm〜10nm，具代表性的爲2nm〜4nm左右。還 有，晶體狀態藉由X射線衍射（XRD:X-ray diffraction) 的分析進行評價。 氧化物半導體層106的厚度爲i〇nm〜3 00nm，較佳的 爲 20nm 〜1 OOnm ° 作爲包含絕緣性氧化物的氧化物半導體層1 〇 3，較佳 的使由 In-Ga-Zn-O 類、In-Sn_Zn_〇 類、Ga-Sn-Zn-O 類、 In-Zii-Ο 類、Sn-Zn-Ο 類、In Sn_〇 類、Ga-zn.o 類、In_〇 類、Sn-Ο類或Zn-Ο類的氧化物半導體形成的非單晶膜包 含絕緣性氧化物而得的層。在此，作爲絕緣性氧化物，較 佳的爲氧化矽。另外，可以對絕緣性氧化物添加氮。 另外’包a絕緣性氧化物的氧化物半導體層1 〇 3呈非 晶結構。還有，與氧化物半導體層丨〇6同樣，晶體狀態藉 由X射線衍射（XRD:X-ray diffracti〇n)的分析進行評價 〇 另外’包曰絕緣性氧化物的氧化物半導體層i 〇 3較佳 -14- 30 201101490 的藉由濺射法形成，作爲靶材，使用包含〇. 1重量％〜 重量％、較好是1重量％〜1 〇重量％的s i 0 2的靶材。 藉由使包含絕緣性氧化物的氧化物半導體層1 03包 如氧化矽等絕緣性氧化物，可以抑制包含該絕緣性氧化 , 的氧化物半導體層1 03的晶化，從而使其呈非晶結構。 由抑制包含絕緣性氧化物的氧化物半導體層1 〇 3的晶化 使其呈非晶結構，可以減少薄膜電晶體的特性的偏差， 0 其穩定。另外，即使進行300°c〜600°c的熱處理，也可 防止包含絕緣性氧化物的氧化物半導體層1 03的晶化或 晶粒的生成。 包含絕緣性氧化物的氧化物半導體層1 0 3呈非晶結 ，且內部不含結晶或晶粒，因此導電性下降。因而，藉 在氧化物半導體層106與源極電極層或汲極電極層l〇5a 1 〇5b之間介以呈非晶結構的包含絕緣性氧化物的氧化物 導體層1 03，從而可以減少薄膜電晶體的臨界値電壓的 〇 差，使電特性穩定。另外，也可以減少斷態電流。 包含絕緣性氧化物的氧化物半導體層1 03的厚度 10nm〜300nm，較佳的爲 20nm〜lOOnm。另外，包含絕 性氧化物的氧化物半導體層1 〇 3可以在源極電極層或汲 ' 電極層l〇5a、105b之間具有厚度比與源極電極層或汲 電極層105a、105b重疊的區域小的區域。 源極電極層或汲極電極層l〇5a、105b可以使用銘 銅、鉬、鈦、鉻、钽、鎢、銳、銃等金屬材料或者以這 金屬材料爲主要成分的合金材料或以這些金屬材料爲成 含 物 藉 而 使 以 微 構 由 、 半 偏 爲 緣 極 極 > 些 分 -15- 201101490 的氮化物。源極電極層或汲極電極層l〇5a、105b 是由鋁和銅等低電阻導電性材料形成，但因爲存在 較低或容易腐蝕等問題，所以較佳與耐熱性導電性 合來使用。作爲耐熱性導電性材料，使用鉬、鈦、 、鎢、銨、銃等。 例如，源極電極層或汲極電極層l〇5a、105b 採用三層結構，其中，第一導電層及第三導電層使 耐熱性導電性材料的鈦，第二導電層使用包含低電 的鋁合金。藉由採用這種結構，可以利用鋁的低電 減少小丘的產生。還有，不局限於該結構，也可以 層結構、雙層結構或四層以上的結構。 接著，基於計算模擬的結果，對在氧化物半 1 06上層疊有包含絕緣性氧化物的氧化物半導體層 薄膜電晶體的效果進行說明。在此，對在背通道中 載子引發的薄膜電晶體的臨界値電壓的變化進行硏 有，在本說明書中，背通道是指薄膜電晶體的主動 與源極電極層或汲極電極層不重疊且位於與閘極電 極絕緣層相反的一側的部分。 在圖36A〜36C中，示出用作計算模型的薄膜 的結構。各薄膜電晶體由閘極電極層60 1、設置在 極層6 0 1上的閘極絕緣層6 0 2、設置在閘極絕緣層 且由氧化物半導體形成的主動層、設置在主動層上 電極層或汲極電極層605a、605b構成。各薄膜電 通道長度爲ΙΟμπι，通道寬度爲ΙΟΟμπι。閘極電極 理想的 耐熱性 材料組 鉻、钽 較佳的 用作爲 阻的銨 阻性且 採用單 導體層 103的 產生的 究。還 層中的 極及閘 電晶體 閘極電 602上 的源極 晶體的 層 601 -16- 201101490 假設爲厚度1 〇〇nm的鎢，功函數假定爲4.6eV。另外’閘 極絕緣層6〇2假設爲厚度lOOnm的氧氮化矽，介電常數假 定爲4.1。另外，源極電極層或汲極電極層605a、605b假 設爲厚度l〇〇nm的鈦，功函數假定爲4.3eV。 . 在此，已知氧化物半導體因氧缺陷或氫的侵入而形成 _ 剩餘載子。薄膜電晶體的背通道由於蝕刻源極電極層或汲 極電極層605a、605b時的電漿損傷而容易產生氧缺陷， 0 容易產生剩餘載子。另外，由於來自大氣中或層間膜的氫 的侵入，也會在背通道中產生剩餘載子。因此，在各薄膜 電晶體的背通道中設定由於蝕刻和成膜等製程引發的氧缺 陷或氫的侵入而產生的載子（電子）。 圖36A所示的結構A的薄膜電晶體具有由單層的氧 化物半導體層606構成的主動層。氧化物半導體層606假 設爲厚度50nm的In-Ga-Zn-Ο類非單晶膜，假定電子的本 徵遷移率爲20cm2/Vs，帶隙（Eg)爲 3.05eV，電子親合 〇 會g ( χ )爲 4.3eV。 圖3 6B示出的結構B的薄膜電晶體具有主動層，該主 動層具有氧化物半導體層616和形成在氧化物半導體層 6 1 6上的包含絕緣性氧化物的氧化物半導體層6 1 3的疊層 ' 結構。包含絕緣性氧化物的氧化物半導體層6 1 3假設爲厚 度25nm的包含氧化矽的in-Ga-Ζη-Ο類非單晶膜，電子的 本徵遷移率假定爲2cm2/Vs。藉由包含氧化砂，使In-Ga-Ζη-0類非單晶膜的電子的本徵遷移率較低。氧化物半導 體層616假設爲厚度25nm的In-Ga-Zn-Ο類非單晶膜，電 -17- 201101490 子的本徵遷移率假定爲2 0cm2/Vs。包含絕緣性氧化物的氧 化物半導體層613及氧化物半導體層616都假設帶隙（Eg )爲3.05eV，電子親合能（χ)爲4.3eV。 圖3 6C示出的結構C的薄膜電晶體具有主動層，該主 動層具有氧化物半導體層62 6和形成在氧化物半導體層 626上的包含絕緣性氧化物的氧化物半導體層623的疊層 結構。但是，結構C的包含絕緣性氧化物的氧化物半導體 層623包含比結構B的包含絕緣性氧化物的氧化物半導體 層6 1 3更多的氧化矽。包含絕緣性氧化物的氧化物半導體 層623假設爲厚度25nm的包含氧化矽的In-Ga-Ζη-Ο類非 單晶膜，電子的本徵遷移率假定爲0.2cm2/Vs。藉由包含 比結構B更多的氧化矽，使In-Ga-Zn-O類非單晶膜的電 子的本徵遷移率比結構B更低。氧化物半導體層6 2 6假設 爲厚度25nm的In-Ga-Zn-O類非單晶膜，電子的本徵遷移 率假定爲2 〇cm2/Vs。包含絕緣性氧化物的氧化物半導體層 623及氧化物半導體層6M都假設帶隙（Eg)爲3.05eV， 電子親合能（χ )爲4.3eV。 在上述的各薄膜電晶體的距背通道的表面5 nm的深度 設定由於蝕刻和成膜等製程引發的氧缺陷或氫的侵入而產 生的載子（電子），且將載子密度設定爲5xl〇16cm·3、1X l〇17cm.3、2.5xl017cm'3、5xl〇17cm-3、lxl〇18cm.3，藉由 計算模擬算出各載子密度下的臨界値電壓。 還有，在上述模型的計算中使用矽穀科技有限公司（ Silvaco Data Systems Inc.)製的裝置仿真系統 “Atlas” -18 - 201101490 。對於斷態電流的計算，使用帶間隧道模型。 圖36A〜36C所示的各結構的薄膜電晶體的臨界値電 壓的背通道的載子密度依賴性示於圖3 7。在圖3 7中，縱 軸表示各結構的薄膜電晶體的臨界値電壓（Vth[V])，橫 * 軸表示在各結構的主動層的背通道中產生的載子的密度（ cm'3 )。 在本計算中，將薄膜電晶體的臨界値電壓（vth[v]) 〇 定義爲以閘極電壓（Vg[V])爲橫軸、汲極電流的平方根 (Id 1/2 )爲縱軸而製得的圖中id1/2的斜率達到最大的切 線與Vg軸的交點。 如圖3 7所示’結構A的薄膜電晶體中，隨著背通道 的載子密度的增加，臨界値電壓的絕對値也增加。對於5x 1016cnT3〜lxl〇18cm_3的背通道的載子密度，結構A的臨 界値電壓偏移近3V。 與結構A相比，在主動層爲氧化物半導體層616和包 Ο 含絕緣性氧化物的氧化物半導體層6 1 3的疊層結構的結構 B中，臨界値電壓的絕對値相對於背通道的載子密度的增 加變小。對於 5 X 1 0 1 6 cm ·3〜1 X 1 0 18 cm ·3的背通道的載子密 度，結構B的臨界値電壓只偏移1 V以下。 ' 與結構B相比，在包含絕緣性氧化物的氧化物半導體 層623包含更多的氧化矽的結構C中，臨界値電壓的絕對 値相對於背通道的載子密度的增加比結構B更小。對於5 xl016cm_3〜lxlOI8cnr3的背通道的載子密度，結構C的臨 界値電壓只偏移0.5V左右。 19- 201101490 另外，圖3 6 A〜3 6 C所示的各結構 和遷移率的載子密度依賴性示於圖3 8。 薄膜電晶體的飽和遷移率（μρΕ ( sat ) 與圖3 7相同。 由圖38可知，結構B和結構C的 結構A的電晶體大致相同程度的飽和遷 疊層電子的本徵遷移率低的包含絕緣性 導體層而減少由背通道的載子導致的臨 也可以維持薄膜電晶體的飽和遷移率及 以上的結果顯示，藉由對薄膜電晶 含絕緣性氧化物的氧化物半導體層和氧 層結構，可以在不降低薄膜電晶體的飽 減少由背通道的載子導致的臨界値電壓 由將具有包含絕緣性氧化物的氧化物半 導體層層疊而得的主動層的薄膜電晶體 的像素部，可以減少開關電晶體的臨界 少各像素之間的亮度偏差。 另外，不局限於圖1 A和圖1 B所示 薄膜電晶體，如圖1 2A和圖1 2B所示， 絕緣性氧化物的氧化物半導體層1 03上 104的反交錯型結構的薄膜電晶體。還； 12B中的線A1-A2的截面圖。作爲通道 使用藉由電漿CVD法或熱CVD法等氣 法成膜而得的無機材料（氧化矽、氮化 的薄膜電晶體的飽 縱軸表不各結構的 [Cm2/Vs])，橫軸 薄膜電晶體具有與 移率。因此，即使 氧化物的氧化物半 界値電壓的變化， 通態電流。 體的主動層採用包 化物半導體層的疊 和遷移率的情況下 的變化。因此，藉 導體層和氧化物半 用於影像顯示裝置 値電壓的偏差，減 的反交錯型結構的 也可以採用在包含 設置有通道保護層 t，圖12A是沿圖 保護層104，可以 相沉積法或者濺射 矽、氧氮化矽、氮 -20- 201101490 氧化矽等）。藉由採用在包含絕緣性氧化物的氧化物半導 體層1 03上設置通道保護層1 〇4的結構，可以防止製造製 程中對於包含絕緣性氧化物的氧化物半導體層103的通道 形成區的損傷，如形成包含絕緣性氧化物的氧化物半導體 . 層1 03時的蝕刻的電漿、蝕刻劑導致的膜減少和氧化等。 因此，可以提高薄膜電晶體的可靠性。還有，圖12A及圖 1 2B所示的薄膜電晶體採用除了形成在包含絕緣性氧化物 0 的氧化物半導體層103上的通道保護層104之外與圖1所 示的薄膜電晶體相同的結構，附圖的符號也使用與圖1所 示的薄膜電晶體相同的符號。 另外，在圖1 A和圖1 B所示的反交錯型結構的薄膜電 晶體中，呈閘極電極層ιοί的通道方向的寬度大於包含絕 緣性氧化物的氧化物半導體層103及氧化物半導體層106 的通道方向的寬度的結構，但是本實施例模式所示的薄膜 電晶體不局限於此。如圖30A和圖30B所示，也可以使用 〇 通道方向的寬度小於包含絕緣性氧化物的氧化物半導體層 103及氧化物半導體層106的通道方向的寬度的閘極電極 層201。還有，圖30A是沿圖30B中的線A1-A2的截面圖 。藉由採用這種結構，閘極電極層201與源極電極層或汲 ’ 極電極層1 05 a、1 05b的距離變遠，所以可以減少從源極 電極層或汲極電極層l〇5a、105b直接流到氧化物半導體 層1 06的斷態電流。因此，可以實現薄膜電晶體的可靠性 的提高。還有，圖30A和圖30B所示的薄膜電晶體除了閘 極電極層2 0 1之外，對於與圖1 A和圖1 B所示的薄膜電晶 -21 - 201101490 體對應的部位，附圖的符號也使用與圖1A和圖1B所示的 薄膜電晶體相问的符號。 另外’在圖1 A和圖1 B所示的反交錯型結構的薄膜電 晶體中，氧化物半導體層106與源極電極層或汲極電極層 105a、105b在氧化物半導體層106的端部直接接觸，但本 實施例模式所示的薄膜電晶體不局限於此。如圖3 1 A和圖 3 1 B所示那樣，也可以採用如下結構：氧化物半導體1 〇6 的面積比包含絕緣性氧化物的氧化物半導體層1 03小，在 包含絕緣性氧化物的氧化物半導體層1 03的端部下形成有 空洞2 1 0。空洞2 1 0以被氧化物半導體層1 06、包含絕緣 性氧化物的氧化物半導體層1 03、源極電極層或汲極電極 層105a、105b及閘極絕緣層102圍繞的方式形成。還有 ，在氧化物半導體層106上未設置源極電極層或汲極電極 層105a、105b的部分中，薄膜電晶體上的保護絕緣層形 成空洞210來代替源極電極層或汲極電極層l〇5a、105b。 空洞2 1 0可以利用包含絕緣性氧化物的氧化物半導體層 1 〇3對於濕法鈾刻的飩刻速度比氧化物半導體層1 〇6慢這 一點而容易地形成。藉由採用這種結構，氧化物半導體層 106與源極電極層或汲極電極層105a、l〇5b不直接接觸， 所以可以減少從源極電極層或汲極電極層1 〇 5 a ' 1 0 5 b直 接流到氧化物半導體層1 06的端部的斷態電流。因此，可 以實現薄膜電晶體的可靠性的提高。還有’圖3 1 A和圖 3 1 B所示的薄膜電晶體採用除了在包含絕緣性氧化物的氧 化物半導體層1 03的端部下形成有空洞2 1 0之外與圖1所 -22- 201101490 示的薄膜電晶體相同的結構，附圖的符號也使用與圖1所 示的薄膜電晶體相同的符號。 另外，如圖32A和圖32B所示，還可以採用氧化物半 導體層226的端部被包含絕緣性氧化物的氧化物半導體層 , 223覆蓋的結構。還有，圖32A是沿圖32B中的線A卜A2 的截面圖。藉由採用這種結構，氧化物半導體層226與源 極電極層或汲極電極層l〇5a' l〇5b不直接接觸，所以可 0 以減少從源極電極層或汲極電極層105a、105b直接流到 氧化物半導體層226的端部的斷態電流。因此，可以實現 薄膜電晶體的可靠性的提高。還有，圖32A和圖32B所示 的薄膜電晶體採用除了氧化物半導體層226的端部被包含 絕緣性氧化物的氧化物半導體層223覆蓋之外與圖1所示 的薄膜電晶體相同的結構，附圖的符號也使用與圖1所示 的薄膜電晶體相同的符號。 另外，圖1 A和圖1 B所示的反交錯型結構的薄膜電晶 G 體中，在源極電極層或汲極電極層105a、105b之間形成 有包含絕緣性氧化物的氧化物半導體層1 03，氧化物半導 體層106被覆蓋，但是本實施例模式所示的薄膜電晶體不 局限於此。如圖3 3 A和圖3 3 B所示，也可以採用如下結構 ' :對源極電極層或汲極電極層l〇5a、l〇5b之間的包含絕 緣性氧化物的氧化物半導體層進行蝕刻而形成包含絕緣性 氧化物的氧化物半導體層233a、233b，從而露出氧化物半 導體層106。還有，圖33A是沿圖33B中的線A1-A2的截 面圖。另外，氧化物半導體層1 06可以在包含絕緣性氧化 -23- 201101490 物的氧化物半導體層233a、233b之間具有厚度比與包含 絕緣性氧化物的氧化物半導體層23 3 a、23 3b重疊的區域 小的區域。藉由採用這種結構，可以僅在一般導電性比包 含絕緣性氧化物的氧化物半導體層2 3 3 a、2 3 3 b高的氧化 物半導體層106中形成通道形成區，因此除了藉由包含絕 緣性氧化物的氧化物半導體層23 3 a、233b減少斷態電流 之外，還可以實現S値（亞臨界値擺幅）的改善。因此’ 可以實現薄膜電晶體的可靠性的提高。還有’圖3 3 A和圖 3 3 B所示的薄膜電晶體採用除了包含絕緣性氧化物的氧化 物半導體層23 3 a、23 3b被分離至源極電極側和汲極電極 側之外與圖1所示的薄膜電晶體相同的結構，附圖的符號 也使用與圖1所示的薄膜電晶體相同的符號。 藉由採用上述結構，可以在氧化物半導體層上層疊包 含絕緣性氧化物的氧化物半導體層，以氧化物半導體層與 源極電極層或汲極電極層隔著包含絕緣性氧化物的氧化物 半導體層接觸的方式形成薄膜電晶體，減少該薄膜電晶體 的臨界値電壓的偏差，使電特性穩定。另外，也可以減少 斷態電流。 還有，本實施例模式所示的構成可以與其他實施例模 式所示的構成適當地組合使用。另外，也可以將本實施例 模式所示的構成相互適當地組合使用。 [實施例模式2 ] 在本實施例模式中，使用圖2〜圖9說明包括實施例 -24- 201101490 模式1所示的薄膜電晶體的顯示裝置的製造製程。圖2和 圖3是截面圖，圖4〜圖7是平面圖，圖4〜圖7、圖9所 示的線A 1 - A 2及線B 1 - B 2與圖2和圖3的截面圖中的線 A1-A2、線 B 1-B2 對應。 . 首先，準備基板1〇〇。作爲基板100，除了鋇硼矽酸 鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等藉由熔融法或 浮法製造的無鹼玻璃基板或者陶瓷基板之外，還可以使用 0 具有可承受本製造製程的處理溫度的耐熱性的塑膠基板等 。此外，還可以使用在不鏽鋼合金等的金屬基板的表面設 置絕緣膜而得的基板。基板1 0 0的尺寸可以採用3 2 0 m m X 400mm、3 70mmx 470mm、5 50mmx 65 0mm、600mm x 720mm 、6 8 0mm x 8 8 0mm、7 3 0mm x 9 2 0mm、1000mm x 1200mm、 1 100mm x 1250mm、1 1 5 0mm x 1 3 00mm 1500mm x 1800mm、 1 900mmx2200mm、2 1 60mmx2460mm、2400mmx2 8 00mm 或 2 8 5 0 m m x 3 0 5 0 m m 等。 O 另外，還可以在基板1 〇〇上形成絕緣膜作爲基底膜。 作爲基底膜，利用 CVD法或濺射法等以單層或疊層的結 構形成氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜即 可。在作爲基板1 〇〇使用如玻璃基板等含有可動離子的基 ' 板的情況下，藉由使用氮化矽膜、氮氧化矽膜等含氮的膜 作爲基底膜，可以防止可動離子侵入到氧化物半導體層。 接著，藉由濺射法或真空蒸鍍法在基板100整面形成 用來形成包括閘極電極層101的閘極佈線、電容佈線108 以及第一端子121的導電膜。接著，進行光微影製程，形 -25- 201101490 成抗蝕掩模，藉由蝕刻去除不需要的部分來形成佈線及電 極（包括閘極電極層1 〇 1的閘極佈線、電容佈線1 08以及 第一端子1 2 1 )。此時，爲了防止斷開，較佳的以至少在 閘極電極層1 〇 1的端部形成錐形形狀的方式'進行蝕刻。這 個步驟的截面圖示於圖2A。另外，這個步驟的平面圖示 於圖4。 包括閘極電極層1 〇 1的閘極佈線、電容佈線1 〇 8、端 子部的第一端子1 2 1可以使用實施例模式1所示的導電性 材料以單層或疊層的結構形成。 在此，可以採用如下方式形成閘極電極層1 〇 1 =閘極 電極層101的通道方向的寬度小於後續製程中所製造的包 含絕緣性氧化物的氧化物半導體層1 〇3及氧化物半導體層 1 06的通道方向的寬度。藉由如此形成閘極電極層1 0 1， 可以形成如圖30A和圖30B所示的薄膜電晶體。如圖30 所示的薄膜電晶體中，閘極電極層20 1與源極電極層或汲 極電極層l〇5a、105b的距離變遠，所以可以減少從源極 電極層或汲極電極層l〇5a、105b直接流到氧化物半導體 層106的斷態電流。 接著，在閘極電極層1〇1整面上形成閘極絕緣層102 。閘極絕緣層102採用CVD法或濺射法等，厚度設爲50 〜2 5 0 n m。 例如，作爲閘極絕緣層1 〇2，藉由C V D法或濺射法並 使用氧化矽膜以1 OOnm的厚度來形成。當然，閘極絕緣層 1 02不局限於這種氧化矽膜，也可以使用氧氮化矽膜、氮 -26- 201101490 氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉬膜等其他絕緣膜 以由這些材料形成的單層或疊層的結構形成。 此外’作爲閘極絕緣層1 〇 2 ’也可以藉由使用有機砂 烷氣體的C V D法形成氧化矽層。作爲有機矽烷氣體，可 • 以使用矽酸乙酯（TEOS:化學式Si(〇C2H5)4)、四甲基 . 矽烷（TMS:化學式Si(CH3)4)、四甲基環四矽氧烷（ TMCTS)、八甲基環四矽氧烷（OMCTS )、六甲基二矽氮 0 院（HMDS )、三乙氧基矽烷（SiH ( OC2H5 ) 3 )、三（二 甲氨基）矽烷（SiH ( N ( CH3 ) 2 ) 3 )等含矽化合物。 此外，作爲閘極絕緣層1 02，也可以使用鋁、釔或給 的氧化物、氮化物、氧氮化物或氮氧化物中的一種或者包 含至少其中兩種以上的化合物的化合物。 還有，在本說明書中，氧氮化物是指在組成方面氧原 子的數量多於氮原子的物質，而氮氧化物是指在組成方面 氮原子的數量多於氧原子的物質。例如，氧氮化矽膜是指 〇 如下的膜：在組成方面氧原子的數量比氮原子多，當使用 盧瑟福背散射能譜法（RBS:Rutherford Backscattering Spectrometry)以及氫正散射法（HFS:Hydrogen Forward Scattering)測定時，作爲濃度範圍，氧的含量在50〜70 * 原子％的範圍內，氮的含量在〇 . 5〜1 5原子％的範圍內’矽 的含量在25〜35原子％的範圍內，氫的含量在〇.1〜原 子％的範圍內。此外’氮氧化矽膜是指如下的膜：在組成 方面氮原子的數量比氧原子多’當使用RB S和HF S測定 時，作爲濃度範圍’氧的含量在5〜30原子。/。的範圍內’ -27- 201101490 氮的含量在20〜55原子％的範圍內，矽的含量在25〜35 原子％的範圍內，氫的含量1 0〜3 0原子％的範圍內。其中 ，當將構成氧氮化矽或氮氧化矽的原子總量設爲1 00原子 %時，氮、氧、矽及氫的含有比例在上述範圍內。 還有，在形成用來形成氧化物半導體層1 06的氧化物 半導體膜之前，較佳的進行在設置有基板100的處理室內 引入氬氣來產生電漿的反濺 面的塵埃。另外，藉由進行 層102表面的平坦性。反濺 側施加電壓，而在氬氣圍下 壓，在基板上產生電漿來對 使用氮、氮等代替氬氣圍。 氧' N2o等而得的氣圍下進 加入Cl2、CF4等而得的氣 ，藉由在不暴露於大氣的情 ，可以防止塵埃或水分附著 導體層106的介面。 接著，在氬等稀有氣體 閘極絕緣層102上形成用來 一氧化物半導體膜。此時， 例大於氧氣的流量比例的條 有氬等稀有氣體的氣圍下成 106的電導率。作爲第一氧 例模式1所示的氧化物半導 射，去除附著於閘極絕緣層表 反濺射，也可以提高閘極絕緣 射是指如下的方法：不對靶材 使用RF電源對基板側施加電 表面進行改性。另外，也可以 另外，也可以在氬氣圍中加入 行。另外，還可以在氬氣圍中 圍下進行。在反濺射處理之後 況下形成第一氧化物半導體膜 於閘極絕緣層1 0 2和氧化物半 和氧氣的氣圍下藉由濺射法在 形成氧化物半導體層106的第 藉由以氬等稀有氣體的流量比 件成膜或者不使用氧氣而在僅 膜，可以提高氧化物半導體層 化物半導體膜，可以使用實施 體。作爲具體的條件例，例如 -28- 201101490 使用直徑爲8英寸的包含In、Ga及Ζιι的氧化物半導體靶 材（In2 03:Ga203:Zn0=l : 1 : 1 )，基板和靶材之間的距離爲 170mm，壓力爲0.4Pa，直流（DC)電源爲0.5kW，成膜 氣體滿足Αγ:Ο2 = 30··15 ( seem )，將成膜溫度設定爲室溫 . 來進行濺射成膜。另外，作爲靶材，可以在包含Ιη203的 直徑爲8英寸的圓盤上配置顆粒狀的Ga203和ZnO。此外 ，如果使用脈衝直流（DC )電源，則可以減少塵埃，膜厚 0 分佈也變得均勻，所以較佳。另外，第一氧化物半導體膜 的厚度設定爲l〇nm〜3 00nm，較佳的爲20nm〜100nm。 接著，在氬等稀有氣體和氧氣體的氣圍下藉由濺射法 於不暴露於大氣的情況下在第一氧化物半導體膜上形成用 於形成包含絕緣性氧化物的氧化物半導體層1 03的第二氧 化物半導體膜。在此，作爲絕緣性氧化物，較佳的爲氧化 矽。此時，藉由加大氧氣的流量比例來成膜，可以降低包 含絕緣性氧化物的氧化物半導體層1 0 3的電導率。作爲第 〇 二氧化物半導體膜，可以使用實施例模式1所示的氧化物 半導體。當形成第二氧化物半導體膜時，較好是使用包含 0.1重量％〜3 0重量％、較佳的爲1重量％〜1 0重量％的 Si〇2的氧化物半導體靶材。作爲具體的條件例，例如使用 • 以2重量％的比例包含Si02的直徑爲8英寸的包含In、 Ga及Zn的氧化物半導體靶材（In203:Ga2O3:ZnO=l:l:l) ，基板和靶材之間的距離爲170mm，壓力爲0.4Pa，直流 (DC)電源爲〇.5kW，成膜氣體滿足Ar:O2 = 30:15 ( seem )，將成膜溫度設定爲室溫來進行濺射成膜。另外，作爲 -29- 201101490 靶材，可以在包含Ιη203的直徑爲8英寸的圓 粒狀的Si02、Ga203及ZnO。此外，如果使用 DC )電源，則可以減少塵埃，膜厚分佈也變得 較佳。另外，第二氧化物半導體膜的膜厚設定 300nm，較佳的爲 20nm 〜100nm〇 藉由使第二氧化物半導體膜包含如氧化矽 化物，容易使形成的氧化物半導體非晶化。另 化物半導體膜進行熱處理的情況下，可以抑制 體的晶化。 當形成第一氧化物半導體膜及第二氧化物 ，可以與之前進行的反濺射使用同一處理室， 前進行的反濺射使用不同的處理室。 在濺射法中，有濺射電源使用高頻電源的 和DC濺射法，還有以脈衝方式施加偏壓的脈: 法。RF濺射法主要用於絕緣膜的形成，而DC 用於金屬膜的形成。 此外，還有可以設置多種材料不同的靶材 裝置。多元濺射裝置既可以在同一處理室中層 材料的膜，又可以在同一處理室中同時使多種 進行成膜。 此外，有採用在處理室內具備磁石機構的 法的濺射裝置和不使用輝光放電而利用使用微 電漿的ECR濺射法的濺射裝置。 此外，作爲使用濺射法的成膜方法，還有 盤上配置顆 脈衝直流（ 均勻，所以 爲 1 Onm〜 等絕緣性氧 外，在對氧 氧化物半導 半導體膜時 也可以與之 RF濺射法 衝DC濺射 濺射法主要 的多元濺射 疊形成不同 材料放電來 磁控管濺射 波來產生的 在成膜時使 -30 - 201101490 革巴材物質和濺射氣體成分發生化學反應而形成它們的 物薄膜的反應濺射法以及在成膜時對基板也施加電壓 壓濺射法。 接著’進行光微影製程，形成抗蝕掩模，對第一 • 物半導體膜及第二氧化物半導體膜進行蝕刻。蝕刻可 . 用檸檬酸或草酸等有機酸作爲蝕刻劑。在此，藉由 ITO-07N (關東化學株式會社（関東化學社）製）的 〇 触刻去除不需要的部分而使第一氧化物半導體膜及第 化物半導體膜呈島狀，從而形成氧化物半導體層1 06 含絕緣性氧化物的氧化物半導體層1 1 1。藉由將氧化 導體層1 06及包含絕緣性氧化物的氧化物半導體層j 端部蝕刻爲錐形，可以防止因臺階形狀導致的佈線的 。這個步驟的截面圖示於圖 2B。還有，這個步驟的 圖對應於圖5。 在此’包含如氧化矽等絕緣性氧化物的第二氧化 〇 導體膜對於濕法蝕刻的蝕刻速度低於第一氧化物半導 。如果層疊第一氧化物半導體膜和第二氧化物半導體 進行濕法蝕刻，則與第二氧化物半導體膜相比，第一 物半導體膜進行的側面蝕刻的幅度大。因此，與圖3 ' 示的薄膜電晶體同樣，氧化物半導體層1 06的端部形 包含絕緣性氧化物的氧化物半導體層1 1 1的端部更靠 形狀’在包含絕緣性氧化物的氧化物半導體層1 1 1的 下形成空洞2 1 0。由此，在後續製程中，當形成源極 層或汲極電極層105a、105b時，可以使該源極電極 化合 的偏 氧化 以使 使用 濕法 二氧 及包 物半 11的 斷裂 平面 物半 體膜 膜並 氧化 1所 成比 內的 端部 電極 層或 -31 - 201101490 汲極電極層l〇5a、105b與氧化物半導體層106的端部不 接觸，可以防止在該源極電極層或汲極電極層l〇5a、l〇5b 與氧化物半導體層1 06的端部之間直接流過電流。 另外，在本實施例模式中，在層疊形成第一氧化物半 導體膜和第二氧化物半導體膜之後’藉由光微影製程形成 氧化物半導體層1 06和包含絕緣性氧化物的氧化物半導體 層1 1 1，但是本實施例模式不局限於此。也可以形成第一 氧化物半導體膜，藉由光微影形成氧化物半導體層1〇6’ 然後形成第二氧化物半導體膜，藉由光微影形成包含絕緣 性氧化物的氧化物半導體層1 1 1。此時，如圖3 2所示，採 用以包含絕緣性氧化物的氧化物半導體層111 (包含絕緣 性氧化物的氧化物半導體層223 )覆蓋氧化物半導體層 106 (氧化物半導體層226)的結構。由此’在後續製程中 ，當形成源極電極層或汲極電極層105a、105b時，可以 使該源極電極層或汲極電極層l〇5a、105b與氧化物半導 體層226的端部不接觸，可以防止在該源極電極層或汲極 電極層105a、105b與氧化物半導體層226的端部之間直 接流過電流。 此外，此時的蝕刻不局限於濕法鈾刻’而也可以利用 乾法蝕刻。作爲用於乾法蝕刻的蝕刻裝置’可以使用如下 裝置：利用反應性離子蝕刻法（Reactive Ion Etching ; RIE 法）的蝕刻裝置、利用 ECR ( Electron Cyclotron
Resonance ;電子迴旋共振）或 ICP ( Inductively Coupled
Plasma ;感應耦合電槳）等高密度電漿源的乾法蝕刻裝置 -32- 201101490 。另外，作爲容易在比ICP蝕刻裝置更大的面積上獲得均 勻放電的乾法蝕刻裝置，有ECCP ( Enhanced Capacitively Coupled Plasma :增強電容耦合電漿）模式的蝕刻裝置， 在該ECCP模式的蝕刻裝置中，上部電極接地，下部電極 • 連接到1 3 · 5 6 Μ Η z的高頻電源，並且下部電極還連接到 3.2MHz的低頻電源。如果是該ECCP模式的蝕刻裝置， 則在例如作爲基板使用第1 0代的邊長超過3 m的尺寸的基 〇 板時也可以適用。 接著’進行光微影製程，形成抗蝕掩模，藉由蝕刻去 除閘極絕緣層1 02的不需要的部分，形成到達與閘極電極 層1 〇 1相同材料的佈線或電極層的接觸孔。該接觸孔爲了 與後面形成的導電膜直接連接而設置。例如，當在驅動電 路部中形成如下結構時形成接觸孔：形成有閘極電極層與 源極電極層或汲極電極層直接接觸的二極體連接的薄膜電 晶體 '與端子部的閘極佈線電連接的端子。 0 接著’藉由濺射法或真空蒸鍍法在包含絕緣性氧化物 的氧化物半導體層111及閘極絕緣層102上形成由金屬材 料形成的導電膜112。這個步驟的截面圖示於圖2C。 作爲導電膜1 1 2的材料，可以使用實施例模式丨所示 的導電性材料以單層或疊層的結構形成。例如，導電膜 112可以採用如下構成：第一導電層及第三導電層由作爲 耐熱性導電性材料的鈦形成，第二導電層由包含钕的鋁合 金形成。藉由使導電膜1丨2呈這種構成，可以在利用鋁的 低電阻性的同時，減少小丘的產生。 -33- 201101490 接著’進行光微影製程，形成抗蝕掩模1 3 1，藉由蝕 刻去除不需要的部分’從而形成源極電極層或汲極電極層 l〇5a、105b、包含絕緣性氧化物的氧化物半導體層1〇3及 連接電極1 2 0。作爲此時的蝕刻方法，使用濕法蝕刻或乾 法蝕刻。例如’在作爲導電膜1 1 2，第一導電層及第三導 電層使用鈦且第二導電層使用包含钕的鋁合金的情況下， 可以將過氧化氫水溶液或加熱鹽酸或者含氟化銨的硝酸水 溶液用作蝕刻劑來進行濕法蝕刻。例如，可以使用KSMF-240 (關東化學株式會社製）一個步驟對由第一導電層、 第二導電層及第三導電層構成的導電膜112進行蝕刻。在 該蝕刻製程中，包含絕緣性氧化物的氧化物半導體層111 的露出區域也被部分蝕刻，從而成爲在源極電極層或汲極 電極層105a、105b之間具有厚度比與源極電極層或汲極 電極層105a、105b重疊的區域小的區域的包含絕緣性氧 化物的氧化物半導體層1 0 3。因此，包含絕緣性氧化物的 氧化物半導體層103及氧化物半導體層106的通道形成區 與包含絕緣性氧化物的氧化物半導體層1 03的厚度小的區 域重疊。 在圖3A中，因爲可以一個步驟對導電膜112及包含 絕緣性氧化物的氧化物半導體層1 11進行蝕刻，所以源極 電極層或汲極電極層105a、105b及包含絕緣性氧化物的 氧化物半導體層1 03的端部一致，可以形成連續結構。另 外，由於使用濕法蝕刻，因此蝕刻各向同性地進行’源極 電極層或汲極電極層105a、105b的端部比抗蝕掩模131 -34- 201101490 更靠內。藉由上述製程可以製造將包含絕緣性氧化物的氧 化物半導體層103及氧化物半導體層106作爲通道形成區 的薄膜電晶體1 7 〇。這個步驟的截面圖示於圖3 A。另外’ 這個步驟的平面圖對應於圖6。 . 此時，不僅是導電膜1 1 2及包含絕緣性氧化物的氧化 物半導體層111，蝕刻可以進行至氧化物半導體層106。 如此，如圖3 3 A和圖3 3 B所示，可以形成源極電極層或汲 0 極電極層l〇5a、105b及包含絕緣性氧化物的氧化物半導 體層22 3 a、223b。在該蝕刻製程中，氧化物半導體層106 的露出區域也被部分蝕刻，從而成爲在包含絕緣性氧化物 的氧化物半導體層233 a、23 3b之間具有厚度比與包含絕 緣性氧化物的氧化物半導體層23 3 a、233b重疊的區域小 的區域的氧化物半導體層106。因此，氧化物半導體層 1 06的通道形成區與氧化物半導體層1 06的厚度小的區域 重疊。藉由採用這種結構，可以僅在一般導電性比包含絕 ❹ 緣性氧化物的氧化物半導體層2 3 3 a、2 3 3 b高的氧化物半 導體層106中形成通道形成區，因此除了藉由包含絕緣性 氧化物的氧化物半導體層2 3 3 a、2 3 3 b減少斷態電流之外 ，還可以實現S値（亞臨界値擺幅）的改善。 * 另外’在該光微影製程中，在端子部中殘留材料與源 極電極層或汲極電極層l〇5a、105b相同的第二端子122。 還有’第二端子122與源極佈線（包括源極電極層或汲極 電極層105a、105的源極佈線）電連接。 另外’在端子部中’連接電極1 2 0透過形成在閘極絕 -35- 201101490 緣層102的接觸孔與端子部的第一端子121直接連接。還 有，雖然在此未圖示，但是經過與上述製程相同的製程， 驅動電路的薄膜電晶體的源極佈線或汲極佈線閘極電極直 接連接。 在上述光微影製程中，需要在將導電膜1 1 2蝕刻爲島 狀的製程和在形成源極電極層或汲極電極層l〇5a、105b 的製程中使用兩塊掩模。但是，如果使用由多灰階（高灰 階）掩模形成的具有多種（代表性的爲兩種）厚度的區域 的抗蝕掩模，則可以縮減抗蝕掩模數量，所以可以實現製 程簡化和低成本化。使用圖3 5說明利用多灰階掩模的光 微影製程。 首先，從圖2A的狀態開始，藉由上述方法形成閘極 絕緣層1 02、第一氧化物半導體膜、第二氧化物半導體膜 及導電膜112，藉由使用透過的光呈多種強度的多灰階（ 高灰階）掩模的曝光，在導電膜11 2上形成如圖3 5 A所示 的具有多種不同厚度的區域的抗蝕掩模132。抗蝕掩模 132在與閘極電極層101的一部分重疊的區域具有厚度小 的區域。接著，使用抗蝕掩模1 32，對第一氧化物半導體 膜、第二氧化物半導體膜及導電層1 1 2進行蝕刻來將其加 工爲島狀，形成氧化物半導體層1 06、包含絕緣性氧化物 的氧化物半導體層143、導電層115及第二端子124。這 個步驟的截面圖對應於圖3 5 A。 然後，對抗蝕掩模1 3 2進行灰化，形成抗蝕掩模1 3 1 。如圖35B所示，抗蝕掩模1 3 1由於灰化而面積縮小，厚 -36- 201101490 度減小，厚度小的區域的抗飽劑被去除。 最後，使用抗蝕掩模1 3 1，對包含絕緣性氧化 化物半導體層143、導電層1 15及第二端子124進 ，形成包含絕緣性氧化物的氧化物半導體層1 03、 . 極層或汲極電極層l〇5a、105b及第二端子122。由 掩模1 3 1被縮小，包含絕緣性氧化物的氧化物半 103、源極電極層或汲極電極層105a、105b及第 0 122的端部也被蝕刻。這個步驟的截面圖對應於圖 還有，對於第一端子1 2 1，在後面的製程中形成保 層1 07之後，對閘極絕緣層1 02及保護絕緣層1 07 刻形成接觸孔，形成透明導電膜並與FPC連接。如 ，可以利用多灰階掩模製造薄膜電晶體1 70。 接著，在去除抗蝕掩模1 3 1之後，較佳的進行 〜600 °C、代表性的爲250 °C〜500 °C的熱處理（也 退火）。在此將其放置在爐中，在大氣氣圍下進行 〇 、1小時的熱處理。藉由該熱處理，包含絕緣性氧 氧化物半導體層103及氧化物半導體層106發生原 的重新排列。另外，包含絕緣性氧化物的氧化物半 1 03因爲包含如氧化矽等絕緣性氧化物，所以可以 * 該熱處理而晶化，可以維持非晶結構。另外，進行 的時機只要在形成包含絕絕緣性氧化物的氧化物半 1 03之後即可，沒有特別的限制，例如可以在形成 極之後進行。 另外，可以對露出的包含絕緣性氧化物的氧化 物的氧 行蝕刻 源極電 於抗蝕 導體層 二端子 35B。 護絕緣 進行蝕 上所述 200 °C 包括光 3 50。。 化物的 子位準 導體層 避免因 熱處理 導體層 像素電 物半導 -37- 201101490 體層103的通道形成區域進行氧自由基處理。藉由進行氧 自由基處理，可以使薄膜電晶體呈常閉狀態。另外，藉由 進行自由基處理’可以修復包含絕緣性氧化物的氧化物半 導體層1 0 3的由蝕刻導致的損傷。自由基處理較佳的在 〇2、N20氣圍下，較好是在N2、He、Ar中的任一種中包 含氧的氣圍下進行。另外’還可以在上述氣圍中添加有 ci2、CF4的氣圍下進行自由基處理。還有，自由基處理較 佳的以無偏壓的方式進行。 接著’形成覆蓋薄膜電晶體170的保護絕緣層107。 保護絕緣層1 0 7可以使用利用濺射法等而得到的氮化矽膜 、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化組膜等。 接著，進行光微影製程，形成抗蝕掩模，藉由對保護 絕緣層1 〇 7的蝕刻來形成到達源極電極層或汲極電極層 1 0 5 b的接觸孔1 2 5。此外，藉由該蝕刻，還形成到達第二 端子122的接觸孔127、到達連接電極120的接觸孔126 。這個步驟中的截面圖示於圖3B。 接著’在去除抗蝕掩模之後’形成透明導電膜。作爲 透明導電膜的材料，藉由濺射法及真空蒸鍍法等形成氧化 銦（Ιη203 )、氧化銦-氧化錫合金（In2〇3_Sn〇2，簡略記 作IT 〇)等。這些材料的蝕刻處理使用鹽酸類的溶液進行 。然而’特別是I τ 0的蝕刻容易產生殘渣，因此可以使用 氧化銦-氧化鋅合金（I η 2 ◦ 3 - ζ η Ο)’以便改善飽刻加工性 〇 接著’進行光微影製程，形成抗蝕掩模，藉由蝕刻去 -38- 201101490 除不需要的部分，從而形成像素電極層1 1 0。 此外，在該光微影製程中，以電容部中的閘極絕緣層 1 〇 2及保護絕緣層1 0 7爲電介質，以電容佈線1 〇 8和像素 電極層110形成儲存電容。 . 另外，在該光微影製程中，使用抗蝕掩模覆蓋第一端 子1 2 1及第二端子1 2 2上，殘留形成在端子部的透明導電 膜128、129。透明導電膜128、129成爲用來與FPC連接 0 的電極或佈線。形成在與第一端子1 2 1直接連接的連接電 極120上的透明導電膜128成爲起到閘極佈線的輸入端子 的作用的連接用端子電極。形成在第二端子1 22上的透明 導電膜1 29是起到源極佈線的輸入端子的作用的連接用端 子電極。 接著，去除抗蝕掩模。這個步驟的截面圖示於圖3C 。另外，這個步驟的平面圖對應於圖7。 此外，圖8Α1和圖8Α2分別示出這個步驟的閘極佈 〇 線端子部的截面圖及平面圖。圖8 A1對應於沿圖8 Α2中 的線C1-C2的截面圖。在圖8A1中，形成在保護絕緣層 154上的透明導電膜155是起到輸入端子的作用的連接用 端子電極。另外，在圖8A1中，在端子部，由與閘極佈線 ' 相同的材料形成的第一端子1 5 1和由與源極佈線相同的材 料形成的連接電極153隔著閘極絕緣層152重疊，並且直 接接觸而實現導通。另外，連接電極153與透明導電膜 155透過設置在保護絕緣層154中的接觸孔直接接觸而實 現導通。 -39- 201101490 另外’圖8B 1及圖8B2分別示出源極佈線端子部的截 面圖及平面圖。此外，圖8 B 1對應於沿圖8 B 2中的線D 1 -D2的截面圖。在圖8B1中，形成在保護絕緣層154上的 胃H月#®膜1 5 5是起到輸入端子的作用的連接用端子電極 °另外’在圖8B 1中，在端子部，由與閘極佈線相同的材 Μ开彡$的電極1 56隔著閘極絕緣層1 52重疊於與源極佈線 電連接的第二端子150的下方。電極156不與第二端子 150電連接，如果將電極156設定爲與第二端子150不同 的電位’例如浮動狀態、GND、0V等，可以形成用於應 對雜訊的電容或用於應對靜電的電容。此外，第二端子 150藉由保護絕緣層154中的接觸孔與透明導電膜155電 連接。 閘極佈線、源極佈線及電容佈線根據像素密度設置多 條。此外，在端子部中，排列配置有多個與閘極佈線相同 電位的第一端子、與源極佈線相同電位的第二端子、與電 容佈線相同電位的第三端子等。各端子的數量都可以是任 意的，實施者適當地決定即可。 由此，可以完成包括作爲底閘型的η通道型薄膜電晶 體的薄膜電晶體170的像素部、儲存電容。而且，藉由將 它們對應於各個像素呈矩陣狀配置而構成像素部，可以製 成用來製造主動矩陣型顯示裝置的一方的基板。在本說明 書中，爲了便於說明，將這種基板稱爲主動矩陣基板。 當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板 和設置有對置電極的對置基板之間設置液晶層，固定主動 -40- 201101490 矩陣基板和對置基板。另外’在主動矩陣基板上設置與設 置在對置基板上的對置電極電連接的共用電極’在端 設置與共用電極電連接的第四端子。該第四端子是用來將 共用電極設定爲例如GND、0V等固定電位的端子。 . 此外，本實施例模式不局限於圖7的像素結構’與圖 7不同的平面圖的例子示於圖9。圖9是不設置電容佈線 而隔著保護絕緣層及閘極絕緣層重疊像素電極層與相鄰的 0 像素的閘極佈線來形成儲存電容的例子，該情況下可以省 略電容佈線及與電容佈線連接的第三端子。另外，在圖9 中，與圖7相同的部分使用相同的符號說明。 在主動矩陣型液晶顯示裝置中，藉由驅動呈矩陣狀配 置的像素電極，在畫面上形成顯示圖案。詳細地說，藉由 在被選擇的像素電極和對應於該像素電極的對置電極之間 施加電壓，進行配置在像素電極和對置電極之間的液晶層 的光學調制，該光學調制作爲顯示圖案被觀察者識別。 〇 當液晶顯示裝置顯示動態圖像時，由於液晶分子本身 的響應慢，所以有產生殘影或動態圖像模糊的問題。爲了 改善液晶顯示裝置的動態圖像特性，有一種每隔一幀進行 整個畫面的黑色顯示的被稱爲插黑的驅動技術。 此外，還有藉由將垂直同步頻率設定爲通常的1.5倍 以上、較佳的爲2倍以上來改善動態圖像特性的被稱爲倍 速驅動的驅動技術。 另外’爲了改善液晶顯示裝置的動態圖像特性，還有 如下的驅動技術：作爲背光源，使用多個led (發光二極 201101490 體）光源或多個el光源等構成面光源，使構成面光源的 各光源獨立地在1幀的時間內進行間歇點亮驅動。作爲面 光源，可以使用三種以上的LED或白色發光的LED。由 於可以獨立地控制多個LED，因此也可以使LED的發光 時序與液晶層的光學調制的切換時序同步。這種驅動技術 由於可以部分地關閉L E D ’所以尤其是黑色顯示區在一個 畫面中所占的比例高的圖像顯示的情況下，可以得到減少 耗電量的效果。 藉由組合這些驅動技術，可以改善液晶顯示裝置的動 態圖像特性等顯示特性，使其比現在更佳。 根據本實施例模式而得到的η通道型電晶體由於將氧 化物半導體層用於通道形成區，具有良好的動態特性，因 此可以組合這些驅動技術。 此外，在製造發光顯示裝置的情況下，因爲將有機發 光元件的一方的電極（也稱爲陰極）設定爲例如GND、 0V等低電源電位，所以在端子部設置用來將陰極設定爲 例如GND、0V等低電源電位的第四端子。此外，在製造 發光顯示裝置的情況下，除了源極佈線及閘極佈線之外， 還設置電源供給線。因此，在端子部設置與電源供給線電 連接的第五端子。 如上所述，在使用氧化物半導體層的薄膜電晶體中， 藉由在氧化物半導體層上層疊包含絕緣性氧化物的氧化物 半導體層，以氧化物半導體層與源極電極層或汲極電極層 隔著包含絕緣性氧化物的氧化物半導體層接觸的方式形成 -42- 201101490 薄膜電晶體’可以減少該薄膜電晶體的臨界値電壓的偏差 ，使電特性穩定。另外，也可以減少斷態電流。 藉由將該薄膜電晶體用於顯示裝置的像素部及驅動電 路部，可以提供電特性高且可靠性優異的顯示裝置。 . 還有，本實施例模式所示的構成和方法可以與其他實 施例模式所示的構成和方法適當地組合使用。 0 [實施例模式3 ] 在本實施例模式中，使用圖1 0說明與實施例模式i 所示的薄膜電晶體不同的形狀的薄膜電晶體。 本實施例模式的底閘結構的薄膜電晶體示於圖i 〇。在 圖1 0所示的薄膜電晶體中，在基板1 〇 〇上設置有閘極電 極層101’在閘極電極層101上設置有閘極絕緣層102， 在閘極絕緣層102上設置有氧化物半導體層106，在氧化 物半導體層1 〇 6上設置有包含絕緣性氧化物的氧化物半導 〇 體層1 〇3，在包含絕緣性氧化物的氧化物半導體層！ 03上 設置有緩衝層301a、301b，在緩衝層301a、301b上設置 有源極電極層或汲極電極層l〇5a、105b。即，圖10所示 的薄膜電晶體是在實施例模式1中的圖1所示的薄膜電晶 ' 體的包含絕緣性氧化物的氧化物半導體層1 03與源極電極 層或汲極電極層105a、105b之間設置有緩衝層301a、 3 0 1 b的薄膜電晶體。 作爲起到源極區域或汲極區域的作用的緩衝層3 0 1 a、 301b’與氧化物半導體層1〇6同樣，較佳的使用由In_Ga_ -43- 201101490 Ζη-0 類、In-Sn-Zn-Ο 類、Ga-Sn-Zn-Ο 類、Ιη·Ζη-0 類、 Sn-Zn-O 類、In-Sn-Ο 類、Ga-Ζη-Ο 類、Ιη-0 類、Sn-Ο 類 或Zn-0類的氧化物半導體形成的非單晶膜形成。另外’ 作爲起到源極區域或汲極區域的作用的緩衝層3 0 1 a、3 0 1 b ，較佳的使用由包含氮的In-Ga-Ζη-Ο類、包含氮的Ga-Ζη-0類、包含氮的Zn-O-N類或包含氮的Sn-Zn-Ο-Ν類的 氧化物半導體形成的非單晶膜。在本實施例模式中，作爲 緩衝層301a、301b，使用由In-Ga-Ζη-Ο類氧化物半導體 形成的非單晶膜。其中，緩衝層3 0 1 a、3 0 1 b具有η型導 電性，其電導率設定爲高於包含絕緣性氧化物的氧化物半 導體層103的電導率的値。另外，緩衝層301a、301b至 少具有非晶成分，有時在非晶結構中包含晶粒（奈米晶體 )。晶粒（奈米晶體）的直徑爲1 nm〜1 Onm，具代表性的 爲2nm〜4nm左右。 接著，用於緩衝層3 0 1 a、3 0 1 b的氧化物半導體膜在 氬等稀有氣體和氧氣的氣圍下藉由濺射法形成。此時，藉 由以氬等稀有氣體的流量的比例大於氧氣的流量的比例成 膜或者不使用氧氣而在僅有氬等稀有氣體的氣圍下成膜， 可以提高氧化物半導體層106的電導率。作爲具體的條件 例，使用直徑爲8英寸的包含In、Ga以及Zn的氧化物半 導體靶材（In203:Ga203:ZnO=l:l:l )，基板和靶材之間的 距離爲170mm，壓力爲0.4Pa，直流（DC)電源爲0.5kW ’成膜氣體滿足Ar:O2 = 50:l ( seem)，將成膜溫度設定爲 室溫來進行濺射成膜。 -44- 201101490 用於緩衝層3 0 1 a、3 0 1 b的氧化物半導體膜的膜厚爲 5nm〜20nm。當然，在膜中包含晶粒的情況下，所包含的 晶粒的尺寸不得超過膜厚。 藉由如上所述設置緩衝層301a、301b，在氧化物半導 . 體層與源極電極層或汲極電極層l〇5a、105b之間，可以 使熱穩定性比肯特基接面更高，可以使薄膜電晶體的工作 特性穩定。另外，因爲導電性優異，所以即使施加有高汲 0 極電壓也可以保持良好的遷移率。 還有，關於本實施例模式的薄膜電晶體的緩衝層3 0 1 a 、3 0 1 b以外的結構和材料參照實施例模式1。 本實施例模式的薄膜電晶體的製造製程與實施例模式 2所示的薄膜電晶體的製造製程大致相同。首先，藉由實 施例模式2所示的方法成膜至用來形成包含絕緣性氧化物 的氧化物半導體層1 03的氧化物半導體膜，連續地藉由上 述方法濺射形成用來形成緩衝層3 0 1 a、3 0 1 b的氧化物半 〇 導體膜。接著，藉由光微影製程，與包含絕緣性氧化物的 氧化物半導體層U1及氧化物半導體層1〇6同樣，將用來 形成緩衝層3 0 1 a、3 0 1 b的氧化物半導體膜蝕刻爲島狀， . 從而形成氧化物半導體膜302 (參照圖11A)。接著，藉 * 由實施例模式2所示的方法進行至導電膜112的成膜（參 照圖11B)。接著，藉由光微影製程，與源極電極層或汲 極電極層105a、105b、包含絕緣性氧化物的氧化物半導體 層103同樣，蝕刻氧化物半導體膜3〇2，從而形成緩衝層 301a、301b(參照圖11C)。其後的製程與實施例模式2 -45- 201101490 同樣。 還有，本實施例模式所示的構成和方法可以與其他實 施例模式所示的構成和方法適當地組合使用。 [實施例模式4] 在本實施例模式中，使用圖34說明使用2個實施例 模式1所示的底閘型薄膜電晶體的反相器電路。 用來驅動像素部的驅動電路使用反相器電路、電容' 電阻等構成。在組合2個η通道型TFT形成反相器電路的 情況下，有組合增強型電晶體和空乏型電晶體形成反相器 電路的情況（以下稱爲EDMOS電路）以及使用2個增強 型TFT形成反相器電路的情況（以下稱爲EEMOS電路） 。還有，η通道型TFT的臨界値電壓是正値的情況下，定 義爲增強型電晶體；η通道型TFT的臨界値電壓是負値的 情況下’定義爲空乏型電晶體。在本說明書中都按照上述 定義進行描述。 像素部和驅動電路形成在同一基板上，在像素部中， 使用呈矩陣狀配置的增強型電晶體來切換對像素電極的電 壓施加的導通截止。該配置於像素部中的增強型電晶體使 用氧化物半導體。 驅動電路的反相器電路的截面結構示於圖3 4 a。還有 ’在圖3 4A中，作爲第一薄膜電晶體43 0a及第二薄膜電 晶體4 3 Ob ’使用圖3 0所示的結構的反交錯型薄膜電晶體 。但是’可用於本實施例模式所示的反相器電路的薄膜電 -46 - 201101490 晶體不局限於該結構。 圖34A所示的第一薄膜電晶體430a中，在基板400 上設置有第一閘極電極層401a，在第一閘極電極層401a 上設置有閘極絕緣層402，在閘極絕緣層402上設置有第 . 一氧化物半導體層406a，在第一氧化物半導體層406a上 設置有第一包含絕緣性氧化物的氧化物半導體層4 0 3 a，在 第一包含絕緣性氧化物的氧化物半導體層4 0 3 a上設置有 0 第一佈線405a及第二佈線405b。同樣地，在第二薄膜電 晶體43 0b中，在基板400上設置有第二閘極電極層401b ，在第二閘極電極層401b上設置有閘極絕緣層402，在閘 極絕緣層4 02上設置有第二氧化物半導體層4 06b，在第二 氧化物半導體層406b上設置有第二包含絕緣性氧化物的 氧化物半導體層403b，在第二包含絕緣性氧化物的氧化物 半導體層403b上設置有第二佈線405b及第三佈線405 c。 在此，第二佈線405b透過形成在閘極絕緣層402的接觸 〇 孔404與第二閘極電極層401b直接連接。還有，各部分 的結構和材料參照前述實施例模式所示的薄膜電晶體。 第一佈線405a是接地電位的電源線（接地電源線） 。該接地電位的電源線也可以是被施加負電壓VDL的電 ‘ 源線（負電源線）。第三佈線405c是被施加正電壓VDD 的電源線（正電源線）。 如圖3 4 A所示，與第一包含絕緣性氧化物的氧化物半 導體層403 a和第二包含絕緣性氧化物的氧化物半導體層 403b這兩者電連接的第二佈線4〇5b透過形成在閘極絕緣 -47- 201101490 層402的接觸孔404與第二薄膜電晶體43 0b的 電極層401b直接連接。藉由直接連接，可以獲 接觸，減少接觸電阻。與隔著例如透明導電膜等 膜連接第二閘極電極層401b和第二佈線405b的 ，可以實現接觸孔數的減少、基於接觸孔數減少 路佔用面積的縮小。 此外，驅動電路的反相器電路的俯視圖示於 在圖34C中，沿虛線Z1-Z2截斷的截面對應於圖 另外，EDMOS電路的等效電路示於圖34B 及圖34C所示的電路連接對應於圖34B，是第一 體430a採用增強型η通道型電晶體且第二薄 4 3 0b採用空乏型η通道型電晶體的例子。 作爲在同一基板上製造增強型η通道型電晶 型η通道型電晶體的方法，例如使用不同的材料 成膜條件製造第一包含絕緣性氧化物的氧化物 403 a及第一氧化物半導體層406a與第二包含絕 物的氧化物半導體層403b及第二氧化物半導體f 此外，也可以在氧化物半導體層的上下設置閘極 臨界値，對閘極電極施加電壓而使一方的TFT成 態，並使另一方的TFT成爲常閉狀態，從而構尽 電路。 另外，不僅是EDMOS電路，藉由採用增強 型電晶體作爲第一薄膜電晶體43 0a及第二薄 43 0b，還可以製造EEMOS電路。在此情況下， 第二閘極 得良好的 其他導電 情況相比 的驅動電 圖 34C。 34A。 。圖 34A 薄膜電晶 膜電晶體 體和空乏 及不同的 半導體層 緣性氧化 4 0 6 b ° 電極控制 爲常開狀 C EDMOS 型η通道 膜電晶體 將第三佈 -48- 201101490 線4 Ο 5 c和第二閘極電極層4 0 1 b連接，代替第二佈線4 0 5 b 和第二閘極電極層401b的連接。 在本實施例模式中使用的薄膜電晶體中，藉由在氧化 物半導體層上層疊包含絕緣性氧化物的氧化物半導體層， . 以氧化物半導體層與源極電極層或汲極電極層隔著包含絕 緣性氧化物的氧化物半導體層接觸的方式形成薄膜電晶體 ，可以減少該薄膜電晶體的臨界値電壓的偏差，使電特性 0 穩定。另外，也可以減少斷態電流。因此，可以提高本實 施例模式所示的反相器電路的電路特性。 還有’本實施例模式所示的構成可以與其他實施例模 式所示的構成和方法適當地組合使用。 [實施例模式5] 在本實施例模式中，以下說明作爲半導體裝置的一例 的顯示裝置中在同一基板上至少製造驅動電路的一部分和 〇 配置於像素部的薄膜電晶體的例子。 配置於像素部的薄膜電晶體根據實施例模式2形成。 此外，因爲實施例模式1〜實施例模式3所示的薄膜電晶 體是η通道型TFT’所以將驅動電路中可以由η通道型 * T F τ構成的一部分驅動電路與像素部的薄膜電晶體形成在 同一基板上。 作爲半導體裝置的一例的主動矩陣型液晶顯示裝置的 方塊圖的一例不於圖14Α。圖14Α所示的顯示裝置在基板 5300上包括具有多個具備顯示元件的像素的像素部53〇1 -49- 201101490 、選擇各像素的掃描線驅動電路5302、控制對被選擇的像 素的視頻信號輸入的信號線驅動電路53 03 ° 像素部53 0 1藉由沿行方向從信號線驅動電路53 03延 伸配置的多條信號線S 1 -Sm (未圖示）與信號線驅動電路 53 03連接，藉由沿列方向從掃描線驅動電路5302延伸配 置的多條掃描線G 1 -Gn (未圖示）與掃描線驅動電路5 3 02 連接，具有對應於信號線Sl-Sm以及掃描線Gl-Gn呈矩 陣狀配置的多個像素（未圖示）。並且，各像素與信號線 Sj (信號線S 1 - Sm中的任一條）、掃描線Gi (掃描線G 1 -Gn中的任一條）連接。 此外，實施例模式1〜實施例模式3所示的薄膜電晶 體是η通道型TFT，使用圖15說明由η通道型TFT構成 的信號線驅動電路。 圖15所示的信號線驅動電路包括驅動器1C 5 60 1、開 關組5 6 0 2_1〜5 6 02 —Μ、第一佈線561 1、第二佈線5612、 第三佈線561 3以及佈線5 62 1 _1〜5 62 1 _Μ。開關組5 602_1 〜5 602_Μ分別具有第一薄膜電晶體5 603 a、第二薄膜電晶 體5603b以及第三薄膜電晶體5603c。 驅動器IC5601與第一佈線5611、第二佈線5612、第 三佈線5613及佈線562 1 _1〜562 1 _M連接。而且，開關組 5 6 0 2 _ 1〜5 6 0 2 — Μ分別與第一佈線5 6 1 1、第二佈線5 6 1 2、 第三佈線561 3及分別與開關組5 602_1〜5602_Μ的對應的 佈線5621 — 1〜5621—Μ連接。而且，佈線5621_1〜5621—Μ 分別透過第一薄膜電晶體5603a、第二薄膜電晶體5603b -50- 201101490 及第三薄膜電晶體56 03 c與三條信號線（信號線Sm-2、 信號線Sin-1、信號線Sm ( m = 3M))連接。例如，第J行 的佈線562 1_J (佈線562 1_1〜佈線5 62 1 —Μ中的任一條） 透過開關組5602_J所具有的第一薄膜電晶體5603a、第二 . 薄膜電晶體5 603b及第三薄膜電晶體5603 c與信號線Sj-2 、信號線Sj-1、信號線Sj ( j=3J)連接。 還有，對第一佈線5 6 1 1、第二佈線5 6 1 2、第三佈線 0 5 6 1 3分別輸入信號。 還有，驅動器1C 5 601較佳使用單晶半導體形成。另 外，開關組5602_1〜5602_M較佳的與像素部形成在同一
基板上。因此，驅動器IC5601和開關組5602_1〜5602_M 較佳的透過FPC等連接。或者，也可以藉由與像素部貼合 在同一基板上等，設置單晶半導體層，從而形成驅動器 IC5601 。 接著，參照圖1 6的時序圖說明圖1 5所示的信號線驅 動電路的工作。還有，圖16的時序圖示出選擇第i列掃 描線G i時的時序圖。另外’第i列掃描線g i的選擇時間 被分割爲第一子選擇時間T1、第二子選擇時間T2及第三 子選擇時間T3。而且’圖1 5的信號線驅動電路在其他行 ' 的掃描線被選擇的情況下也進行與圖1 6相同的工作。 還有，圖16的時序圖示出第j行的佈線5621_J透過 第一薄膜電晶體5 603a、第二薄膜電晶體56〇3b及第三薄 膜電晶體5 603 c與信號線Sj-2、信號線Sj-l、信號線Sj 連接的情況。 -51 - 201101490 還有’圖1 6的時序圖示出第i列掃描線G i被選擇的 時序、第一薄膜電晶體5603a的導通/截止的時序5703a、 第二薄膜電晶體5603b的導通/截止的時序5703b、第三薄 膜電晶體5603c的導通/截止的時序5703c及輸入到第j行 佈線5621_J的信號5721_J 。 還有’在第一子選擇時間T1、第二子選擇時間T2及 第三子選擇時間T3中，分別對佈線5 62 1 _1至佈線 S 6 2 1 —Μ輸入不同的視頻信號。例如，在第一子選擇時間 Τ 1中輸入到佈線5 62 1 _J的視頻信號輸入到信號線Sj _2， 在第二子選擇時間T 2中輸入到佈線5 6 2 1 的視頻信號輸 入到信號線Sj -1，在第三子選擇時間T 3中輸入到佈線 5 62 1 的視頻信號輸入到信號線sj。另外，在第一子選 擇時間Τ 1、第二子選擇時間T2及第三子選擇時間T3中 輸入到佈線5 62 的視頻信號依次分別記作Data_j-2、 Data—j-1、Data一j。 如圖16所示’在第一子選擇時間T1中，第一薄膜電 晶體5 603 a導通，第二薄膜電晶體5 603b及第三薄膜電晶 體5603 c截止。此時，輸入到佈線562 1_J的Data_j-2透 過第一薄膜電晶體5603 a輸入到信號線Sj-2。在第二子選 擇時間T2中，第二薄膜電晶體5603b導通，第一薄膜電 晶體5603 a及第三薄膜電晶體5603 c截止。此時，輸入到 佈線562 1 _J的DataJ-Ι藉由第二薄膜電晶體56〇3b輸入 到信號線Sj-l。在第三子選擇時間T3中，第三薄膜電晶 體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體 -52- 201101490 5603b截止。此時，輸入到佈線562 1_J的Data_j藉由第 三薄膜電晶體5603c輸入到信號線Sj。 據此’圖1 5的信號線驅動電路藉由將1段閘極選擇 時間分割爲3部分，可以在丨段閘極選擇時間中從1條佈 . 線5 62 1將視頻信號輸入到3條信號線。因此，圖1 5的信 號線驅動電路可以將形成有驅動器IC 5 6 0 1的基板和形成 有像素部的基板的連接數設定爲信號線數的約1/3。由於 0 連接數變爲約1/3，可以提高圖15的信號線驅動電路的可 靠性、成品率等。 還有’只要能夠如圖1 5所示將1段閘極選擇時間分 割爲多段子選擇時間並在各子選擇時間中從某1條佈線向 多條信號線分別輸入視頻信號即可，對於薄膜電晶體的配 置、數量及驅動方法等沒有限制。 例如，當在3段以上的子選擇時間中分別從1條佈線 將視頻信號分別輸入到3條以上的信號線時，追加薄膜電 Ο 晶體及用來控制薄膜電晶體的佈線即可。但是，如果將1 段閘極選擇時間分割爲3段以上的子選擇時間，則每段子 選擇時間變短。因此，較佳的將1段閘極選擇時間分割爲 2段或3段子選擇時間。 • 作爲另一例，也可以如圖17的時序圖所示，將1段 選擇時間分割爲預充電時間Tp、第一子選擇時間T 1、第 一子运擇時間Τ 2、第三子選擇時間Τ 3。另外，圖1 7的時 序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶 體5603 a的導通/截止的時序5 803a、第二薄膜電晶體 -53- 201101490 5603b的導通/截止的時序5803b、第三薄膜電晶體5603c 的導通/截止的時序5803c以及輸入到第j行佈線5621_j 的信號5 8 2 1 一 J。如圖1 7所示，在預充電時間τΡ中，第一 薄膜電晶體560；3a、第二薄膜電晶體5603b及第三薄膜電 晶體5603c導通。此時，輸入到佈線5621_J的預充電電 壓Vp透過第一薄膜電晶體5603a、第二薄膜電晶體5603b 及第三薄膜電晶體5 603 c分別輸入到信號線Sj_2、信號線 S j -1、信號線S j。在第一子選擇時間τ 1中，第一薄膜電 晶體5603a導通，第二薄膜電晶體5603b及第三薄膜電晶 體5603 c截止。此時，輸入到佈線562 1 _】的Data_j-2藉 由第一薄膜電晶體5603a輸入到信號線sj-2。在第二子選 擇時間T2中，第二薄膜電晶體56〇3b導通，第一薄膜電 晶體5 6 0 3 a及第三薄膜電晶體5 6 0 3 c截止。此時，輸入到 佈線5 62 1 —J的Data_j-1藉由第二薄膜電晶體5603b輸入 到信號線Sj -1。在第三子選擇時間T3中，第三薄膜電晶 體5603c導通，第一薄膜電晶體5603a及第二薄膜電晶體 S 603b截止。此時’輸入到佈線562 1 _J的Data_j藉由第 三薄膜電晶體5 603 c輸入到信號線Sj。 據此，應用圖1 7的時序圖的圖1 5的信號線驅動電路 藉由在子選擇時間之前設置預充電選擇時間，可以對信號 線進行預充電，所以可以高速地進行對像素的視頻信號的 寫入。還有，在圖17中’對與圖16相同的部分使用共通 的符號表示，省略對於同一部分或具有相同的功能的部分 的詳細說明。 -54 - 201101490 此外’說明掃描線驅動電路的構成。掃描線驅動電路 包括移位暫存器、緩衝器。此外，根據情況，還可以包括 位準移位器。在掃描線驅動電路中，藉由對移位暫存器輸 入時鐘信號（CLK)及起始脈衝信號（SP)，生成選擇信 - 號。所生成的選擇信號在緩衝器中被緩衝放大，並供給到 . 對應的掃描線。掃描線與1行的像素的電晶體的閘極電極 連接。而且’由於必須將1行的像素的電晶體同時導通， 〇 因此使用能夠藉由大電流的緩衝器。 使用圖1 8和圖1 9說明用於掃描線驅動電路的一部分 的移位暫存器的一種實施例。 圖18示出移位暫存器的電路結構。圖18所示的移位 暫存器由正反器5701_1〜5701_n這多個正反器構成。此 外’輸入弟一'時鐘信號、第一時鐘信號、起始脈衝信號、 重置信號來進行工作。 說明圖18的移位暫存器的連接關係。第—級正反器 O 57〇l — 1與第一佈線5711、第二佈線5712、第四佈線5714 、第五佈線5715、第七佈線57 17_1及第七佈線5717 —2連 接。另外’第二級正反器5 70 1 _2與第三怖線5713、第四 佈線5 7 1 4、第五佈線5 7 1 5、第七佈線5 7 1 7 _ 1、第七佈線 57 17_2及第七佈線5717_3連接。 同樣地’第i級正反器5701_i(正反器5701_1~ 5 7 0 1 一η中的任一個）與第二佈線5 7丨2或第三佈線5 7 1 3的 —方、第四佈線5714'第五佈線5715、第七佈線5717_i-1、第七佈線5 7 1 7_i及第七佈線5 7 1 7_i + 1連接。在此，在 -55- 201101490 i爲奇數的情況下，第i級正反器5 70 1 與第二佈線5 7 1 2 連接，在i爲偶數的情況下，第i級正反器5701_i與第三 佈線5 7 1 3連接。 另外’第η級正反器57〇l_n與第二佈線5712或第三 佈線5713的一方、第四佈線5714、第五佈線5715、第七 佈線5 7 1 7_n-1、第七佈線5717_n及第六佈線5716連接。 還有’第一佈線5 7 1 1、第二佈線5 7 1 2、第三佈線 5713、第六佈線5716也可以依次分別稱爲第一信號線、 | 第二信號線、第三信號線、第四信號線。另外，第四佈線 5 7 1 4、第五佈線5 7 1 5也可以依次分別稱爲第—電源線、 第二電源線。 接著’使用圖19說明圖18所示的正反器的詳細結構 。圖19所示的正反器包括第一薄膜電晶體5571、第二薄 膜電晶體5572'第三薄膜電晶體5573、第四薄膜電晶體 55：74、第五薄膜電晶體5575、第六薄膜電晶體5576、第 七薄膜電晶體5S77以及第八薄膜電晶體5 5 7 8。還有，第 f —薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電 晶體5 5 7 3、第四薄膜電晶體5 5 74、第五薄膜電晶體5 5 7 5 、弟/、薄膜電晶體5576、第七薄膜電晶體5577以及第八 薄膜電晶體5 5 7 8是n通道型電晶體，當閘極源極間電壓 (Vgs )高於臨界値電壓（Vth )時呈導通狀態。 另外’圖19所示的正反器具有第—佈線55〇1、第二 佈線5 5 02、第三佈線55〇3 '第四佈線55〇4、第五佈線 5505及第六佈線5506。 -56- 201101490 在此示出所有薄膜電晶體採用增強型η通道型電晶體 的例子，但是沒有特別的限制，例如即使使用空乏型η通 道型電晶體也可以驅動驅動電路。 接著，下面示出圖1 9所示的正反器的連接結構。 . 第一薄膜電晶體5 5 7 1的第一電極（源極電極或汲極 電極中的一方）與第四佈線5 5 04連接，第一薄膜電晶體 5 5 7 1的第二電極（源極電極或汲極電極中的另一方）與第 Q 三佈線5 5 03連接。 第二薄膜電晶體5 5 72的第一電極與第六佈線5 506連 接，第二薄膜電晶體5 5 72的第二電極與第三佈線5 503連 接。 第三薄膜電晶體5 5 73的第一電極與第五佈線5 505連 接，第三薄膜電晶體5 5 73的第二電極與第二薄膜電晶體 5 5 72的閘極電極連接，第三薄膜電晶體5 57 3的閘極電極 與第五佈線5 5 0 5連接。 G 第四薄膜電晶體5 5 74的第一電極與第六佈線5 506連 接，第四薄膜電晶體5 5 74的第二電極與第二薄膜電晶體 5 5 72的閘極電極連接，第四薄膜電晶體5 5 74的閘極電極 與第一薄膜電晶體5 57 1的閘極電極連接。 ' 第五薄膜電晶體5 5 75的第一電極與第五佈線5 505連 接，第五薄膜電晶體5 5 7 5的第二電極與第一薄膜電晶體 5 5 7 1的閘極電極連接，第五薄膜電晶體5 5 75的閘極電極 與第一佈線5 5 0 1連接。 第六薄膜電晶體5 5 76的第一電極與第六佈線5 5 06連 -57- 201101490 接，第六薄膜電晶體5 5 76的第二電極與第一薄膜電晶體 5 5 7 1的閘極電極連接，第六薄膜電晶體5 5 7 6的閘極電極 與第二薄膜電晶體55?2的閘極電極連接。 第七薄膜電晶體5 5 77的第一電極與第六佈線5 5 06連 接’第七薄膜電晶體5 5 7 7的第二電極與第一薄膜電晶體 5571的閘極電極連接，第七薄膜電晶體5577的閘極電極 與第二佈線5502連接。 第八薄膜電晶體5 5 78的第一電極與第六佈線5 5 06連 接’第八薄膜電晶體5578的第二電極與第二薄膜電晶體 5 5 7 2的閘極電極連接，第八薄膜電晶體5 5 7 8的閘極電極 與第一佈線5 5 0 1連接。 還有，將第一薄膜電晶體5571的閘極電極、第四薄 膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二 電極、第六薄膜電晶體5576的第二電極以及第七薄膜電 晶體5577的第二電極的連接處記作節點5543。另外，將 第二薄膜電晶體5 5 72的閘極電極 '第三薄膜電晶體5 5 73 的第二電極、第四薄膜電晶體5574的第二電極、第六薄 膜電晶體55 76的閘極電極以及第八薄膜電晶體5 5 78的第 二電極的連接處記作節點5 544。 還有’第一佈線 55〇1、第二佈線 5 502、第三佈線 55〇3以及第四佈線5 5 04也可以依次分別稱爲第一信號線 、第二信號線、第三信號線、第四信號線。另外，第五佈 線5 5〇5也可以稱爲第—電源線，第六佈線55〇6也可以稱 爲第二電源線。 -58- 201101490 在第i級正反器5701_丨中，圖19中的第一佈線 和圖18中的第七佈線5717」_丨連接。另外，圖19中 一佈線5502和圖18中的第七佈線57 17_i+l連接。 ’圖19中的第三佈線55〇3和第七佈線5717」連接 • 且’圖19中的第六佈線55〇6和第五佈線5715連接。 • 在1爲奇數的情況下’圖1 9中的第四佈線5 5 0 4 1 8中的第二佈線5 7 1 2連接，在i爲偶數的情況下，丨 〇 中的第四佈線5504與圖18中的第三佈線5713連接 外，圖19中的第五佈線5505和圖18中的第四佈線 連接。 但是’在第一級正反器5 70 1 _1中，圖19中的第 線5 5 0 1與圖1 8中的第一佈線5 7 1 1連接。另外，在 級正反器5701_n中’圖19中的第二佈線5502與圖 的第六佈線5 7 1 6連接。 此外’也可以僅使用實施例模式1〜實施例模式 Ο 示的η通道型T F T來製造信號線驅動電路及掃描線驅 路。因爲實施例模式1〜實施例模式3所示的η通 TFT的電晶體遷移率大，所以可以提高驅動電路的驅 « 率。另外，實施例模式1〜實施例模式3所示的n通 • TFT藉由使用以In-Ga-Zn-O類非單晶膜爲代表的氧 半導體層，寄生電容得到降低，因此頻率特性（被稱 特性）優良。例如，由於使用實施例模式1〜實施例 3所例示的η通道型TFT的掃描線驅動電路可以進行 工作，因此可以實現幀頻的提高或黑屏插入等。 550 1 的第 另外 。而 與圖 圖1 9 。另 5714 一佈 第η 18中 3所 動電 道型 動頻 道型 化物 爲 f 模式 高速 -59- 201101490 另外，藉由增大掃描線驅動電路的電晶體的遇道 或配置多個掃描線驅動電路等，可以實現更高的幀頻 配置多個掃描線驅動電路的情況下，藉由將用來驅動 行的掃描線的掃描線驅動電路配置在一側’將用來驅 數行的掃描線的掃描線驅動電路配置在其相反側’可 現幀頻的提高。此外，如果藉由多個掃描線驅動電路 一掃描線輸出信號，有利於顯示裝置的大型化。 此外，在製造作爲半導體裝置的一例的主動矩陣 光顯示裝置的情況下，因爲至少在一個像素中配置多 膜電晶體，因此較佳的配置多個掃描線驅動電路。主 陣型發光顯示裝置的方塊圖的一例示於圖1 4B。 圖14B所示的發光顯示裝置在基板5400上包括 多個具備顯示元件的像素的像素部5401、選擇各像素 一掃描線驅動電路5402及第二掃描線驅動電路5404 制對被選擇的像素的視頻信號輸入的信號線驅動電路 〇 在輸入到圖14B所示的發光顯示裝置的像素的視 號爲數位方式的情況下，藉由切換電晶體的導通和截 像素呈現發光或非發光的狀態。因此，可以採用面積 法或時間灰度法進行灰度的顯示。面積灰度法是藉由 個像素分割爲多個子像素並根據視頻信號獨立地驅動 像素來進行灰度顯示的驅動方法。此外，時間灰度法 由控制像素發光的時間來進行灰度顯示的驅動方法。 發光元件因爲回應速度比液晶元件等快，所以比 寬度 。在 偶數 動奇 以實 對同 型發 個薄 動矩 具有 的第 、控 5403 頻信 止， 灰度 將1 各子 是藉 液晶 -60- 201101490 元件更適合時間灰度法。具體而言’在採用時間灰度 行顯示的情況下，將1幀時間分割爲多段子幀時間。 ，根據視頻信號，在各子幀時間中使像素的發光元件 光或非發光的狀態。藉由分割爲多段子幀時間’可以 . 視頻信號控制在1幀時間中像素實際上發光的時間的 _ 度，可進行灰度顯示。 還有，在圖14B所示的發光顯示裝置中示出如下 0 子：當在一個像素中配置兩個開關TFT時，使用第一 線驅動電路5402生成輸入到一方的開關TFT的作爲 佈線的第一掃描線的信號，使用第二掃描線驅動電路 生成輸入到另一方的開關T F T的作爲閘極佈線的第二 線的信號；但是，也可以使用一個掃描線驅動電路生 入到第一掃描線的信號和輸入到第二掃描線的信號。 ，例如根據1個像素所具有的開關TFT的數量，也可 像素中設置多條用來控制切換元件的工作的掃描線。 〇 情況下，既可以使用一個掃描線驅動電路生成輸入到 掃描線的所有信號，也可以使用多個掃描線驅動電路 輸入到多條掃描線的信號。 此外，在發光顯示裝置中，也可以將驅動電路中 • 由η通道型TFT構成的一部分驅動電路與像素部的薄 晶體形成在同一基板上。另外，也可以僅使用實施例 1〜實施例模式3所示的η通道型TFT來製造信號線 電路及掃描線驅動電路。 此外’上述驅動電路並不局限於液晶顯示裝置及 法進 然後 呈發 藉由 總長 的例 掃描 閘極 5404 掃描 成輸 此外 在各 在此 多條 生成 能夠 膜電 模式 驅動 發光 -61 - 201101490 顯示裝置，還可以用於利用與切換元件電連接的元件來驅 動電子墨水的電子紙。電子紙也被稱爲電泳顯示裝置（電 泳顯示器），具有如下優點：與紙相同的易讀性、比其他 顯示裝置低的耗電量、可形成爲輕薄的形狀。 電泳顯示器可考慮各種實施例，在溶劑或溶質中分散 有多個包含具有正電荷的第一粒子和具有負電荷的第二粒 子的多個微膠囊，藉由對微膠囊施加電場，使微膠囊中的 粒子各自向相反的方向移動，從而僅顯示集中在一側的粒 子的顏色。還有，第一粒子或第二粒子包含染料，在沒有 電場時不移動。此外，第一粒子和第二粒子的顏色不同（ 包括無色）。 如上所述，電泳顯示器是利用介電常數高的物質向高 電場區域移動的所謂介電泳效應的顯示器。電泳顯示器不 需要液晶顯示裝置所需的偏光板和對置基板，厚度和重量 減半。 上述在溶劑中分散微膠囊而得的材料被稱作電子墨水 ，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上 。另外，還可以藉由使用彩色濾光片或具有染料的粒子來 進行彩色顯示。 此外’藉由在主動矩陣基板上適當地以夾於雨個電極 之間的方式設置多個上述微膠囊，就完成了主動矩陣型顯 不裝置，若對微膠囊施加電場，可以進行顯示。例如，可 以使用利用實施例模式1〜實施例模式3的薄膜電晶體得 到的主動矩陣基板。 -62- 201101490 此外，作爲微膠囊中的第一粒子及第二粒子採用選自 導電體材料、絕緣體材料、半導體材料、磁性材料、液晶 材料、鐵電性材料、電致發光材料、電致變色材料、磁泳 材料的一種或它們的複合材料即可。 • 藉由上述構成，可以製造作爲半導體裝置的可靠性高 . 的顯示裝置。 還有’本貫施例模式所示的構成和方法可以與其他實 〇 施例模式所示的構成和方法適當地組合使用。 [實施例模式6] 藉由製造實施例模式〗〜實施例模式3所示的薄膜電 晶體並將該薄膜電晶體用於像素部及驅動電路，從而可以 製造具有顯示功能的半導體裝置（也稱爲顯示裝置）。此 外’可以將使用實施例模式1〜實施例模式3所示的薄膜 電晶體的驅動電路的一部分或全部一體地與像素部形成在 Ο 同—基板上，從而形成系統整合面板（SyStem-on-panel ) 〇 顯不裝置包括顯示兀件。作爲顯示元件，可以使用液 晶元件（也稱爲液晶顯示元件）、發光元件（也稱爲發光 顯示元件）。在發光元件的範疇內包括利用電流或電壓控 制冗度的兀件’具體包括無機EL (Electro Luminescence ’電致發光）兀件、有機EL元件等。此外，也可以應用 電子墨水等對比度根據電作用而變化的顯示介質。 此外，顯不裝置包括呈密封有顯示元件的狀態的面板 -63- 201101490 和呈在該面板中安裝有包括控制器的1C等的狀態的模組 。另外’關於相當於製造該顯示裝置的過程中的顯示元件 完成之前的一種形態的元件基板，該元件基板在多個像素 中分別具備用於將電流供給到顯示元件的單元。具體而言 ’元件基板既可以是只形成有顯示元件的像素電極的狀態 ’也可以是形成成爲像素電極的導電膜之後且蝕刻而形成 像素電極之前的狀態，可以採用任意形態。 還有’本說明書中的顯示裝置是指圖像顯示裝置、顯 示裝置或光源（包括照明裝置）。另外，以下的裝置也都 屬於顯不裝置女裝有例如FPC ( Flexible Printed Circuit ;撓性印刷電路）、TAB (Tape Automated Bonding;帶 式自動焊）帶或TCP(Tape Carrier.Package;載帶封裝） 等連接器的模組，在TAB帶或TCP的前端設有印刷電路 板的模組，顯示元件上藉由COG (Chip On Glass;玻璃覆 晶）方式直接安裝有IC (積體電路）的模組。 在本實施例模式中，使用圖2 2說明相當於半導體裝 置的一種實施例的液晶顯示面板的外觀及截面。圖2 2 A 1 、A2是面板的俯視圖，其中形成於第—基板4 〇 〇 1上的實 施例模式1〜實施例模式3所示的使用以In_Ga-Zn-0類非 單晶膜爲代表的氧化物半導體層的可靠性高的薄膜電晶體 4 0 1 0、4 0 1 1及液晶元件4 〇 1 3藉由密封材料4 0 0 5密封在第 —基板4 0 0 1和第二基板4 〇 〇 6之間；圖2 2 B相當於沿圖 22A1、A2的線M-N的截面圖。 以包圍設置在第一基板4001上的像素部4〇〇2和掃描 -64- 201101490 線驅動電路4004的方式設置有密封材料‘Ms。此外，在 像素部4002和掃描線驅動電路4004上設置有第二基板 4006。因此，像素部4002和掃描線驅動電路4〇〇4與液晶 層400 8 —起藉由第一基板4 00 1 '密封材料4〇〇5和第二基 - 板4006被密封。此外’在第—基板4001上的除被密封材 料4005包圍的區域以外的區域中，安裝有使用單晶半導 體膜或多晶半導體膜形成在另行準備的基板上的信號線驅 0 動電路4003。 還有’對於另行形成的驅動電路的連接方法沒有特別 的限制’可以採用c O G方法、引線接合方法或T A B方法 等。圖2 2 A 1是藉由C Ο G方法安裝信號線驅動電路4 〇 〇 3 的例子’而圖22A2是藉由TAB方法安裝信號線驅動電路 40 03的例子。 此外，設置在第一基板4001上的像素部4002和掃描 線驅動電路4004包括多個薄膜電晶體，在圖22B中例示 Ο 了像素部4002所包括的薄膜電晶體4010和掃描線驅動電 路4004所包括的薄膜電晶體401 1。在薄膜電晶體4010、 4011上設置有絕緣層4020、4021。 作爲薄膜電晶體40 1 0、40 1 1可以採用實施例模式1〜 * 實施例模式3所示的使用以In-Ga-Ζη-Ο類非單晶膜爲代 表的氧化物半導體層的可靠性高的薄膜電晶體。在本實施 例模式中，薄膜電晶體40 1 0、40 1 1是η通道型薄膜電晶 體。 此外，液晶元件40 1 3所具有的像素電極層403 0與薄 -65- 201101490 膜電晶體4010電連接。而且，液晶元件4013的對置 層4031形成在第二基板4006上。像素電極層4030、 電極層4 0 3 1和液晶層4 0 0 8重疊的部分相當於液晶 4〇13。還有，像素電極層4030、對置電極層403 1分 置有起到對準膜的作用的絕緣層4032、4033，隔著絕 4032、4033夾著液晶層4008。 還有，作爲第一基板4001、第二基板4006，可 用玻璃、金屬（代表性的是不鏽鋼）、陶瓷、塑膠。 塑膠，可以使用 FRP (Fiberglass-Reinforced Plastics 璃纖維強化塑膠）板、PVF (聚氟乙烯）膜、聚酯膜 烯酸樹脂膜。此外，還可以使用具有將鋁箔夾在PVF 間或聚酯膜之間的結構的片。 此外，403 5是藉由對絕緣膜選擇性地進行蝕刻而 的柱狀間隔物，是爲控制像素電極層403 0和對置電 403 1之間的距離（盒間隙）而設置。還有，還可以使 狀間隔物。另外，對置電極層403 1與設置在與薄膜 體4010同一基板上的共用電位線電連接。可以使用 連接部，透過配置在一對基板之間的導電性粒子將對 極層403 1和共用電位線電連接。此外，使密封材料 中包含導電性粒子。 另外，可以採用不使用對準膜的顯示藍相的液晶 相是液晶相的一種，是指當使膽甾相液晶的溫度上升 將從膽甾相轉變到均質相之前出現的相。由於藍相只 在較窄的溫度範圍內，所以爲了改善溫度範圍，將混 電極 對置 元件 別設 緣層 以使 作爲 :玻 或丙 膜之 得到 極層 用球 電晶 共用 置電 4005 。藍 時即 出現 合有 -66- 201101490 5重量％以上的手性劑的液晶組成物用於液晶層 示藍相的包含液晶和手性劑的液晶組成物由於回 至10ps〜l〇〇ps且呈光學各向同性，因此而不需 理，視角依賴小。 . 另外，雖然本實施例模式是透射型液晶顯示 子，但是也可以適用於反射型液晶顯示裝置或半 晶顯示裝置。 0 另外，雖然在本實施例模式的液晶顯示裝置 基板的外側（觀察側）設置偏光板並在內側依次 層、用於顯示元件的電極層的例子，但是偏光板 置在基板的內側。另外，偏光板和著色層的疊層 局限於本實施例模式的結構，只要根據偏光板和 材料或製造製程條件適當地設定即可。另外，還 起到黑色矩陣的作用的遮光膜。 另外，在本實施例模式中，爲了降低薄膜電 〇 面凹凸和提高薄膜電晶體的可靠性，呈以起到保 坦化絕緣膜的作用的絕緣層（絕緣層4020、絕I )覆蓋藉由實施例模式1〜實施例模式3獲得的 體的構成。另外，因爲保護膜用來防止懸浮在大 * 機物、金屬物、水蒸氣等污染雜質的侵入，所以 用緻密的膜。保護膜利用濺射法以氧化矽膜、氮 氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜 鋁膜或氮氧化鋁膜的單層或疊層的結構形成即可 本實施例模式中示出利用濺射法形成保護膜的例 4008 ° 顯 應速度短 要對準處 裝置的例 透射型液 中示出在 設置著色 也可以設 結構也不 著色層的 可以設置 晶體的表 護膜或平 | 層 402 1 薄膜電晶 氣中的有 較佳的採 化矽膜、 、氧氮化 。雖然在 子，但是 -67- 201101490 並不局限於此，可以使用各種方法形成保ί 作爲保護膜，形成疊層結構的絕緣層 爲絕緣層4 0 2 0的第一層，利用灘射法形 果使用氧化矽膜作爲保護膜，則對防止用 汲極電極層的鋁膜的小丘有效。 另外，作爲絕緣層4020的第二層， 氮化矽膜。如果使用氮化矽膜作爲保護膜 等可動離子侵入到半導體區域中而使TFT 現象。 另外，可以在形成保護膜之後進行對 的退火（ 300°C 〜400°C)。 另外，作爲平坦化絕緣膜，形成絕緣 緣層402 1，可以使用聚醯亞胺、丙烯酸樹 、聚醯胺、環氧樹脂等具有耐熱性的有機 了上述有機材料之外，還可以使用低介電 材料）、矽氧烷類樹脂、PSG (磷矽玻璃 矽玻璃）等。另外，也可以藉由層疊多層 的絕緣膜來形成絕緣層4 0 2 1。 另外，矽氧烷類樹脂是指以矽氧烷類 而形成的包含Si-O-Si鍵的樹脂。矽氧烷 外’還可以具有氟、烷基或芳基中的至少 〇 對絕緣層4〇2 1的形成方法沒有特別 據其材料採用濺射法、SOG法、旋塗、浸 窶膜。 4020。在此，作 成氧化矽膜。如 作源極電極層及 利用濺射法形成 ，則可以抑制鈉 的電特性變化的 氧化物半導體層 層4021。作爲絕 脂、苯並環丁烯 材料。另外，除 常數材料（低k )、BPSG (硼磷 由這些材料形成 材料爲起始材料 類樹脂除了氫之 1種作爲取代基 的限制，可以根 漬、噴塗、液滴 -68- 201101490 噴射法（噴墨法、絲網印刷、膠版印刷等）、刮 機、幕塗機、刮刀塗布機等。在使用材料液形 402 1的情況下，可以在進行焙燒的製程中同時進 物半導體層的退火（300°C〜400T：)。藉由同時 . 層402 1的焙燒製程和對氧化物半導體層的退火 ^ 效地製造半導體裝置。 像素電極層4030、對置電極層4031可以使 ζ) 化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包 的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧 下表示爲ΙΤΟ)、銦鋅氧化物、添加有氧化矽的 物等具有透光性的導電性材料。 此外，作爲像素電極層403 0、對置電極層 以使用包含導電性高分子（也稱爲導電性聚合物 性組成物形成。使用導電性組成物形成的像素電 層電阻爲1 0000 Ω/平方以下，波長5 50nm時的 〇 7 0 %以上。另外，導電性組成物所包含的導電性 電阻率較佳的爲0.1 Ω · cm以下。 作爲導電性聚合物，可以使用所謂的π電子 電性聚合物。例如，可以例舉聚苯胺或其衍生物 ， 或其衍生物、聚噻吩或其衍生物或者上述材料的 的共聚物等。 另外，給予另行形成的信號線驅動電路4 0 0 3 驅動電路4004或像素部 4002的各種信號2 FPC4018 提供。 片、輥塗 成絕緣層 行對氧化 實施絕緣 ，可以高 用包含氧 含氧化鈦 化物（以 銦錫氧化 4031，可 )的導電 極較佳薄 透光率爲 聚合物的 共軛類導 、聚吡咯 2種以上 、掃描線 泛電位由 -69- 201101490 在本實施例模式中’連接端子電極4 0 1 5由與液晶元 件4013所具有的像素電極層4030相同的導電膜形成，端 子電極4016由與薄膜電晶體4010、4011的源極電極層及 汲極電極層相同的導電膜形成。 連接端子電極4015透過各向異性導電膜4019與 FPC401 8所具有的端子電連接。 此外，雖然在圖22中币出另行形成信號線驅動電路 40〇3並將它安裝在第一基板4001上的例子，但是本實施 例模式不局限於該結構。既可以另行形成並安裝掃描線驅 動電路，也可以僅另行形成並安裝信號線驅動電路的一部 分或掃描線驅動電路的一部分。 圖2 3示出使用採用實施例模式1〜實施例模式3所示 的TFT製造的TFT基板2600來構成作爲半導體裝置的液 晶顯不模組的一例。 圖2 3是液晶顯示模組的一例，T F T基板2 6 0 0和對置 基板260 1被以密封材料2602固定，在其間設置包括TFT 等的像素部2603、包括液晶層的顯示元件2604、著色層 2605而形成顯示區域。在進行彩色顯示時需要著色層 2605 ’當採用RGB方式時，對應於各像素設置有分別對 應紅色、綠色、藍色的著色層。在TFT基板2600和對置 基板2 6 0 1的外側配置有偏光板2 6 0 6、偏光板2 6 0 7、散射 板2 6 1 3。光源由冷陰極管2 6 1 0和反射板2 6 1 1構成，電路 基板2612藉由撓性佈線基板2609與TFT基板2600的佈 線電路部2608連接，並且組合有控制電路及電源電路等 -70- 201101490 外部電路。此外，也可以以在偏光板和液晶層之間具有相 位差板的狀態層疊。 液晶顯示模組可以採用 TN (扭曲向列；Twisted Nematic)模式、IPS (平面內轉換；In-Plane-Switching) . 模式、FFS (邊緣場轉換；Fringe Field Switching )模式 、MVA (多疇垂直對準；Multi-domain Vertical Alignment ) 模式、PVA (垂直對準構型；Patterned Vertical 0 Alignment )模式、ASM (軸對稱排列微單元；Axially Symmetric aligned Micro-cell)模式、OCB (光補償雙折 射；Optically Compensated Birefringence)模式、FLC ( 鐵電液晶；Ferroelectric Liquid Crystal)模式、AFLC ( 反鐵電液晶；AntiFerroelectric Liquid Crystal)模式等。 藉由上述構成，可以製造作爲半導體裝置的可靠性高 的液晶顯不面板。 還有，本實施例模式所示的構成和方法可以與其他實 〇 施例模式所示的構成和方法適當地組合使用。 [實施例模式7] 在本實施例模式中，作爲採用實施例模式1〜實施例 模式3所不的薄膜電晶體的半導體裝置，示出電子紙的例 子。 圖13示出作爲半導體裝置的例子的主動矩陣型電子 紙。作爲用於半導體裝置的薄膜電晶體581，可以採用實 施例模式1〜實施例模式3所示的薄膜電晶體。 -71 - 201101490 圖13的電子紙是採用扭轉球顯示方式（twist ball t y p e )的顯示裝置的例子。扭轉球顯示方式是指如下的方 法：將分別塗成白色和黑色的球形粒子配置在作爲用於顯 示元件的電極層的第一電極層與第二電極層之間，使第— 電極層與第二電極層之間產生電位差來控制球形粒子的朝 向，從而進行顯示。 密封在基板5 8 0和基板5 96之間的薄膜電晶體581是 底閘型結構的薄膜電晶體，藉由源極電極層或汲極電極層 與第一電極層587在形成於絕緣層583、584、585中的開 口接觸並電連接。在第一電極層587和第二電極層588之 間設置有球形粒子5 89，該球形粒子5 89包括具有黑色區 5 90a、白色區5 90b且在周圍充滿了液體的空腔594，球形 粒子5 8 9的周圍塡充有樹脂等塡充材料5W (參照圖13 ) 。在本實施例模式中，第一電極層587相當於像素電極， 第二電極層588相當於共用電極。第二電極層588與設置 在與薄膜電晶體581同一基板上的共用電位線電連接。可 以使用實施例模式1〜實施例模式3所示的任一共用連接 部，透過配置在一對基板之間的導電性粒子將第二電極層 5 8 8與共用電位線電連接。 此外’還可以使用電泳元件代替扭轉球。使用直徑爲 10//m〜2 00 "m左右的微膠囊，該微膠囊中封入有透明液 體、帶正電的白色微粒和帶負電的黑色微粒。如果藉由第 一電極層和第二電極層施加電場，則在設置於第一電極層 和第二電極層之間的微膠囊中，白色微粒和黑色微粒向相 -72- 201101490 反方向移動，從而可以顯示白色或黑色。應用這種原理的 顯示元件就是電泳顯示元件，一般被稱爲電子紙。電泳顯 示元件由於反射率高於液晶顯示元件，因而不需要輔助光 源，且耗電量低，在昏暗的地方也能夠辨識顯示部。另外 . ，即使不向顯不部供應電源，也能夠保持已顯不的圖像， 因此即使帶顯示功能的半導體裝置（也簡稱顯示裝置或具 備顯示裝置的半導體裝置）遠離電波發射源的情況下，也 0 能夠保存已顯示的圖像。 藉由上述構成，可以製造作爲半導體裝置的可靠性高 的電子紙。 還有，本實施例模式所示的構成可以與其他實施例模 式所示的構成和方法適當地組合使用。 [實施例模式8] 在本實施例模式中，作爲採用實施例模式1〜實施例 〇 模式3所示的薄膜電晶體的半導體裝置，示出發光顯示裝 置的例子。在此，作爲顯示裝置所具有的顯示元件，以利 用電致發光的發光元件來示例。電致發光的發光元件根據 發光材料是有機化合物還是無機化合物來區分，一般前者 • 被稱爲有機EL元件，後者被稱爲無機EL元件。 在有機EL元件中，藉由對發光元件施加電壓，電子 和電洞從一對電極分別植入到包含發光性的有機化合物的 層，從而電流流通。然後，由於這些載子（電子和電洞） 的複合’發光性的有機化合物形成激發態，當該激發態恢 -73- 201101490 復到基態時發光。根據這種機理，該發光元件被稱爲電流 激勵型發光元件。 無機EL元件根據其元件結構被分爲分散型無機EL 元件和薄膜型無機EL元件。分散型無機EL元件包括在 黏合劑中分散發光材料的粒子而得的發光層，發光機理是 利用施主能級和受主能級的施主-受主複合型發光。薄膜 型無機EL元件具有利用電介質層夾住發光層並再以電極 夾住電解質層的結構，發光機理是利用金屬離子的內殼電 子躍遷的局部型發光。還有，在此作爲發光元件使用有機 E L元件進行說明。 圖20是作爲採用本發明的一種實施例的半導體裝置 的例子’示出能夠應用數位時間灰度驅動的像素結構的一 例的圖。 以下’對能夠應用數字時間灰度驅動的像素的結構及 像素的工作進行說明。在此，示出在1個像素中使用2個 實施例模式1〜實施例模式3所示的將以In-Ga-Zn-Ο類非 單晶膜爲代表的氧化物半導體層用於通道形成區的η通道 型電晶體的例子。 像素6400包括開關電晶體6401、驅動電晶體6402、 發光元件6404以及電容元件64〇3。在開關電晶體6401中 ’閘極與掃描線6406連接’第一電極（源極電極及汲極 電極中的一方）與信號線6405連接，第二電極（源極電 極及汲極電極中的另一方）與驅動電晶體6402的閘極連 接。在驅動電晶體6402中，閘極透過電容元件6403與電 -74- 201101490 源線6407連接，第一電極與電源線6407連接，第 與發光元件6404的第一電極（像素電極）連接。 件64 04的第二電極相當於共用電極6408。共用電 與形成在同一基板上的共用電位線電連接。 . 此外，發光元件64 04的第二電極（共用電極 設置爲低電源電位。另外，低電源電位是指以電源 所設定的高電源電位爲基準滿足低電源電位 < 高電 0 的電位，作爲低電源電位，例如可以設定爲GND、 。爲了將該高電源電位與低電源電位的電位差施加 元件6404上，使電流流過發光元件6404而使發 6 4 04發光，以高電源電位與低電源電位的電位差達 元件64 04的正向臨界値電壓以上的條件設定各個電 另外，還可以使用驅動電晶體6 4 0 2的閘極電 電容元件6403而省略電容元件6403。至於驅動 6402的閘極電容，可以在通道形成區與閘極電極之 〇 電容。 這裏，在採用電壓輸入電壓驅動方式的情況下 動電晶體6 4 0 2的閘極輸入能夠使驅動電晶體6 4 0 2 通或截止的兩種狀態的視頻信號。即，使驅動電晶‘ • 在線形區域進行工作。爲了使驅動電晶體6402在 域進行工作，對驅動電晶體6402的閘極施加比 6 4 0 7的電壓高的電壓。另外’對信號線6 4 0 5施加 線電壓+驅動電晶體6402的Vth)以上的電壓。 另外，當進行類比灰度驅動來代替數位時間灰 —^電極 發光元 極 6408 6408 ) 線 6407 源電位 0V等 到發光 光元件 到發光 [位。 容代替 電晶體 間形成 ，對驅 充分導 ϋ 6402 線形區 電源線 (電源 度驅動 -75- 201101490 時，藉由使信號的輸入不同’可以使用與圖2 0相同的像 素結構。 當進行模擬灰度驅動時’對驅動電晶體64〇2的閘極 施加（發光元件6404的正向電壓+驅動電晶體64〇2的Vth )以上的電壓。發光元件6 4 0 4的正向電壓是指得到所希 望的亮度時的電壓，大於正向臨界値電壓。此外，藉由輸 入驅動電晶體6402在飽和區域中進行工作的視頻信號， 可以使電流流過發光元件6 4 0 4。爲了使驅動電晶體6 4 0 2 在飽和區域中進行工作，使電源線6407的電位高於驅動 電晶體6402的閘極電位。藉由使視頻信號爲類比信號， 可以使對應於視頻信號的電流流過發光元件64〇4，從而進 行模擬灰度驅動。 此外，圖20所示的像素結構不局限於此。例如，也 可以對圖20所示的像素另外添加開關、電阻元件、電容 元件、電晶體或邏輯電路等。 接著，使用圖2 1說明發光元件的結構。在此，以驅 動TFT是η型的情況爲例來說明像素的截面結構。作爲用 於圖 21Α、21Β和 21C的半導體裝置的驅動 TFT的 TFT7001、7011、7021可以與實施例模式1〜實施例模式 3所示的薄膜電晶體同樣地製造，是使用以In-Ga-Zn-0類 非單晶膜爲代表的氧化物半導體層的可靠性高的薄膜電晶 體。 發光元件只要至少陽極或陰極中的一方透明而可獲取 發射光即可。而且，有如下結構的發光元件：在基板上形 -76- 201101490 成薄膜電晶體及發光元件，從與基板相反的一側的面獲取 發射光的頂部發射，或者從基板側的面獲取發射光的底部 發射，或者從基板側及與基板相反的一側的面獲取發射光 的雙面發射；本發明的一種實施例的像素結構可以應用於 . 任一發射結構的發光元件。 使用圖2 1 A說明頂部發射結構的發光元件。 在圖21A中示出作爲驅動TFT的TFT7001是η型且 0 從發光元件7002發射的光從陽極7005側透射時的像素的 截面圖。在圖21Α中，發光元件7002的陰極7003和作爲 驅動TFT的TFT7001電連接，在陰極7 003上依次層疊有 發光層7004、陽極7005。作爲陰極7003，只要是功函數 小且反射光的導電膜，可以使用各種材料。例如，較佳的 採用 Ca、Al、MgAg、AlLi等。而且，發光層 7004可以 由單層構成，也可以層疊多層而構成。在由多層構成時， 在陰極7003上依次層疊電子植入層、電子輸送層、發光 〇 層、電洞輸送層、電洞植入層。還有，不需要設置所有上 述的層。陽極7005使用具有透射光的透光性的導電性材 料形成，可以使用例如包含氧化鎢的銦氧化物、包含氧化 鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化欽的 * 銦錫氧化物、銦錫氧化物（下面表示爲ITO )、銦鋅氧化 物'添加有氧化矽的銦錫氧化物等的具有透光性的導電膜 〇 使用陰極7003及陽極7005夾住發光層7004的區域 相當於發光元件7002。在圖21A所示的像素中，從發光 -77- 201101490 元件7002發射的光如箭頭所示射出到陽極7005側。 接著，使用圖2 1 B說明底部發射結構的發光元件。圖 21B示出作爲驅動TFT的TFT7011是η型且從發光元件 7012發射的光射出到陰極7013側時的像素的截面圖。在 圖21Β中，在與驅動TFT7011電連接的具有透光性的導 電膜7017上形成有發光元件7012的陰極7013，在陰極 7013上依次層疊有發光層7014、陽極7015。還有，在陽 極70 1 5具有透光性的情況下，可以形成用於反射或遮罩 光的遮罩膜7016以覆蓋陽極上表面。作爲陰極7013，與 圖2 1 Α的情況同樣，只要是功函數小的導電性材料，可以 使用各種材料。但是，其厚度設定爲透射光的程度，較佳 的爲5nm〜3 0nm左右。例如，可以使用膜厚爲20nm的鋁 膜作爲陰極7013。而且，與圖21A同樣，發光層7014可 以由單層構成，也可以層疊多層而構成。陽極7015不需 要透射光，但是可以與圖2 1 A同樣，使用具有透光性的導 電性材料形成。並且，雖然遮罩膜70 1 6例如可以使用反 射光的金屬等，但是不局限於金屬膜。例如，也可以使用 添加有黑色顏料的樹脂等。 由陰極7013及陽極7015夾住發光層7014的區域相 當於發光元件7012。在圖MB所示的像素中，從發光元 件7 0 1 2發射的光如箭頭所示射出到陰極7 〇 1 3側。 接著’使用圖21C說明雙面發射結構的發光元件。在 圖21C中，在與作爲驅動TFT的TFT 7 02 1電連接的具有 透光性的導電膜7027上形成有發光元件7022的陰極7023 -78- 201101490 ，在陰極7023上依次層疊有發光層7〇24、陽極7025。作 爲陰極7〇23’與圖21A的情況同樣，只要是功函數小的 導電性材料，可以使用各種材料。但是’其厚度設定爲透 射光的程度。例如’可以使用膜厚爲20nm的A1作爲陰極 , 7023。而且，與圖21A同樣，發光層7024可以由單層構 成，也可以層疊多層而構成。陽極7025可以與圖21A同 樣使用具有透射光的透光性的導電性材料形成。 0 陰極7023、發光層7024和陽極7025重疊的部分相當 於發光元件7022。在圖21C所示的像素中，從發光元件 7022發射的光如箭頭所示同時射出到陽極7025側和陰極 .7 023 側。 還有，雖然在此作爲發光元件描述了有機EL元件， 但是也可以設置無機EL元件作爲發光元件。 還有，雖然在本實施例模式中示出了控制發光元件的 驅動的薄膜電晶體（驅動TFT )和發光元件電連接的例子 G ，但是也可以採用在驅動TFT和發光元件之間連接有電流 控制TFT的結構。 還有，本實施例模式所示的半導體裝置不局限於圖21 所示的結構，可以根據本發明的技術思想進行各種變形。 * 接著，使用圖2 4說明相當於採用實施例模式1〜實施 例模式3所示的薄膜電晶體的半導體裝置的一種實施例的 發光顯示面板（也稱爲發光面板）的外觀及截面。圖24A 是藉由密封材料將形成在第一基板上的薄膜電晶體及發光 元件密封在與第二基板之間的面板的俯視圖’圖2 4 B相當 -79- 201101490 於沿圖2 4 A的Η -1的截面圖。 以包圍設置在第一基板45〇1上的像素部45〇2、信號 線驅動電路45 03 a、4503b及掃描線驅動電路4504a、 45 04b的方式設置有密封材料45〇5。此外，在像素部45〇2 、fg號線驅動電路4503a、4503b及掃描線驅動電路4504a 、450 4b的上方設置有第二基板45〇6。因此，像素部45〇2 、信號線驅動電路4503a、4503b及掃描線驅動電路4504a 、4504b與塡充材料4507 —起藉由第一基板450 1、密封 材料4505和第二基板45〇6被密封。較佳的如上所述使用 氣密性高且漏氣少的保護膜（貼合膜、紫外線固化樹脂膜 等）或覆蓋材料進行封裝（密封），使其不暴露於空氣。 此外’設置在第一基板450 1上的像素部4502、信號 線驅動電路4503 a ' 45〇3b及掃描線驅動電路4504a、 4 5 04b包括多個薄膜電晶體，在圖2 4B中例示了像素部 4502中所包括的薄膜電晶體45丨〇和信號線驅動電路 4503a中所包括的薄膜電晶體4509。 作爲薄膜電晶體4509、4510可以採用實施例模式1〜 實施例模式3所示的使用以In-Ga-Ζη-Ο類非單晶膜爲代 表的氧化物半導體層的可靠性高的薄膜電晶體。在本實施 例模式中，薄膜電晶體4 5 0 9、4 5 1 0是η通道型薄膜電晶 體。 此外，451 1對應於發光元件，發光元件451 1所具有 的作爲像素電極的第一電極層4517與薄膜電晶體4510的 源極電極層或汲極電極層電連接。還有，雖然發光元件 -80- 201101490 4511的結構是第一電極層4517、電致發光層4512、第二 電極層4 5 1 3的疊層結構，但是不局限於本實施例模式所 示的結構。可以根據從發光元件4511獲取的光的方向等 適當地改變發光元件45 1 1的結構。 . 分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚 矽氧烷形成。特別較佳的是，使用感光性的材料，在第一 電極層45 1 7上形成開口部，使該開口部的側壁呈具有連 0 續的曲率的傾斜面。 電致發光層4512既可以由單層構成，也可以層疊多 層而構成。
可以在第二電極層4513及分隔壁4520上形成保護膜 ，以防止氧、氫、水分、二氧化碳等侵入到發光元件45 1 1 中。作爲保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC 膜等。 另外，給予信號線驅動電路45 03 a、45 03b、掃描線驅 〇 動電路45 04a、4504b或像素部4502的各種信號及電位是 從 FPC4518a、 4518b 供給 ° 在本實施例模式中，連接端子電極4515由與發光元 ' 件4511所具有的第一電極層4517相同的導電膜形成，端 " 子電極4516由與薄膜電晶體4509、4510所具有的源極電 極層及汲極電極層相同的導電膜形成。 連接端子電極4515透過各向異性導電膜4519與 FPC4518a所具有的端子電連接。 位於從發光元件45 1 1獲取光的方向上的第二基板 -81 - 201101490 4 5 0 6必須具有透光性。在此情況下，使用如玻璃板、塑膠 板、聚酯膜或丙烯酸樹脂膜等具有透光性的材料。 此外，作爲塡充材料4 5 0 7，除了氮及氬等惰性的氣體 之外，還可以使用紫外線固化樹脂或熱固化樹脂，可以使 用PVC (聚氯乙烯）、丙烯酸樹脂、聚醯亞胺、環氧樹脂 、有機矽樹脂、PVB (聚乙烯醇縮丁醛）或EVA (乙烯-乙酸乙烯酯）。本實施例模式使用氮作爲塡充材料4507。 另外，若有需要，也可以在發光元件的射出面上適當 地設置偏光板、圓偏光板（包括橢圓偏光板）、相位差板 (λ/4片、λ/2片）、彩色濾光片等光學膜。另外，可以在 偏光板或圓偏光板上設置防反射膜。例如，可以進行抗眩 光處理，該處理可以利用表面的凹凸來散射反射光，從而 減少眩光。 信號線驅動電路 4503a、4503b及掃描線驅動電路 45 04a、45 04b可以藉由在另外準備的基板上由單晶半導體 膜或多晶半導體膜形成的驅動電路的形式安裝。此外，可 以僅另行形成並安裝信號線驅動電路或其一部分或者掃描 線驅動電路或其一部分，本實施例模式不局限於圖2 4的 結構。 藉由上述構成，可以製造作爲半導體裝置的可靠性高 的發光顯示裝置（顯示面板）。 還有’本實施例模式所示的構成可以與其他實施例模 式所示的構成和方法適當地組合使用。 -82- 201101490 [實施例模式9] 採用實施例模式1〜實施例模式3所示的薄膜電晶體 的半導體裝置可以用作電子紙。電子紙可以用於顯示資訊 的所有領域的電子設備。例如，可以將電子紙應用於電子 . 書籍（電子書）、海報、電車等交通工具的車內廣告、信 用卡等各種卡片中的顯示等。電子設備的一例示於圖25 和圖2 6。 0 圖25A示出使用電子紙製造的海報2631。在廣告媒 體是紙的印刷物的情況下，人工進行廣告的更換，但是如 果使用電子紙，則可以在短時間內改變廣告的顯示內容。 此外，顯示不會走樣，可以獲得穩定的圖像。還有，海報 也可以採用能以無線方式收發資訊的結構。 此外，圖25B示出電車等交通工具的車內廣告2632 。在廣告媒體是紙的印刷物的情況下，人工進行廣告的更 換，但是如果使用電子紙，則不需要許多人手就可以在短 Q 時間內改變廣告的顯示內容。此外，顯示不會走樣，可以 得到穩定的圖像。還有，車內廣告也可以採用能以無線方 式收發資訊的結構。 . 另外，圖26示出電子書籍2700的一例。例如，電子 • 書籍2700由兩個框體、即框體270 1及框體27〇3構成。 框體2701及框體2703藉由軸部2711形成爲一體’且可 以以該軸部2 7 1 1爲軸進行開閉動作。藉由這種結構，可 以進行像紙制書籍那樣的動作。 框體2701中組裝有顯示部2705，框體27〇3中組裝有 -83- 201101490 顯示部2707。顯示部2705及顯示部2707既可以採用顯示 連續畫面的結構，也可以採用顯示不同畫面的結構。藉由 採用顯示不同的畫面的結構，例如可以在右側的顯示部（ 圖26中的顯示部2705)中顯示文章，而在左側的顯示部 (圖26中的顯示部2707)中顯示圖像。 此外，在圖26中示出框體2701中具備操作部等的例 子。例如，在框體2701中具備電源2721、操作鍵2723、 揚聲器2725等。藉由操作鍵2723，可以翻頁。還有，也 可以採用與框體的顯示部在同一面具備鍵盤或指示器件等 的結構。另外，也可以採用在框體的背面或側面具備外部 連接用端子（耳機端子' USB端子或可與AC適配器及 USB電纜等各種電纜連接的端子等）、記錄媒體插入部等 的結構。另外，電子書籍2700也可以採用具有作爲電子 詞典的功能的結構。 此外’電子書籍2700也可以採用能以無線方式收發 資訊的結構。還可以採用以無線方式從電子書籍伺服器購 買所期望的書籍資料等並下載的構成。 還有’本實施例模式所示的構成可以與其他實施例模 式所示的構成和方法適當地組合使用。 [實施例模式1 0 ] 採用實施例模式1〜實施例模式3所示的薄膜電晶體 的半導體裝置可以應用於各種電子設備（包括遊藝機）。 作爲電子設備’例如可以舉出電視裝置（也稱爲電視或電 -84- 201101490 視接收機）、用於計算機等的監視器、數位相機、數位攝 像機、數位相框、行動電話機（也稱爲行動電話、行動電 話裝置）、可攜式遊戲機、移動資訊終端、聲音再現裝置 、彈子機等大型遊戲機等。 . 圖27A示出電視裝置9600的一例。在電視裝置9600 中，框體960 1中組裝有顯示部9603。藉由顯示部9603， 可以顯示影像。此外，在此示出藉由支架96 0 5支撐框體 0 9601的結構。 電視裝置9600的操作可以藉由框體9601所具備的操 作開關或另行提供的遙控操作機96 1 0進行。藉由遙控操 作機9610所具備的操作鍵9609，可以進行頻道及音量的 操作’並可以對在顯示部9603上顯示的影像進行操作。 此外，也可以採用在遙控操作機96 1 0中設置顯示從該遙 控操作機9610輸出的資訊的顯示部9607的結構。 還有，電視裝置9600採用具備接收機或數據機等的 〇 結構。可以藉由接收機接收一般的電視廣播，還可以藉由 數據機以有線或無線的方式連接通信網路，從而進行單向 (從發送者到接收者）或雙向（在發送者和接收者之間或 在接收者之間等）的資訊通信。 圖27B示出數位相框9700的一例。例如，在數位相 框97〇0中，框體9701中組裝有顯示部9703。顯示部 9 7〇3可以顯示各種圖像，例如藉由顯示使用數位相機等拍 攝的圖像資料，可以發揮與一般的相框同樣的功能。 還有，數位相框9700採用具備操作部、外部連接用 -85- 201101490 端子（USB端子、可以與USB電纜等各種電纜連接 子等）、記錄媒體插入部等的結構。這種結構也可以 示部組裝於同一面，但是如果設置在側面或背面，則 性提高，所以是較佳的。例如，可以在數位相框的記 體插入部插入儲存有由數位相機拍攝的圖像資料的記 並提取圖像資料，使所提取的圖像資料顯示於顯示部 〇 此外，數位相框9700也可以採用能以無線方式 資訊的結構。還可以採用以無線方式提取所期望的圖 料並進行顯示的結構。 圖28A是一種可攜式遊戲機，由框體98 8 1和 9 89 1這2個框體構成，且藉由連接部9 8 9 3以可開閉 式連接。框體9 8 8 1中組裝有顯示部9 8 8 2 ’框體9 8 9 1 裝有顯示部9883。另外，圖28A所示的可攜式遊戲 具備揚聲器部9884、記錄媒體插入部98 86、LED燈 、輸入單元（操作鍵9885、連接端子9887、感測器 (具有測定力、位移、位置、速度、加速度、角速度 速、距離、光、液體、磁、溫度、化學物質、聲音、 、硬度、電場、電流、電壓、電力、放射線、流量、 、傾斜度、振動、氣味或紅外線的功能的感測器）、 風9 8 89 )等。當然，可攜式遊戲機的結構不局限於上 構，只要是至少具備本發明的一種實施例的半導體裝 結構即可，可以採用適當地設置有其他附屬設備的結 圖28A所示的可攜式遊戲機具有如下功能：讀取1者有 的端 m m 設計 錄媒 憶體 9703 收發 像資 框體 的方 中組 機還 9890 9 8 8 8 、轉 時間 濕度 麥克 述結 置的 構。 :在記 -86 - 201101490 錄媒體中的程式或資料並顯示在顯示部、藉 式遊戲機進行無線通信而共用資訊。還有， 可攜式遊戲機所具有的功能不局限於此，可 樣的功能。 . 圖28B示出作爲大型遊藝機的投幣遊藝 例。在投幣遊藝機99〇0中，框體990 1中 9903。另外，投幣遊藝機9900還具備起動 0 關等操作單元、投幣口、揚聲器等。當然 9 9 0 0的結構不局限於此，只要是至少具備本 施例的半導體裝置的結構即可，可以採用適 他附屬設備的結構。 圖29A示出行動電話機1〇〇〇的一例 1000除了組裝在框體1001中的顯示部1002 操作按鈕1003、外部連接埠1 004、揚聲器 1 0 0 6 等。 Q 圖29A所示的行動電話機1 〇〇〇可以藉 觸顯示部1 002來輸入資訊。此外，打電話 件等操作可以藉由用手指等借觸顯示部1 002 * 顯示部1 002的畫面主要有3種模式。1 • 像的顯示爲主的顯示模式，第2種是以文字 爲主的輸入模式。弟3種是顯不模式和輸入 式混合的顯示+輸入模式。 例如，在打電話或編寫電子郵件的情況 1002設定爲以文字輸入爲主的文字輸入模式 由與其他可攜 i 2 8 A所示的 以具有各種各 機9900的一 組裝有顯示部 手柄或停止開 ’投幣遊藝機 發明的一種實 當地設置有其 。行動電話機 之外，還具備 1 005、麥克風 由用手指等接 或輸入電子郵 來進行。 寒1種是以圖 等資訊的輸入 模式這2種模 下，將顯示部 來進行在畫面 -87- 201101490 上顯示的文字的輸入操作即可。在此情況下，較 幾乎所有的顯示部10 02的畫面中顯示鍵盤或號碼 此外，藉由在行動電話機1 000的內部設置 儀、加速度感測器等檢測傾斜度的感測器的檢測 以使其判斷行動電話機1 〇 〇 〇的朝向（縱向或橫 動地切換顯示部1 002的畫面顯示。 畫面模式的切換藉由接觸顯示部1 002或對ί 的操作按鈕1 0 0 3的操作來進行。此外，還可以 顯示在顯示部1 002上的圖像種類切換畫面模式 如果顯示在顯示部上的視頻信號爲動態圖像的資 換成顯示模式，如果顯示在顯示部上的視頻信號 料，則切換成輸入模式。 另外，在輸入模式中可以進行如下的控制； 出顯示部1 002的光感測器所檢測的信號，在一 沒有藉由顯示部1002的觸摸操作的輸入時，以 式從輸入模式切換成顯示模式。 顯示部1 0 02還可以用作圖像感測器。例如 手掌或手指觸摸顯示部1 〇 〇 2來拍攝掌紋、指紋 進行身份識別。此外，如果在顯示部中使用發射 的背光源或發射近紅外光的感測用光源，則還可 指靜脈、手掌靜脈等。 圖2 9Β也是行動電話機的一例。圖29Β中的 機具有顯示裝置9410和通信裝置9400，顯示裝§ 框體Ml 1中包括顯示部9412和操作按鈕9413， 佳的是在 按鈕。 具有陀螺 裝置，可 向）並自 匡體1001 使其根據 。例如， 料，則切 爲文本資 藉由檢測 定時間內 將畫面模 ，藉由用 等，可以 近紅外光 以拍攝手 行動電話 I 9410 在 通信裝置 -88- 201101490 9400在框體 9401中包括操作按鈕94〇2、外部輸入端子 9403、麥克風9404、揚聲器9405和收到來電時發光的發 光部94 06。具有顯示功能的顯示裝置94 10可以在箭頭所 示的2個方向上與具有電話功能的通信裝置94〇0進行安 . 裝和脫卸。因此，顯示裝置9 4 1 0和通信裝置9 4 0 0可以沿 短軸或長軸相互安裝。當只需要顯示功能時，可以將顯示 * 裝置9410從通信裝置9400上取下，單獨使用顯示裝置 Q 94 1 0。通信裝置9400和顯示裝置94 1 0可以藉由無線通信 或有線通信發射和接收圖像或輸入資訊，分別具有可充電 電池。 還有，本實施例模式所示的構成可以與其他實施例模 式所示的構成適當地組合使用。 【圖式簡單說明】 圖1 A和1 B是說明本發明的一種實施例的半導體裝置 〇 的圖： 圖2A至2C是說明本發明的一種實施例的半導體裝置 的製造方法的圖； 圖3A至3C是說明本發明的一種實施例的半導體裝置 ' 的製造方法的圖； 圖4是說明本發明的一種實施例的半導體裝置的製造 方法的圖； 圖5是說明本發明的一種實施例的半導體裝置的製造 方法的圖； -89 - 201101490 圖6是說明本發明的一種實施例的半導體裝置的製造 方法的圖； 圖7是說明本發明的一種實施例的半導體裝置的製造 方法的圖； 圖8Α1，8Α2，8Β1，和8Β2是說明本發明的一種實施 例的半導體裝置的圖； 圖9是說明本發明的—種實施例的半導體裝置的圖； 圖1 〇Α和1 0Β是說明本發明的一種實施例的半導體裝 置的圖； 圖ΠΑ至lie是說明本發明的一種實施例的半導體裝 置的製造方法的圖； 圖1 2 A和1 2B是說明本發明的一種實施例的半導體裝 置的圖； 圖13是說明本發明的一種實施例的半導體裝置的圖 ， 圖14A和14B是說明半導體裝置的方塊圖的圖； 圖1 5是說明信號線驅動電路的結構的圖； 圖1 6是說明信號線驅動電路的工作的時序圖； 圖1 7是說明信號線驅動電路的工作的時序圖； 圖1 8是說明移位暫存器的結構的圖； 圖1 9是說明圖1 8所示的正反器的連接結構的圖； 圖2 0是說明本發明的一種實施例的半導體裝置的像 素等效電路的圖； 圖2 1 A至2 1 C是說明本發明的一種實施例的半導體裝 -90- 201101490 置的圖； 圖22A1，22A2，和22B是說明本發明的—種實施例 的半導體裝置的圖； 圖23是說明本發明的一種實施例的半導體裝置的圖 » 圖24A和24B是說明本發明的一種實施例的半導體裝 4 置的圖； 0 圖25A和25B是說明電子紙的使用方式的例子的圖； 圖26是表示電子書籍的一例的外觀圖； 圖27A和27B是表示電視裝置及數位相框的例子的外 觀圖； 圖28A和28B是表示遊戲機的例子的外觀圖； 圖29A和29B是表示行動電話機的一例的外觀圖； 圖30A和30B是說明本發明的一種實施例的半導體裝 置的圖； 〇 圖3 1 A和3 1 B是說明本發明的一種實施例的半導體裝 置的圖； 圖32 A和32B是說明本發明的一種實施例的半導體裝 置的圖； • 圖33A和33B是說明本發明的一種實施例的半導體裝 置的圖； 圖34A至34C是說明本發明的一種實施例的半導體裝 置的圖； 圖35A和35B是說明本發明的一種實施例的半導體裝 -91 - 201101490 置的製造方法的圖； 圖36A至36C是說明用於模擬的薄膜電晶體的結構的 圖； 圖37是示出藉由模擬求得的薄膜電晶體的臨界値電 壓的圖；以及 圖3 8是示出藉由模擬求得的薄膜電晶體的飽和遷移 率的圖。 【主要元件符號說明】 100 :基板 1 0 1 :聞極電極層 102 :閘極絕緣層 1 03 :包含絕緣性氧化物的氧化物半導體層 104 :通道保護層 105a:源極電極層或汲極電極層 10 5b :源極電極層或汲極電極層 106 :氧化物半導體層 107 :保護絕緣層 1 0 8 :電容佈線 1 10 :像素電極層 1 1 1 :包含絕緣性氧化物的氧化物半導體層 1 12 :導電膜 1 1 5 :導電層 1 2 0 :連接電極 -92- 201101490 121 :端子 122 : :端子 123 : :連接電極 124： :端子 125 : 1接觸孔 126: 接觸孔 127 ： 接觸孔 Ο 128'· 透明導電膜 129 ： 透明導電膜 13 1: 抗蝕掩模 132 ： 抗蝕掩模 143 ： 包含絕緣性氧化物的氧化物半導體層 150： 端子 15 1： 端子 152： 閘極絕緣層 〇 153 ： 連接電極 154 ： 保護絕緣層 15 5： 透明導電膜 156 ： 電極 ' 170 ： 薄膜電晶體 201 ： 聞極電極層 210 · 空洞 223 ： 包含絕緣性氧化物的氧化物半導體層 226 ： 氧化物半導體層 -93 - 201101490 2 3 3 a :包含絕緣性氧化物的氧化物半導體層 2 3 3 b :包含絕緣性氧化物的氧化物半導體層 3 0 1 a :緩衝層 3 02 :氧化物半導體膜 400 :基板 401a:第一閘極電極層 4〇ib :第二閘極電極層 402 :閘極絕緣層 403 a :第一包含絕緣性氧化物的氧化物半導體層 403 b :第二包含絕緣性氧化物的氧化物半導體層 404 :接觸孔 4 0 5 a :第一佈線 4 0 5 b :第二佈線 4 0 5 c :第三佈線 406a :第一氧化物半導體層 406b :第二氧化物半導體層 43 0a :第一薄膜電晶體 43 0b :第二薄膜電晶體 5 8 0 :基板 5 8 1 :薄膜電晶體 5 8 3 :絕緣層 5 8 4 :絕緣層 5 8 5 :絕緣層 5 87 :電極層 -94- 201101490 5 8 8 ： 電極層 5 8 9 ： 球形粒子 590a :黑色區 590b :白色區 594 ： 空腔 5 9 5 ： 塡充材料 596 ： 基板 Ο 601 : 閘極電極層 602 ： 閘極絕緣層 605a ‘·源極電極層或汲極電極層 60 6 ： 氧化物半導體層 613 ： 包含絕緣性氧化物的氧化物半導體層 6 16： 氧化物半導體層 62 3 ： 包含絕緣性氧化物的氧化物半導體層 626 ： 氧化物半導體層 〇 1000 =行動電話機 100 1 :框體 1002 :顯不部 ' 1003 =操作按鈕 - 1004 =外部連接埠 1005 :揚聲器 1006 :麥克風 2600 :TFT基板 260 1 =對置基板 -95- 201101490 2 6 0 2 :密封材料 2 6 0 3 :像素部 2 6 04 :顯示元件 2605 :著色層 2 6 0 6 :偏光板 2 6 0 7 :偏光板 2 608 ：佈線電路部 2 6 0 9 :擦性佈線基板 2 6 1 0 :冷陰極管 2 6 1 1 :反射板 2612 :電路基板 2 6 1 3 :散射板 2 6 3 1 :海報 263 2 ：車內廣告 2700:電子書籍 2 7 0 1 :框體 2 7 0 3 :框體 2 705 ：顯示部 2 7 0 7 :顯示部 2 7 1 1 :軸部 2 7 2 1 :電源 2 723 ：操作鍵 2725 :揚聲器 400 1 :基板 201101490 4002 ： 4003 ： 4004 ： 4005 ： 4006 ： 4008 ： 4010：
4013： 4015： 4016： 4018： 4019： 4020 ： 402 1： 〇 4030 ： 403 1： 403 2 ： ' 4033 ： * 4501 ： 4502 ： 45 03 a 45 03b 45 04a 像素部
信號線驅動電路 掃描線驅動電路 密封材料 基板 液晶層 薄膜電晶體 薄膜電晶體 液晶元件 連接端子電極 端子電極 FPC 各向異性導電膜 絕緣層 絕緣層 像素電極層 對置電極層 絕緣層 絕緣層 基板 像素部 :信號線驅動電路 :信號線驅動電路 :掃描線驅動電路 -97 201101490 4504b ： 45 05 ： 45 06 ： 4507 ： 4509 ： 4510： 4511： 4512： 4513： 4515： 4516： 4517： 4518a : 4519： 4520 ： 5 3 00 ： 5 3 0 1： 5 3 02 ： 5 3 03 ： 5400 : 5 40 1 ： 5 402 ： 5403 ： 5404 ： 掃描線驅動電路 密封材料 基板 塡充材料 薄膜電晶體 薄膜電晶體 發光元件 電致發光層 電極層
連接端子電極 端子電極 電極層 FPC 各向異性導電膜 分隔壁 基板 像素部 掃描線驅動電路 信號線驅動電路 基板 像素部 掃描線驅動電路 信號線驅動電路 掃描線驅動電路 -98- 201101490
5 5 0 1 :佈線 5 5 02 ：佈線 5 5 0 3 :佈線 5504 ：佈線 5 5 0 5 :佈線 5506:佈線 5 543 ：節點 5 5 4 4 :節點 5 5 7 1 :第一薄膜電晶體 5 572 :第二薄膜電晶體 5 5 7 3 ··第三薄膜電晶體 5 574 :第四薄膜電晶體 5 5 7 5 :第五薄膜電晶體 5 576 :第六薄膜電晶體 5577:第七薄膜電晶體 5 57 8 :第八薄膜電晶體 5 60 1 ：驅動器IC 5 6 0 2 :開關組 5 603 a :第一薄膜電晶體 5 603b :第二薄膜電晶體 5603 c :第三薄膜電晶體 5 6 1 1 :佈線 5 6 1 2 :佈線 5 6 1 3 :佈線 -99 - 201101490 5 62 1 ： 佈線 5 70 1 ： 正反器 5 703 a :時序 5 703b :時序 5 703 c :時序 5 7 11： 佈線 5712： 佈線 5 7 13： 佈線 5714： 佈線 5715： 佈線 5716 ： 佈線 5717： 佈線 5 72 1 ： 信號 5 8 03 a :時序 5 8 03b :時序 5 8 03 c :時序 5 8 2 1 ： 信號 6400 ： 像素 640 1 ： 開關電晶體 6402 ： 驅動電晶體 6403 ： 電容元件 6404 ： 發光元件 6405 ： 信號線 6 4 0 6 :掃描線 201101490 ❹ :電源線 :共用電極 ：TFT :發光元件 :陰極 :發光層 :陽極 ：馬區動TFT :發光元件 :陰極 :發光層 :陽極 :遮罩膜 :導電膜 :驅動T F T :發光元件 :陰極 '•發光層 _·陽極 '•導電膜 :通信裝置 :框體 :操作按鈕 9403 :外部輸入端子 201101490 9404 :麥克風 9405 :揚聲器 9 4 0 6 :發光部 94 1 0 :顯示裝置 9 4 1 1 :框體 9 4 1 2 :顯示部 9 4 1 3 :操作按鈕 9600 :電視裝置 9 6 0 1 :框體 9 6 0 3 :顯示部 9605 :支架 9 6 0 7 :顯示部 9609 :操作鍵 9 6 1 0 :遙控操作機 9 7 0 0 :數位相框 9 7 0 1 :框體 9 7 0 3 :顯示部 9 8 8 1 :框體 9 8 8 2:顯不部 9 8 8 3:顯不部 9 8 8 4 :揚聲器部 9 8 8 5 ：輸入單元 9 8 8 6 :記錄媒體插入部 9 8 8 7 :連接端子 -102- 201101490 98 8 8 :感測器 98 8 9 ：麥克風 98 90 ： LED 燈 9 8 9 1 :框體 9 8 9 3 :連接部 9900 :投幣遊藝機 9 9 0 1 :框體 〇 9903 :顯示部

Claims (1)

  1. 201101490 七、申請專利範圍： 1· 一種半導體裝置，包含： 閘極電極層、 該閘極電極層上的閘極絕緣層、 該閘極絕緣層上的氧化物半導體層、 該氧化物半導體層上的含有絕緣性氧化物的氧化物半 導體層、以及 該含有絕緣性氧化物的氧化物半導體層上的源極電極 層及汲極電極層， 其中，該含有絕緣性氧化物的氧化物半導體層具有非 晶結構，以及 其中，該含有絕緣性氧化物的氧化物半導體層與該源 極電極層及該汲極電極層電連接。 2. 如申請專利範圍第1項的半導體裝置，其中，該 絕緣性氧化物爲氧化矽。 3. 如申請專利範圍第1項的半導體裝置，其中，該 含有絕緣性氧化物的氧化物半導體層藉由使用含有0.1重 量％〜30重量％的Si02的靶材的濺射法形成。 4. 如申請專利範圍第1項的半導體裝置，其中，該 氧化物半導體層及該含有絕緣性氧化物的氧化物半導體層 分別含有銦、錫和鋅中的至少一種。 5. 如申請專利範圍第1項的半導體裝置，其中，該 氧化物半導體層在該源極電極層和該汲極電極層之間具有 厚度比與該源極電極層或該汲極電極層重疊的區域小的區 -104- 201101490 域。 6. 如申請專利範圍第1項的半導體裝置，其中，該 源極電極層和該汲極電極層之間的該含有絕緣性氧化物的 氧化物半導體層的一部分受到蝕刻，從而露出該氧化物半 _ 導體層。 7. 如申請專利範圍第1項的半導體裝置，其中，該 氧化物半導體層上設置有使用無機材料形成的通道保護層 〇 8. 如申請專利範圍第1項的半導體裝置，其中，該 閘極電極層的通道方向的寬度大於該含有絕緣性氧化物的 氧化物半導體層或該氧化物半導體層的通道方向的寬度。 9. 如申請專利範圍第1項的半導體裝置，其中，在 該含有絕緣性氧化物的氧化物半導體層的端部下形成有空 洞。 10. 如申請專利範圍第1項的半導體裝置，其中，該 Q 氧化物半導體層的端部被該含有絕緣性氧化物的氧化物半 導體層覆蓋。 11. 一種半導體裝置，包含： ' 閘極電極層、 ' 該閘極電極層上的閘極絕緣層、 該閘極絕緣層上的氧化物半導體層、 該氧化物半導體層上的含有絕緣性氧化物的氧化物半 導體層、 該含有絕緣性氧化物的氧化物半導體層上的具有η型 -105- 201101490 導電性的緩衝層、以及 該緩衝層上的源極電極層及汲極電極層， 其中，該含有絕緣性氧化物的氧化物半導體層具有非 晶結構， 其中，該緩衝層的電導率高於該氧化物半導體層的電 導率，以及 其中’該含有絕緣性氧化物的氧化物半導體層隔著該 緩衝層與該源極電極層及該汲極電極層中的一方電連接。 12. 如申請專利範圍第11項的半導體裝置，其中， 該緩衝層使用由氧化物半導體形成的非單晶膜形成。 13. 如申請專利範圍第1 1項的半導體裝置，其中， 該絕緣性氧化物爲氧化矽。 14. 如申請專利範圍第11項的半導體裝置，其中， 該含有絕緣性氧化物的氧化物半導體層藉由使用含有0.1 重量％〜3 0重量％的S i Ο 2的靶材的濺射法形成。 15. 如申請專利範圍第1 1項的半導體裝置，其中， 該氧化物半導體層及該含有絕緣性氧化物的氧化物半導體 層分別含有銦、錫和鋅中的至少一種。 16. 如申請專利範圍第11項的半導體裝置，其中， 該氧化物半導體層在該源極電極層和該汲極電極層之間具 有厚度比與該源極電極層及該汲極電極層重疊的區域小的 區域。 1 7.如申請專利範圍第1 1項的半導體裝置，其中， 該源極電極層和該汲極電極層之間的該含有絕緣性氧化物 -106- 201101490 的氧化物半導體層的一部分受到触刻，從而露出該氧化;I：勿 半導體層。 1 8 ·如申請專利範圍第1 1項的半導體裝置，其中， 該氧化物半導體層上設置有使用無機材料形成的通道保言蒦 層。 19_如申請專利範圍第11項的半導體裝置，其中， 該閘極電極層的通道方向的寬度大於該含有絕緣性氧化物 Q 的氧化物半導體層或該氧化物半導體層的通道方向的寬度 〇 2 0.如申請專利範圍第1 1項的半導體裝置，其中， 在該含有絕緣性氧化物的氧化物半導體層的端部下形成有 空洞。 21·如申請專利範圍第11項的半導體裝置，其中， 該氣化物半導體層的部被該含有絕緣性氧化物的氧化物 半導體層覆蓋。 〇 22.—種半導體裝置的製造方法，包含如下步驟： 在基板上形成閘極電極層、 在該閘極電極層上形成閘極絕緣層、 在該閘極絕緣層上藉由濺射法形成第一氧化物半導體 膜、 在該第一氧化物半導體膜上藉由使用含有Si 〇2的靶 材的濺射法形成含有氧化矽的第二氧化物半導體膜、 對該第一氧化物半導體膜及該第二氧化物半導體膜進 行鈾刻來形成氧化物半導體層和含有S i 〇2的氧化物半導 -107- 201101490 體層、 在該含有Si02的氧化物半導體層上形成導電層、以 及 對該導電層進行蝕刻來形成源極電極層及汲極電極層 > 其中，該含有Si〇2的靶材包含0.1重量％〜30重量％ 的 Si02 。 23. 如申請專利範圍第22項的半導體裝置的製造方 法，其中，該第一氧化物半導體膜及該第二氧化物半導體 膜受到濕法蝕刻，從而該第一氧化物半導體膜受到側面蝕 刻，且在該含有Si02的氧化物半導體層的端部下形成空 洞。 24. 如申請專利範圍第22項的半導體裝置的製造方 法，其中，該含有Si〇2的靶材含有1重量％〜1 0重量％的 Si02。 25. 如申請專利範圍第22項的半導體裝置的製造方 法，其中，該第一氧化物半導體膜及該第二氧化物半導體 膜分別含有銦、錫和鋅中的至少一種。 26. 如申請專利範圍第22項的半導體裝置的製造方 法，其中，在該含有Si02的氧化物半導體層中設置位於 該源極電極層和該汲極電極層之間且厚度比與該源極電極 層或該汲極電極層重疊的區域小的區域。 27. 一種半導體裝置的製造方法，包含如下步驟： 在基板上形成閘極電極層、 -108- 201101490 在該閘極電極層上形成閘極絕緣層、 在該閘極絕緣層上藉由濺射法形成第一氧化物半導體 膜' 對該第一氧化物半導體膜進行餓刻來形成氧化物半導 — 體層、 在該氧化物半導體層上藉由使用含有Si 〇2的靶材的 濺射法形成含有氧化矽的第二氧化物半導體膜、 0 對該第二氧化物半導體膜進行蝕刻來形成覆蓋該氧化 物半導體層的含有Si02的氧化物半導體層、 在該含有Si02的氧化物半導體層上形成導電層、 對該導電層進行鈾刻來形成源極電極層及汲極電極層 ， 其中，該含有Si 02的靶材包含0.1重量％〜30重量％ 的 Si〇2 。 2 8 ·如申請專利範圍第2 7項的半導體裝置的製造方 Q 法，其中，該含有si〇2的靶材含有1重量％〜ίο重量％的 Si〇2。 29. 如申請專利範圍第27項的半導體裝置的製造方 ' 法，其中，該第一氧化物半導體膜及該第二氧化物半導體 ‘ 膜分別含有銦、錫和鋅中的至少一種。 30. 如申請專利範圍第27項的半導體裝置的製造方 法，其中，在該含有Si02的氧化物半導體層中設置位於 該源極電極層和該汲極電極層之間且厚度比與該源極電極 層或該汲極電極層重疊的區域小的區域。 -109-
TW099105656A 2009-02-27 2010-02-26 半導體裝置和其製造方法 TWI511287B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009045536 2009-02-27

Publications (2)

Publication Number Publication Date
TW201101490A true TW201101490A (en) 2011-01-01
TWI511287B TWI511287B (zh) 2015-12-01

Family

ID=42666639

Family Applications (5)

Application Number Title Priority Date Filing Date
TW104112389A TWI570933B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法
TW109106550A TWI801721B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法
TW105136940A TWI648859B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法
TW107138764A TWI688104B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法
TW099105656A TWI511287B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW104112389A TWI570933B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法
TW109106550A TWI801721B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法
TW105136940A TWI648859B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法
TW107138764A TWI688104B (zh) 2009-02-27 2010-02-26 半導體裝置和其製造方法

Country Status (5)

Country Link
US (4) US8704216B2 (zh)
JP (10) JP5552334B2 (zh)
KR (3) KR20100098306A (zh)
CN (2) CN101826559B (zh)
TW (5) TWI570933B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580053B (zh) * 2011-07-01 2017-04-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US10134914B2 (en) 2016-03-11 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US11437524B2 (en) 2016-03-04 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TW201117262A (en) 2009-05-29 2011-05-16 Univ Arizona Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof
KR101803554B1 (ko) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101975741B1 (ko) 2009-11-13 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 타깃 재료의 포장 방법 및 타깃의 장착 방법
KR20120101716A (ko) * 2009-12-24 2012-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105336791B (zh) * 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN106960866B (zh) 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
CN103403849B (zh) * 2011-02-28 2016-08-03 夏普株式会社 半导体装置及其制造方法以及显示装置
EP2695195A4 (en) * 2011-04-07 2014-09-17 Univ Arizona DUAL ACTIVE LAYERS FOR SEMICONDUCTOR DEVICES AND METHODS OF MAKING SAME
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150021166A1 (en) * 2011-08-25 2015-01-22 Applied Materials, Inc. Sputtering apparatus and method
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6147992B2 (ja) * 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
WO2013154195A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20200011610A (ko) 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI742574B (zh) 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI632688B (zh) 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
CN103531639B (zh) * 2013-10-22 2016-09-07 合肥京东方光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US20150311345A1 (en) * 2014-04-28 2015-10-29 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, display substrate and display device
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN106663640B (zh) 2014-05-13 2020-01-07 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
WO2016009310A1 (en) * 2014-07-15 2016-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP5775650B1 (ja) 2014-07-24 2015-09-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
JP2016025321A (ja) * 2014-07-24 2016-02-08 関東化學株式会社 エッチング液組成物およびエッチング方法
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
JP6503275B2 (ja) 2015-10-09 2019-04-17 株式会社ジャパンディスプレイ センサ及びセンサ付き表示装置
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
JP6747247B2 (ja) * 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
CN107026208B (zh) * 2016-01-29 2020-11-13 日立金属株式会社 半导体装置和半导体装置的制造方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
RU2675672C2 (ru) * 2016-05-31 2018-12-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный технический университет" Устройство для получения узких пазов в цанге проволочным электродом
CN109791949B (zh) * 2016-09-27 2022-02-25 夏普株式会社 半导体装置及其制造方法
CN108241820A (zh) * 2016-12-23 2018-07-03 创智能科技股份有限公司 生物辨识装置
WO2018168639A1 (ja) 2017-03-14 2018-09-20 シャープ株式会社 半導体装置およびその製造方法
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
CN107561801A (zh) * 2017-09-20 2018-01-09 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板及阵列基板
CN111656510A (zh) * 2018-02-22 2020-09-11 应用材料公司 处理掩模基板以实现更佳的膜质量的方法
JP7247546B2 (ja) * 2018-11-26 2023-03-29 日新電機株式会社 薄膜トランジスタの製造方法
CN110046567B (zh) * 2019-04-11 2021-10-01 Oppo广东移动通信有限公司 显示屏组件及电子设备

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170972A (ja) 1984-02-15 1985-09-04 Sony Corp 薄膜半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1140814A (ja) 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
ATE418134T1 (de) * 2000-10-04 2009-01-15 Panasonic Corp Displayansteuerungsmethode
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003258004A (ja) * 2002-03-07 2003-09-12 Fujitsu Ltd メサ型半導体装置及びその製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7291967B2 (en) 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7492090B2 (en) * 2003-09-19 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4556616B2 (ja) 2003-10-28 2010-10-06 住友ベークライト株式会社 ポジ型感光性樹脂組成物、該ポジ型感光性樹脂組成物を用いた半導体装置及び表示素子、並びに半導体装置及び表示素子の製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7037794B2 (en) * 2004-06-09 2006-05-02 International Business Machines Corporation Raised STI process for multiple gate ox and sidewall protection on strained Si/SGOI structure with elevated source/drain
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4700317B2 (ja) 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR20060064388A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4767616B2 (ja) * 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5364242B2 (ja) * 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7807515B2 (en) 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US8048473B2 (en) * 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR100790761B1 (ko) 2006-09-29 2008-01-03 한국전자통신연구원 인버터
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
US8591514B2 (en) * 2007-05-02 2013-11-26 Arthrex, Inc. Retrograde cutter with rotating blade
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101638978B1 (ko) * 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI580053B (zh) * 2011-07-01 2017-04-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US11437524B2 (en) 2016-03-04 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US11869981B2 (en) 2016-03-04 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US10134914B2 (en) 2016-03-11 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US10796903B2 (en) 2016-03-11 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US11557612B2 (en) 2016-03-11 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Also Published As

Publication number Publication date
US9660102B2 (en) 2017-05-23
CN101826559B (zh) 2014-11-05
TW201921694A (zh) 2019-06-01
JP2017073565A (ja) 2017-04-13
TW201528523A (zh) 2015-07-16
JP5552334B2 (ja) 2014-07-16
TW201709531A (zh) 2017-03-01
JP6360874B2 (ja) 2018-07-18
US20100219410A1 (en) 2010-09-02
US20150214383A1 (en) 2015-07-30
US20170256650A1 (en) 2017-09-07
JP2024059882A (ja) 2024-05-01
TWI688104B (zh) 2020-03-11
TWI511287B (zh) 2015-12-01
JP5719945B2 (ja) 2015-05-20
US8704216B2 (en) 2014-04-22
CN104332411B (zh) 2017-12-29
JP2010226101A (ja) 2010-10-07
TW202027280A (zh) 2020-07-16
JP6006813B2 (ja) 2016-10-12
KR20100098306A (ko) 2010-09-06
TWI570933B (zh) 2017-02-11
JP6069404B2 (ja) 2017-02-01
JP2015119188A (ja) 2015-06-25
US9064899B2 (en) 2015-06-23
KR20150045971A (ko) 2015-04-29
JP6944011B2 (ja) 2021-10-06
JP2022008359A (ja) 2022-01-13
JP2022179628A (ja) 2022-12-02
JP2015167242A (ja) 2015-09-24
CN104332411A (zh) 2015-02-04
CN101826559A (zh) 2010-09-08
JP2018152574A (ja) 2018-09-27
US20140199809A1 (en) 2014-07-17
TWI801721B (zh) 2023-05-11
JP2020120119A (ja) 2020-08-06
JP7447213B2 (ja) 2024-03-11
KR20170002357A (ko) 2017-01-06
JP2014123751A (ja) 2014-07-03
US9997638B2 (en) 2018-06-12
TWI648859B (zh) 2019-01-21

Similar Documents

Publication Publication Date Title
JP6944011B2 (ja) 半導体装置
JP6879653B2 (ja) 半導体装置
TWI476915B (zh) 半導體裝置及其製造方法
JP5675170B2 (ja) 半導体装置の作製方法
JP5857096B2 (ja) 半導体装置
JP5591547B2 (ja) 半導体装置
KR101629638B1 (ko) 반도체장치 및 그 제조방법
KR20170044076A (ko) 반도체 장치 및 그 제작 방법
KR20160096578A (ko) 반도체 장치, 그 반도체 장치의 제작 방법 및 그 반도체 장치를 가지는 전자기기
TW201044583A (en) Semiconductor device and manufacturing method thereof
TW201044592A (en) Semiconductor device and method for manufacturing the same
TW201027702A (en) Display device