TW201005950A - Thin film transistor and method of manufacturing the same - Google Patents

Description

201005950 六、發明說明： 【發明所屬之技術領域】 本發明係關於薄膜電晶體及其製造方法。更特別地， 本發明關於使用氧化物半導體的薄膜電晶體及薄膜電晶體 的製造方法。 【先前技術】 Φ 今曰，薄膜電晶體廣泛作爲例如主動矩陣型液晶顯示 裝置或有機電致發光（EL)顯示裝置等顯示裝置中的切換 裝置或驅動裝置。舉例而言，薄膜電晶體以非晶矽或低溫 多晶矽用於半導體層。 這些TFT的製造需要高溫製程，因此，難以使用例如 塑膠基底或膜基底等低抗熱性的可撓基底。 非晶矽TFT在作爲驅動裝置時，由於在此情形中，場 效遷移率小（至1 cm2 · V·、·1 )，所以，非晶矽TFT尺寸 〇 必須大。這產生例如難以將像素製得更精密以及由於長期 驅動後TFT的臨界電壓改變而難以降低流入EL裝置的電流 量等問題。 低溫多晶矽TFT也具有下述問題。低溫多晶矽TFT需 要校正電路，用於解決由用以將矽晶化的準分子雷射所造 成的不均勻，造成電路設計複雜。此外，由於螢幕尺寸受-限於準分子雷射可以照射的面積大小，所以，難以增加螢 幕尺寸。 同時，包含以ZnO作爲主成份的氧化物半導體製成的 201005950 通道層之TFT的發展近來很活躍（請參見日本專利申請公 開號 2002-0763 56 )。 可以在低達200 °C或更低的溫度下製成膜並因而可以 在塑膠基底或膜基底上形成可撓TFT之氧化物半導體，被 視爲可以解決上述問題。 近來已揭示以銦、鎵、鋅、及氧製成的非晶氧化物半 導體用於TFT的通道層之技術。 在Nature ( 2 004 )的488及432冊中，述及低溫下於例 如聚對苯二甲酸乙二酯（PET )膜等基底上形成呈現高場 效遷移率（6至9 cm2 · )的非晶氧化物半導體TFT。 R. Hayashi 等於 J· SID. Vol. 15，Issue 11，第 915-921 頁（ 2007 )中揭示藉由RF磁控濺射法而於低溫下形成非晶氧化 物半導體膜而取得lxl cm2範圍之TFT特徵均勻性。C. J. Kim 等於 IEEE IEDM Proceedings，2006 中揭示，在連續 100 小時被驅動後非晶氧化物半導體TFT的臨界電壓變化遠小 於非晶矽TFT，以及，非晶氧化物半導體TFT在電壓力下 高度可靠。S. I. Kim 等於 IEEE IEDM Proceedings，2007 中 ，預測非晶氧化物半導體TFT進行超過30,000小時後，在 2 V或更低時臨界電壓變化將相當低。 因此，氧化物半導體TFT取代非晶矽TFT或低溫多晶 矽，以作爲用於使用可撓基底的顯示裝置及有機EL顯示裝 置之切換裝置或驅動裝置是相當正面的。 此外，現在揭示用於.增強氧化物半導體TFT的性能之 技術。 201005950 曰本專利申請公開號2007-2208 1 7揭示一方法，其中 ，閘極絕緣層及閘極電極作爲形成層間絕緣層的掩罩，層 間絕緣層是在包含ZnO作爲主成份之頂部閘極型多晶矽氧 化物TFT的半導體層中含有氫。藉由如此增加半導體層的 氫濃度，半導體層的電阻降低，以及，以自行對齊方式， 形成源極/汲極電極，結果，取得共平面結構TFT。根據 此結構，在源極/汲極區與通道區之間的寄生電阻可以保 φ 持小，因此，防止電流率控制。在源極/汲極區與閘極電 極之間的寄生電容也降低，提供例如增進TFT操作速度等 效果。 國際公開號WO2007/1 19386揭示一方法，以閘極絕緣 層及閘極電極作爲掩罩，在頂部閘極型非晶氧化物半導體 TFT的氧化物半導體層上執行氫電漿處理。根據上述方法 ，半導體層的電阻降低，以自行對準方式，形成源極/汲 極電極，以及，取得共平面結構TFT。 φ 但是，以同於曰本專利申請公開號2007-2208 1 7及國 際公開號WO2007/1 19386中的揭示，以自行對準方式形成 源極/汲極電極之閘極型共平面結構TFT需要在氧化物半 導體通道層上形成閘極絕緣層。在使用電漿增強化學汽相 沈積（CVD )法或濺射法以形成閘極絕緣層的情形中，由 電漿對氧化物半導體通道層造成的損傷變成問題。此外，‘ 在閘極絕緣層爲由電漿增強CVD法形成的氮化矽膜或氧化 矽膜的情形中，包含於膜中的氫擴散至氧化物半導體通道 層中，因而降低氧化物半導體的電阻。如同日本專利申請 201005950 公開號2007-220817中所揭示般，採用具有低氫含量的閘 極絕緣層等反制之道，以解決這些問題。但是，絕緣能力 低的絕緣層增加TFT的閘極漏電流，以及，在閘極絕緣層 與氧化物半導體層之間的介面之缺陷造成開啓電流降低以 及S値增加。基於此理由，需要可以選取用於形成閘極絕 緣層的方法及條件而不產生降低氧化物半導體電阻的問題 之底部閘極結構TFT。 在使用非晶半導體TFT作爲有機EL顯示裝置的驅動裝 置之情形中，即使在S.I.Kim等於IEEE IEDM Proceedings， 2007中所示的位準，當TFT保持驅動長的一段時間時，臨 界電壓的穩定性仍然不夠高，以及，需要用於校正臨界電 壓的電路。此外，因而需要增進電壓力下的穩定度。 【發明內容】 慮及上述問題，產生本發明，因此，本發明的目的是 提供共平面結構薄膜電晶體，其採用底部閘極結構及允許 臨界電壓在電壓力下僅稍微改變，以及，提供其製造方法 〇 根據本發明的一態樣，提供薄膜電晶體，在基底上至 少包括：閘極電極；閘極絕緣層；氧化物半導體層，包含 源極電極、汲極電極、以及通道區；通道保護層；及層間 絕緣層，其中，該通道保護層包含—或更多層，所述一或 更多層中與氧化物半導體層接觸的層由氧化物製成，其中 ’通道保護層的端部比通道保護層的中央部份薄，其中， -8 - 201005950 層間絕緣層含有層，以及，其中，與層間絕緣層直接接觸 的氧化物半導體層之區域形成源極電極與汲極電極。 根據本發明的另一態樣，提供薄膜電晶體製造方法， 所述薄膜電晶體在基底上至少包括：閘極電極；閘極絕緣 層；氧化物半導體層，包含源極電極、汲極電極、以及通 道區；通道保護層；及層間絕緣層，該方法至少包括下述 步驟：在基底上形成閘極電極；在有閘極電極形成於上的 〇 基底上形成閘極絕緣層；在閘極絕緣層上形成氧化物半導 體層；形成通道保護層，以致於藉由在氧化物半導體層上 形成絕緣層及蝕刻絕緣層，而由通道保護層覆蓋氧化物半 導體層的通道區，通道保護層的端部比其中央薄；以及， 藉由形成含氫的層間絕緣層，在通道保護層形成於其上的 氧化物半導體層上及閘極絕緣層上形成源極電極和汲極電 極。 根據本發明，當以通道保護層作爲掩罩以形成層間絕 Φ 緣層時，以氫擴散形成源極/汲極區，結果，可以製造源 極/汲極區與通道區之間的寄生電阻降低的共平面結構 TFT。因此，根據本發明，可以防止共平面結構TFT中的 電流率控制。 此外，根據本發明的TFT包含位於通道區與源極/汲 極區之間電阻率低於通道區的電阻率以及高於源極/汲極 區的電阻率之區域（此後，稱爲中間電阻値區）。因此， 減輕電場集中於源極/汲極端，以及，降低TFT的熱載子 感應劣化。這使得根據本發明的TFT在電壓力下之臨界電 201005950 壓變化小，因而穩定度高。 此外，從參考附圖的舉例說明的實施例之下述說明， 將清楚本發明的進一步特點。 【實施方式】 於下，將參考附圖，詳細說明執行根據本發明的薄膜 電晶體及薄膜電晶體製造方法。 圖1是底部閘極型共平面結構TFT的剖面視圖，作爲如 何執行本發明的薄膜電晶體之實施例。在圖1中，底部閘 極型共平面結構TFT包含基底10、閘極電極11、閘極絕緣 層12、氧化物半導體層13、汲極電極（區）13a、源極電 極（區）13b、通道區13c、通道保護層14、層間絕緣層15 、汲極佈線16、及源極佈線17。於下，逐步說明TFT的製 程。 (形成閘極電極） 首先，在基底1〇上形成閘極電極11。基底1〇除了可爲 玻璃基底之外，也可以是聚對苯二甲酸乙二酯（PET )膜 、聚萘二甲酸乙二酯、聚醯亞胺、聚碳酸酯、等等、或是 薄板 '或是塗有絕緣層的不銹鋼基底。可以使用例如濺射 法、脈衝雷射沈積（PLD )法、電子束沈積法、及化學汽 相沈積（CVD )法等方法以形成閘極電極11°具有良.好導 電率的任何材料可以用於閘極電極11。本材料的實施例包 含例如Ti、Pt、Au、Ni、A1及Mo等金屬、以及這些金屬的 201005950 合金、金屬電極材料的疊層膜、以及例如氧化銦錫（ITO )等氧化物導體等金屬電極材料實施例。接著，以微影法 或其它方法，將閘極電極11圖型化。 (形成閘極絕緣層） 閘極絕緣層12形成於基底10上，在基底10中，閘極電 極11已圖型化。使用例如濺射法、脈衝雷射沈積（PLD ) 〇 法、電子束沈積法、及電漿增強CVD法等方法以形成閘極 絕緣層12。具有良好絕緣特徵的任何材料可以用於閘極絕 緣層12。材料的實施例包含由PECVD法或濺射法形成的氧 化矽膜或氮化矽膜。 根據本發明的TFT可以具有底部閘極結構，允許形成 閘極絕緣層之後形成通道層。因此，當形成閘極絕緣層時 ，無需考量對氧化物半導體通道層的傷害及氫擴散。結果 ’可以自由地選擇閘極絕緣層的膜品質、膜厚度、及形成 • 方法以適合使甩及設計，舉例而言，選擇使用電漿增強 CVD法所形成以及含有大量氫的氮化矽膜。 (形成氧化物半導體層） 在閘極絕緣層12上，形成由氧化物膜製成的氧化物半 導體層13。例如濺射法、PLD法、及電子束沈積法等方法 可以用於膜的製造。以微影法及鈾刻法，將氧化物半導體 層1 3圖型化。 氧化物半導體層13需爲含有選自Sn、In、及Zn中至少 -11 - 201005950 一型式的元素之非晶氧化物半導體。在選擇Sn作爲非晶氧 化物半導體的至少一構成元素之情形中，Sn可以由Sni_pM4p 取代，其中，P滿足〇<Ρ<1以及M4係自第四族元素中原子 數小於Sn的Si、Ge、及Zr中選取。以這些元素之一取代sn ，可以控制氧化物半導體層的電阻率。 在In被選爲非晶氧化物半導體的至少一構成元素之情 形中，In可以由Ini.qM3q取代，其中，q滿足〇<q<l以及M3 係自Lu以及下述第三族兀素中原子數小於In的元素中選取 參 :B、Al、Ga、及Y。以這些元素之一取代in，可以控制氧 化物半導體層的電阻率。 在選擇Zn作爲非晶氧化物半導體的至少一構成元素之 情形中，Zn可以由Zni_rM2r取代，其中，r滿足〇<r<l以及 M2係自第二族元素中原子數小於Zn的Mg與C a之間選取。 以這些元素之一取代Zn，可以控制氧化物半導體層的電阻 率。 能夠應用至本發明的之具體的非晶半導體材料包含 g Sn-In-Zn氧化物、In-Zn-Ga-Mg氧化物、In 氧化物、In-Sn 氧化物、In-Ga氧化物、In-Zn氧化物、Zn-Ga氧化物、及 Sn-In-Zn氧化物。構成的金屬原子的成份比不需設定爲1:1 。注意，雖然在單獨使用Zn或Sn且難以產生非晶的情形中 ，當將In或Ga添加至其時，容易產生非晶相。舉例而言， 在In-Zn系統的情形中，氧除外的原子數的比例可設定爲 含有In的成份約20原子％或更多。在Sn-In系統中，氧除外 的原子數的比例可設定爲含有In的成份約80原子％或更多 -12- 201005950 。在Sn-In-Zn系統中，氧除外的原子數的比例可設定爲含 有In的成份約15原子％或更多。 當要偵測的薄膜接受約0.5度的低入射角之X光繞射， 且接著未偵測到清楚的繞射峰値（亦即，觀測到光暈圖案 )時，可以判定薄膜具有非晶結構。注意，根據本發明， 當上述材料用於氧化物半導體裝置時，未排除半導體層含 有具微晶狀態的構成材料。 (形成通道保護層） 接著，以濺射法，在氧化物半導體層13上形成氧化矽 膜以作爲絕緣層，所述絕緣層作爲通道保護層14。將光阻 、施加至氧化矽膜，以及，以閘極電極11作爲掩罩，以背側 曝光將光阻曝光，藉以形成光阻圖案。在光阻顯影之後， 藉由調整後置烘烤的溫度及時間長度，使光阻圖案形成爲 向前錐形。之後，以光阻圖案作爲用於使用CF4或類似氣 • 體的乾蝕刻的掩罩，以形成通道保護層14。藉由將蝕刻氣 體與〇2氣體（氧化氣體）混合，以致於當蝕刻通道保護層 14時同時蝕刻部份光阻，通道保護層可以具有反應光阻錐 形的向前錐形。藉由改變〇2氣體量，可以大致地控制錐形 角度。但是，假使其它方式可以同時蝕刻通道保護層14及 部份光阻，則無需特別將〇2氧體混合於蝕刻氣體中。隨著 通道保護層14的端部如此形成爲向前錐形，在通道保護層 18的通道保護層14比在中央部19的通道保護層14還薄。 替代地，藉由重複絕緣層形成及圖型化並改變背側曝 -13- 201005950 光時的光阻曝光量並因而形成二或更多層的叠層，形成於 端部18的通道保護層14可以比形成於中央部19的通道保護 層14薄。在此情形中的通道保護層的錐形不需爲向前錐形 ，其中，膜厚以連續方式改變。舉例而言，當通道保護層 14由二層形成時，可以使用如圖2A及圖2B中所示之第一通 道保護層14a及第二通道保護層14b。在圖2A的結構中，第 一通道保護層14a比第二通道保護層14b寬。在圖2B的結構 中，這是相反的。從上述可知，本發明的通道保護層特徵 @ 在於構造成具有一或更多層。 取代使用閘極電極11作爲掩罩之背側曝光，不論是單 層或叠層，以使用傳統的光罩之前側曝光，形成通道保護 層14。在此情形中，汲極/源極電極與閘極電極之間的寄 生電容增加，但是，並未損失本發明的任何功效。 將更詳細地說明通道保護層14的結構及功能。在形成 通道保護層時，與氧化物半導體層13直接接觸之通道保護 層14，需要具有防止氧化物半導體的電阻下降之功能。當 ❹ 在通道保護層14上形成含氫的絕緣層時，通道保護層14也 需要具有經由通道保護層厚度以控制氫傳輸量的功能，藉 以控制氧化物半導體的電阻率。具體而言，具有這些功能 的較佳材料爲例如氧化矽膜、氮氧化矽膜、氧化鋁膜、氧 化釔膜、及氧化鎂膜等氧化矽膜。氧化物需要具有絕緣特 性。在本發明中，氧化物膜具有1〇8Ω · cm或更高的電阻 率〇 經由一般的膜形成方法之電漿增加CVD法及濺射法， -14- 201005950 這些膜可以取得非晶狀態，以及，相較於具有晶粒邊界的 多晶矽膜，不論位置爲何，可以允許氫傳輸量更均勻的控 制。而且，當絕緣層的成份未依循化學計量法時，這些絕 緣層不會造成問題。 圖3顯示頂部有氧化矽膜保護層形成的In-Ga-Zn-Ο爲 基礎的非晶氧化物半導體（非晶IGZO)層與頂部無氧化矽 膜保護層形成的非晶IGZO層之間的電阻率比較結果。從圖 φ 3可見，當形成於氧化物半導體上時，由氧化矽膜形成的 保護層具有防止氧化物半導體的電阻下降的功能。 圖4顯示當非晶IGZO層形成於玻璃基底上、以及氧化 矽膜和含氫的氮化矽膜依序地形成於非晶IGZO層上時，氧 化矽膜的厚度上之非晶IGZO的電阻率的相依性。非晶 IGZO層具有30 nm的厚度。氧化矽膜設定爲三個不同的厚 度：0 nm ; 50 nm ;及100 nm。使用猫射法以形成非晶 IGZO層及氧化矽膜。含氫的氮化矽膜具有300 nm的厚度。 〇 以電漿增強CVD法，形成含氫的氮化矽膜。以SiH4、NH3 、及N2作爲用於沈積的原材料氣體。圖4顯示藉由改變氧 化矽膜的厚度，可以非常寬廣範圍地控制非晶IGZO的電阻 率。從圖3及圖4的結果可以得到的結論爲希望以氧化矽膜 作爲通道保護層。 在疊層通道保護層的情形中，未與氧化物半導體層直 接接觸的通道保護層未受上述說明限制。舉例而言，在圖 2A的結構中，在通道保護層14具有二層的情形中，第二通 道保護層14b可以爲氮化矽膜。氮化矽膜具有抑制氫傳輸 -15- 201005950 的功能，因此，在此情形中的第二通道保護層14b可以比 由氧化矽膜形成時更薄，但在氫傳輸量上提供相同等級的 控制。如同本實施例中般，爲了調整氫傳輸量，通道保護 層14可以具有二或更多層。 在通道保護層的中央部及端部之最佳厚度（通道保護 層的形狀）視基底、下層、氧化物半導體層、及層間絕緣 層的型式及形成條件、以及通道保護層以外的其它層的厚 度而大幅變化。因此，通道保護層不侷限於圖4中所示.的 @ 厚度範圍。重要的是，通道保護層在端部比在中央部還薄 〇 上述結果證明將端部的保護層設定成比在中央部的保 護層還薄可以使通道保護層的端部下方的氧化物半導體層 的部份的電阻率比通道保護層的中央部之下且作爲通道區 的氧化物半導體層的部份的電阻率還小。在作爲源極/汲 極區的氧化物半導體層的部份中，亦即在厚度〇 nm的圖4 的氧化矽膜的區域之下的部份中，電阻率甚至更低。結果 Q ，可以在通道區與源極/汲極區之間（在通道保護層的端 部之下）形成中間電阻値區域》 在通道保護層的端部加工成具有向前錐形的情形中， 在向前錐形區之下的部份氧化物半導體層的氫濃度會視正 好在測量氫濃度的位置上方的通道保護層之厚度而定。在 此情形中的氫濃度連續地偏移以致於從通道保護層的中央 部份朝向其端部降低。類似地，電阻率連續地偏移以致於 從通道保護層的中央部份朝向其端部降低。相較於電阻率 -16- 201005950 未以連續方式偏移時，電阻率的連續偏移更有效地增進通 道區與源極/汲極區之間的接觸以及防止電場集中於源極 /汲極端。 通道長度方向上每一中間電阻値區的長度未特別限定 ，但是，較佳地，將基底平面上加工時的均勻度及限制列 入考慮，以決定下限。中間電阻値區的電阻當相較於通道 電阻値變成更大時，將造成電流率控制。因此，希望將中 φ 間電阻値區的長度的上限保持在不允許中間電阻値區造成 電流率控制的長度。 藉由形成於中間電阻値區之下的閘極電極，防止導因 於中間電阻値區的電流率控制影響開啓狀態中的TFT。此 結構有時稱爲閘極重叠型。 (形成層間絕緣層） 接著，形成層間絕緣層1 5。例如氮化矽膜及氧化矽膜 Ο 等由含氫的原材料、以電漿增強CVD法形成的絕緣層作爲 層間絕緣層15。當直接地形成於氧化物半導體層13上時， 層間絕緣層15需要具有降低氧化物層13的電阻之功能。以 氫摻雜氧化物半導體，可以降低氧化物半導體的電阻，因 此，要求層間絕緣層15爲含氫的絕緣層。具體而言，含氫 之氮化矽膜、氧化矽膜、氮氧化矽膜、及碳化矽膜與這些 膜的疊層是所需的。即使這些絕緣層的成份未依循化學計 量法’也不會造成問題。慮及使氫加速擴散至氧化物半導 體中的電漿效應，較佳地使用含氫的原材料氣體之電漿增 -17- 201005950 強CVD法作爲形成層間絕緣層15的方法。圖5顯示本發明 的發明人執行之頂部有由電漿增強CVD法形成的氮化矽膜 之非晶IGZO層的電阻率與頂部無氮化矽膜之非晶IGZO層 的電阻率之比較結果。從圖5可見，具有氮化矽膜的非晶 IGZO層的電阻率約爲不具氮化矽膜的非晶iGZ0層的電阻 率之1〇_8倍。這證明電漿增強CVD法所形成的氮化矽膜具 有降低非晶氧化物半導體的電阻之功能。從含氫的某些原 材料，可以取得相同的效果。 以上述方式，在氧化物半導體層13上形成層間絕緣層 15，層間絕緣層15的原材料中的氫擴散至氧化物半導體層 13及降低未由通道保護層14覆蓋的氧化物半導體層13的區 域之電阻。如此，形成汲極電極13a及源極電極13b。在相 同層中，形成汲極電極13a、源極電極13b、及通道區13c ，因此，所造成的TFT是寄生電容小的共平面結構TFT。 在使用閘極電極11作爲掩罩的背側曝光之情形中，以 已以自行對準方式形成的通道保護層14作爲掩罩，形成汲 極電極13 a及源極電極13b。這使得汲極/源極區與閘極電 極較少重叠，因此，可以製造寄生電容較小的TFT。 在通道保護層14中，通道保護層14爲薄的端部18比中 央部傳輸更多氫。在端部18之下的部份氧化物半導體層13 的電阻率因而低於中央部19之下的部份（通道區13c)的 電阻率。如此，在通道區13c與汲極區13a之間、以及在通 道區13c與源極區13b之間，形成電阻率比通道區13c的電 阻率低且比汲極/源極區13a和13b的電阻率高的中間電阻 201005950 値區13d。中間電阻値區13d減輕電場集中於汲極/源極端 ，藉以防止熱載子引起TFT劣化。如此，提供電壓力下臨 界電壓僅有小變化之氧化物半導體薄膜電晶體。 (形成汲極/源極寫入線） 之後，以微影術及蝕刻法，形成接觸孔以形成用於與 外界電連接之汲極佈線16和源極佈線17。以例如濺射法、 Φ 脈衝雷射沈積（PLD )法、電子束沈積法、及CVD等方法 ，形成汲極/源極佈線層。可以使用具有良好的導電率之 電極材料。可以使用的電極材料之實施例包含例如Ti、Pt 、Au、Ni、A1和Mo等金饜、這些金屬元素的合金、金屬 電極材料的疊層膜、及例如ITO等氧化物導體等金屬電極 材料。或者，汲極電極13a和源極電極13b可以作爲汲極/ 源極佈線而不需任何修改。 如此，完成底部閘極型共平面結構氧化物半導體TFT # 。在本發明中，如上所述構成的多個電晶體可以二維地配 置於基底上（以交叉方式及在長度方向上配置，宛如形成 平面般）。 (頂部閘極型薄膜電晶體） 現在，參考圖6，說明應用本發明之頂部閘極型薄膜 電晶體及TFT製造方法。 首先，在基底10上形成氧化物半導體層13。此處所使 用的基底10及此處所形成的氧化物半導體層13與底部閘極 -19- 201005950 型TFT中相同。接著，以微影法及蝕刻法，將氧化物半導 體層13圖型化。然後，以用於底部閘極型的相同方法，在 氧化物半導體層13上形成要作爲通道保護層14的絕緣層， 接著，將其圖型化以致於通道保護層14在端部18比在中央 部19還薄。如同底部閘極型中般，通道保護層14可以具有 二或更多層。後續地，由含氫的原材料形成第一層間絕緣 層15a。在此點，同時形成汲極電極13a、源極電極13b、 及中間電阻値區13d。通道保護層14及第一層間絕緣層15a φ 分別作爲閘極絕緣層12a和閘極絕緣層12b。 閘極電極11形成於第一層間絕緣層15a上。此處，用 於閘極電極11的材料及形成方法與製造底部閘極型TFT時 相同。閘極電極11較佳地置於氧化物半導體層13與通道保 護層14重叠之整個區域的頂部上，以致於可以防止導因於 中間電阻値區13d的電流率控制影響開啓狀態的TFT。以同 於形成第一層間絕緣層15a的方式，形成第二層間絕緣層 15b。替代地，如圖7所示，閘極電極11可以直接地形成於 ❿ 通道保護層14上，以層間絕緣層15形成於閘極電極11上。 在此情形中，通道保護層14作爲閘極絕緣層12。在此情形 中的閘極電極11未形成於通道保護層14爲薄的通道保護層 14的端部（亦即，向前錐形）上。 之後，以微影法及蝕刻法，形成接觸孔以形成用於與 外界電連接的汲極佈線16和源極佈線17。 如此，完成頂部閘極型共平面結構氧化物半導體TFT 。在本發明中，如上所述構成的多個電晶體可以二維地配 -20- 201005950 置於基底上（以交叉方式及長度方向配置，宛如形成平面 般）。 下述說明執行使用本發明的薄膜電晶體之顯示裝置的 模式。 藉由連接例如有機電致發光（EL)裝置或液晶裝置等 顯示裝置的電極至根據本發明的TFT的輸出端之源極佈線 ，以建立顯示裝置。將參考圖8之顯示裝置的剖面視圖， φ 於下說明顯示裝置的結構的具體實施例。 如圖8所示，氧化物半導體TFT 120形成於基底110上 。氧化物半導體120包含：閘極電極121 ;閘極絕緣層122 ;氧化物半導體層123 (包含汲極電極（區）123a、源極 電極（區）123b、及通道區123c);通道保護層124;層 間絕緣層125;汲極佈線126;及源極佈線127。 這些元件 110、 121 ' 122、 123 ' 123a、 123b、 123c、 124、125、126、及127對應於上述圖1中由代號10、11、 φ 12、13、13a、13b、13c、14、15、16、及 17 分別代表的 元件。在本發明中，如上所述構成的多個氧化物半導體 TFT二維地配置於基底上（交叉地及在長度方向配置，宛 如形成平面般）。首先，絕緣層128形成於氧化物半導體 TFT 120上，以及，接觸孔形成於絕緣層128中。接著，電 極13 0連接至源極佈線127，以及，電洞運輸層131 a及發光 層131b形成於電極130上。電極132形成於發光層131b上。 根據此結構，藉由從汲極佈線126經過形成於非晶氧化物 半導體通道區123 c中的通道而流至源極佈線127之電流値 -21 201005950 ，可以控制注入發光層131b的電流。因此，可以經由氧化 物半導體TFT 120的閘極電極121的電壓，控制注入的電流 。電極130、電洞運輸層131a、發光層131b、及電極132構 成有機電致發光裝置。 替代地，可以使用如圖9所示的結構，其中，源極佈 線127從電極130延伸，以致於使用電極130以將電壓施加 至夾於高電阻層133和135之間的液晶胞或電泳粒子胞134 。（在圖9的結構中，無法清楚地區別源極佈線和汲極佈 @ 線。爲了便於說明，將連接至電極130的佈線稱爲源極佈 線。）液晶胞或電泳粒子胞134、高電阻層133和135、電 極130、及電極132構成顯示裝置。藉由未顯示於圖9中的 儲存電容器、以及從汲極佈線126經過形成於非晶氧化物 半導體通道區123c中的通道而流至源極佈線127的電流値 ，控制施加至顯示裝置的電壓。因此，經由氧化物半導體 TFT 120的閘極電極121的電壓，可以控制電壓。在顯示裝 置的顯示媒體爲將流體及粒子密封於絕緣塗層之內的囊之 @ 情形中，高電阻層133和135是不需要的。 (實施例） 藉由下述實施例，更詳細地說明本發明。但是，本發 明絕非受限於這些實施例。 ‘ 實施例1 在本實施例中，製造圖1中所示的底部閛極型共平面 -22- 201005950 結構氧化物半導體TFT，其中，通道保護層是單層。 首先，以電子束沈積法，在玻璃基底1〇(康寧（ Corning)製造的Corning 1 737 )上形成用於形成閘極電極 11的電極層。所使用的電極材料爲Ti/Au/Ti，Ti層、Au層 、及其它Ti層的厚度分別爲5 nm、40nm、及5 nm。 之後，以微影法將電極層圖型化，藉以取得閘極電極 1 1 〇 φ 藉由濺射法，形成200 nm厚的氧化矽膜作爲閘極絕緣 層12。爲了形成氧化矽膜，使用RF濺射設備以及將基底溫 度設於室溫。使用3吋直徑的Si02靶材，將輸入的RF功率 設爲400 W。在膜形成期間，將氛圍設爲總壓0.5 Pa以及 將氣體流率設爲ArMOO%。 形成厚度30 nm的非晶IGZO膜作爲氧化物半導體層13 。爲了形成化物半導體層13，使用RF濺射設備以及將基底 溫度設在室溫（25°C)。使用具有InGaZn04成份之多晶燒 φ 結體之3吋直徑的靶材，輸入的RF功率設定在200 W。在膜 形成期間，將氛圍設定爲總壓0.5 Pa以及將氣體流率設定 爲Ar:02 = 95 : 5。然後，以微影術，將氧化物半導體層13 圖型化。 在氧化物半導體層13上，以濺射法形成厚度3 00 nm的 氧化矽膜以作爲通道保護層14。爲了形成氧化矽膜，使用 RF濺射設備以及將基底溫度設定在室溫。使用3吋直徑的 Si02靶材，將輸入的RF功率設定在400 W。在氧化矽膜形 成期間，將氛圍設定爲總壓0.1 Pa以及將氣體流率設定在 -23- 201005950

Ar: 〇2 = 5 0 ： 50。 以微影法，將通道保護層14圖型化。用於圖型化的光 阻爲AZ電子材料（Electronic Materials )公司製造的Az 1 5 00 ( 20 cp )。前置烘烤的溫度及時間長度分別設定爲 90 °C及20分鐘，後置烘烤的溫度及時間長度分別設定爲 1 20 °C及10分鐘。在此情形中，光阻圖案具有向前錐形及 錐形角度設定爲約20 °。RIE (反應離子蝕刻）設備用於乾 蝕刻。以CF4作爲蝕刻氣體，以及，輸入的RF功率及壓力 分別設定在150 W及5 Pa，來執行蝕刻。結果，通道保護 層14具有向前錐形及約ι〇·的錐形角度。 以電漿增強CVD法，形成300 nm厚的氮化矽膜作爲層 間絕緣層15。在用於形成氮化矽膜的此電漿增強CVD方法 中，將基底溫度設定在250°C。使用SiH4、NH3、及N2作爲 處理氣體。氣體流率設定爲SiH4: NH3: N2=l : 2.5: 25 。輸入的RF功率密度及壓力分別設定爲0.9 W/cm2及150 Pa。當形成層間絕緣層15時，未由通道保護層14覆蓋的氧 化物半導體層的區域同時變成汲極電極13 a和源極電極13b 。此外，在通道保護層14的端部之向前錐形區之下的氧化 物半導體層13的區域變成中間電阻値區13d。以微影法及 蝕刻法，在層間絕緣層1 5中形成接觸孔。 接著，以電子束沈積法，形成用於形成汲極佈線16和 源極佈線17之電極層。所使用的電極材料爲Ti/Au/Ti，Ti 層、Au層、及其它Ti層的厚度分別爲5 nm、 300 nm、及5 nm。然後’以微影法，將汲極佈線16和源極佈線圖型化。 201005950 最後，使用加熱爐，在2 00 °C的空氣氛圍中執行〇·5 小時的退火處理，以移除乾蝕刻造成的損傷。 經由上述步驟，完成氧化物半導體TFT。 在本實施例中製造的十八個氧化物半導體TFT之透射 特徵及輸出特徵分別顯示於圖10及圖11中。測量TFT，它 們具有約5 cm2/V . s、約0.15 V/十的値、及約1〇9的開/ 關比》

φ 如同圖1〇及11可見般，本實施例的氧化物半導體TFT 呈現優良的特徵，其中，寄生電阻小以及電壓力下臨界電 壓變化小。 實施例2 在本實施例中，製造圖2A中所示的底部閘極型共平面 結構氧化物半導體TFT，其中，通道保護層由二層形成。 首先，以同於實施例1的方式，在玻璃基底10上形成 Φ 閘極電極11、閘極絕緣層I2、及氧化物半導體層13。 在氧化物半導體層13上，以濺射法形成1〇 ηηι厚的氧 化矽膜作爲第一通道保護層14a。第一通道保護層14 a的膜 形成條件與實施例1的通道保護層14的形成條件相同。然 後，以微影法及乾蝕刻法，將第一通道保護層14a圖型化 〇 接著’以職射法形成300 nm厚的氧化砂膜作爲第二通 道保護層14b。第二通道保護層14b的膜形成條件與實施例 1的通道保護層14的形成條件相同。然後，以微影法及乾 -25- 201005950 蝕刻法，將第二通道保護層14b圖型化。 關於層間絕緣層15，以電漿增強CVD法，形成300 nm 厚的氮化矽膜。層間絕緣層15的膜形成條件與實施例1的 層間絕緣層1 5的膜形成條件相同。當形成層間絕緣層1 5時 ，未被通道保護層14a及14b覆蓋之氧化物半導體層13的區 域同時變成汲極電極13a及源極電極13b。此外，在通道保 護層14a單獨存在的薄區之下的氧化物半導體層13的區域 變成中間電阻値區13d。 接著，以同於實施例1的方式，在層間絕緣層15中形 成接觸孔，以形成汲極佈線16和源極佈線17。 最後，使用加熱爐，以同於實施例1的方式，執行退 火處理，因而完成氧化物半導體TFT。 本實施例的氧化物半導體TFT呈現優良的特徵，其中 ，寄生電阻小以及電壓力下臨界電壓變化小。 實施例3 在本實施例中，製造圖8中所示的使用底部閘極型共 平面結構氧化物半導體TFT之顯示裝置。 此處所使用的氧化物半導體TFT製造步驟與上述實施 例1的製造步驟相同。但是，顯示裝置可以使用圖1、2A、 及2B中所的任何氧化物半導體TFT。首先，以電漿增強 CVD法形成氮化矽膜，作爲本發明的氧化物半導體TFT 120上的絕緣層128。以微影法，在絕緣層128中形成接觸 孔。電極13 0經由絕緣層 128而連接至源極佈線127。電極 •26- 201005950 13 0是由濺射法形成的ITO膜。在電極130上，藉由沈積以 形成電洞運輸層131&及發光層1311)。6^^?0及人1(13分別用 於電洞運輸層131a及發光層131b。電極132形成於發光層 131b上。所使用的電極材料爲M gAg。 如此，製造具有有機電致發光裝置作爲顯示裝置之圖 8中所示的顯示裝置。 Φ 實施例4 在本實施例中，製造圖9中所示的使用底部閘極型共 平面結構氧化物半導體TFT之顯示裝置。 此處所使用的氧化物半導體TFT製造步驟與上述實施 例1相同。但是，顯示裝置可以使用圖1、2A、及2B中所示 的任何氧化物半導體TFT。在氧化物半導體TFT 120中，汲 極佈線126和源極佈線127由ITO膜取代，以及，島狀ITO膜 的較短側延伸至1〇〇 μ m。接著，氧化物半導體TFT 120由 ❹ 絕緣層128覆蓋，而延伸側的90从m保留未被覆蓋以確保延 伸至閘極電極121的汲極佈線126及佈線。聚醯亞胺應用至 絕緣層128以形成聚醯亞胺膜133，以及，執行摩擦步驟。 同時，藉由在基底140上形成ITO膜132及聚醯亞胺膜 135、以及執行摩擦步驟，以製備由相同塑膠製成的基底 140。基底140及氧化物半導體TFT 120形成於上的基底120 相面對，其間具有5以m間隙。向列型液晶1 34係注入間隙 中。成對的極化板100和150將此結構夾於其間。當藉由施 加電壓至氧化物半導體TFT 120的汲極佈線126以改變閘極 -27- 201005950 電極121的施加電壓時，光透射僅在30;/ rnx9〇em的區域 中變化，30#mx 90/zm的區域是從源極佈線127延伸的島 狀ITO膜的一部份。當閘極電壓在使氧化物半導體TFT 120 進入開啓狀態之位準時，也經由源極-汲極電壓，控制此 光透射而以連續方式偏移。如此，製造圖9中所示的具有 液晶胞作爲顯示裝置之顯示裝置。 實施例5 在本實施例中，使用白色塑膠基底作爲基底11〇，在 基底110上，形成實施例4的氧化物半導體TFT，以及，以 黃金膜取代氧化物半導體TFT 120的電極，因而免除聚醯 亞胺膜133和135以及偏振板100和140。白色塑膠基底110 與透明塑膠基底150之間的間隙由囊134塡充，以絕緣塗層 塗著粒子及流體可取得囊134。在以此方式構成的顯示裝 置的情形中，在延伸的汲極佈線與ITO膜之間的電壓由本 發明的氧化物半導體TFT控制，以及，包含於囊中的粒子 上下移動。如此，控制從透明基底側觀視的延伸源極佈線 區的反射，以及，顯示裝置藉由控制反射而顯示影像等等 實施例6 在本實施例中，製造圖6中所示的頂部閘極型共平面 結構氧化物半導體TFT。 首先，氧化物半導體層13形成於玻璃基底10上。以同 201005950 於實施例1的方式，形成氧化物半導體層13。接著，以微 影法將氧化物半導體層13圖型化* 在氧化物半導體層13上，以濺射法形成300 nm厚的氧 化矽膜，以作爲通道保護層14。然後，以微影法將逋道保 護層14圖型化。使用與實施例1相同的方法以將通道保護 層14圖型化，因而使通道保護層14具有向前錐形。 關於第一層間絕緣層15a，以電漿增強CVD法，形成 φ 200 nm厚的氮化矽膜。第一層間絕緣層15a的膜形成條件 與實施例1的層間絕緣層15的膜形成條件相同。當形成層 間絕緣層15時，未被通道保護層14覆蓋之氧化物半導體層 13的區域同時變成汲極電極13a及源極電極13b。此外，在 通道保護層14a單獨存在的薄區之下的氧化物半導體層13 的區域變成中間電阻値區13d。通道保護層14及第一層間 絕緣層15a分別作爲第一閘極絕緣層12a和第二閘極絕緣層 12b ° • 在第一層間絕緣層15a上，以濺射法形成100 nm厚的

Mo膜作爲閘極電極11。以微影法將閘極電極11圖型化。 關於第二層間絕緣層15b，以電漿增強CVD法，形成 3 00 nm厚的氮化矽膜。以同於實施例1的方式，在第一層 間絕緣層15 a和第二層間絕緣層15b中形成接觸孔，以形成 汲極佈線16和源極佈線17。最後，在加熱爐中，執行與實 施例1相同的退火處理，因而完成氧化物半導體TFT。 本實施例的氧化物半導體TFT呈現優良的特徵，其中 ，寄生電姐小以及電壓力下臨界電壓變化小。 -29 - 201005950 本發明的氧化物半導體TFT可應用作爲液晶顯示裝置 或有機EL顯示裝置的切換裝置或驅動裝置。此外，可以在 低溫下形成於例如塑膠膜等可撓材料上之本發明的氧化物 半導體TFT具有範圍寬廣的應用，包含可撓顯示裝置、1C 卡、ID標籤、及可撓感測器等應用。 雖然已參考舉例說明的實施例來說明本發明，但是， 應瞭解本發明不限於所揭示的舉例說明的實施例。後附申 請專利範圍的範圍應依最廣的解釋以涵蓋所有此類修改及 @ 均等結構和功能。 【圖式簡單說明】 圖1顯示執行本發明的底部閘極型共平面結構氧化物 半導體TFT之模式； 圖2 A及2B顯示執行具有二通道保護層之底部閘極型共 平面結構氧化物半導體TFT的模式； 圖3顯示氧化矽膜保護層存在或不存在有關的非晶 · IGZO氧化物半導體的電阻率變化； 圖4顯示氧化矽膜保護層的厚度之非晶IGZO氧化物半 導體的電阻率變化之相依性： 圖5顯示氮化矽膜絕緣層存在或不存在有關的非晶 IGZO氧化物半導體的電阻率變化； 圖6顯示執行本發明的頂部閘極型共平面結構氧化物 半導體TFT之模式（具有重叠的閘極）； 圖7顯示執行本發明的頂部閘極型共平面結構氧化物 -30- 201005950 半導體TFT之模式（具有未重疊的閘極）； 圖8是根據本發明的顯示裝置之實施例的剖面視圖； 圖9是根據本發明的顯示裝置之另一實施例的剖面視 面 · 圖， 圖10顯示具有本發明的通道保護層之底部閘極型共平 面結構氧化物半導體TFT在汲極電壓設定於12V之測量條 件下的透射特徵測量結果；及 Φ 圖11顯示具有本發明的通道保護層之底部閘極型共平 面結構氧化物半導體TFT在閘極電壓設定於5V、10V、15V 、及20V之測量條件下的透射特徵測量結果。 【主要元件符號說明】 10 :基底 11 :閘極電極 1 2 :閘極絕緣層 ❿ 12a :閘極絕緣層 12b :閘極絕緣層 1 3 :氧化物半導體層 1 3 a :汲極電極 13b :源極電極 13c :通道區 1 3 d :中間電阻値區 14 :通道保護層 Ha :第一通道保護層 -31 - 201005950 14b :第二通道保護層 1 5 :層間絕緣層 15a :第一層間絕緣層 15b:第二層間絕緣層 1 6 :汲極佈線 1 7 :源極佈線 1 8 :通道保護層端部 19 :中央部 _ 1 0 0 :極化板 1 10 :基底 1 20 :氧化物半導體薄膜電晶體 1 2 1 :閘極電極 1 22 :閘極絕緣層 123:氧化物半導體層 1 23 a :汲極電極

123b:源極電極 Q 1 2 3 c :通道區 124 :通道保護層 125 :層間絕緣層 1 2 6 :汲極佈線 1 2 7 :源極佈線 1 2 8 :絕緣層 1 30 :電極 131a :電洞運輸層 -32- 201005950 131b :發光層 1 32 :電極 1 3 3 :高電阻層 134 :電泳粒子胞 1 3 5 :高電阻層 140 :基底 1 5 0 :極化板 參

-33

Claims (1)

1. 201005950 七、申請專利範園： I—種薄膜電晶體，在基底上至少包括： 閘極電極； 閘極絕緣層； 氧化物半導體層，包含源極電極、汲極電極、以及通 道區； 通道保護層；及 層間絕緣層， 參 其中，該通道保護層包含一或更多層，該一或更多層 之中與該氧化物半導體層接觸的層是由氧化物製成， 其中，該通道保護層的端部比該通道保護層的中央部 薄， 其中，該層間絕緣層含氫，以及 其中’與該層間絕緣層直接接觸的該氧化物半導體層 的區域形成該源極電極及該汲極電極。 2. 如申請專利範圍第1項之薄膜電晶體，其中，該通 @ 道保護層由一層製成以及被加工成具有向前錐形。 3. 如申請專利範圍第2項之薄膜電晶體，其中，在該 通道保護層的向前錐形區之下的該氧化物半導體層的氫濃 度連續地改變以致於從該通道保護層的該中央部朝向該通 道保護層的該等端部降低。 4. 如申請專利範圍第1項之薄膜電晶體， 其中，該通道保護層包含第一通道保護層及第二通道 保護層形成的二層，以及 •34- 201005950 其中，該第二通道保護層疊層於該第一通道保護層上 0 5. 如申請專利範圍第1至4項中任一項之薄膜電晶體’ 其中，該閘極電極形成於該通道保護層與該氧化物半導體 層彼此重疊之區域的上方及下方之一上。 6. 如申請專利範圍第1項之薄膜電晶體，其中，該氧 化物半導體層包括非晶氧化物半導體，該非晶氧化物半導 φ 體包含選自Sn、In、及Zn組成的族群之至少一元素。 7. 如申請專利範圍第6項之薄膜電晶體，其中，該氧 化物半導體層包括Sn-In-Zn氧化物、In-Zn-Ga-Mg氧化物、 In氧化物、In-Sn氧化物' In-Ga氧化物、In-Zn氧化物、 Zn-Ga氧化物、及Sn-In-Zn氧化物中之任一。 8. 如申請專利範圍第1項之薄膜電晶體，其中，該層 間絕緣層包括氮化矽膜、氧化矽膜、氮氧化矽膜、碳化矽 膜、及其疊層膜中之任一。 φ 9.如申請專利範圍第1項之薄膜電晶體，又包括形成 於該汲極電極與該通道區之間以及該源極電極與該通道區 之間的中間電阻値區， 其中，該中間電阻値區具有的電阻率比該通道區的電 阻率低及比該汲極電極和該源極電極的電阻率高。 10.—種薄膜電晶體製造方法， 該薄膜電晶體在基底上至少包括： 閘極電極； 閘極絕緣層； -35- 201005950 氧化物半導體層，包含源極電極、汲極電極、以 及通道區； 通道保護層：及 層間絕緣層， 該方法至少包括： 在該基底上形成該閘極電極； 在該基底上形成該閘極絕緣層，該基底包含形成於其 上的該閘極電極； 在該閘極絕緣層上形成該氧化物半導體層； 形成該通道保護層，以致於藉由在該氧化物半導體層 上形成絕緣層以及蝕刻該絕緣層，而由該通道保護層覆蓋 該氧化物半導體層的該通道區，該通道保護層在其端部比 在其中央部還薄；以及 藉由形成含氫的層間絕緣層，在該通道保護層形成於 其上的該氧化物半導體層上、以及在該閘極絕緣層上形成 該源極電極和該汲極電極。 11. 如申請專利範圍第10項之薄膜電晶體製造方法， 其中，在形成該通道保護層之步驟中，該通道保護層形成 爲向前錐形。 12. 如申請專利範圍第10項之薄膜電晶體製造方法， 其中，在形成該通道保護層之步驟中，在含有氧化氣體的 氛圍中，執行該蝕刻。 13. 如申請專利範圍第10項之薄膜電晶體製造方法， 其中，在形成該通道保護層之步驟中，藉由重複形成及圖 -36- 201005950 型化該絕緣層，以將該通道保護層形成爲疊層。 14. 一種顯示裝置，其中，該顯示裝置的至少一電極 連接至基底上的薄膜電晶體的源極電極和汲極電極之一， 其中，該薄膜電晶體包括如申請專利範圍第1項之薄膜電 晶體。 15. 如申請專利範圍第14項之顯示裝置，其中，該顯 示裝置包括電致發光裝置。 φ 16.如申請專利範圍第14項之顯示裝置，其中，該顯 示裝置包括液晶晶胞。 17.如申請專利範圍第14項之顯示裝置，其中，多個 該顯示裝置及多個該薄膜電晶體二維地配置於該基底上。 -37-