TWI514574B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI514574B
TWI514574B TW100125967A TW100125967A TWI514574B TW I514574 B TWI514574 B TW I514574B TW 100125967 A TW100125967 A TW 100125967A TW 100125967 A TW100125967 A TW 100125967A TW I514574 B TWI514574 B TW I514574B
Authority
TW
Taiwan
Prior art keywords
region
insulating layer
semiconductor device
oxide
layer
Prior art date
Application number
TW100125967A
Other languages
English (en)
Other versions
TW201220496A (en
Inventor
Yuta Endo
Kosei Noda
Toshinari Sasaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201220496A publication Critical patent/TW201220496A/zh
Application granted granted Critical
Publication of TWI514574B publication Critical patent/TWI514574B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置及其製造方法
本發明有關半導體裝置及該半導體裝置的製造方法。
在此說明書中，半導體裝置意指可藉由使用半導體特徵而作用的一般裝置，且電光裝置、半導體電路、及電子裝置均係半導體裝置。
其中電晶體係使用半導體薄膜而形成於具有絕緣表面之基板上的技術已引起注意。該等電晶體被施加至諸如積體電路(IC)或影像顯示裝置(顯示裝置)之寬廣範圍的電子裝置。以矽為主之半導體材料係廣泛地已知為用於可應用至電晶體之半導體薄膜的材料。做為另一材料，氧化物半導體已引起注意。
例如，揭示有其中主動層包含非晶氧化物，而該非晶氧化物包含銦(In)、鎵(Ga)、及鋅(Zn)且具有小於1018 /cm3 (立方公分)之電子載子濃度的電晶體(請參閱專利文獻1)。
雖然包含氧化物半導體的電晶體可操作於比包含非晶矽之電晶體更高的速度處，且可以比包含多晶矽之電晶體更容易地被製造出，但因為電子特徵中之變動的高可能性，所以包含氧化物半導體的電晶體係已知為具有低可靠度之問題。例如，電晶體的臨限電壓會在偏壓溫度應力測試(BT測試)之後變動。注意的是，在此說明書中，臨限電壓表示要使電晶體導通所需的閘極電壓。閘極電壓表示當使用源極電極的電位做為參考電位時之源極電極與閘極電極間的電位差。
[參考文件]
[專利文獻]
[專利文獻1]　日本公開專利申請案第2006-165528號
包含氧化物半導體的電晶體之由於BT測試的臨限電壓中之變動會顯著地降低包含氧化物半導體的電晶體之可靠度。本發明之一實施例的目的在於增進包含氧化物半導體之半導體裝置的可靠度。
本發明之一實施例係半導體裝置或該半導體裝置的製造方法，其係根據使用其中氧係藉由加熱而釋放出的絕緣層做為與氧化物半導體層之通道區接觸的絕緣層，以及使用其中比與通道區接觸之絕緣層釋放出更小量的氧之絕緣層做為與氧化物半導體層之源極區及汲極區接觸的絕緣層之技術概念。
本發明之一實施例係半導體裝置或該半導體裝置的製造方法。該半導體裝置包含包括第一區及第二區的絕緣層；以及與第一區及第二區接觸且包含通道區、源極區、及汲極區的氧化物半導體層。氧化物半導體層的通道區係與第一區接觸。氧化物半導體層的源極區及汲極區係與第二區接觸。第一區係其中氧係藉由加熱而釋放出的絕緣層。第二區係其中比第一區釋放出更小量的氧之絕緣層。
藉由加熱而釋放出氧意指的是，所釋放出而被轉換成為氧原子之氧的數量係在熱脫附光譜儀(TDS)中大於或等於1×1018 原子/cm3 ，較佳地，大於或等於3×1020 原子/cm3 。
自與通道區接觸之絕緣層的第一區供應氧至通道區可降低通道區與第一區之間的介面狀態密度。因而，可充分地抑制第一區與通道區之間的介面處之由於半導體裝置操作所產生之電荷或其類似物的陷獲。
進一步地，電荷係在某些情況中由於通道區中之氧缺乏所造成。大致地，在通道區中之氧缺乏的一部分用作施體，且產生電子，亦即，載子。因而，電晶體的臨限電壓會以負方向而偏移。足夠數量的氧係自與通道區接觸之絕緣層的第一區釋放出至通道區，而可藉以補償其中會造成臨限電壓在負方向中偏移之通道區中的氧缺乏。
換言之，當在通道區中產生氧缺乏時，並不容易抑制通道區與和該通道區接觸之絕緣層的第一區之間的介面處之電荷陷獲。然而，藉由提供其中氧係藉由加熱而釋放出之絕緣層做為第一區，則可降低通道區與第一區之間的介面狀態密度及通道區中的氧缺乏，且可減低由於通道區與第一區間之介面處的電荷陷獲之影響。
此外，源極區及汲極區係設置成為與第二區接觸，而該第二區係比第一區釋放出更小量的氧，以致使氧不會被供應至源極區及汲極區。此結構係考慮到氧化物半導體層中之氧缺乏的一部分會產生所謂載子之電子而予以使用。換言之，此係根據要抑制由於氧的供應之氧缺乏降低所造成之源極區及汲極區的電阻增加之技術概念。例如，可使用在TDS分析中釋放出小於1×1018 原子/cm3 的氧之絕緣層做為與源極區及汲極區接觸的第二區。
因而，本發明之一實施例的功效屬於其中氧係藉由加熱而釋放出之絕緣層，以及其中比該絕緣層釋放出更小量的氧之絕緣層。
由於抑制氧化物半導體層的通道區之介面處的電荷陷獲以及抑制源極區及汲極區的電阻增加之功效，所以可抑制諸如，電晶體之導通狀態電流的降低之屬於由於源極區及汲極區的電阻增加所造成之流過源極區及汲極區的電流相較於通道區之降低的動作失調。此外，亦可抑制諸如，包含氧化物半導體之電晶體的截止狀態電流之增加以及臨限電壓之偏移的動作失調。進一步地，可增進半導體裝置的可靠度。
注意的是，其中氧係藉由加熱而釋放出的絕緣層較佳地具有相對於氧化物半導體層之足夠的厚度。此係因為當其中氧係藉由加熱而釋放出的絕緣層之厚度係比氧化物半導體層之厚度更小時，則在某些情況中，氧並不會被充分地供應至氧化物半導體層。
本發明之一實施例係半導體裝置或該半導體裝置的製造方法。該半導體裝置包含包括第一區及第二區的絕緣層；氧化物半導體層，其係設置而與第一區及第二區接觸，且包含通道區、源極區、及汲極區；與氧化物半導體層接觸之閘極絕緣層；以及與閘極絕緣層接觸之閘極電極。氧化物半導體層的通道區係設置而與第一區接觸。氧化物半導體層的源極區及汲極區係設置而與第二區接觸。第一區係其中氧係藉由加熱而釋放出的絕緣層。第二區係其中比第一區釋放出更小量之氧的絕緣層。注意的是，第一區可使用具有與第二區之材料的構成元素相同或不同的構成元素之材料，或其中二或更多個構成元素係與第二區之材料的構成元素相同之材料而形成。
在上述結構中，其中氧係藉由加熱而釋放出的絕緣層可係氧過量之氧化矽(SiOX (X>2))。在該氧過量之氧化矽(SiOX (X>2))中，每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上。每一單位體積之矽原子的數目及氧原子的數目係藉由拉塞福(Ruther ford)反向散射光譜測量儀所測量。
在上述結構中，可使用氧化矽、氮氧化矽、或氧化鋁做為其中氧係藉由加熱而釋放出的絕緣層。此外，可使用氧化矽、氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、或氮氧化鋁做為其中比第一區釋放出更小量之氧的絕緣層。第一區可使用具有與第二區之材料不同的構成元素之材料而形成。例如，氧化矽係使用於其中氧係藉由加熱而釋放出的絕緣層，但氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、或氮氧化鋁則可被使用於其中比第一區釋放出更小量之氧的絕緣層。例如，在其中使用氧化矽於第一區的情況中，較佳地使用其中氧擴散係數係在任意溫度時均小於第一區之氧擴散係數的氧化鋁於第二區。其中氧擴散係數係比第一區之氧擴散係數更小的第二區係設置，而可藉以降低自第一區所釋放出且擴散至第二區內之氧的數量。
在此說明書中，氮氧化矽表示包含氧比氮更多的物質。例如，氮氧化矽分別包含大於或等於50at.%(原子百分比)且小於或等於70 at.%(原子百分比)、大於或等於0.5 at.%且小於或等於15 at.%、大於或等於25 at.%且小於或等於35 at.%、及大於或等於0 at.%且小於或等於10 at.%之濃度的氧、氮、矽、及氫。此外，氮化矽氧化物表示包含氮比氧更多的物質。例如，氮化矽氧化物分別包含大於或等於5 at.%且小於或等於30 at.%、大於或等於20 at.%且小於或等於55 at.%、大於或等於25 at.%且小於或等於35 at.%、及大於或等於10 at.%且小於或等於25 at.%之濃度的氧、氮、矽、及氫。注意的是，上述元素之百分比係在其中測量係使用拉塞福反向散射光譜測量儀(RBS)或氫順向散射儀(HFS)而執行的情況中獲得。此外，該等構成元素之百分比的總計並不超過100 at.%。氮氧化鋁表示包含氧比氮更多的物質。
在上述結構中，第一區的表面及第二區的表面係較佳地彼此互相對齊。換言之，第一區較佳地具有與第二區相同的厚度。此外，在第一區與第二區之間的邊界附近，第一區的表面及第二區的表面係較佳地連續形成。
選擇性地，可在上述結構中省略第二區。在該情況中，可將第一絕緣層選擇性地設置於基板上，且可將該第一絕緣層使用做為其中氧係藉由加熱而釋放出的絕緣層。選擇性地，可將第二絕緣層設置於基板上，將第一絕緣層選擇性地設置於該第二絕緣層上，以及將該第一絕緣層使用做為其中氧係藉由加熱而釋放出的絕緣層。
也就是說，本發明之一實施例係半導體裝置或該半導體裝置的製造方法。該半導體裝置包含選擇性地設置於基板上之第一絕緣層或設置於基板上之第二絕緣層；氧化物半導體層，其係設置而與第一絕緣層、及基板或第二絕緣層接觸，且包含通道區、源極區、及汲極區；閘極絕緣層，係設置而與氧化物半導體層接觸；以及閘極電極，係設置而與閘極絕緣層接觸。氧化物半導體層的通道區係設置而與第一絕緣層接觸。氧化物半導體層的源極區及汲極區係設置而與基板或第二絕緣層接觸。第一絕緣層係其中氧係藉由加熱而釋放出的絕緣層。
在上述結構中，其中氧係藉由加熱而釋放出的絕緣層可係氧過量之氧化矽(SiOX (X>2))。在該氧過量之氧化矽(SiOX (X>2))中，每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上。每一單位體積之矽原子的數目及氧原子的數目係藉由拉塞福(Rutherford)反向散射光譜測量儀所測量。
在上述結構中，可使用氧化矽、氮氧化矽、或氧化鋁做為其中氧係藉由加熱而釋放出的絕緣層。
在上述結構中，自基板或第二絕緣層所釋放出之氧的數量係較佳地小於自第一絕緣層所釋放出之氧的數量。
在上述結構中，可使用氧化矽、氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、或氮氧化鋁做為第二絕緣層。
在上述結構中，其中氧係藉由加熱而釋放出的絕緣層係較佳地使用做為閘極絕緣層。選擇性地，其中每一單位體積之氧原子的數目比矽原子的數目大兩倍以上之氧化矽係較佳地使用做為閘極絕緣層。
在上述結構中，可將層間絕緣層進一步地設置在閘極電極上，且可將透過設置在層間絕緣層中之開口部分而與氧化物半導體層接觸之佈線進一步地設置在層間絕緣層上。
在上述結構中，源極區及汲極區係藉由降低氧化物半導體層的電阻而獲得。換言之，源極區及汲極區係藉由降低一部分的氧化物半導體層之電阻所形成。同時，通道區係形成於氧化物半導體層之中。
在上述結構中，其中氧係藉由加熱而釋放出的絕緣層係較佳地藉由濺鍍法所形成。選擇性地，其中氧係藉由加熱而釋放出的絕緣層係較佳地使用氧或氧和氬的混合氣體，而藉由濺鍍法所形成。
在上述結構中，氧化物半導體層係較佳地藉由濺鍍法所形成。
在上述結構中，於形成氧化物半導體層之後，熱處理係較佳地執行於高於或等於100℃且低於或等於650℃之溫度。
在上述結構中，源極區及汲極區可藉由使用閘極電極做為遮罩，以降低一部分之氧化物半導體層的電阻而形成。在該情況中，通道區係形成於氧化物半導體層的一部分中，而以閘極電極來加以覆蓋。
在上述結構中，電晶體的通道長度L可大於或等於10奈米(nm)且小於或等於10微米(μm)，例如，0.1微米至0.5微米。不用多說地，通道長度L可大於或等於10微米。通道寬度W可大於或等於10微米。
依據本發明之一實施例，其中氧係藉由加熱而釋放出的絕緣層係設置成為與氧化物半導體層之通道區接觸的絕緣層，且其中比與該通道區接觸的絕緣層釋放出更小量之氧的絕緣層係設置成為與氧化物半導體層之源極區及汲極區接觸的絕緣層。因而，可提供具有小的截止狀態電流、小的臨限電壓變化、大的導通狀態電流、及穩定的電性特徵之電晶體。
依據本發明之一實施例，可提供包含具有有利電性特徵之高度可靠電晶體的半導體裝置。
在下文中，將參照附圖來詳細敘述本發明之實施例。然而，本發明並未受限於下文之說明，且熟習於本項技藝之該等人士將易於瞭解的是，模式和細節可予以各式各樣地改變。因此，本發明不應被解讀為受限於該等實施例的說明。在參照該等圖式而敘述本發明之結構中，相同的參考符號係共同地使用於不同圖式中的相同部分。注意的是，相同的影線圖案係施加至相似的部件，且在某些情況中，相似的部件並未藉由參考符號而加以特別地表示。
注意的是，在此說明書中之諸如“第一”及“第二”的順序號碼係為便利性而使用，且並不表示步驟的順序或層之堆疊順序。此外，在此說明書中之該等順序號碼並非表示指明本發明的特殊名稱。
[實施例1]
在此實施例中，將參照第1A及1B圖、第2A至2D圖、第3A至3D圖、第4A至4D圖、及第5A及5B圖來敘述半導體裝置及該半導體裝置之製造方法的實施例。
第1A及1B圖各自地描繪共平面電晶體155的橫剖面視圖，做為依據本發明實施例之半導體裝置的實例，而該共平面電晶體155係頂部閘極電晶體的一模式。
第1A圖中所描繪的電晶體155包含絕緣層103，氧化物半導體層106，閘極絕緣層112，及閘極電極114，其係在基板100上。絕緣層103包含第一區101及第二區102。電晶體155的氧化物半導體層106包含通道區126，源極區122a，汲極區122b。通道區126，源極區122a，及汲極區122b係包含於相同的層之中。
氧化物半導體層106係設置而與第一區101及第二區102接觸。氧化物半導體層106的通道區126係設置而與第一區101接觸。氧化物半導體層106的源極區122a及汲極區122b係設置而與第二區102接觸。閘極絕緣層112係設置而與氧化物半導體層106接觸。閘極電極114係設置而與閘極絕緣層112接觸。層間絕緣層124係設置於閘極電極114上。源極區122a及汲極區122b係穿過層間絕緣層124，而分別電性連接至佈線108a及佈線108b。佈線108a及佈線108b作用成為源極電極及汲極電極。注意的是，閘極絕緣層112的寬度係在第1A圖之中與閘極電極114的寬度相同；然而，本發明之實施例並未受限於此。取代閘極絕緣層112，可將閘極絕緣層113如第1B圖中所描繪地設置在絕緣層103及氧化物半導體層106之上。注意的是，閘極絕緣層113可使用與閘極絕緣層112之方法及材料相同的方法及材料而形成。閘極絕緣層113可在此說明書中適當地取代閘極絕緣層112。
做為第一區101之材料，可使用氧化矽、氮氧化矽、氧化鋁、任何該等材料之混合材料、或其類似物。氧係藉由加熱而自第一區101釋放出。藉由加熱而釋放出氧意指的是，所釋放出而被轉換成為氧原子之氧的數量係在熱脫附光譜儀(TDS)中大於或等於1×1018 原子/cm3 ，較佳地，大於或等於3×1020 原子/cm3 。選擇性地，做為第一區101之材料，可使用氧過量之氧化矽(SiOX (X>2))。在氧過量之氧化矽(SiOX (X>2))中，每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上。每一單位體積之矽原子的數目及氧原子的數目係藉由拉塞福(Ruther ford)反向散射光譜測量儀所測量。
做為第二區102之材料，可使用氧化矽、氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、或氮氧化鋁。第二區102係其中比第一區101釋放出更小量之氧的絕緣層。注意的是，第一區101可使用具有與第二區102之材料的構成元素相同或不同的構成元素之材料，或其中二或更多個構成元素係與第二區102之材料的構成元素相同之材料而形成。在其中第一區101係使用具有與第二區102之材料相同的構成元素之材料，或其中二或更多個構成元素係與第二區102之材料的構成元素相同之材料而形成的情況中，可使用其中每一單位體積之氧原子的數目小於第一區101的每一單位體積之氧原子的數目之材料做為第二區102之材料。例如，可使用其中每一單位體積之氧原子的數目係比矽原子的數目大兩倍以上之氧化矽(SiOX (X>2))做為第一區101之材料，但可使用其中每一單位體積之氧原子的數目係比第一區101的每一單位體積之氧原子的數目更小之氧化矽(SiOX (X>2))做為第二區102之材料。選擇性地，可使用其中每一單位體積之氧原子的數目係比第一區101的每一單位體積之氧原子的數目更小之氮氧化矽做為第二區102之材料。進一步選擇性地，可使用諸如丙烯酸樹脂、聚醯乙胺、苯并環丁烯樹脂、聚醯胺、或環氧樹脂之可藉由濕處理而形成的有機絕緣材料做為第二區102之材料。除了該等有機絕緣材料之外，可使用諸如低介電常數之材料(低k材料)、以矽氧烷為主之樹脂、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BPSG)之可藉由濕處理而形成的無機絕緣材料。在預定的溫度處(例如，在100℃至650℃之範圍中的任何溫度)，第二區102的氧擴散係數係較佳地低於第一區101的氧散係數。因而，可降低由第一區101所釋放出且被擴散至第二區102之內的氧之數量。
包含第一區101及第二區102之絕緣層103可藉由堆疊上述材料與氧化矽、氮化矽、氮氧化矽、氮化矽氧化物、氧化鋁、氮化鋁、氮氧化鋁、其混合材料、或其類似物而形成。在其中絕緣層103係以堆疊之結構而形成的情況中，與氧化物半導體層106接觸之層較佳地使用第一區101之材料及第二區102之材料而形成。注意的是，絕緣層103作用成為電晶體155的基底層。
做為使用於氧化物半導體層106之材料，可使用四成分金屬氧化物之In-Sn-Ga-Zn-O為主的材料；三成分金屬氧化物之In-Ga-Zn-O為主的材料，In-Sn-Zn-O為主的材料，In-Al-Zn-O為主的材料，Sn-Ga-Zn-O為主的材料，Al-Ga-Zn-O為主的材料，或Sn-Al-Zn-O為主的材料；二成分金屬氧化物之In-Zn-O為主的材料，Sn-Zn-O為主的材料，Al-Zn-O為主的材料，Zn-Mg-O為主的材料，Sn-Mg-O為主的材料，In-Mg-O為主的材料，或In-Ga-O為主的材料；In-O為主的材料；Sn-O為主的材料；Zn-O為主的材料；或其類似物。此外，任何上述之材料可包含氧化矽。在此，例如，In-Ga-Zn-O為主的材料意指包含銦(In)、鎵(Ga)、及鋅(Zn)之氧化物層。且在組成比例上並無特殊的限制。進一步地，In-Ga-Zn-O為主的氧化物半導體可包含除了In、Ga、及Zn之外的元素。
在其中使用In-Zn-O為主的材料做為氧化物半導體層106的情況中，原子比係設定使得In/Zn大於或等於0.5且小於或等於50，較佳地大於或等於1且小於或等於20，更佳地大於或等於1.5且小於或等於15。當Zn的原子比係在上述範圍之中時，則可增進電晶體的場效應遷移率。在此，當化合物的原子比係In：Zn：O=X：Y：Z時，則較佳地滿足Z>1.5X+Y的關係。
選擇性地，氧化物半導體層106可使用利用InMO3 (ZnO)m (m>0)之化學式所代表的材料所形成之薄膜而形成。在此，M表示選自Ga、Al、Mn、及Co之一或更多個金屬元素。例如，M可係Ga、Ga及Al、Ga及Mn、Ga及Co、或其類似物。
通道區126及第一區101係彼此互相接觸，而在第一區101與通道區126之間的介面狀態密度及在通道區126中的氧缺乏可藉以降低。因而，可充分地防止由於半導體裝置或其類似物之操作所產生的電荷或其類似物被陷獲於第一區101與通道區126之間的介面處。
進一步地，電荷係在某些情況中由於通道區126之氧缺乏而產生。通常，在通道區中之氧缺乏的一部分用作施體，且產生電子，亦即，載子。因而，電晶體的臨限電壓會以負方向而偏移。足夠數量的氧係自第一區101，亦即，自與通道區126接觸的絕緣層釋放出至通道區126，而可藉以補償在通道區126中會造成臨限電壓以負方向偏移的氧缺乏。
換言之，當在通道區126中造成氧缺乏時，則不容易抑制通道區126與第一區101，亦即，和通道區126接觸的絕緣層間之介面處的電荷陷獲。然而，藉由提供其中氧係藉由加熱而釋放出之絕緣層做為第一區101，則可降低通道區126與第一區101之間的介面狀態密度及通道區126中的氧缺乏，且可降低由於通道區126與第一區101間之介面處的電荷陷獲之影響。
此外，源極區122a及汲極區122b係設置以與第二區102接觸，而該第二區102係比第一區101釋放出更小量的氧，以致使氧不會被供應至源極區122a及汲極區122b。此係根據氧化物半導體層中之氧缺乏的一部分會產生所謂載子之電子的事實。換言之，此係根據要抑制由於氧的供應之氧缺乏降低所造成之源極區122a及汲極區122b的電阻增加之技術概念。例如，可使用在TDS分析中釋放出小於1×1018 原子/cm3 的氧之絕緣層做為與源極區122a及汲極區122b接觸的第二區102。
由於抑制氧化物半導體層的通道區126之介面處的電荷陷獲以及抑制源極區122a及汲極區122b的電阻增加之功效，所以可抑制諸如，電晶體155之導通狀態電流的降低之屬於由於源極區122a及汲極區122b的電阻增加所造成之流過源極區122a及汲極區122b的電流降低之動作失調。此外，亦可抑制諸如，包含氧化物半導體之電晶體155的截止狀態電流之增加以及臨限電壓之偏移的動作失調。進一步地，可增加半導體裝置的可靠度。
閘極絕緣層112可包含與第一區101之結構相似的結構(例如，材料)。換言之，閘極絕緣層112可係其中氧係藉由加熱而釋放出的絕緣層。選擇性地，諸如氧化鉿或氧化鋁之具有高介電常數的材料可視電晶體之閘極絕緣層的功能而使用於閘極絕緣層112。此外，當考慮閘極耐壓或與氧化物半導體的介面狀態時，可將諸如氧化鉿或氧化鋁之具有高介電常數的材料堆疊於氧化矽、氮氧化矽、或氮化矽之上。
閘極電極114可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧的金屬材料，該等金屬材料之任一者的氮化物，或包含該等金屬材料之任一者做為主要成分的合金材料而形成。注意的是，閘極電極114可具有單層的結構或堆疊的結構。
進一步地，可將層間絕緣層124設置於電晶體155上。該層間絕緣層124可包含與第二區102之結構相似的結構(例如，材料)。此外，為了要獲得佈線108a及佈線108b與源極區122a及汲極區122b的電性連接，可將開口部分形成於層間絕緣層124中。
做為使用於佈線108a及佈線108b之導電層，例如，可使用包含選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素的金屬層、或包含上述元素之任一者做為成分的金屬氮化物層(例如，氮化鈦層、氮化鉭層、或氮化鎢層)。Ti、Mo、W、或其類似物的高熔點金屬層，或該等元素之任一者的金屬氮化物層(氮化鈦層、氮化鉬層、或氮化鎢層)可堆疊於Al、Cu、或其類似物之金屬層的底部側及頂部側之其中一者或二者上。
在電晶體155中，可進一步將第二閘極電極設置於氧化物半導體層106的下面。注意的是，並非一定必要，但較佳的是，將氧化物半導體層106處理成為島狀形狀。
將參照第2A至2D圖，第3A至3D圖，第4A至4D圖，以及第5A及5B圖來敘述第1A圖中之電晶體155的製造方法之實例於下文。
首先，將參照第2A至2D圖及第3A至3D圖而敘述第1A圖中所描繪之電晶體155的製造方法之實例。
第一絕緣層131係形成於基板100上(請參閱第2A圖)，且該第一絕緣層131係藉由諸如光微影術之方法而處理，以形成島狀的第一區101(請參閱第2B圖)。在第一區101之形成中所使用的光罩可以與閘極電極之形成中所使用的光罩相同。氧係藉由加熱而自第一區101釋放出。做為第一區101之材料，可使用氧過量之氧化矽(SiOx (X>2))。
在基板100之材料及其類似物的性質上並無特殊的限制，只要該材料至少具有足以耐受將於稍後被執行之熱處理的熱阻即可。例如，可使用玻璃基板、陶質基板、石英基板、或藍寶石基板做為基板100。選擇性地，可使用藉由矽、碳化矽、或其類似物所製成的單晶半導體基板或多晶半導體基板，藉由鍺化矽或其類似物所製成的化合物半導體基板，SOI基板，或其類似物做為基板100。仍選擇性地，可使用進一步設置有半導體元件之該等基板的任一者做為基板100。
可選擇性地使用撓性基板做為基板100。在其中電晶體係設置於撓性基板上的情況中，可將電晶體直接形成於該撓性基板之上。選擇性地，可將電晶體形成於不同基板上，且然後，將其分離而予以轉移至該撓性基板，亦即，基板100。注意的是，為了要自基板分離該電晶體且將其轉移至該撓性基板，分離層係較佳地形成於該不同基板與電晶體之間。
做為將成為第一區101之第一絕緣層131的形成方法，例如，可使用電漿CVD法或濺鍍法。較佳地，其中氧係藉由加熱而釋放出之絕緣層係藉由濺鍍法所形成。
為了要藉由濺鍍法而形成其中氧係藉由加熱而釋放出之絕緣層，在其中使用氧或氧及稀有氣體(例如，氬)之混合氣體做為沈積氣體的情況中，較佳地將氧的比例設定高。例如，在全部氣體中之氧的濃度係較佳地設定為高於或等於6%且低於100%。
做為將成為第一區101之第一絕緣層131的材料，可使用氧化矽、氮氧化矽、氧化鋁、任何該等材料的混合材料、或其類似物。
例如，做為第一絕緣層131，氧化矽係以以下情形而藉由RF濺鍍法所形成：石英(較佳地，合成石英)係使用做為靶極；基板溫度係高於或等於30℃且低於或等於450℃(較佳地，高於或等於70℃且低於或等於200℃)；氧或氧和氬係使用做為沈積氣體；以及在該沈積氣體中之O2 /(O2 +Ar)的比例係大於或等於1%且小於或等於100%(較佳地，大於或等於6%且小於或等於100%)。
第一絕緣層131及第一區101之各自的厚度係較佳地大於或等於50奈米，且更佳地大於或等於200奈米。該第一絕緣層131及該第一區101具有大的厚度，以致可增加氧自第一區101所釋放出的數量。
接著，第二絕緣層132係形成於基板100及第一區101之上(請參閱第2C圖)。之後，將第二絕緣層132予以處理，直至暴露出第一區101之表面時為止，以致形成其中第二區102係與第一區101接觸的絕緣層103(請參閱第2D圖)。第二區102係其中比第一區101釋放出更小量之氧的絕緣層。注意的是，在第二絕緣層132的處理中，可同時處理第一區101的表面，使得第一區101的一部分被去除。
做為用於第二絕緣層132的形成方法，例如，可使用電漿CVD法、濺渡法、或其類似方法。
做為第二絕緣層132的材料，可使用氧化矽、氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、或氮氧化鋁。
例如，氮化矽膜係藉由電漿CVD法而形成為第二絕緣層132。選擇性地，氧化矽可藉由電漿CVD法而形成為第二絕緣層132。
在上述處理之後，第一區101的表面與第二區102的表面係較佳地彼此相互對齊。例如，使第二絕緣層132接受諸如化學機械研磨(CMP)之研磨處理或蝕刻處理，直至暴露出第一區101之表面時為止，以致可形成其中第二區102係與第一區101接觸且第一區101之表面與第二區102之表面係彼此互相對齊的絕緣層103。第一區101之表面與第二區102之表面的對齊可防止將被形成於該處之上的氧化物半導體層之斷開。此功效可在當使氧化物半導體層變薄時增強。氧化物半導體層之斷開的防止可防止源極區及汲極區之斷開，而藉以抑制導通狀態電流的降低。此外，可防止將被形成於該氧化物半導體層上的閘極絕緣層之斷開。閘極絕緣層之斷開的防止可抑制漏電流的增加及介電強度電壓的降低。
注意的是，第二區102的厚度，亦即，絕緣層103的厚度係與第一絕緣層131的厚度及第一區101的厚度相同。具體而言，第二區102的厚度，亦即，絕緣層103的厚度係較佳地大於或等於50奈米，更佳地大於或等於200奈米。注意的是，接受研磨處理或蝕刻處理之第一絕緣層131的厚度會比剛形成之第一絕緣層131的厚度更小。
選擇性地，包含第一區101及第二區102的絕緣層103可藉由堆疊上述材料和氧化矽、氮化矽、氮氧化矽、氮化矽氧化物、氧化鋁、氮化鋁、氮氧化鋁、其混合材料、或其類似物而形成。在其中絕緣層103係以堆疊的結構而形成的情況中，與氧化物半導體層106接觸的層係較佳地使用第一區101的材料及第二區102的材料而形成。注意的是，絕緣層103作用成為電晶體155的基底層。
注意的是，第一區101形成，且然後在此，第二區102形成；惟，第一區101及第二區102的形成順序可予以反轉，亦即，第二區102形成，且然後，第一區101形成。在該情況中，於選擇性地形成第二區102之後，將第一絕緣層131形成於整個表面上，且使第一絕緣層131接受研磨處理或蝕刻處理，直至暴露出第二區102的表面時為止，以致可形成其中第二區102係與第一區101接觸的絕緣層103。
接著，氧化物半導體層係形成於絕緣層103上，且被處理而形成島狀之氧化物半導體層106(請參閱第3A圖)。該氧化物半導體層106係形成為與第一區101及第二區102接觸。
例如，氧化物半導體層106可藉由濺鍍法、真空蒸鍍法、脈波雷射沈積法、CVD法、或其類似方法而形成。較佳地，該氧化物半導體層106的厚度係大於或等於3奈米且小於或等於50奈米。此係因為當氧化物半導體層106太厚時(例如，100奈米或更大)，則存在短通道效應具有大的影響以及具有小尺寸之電晶體會常態導通的可能性。在此，“常態導通”意指其中通道存在而無需對閘極電極施加電壓，且電流流過電晶體的狀態。
在此實施例中，氧化物半導體層106係藉由使用In-Ga-Zn-O為主之氧化物靶極的濺鍍法而形成。
做為In-Ga-Zn-O為主之氧化物靶極，例如，可使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：1[克分子比]之組成比的氧化物靶極。注意的是，無需一定要限制靶極的材料及組成比成為上述者。例如，可使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[克分子比]之組成比的氧化物靶極。
氧化物靶極的相對密度係高於或等於90%且低於或等於100%，較佳地高於或等於95%至低於或等於100%。此係因為藉由具有高相對密度之金屬氧化物靶極的使用。可形成密質之氧化物半導體層。
沈積氛圍可係稀有氣體(典型地，氬)氛圍，氧氛圍，包含稀有氣體和氧之混合氛圍，及其類似物。此外，較佳地，係在使用其中諸如氫、水、氫氧基、及氫化物之雜質被充分去除的高純度氣體之氛圍下執行，使得可防止氫、水、氫氧基、及氫化物進入至氧化物半導體層之內。
例如，可如下地形成氧化物半導體層106。
沈積情形的實例係如下：基板與靶極之間的距離係60毫米；壓力係0.4帕(Pa)；直流(DC)功率係0.5千瓦；以及沈積氛圍係包含氬和氧的混合氛圍(氧之流率係33%)。注意的是，脈波DC濺鍍法係較佳的，因為可降低沈積中所產生的粉狀物物質(亦稱為顆粒或灰塵)，且可使膜厚度均勻。
此時，基板的溫度係設定為高於或等於100℃且低於或等於450℃，較佳地高於或等於150℃且低於或等於250℃，而可藉以自第一區101釋放出氧，以致可降低與第一區101接觸的氧化物半導體層106之部分(將成為通道區126之部分)的氧缺乏，且可降低氧化物半導體層106與第一區101之間的介面狀態密度。
當未與第一區101接觸的氧化物半導體層106之部分(將成為源極區122a及汲極區122b之部分)係與其中比第一區101釋放出更小量之氧的第二區102接觸時，則可抑制氧化物半導體層106的該等部分之電阻的增加。
注意的是，在藉由濺鍍法而形成氧化物半導體層106之前，所附著至其中氧化物半導體層106將被形成於該處之表面(例如，絕緣層103之表面)的物質可藉由其中引入氬氣體且產生電漿之逆濺鍍法，而予以去除。在此，相較於其中離子與濺鍍靶極碰撞之濺鍍法，逆濺鍍法係其中離子與將被處理的表面碰撞以致使該表面被修正的方法。用以使離子與將被處理的表面碰撞之方法的實例係其中在稀有氣體氛圍中將高頻電壓施加至表面側，以致使電漿產生於將被處理之物體的附近之方法。注意的是，取代稀有氣體氛圍，可使用氮、氧、或其類似物之氛圍。
氧化物半導體層106可在形成具有所欲形狀的遮罩於該氧化物半導體層之後，藉由蝕刻而予以處理。該遮罩可藉由諸如光微影術或噴墨法之方法而形成。選擇性地，該遮罩可藉由噴墨法或其類似方法而形成。
對於氧化物半導體層的蝕刻，可使用濕蝕刻或乾蝕刻。不用多說地，可結合地使用該等者二者。
之後，較佳地執行熱處理(第一熱處理)於氧化物半導體層106上。藉由第一熱處理，可去除氧化物半導體層106中之過多的氫(包含水和氫氧基)。第一熱處理的溫度係高於或等於100℃且低於或等於650℃或低於基板的應變點，較佳地高於或等於250℃且低於或等於600℃。該第一熱處理的氛圍係氧氣體氛圍或惰性氣體氛圍。
注意的是，該惰性氣體包含氮或稀有氣體(例如，氦、氖、或氬)做為其主要成分，且較佳地，不包含水、氫、或其類似物。例如，所引入至熱處理設備內之氮或諸如氦、氖、或氬之稀有氣體的純度係設定為6N(99.9999%)或更高，較佳地，7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。該惰性氣體氛圍係包含惰性氣體做為主要成分，且包含小於10ppm的濃度之反應氣體的氛圍。
注意的是，氧化氣體係氧、臭氧、二氧化氮、或其類似物，且較佳地，該氧化氣體並不包含水、氫、及其類似物。例如，所引入至熱處理設備內之氧、臭氧、或二氧化氮的純度係設定為6N(99.9999%)或更高，較佳地，7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。做為氧化氣體氛圍，可使用其中氧化氣體與惰性氣體混合之氛圍，且包含至少10ppm的氧化氣體。
藉由該第一熱處理，氧係自第一區101而釋放出，以致使第一區101與和第一區101接觸之氧化物半導體層106的部分(將成為通道區126的部分)之間的介面狀態密度可降低，且在和第一區101接觸的氧化物半導體層106的部分中之氧缺乏可降低。藉由上述介面狀態密度之降低，可減低BT測試後之臨限電壓的變動。進一步地，通常，已知的是，在氧化物半導體層中之氧缺乏的一部分用作施體，且產生電子，亦即，載子。由於在氧化物半導體層106中之電子的產生，電晶體155的臨限電壓會以負的方向而偏移，以致使電晶體155易於常態地導通。在該氧化物半導體層106中的氧缺乏被補償，則以負方向所偏移之臨限電壓的量可藉以降低。
此外，並未與第一區101接觸之氧化物半導體層106的部分(將成為源極區122a及汲極區122b的部分)係與其中比第一區101釋放出更小量之氧的第二區102接觸，因而可抑制氧化物半導體層106的該等部分之電阻的增加。
該熱處理可以以此方式而執行，亦即，將物件引入至其中使用電阻加熱元件或其類似物的電爐之內，且在氮氛圍中以350℃而予以加熱一小時之方式。在該熱處理之期間，為了要防止水和氫的進入，氧化物半導體層並未被暴露至空氣。
注意的是，熱處理設備並未受限於電爐，且可包含用以藉由來自諸如加熱之氣體的媒質之熱傳導或熱輻射而加熱物件的裝置。例如，可使用諸如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備之RTA(快速熱退火)設備。LRTA設備係用以藉由來自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之燈所發射出的光(電磁波)之輻射，而加熱將被處理之物件的設備。GRTA設備係用以使用高溫氣體而執行熱處理的設備。做為高溫氣體，所使用的係不會在熱處理中與將被處理之物件反應的惰性氣體，例如，氮或諸如氬之稀有氣體。
例如，做為第一熱處理，可如下地執行GRTA處理。物件係放置於已被加熱的惰性氣體氛圍中，加熱數分鐘，且自該惰性氣體氛圍取出，該GRTA處理可致能短時間的高溫熱處理。此外，即使當溫度超越物件的上限溫度時，亦可使用GRTA處理。注意的是，可在該處理之期間將惰性氣體氛圍切換至包含氧化氣體的氛圍。此係因為藉由執行第一熱處理於包含該氧化氣體的氛圍中，可補償氧化物半導體層106中之氧缺乏，且可降低在能隙中之由於氧缺陷的缺陷能階。
上述的熱處理(第一熱處理)可因為其去除氫、水、及類似物之有利功效，而被稱為脫水處理、脫氫處理、或類似處理。此外，上述的熱處理亦可因為其自絕緣層、熱處理氛圍、或類似物以供應氧之有利功效，而被稱為用以供應氧的處理。該脫水處理、脫氫處理、或用以供應氧之處理可在例如，將氧化物半導體層處理成為具有島狀形狀之後的時序被執行。該脫水處理、脫氫處理、或用以供應氧之處理可執行一次或複數次。
注意的是，在此所描述的係其中第一熱處理係執行於氧化物半導體層106被處理成為具有島狀形狀之後的情況；然而，本發明之一實施例並未受限於此。該氧化物半導體層106可在第一熱處理後被處理。
接著，絕緣層係形成為與氧化物半導體層106接觸，以及導電層係形成為與該絕緣層接觸。該絕緣層及該導電層係藉由光微影術而被處理成相同的圖案，以形成閘極絕緣層112及閘極電極114(請參閱第3B圖)。換言之，閘極電極114及閘極絕緣層112可使用相同的遮罩而形成。選擇性地，可形成閘極電極114，且然後，可使用該閘極電極114做為遮罩以形成閘極絕緣層112。
閘極絕緣層112可包含與第一區101之結構相似的結構(例如，材料)。選擇性地，諸如氧化鉿或氧化鋁之具有高介電常數的材料可視電晶體之閘極絕緣層的功能而使用於閘極絕緣層112。此外，當考慮閘極耐壓或與氧化物半導體的介面狀態時，可將諸如氧化鉿或氧化鋁之具有高介電常數的材料堆疊於氧化矽、氮氧化矽、或氮化矽之上。該閘極絕緣層112的總厚度係較佳地大於或等於1奈米且小於或等於300奈米，更佳地大於或等於5奈米且小於或等於50奈米。當閘極絕緣層的厚度愈大時，則短通道效應愈增強且臨限電壓更易於偏移於負側。此外，發現到當閘極絕緣層的厚度小於或等於5奈米時，由於隧道電流之漏洩會增加。
第二熱處理係較佳地在形成閘極絕緣層112之後執行。第二熱處理的溫度係高於或等於100℃且低於或等於650℃或低於基板的應變點，較佳地高於或等於250℃且低於或等於600℃或低於基板的應變點。
第二熱處理可在氧化氣體或惰性氣體的氛圍下執行。較佳地，氧化氣體或惰性氣體不包含水、氫、及其類似物。進一步地，所引入至熱處理設備內之氣體的純度係較佳地設定為6N(99.9999%)或更高，更佳地，7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。
第二熱處理係執行於當氧化物半導體層106與第一區101及閘極絕緣層112接觸時的同時。因此，氧化物半導體的主要成分之其中一者的氧可自包含氧之第一區101及閘極絕緣層112供應至該氧化物半導體層106。因而，可降低氧化物半導體層106中的氧缺乏、第一區101與氧化物半導體層106之間的介面狀態密度、及氧化物半導體層與閘極絕緣層112之間的介面狀態密度。同時，亦可降低閘極絕緣層112中的缺乏。
注意的是，在第二熱處理的時序上並無特殊的限制，只要其係在形成閘極絕緣層112之後即可。該第二熱處理可執行複數次。
閘極電極114可使用諸如鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧的金屬材料，該等金屬材料之任一者的氮化物，或包含該等金屬材料之任一者做為主要成分的合金材料而形成。注意的是，閘極電極114可具有單層的結構或堆疊的結構。
接著，氧化物半導體層106的電阻係使用閘極電極114做為遮罩而降低，以致使源極區122a及汲極區122b形成。在閘極電極114的下面之其中電阻並未降低的區域變成通道區126(請參閱第3C圖)。做為用以降低電阻的方法，可給定氬電漿處理、氫電漿處理、氨電漿處理、及其類似處理。此時，電晶體的通道長度L係由閘極電極114的寬度所決定。藉由以此方式使用閘極電極114做為遮罩而圖案化，源極區122a及汲極區122b不會與閘極電極114重疊，且在此區域中的寄生電容不會產生；因此，可增加電晶體的操作速度。
其次，形成層間絕緣層124，且將開口部分設置於與源極區122a及汲極區122b重疊之層間絕緣層124的區域中。接著，形成導電層且將其處理，以形成佈線108a及佈線108b(請參閱第3D圖)。
做為使用於佈線108a及佈線108b之導電層，例如，可使用包含選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素的金屬層、或包含上述元素之任一者做為成分的金屬氮化物層(例如，氮化鈦層、氮化鉭層、或氮化鎢層)。Ti、Mo、W、或其類似物的高熔點金屬層，或該等元素之任一者的金屬氮化物層(氮化鈦層、氮化鉬層、或氮化鎢層)可堆疊於Al、Cu、或其類似物之金屬層的底部側及頂部側之其中一者或二者上。
選擇性地，使用於佈線108a及佈線108b之導電層可使用導電金屬氧化物而形成。做為導電金屬氧化物，可使用氧化銦(In2 O3 或其類似物)、氧化錫(SnO2 或其類似物)、氧化鋅(ZnO或其類似物)、氧化銦-氧化錫合金(In2 O3 -SnO2 或其類似物，其係縮寫為ITO)、氧化銦-氧化鋅合金(In2 O3 -ZnO或其類似物)、或其中包含氧化矽之該等金屬氧化物材料的任一者。
導電層可藉由使用阻體遮罩之蝕刻而加以處理。紫外光，KrF雷射光，ArF雷射光，或其類似者係較佳地使用於光曝射，以供形成蝕刻用的阻體遮罩之用。
電晶體155係透過上述處理而形成。
接著，將參照第4A至4D圖來敘述絕緣層103之製造方法的實例。首先，透過與第2A至2C圖相同的處理，第一區101係形成於基板100上，以及第二絕緣層132係形成於基板100及第一區101之上(請參閱第4A圖)。然後，第三絕緣層133係形成於第二絕緣層132之上(請參閱第4B圖)。做為第三絕緣層133，可使用平坦化絕緣層。例如，做為第三絕緣層133之材料，可使用諸如丙烯酸樹脂、聚醯乙胺、苯并環丁烯、聚醯胺、或環氧樹脂之可藉由濕處理所形成的有機絕緣材料。除了該等有機絕緣材料之外，可使用諸如低介電常數之材料(低k材料)、矽氧烷為主的樹脂、磷矽酸鹽玻璃(PSG)、或硼磷矽酸鹽玻璃(BPSG)之可藉由濕處理所形成的無機絕緣材料。
第三絕緣層133可根據材料而藉由旋塗法，浸漬法，噴塗法，液滴排出法(例如，噴墨法、網印法、或平版印刷法)，輥塗法，簾塗法，刀塗法，或其類似方法所形成。
然後，使第三絕緣層133及第二絕緣層132接受蝕刻處理。第三絕緣層133及第二絕緣層132之蝕刻選擇比係1：1或接近1：1的蝕刻劑係使用於蝕刻處理。因而，第三絕緣層133的蝕刻速率可與第二絕緣層132的蝕刻速率實質相同(請參閱第4C圖)。注意的是，第三絕緣層133及第二絕緣層132可藉由乾蝕刻或濕蝕刻而予以蝕刻。
然後，使第三絕緣層133及第二絕緣層132接受蝕刻處理，直至暴露出第一區101的表面時為止，以致可形成其中第二區102與第一區101接觸且第一區101的表面與第二區102的表面彼此互相對齊之絕緣層103(請參閱第4D圖)。第一區101的表面與第二區102的表面之對齊可防止將被形成於其上的氧化物半導體層之斷開。此功效可在當使氧化物半導體層106變薄時增強。氧化物半導體層106之斷開的防止可防止源極區122a及汲極區122b之斷開，且可抑制導通狀態電流的降低。此外，可防止將被形成於該氧化物半導體層106上的閘極絕緣層112之斷開。閘極絕緣層112之斷開的防止可抑制漏電流的增加及介電強度電壓的降低。
注意的是，第一區101形成，且然後在此，第二區102形成；惟，第一區101及第二區102的形成順序可予以反轉，亦即，第二區102形成，且然後，第一區101形成。在該情況中，於選擇性地形成第二區102之後，將第一絕緣層131形成於整個表面上，且將第三絕緣層133形成於第一絕緣層131之上。然後，使第三絕緣層133及第一絕緣層131接受研磨處理或蝕刻處理，直至暴露出第二區102的表面時為止，以致可形成其中第二區102與第一區101接觸且第一區101的表面與第二區102的表面彼此相互對齊之絕緣層103。而且，在該情況中，第三絕緣層133及第一絕緣層131可藉由乾蝕刻或濕蝕刻而加以蝕刻。
在此，第二絕緣層132及第三絕緣層133形成；然而，第二絕緣層132可使用與第三絕緣層133之材料及方法相同的材料及方法而形成，以致可形成具有均勻表面的第二絕緣層132。換言之，如第5A圖中所描繪地，具有均勻表面之第二絕緣層132可使用與第三絕緣層133之材料及方法相同的材料及方法，而形成於基板100及第一區101之上。使具有均勻表面的第二絕緣層132接受蝕刻處理，直至暴露出第一區101的表面時為止，以致使第二區102可如第5B圖中所描繪地形成。因而，可形成其中第一區101的表面與第二區102的表面係彼此互相對齊之絕緣層103。而且，在該情況中，所使用為第二區102之材料係其中比第一區101釋放出更小量的氧之絕緣層。透過第5A及5B圖中所描繪的製造方法，用以形成絕緣層103之沈積的數目係小於第4A至4D圖中所描繪的製造方法之用以形成絕緣層103之沈積的數目，且處理變成更容易。
隨後的步驟可以與第3A至3D圖之該等步驟相同。
依據此實施例，其中氧係藉由加熱而釋放出的第一區101係設置成為與氧化物半導體層106之通道區126接觸的絕緣層，且其中比第一區101釋放出更小量之氧的第二區102係設置成為與氧化物半導體層106之源極區122a及汲極區122b接觸的絕緣層。因而，可提供具有小的截止狀態電流、小的臨限電壓變化、大的導通狀態電流、及穩定的電性特徵之電晶體。
依據此實施例，可提供包含高度可靠之電晶體的半導體裝置，而該電晶體具有有利的電性特徵。
在此實施例中所敘述之該等方法及結構可與其他實施例中所敘述之任一方法及結構適當地結合。
[實施例2]
在此實施例中，將參照第6圖來敘述半導體裝置的實施例。第6圖描繪電晶體156的橫剖面，而該電晶體156具有與第1A圖中所描繪的電晶體155之結構不同的結構。第6圖中所描繪之電晶體156係與第1A圖中所描繪的電晶體155不同，其中並未設置第二區102。
第6圖中之電晶體156包含第一絕緣層104，氧化物半導體層106，閘極絕緣層112，及閘極電極114，其係在基板100上。電晶體156包含通道區126，源極區122a，及汲極區122b於氧化物半導體層106中。通道區126，源極區122a，及汲極區122b係設置於相同的層之中。
第二絕緣層105可設置於電晶體156的下面。該第二絕緣層105作用成為電晶體156的基底層。
第一絕緣層104係選擇性地設置於基板100上，或基板100上所設置的第二絕緣層105上。氧化物半導體層106係設置於第一絕緣層104上。該氧化物半導體層106係設置而與第一絕緣層104及基板100或基板100上所設置的第二絕緣層105接觸。氧化物半導體層106的通道區126係設置而與第一絕緣層104接觸。氧化物半導體層106的源極區122a及汲極區122b係設置而與基板100或基板100上所設置的第二絕緣層105接觸。
閘極絕緣層112係設置而與氧化物半導體層106接觸。閘極電極114係設置而與閘極絕緣層112接觸。層間絕緣層124係設置於閘極電極114上。佈線108a及佈線108b係穿過層間絕緣層124，而分別電性連接至源極區122a及汲極區122b。佈線108a及佈線108b作用成為源極電極及汲極電極。
第一絕緣層104的材料可具有與實施例1中所述之第一區101的材料相同的結構。換言之，做為第一絕緣層104的材料，可使用氧化矽、氮氧化矽、氧化鋁、任何該等材料之混合材料、或其類似物。氧係藉由加熱而自第一絕緣層104釋放出。藉由加熱而釋放出氧意指的是，所釋放出而被轉換成為氧原子之氧的數量係在熱脫附光譜儀(TDS)中大於或等於1×1018 原子/cm3 ，較佳地，大於或等於3×1020 原子/cm3 。選擇性地，做為第一絕緣層104之材料，可使用氧過量之氧化矽(SiOX (X>2))。在過量之氧化矽(SiOX (X>2))中，每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上。每一單位體積之矽原子的數目及氧原子的數目係藉由拉塞福(Ruther ford)反向散射光譜測量儀所測量。
在其中設置第二絕緣層105的情況中，該第二絕緣層105的材料可具有與實施例1中所述之第二區102的材料相同的結構。換言之，做為第二絕緣層105的材料，可使用氧化矽、氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、氮氧化鋁、或其類似物。第二絕緣層105係其中比第一絕緣層104釋放出更小量之氧的絕緣層。
此外，第一絕緣層104及/或第二絕緣層105可藉由堆疊上述材料與氧化矽、氮化矽、氮氧化矽、氮化矽氧化物、氧化鋁、氮化鋁、氮氧化鋁、其混合材料、或其類似物而形成。在其中第一絕緣層104及/或第二絕緣層105係以堆疊結構而形成的情況中，與氧化物半導體層106接觸的層可使用第一絕緣層104之材料或第二絕緣層105之材料而形成。
通道區126與第一絕緣層104係彼此互相接觸，而可藉以降低第一絕緣層104與通道區126之間介面狀態密度以及通道區126中的氧缺乏。由於介面狀態密度的降低，所以可抑制BT測試後之臨限電壓在負方向中的偏移。選擇性地，可抑制載子的產生，以致可獲得常態截止的特徵。
此外，源極區122a及汲極區122b係與基板100或第二絕緣層105接觸，而可藉以防止源極區122a及汲極區122b之電阻的增加以致可提供包含具有良好電性特徵之高度可靠電晶體156的半導體裝置。
在基板100之材料及其類似物的性質上並無特殊的限制，只要該材料至少具有足以耐受將於稍後被執行之熱處理的熱阻即可。例如，可使用玻璃基板、陶質基板、石英基板、或藍寶石基板做為基板100。選擇性地，可使用藉由矽、碳化矽、或其類似物所製成的單晶半導體基板或多晶半導體基板，藉由鍺化矽或其類似物所製成的化合物半導體基板，SOI基板，或其類似物做為基板100。仍選擇性地，可使用進一步設置有半導體元件之該等基板的任一者做為基板100。
可選擇性地使用撓性基板做為基板100。在其中電晶體係設置於撓性基板上的情況中，可將電晶體直接形成於該撓性基板之上。選擇性地，可將電晶體形成於不同基板上，且然後，將其分離而予以轉移至該撓性基板，亦即，基板100。注意的是，為了要自基板分離該電晶體且將其轉移至該撓性基板，分離層係較佳地形成於該不同基板與電晶體之間。
注意的是，在其中並未設置第二絕緣層105的情況中，較佳地使用藉由其中比第一絕緣層104釋放出更小量之氧的材料所形成之基板。例如，在其中並未設置第二絕緣層105的情況中，較佳地使用玻璃基板、陶質基板、石英基板、藍寶石基板、SOI基板、或其類似物做為基板100。
將敘述電晶體156的製造方法。第二絕緣層105係形成於基板100的整個表面上，且第一絕緣層104係選擇性地形成於第二絕緣層105之上。氧係藉由加熱而自第一絕緣層104釋放出。做為第一絕緣層104之材料，可使用氧過量之氧化矽(SiOX (X>2))。為了要增進與將於稍後被形成之氧化物半導體層106的作用範圍，較佳地，將第一絕緣層104的邊緣部分形成為具有斜度。此外，在第一絕緣層104的形成中所使用之光罩可以與閘極電極114的形成中所使用之光罩相同。
隨後的步驟可以與實施例1中所述之該等步驟相同。
因為在此步驟中可省略該等絕緣層之表面的對齊步驟，所以可藉由具有低成本及高通量的簡單方法而提供電晶體156。
依據此實施例，其中氧係藉由加熱而釋放出的第一絕緣層104係設置成為與氧化物半導體層106之通道區126接觸的絕緣層，且其中比第一絕緣層104釋放出更小量之氧的基板100或第二絕緣層105係設置成為與氧化物半導體層106之源極區122a及汲極區122b接觸的絕緣層。因而，可提供具有小的截止狀態電流、小的臨限電壓變化、大的導通狀態電流、及穩定的電性特徵之電晶體。
依據此實施例，可提供具有良好電性特徵之高度可靠的半導體裝置。
在此實施例中所敘述之該等結構，方法，及類似者可以與其他實施例中所敘述之任一結構，方法，及類似者適當地結合。
[實施例3]
在此實施例中，將參照第9A至9C圖來敘述半導體裝置的實施例。第9A圖係電晶體的頂視圖。第9B圖描繪對應於第9A圖中之交變的長及短斷線A-B之橫剖面結構。
第9B圖中所描繪的電晶體包含絕緣層103，氧化物半導體層136，閘極絕緣層112，閘極電極114，側壁絕緣層130，源極電極116a，及汲極電極116b於基板100上。絕緣層103包含第一區101及第二區102。第9B圖中所描繪的電晶體包含通道區126，源極區122a，汲極區122b，補償區123a，及補償區123b於氧化物半導體層136中。通道區126，源極區122a，汲極區122b，補償區123a，及補償區123b係設置於相同的層中。
補償區123a及補償區123b具有比通道區126更低的電阻，且具有比源極區122a及汲極區122b更高的電阻，補償區123a或補償區123b的寬度亦稱為Loff，其係描繪於第9A圖中。具有該Loff，可降低電晶體的短通道效應。因此，在使用其中短通道效應會明顯增強的細小電晶體之情況中，第9B圖中所描繪的結構(亦稱為Loff結構)係有利的。此外，藉由使用該Loff結構，可降低諸如熱載子變質之電晶體的變質。
氧化物半導體層136係設置而與第一區101及第二區102接觸。氧化物半導體層136的通道區126係設置而與第一區101接觸。源極區122a，汲極區122b，補償區123a，及補償區123b係設置而與第二區102接觸。補償區123a及補償區123b係比源極區122a及汲極區122b更靠近通道區126。
閘極絕緣層112係設置而與通道區126，補償區123a，及補償區123b接觸。側壁絕緣層130係設置於閘極電極114的周邊。閘極電極114及側壁絕緣層130係設置而與閘極絕緣層112接觸。層間絕緣層124係設置於閘極電極114及側壁絕緣層130上。源極電極116a及汲極電極116b係設置而分別與源極區122a及汲極區122b接觸。佈線108a及佈線108b係穿過層間絕緣層124而電性連接至源極電極116a及汲極電極116b。
做為使用於源極電極116a及汲極電極116b之導電層。例如，可使用包含選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素的金屬層、或包含上述元素之任一者做為成分的金屬氮化物層(例如，氮化鈦層、氮化鉭層、或氮化鎢層)。Ti、Mo、W、或其類似物的高熔點金屬層，或該等元素之任一者的金屬氮化物層(氮化鈦層，氮化鉬層，或氮化鎢層)可堆疊於Al、Cu、或其類似物之金屬層的底部側或頂部側之其中一者或二者上。
此外，補償區123a及補償區123b係設置而與其中比第一區101釋放出更小量之氧的第二區102接觸，以致使氧不會被供應至補償區123a及補償區123b。
補償區123a及補償區123b並非其中電阻被特別減低的區域，且係根據絕緣層103與補償區123a及補償區123b所接觸之區域，而與通道區126有所區別。也就是說，補償區123a及補償區123b係並未與其中氧係藉由加熱而釋放出的絕緣層接觸之氧化物半導體層136的區域。
在此實施例中所敘述的電晶體包含該等補償區，而可藉以提供具有較佳電性特徵之高度可靠的電晶體。
注意的是，該等補償區並非一定要被設置。例如，在第9C圖中所描繪的電晶體具有與第9B圖之電晶體不同的結構，其中並未設置補償區。
依據此實施例，可提供包含高度可靠之電晶體的半導體裝置，而該電晶體具有有利的電性特徵。
在此實施例中所敘述之該等結構，方法，及其類似者可與其他實施例中所敘述之任一結構，方法，及其類似者適當地結合。
[實施例4]
具有顯示功能之半導體裝置(亦稱為顯示裝置)可使用實施例1，實施例2，或實施例3中所述的電晶體而予以製造。此外，包含該電晶體之某些或所有的驅動器電路可形成於其中形成像素部於該處的基板上，而可藉以獲得系統在面板上。
在第7A圖中，密封劑205係設置以便圍繞著設置在第一基板201上的像素部202，且該像素部202係以密封劑205而被密封於第一基板201與第二基板206之間。在第7A圖中，掃描線驅動器電路204及信號線驅動器電路203係使用單晶半導體層或多晶半導體層，而各自地形成於分離所製備的基板上，且安裝於第一基板201上之與藉由密封劑205所圍繞之區域不同的區域中。各式各樣的信號及電位係自撓性印刷電路(FPC)218a及218b，而供應至各自分離所形成的信號線驅動器電路203及掃描線驅動器電路204，以及像素部202。
在第7B及7C圖中，密封劑205係設置以圍繞著設置在第一基板201上的像素部202及掃描線驅動器電路204。第二基板206係設置於像素部202及掃描線驅動器電路204之上。因此，像素部202及掃描線驅動器電路204係藉由第一基板201、密封劑205、及第二基板206，而與顯示元件密封在一起。在第7B及第7C圖中，信號線驅動器電路203係使用單晶半導體層或多晶半導體層，而形成於分離所製備的基板上，且安裝於第一基板201上之與藉由密封劑205所圍繞之區域不同的區域中。在第7B及7C圖中，各式各樣的信號及電位係自FPC218而供應至分離所形成之信號線驅動器電路203、掃描線驅動器電路204、及像素部202。
雖然第7B及7C圖各自地顯示其中信號線驅動器電路203係分離地形成，且安裝於第一基板201上之實例，但本發明之一實施例並未受限於此結構。掃描線驅動器電路可分離地形成，且然後，予以安裝，或僅一部分之信號線驅動器電路或一部分之掃描線驅動器電路可分離地形成，且然後，予以安裝。
注意的是，分離所形成之驅動器電路的連接方法並未受到特別的限制，且晶片在玻璃上(COG)法、打線接合法、卷帶自動接合(TAB)法、或其類似方法可加以使用。第7A圖顯示其中信號線驅動器電路203及掃描線驅動器電路204係藉由COG法所安裝的實例。第7B圖顯示其中信號線驅動器電路203係藉由COG法所安裝的實例。第7C圖顯示其中信號線驅動器電路203係藉由TAB法所安裝的實例。
顯示裝置在其分類中包含其中密封顯示元件之面板，及其中諸如控制器之IC係安裝於該面板上之模組。
注意的是，在此說明書中之顯示裝置意指影像顯示裝置、顯示裝置、或光源(包含照明裝置)。該顯示裝置包含以下模組之任一者：設置有諸如FPC，TAB卷帶，或TCP之連接器的模組；其中印刷線路板係設置於TAB卷帶或TCP之末端的模組；以及其中積體電路(IC)係藉由COG法而直接安裝於顯示元件上的模組。
進一步地，設置在第一基板201上之像素部及掃描線驅動器電路包含複數個電晶體，而該等電晶體可應用實施例1、實施例2、或實施例3中所述之實例的電晶體。
做為顯示裝置中所設置之顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件在其分類中包含其中光亮度係藉由電流或電壓所控制之元件，且特別地，包含無機電致發光(EL)元件、有機EL元件、及其類似物。再者，可使用諸如電子墨水之其中的對比係藉由電效應而改變的顯示媒質。
在其中使用液晶元件做為顯示元件的情況中，可使用熱向性液晶、低分子液晶、高分子液晶、高分子分散液晶、強誘電性液晶、反強誘電性液晶、或其類似物。該液晶材料根據條件而顯示膽甾相，碟狀液晶分子相，立方相，手徵向列相，各向同性相，或其類似相。
選擇性地，可使用顯示藍色相而無需配向層之液晶。藍色相係液晶相之一，其係正好在當增加膽甾性液晶之溫度時，且同時膽甾相改變成為各向同性相之前所產生。因為藍色相僅在狹窄的溫度範圍中出現，所以使用其中混合手徵性材料之液晶組成物於液晶層，以便增進溫度範圍。包含顯示藍色相之液晶及手徵性分子的液晶組成物具有1毫秒或更小之短的回應時間，具有無需配向處理之光學各向同性，且具有小的視角相依性。此外，因為無需設置配向層且無需一定要磨擦定向處理，所以可防止由於磨擦定向處理所造成之靜電放電損壞，且可降低製造裝置中之液晶顯示裝置的缺陷和損壞。因此，可增加液晶顯示裝置的生產率。
液晶材料的電阻率係1×109 Ω‧cm或更大，較佳地係1×1011 Ω‧cm或更大，更佳地係1×1012 Ω‧cm或更大。在此說明書中之電阻率的值係測量於20℃。
設置在液晶顯示裝置中之儲存電容器的尺寸係考慮設置在像素部或其類似物中之漏電流而設定，以致使電荷可被保持預定之週期。藉由使用包含高純度之氧化物半導體層的電晶體，可足以提供具有小於或等於1/3，較佳地小於或等於1/5之每一個像素的液晶電容之電容的儲存電容器。
在此實施例中所使用之包含氧化物半導體層的電晶體中，可使截止狀態中之電流(截止狀態電流)變小。因此，可將諸如影像信號之電信號保持長的週期，且當開啟電源時，可將寫入間隔設定為更長。因而，可降低再新操作的頻率，而產生抑制功率消耗的功效。
在此實施例中所使用之包含氧化物半導體層的電晶體之場效應遷移率可相對地高，而可藉以高速操作。因此，藉由使用該電晶體於液晶顯示裝置的像素部中，可提供高品質的影像。此外，因為該等電晶體可分離地設置於一基板上的驅動器電路部及像素部之中，所以可降低液晶顯示裝置之組件的數目。
對於液晶顯示裝置，可使用扭轉向列(TN)模式、平面開關(IPS)模式、邊緣電場開關(FFS)模式、軸向對稱配向之微胞(ASM)模式、光學補償雙折射(OCB)模式、強誘電性液晶(FLC)模式、反強誘電性液晶(AFLC)模式、或其類似物。
諸如使用垂直配向(VA)模式之透射式液晶顯示裝置的常態黑色液晶顯示裝置係較佳的。垂直配向模式係液晶顯示裝置之液晶分子的配向控制方法，其中當未施加電壓時，液晶分子係垂直配向於面板表面。可給定若干實例，做為垂直配向模式。例如，可使用多域垂直配向(MVA)模式、圖案化垂直配向(PVA)模式、高級超視野(ASV)模式、及其類似模式。此外，可使用所謂場域放大或多域之設計，其中將像素畫分成為若干區域(子像素)，且使分子以不同方向而在其個別的區域中配向。
在該顯示裝置中，可適當地設置黑色矩陣(遮光層)，諸如偏光構件、延遲構件、或抗反射構件之光學構件(光學基板)，及其類似物。例如，圓形偏光可藉由使用偏光基板及延遲基板而獲得。此外，可使用背光、側光、或其類似光做為光源。
此外，可使用利用複數個發光二極體(LED)做為背光之分時顯示方法(亦稱場順序驅動法)。藉由使用場順序驅動法，可執行彩色顯示而無需使用濾色片。
做為像素部中的顯示方法，可使用漸進法、隔行法、或其類似方法。進一步地，在彩色顯示時，於像素中所控制的彩色元素並未受限於三顏色：R、G、及B(R，G及B分別對應於紅色，綠色，及藍色)。例如，可使用R、G、B、及W(W對應於白色)，或R、G、B、及黃色、青色、紫紅色、及其類似顏色的其中一者或更多者。進一步地，顯示區域的尺寸可在彩色元素的個別點之間有所不同。本發明之實施例並未受限於對彩色顯示之顯示裝置的應用，而是亦可應用至單色顯示之顯示裝置。
選擇性地，做為顯示裝置中所包含之顯示元件，可使用利用電致發光的發光元件。利用電致發光的發光元件係依據發光材料是否係有機化合物或無機化合物而予以分類。通常，前者稱為有機EL元件，以及後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子及電洞會自電極之對而分別注入至包含發光有機化合物的層之內，以致使電流流動。該等載子(電子及電洞)復合，且因此，激勵發光有機化合物。該發光有機化合物自激勵狀態回到基態，而藉以發射出光。由於此機制，該發光元件係稱為電流激勵發光元件。
無機EL元件係依據其元件結構而被分類成為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子係分散於黏結劑中，且其光發射機制係使用施體能階及受體能階之施體-受體復合型光發射。薄膜無機EL元件具有其中發光層係介於介電層之間，而該等介電層則進一步介於電極之間的結構，且其光發射機制係使用金屬離子之內殼電子躍遷的局部型光發射。注意的是，在此係敘述有機EL元件之實例做為發光元件。
為了要提取來自發光元件所發射出的光，只要電極對的其中至少一者係透明即可。發光元件可具有頂部發射結構，其中光發射係透過相反於基板之表面而提取；底部發射結構，其中光發射係透過基板側之表面而提取；或雙重發射結構，其中光發射係透過相反於基板之表面及基板側之表面而提取，且具有該等發射結構之任一者的發光元件可予以使用。
進一步地，可提供其中驅動電子墨水的電子紙做為顯示裝置。電子紙亦稱為電泳顯示裝置(電泳顯示器)，且具有其中具有與正規的紙相同之可讀取性位準、具有比其他顯示裝置更小的功率消耗、以及可被設定成為具有薄且輕之形式的優點。
電泳顯示裝置可具有各式各樣的模式。電泳顯示裝置包含複數個微囊，而分散於溶劑或溶解物中，每一個微囊包含正充電的第一粒子及負充電的第二粒子。藉由施加電場至該等微囊，則在該等微囊中之該等粒子會以彼此相反的方向移動，且僅聚集於一側之粒子的顏色會顯示。注意的是，第一粒子及第二粒子各自包含顏料，且當不具有電場時，並不會移動。此外，第一粒子及第二粒子具有不同的顏色(其可係無色)。
因此，電泳顯示裝置係使用其中具有高介電常數的物質移動至高電場區之所謂介電泳動效應的顯示裝置。
其中上述微囊分散於溶劑中之溶液係稱為電子墨水。此電子墨水可印刷於玻璃、塑膠、布、紙、及其類似物的表面上。再者，藉由使用濾色片或具有顏料之粒子，亦可獲得彩色顯示。
注意的是，在該等微囊中之第一粒子及第二粒子可各自地藉由選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、強誘電性材料、電致發光材料、電色材料、及磁泳材料之單一材料所形成，或藉由其複合材料所形成。
做為電子紙，可使用利用扭轉球顯示系統的顯示裝置。扭轉球顯示系統意指其中各自以黑色及白色所著色的球狀粒子係配置在使用於顯示元件之電極層的第一電極層與第二電極層之間，且電位差係產生於第一電極層與第二電極層之間而控制該等球狀粒子的取向，以致使顯示被執行。
顯示裝置藉由自光源或顯示元件傳送光而執行顯示。因此，設置用於其中傳送光的像素部之基板及諸如絕緣層及導電層的薄膜具有相對於可見光波長範圍中的光之透光性質。
用以施加電壓至顯示元件之第一電極層及第二電極層(其可各自地稱為像素電極層，共用電極層，相對電極層，及其類似物)可根據其中提取光的方向、其中設置電極層的位置、電極層的圖案結構、及其類似者，而具有透光性質或反光性質。
如上述地，藉由使用實施例1、實施例2、或實施例3中所例示之該等電晶體的任一者，可提供高度可靠的半導體裝置。注意的是，在實施例1、實施例2、或實施例3中所述之電晶體不僅可施加至具有上述顯示功能的半導體裝置，而且可施加至具有各式各樣功能的半導體裝置，例如，安裝在電源供應電路上的電力裝置、諸如LSI的半導體積體電路、及具有讀取物件資訊之影像感測器功能的半導體裝置。
在此實施例中所述之結構，方法，及其類似者可以與其他實施例中所述之該等結構，方法，及其類似者適當地結合。
[實施例5]
本發明一實施例之半導體裝置可應用至各式各樣的電子裝置(包含遊戲機)。電子裝置的實例係電視機(亦稱為電視或電視接收器)，電腦或其類似物之監測器，諸如數位相機或數位攝影機之相機，數位像框，行動電話手機(亦稱為行動電話或行動電話裝置)，攜帶式遊戲機，攜帶式資訊終端機，聲頻再生裝置，及諸如柏青哥(packinko)機之大型遊戲機。將敘述各自包含上述實施例中所述之半導體裝置的電子裝置之實例。
第8A圖描繪膝上型個人電腦，其包含主體301、外殼302、顯示部303、鍵盤304、及其類似物。使用實施例1至4之任一者中所述之半導體裝置，可藉以提供高度可靠的膝上型個人電腦。
第8B圖描繪個人數位助理(PDA)，其包含設置有顯示部313之主體311、外部介面315、操作鈕314、及其類似物。尖筆312係包含而成為用於操作之附件。使用實施例1至4之任一者中所述之半導體裝置，可藉以提供高度可靠的個人數位助理(PDA)。
第8C圖描繪電子書閱讀器的實例。例如，電子書閱讀器320包含二外殼，亦即，外殼321及外殼322。外殼321及外殼322係以鉸鏈325而結合，以致使電子書閱讀器320可以以鉸鏈325為軸而開啟或閉合。具有該結構，電子書閱讀器320可如書本一樣地操作。
顯示部323及顯示部324係分別結合於外殼321及外殼322中。顯示部323及顯示部324可顯示一影像或不同的影像。當顯示部323及顯示部324顯示不同的影像時，例如，正文可顯示於右側之顯示部(第8C圖中之顯示部323)上，且圖形可顯示於左側之顯示部(第8C圖中之顯示部324)上。使用實施例1至4之任一者中所述之半導體裝置，可藉以提供高度可靠的電子書閱讀器。
第8C圖描繪其中外殼321係設置有操作部及其類似物之實例。例如，外殼321係設置有電源開關326、操作鍵327、揚聲器328、及其類似物。具有該等操作鍵327，則可翻閱頁面。注意的是，鍵盤、指標裝置、或其類似物亦可設置在其中設置顯示部於上之外殼的表面上。再者，外部連接端子(耳機端子，USB端子，或其類似物)、記錄媒體插入部、及其類似物亦可設置在外殼的背面或側面。再者，電子書閱讀器320可具有電子字典之功能。
電子書閱讀器320可無線地傳送及接收資料。透過無線通訊，可自電子書伺服器採購及下載所欲的書籍資料及其類似物。
第8D圖描繪攜帶式資訊終端機，其包含二外殼，亦即，外殼330及外殼331。外殼331包含顯示面板332、揚聲器333、微音器334、指標裝置336、相機鏡頭337、外部連接端子338、及其類似物。此外，外殼330包含具有攜帶式資訊終端機之充電功能的太陽能電池340、外部記憶體槽341、及其類似物。進一步地，天線係結合於外殼331中。使用實施例1至4之任一者中所述之半導體裝置，可藉以提供高度可靠的攜帶式資訊終端機。
進一步地，顯示面板332係以觸控面板而設置，顯示為影像之複數個操作鍵335係藉由點線而描繪於第8D圖中。注意的是，行動電話包含升壓電路，用以將來自太陽能電池340所輸出之電壓升高至每一個電路所需之電壓。
在顯示面板332中，可根據使用圖案而適當地改變顯示方向。進一步地，行動電話係設置有相機鏡頭337於與顯示面板332相同的表面上，且因此，可將其使用為視訊電話。揚聲器333及微音器334可使用於視訊電話來電，記錄及播放聲音，及其類似者，以及語音通話。此外，可將其中外殼330及331係如第8D圖中所描繪地開啟的狀態中之外殼330及331滑動，使得其中一者重疊在另一者之上；因此，可降低行動電話的尺寸，而使該行動電話適用於攜帶。
外部連接端子338可連接至AC轉換器及諸如USB電纜之各式各樣類型的電纜，且充電及與個人電腦之資料通訊亦係可能的。此外，大量資料可藉由插入記錄媒體至外部記憶體槽341而予以儲存，且可予以移動。
進一步地，除了上述功能之外，可設置紅外線通訊功能、電視接收功能、或其類似功能。
第8E圖描繪數位攝影機，其包含主體351、顯示部A 357、目鏡353、操作開關354、顯示部B 355、電池356、及其類似物。使用實施例1至4之任一者中所述之半導體裝置，可藉以提供高度可靠的數位攝影機。
第8F圖描繪電視機之實例。在電視機360中，顯示部363係結合於外殼361中。顯示部363可顯示影像。在此，外殼361係藉由座台365而予以支撐。使用實施例1至4之任一者中所述之半導體裝置，可藉以提供高度可靠的電視機360。
電視機360可藉由外殼361之操作開關或分離的遙控器，而予以操作。進一步地，該遙控器可設置有顯示部，用以顯示來自遙控器所輸出之資料。
注意的是，電視機360係設置有接收器、調變解調器、及其類似物。透過接收器的使用，可接收一般的電視廣播。此外，當電視機係經由調變解調器而有線或無線地連接至通訊網路時，可執行單向(自傳送器至接收器)或雙向(在傳送器與接收器之間，或在接收器之間)的資訊通訊。
在此實施例中所述之結構，方法，及其類似者可以與其他實施例中所述之該等結構，方法，及其類似者適當地結合。
此申請案係根據2010年7月26日在日本專利局所申請之日本專利申請案序號2010-167383，該申請案的全部內容係結合於本文以供參考。
100．．．基板
101．．．第一區
103．．．絕緣層
102．．．第二區
106，136．．．氧化物半導體層
112,113．．．閘極絕緣層
114．．．閘極電極
155,156．．．電晶體
126．．．通道區
122a．．．源極區
122b．．．汲極區
124．．．層間絕緣層
108a,108b．．．佈線
131,104．．．第一絕緣層
132,105．．．第二絕緣層
133．．．第三絕緣層
130．．．側壁絕緣層
123a,123b．．．補償區
116a．．．源極電極
116b．．．汲極電極
205．．．密封劑
202．．．像素部
202．．．第一基板
203．．．信號線驅動器電路
204．．．掃描線驅動器電路
206．．．第二基板
218a,218b．．．撓性印刷電路
301,311,351．．．主體
302,321,322,361,330,331．．．外殼
303,313,332,355,357,363,323,324．．．顯示部
304．．．鍵盤
312．．．尖筆
314．．．操作鈕
315．．．外部介面
320．．．電子書閱讀器
325．．．鉸鏈
326．．．電源開關
327,335．．．操作鍵
328,333．．．揚聲器
332．．．顯示面板
334．．．微音器
336．．．指標裝置
337．．．相機鏡頭
338．．．外部連接端子
340．．．太陽能電池
341．．．外部記憶體槽
354．．．操作開關
353．．．目鏡
356．．．電池
360．．．電視機
365．．．座台
在附圖中：
第1A及1B圖係各自地描繪半導體裝置之一實施例的橫剖面視圖；
第2A至2D圖係橫剖面視圖，描繪半導體裝置之製造方法的實例；
第3A至3D圖係橫剖面視圖，描繪半導體裝置之製造方法的實例；
第4A至4D圖係橫剖面視圖，描繪半導體裝置之製造方法的實例；
第5A及5B圖係橫剖面視圖，描繪半導體裝置之製造方法的實例；
第6圖係描繪半導體裝置之一實施例的橫剖面視圖；
第7A至7C圖各自地描繪半導體裝置之一實施例；
第8A至8F圖各自地描繪成為半導體裝置之電子裝置；以及
第9A至9C圖係描繪半導體裝置之一實施例的頂視圖及橫剖面視圖。
100．．．基板
101．．．第一區
102．．．第二區
103．．．絕緣層
106．．．氧化物半導體層
108a,108b．．．佈線
112．．．閘極絕緣層
114．．．閘極電極
122a．．．源極區
122b．．．汲極區
124．．．層間絕緣層
126．．．通道區
155．．．電晶體

Claims (42)

  1. 一種半導體裝置，包含：絕緣層，包括第一區及第二區；氧化物半導體層，係設置而與該第一區及該第二區接觸；閘極絕緣層，係設置而與該氧化物半導體層接觸；以及閘極電極，係設置而與該閘極絕緣層接觸，其中該氧化物半導體層包括通道區、源極區、及汲極區，其中該通道區係設置而與該第一區接觸，其中該源極區及該汲極區係設置而與該第二區接觸，且其中該第一區之組成係與該第二區之組成不同。
  2. 如申請專利範圍第1項之半導體裝置，其中該第一區包含氧化矽，且其中該第二區包含氧化矽、氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、或氮氧化鋁。
  3. 如申請專利範圍第1項之半導體裝置，其中自該第一區所釋放出而被轉換成為氧原子之氧的數量係於熱脫附光譜儀中大於或等於1×1018 原子/立方公分。
  4. 如申請專利範圍第1項之半導體裝置，其中該源極區及該汲極區係藉由降低該氧化物半導體層的電阻所獲得。
  5. 如申請專利範圍第1項之半導體裝置，其中氧係藉由加熱而自該第一區及該閘極絕緣層釋放出。
  6. 如申請專利範圍第1項之半導體裝置，其中該第一區及該閘極絕緣層包含氧化矽，其中每一單位體積之氧原子的數目係比矽原子的數目大兩倍以上。
  7. 如申請專利範圍第1項之半導體裝置，進一步包含：層間絕緣層，係設置於該閘極電極之上；以及佈線，係設置於該層間絕緣層上，且透過該層間絕緣層中所設置的開口而與該氧化物半導體層接觸。
  8. 如申請專利範圍第1項之半導體裝置，其中該第一區的表面及該第二區的表面係彼此共平面。
  9. 如申請專利範圍第2項之半導體裝置，其中每一單位體積之用於該第二區的氧化矽或氮氧化矽中之氧原子的數目係小於該第一區之氧原子的數目。
  10. 如申請專利範圍第1項之半導體裝置，其中在該通道區中之氧缺乏的數量係比在該源極區及該汲極區之中更低。
  11. 如申請專利範圍第1項之半導體裝置，其中該第一區包含比該第二區更高濃度的氧。
  12. 一種半導體裝置，包含：絕緣層，係選擇性地設置於絕緣表面上；氧化物半導體層，係設置於該絕緣層上；閘極絕緣層，係設置而與該氧化物半導體層接觸；以 及閘極電極，係設置而與該閘極絕緣層接觸，其中該氧化物半導體層包括通道區、源極區、及汲極區，其中該通道區係設置而與該絕緣層接觸，其中該源極區及汲極區係設置而與該絕緣表面接觸，且其中該氧化物半導體層延伸而超過該絕緣層的側表面。
  13. 如申請專利範圍第12項之半導體裝置，其中該絕緣層包含氧化矽。
  14. 如申請專利範圍第12項之半導體裝置，其中自該絕緣層所釋放出而被轉換成為氧原子之氧的數量係於熱脫附光譜儀中大於或等於1×1018 原子/立方公分。
  15. 如申請專利範圍第12項之半導體裝置，其中該源極區及該汲極區係藉由降低該氧化物半導體層的電阻所獲得。
  16. 如申請專利範圍第12項之半導體裝置，其中氧係藉由加熱而自該絕緣層及該閘極絕緣層釋放出。
  17. 如申請專利範圍第12項之半導體裝置，其中該絕緣層及該閘極絕緣層包含氧化矽，其中每一單位體積之氧原子的數目係比矽原子的數目大兩倍以上。
  18. 如申請專利範圍第12項之半導體裝置，進一步包含： 層間絕緣層，係設置於該閘極電極之上；以及佈線，係設置於該層間絕緣層上，且透過該層間絕緣層中所設置的開口而與該氧化物半導體層接觸。
  19. 如申請專利範圍第12項之半導體裝置，其中在該通道區中之氧缺乏的數量係比在該源極區及該汲極區之中更低。
  20. 一種半導體裝置的製造方法，包含以下步驟：形成絕緣層，該絕緣層包含第一區及第二區；形成氧化物半導體層，而與該第一區及該第二區接觸；形成閘極絕緣層，而與該氧化物半導體層接觸；形成閘極電極，而與該閘極絕緣層接觸；藉由降低該氧化物半導體層之一部分的電阻，而形成與該第二區接觸之源極區及汲極區於該氧化物半導體層之中；以及形成與該第一區接觸之通道區於該氧化物半導體層之中，其中該第一區之組成係與該第二區之組成不同。
  21. 如申請專利範圍第20項之半導體裝置的製造方法，其中該第一區包含氧化矽，且其中該第二區包含氧化矽、氮化矽、氮化矽氧化物、氮氧化矽、氧化鋁、氮化鋁、或氮氧化鋁。
  22. 如申請專利範圍第20項之半導體裝置的製造方 法，其中該第一區係藉由濺鍍法所形成。
  23. 如申請專利範圍第20項之半導體裝置的製造方法，其中該第一區的表面及該第二區的表面係彼此共平面。
  24. 如申請專利範圍第20項之半導體裝置的製造方法，其中該氧化物半導體層係藉由濺鍍法所形成。
  25. 如申請專利範圍第20項之半導體裝置的製造方法，其中在形成該氧化物半導體層之後執行在高於或等於100℃且低於或等於650℃之溫度的熱處理。
  26. 如申請專利範圍第20項之半導體裝置的製造方法，其中該源極區及該汲極區係藉由使用該閘極電極做為遮罩以降低該氧化物半導體層之一部分的電阻，而形成於該氧化物半導體層之中，且該通道區係形成於以該閘極電極覆蓋之該氧化物半導體層的一部分之中。
  27. 如申請專利範圍第20項之半導體裝置的製造方法，進一步包含以下步驟：形成層間絕緣層於該閘極電極之上；以及形成佈線於該層間絕緣層上，且透過該層間絕緣層中所設置的開口而與該氧化物半導體層接觸。
  28. 如申請專利範圍第20項之半導體裝置的製造方法，其中該第一區包含氧化矽，其中每一單位體積之氧原子的數目係比矽原子的數目大兩倍以上，且其中該第二區包含氧化矽或氮氧化矽，其中每一單位 體積之氧原子的數目係小於該第一區的每一單位體積之氧原子的數目。
  29. 如申請專利範圍第20項之半導體裝置的製造方法，其中氧係藉由加熱而自該第一區及該閘極絕緣層釋放出。
  30. 如申請專利範圍第20項之半導體裝置的製造方法，其中該第一區及該閘極絕緣層包含氧化矽，其中每一單位體積之氧原子的數目係比矽原子的數目大兩倍以上。
  31. 如申請專利範圍第20項之半導體裝置的製造方法，其中在該通道區中之氧缺乏的數量係比在該源極區及該汲極區之中更低。
  32. 如申請專利範圍第20項之半導體裝置的製造方法，其中該第一區包含比該第二區更高濃度的氧。
  33. 一種半導體裝置的製造方法，包含以下步驟：選擇性地形成絕緣層於絕緣表面上；形成氧化物半導體層，而延伸超過該絕緣層的側表面；形成閘極絕緣層，而與該氧化物半導體層接觸；形成閘極電極，而與該閘極絕緣層接觸；藉由降低該氧化物半導體層之一部分的電阻，而形成與該絕緣表面接觸之源極區及汲極區於該氧化物半導體層之中；以及形成與該絕緣層接觸的通道區於該氧化物半導體層之中。
  34. 如申請專利範圍第33項之半導體裝置的製造方法，其中該絕緣層包含氧化矽。
  35. 如申請專利範圍第33項之半導體裝置的製造方法，其中該絕緣層係使用氧或氧和氬的混合氣體，而藉由濺鍍法所形成。
  36. 如申請專利範圍第33項之半導體裝置的製造方法，其中該氧化物半導體層係藉由濺鍍法所形成。
  37. 如申請專利範圍第33項之半導體裝置的製造方法，其中在形成該氧化物半導體層之後執行在高於或等於100℃且低於或等於650℃之溫度的熱處理。
  38. 如申請專利範圍第33項之半導體裝置的製造方法，其中該源極區及該汲極區係藉由使用該閘極電極做為遮罩以降低該氧化物半導體層之一部分的電阻，而形成於該氧化物半導體層之中，且該通道區係形成於以該閘極電極覆蓋之該氧化物半導體層的一部分之中。
  39. 如申請專利範圍第33項之半導體裝置的製造方法，進一步包含以下步驟：形成層間絕緣層於該閘極電極之上；以及形成佈線於該層間絕緣層上，且透過該層間絕緣層中所設置的開口而與該氧化物半導體層接觸。
  40. 如申請專利範圍第33項之半導體裝置的製造方法，其中氧係藉由加熱而自該絕緣層及該閘極絕緣層釋放出。
  41. 如申請專利範圍第33項之半導體裝置的製造方 法，其中該絕緣層及該閘極絕緣層包含氧化矽，其中每一單位體積之氧原子的數目係比矽原子的數目大兩倍以上。
  42. 如申請專利範圍第33項之半導體裝置的製造方法，其中在該通道區中之氧缺乏的數量係比在該源極區及該汲極區之中更低。
TW100125967A 2010-07-26 2011-07-22 半導體裝置及其製造方法 TWI514574B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010167383 2010-07-26

Publications (2)

Publication Number Publication Date
TW201220496A TW201220496A (en) 2012-05-16
TWI514574B true TWI514574B (zh) 2015-12-21

Family

ID=45492848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125967A TWI514574B (zh) 2010-07-26 2011-07-22 半導體裝置及其製造方法

Country Status (4)

Country Link
US (3) US8519387B2 (zh)
JP (8) JP5917035B2 (zh)
KR (7) KR101894570B1 (zh)
TW (1) TWI514574B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8519387B2 (en) 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
JP5836680B2 (ja) * 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP6110075B2 (ja) 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20140086954A (ko) * 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
US20130270616A1 (en) * 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6186166B2 (ja) * 2012-05-02 2017-08-23 株式会社半導体エネルギー研究所 半導体装置
TWI515911B (zh) * 2012-06-07 2016-01-01 群創光電股份有限公司 薄膜電晶體基板及其製作方法以及顯示器
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102207063B1 (ko) 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2014229814A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 薄膜トランジスタ、表示装置および電子機器
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6440457B2 (ja) * 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
JP6446258B2 (ja) * 2013-12-27 2018-12-26 株式会社半導体エネルギー研究所 トランジスタ
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
DE112015001024T5 (de) 2014-02-28 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI682632B (zh) * 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102290538B1 (ko) 2015-04-16 2021-08-19 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP6394518B2 (ja) * 2015-07-02 2018-09-26 住友電気工業株式会社 半導体デバイスおよびその製造方法
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR102454385B1 (ko) * 2015-12-31 2022-10-14 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
KR102543577B1 (ko) 2016-04-07 2023-06-14 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR101818623B1 (ko) 2016-05-24 2018-01-15 (주)아바텍 알루미늄 산화질화물이 코팅된 투명기판
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
US11152513B2 (en) 2017-09-05 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7183184B2 (ja) * 2017-12-22 2022-12-05 株式会社半導体エネルギー研究所 半導体装置
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
JP2020136400A (ja) * 2019-02-15 2020-08-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
EP3940753A1 (en) * 2020-07-15 2022-01-19 Imec VZW Method for processing a fet device
EP4020588A1 (en) * 2020-12-28 2022-06-29 IMEC vzw Method for processing a fet device
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383473B (en) * 1996-12-30 2000-03-01 Hyundai Electronics Ind Semiconductor device and method of fabrication the same
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
TW201005950A (en) * 2008-05-07 2010-02-01 Canon Kk Thin film transistor and method of manufacturing the same

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03200319A (ja) * 1989-12-27 1991-09-02 Nec Corp 多結晶シリコンの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006202874A (ja) 2005-01-19 2006-08-03 Sharp Corp 薄膜トランジスタの製造方法及び薄膜トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
KR101035752B1 (ko) * 2005-11-30 2011-05-20 사천홍시현시기건유한공사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR101054798B1 (ko) * 2005-12-01 2011-08-05 사천홍시현시기건유한공사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5285235B2 (ja) * 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7419858B2 (en) * 2006-08-31 2008-09-02 Sharp Laboratories Of America, Inc. Recessed-gate thin-film transistor with self-aligned lightly doped drain
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US7851277B2 (en) 2006-12-05 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP5121217B2 (ja) * 2006-12-05 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008252068A (ja) * 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5348916B2 (ja) * 2007-04-25 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5268132B2 (ja) * 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102160102B (zh) * 2008-09-19 2013-11-06 株式会社半导体能源研究所 显示装置
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101021479B1 (ko) * 2008-12-16 2011-03-16 성균관대학교산학협력단 박막 트랜지스터, 그의 형성방법 및 박막 트랜지스터를 구비하는 평판 표시장치
KR100965259B1 (ko) 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101642384B1 (ko) * 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR101342343B1 (ko) 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제작 방법
CN104867982B (zh) 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383473B (en) * 1996-12-30 2000-03-01 Hyundai Electronics Ind Semiconductor device and method of fabrication the same
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
TW201005950A (en) * 2008-05-07 2010-02-01 Canon Kk Thin film transistor and method of manufacturing the same

Also Published As

Publication number Publication date
US20120018727A1 (en) 2012-01-26
JP6162282B2 (ja) 2017-07-12
KR20230163966A (ko) 2023-12-01
KR101988178B1 (ko) 2019-06-11
JP5917035B2 (ja) 2016-05-11
US8975115B2 (en) 2015-03-10
JP2018164117A (ja) 2018-10-18
JP2017157868A (ja) 2017-09-07
KR101894570B1 (ko) 2018-09-04
JP2022009717A (ja) 2022-01-14
KR102337060B1 (ko) 2021-12-07
JP6379257B2 (ja) 2018-08-22
US20140120660A1 (en) 2014-05-01
KR102605016B1 (ko) 2023-11-24
KR20180100042A (ko) 2018-09-06
KR102390344B1 (ko) 2022-04-25
US8519387B2 (en) 2013-08-27
US8637348B2 (en) 2014-01-28
US20130309822A1 (en) 2013-11-21
KR20210013750A (ko) 2021-02-05
JP7201771B2 (ja) 2023-01-10
KR20190065222A (ko) 2019-06-11
JP2012049513A (ja) 2012-03-08
JP6657332B2 (ja) 2020-03-04
KR20120082800A (ko) 2012-07-24
JP2016157954A (ja) 2016-09-01
TW201220496A (en) 2012-05-16
KR20220054766A (ko) 2022-05-03
KR20200033826A (ko) 2020-03-30
JP2020074474A (ja) 2020-05-14
JP2023036811A (ja) 2023-03-14
JP6970767B2 (ja) 2021-11-24
JP2023060339A (ja) 2023-04-27

Similar Documents

Publication Publication Date Title
TWI514574B (zh) 半導體裝置及其製造方法
JP6721652B2 (ja) 半導体装置
KR102436902B1 (ko) 반도체 장치
TWI615825B (zh) 邏輯電路及半導體裝置
TWI595496B (zh) 脈衝訊號輸出電路及移位暫存器
TWI527224B (zh) 半導體裝置及其製造方法