TWI527224B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI527224B
TWI527224B TW100126358A TW100126358A TWI527224B TW I527224 B TWI527224 B TW I527224B TW 100126358 A TW100126358 A TW 100126358A TW 100126358 A TW100126358 A TW 100126358A TW I527224 B TWI527224 B TW I527224B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
substrate
oxide semiconductor
semiconductor layer
Prior art date
Application number
TW100126358A
Other languages
English (en)
Other versions
TW201220497A (en
Inventor
佐佐木俊成
佐藤瞳
野田耕生
遠藤佑太
五十嵐瑞穗
今井馨太郎
磯部敦生
岡崎豐
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201220497A publication Critical patent/TW201220497A/zh
Application granted granted Critical
Publication of TWI527224B publication Critical patent/TWI527224B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置及其製造方法
本發明有關半導體裝置及該半導體裝置的製造方法。
在此說明書中，半導體裝置意指可藉由使用半導體特徵而作用的一般裝置，且電光裝置、半導體電路、及電子裝置均係半導體裝置。
其中電晶體係使用半導體薄膜而形成於具有絕緣表面之基板上的技術已引起注意。該等電晶體被施加至諸如積體電路(IC)或影像顯示裝置(顯示裝置)之寬廣範圍的電子裝置。做為可應用至該等電晶體之半導體薄膜的材料，已廣泛使用以矽為主的半導體材料，但成為選擇性材料之氧化物半導體正引起注意。
例如，揭示有其中主動層係使用非晶氧化物以形成，而該非晶氧化物包含銦(In)、鎵(Ga)、及鋅(Zn)且具有小於1018/cm3(1018/立方公分)之電子載子濃度的電晶體(請參閱專利文獻1)。
雖然包含氧化物半導體的電晶體可操作於比包含非晶矽之電晶體更高的速度處，且可以比包含多晶矽之電晶體更容易地被製造出，但因為電子特徵中之變動的高可能性，所以包含氧化物半導體的電晶體係已知為具有低可靠度之問題。例如，電晶體的臨限電壓會在偏壓溫度應力測試(BT測試)之後變動。注意的是，在此說明書中，臨限電壓表示要使電晶體導通所需的閘極電壓。閘極電壓表示當使用源極的電位做為參考電位時之源極與閘極間的電位差。
[參考文件]
[專利文獻1]　日本公開專利申請案第2006-165528號
[專利文獻2]　日本公開專利申請案第2009-141002號
[專利文獻3]　日本公開專利申請案第2009-295997號
包含氧化物半導體的電晶體之由於BT測試的臨限電壓中之變動會急遽地降低包含氧化物半導體之該電晶體的可靠度。本發明之一實施例的目的在於增進包含氧化物半導體之半導體裝置的可靠度。
進一步地，存在有其中包含氧化物半導體的電晶體易於具有常態導通的特徵，且不容易提供適合操作於驅動器電路中的邏輯電路之間題。因此，本發明之一實施例的目的在於獲得包含氧化物半導體的電晶體之常態截止的特徵。
本發明之一實施例係半導體裝置，其包含覆蓋基板的基底絕緣層及設置在該基底絕緣層上的氧化物半導體層。在該半導體裝置中，於基板與基底絕緣層間之介面處的氫濃度係小於或等於1.1×1020原子/立方公分。
注意的是，在本發明中，〝氫〞之用語表示氫原子。例如，〝包含氫〞之用語包含氫氧基、水、碳化氫、或其類似物，以及氫分子。
本發明之一實施例係半導體裝置的製造方法，其中透過基底絕緣層而自基板擴散進入氧化物半導體層內之氫的不利效應被降低於包含氧化物半導體的電晶體中。
在某些情況中，電荷係由於氧化物半導體層與氫之間的鍵而產生。通常，當氫係鍵結至氧化物半導體時，則鍵的一部分會變成施體且產生電子，亦即，載子。因而，電晶體的臨限電壓會負向地偏移。依據本發明之一實施例，由基板及基底絕緣層所擴散之氫的不利效應會被降低，而臨限電壓的負向偏移可藉以減少。此傾向會顯著地產生於氧化物半導體層的背面通道側。
本發明之另一實施例係半導體裝置的製造方法，其中第一熱處理係執行於基板上；基底絕緣層係形成於基板上；氧化物半導體層係形成於基底絕緣層上；以及第一熱處理的執行步驟至氧化物半導體層的形成步驟係無需暴露至空氣而執行。
在此，第一熱處理係執行於其中可消除基板中所吸附或所包含之氫的溫度。具體而言，第一熱處理的溫度係高於或等於100℃且低於基板的應變點，較佳地高於或等於300℃且低於或等於600℃。第一熱處理係在包含盡量少的氫之氛圍下執行。較佳地，第一熱處理係在小於或等於1×10-4帕(Pa)的高真空中執行。因而，可將吸附在基板表面上的氫有效率地降低。
從第一熱處理的執行步驟到氧化物半導體層的形成步驟之該等步驟係在真空中連續地執行。藉由在真空中連續地執行第一熱處理的執行步驟至氧化物半導體層的形成步驟，可抑制會在當暴露至空氣時所產生之基板表面的污染及氫的吸附。
在隨後的步驟中之氫至氧化物半導體層內的擴散可藉由降低基板與基底絕緣層間之介面處所存在的氫，而予以抑制。因而，可降低電晶體之臨限電壓的負向偏移且可增進可靠度。
注意的是，在此說明書中，常態截止之電晶體意指臨限電壓係正值的n通道電晶體或臨限電壓係負值的p通道電晶體。對照地，常態導通之電晶體意指臨限電壓係負值的n通道電晶體或臨限電壓係正值的p通道電晶體。
連續的真空意指其中真空係保持於處理之間的狀態(例如，小於或等於10帕，較佳地小於或等於1帕之降低的壓力狀態)。
做為基底絕緣層，係使用其中氧係藉由加熱而釋放出的絕緣層。進一步地，做為基底絕緣層，係使用氫濃度小於或等於1.1×1020原子/立方公分的絕緣層。
〝氧係藉由加熱而釋放出〞意指的是，所釋放出而被轉換成為氧原子之氧的數量係在熱脫附光譜儀(TDS)分析中大於或等於1.0×1018原子/立方公分，較佳地，大於或等於3.0×1020原子/立方公分。
在上述結構中，其中氧係藉由加熱而釋放出的絕緣層可使用氧過量之氧化矽(SiOX(X>2))而形成。在該氧過量之氧化矽(SiOX(X>2))中，每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上。每一單位體積之矽原子的數目及氧原子的數目係藉由拉塞福(Rutherford)反向散射光譜測量儀(RBS)所測量。
藉由自基底絕緣層而供應氧至氧化物半導體層，可降低基底絕緣層與氧化物半導體層之間的介面狀態。因而，可充分地抑制可由於半導體裝置之操作或其類似者所產生之電荷或其類似物的陷獲於上述之基底絕緣層與氧化物半導體層間的介面處。
進一步地，在某些情況中，電荷係由於氧化物半導體層中之氧缺乏。通常，當氧缺乏係產生於氧化物半導體層之中時，氧缺乏的一部分會變成施體，且產生電子，亦即，載子。因而，電晶體的臨限電壓會負向地偏移。此傾向可顯著地發生於背面通道側所造成的氧缺乏中。注意的是，在此說明書中，〝背面通道〞意指基底絕緣層側之氧化物半導體層的區域。具體而言，背面通道係氧化物半導體層中之與基底絕緣層接觸的區域之附近。氧可自基底絕緣層充分地供應至氧化物半導體層，而在氧化物半導體層中之會造成臨限電壓負向偏移的氧缺乏可藉以降低。
換言之，當氧缺乏係產生於氧化物半導體層之中時，則不容易抑制基底絕緣層與氧化物半導體層間之介面處的電荷陷獲。然而，藉由提供其中氧係藉由加熱而釋放出的絕緣層以供基底絕緣層之用，可降低氧化物半導體層與基底絕緣層之間的介面狀態及氧化物半導體層之中的氧缺乏，且可使氧化物半導體層與基底絕緣層間之介面處的電荷陷獲變小。
然而，為了要自基底絕緣層充分地供應氧至氧化物半導體層，執行長時間的熱處理或執行高溫的熱處理係有效的。
因此，第二熱處理係在形成氧化物半導體層之後執行。
第二熱處理係執行於其中可使氧自基底絕緣層供應至氧化物半導體層的溫度處。特別地，第二熱處理的溫度係高於或等於150℃且低於基板的應變點，較佳地係高於或等於250℃且低於或等於450℃。藉由該第二處理，氧係自基底絕緣層釋放出，而在基底絕緣層與氧化物半導體層之間的介面狀態以及在氧化物半導體層之中的氧缺乏可藉由該氧而降低。注意的是，第二熱處理可在任何時序執行，只要其係在氧化物半導體層形成之後執行即可。此外，該第二熱處理可執行一次或複數次。
注意的是，由於該第二熱處理，存在於基板表面的氫會透過基底絕緣層而擴散至氧化物半導體層之內。此外，所擴散之氫的數量傾向於由於執行第二熱處理於更長時間或更高溫度而增加。在其中於基板與基底絕緣層間之介面處的氫濃度係高的該情況中，將不容易在用以供應足夠數量之氧的數量之溫度處或時間內執行第二熱處理，以供降低基底絕緣層與氧化物半導體層之間的介面狀態及氧化物半導體層之中的氧缺乏。因此，為了要藉由加熱而自基底絕緣層充分地供應氧至氧化物半導體層，需將基板與基底絕緣層間之介面處的氫濃度予以降低。
於此方式中，本發明之一實施例係在於降低基板與基底絕緣層間之介面處的氫濃度，且在於自基底絕緣層而供應足夠數量的氧至氧化物半導體層。
注意的是，其中氧係藉由加熱而釋放出的基底絕緣層較佳地具有相對於氧化物半導體層之厚度的足夠厚度。此係因為當其中氧係藉由加熱而釋放出的基底絕緣層之厚度係相對於氧物物半導體層之厚度而變小時，則在某些情況中，氧並不會被充分地供應至氧化物半導體層。選擇性地，此係因為當基底絕緣層並不具有相對於氧化物半導體層之厚度的足夠厚度時，由於來自基板表面之氫的擴散所造成之不利效應會變成更大之緣故。
例如，基底絕緣層可使用氧化矽、氮氧化矽、氧化氮化矽、氧化鋁、或包含任何該等者之堆疊層而形成。
在此說明書中，氮氧化矽表示包含氧比氮更多的物質，且例如，氮氧化矽分別包含大於或等於50原子百分比且小於或等於70原子百分比、大於或等於0.5原子百分比且小於或等於15原子百分比、大於或等於25原子百分比且小於或等於35原子百分比、及大於或等於0原子百分比且小於或等於10原子百分比之濃度範圍的氧、氮、矽、及氫。此外，氧化物化矽表示包含氮比氧更多的物質，且例如，氧化氮化矽分別包含大於或等於5原子百分比且小於或等於30原子百分比、大於或等於20原子百分比且小於或等於55原子百分比、大於或等於25原子百分比且小於或等於35原子百分比、及大於或等於10原子百分比且小於或等於25原子百分比之濃度範圍的氧、氮、矽、及氫。注意的是，氧、氮、矽、及氫的比例係在其中測量係使用拉塞福反向散射光譜測量儀或氫順向散射光譜測量儀(HFS)而執行的情況中，落在上述範圍之中。此外，該等構成元素之百分比的總計並不超過100原子百分比。
如上述地，具有常態截止特徵及高可靠度之電晶體可以以此方式而獲得，亦即，防止基板與基底絕緣層間之介面處所存在的氫擴散進入至氧化物半導體層之內，且以來自基底絕緣層所供應之氧而降低氧化物半導體層中的氧缺乏之方式。
依據本發明之一實施例，可提供包含氧化物半導體之高度可靠的電晶體。
進一步地，依據本發明之另一實施例，在包含氧化物半導體的電晶體中，可抑制臨限電壓中之變動、獲得常態截止的特徵、以及可在其中未施加閘極電壓的情況中使源極與汲極之間的電流值變小。
進一步地，依據實施例之另一實施例，在源極與汲極之間的漏電流係在當半導體裝置中之電晶體的閘極電壓係0伏特(V)時被降低；因此，可提供具有低功率消耗的半導體裝置。
本發明之實施例將參照附圖而詳細敘述於下文。然而，本發明並未受限於以下之說明，且熟習於本項技藝之該等人士將易於瞭解的是，模式和細節可予以各式各樣地改變。因此，本發明不應被解讀為受限於該等實施例的說明。在參照該等圖式而敘述本發明的結構之中，相同的參考符號係共同地使用於不同圖式中的相同部分。注意的是，相同的影線圖係施加至相同的部件，且在某些情況中，相似的部件並未藉由參考符號來加以特別地表示。
注意的是，在此說明書中之諸如〝第一〞及〝第二〞的順序號碼係為便利性而使用，且並不表示步驟的順序或層之堆疊順序。此外，在此說明書中之該等順序號碼並非指明本發明的特殊名稱。
[實施例1]
在此實施例中，將參照第1A至1C圖、第2A至2C圖、第3A至3C圖、第4A至4C圖、第5A至5E圖、及第6A至6E圖來敘述本發明一實施例之半導體裝置的一模式及該半導體裝置的製造方法。
第1A至1C圖係做為依據本發明一實施例之半導體裝置的實例之頂部閘極頂部接觸型電晶體151的頂視圖及橫剖面視圖。在此，第1A圖係頂視圖，第1B圖係沿著第1A圖之A-B所取得的橫剖面視圖，以及第1C圖係沿著第1A圖之C-D所取得的橫剖面視圖。注意的是，在第1A圖中，電晶體151之若干組件(例如，閘極絕緣層112)係為簡明的緣故而被省略。
在第1A至1C圖中所描繪的電晶體151包含：基板100；基底絕緣層102，在基板100上；氧化物半導體層106，在基底絕緣層102上；源極電極108a及汲極電極108b之對，係設置在氧化物半導體層106之上；閘極絕緣層112，其覆蓋源極電極108a及汲極電極108b之對，且與氧化物半導體層106部分地接觸；以及閘極電極114，係設置在氧化物半導體層106之上，而閘極絕緣層112介於其間。
基底絕緣層102可至少使用例如，氧化矽、氮氧化矽、氧化氮化矽、及氧化鋁之任何者，而形成為具有單層結構或堆疊層結構。當基底絕緣層102具有氮化矽層及氧化矽層之堆疊層結構時，可防止來自基板或其類似物之水分進入至電晶體151。注意的是，基底絕緣層102作用成為電晶體151的基底層。注意的是，其中氧係藉由加熱而釋放出的絕緣層係較佳地使用做為與氧化物半導體層接觸之基底絕緣層102。
例如，可使用其中每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上之氧化矽(SiOX(X>2))，做為基底絕緣層102的材料。
此時，在基板與基底絕緣層間之介面處的氫濃度係小於或等於1.1×1020原子/立方公分。當基板與基底絕緣層間之介面處的氫濃度係小於或等於1.1×1020原子/立方公分時，則可降低基板與基底絕緣層間之介面處的氫擴散至氧化物半導體層之內的不利效應。因而，可降低電晶體之臨限電壓的負向偏移，且可增進可靠度。
做為使用於氧化物半導體層106之材料，可使用四成分金屬氧化物之In-Sn-Ga-Zn-O為主的材料；三成分金屬氧化物之In-Ga-Zn-O為主的材料，In-Sn-Zn-O為主的材料，In-Al-Zn-O為主的材料，Sn-Ga-Zn-O為主的材料，Al-Ga-Zn-O為主的材料，或Sn-Al-Zn-O為主的材料；二成分金屬氧化物之In-Zn-O為主的材料，Sn-Zn-O為主的材料，Al-Zn-O為主的材料，Zn-Mg-O為主的材料，Sn-Mg-O為主的材料，In-Mg-O為主的材料，或In-Ga-O為主的材料；In-O為主的材料；Sn-O為主的材料；Zn-O為主的材料；或其類似物。此外，氧化矽可包含於上述材料中。在此，例如，In-Ga-Zn-O為主的材料意指包含銦(In)、鎵(Ga)、及鋅(Zn)之氧化物層，且在組成比例上並無特殊的限制。進一步地，該In-Ga-Zn-O為主的氧化物半導體可包含除了In、Ga、及Zn之外的元素。
在其中使用In-Zn-O為主的材料做為氧化物半導體層106的情況中，係使用以下之任一者；In/Zn係在原子比中大於或等於0.5且小於或等於50，較佳地，In/Zn係在原子比中大於或等於1且小於或等於20，或更佳地，In/Zn係在原子比中大於或等於1.5且小於或等於15。當Zn的原子比係在上述範圍之中時，則可增進電晶體的場效應遷移率。在此，當該化合物的原子比係In：Zn：O=X：Y：Z時，則較佳地，要滿足Z>1.5X+Y的關係。
用於氧化物半導體層106之薄膜係使用藉由InMO3(ZnO)m(m>0)之化學式所代表的材料而形成。在此，M表示選自Ga、Al、Mn、及Co之一或更多個金屬元素。例如，M可係Ga、Ga及Al、Ga及Mn、Ga及Co、或其類似物。
進一步地，在氧化物半導體層106中之鹼金屬及鹼土金屬的濃度係較佳地小於或等於2×1016原子/立方公分或小於或等於1×1018原子/立方公分。當鹼金屬及鹼土金屬係鍵結至氧化物半導體時，則一部分的鍵會產生載子，而致使臨限電壓負向地偏移。
再者，基底絕緣層102與氧化物半導體層106之間的介面狀態及氧化物半導體層106之中的氧缺乏，可在當氧化物半導體層與基底絕緣層接觸時降低。藉由在上述之介面狀態的降低，可減低BT測試後之臨限電壓的變動。臨限電壓之負向偏移的量係由於氧缺之的降低而減低；因此，可獲得常態截止的特徵。
做為使用於源極電極108a及汲極電極108b之導電層，例如，可使用包含選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素的金屬層、或包含上述元素之任一者做為成分的金屬氮化物層(例如，氮化鈦層、氮化鉬層、或氮化鎢層)。Ti、Mo、W、或其類似物的高熔點金屬層，或該等元素之任一者的金屬氮化物層(例如，氮化鈦層、氮化鉬層、或氮化鎢層)可堆疊於Al、Cu、或其類似物之金屬層的底部側及頂部側之其中一者或二者上。注意的是，在此說明書中，〝源極電極〞及〝汲極電極〞的用語係在電晶體的操作中為便利性所採用之名稱，而無特殊區別於源極電極與汲極電極之間。
選擇性地，使用於源極電極108a及汲極電極108b之導電層可使用導電金屬氧化物而形成。做為導電金屬氧化物，可使用氧化銦(In2O3或其類似物)、氧化錫(SnO2或其類似物)、氧化鋅(ZnO或其類似物)、氧化銦-氧化錫合金(In2O3-SnO2或其類似物，而縮寫為ITO)、氧化銦-氧化鋅合金(In2O3-ZnO或其類似物)、或包含氧化矽之該等金屬氧化物材料的任一者。
在此，可提供導電層於源極電極108a及汲極電極108b與氧化物半導體層106之間，而該導電層的電阻係高於源極電極108a及汲極電極108b的電阻，且低於氧化物半導體層106的電阻。該導電層係使用可降低源極電極108a及汲極電極108b與氧化物半導體層106間之接觸電阻的材料而形成。選擇性地，可使用幾乎不會自氧化物半導體層提取氧之材料，以供導電層之用。藉由提供該導電層，可抑制由於自氧化物半導體層106所提取的氧所造成之氧化物半導體層106的低電阻，且可抑制由於源極電極108a及汲極電極108b的形成所造成之接觸電阻的增加。在其中使用幾乎不會自氧化物半導體層抽取氧的材料以供源極電極108a及汲極電極108b之用的情況中，可省略上述之導電層。
閘極絕緣層112可具有與基底絕緣層102之結構相似的結構，且較佳地，係其中氧係藉由加熱而釋放出的絕緣層。此時，諸如釔穩定氧化鋯、氧化鉿、或氧化鋁之具有高介電常數的材料可視電晶體之閘極絕緣層的功能，而使用於閘極絕緣層112。選擇性地，氧化矽、氮氧化矽、或氮化矽與諸如釔穩定氧化鋯、氧化鉿、或氧化鋁之具有高介電常數的材料之堆疊層可考慮閘極耐壓及氧化物半導體層與閘極絕緣層112或其類似物間之介面的情形，而予以使用。
閘極電極114可使用例如，諸如鉬、鈦、鉭、鎢、鋁、銅、釹、或鈧的金屬材料，該等金屬材料之任一者的氮化物，或包含該等金屬材料之任一者做為主要成分的合金材料而形成。注意的是，閘極電極114可具有單層結構或堆疊層結構。
進一步地，可將保護絕緣層或佈線設置於電晶體151之上。保護絕緣層可具有與基底絕緣層102之結構相似的結構。為了要電性連接源極電極108a或汲極電極108b與佈線，可形成開口於基底絕緣層102、閘極絕緣層112、及其類似物中。進一步地，可將第二閘極電極設置於氧化物半導體層106的下面。無需一定要，但較佳地，將氧化物半導體層106處理成為島狀形狀。
第2A至2C圖係做為與電晶體151之半導體裝置不同的半導體裝置之實例的電晶體152之頂視圖及橫剖面視圖，該電晶體152係頂部閘極底部接觸型。在此，第2A圖係頂視圖，第2B圖係沿著第2A圖之A-B所取得的橫剖面視圖，以及第2C圖係沿著第2A圖之C-D所取得的橫剖面視圖。注意的是，在第2A圖中，電晶體152之若干組件(例如，閘極絕緣層112)係為簡明的緣故而被省略。
在第2A至2C圖中所描繪的電晶體152與電晶體151之相同處係在於其中包含基板100、基底絕緣層102、氧化物半導體層106、源極電極108a、汲極電極108b、閘極絕緣層112、及閘極電極114。而在電晶體152與電晶體151之間的差異係其中氧化物半導體層106連接至源極電極108a及汲極電極108b的位置。也就是說，在電晶體152中，源極電極108a及汲極電極108b係與氧化物半導體層106的底部部分接觸。其他組件則與第1A至1C圖中之電晶體151的該等組件相似。
第3A至3C圖係做為與電晶體151及電晶體152之半導體裝置不同的半導體裝置之實例的電晶體153之頂視圖及橫剖面視圖，該電晶體152係共面頂部閘極頂部接觸型。在此，第3A圖係頂視圖，第3B圖係沿著第3A圖之A-B所取得的橫剖面視圖，以及第3C圖係沿著第3A圖之C-D所取得的橫剖面視圖。注意的是，在第3A圖中，電晶體153之若干組件(例如，閘極絕緣層112)係為簡明的緣故而被省略。
在第3A至3C圖中所描繪的電晶體153與電晶體151及電晶體152之相同處係在於其中包含基底絕緣層102、閘極絕緣層112、及閘極電極114。而電晶體153與電晶體151及電晶體152之不同處則在於其中通道區126、源極區122a、及汲極區122b係形成於氧化物半導體層的相同平面中，以及源極區122a及汲極區122b係透過層間絕緣層124中所設置的接觸孔130a及接觸孔130b而分別連接至佈線116a及佈線116b。
在電晶體153中，基底絕緣層102可具有電晶體151之基底絕緣層102相同的結構。在形成氧化物半導體層106之後，閘極絕緣層112及閘極電極114被形成。閘極電極114及閘極絕緣層112可藉由使用相同遮罩之處理而形成。選擇地，在閘極電極114的處理之後，閘極絕緣層112可使用閘極電極114做為遮罩而被處理。注意的是，雖然與所描繪的結構不同，但閘極絕緣層112無需一定要在形成閘極電極114之後才被處理。換言之，可將閘極絕緣層112設置於基底絕緣層102、源極區122a、汲極區122b、及通道區126之上。
接著，用以降低氧化物半導體層之電阻的處理係使用閘極電極114做為罩幕而執行，以致使源極區122a及汲極區122b形成。位於閘極電極114之下面的氧化物半導體層之區域係通道區126。
做為用以降低電阻之處理，例如，可給定氬電漿處理、氨電漿處理、氫電漿處理、及其類似處理。
在第1A至1C圖中所描繪之電晶體151的製造方法之實例將參照第4A至4E圖來予以敘述。
首先，執行第一熱處理於基板100上。該第一熱處理係執行於其中可將基板之中所吸附或所包含的氫加以消除之溫度處。具體而言，第一熱處理的溫度係高於或等於100℃且低於基板的應變點，較佳地，係高於或等於300℃且低於或等於600℃。該第一熱處理係執行比1分鐘更長或等於1分鐘，且比72小時更短或等於72小時。包含基板上所吸附之氫或其類似物的分子可藉由第一熱處理而予以降低。該第一熱處理係在不包含氫的氛圍下執行。該第一熱處理係較佳地執行於小於或等於1×10-4帕的高真空之中。
在基板100之材料及其類似物的性質上並無特殊的限制，只要該材料具有至少足以耐受稍後將被執行的熱處理之熱阻即可。例如，可使用玻璃基板、陶質基板、石英基板、藍寶石基板、或其類似物做為基板100。選擇性地，可使用藉由矽、碳化矽、或其類似物所製成的單晶半導體基板或多晶半導體基板，藉由鍺化矽或其類似物所製成的化合物半導體基板、SOI基板、或其類似物做為基板100。仍選擇性地，可使用進一步設置有半導體元件之該等基板的任一者做為基板100。
可使用撓性基板做為基板100。在其中電晶體係設置於撓性基板上的情況中，可使用以下方法之任一者：其中將電晶體直接形成於撓性基板上的方法；以及其中將電晶體形成於不同的基板上，且然後，將其自該基板分離而轉移至撓性基板之上的方法。為了要分離該電晶體以轉移其至撓性基板，較佳地，將分離層設置於該不同的基板與該電晶體之間。
接著，形成基底絕緣層102於基板100上。
做為基底絕緣層102的形成方法，例如，可使用電漿CVD法或濺鍍法。較佳地，其中氧係藉由加熱而釋放出的基底絕緣層係藉由濺鍍法所形成。例如，該基底絕緣層102可使用氧化矽、氮氧化矽、氧化氮化矽、及氧化鋁的至少任一者，而形成為具有單層之結構或堆疊層之結構。該基底絕緣層102的總厚度係大於或等於50奈米，較佳地，係大於或等於200奈米。當提供具有大的厚度之基底絕緣層102時，則可增加自基底絕緣層102所釋放出之氧的數量。進一步地，當提供具有大的厚度之基底絕緣層102時，則自基板100與基底絕緣層102之間的介面至用作通道區之氧化物半導體層的實體距離會增加；因而，可降低由於所吸附在基板與基底絕緣層間之介面上的氫之擴散所導致的不利效應。
為了要藉由濺鍍法來形成其中氧係藉由加熱而釋放出的絕緣層，在其中使用氧或氧和稀有氣體(諸如氬)的混合氣體做為膜形成氣體的情況中，較佳地，將氧的比例設定高。例如，在整個氣體中之氧的濃度係較佳地設定為高於或等於6%且低於100%。
例如，氧化矽層係藉由RF濺鍍法而在以下情形之下形成：石英(較佳地，合成石英)係使用做為靶極；基板溫度係高於或等於30℃且低於或等於450℃(較佳地，高於或等於70℃且低於或等於200℃)；在基板與靶極之間的距離(T-S距離)係大於或等於20毫米且小於或等於400毫米(較佳地，大於或等於40毫米且小於或等於200毫米)；壓力係高於或等於0.1帕且低於或等於4帕(較佳地，高於或等於0.2帕且低於或等於1.2帕)；高頻電力係高於或等於0.5千瓦(kW)且低於或等於12千瓦(較佳地，高於或等於1千瓦且低於或等於5千瓦)；以及在膜形成氣體中之氧的比例(O2/(O2+Ar))係高於或等於1%且低於或等於100%(較佳地，高於或等於6%且低於或等於100%)。注意的是，可使用矽靶極做為靶極，以取代石英(較佳地，合成石英)靶極。做為膜形成氣體，係使用氧或氬的混合氣體。
在其中基底絕緣層102係形成為具有堆疊層之結構的情況中，較佳的是，其中基板溫度係高於或等於450℃且低於或等於600℃之氧化矽膜係形成為第一層，以及其中基板溫度係高於或等於150℃且低於或等於350℃之氧化矽膜係形成為第二層。當第一氧化矽膜係形成於高於或等於450℃之高溫時，則包含所吸附於基板表面上且無法由第一熱處理所完全降低之氫的分子、包含在第一熱處理後所吸附於基板表面上之氫的分子、或其類似物可降低。進一步地，當第二氧化矽膜係形成於高於或等於150℃且低於或等於350℃之溫度時，則可形成其中氧係藉由加熱而釋放出的氧化矽膜。注意的是，第一氧化矽膜及第二氧化矽膜係連續地形成於真空中。
接著，形成氧化物半導體層104於基底絕緣層102之上(請參閱第4A圖)。
注意的是，自第一熱處理的執行步驟至氧化物半導體層104的形成步驟之該等步驟係無需暴露至空氣而執行。較佳地，該等步驟係在真空中連續地執行。藉由在真空中連續地執行第一熱處理的執行步驟至氧化物半導體層104的形成步驟，可抑制基板表面的污染及包含氫之分子的吸附，且因此，可降低由於隨後的熱處理之氫至氧化物半導體層內的擴散。
接著，執行第二熱處理。該第二熱處理係執行於其中可使氧自基底絕緣層供應至氧化物半導體層的溫度處。特別地，第二熱處理的溫度係高於或等於150℃且低於基板的應變點，較佳地係高於或等250℃且低於或等於450℃。藉由該第二處理，氧係自基底絕緣層102釋放出，而在基底絕緣層102與氧化物半導體層104之間的介面狀態以及在氧化物半導體層104之中的氧缺乏可藉以降低。注意的是，第二熱處理可在任何時序執行，只要其係在氧化物半導體層104形成之後執行即可。此外，該第二熱處理可執行一次或複數次。該第二熱處理的氛圍係氧化氣體氛圍或惰性氣體氛圍，且該第二熱處理係執行比1分鐘更長或等於1分鐘以上，且此72小時更短或等於72小時。
藉由該第二熱處理，會降低氧化物半導體層中之氧缺乏。進一步地，因為可降低由於基板表面上所存在的氫之擴散所造成的不利效應，所以所製造出的電晶體可具有常態截止的特徵。
注意的是，熱處理設備並未受限於電爐，且可包含用以藉由來自諸如加熱之氣體的媒質之熱傳導或熱輻射而加熱將被處理之物件的裝置。例如，可使用諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備之快速熱退火(RTA)設備。LRTA設備係用以藉由來自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈之燈所發射出的光(電磁波)之輻射，而加熱將被處理之物件的設備。GRTA設備係用以使用高溫氣體而執行熱處理的設備。做為高溫氣體，所使用的係不會在熱處理中與將被處理之物件反應的惰性氣體，例如，氮或諸如氬之稀有氣體。
注意的是，惰性氣體係包含氮或稀有氣體(例如，氦、氖、或氬)做為其主要成分，且較佳地，不包含水、氫、或其類似物之氣體。例如，所引入至熱處理設備內之氮或諸如氦、氖、或氬之稀有氣體的純度係設定為6N(99.9999%)或更高，較佳地，為7N(99.99999%)或更高(亦即，雜雜濃度係1ppm或更低，較佳地，0.1ppm或更低)。惰性氣體係包含惰性氣體做為其主要成分，且包含低於10ppm之反應氣體的氛圍。該反應氣體係與半導體、金屬、或其類似物反應的氣體。
注意的是，氧化氣體係氧、臭氧、二氧化氮、或其類似物，且較佳地，該氧化氣體並不包含水、氫、及其類似物。例如，所引入至熱處理設備內之氧、臭氧、或二氧化氮的純度係設定為6N(99.9999%)或更高，較佳地，為7N(99.99999%)或更高(亦即，雜質濃度係1ppm或更低，較佳地，0.1ppm或更低)。做為氧化氣體氛圍，可使用其中氧化氣體與惰性氣體混合，且包含至少10ppm的氧化氣體之氛圍。
例如，氧化物半導體層可藉由濺鍍法、真空蒸鍍法、脈波雷射沈積法、CVD法、或其類似方法而形成。較佳地，氧化物半導體層的厚度係大於或等於3奈米且小於或等於50奈米。此係因為當氧化物半導體層太厚時(例如，100奈米或更大)，則存在有短通道效應會具大有的影響，及具備小尺寸之電晶體會具有常態導通的特徵之可能性。
在此實施例中，氧化物半導體層104係藉由濺鍍法而使用In-Ga-Zn-O為主之氧化物靶極所形成。
做為In-Ga-Zn-O為主之氧化物靶極，例如，係使用具有In2O3：Ga2O3：ZnO=1：1：1[克分子比]之組成比的氧化物靶極。注意的是，無需一定要將靶極的材料及組成比限制為上述者。例如，亦可使用具有In2O3：Ga2O3：ZnO=1：1：2[克分子比]之組成比的氧化物靶極。
氧化物靶極的相對密度係高於或等於90%且低於或等於100%，較佳地高於或等於95%且低於或等於100%。此係因為藉由具有高相對密度之金屬氧化物靶極的使用，可形成密質之氧化物半導體層。
膜形成可在稀有氣體(典型地，氬)氛圍、氧氛圍、包含稀有氣體和氧的混合氛圍，或其類似氛圍下執行。此外，較佳地，係在使用其中氫被充分去除的高純度氣體之氛圍下執行，使得可防止氫進入至氧化物半導體層之內。
可使氧化物半導體層接受包含氧的電漿處理。藉由執行包含氧的電漿處理於氧化物半導體層之上，可使氧包含於氧化物半導體層中及該氧化物半導體層的介面附近之其中一者或二者。在該情況中，於氧化物半導體層中所包含之氧的數量係大於該氧化物半導體層之化學計量比例，較佳地，大於該化學計量比例且小於該化學計量比例的兩倍。選擇性地，當在其中氧化物半導體層的材料係單晶的情況中所包含之氧的數量係Y時，則所包含之氧的數量可大於Y，較佳地，大於Y且小於2Y。仍選擇性地，氧的數量可根據其中未執行氧摻雜的情況中之絕緣層中的氧數量Z而大於Z，較佳地大於Z且小於2Z。上述較佳範圍為何會具有上限的理由在於，當氧的數量太大時，則氧化物半導體層可吸收氫而為吸收氫之合金(氫儲存合金)。注意的是，在氧化物半導體膜之中，氧的數量係大於氫的數量。
例如，可如下地形成氧化物半導體層104。
膜形成情形的實例係如下：基板與靶極之間的距離係60毫米；壓力係0.4帕；直流(DC)電力係0.5千瓦；以及膜形成氛圍包含氬和氧的混合氛圍(氧的流率係33%)注意的是，脈波DC濺鍍法係較佳的，因為可降低膜形成中所產生之粉狀物質(亦稱為顆粒或灰塵)，且可使膜厚度均勻。
接著，具有島狀形狀的氧化物半導體層106係藉由處理氧化物半導體層104所形成(請參閱第4B圖)。
氧化物半導體層104係在形成所欲形狀的遮罩於該氧化物半導體層上之後，藉由蝕刻而予以處理。該遮罩係藉由諸如光微影術之方法所形成。選擇性地，該遮罩可藉由噴墨法或其類似方法所形成。
對於氧化物半導體層之蝕刻，可使用濕蝕刻或乾蝕刻。不用多說地，可結合地使用該二者。
接著，用以形成源極電極及汲極電極(包含在與源極電極及汲極電極相同的層之中所形成的佈線)之導電層係形成於基底絕緣層102及氧化物半導體層106之上，且源極電極108a及汲極電極108b係藉由處理該導電層所形成(請參閱第4C圖)。電晶體的通道長度L係根據在此所形成之源極電極108a與汲極電極108b的邊緣之間的距離而定。
導電層可藉由使用阻體遮罩之蝕刻來加以處理。紫外光、KrF雷射光、ArF雷射光、或其類似者係較佳地使用於用以形成蝕刻用之阻體遮罩的曝光之用。
在其中執行曝光以致使通道長度L小於25奈米的情況中，在阻體遮罩之形成時的曝光係較佳地使用例如，具有數奈米至數十奈米之極短波長的極短紫外光而執行。在使用極短紫外光的曝光中，解析度會變高且聚焦深度會變大。因此，可使稍後所形成之電晶體的通道長度L縮短，而可藉以增加電路的操作速度。
蝕刻可透過利用所謂多色調遮罩所形成之阻體遮罩的使用而執行。利用多色調遮罩所形成之阻體遮罩具有複數個厚度，且該阻體遮罩可藉由灰化而在形狀中進一步地改變。因而，可將該阻體遮罩使用於不同圖案的複數個蝕刻步驟中。因此，可使用多色調遮罩而形成用於至少二種圖案的阻體遮罩，以產生處理之簡化。
注意的是，在導電層的蝕刻中，氧化物半導體層106的一部分會被蝕刻，以致在某些情況中將形成具有刻槽(凹陷部分)的氧化物半導體層。
之後，藉由使用諸如氧、臭氧、或二氧化氮之氣體的電漿處理，可使氧化物半導體層106之所暴露部分的表面氧化，且可降低氧缺乏。在其中執行電漿處理的情況中，將成為與氧化物半導體層106的一部分接觸之閘極絕緣層112係較佳地跟隨著電漿處理而形成，無需暴露至空氣。
接著，閘極絕緣層112係設置以便覆蓋源極電極108a及汲極電極108b，且成為與氧化物半導體層106的一部分接觸(請參閱第4D圖)。
例如，閘極絕緣層112係藉由濺鍍法、電漿CVD法、或其類似方法而形成。閘極絕緣層112的總厚度係較佳地大於或等於1奈米且小於或等於300奈米，更佳地大於或等於5奈米且小於或等於50奈米。閘極絕緣層的厚度愈大，則短通道效應會更容易發生；因而，臨限電壓傾向於負向地偏移。此外，所發現到的是，當閘極絕緣層的厚度小於或等於5奈米時，則由於隧道電流的漏電流會增加。
然後，形成閘極電極114(請參閱第4E圖)。將成為閘極電極114之導電層係藉由例如，濺鍍法、蒸鍍法、塗佈法、或其類似方法而予以形成，且係藉由使用阻體遮罩的蝕刻而加以處理。
透過上述處理，可製造出電晶體151。
其次，將參照第5A至5E圖來敘述第2A至2C圖中所描繪之電晶體152的製造方法之實例。
首先，執行第一熱處理於基板100上。
接著，基底絕緣層102係在第一熱處理之後，形成於基板100上，而無需暴露至空氣(請參閱第5A圖)。較佳地，第一熱處理及基底絕緣層102的形成係在真空中連續地執行。
接著，用以形成源極電極及汲極電極(包含在與源極電極及汲極電極相同的層之中所形成的佈線)之導電層係形成於基底絕緣層102之上，且源極電極108a及汲極電極108b係藉由處理該導電層所形成(請參閱第5B圖)。
其次，執行與第一熱處理相似的熱處理，以致使所吸附在基底絕緣層102、源極電極108a、及汲極電極108b的表面上之氫降低。之後，形成氧化物半導體層104，而無需暴露至空氣(請參閱第5C圖)。較佳地，該熱處理及氧化物半導體層104的形成係在真空中連續地執行。
接著，執行第二熱處理。
其次，氧化物半導體層106係藉由處理氧化物半導體層104所形成。
接著，閘極絕緣層112係形成以便覆蓋氧化物半導體層106，且成為與源極電極108a及汲極電極108b的一部分接觸(請參閱第5D圖)。
然後，形成閘極電極114(請參閱第5E圖)。
透過上述之處理，可製造出電晶體152。
將參照第6A至6E圖來敘述第3A至3C圖中所描繪之電晶體153的製造方法之實例。
首先，執行第一熱處理於基板100上。
接著，形成基底絕緣層102於基板100上。
其次，形成氧化物半導體層104於基底絕緣層102之上(請參閱第6A圖)。
注意的是，自第一熱處理的執行步驟至氧化物半導體層104的形成步驟之該等步驟係無需暴露至空氣而執行。較佳地，該等步驟係在真空中連續地執行。
然後，執行第二熱處理。
接著，具有島狀形狀的氧化物半導體層106係藉由處理氧化物半導體層104所形成(請參第6B圖)。
接著，閘極絕緣層112及閘極電極114係藉由形成絕緣層及導電層，且依光微影術來處理該絕緣層及該導電層成為具有相似的形狀，而予以形成(請參照第6C圖)。此時，在閘極電極114的形成之後，閘極絕緣層112可使用該閘極電極114做為遮罩而形成。注意的是，雖然與所描繪的結構不同，但閘極絕緣層112無需一定要在形成閘極電極114之後才被形成。
其次，用以降低氧化物半導體層106之電阻的處理係使用閘極電極114做為遮罩而執行，以致使源極區122a及汲極區122b形成。在閘極電極下面的區域變成通道區126(請參閱第6D圖)。此時，電晶體的通道長度L係藉由閘極電極的寬度所決定。藉由在此方式之中使用閘極電極做為遮罩而圖案化，則源極區及汲極區不會與閘極電極重疊，且寄生電容並不會在此區域之中產生；因此，可增加電晶體的操作速度。
接著，形成層間絕緣層124，且將開口設置於層間絕緣層124之與源極區122a及汲極區122b重疊的區域中。導電層係形成以便連接至源極區及汲極區，且被處理，而佈線116a及佈線116b則藉以形成(請參閱第6E圖)。
透過上述處理，可製造出電晶體153。
藉由應用此實施例，所擴散至氧化物半導體層之內的氫會被去除，以致使氧可供應至氧化物半導體層以及至基底絕緣層與氧化物半導體層之間的介面。因此，可提供具有常態截止的特徵、高的可靠度、及在其中未施加閘極電壓的情況中之小的電流值之電晶體。
在此實施例中所敘述之該等結構、方法、及其類似者可以與其他實施例中所敘述之任何結構、方法、及其類似者適當地結合。
[實施例2]
具有顯示功能之半導體裝置(亦稱為顯示裝置)可使用實施例1中所示實例之電晶體而予以製造。包含該等電晶體之若干或所有的驅動器電路可形成於其中形成像素部於該處的基板上，而可藉以獲得系統在面板上。
在第7A圖中，密封劑205係設置以便圍繞著設置在第一基板201上的像素部202上，且該像素部202係以密封劑205而被密封於第一基板201與第二基板206之間。在第7A圖中，掃描線驅動器電路204及信號線驅動器電路203係使用單晶半導體層或多晶半導體層，而各自地形成分離製備於基板上，且安裝於第一基板201上之與藉由密封劑205所圍繞之區域不同的區域中。各式各樣的信號及電位係自撓性印刷電路(FPC)218a及218b，而供應至各自分離所形成的信號線驅動器電路203及掃描線驅動器電路204，以及像素部202。
在第7B及7C圖中，密封劑205係設置以圍繞著設置在第一基板201上的像素部202及掃描線驅動器電路204。第二基板206係設置於像素部202及掃描線驅動器電路204之上。因此，像素部202及掃描線驅動器電路204係藉由第一基板201、密封劑205、及第二基板206，而與顯示元件密封在一起。在第7B及7C圖中，信號線驅動器電路203係使用單晶半導體層或多晶半導體層，而形成於分離所製備的基板上，且安裝於第一基板201上之與藉由密封劑205所圍繞之區域不同的區域中。在第7B及7C圖中，各式各樣的信號及電位係自FPC 218而供應至分離所形成之信號線驅動器電路203、掃描線驅動器電路204、及像素部202。
雖然第7B及7C圖各自地顯示其中信號線驅動器電路203係分離地形成，且安裝於第一基板201上之實例，但本發明之一實施例並未受限於此結構。掃描線驅動器電路可分離地形成且然後，予以安裝，或僅一部分之信號線驅動器電路或一部分之掃描線驅動器電路可分離地形成，且然後，予以安裝。
注意的是，分離所形成之驅動器電路的連接方法並未受到特別的限制，且晶片在玻璃上(COG)法、打線接合法、卷帶自動接合(TAB)法、或其類似方法可加以使用。第7A圖顯示其中信號線驅動器電路203及掃描線驅動器電路204係藉由COG法所安裝的實例。第7B圖顯示其中信號線驅動器電路203係藉由COG法所安裝的實例。第7C圖顯示其中信號線驅動器電路203係藉由TAB法所安裝的實例。
顯示裝置在其分類中包含其中密封顯示元件之面板，及其中諸如控制器之IC係安裝於該面板上之模組。
注意的是，在此說明書中之顯示裝置意指影像顯示裝置、顯示裝置、或光源(包含照明裝置)。該顯示裝置包含以下模組之任一者：設置有諸如FPC、TAB卷帶、或TCP之連接器的模組；具有其中印刷線路板係設置於TAB卷帶或TCP之末端的模組；以及其中積體電路(IC)係藉由COG法而直接安裝於顯示元件上的模組。
設置在第一基板201上之像素部及掃描線驅動器電路包含複數個電晶體，而該等電晶體可應用實施例1中所述之做為實例的任何電晶體。
做為顯示裝置中所設置之顯示元件，可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)。發光元件在其分類中包含其中光亮度係藉由電流或電壓所控制之元件，且特別地，在其分類中包含無機電致發光(EL)元件、有機EL元件、及其類似物。再者，亦可使用諸如電子墨水之其中對比係藉由電效應而改變的顯示媒質。
將參照第8圖、第9圖、及第10圖來敘述半導體裝置之一實施例。第8圖、第9圖、及第10圖對應於沿著第7B圖中之線M-N所取得的橫剖面視圖。
如第8圖、第9圖、及第10圖中所描繪地，該半導體裝置包含連接端子電極215及端子電極216。連接端子電極215及端子電極216係透過各向異性導電層219而電性連接至FPC 218中所包含的端子。
連接端子電極215係藉由與第一電極230相同的導電層所形成。端子電極216係藉由與電晶體210及電晶體211之源極電極及汲極電極相同的導電層所形成。
設置在第一基板201上之像素部202及掃描線驅動器電路204各自包含複數個電晶體。在第8圖、第9圖、及第10圖中，係描繪像素部202中所包含之電晶體210及掃描線驅動器電路204中所包含之電晶體211做為實例。
在此實施例中，可應用實施例1中所述之任何電晶體至電晶體210及211。在電晶體210及211之電性特徵中的變動被抑制，且電晶體210及211係電性地穩定。如上述地，可提供具有高可靠度之半導體裝置做為第8圖、第9圖、及第10圖中之此實施例中的半導體裝置。
在像素部202中所設置之電晶體210係電性連接至顯示元件，而形成顯示面板。可將各式各樣的顯示元件使用做為該顯示元件，只要可執行顯示即可。
第8圖顯示使用液晶元件做為顯示元件之液晶顯示裝置的實例。在第8圖中，液晶元件213係包含第一電極230、第二電極231、及液晶層208的顯示元件。注意的是，用作配向層之絕緣層232及233係設置使得液晶層208介於其間。第二電極231係形成於第二基板206側。第一電極230及第二電極231係以液晶層208介於其間而堆疊。
藉由選擇性蝕刻絕緣層所獲得之柱狀間隔物的間隔物235係設置以便控制液晶層208的厚度(胞格間隙)。選擇性地，可使用球狀間隔物。
在其中使用液晶元件做為顯示元件的情況中，可使用熱向性液晶、低分子液晶、高分子液晶、高分子分散液晶、強誘電性液晶、反強誘電性液晶、或其類似物。該液晶材料根據條件而顯示膽固醇相、碟狀液晶分子相、立方相、手徵向列相、各向同性相、或其類似相。
選擇性地，可使用顯示藍色相而無需配向層之液晶。藍色相係液晶相之一，其係正好在當增加膽固醇性液晶之溫度時，且同時膽固醇相改變成為各向同性相之前所產生。因為藍色相僅在狹窄的溫度範圍中出現，所以使用其中混合有手徵性材料之液晶組成物於液晶層中，以便改良溫度範圍。包含展示有藍色相之液晶及手徵性劑的液晶組成物具有1毫秒或更小之短的反應時間，具有無需配向處理之光學各向同性，且具有小的視角相依性。此外，因為無需設置配向層且無需一定要磨擦定向處理，所以可防止由於磨擦定向處理所造成之靜電放電損壞，且可降低製造處理中之液晶顯示裝置的缺陷和損壞。因此，可增加液晶顯示裝置的生產率。
液晶材料的電阻率係1×109Ω‧cm或更大，較佳地係1×1011Ω‧cm或更大，更佳地係1×1012Ω‧cm或更大。在此說明書中之電阻率的值係測量於20℃。
設置在液晶顯示裝置中之儲存電容器的尺寸係考慮設置在像素部或其類似物中之漏電流而設定，以致使電荷可被保持預定之週期。因為使用包含高純度之氧化物半導體層的電晶體，所以可足以提供具有小於或等於1/3，較佳地小於或等於1/5之每一個像素的液晶電容之電容的儲存電容器。
在此實施例中所使用之包含高度純化之氧化物半導體層的電晶體中，可使截止狀態中之電流(截止狀態電流)變小。因此，可將諸如影像信號之電信號保持長的週期，且當開啟電源時，可將寫入間隔設定為更長。因而，可降低再新操作的頻率，而產生抑制功率消耗的功效。
在此實施例中所使用之包含高度純化之氧化物半導體層的電晶體之場效應遷移率可相對地高，而可藉以高速操作。因此，藉由使用該電晶體於液晶顯示裝置的像素部中，可提供高品質的影像。此外，因為該等電晶體可分離地設置於一基板上的驅動器電路部及像素部之中，所以可降低液晶顯示裝置之組件的數目。
對於液晶顯示裝置，可使用扭轉向列(TN)模式、平面開關(IPS)模式、邊緣電場開關(FFS)模式、軸向對稱配向之微胞(ASM)模式、光學補償雙折射(OCB)模式、強誘電性液晶(FLC)模式、反強誘電性液晶(AFLC)模式、或其類似物。
可使用諸如利用垂直配向(VA)模式之透射式液晶顯示裝置的常態黑色液晶顯示裝置。垂直配向模式係液晶顯示裝置之液晶分子的配向控制方法之一。該垂直配向模式係其中當未施加電壓時，液晶分子係垂直配向於面板表面的模式。可給定若干實例，做為垂直配向模式。例如，可給定多域垂直配向(MVA)模式、圖案化垂直配向(PVA)模式、高級超視野(ASV)模式、及其類似模式。此外，可使用所謂場域放大或多域之設計的方法，其中將像素畫分成為若干區域(子像素)，且使分子以不同方向而在其個別的區域中配向。
在該顯示裝置中，可適當地設置黑色矩陣(遮光層)，諸如偏光構件、延遲構件、或抗反射構件之光學構件(光學基板)、及其類似物。例如，圓形偏光可藉由使用偏光基板及延遲基板而被採用。此外，可使用背光、側光、或其類似光做為光源。
此外，透過使用複數個發光二極體(LED)做為背光，可使用分時顯示方法(亦稱場順序驅動法)。藉由場順序驅動法，可執行彩色顯示而無需使用濾色片。
做為像素部中的顯示方法，係使用漸進法、隔行法、或其類似方法。在彩色顯示時，於像素中所控制的彩色元素並未受限於二顏色：R、G、及B(R、G及B分別對應於紅色、綠色、及藍色)。例如，可使用R、G、B、及W(W對應於白色)、或R、G、B、及黃色、青色、紫紅色、及其類似顏色的其中一者或更多者。進一步地，顯示區域的尺寸可在彩色元素的個別點之間有所不同。本發明之實施例並未受限於對彩色顯示之顯示裝置的應用，而是亦可應用至單色顯示之顯示裝置。
選擇性地，做為顯示裝置中所包含之顯示元件，可使用利用電致發光的發光元件。利用電致發光的發光元件係依據發光材料是否係有機化合物或無機化合物而予以分類。通常，前者稱為有機EL元件，以及後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件、電子及電洞會自電極之對而分別注入至包含發光有機化合物的層之內，且電流流動。然後，該等載子(電子及電洞)復合，而藉以發射出光。由於此機制，該發光元件係稱為電流激勵發光元件。
無機EL元件係依據其元件結構而被分類成為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子係分散於黏結劑中，且其光發射機制係使用施體能階及受體能階之施體-受體復合型光發射。薄膜無機EL元件具有其中發光層係介於介電層之間，而該等介電層則進一步介於電極之間的結構，且其光發射機制係使用金屬離子之內殼電子躍遷的局部型光發射。注意的是，在此係敘述有機EL元件之實例做為發光元件。
為了要提取來自發光元件所發射出的光，只要電極對的其中至少一者係透明即可。然後，將電晶體及發光元件形成於基板上。發光元件可具有以下結構之任一者：頂部發射結構，其中光發射係透過相反於基板之表面而提取；底部發射結構，其中光發射係透過基板側之表面而提取；或雙重發射結構，其中光發射係透過相反於基板之表面及基板側之表面而提取。
第9圖顯示使用發光元件做為顯示元件之發光裝置的實例。其係顯示元件的發光元件243係電性連接至像素部202中所設置之電晶體210。發光元件243的結構並未受限於第9圖中所描繪之包含第一電極230、電致發光層241、及第二電極231之堆疊層的結構。發光元件243的結構可根據其中自發光元件243提取光之方向或其類似者而適當地改變。
間壁240可使用有機絕緣材料或無機絕緣材料而形成。尤其，較佳的是，間壁240係使用光敏樹脂材料而形成為具有開口於第一電極230上，以致使開口的側壁形成為具有連續曲率的傾斜表面。
電致發光層241可以以單層或複數個堆疊層而形成。
保護層可形成於第二電極231及間壁240之上，以便防止氧、氫、水分、二氧化碳、或其類似物進入至發光元件243之內。做為保護層，可給定氮化矽層、氧化氮化矽層、似鑽石之碳(DLC)層、及其類似物。在以第一基板201、第二基板206、及密封劑205所密封的空間中，係設置填充物244且加以密封。在此方式中，較佳地，發光元件係以保護膜(諸如疊層膜或紫外線硬化樹膜)或具有高氣密性之覆蓋物材料以及少許除氣而予以封裝(密封)，以致使該發光元件不至於暴露至外部空氣。
做為填充物244，除了諸如氮或氬之惰性氣體外，可使用紫外線硬化樹脂或熱固化樹脂。例如，係使用聚氯乙烯(PVC)、丙烯酸樹脂、聚醯乙胺樹脂、環氧樹脂、矽氧樹脂、聚乙烯醇縮丁醛(PVB)、乙烯-醋酸乙烯(EVA)、或其類似物。
視需要地，可將諸如偏光板、圓形偏光板(包含橢圓形偏光板)、延遲板(四分之一波板或半波板)、或濾色片之光學膜適當地設置在發光元件的發光表面之上。進一步地，偏光板或圓形偏光板可設置有抗反射層。例如，可執行其中反射光可藉由表面上之突起及下陷而漫射的抗眩光處理，以便降低眩光。
進一步地，可提供其中驅動電子墨水的電子紙做為顯示裝置。電子紙亦稱為電泳顯示裝置(電泳顯示器)，且具有其中具有與正規的紙相同之可讀取性位準、具有比其他顯示裝置更小的功率消耗、以及可被製成為薄且輕的優點。
電泳顯示裝置可具有各式各樣的模式。電泳顯示裝置包含複數個微囊，而分散於溶劑或溶解物中，每一個微囊包含正充電的第一粒子及負充電的第二粒子。藉由施加電場至該等微囊，則在該等微囊中之該等粒子會以彼此相反的方向移動，且僅聚集於一側之粒子的顏色會顯示出。注意的是，第一粒子及第二粒子各自包含顏料，且當不具有電場時，並不會移動。此外，第一粒子及第二粒子具有不同的顏色(其可係無色)。
因此，電泳顯示裝置係使用其中具有高介電常數的物質移動至高電場區之所謂介電泳動效應顯示器。
其中上述微囊分散於溶劑中之溶液係稱為電子墨水。此電子墨水可印刷於玻璃、塑膠、布、紙、及其類似物的表面上。再者，藉由使用濾色片或具有顏料之粒子，亦可獲得彩色顯示。
注意的是，在該等微囊中之第一粒子及第二粒子可各自地藉由選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、強誘電性材料、電致發光材料、電色材料、及磁泳材料之單一材料所形成，或藉由其複合材料所形成。
做為電子紙，可使用利用扭轉球顯示方法的顯示裝置。扭轉球顯示方法意指其中各自以黑色及白色所著色的球狀粒子係配置在使用於顯示元件之電極的第一電極與第二電極之間，且電位差係產生於該第一電極與第二電極之間，而控制該等球狀粒子的取向，以致使顯示被執行之方法。
第10圖描繪主動矩陣電子紙做為半導體裝置的實例。在第10圖中的電子紙係使用扭轉球顯示方法之顯示裝置的實例。
在連接至電晶體210的第一電極230與設置在第二基板206上的第二電極231之間，係設置球狀粒子253，而每一個球狀粒子253包含黑色區255a、白色區255b、及圍繞該等區域而充填有液體之空腔252。在球狀粒子253周圍的空間係充填有諸如樹脂之充填物254。第二電極231對應於共同電極(相對電極)。該第二電極231係電性連接至共同電位線。
注意的是，在第8圖、第9圖、及第10圖中，可使用撓性基板以及玻璃基板做為第一基板201及第二基板206。例如，係使用具有透光性質的塑膠基板。對於塑膠，係使用纖維玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。具有其中鋁箔係介於PVF膜之間或聚酯膜之間的結構之薄板可予以使用。
絕緣層221可使用有機絕緣材料或無機絕緣材料而形成。注意的是，具有熱阻性的有機絕緣材料，諸如丙烯酸樹脂、聚醯乙胺樹脂、苯并環丁烯樹脂、聚醯胺樹脂、或環氧樹脂係較佳地使用做為平坦化絕緣層。除了該等有機絕緣材料之外，可使用低介電常數材料(低k材料)、矽氧烷為主樹脂、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BPSG)、或其類似物。該絕緣層221可藉由堆疊複數個由該等材料所形成之絕緣層而形成。
在用以形成絕緣層221之方法上並無特殊的限制，該絕緣層221可根據其材料，而藉由濺鍍法、旋塗法、浸漬法、噴塗法、液滴排放法(例如，噴墨法、絲網印刷、或平版印刷)、輥塗法、簾塗法、刀塗法、或其類似方法所形成。
顯示裝置藉由自光源或顯示元件傳送光而執行顯示。因此，設置於其中傳送光的像素部中之基板及諸如絕緣層及導電層的薄膜具有相對於可見光波長範圍中的光之透光性質。
用以施加電壓至顯示元件之第一電極及第二電極(其可可各自地稱為像素電極層、共同電極層、相對電極層、或其類似物)可根據其中提取光的方向、其中設置電極的位置、及電極的圖案結構，而具有透光性質或反光性質。
第一電極230及第二電極231可使用諸如，包含氧化鎢之氧化銦、包含氧化鎢之銦鋅氧化物、包含氧化鈦之氧化銦、包含氧化鈦之銦錫氧化物、銦錫氧化物(在下文中，稱為ITO)、銦鋅氧化物、或添加氧化矽之銦錫氧化物的透光導電材料而形成。
第一電極230及第二電極231係使用選自諸如，鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、或銀(Ag)之元素；其合金；及其氮化物而形成。
可使用包含導電性高分子(亦稱為導電性聚合物)之導電性組成物於第一電極230及第二電極231。做為導電性高分子，可使用所謂π電子共軛導電性聚合物。例如，可給定聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、以及苯胺、吡咯、及噻吩之二或更多者的共聚物或其衍生物。
因為電晶體係易於由於靜電或其類似物而損壞，所以較佳地提供用以保護驅動器電路的保護電路。該保護電路係較佳地使用非線性元件而形成。
如上述地，藉由使用實施例1中所示之該等電晶體的任一者，可提供消耗低功率之高度可靠的半導體裝置。注意的是，在實施例1中所示之實例的電晶體不僅可施加至具有上述顯示功能的半導體裝置，而且可施加至具有各式各樣功能的半導體裝置，例如，安裝在電源供應電路上的電力裝置，諸如LSI的半導體積體電路、及具有讀取物件資訊之影像感測器功能的半導體裝置。
在此實施例中所述之結構、方法、及其類似者可以與其他實施例中所述之該等結構、方法、及其類似者之任一者適當地結合。
[實施例3]
本發明一實施例之半導體裝置可應用至各式各樣的電子裝置(包含遊戲機)。電子裝置的實例係電視機(亦稱為電視或電視接收器)、電腦或其類似物之監測器，諸如數位相機或數位攝影機之相機、數位像框、行動電話手機(亦稱為行動電話或行動電話裝置)、攜帶式遊戲機、攜帶式資訊終端機、聲頻再生裝置，及諸如柏青哥(pachinko)機之大型遊戲機。將敘述各自包含上述實施例中所述之半導體裝置的電子裝置之實例。
第11A圖描繪膝上型個人電腦，其包含主體301、外殼302、顯示部303、鍵盤304、及類似物。藉由應用實施例1或2中所述之半導體裝置，該膝上型個人電腦可具有高度可靠性。
第11B圖描繪攜帶式資訊終端機(PDA)，其包含顯示部313、外部介面315、操作鈕314、及其類似物於主體311中。尖筆312係包含而成為用於操作之附件。藉由應用實施例1或2中所述之半導體裝置，該攜帶式資訊終端機(PDA)可具有高度可靠性。
第11C圖描繪電子書閱讀器的實例。例如，電子書閱讀器320包含二外殼，亦即，外殼321及外殼322。外殼321及外殼322係以鉸鏈325而結合，以致使電子書閱讀器320可以以鉸鏈325為軸而開啟及閉合。具有該結構，電子書閱讀器320可如書本一樣地操作。
顯示部323及顯示部324係分別結合於外殼321及外殼322中。顯示部323及顯示部324可顯示一影像或不同的影像。當顯示部323及顯示部324顯示不同的影像時，例如，正文可顯示於右側之顯示部(第11C圖中之顯示部323)上，且圖形可顯示於左側之顯示部(第11C圖中之顯示部324)上。藉由應用實施例1或2中所述之半導體裝置，該電子書閱讀器320可具有高度可靠性。
第11C圖顯示其中外殼321係設置有操作部及其類似物之實例。例如，外殼321係設置有電源開關326、操作鍵327、揚聲器328、及其類似物。具有該操作鍵327，則可翻閱頁面。注意的是，鍵盤、指標裝置、或其類似物亦可設置在其中設置顯示部於上之外殼的表面上。再者，外部連接端子(耳機端子、USB端子、或其類似物)、記錄媒體插入部、及其類似物亦可設置在外殼的背面或側面。進一步地，電子書閱讀器320可具有電子字典之功能。
電子書閱讀器320可無線地傳送及接收資料。透過無線通訊，可自電子書伺服器來採購及下載所欲的書籍資料及其類似物。
第11D圖描繪行動電話，其包含二外殼，亦即，外殼330及外殼331。外殼331包含顯示面板332、揚聲器333、微音器334、指標裝置336、相機鏡頭337、外部連接端子338、及其類似物。此外，外殼330包含具有行動電話之充電功能的太陽能電池340、外部記憶體槽341、及其類似物。進一步地，天線係結合於外殼331中。藉由應用實施例1或2中所述之半導體裝置，該行動電話可具有更高的可靠性。
進一步地，顯示面板332係以觸控面板而設置。顯示為影像之複數個操作鍵335係藉由點虛線而描繪於第11D圖中。注意的是，行動電話包含升壓電路，用以將來自太陽能電池340所輸出之電壓升高至每一個電路所需之電壓。
在顯示面板332中，可根據使用圖案而適當地改變顯示方向。進一步地，行動電話係設置有相機鏡頭337於與顯示面板332相同的表面上，且因此，可將其使用為視訊電話。揚聲器333及微音器334可使用於視訊電話來電，記錄及播放聲音，及其類似者，以及語音通話。此外，可將其中外殼330及331係如11D圖中所描繪地開啟的狀態中之外殼330及331滑動，使得其中一者重疊在另一者之上；因此，可降低行動電話的尺寸，而使該行動電話適用於攜帶。
外部連接端子338可連接至AC轉換器及諸如USB電纜之各式各樣類型的電纜，且充電及與個人電腦及其類似物之資料通訊亦係可能的。此外，大量資料可藉由插入記錄媒體至外部記憶體槽341而予以儲存，且可予以移動。
進一步地，除了上述功能之外，可設置紅外線通訊功能、電視接收功能、或其類似功能。
第11E圖描繪電視機之實例。在電視機360中，顯示部363係結合於外殼361中。顯示部363可顯示影像。在此，外殼361係藉由座台365而予以支撐。藉由應用實施例1或2中所述之半導體裝置，該電視機360可具有高度可靠性。
電視機360可藉由外殼361之操作開關或分離的遙控器，而予以操作。進一步地，該遙控器可設置有顯示部，用以顯示來自該遙控器所輸出之資料。
注意的是，電視機360係設置有接收器、調變解調器、及其類似物。透過接收器的使用，可接收一般的電視廣播。再者，當顯示裝置係經由調變解調器而有線或無線地連接至通訊網路時，可執行單向(自傳送器至接收器)或雙向(在傳送器與接收器之間，或在接收器之間)的資訊通訊。
在此實施例中所述之結構、方法、及其類似者可以與其他實施例中所述之該等結構、方法、及其類似者之任一者適當地結合。
[實例1]
在此實例中，將敘述透過基底絕緣層而由基板所擴散至氧化物半導體層之內的氫。
在此實例中，玻璃基板、玻璃基板上的基底絕緣層、及基底絕緣層上的氧化物半導體層之氫濃度係藉由二次離子質譜測定儀(SIMS)，而以深度方向來予以分析。
在此實例中，於深度方向中之氫濃度係在當取樣4至7的質量數各自係1時而分析。
在此，將敘述取樣4的製造方法。
首先，將第一氧化矽層形成於玻璃基板上。該第一氧化矽層對應於此說明書中之基底絕緣層。注意的是，該第一氧化矽層的膜形成情形係如下：
‧膜形成方法：RF濺鍍法
‧靶極：石英靶極
‧膜形成氣體：Ar(25sccm)、O2(25sccm)
‧電力：1.5千瓦(13.56MHz)
‧壓力：0.4帕
‧T-S距離：60毫米
‧在膜形成中之基板溫度：100℃
‧厚度：300奈米
其次，形成氧化物半導體層於第一氧化矽層之上。
該氧化物半導體層的膜形成情形係如下：
‧膜形成方法：DC濺鍍法
‧靶極：In-Ga-Zn-O(In2O3：Ga2O3：ZnO=1：1：2[克分子比])靶極
‧膜形成氣體：Ar(30sccm)、O2(15sccm)
‧電力：0.5千瓦(DC)
‧壓力：0.4帕
‧T-S距離：60毫米
‧在膜形成中之基板溫度：200℃
‧厚度：100奈米
接著，形成第二氧化矽層於氧化物半導體層之上。注意的是，該第二氧化矽層的膜形成情形係如下：
‧膜形成方法：RF濺鍍法
‧靶極：石英靶極
‧膜形成氣體：Ar(25sccm)、O2(25sccm)
‧電力：1.5千瓦(13.56MHz)
‧壓力：0.4帕
‧T-S距離：60毫米
‧在膜形成中之基板溫度：100℃
‧厚度：100奈米
注意的是，自第一氧化矽層的形成步驟至第二氧化矽層的形成步驟之該等步驟係在真空中連續地執行。如上述地，完成取樣4。
其次，將敘述取樣5。取樣4的說明將被引用於每一層的膜形成方法。
首先，第一熱處理係執行於其中尚未形成第一氧化矽層於上的玻璃基板上。該第一熱處理係在1×10-5帕的真空中，以400℃的基板溫度，而執行10分鐘。
其次，在第一熱處理之後，形成第一氧化矽層。
接著，將氧化物半導體層形成於第一氧化矽層之上。
接著，將第二氧化矽層形成於氧化物半導體層之上。
注意的是，自第一熱處理的執行步驟至第二氧化矽層的形成步驟之該等步驟係在真空中連續地執行。如上述地，完成取樣5。
在此，取樣6及取樣7係藉由執行第二熱處理於取樣4及取樣5之上，而分別地獲得。第二熱處理係在氮氛圍下，執行於450℃，1小時。
第一表顯示第一熱處理及第二熱處理是否在取樣4至7上執行。
取樣4、取樣5、取樣6、及取樣7的SIMS結果係分別顯示於第15圖、第16圖、第17圖、及第18圖之中。
第15圖顯示取樣4的SIMS結果。實線1001顯示當取樣4之質量數係1時的氫濃度，實線1003顯示當取樣4之質量數係30時之矽的二次離子強度，以及實線1005顯示當取樣4之質量數係16時之氧的二次離子強度。
第16圖顯示取樣5的SIMS結果。實線1101顯示當取樣5之質量數係1時的氫濃度，實線1103顯示當取樣5之質量數係30時之矽的二次離子強度，以及實線1105顯示當取樣5之質量數係16時之氧的二次離子強度。
第17圖顯示取樣6的SIMS結果。實線1201顯示當取樣6之質量數係1時的氫濃度，實線1203顯示當取樣6之質量數係30時之矽的二次離子強度，以及實線1205顯示當取樣6之質量數係16時之氧的二次離子強度。
第18圖顯示取樣7的SIMS結果。實線1301顯示當取樣7之質量數係1時的氫濃度，實線1303顯示當取樣7之質量數係30時之矽的二次離子強度，以及實線1305顯示當取樣7之質量數係16時之氧的二次離子強度。
注意的是，範圍1011顯示第二氧化矽層；範圍1012顯示氧化物半導體層；範圍1013顯示第一氧化矽層；以及範圍1014顯示玻璃基板。在此，氧化矽的標準取樣係使用以定氫濃度的量；因此，在當質量數係1時之定量的氫濃度係在範圍1011及範圍1013中。
當相互比較取樣4及取樣5時，所發現到的是，在每一個實例中存在有峰值的氫濃度於靠近玻璃基板的第一氧化矽層中。在取樣4及取樣5中，於個別峰值之氫濃度分別係3.7×1020原子/立方公分及1.1×1020原子/立方公分。
當相互比較取樣4及取樣6時，所發現到的是，在500奈米至400奈米的深度範圍中，存在有高的氫濃度區域於第一氧化矽層中。此係由於第二熱處理之氫的擴散所導致。
以相似的方式，當相互比較取樣5及取樣7時，所發現到的是，在500奈米至450奈米的深度範圍中，存在有高的氫濃度區域於第一氧化矽層中。
所發現到的是，在取樣7的第一氧化矽層中所擴散之氫的數量係比取樣6的第一氧化矽層中所擴散之氫的數量更少。
進一步地，降低第一氧化矽層中所擴散之氫的數量之有利功效亦可由於厚厚地形成第一氧化矽層而降低。
由此實施例所發現到的是，由於第二熱處理之氫至氧化物半導體層內的擴散所導致之不利效應可藉由以第一熱處理來事先降低基板表面上所存在之氫的數量，而予以降低。
[實例2]
在此實例中，將敘述第1A至1C圖中所描繪之包含氧化物半導體層的電晶體之製造方法和特徵。在此實例中，係製造取樣1至3且測量個別的特徵。
做為基板，係使用玻璃基板。
執行第一熱處理於玻璃基板上。該第一熱處理係在1×10-5帕的真空中，以400℃的基板溫度，而執行10分鐘。
之後，基底絕緣層及氧化物半導體層係在真空中連續地形成。
基底絕緣層的膜形成情形係如下：
‧膜形成方法：RF濺鍍法
‧靶極：石英靶極
‧膜形成氣體：Ar(25sccm)、O2(25sccm)
‧電力：1.5千瓦(13.56MHz)
‧壓力：0.4帕
‧T-S距離：60毫米
‧在膜形成中之基板溫度：100℃
‧厚度：300奈米
氧化物半導體層的膜形成情形係如下：
‧膜形成方法：DC濺鍍法
‧靶極：In-Ga-Zn-O(In2O3：Ga2O3：ZnO=1：1：2[克分子比])靶極
‧膜形成氣體：Ar(30sccm)、O2(15sccm)
‧電力：0.5千瓦(DC)
‧壓力：0.4帕
‧T-S距離：60毫米
‧在膜形成中之基板溫度：200℃
‧厚度：30奈米
接著，具有島狀形狀的氧化物半導體層係藉由處理該氧化物半導體層而形成。
其次，其係導電層之鎢層係藉由DC濺鍍法而形成有100奈米的厚度，且源極電極及汲極電極係藉由處理該鎢層所形成。
接著，氮氧化矽層係藉由電漿CVD法而形成為具有15奈米之厚度的閘極絕緣層。
接著，其係導電層之氮化鉭層及鎢層係藉由DC濺鍍法而分別形成有15奈米及135奈米的厚度，且閘極電極係藉由處理該氮化鉭層及鎢層所形成。
然後，執行第二熱處理。該第二熱處理係在氮氣體氛圍下，以250℃、300℃、或350℃之溫度，而執行1小時。此時，取樣1、取樣2、及取樣3的加熱溫度係分別設定為250℃、300℃、及350℃。
透過上述處理，可製造出此實例之電晶體。
第12A及12B圖、第13A及13B圖、及第14A及14B圖顯示此實例之電晶體中汲極電流(Ids)-閘極電壓(Vgs)測量結果。25點的測量結果均予以顯示。通道長度L係0.8微米及3微米，以及通道寬度W係10微米。注意的是，在電晶體的源極電極與汲極電極間之電壓Vds係設定為3伏特(V)。
第12A及12B圖係取樣1的Ids-Vgs測量結果。第12A圖係通道長度L為0.8微米之電晶體的測量結果，以及第12B圖係通道長度L為3微米之電晶體的測量結果。第13A及13B圖係取樣2的Ids-Vgs測量結果。第13A圖係通道長度L為0.8微米之電晶體的測量結果，以及第13B圖通道長度L為3微米之電晶體的測量結果。第14A及14B圖係取樣3的Ids-Vgs測量結果。第14A圖係通道長度L為0.8微米之電晶體的測量結果；以及第14B圖係通道長度L為3微米之電晶體的測量結果。
第2表顯示由第12A及12B圖、第13A及13B圖、以及第14A及14B圖所獲得之每一個電晶體的特徵。第2表顯示臨限電壓及當設定Vgs為0伏特(V)時的電流值。
從第2表可知的是，取樣3的臨限電壓係高於取樣2的臨限電壓，且取樣2的臨限電壓係高於取樣1的臨限電壓。此傾向係顯著於其中通道長度L成為更短的情況中。
進一步地，從第2表可知的是，當Vgs係設定為0V時，取樣1的電流值係高於取樣2的電流值，且當Vgs係設定為0V時，取樣2的電流值係高於取樣3的電流值。特別地，在通道長度係3微米之取樣3的結果中，電流值係小於或等於1.0×10-13A(安培)，而係極小的。此傾向係顯著於其中通道長度L成為更短的情況中。
以此方式，在此實例中，可獲得其中具有常態截止特徵及當Vgs係設定為0V時之極小電流值的電晶體。
[實例3]
在此實例中，將敘述由基底絕緣層所擴散至氧化物半導體層之內的氧。
注意的是，為了要評估氧至氧化物半導體層內的擴散，使18O包含於基底絕緣層之中。注意的是，其係氧的穩定同位素之一的18O係質量數為18之氧，且亦以大約0.2%的程度而天然地存在。在此實例中，18O係僅當被指明時才使用。
在此實例中，於取樣8至11中，18O係藉由SIMS，而以深度方向被分析。
在此，將敘述每一個取樣的製造方法。
首先，氧化矽層係形成於石英基板上，做為基底絕緣層。該氧化矽層的膜形成情形係如下：
‧膜形成方法：RF濺鍍法
‧靶極：石英靶極
‧膜形成氣體：Ar(25sccm)、O2(25sccm)
‧電力：1.5千瓦(13.56MHz)
‧壓力：0.4帕
‧T-S距離：60毫米
‧在膜形成中之基板溫度：100℃
‧厚度：300奈米
然而，18O係使用於膜形成氣體之氧。
接著，形成氧化物半導體層於氧化矽層之上。
該氧化物半導體層的膜形成情形係如下：
‧膜形成方法：DC濺鍍法
‧靶極：In-Ga-Zn-O(In2O3：Ga2O3：ZnO=1：1：2[克分子比])靶極
‧膜形成氣體：Ar(30sccm)、O2(15sccm)
‧電力：0.5千瓦(DC)
‧壓力：0.4帕
‧T-S距離：60毫米
‧在膜形成中之基板溫度：200℃
‧厚度：100奈米
然後，執行第二熱處理。該熱處理係在氮氣體氛圍下，以450℃、550℃、或650℃之溫度，而執行1小時。在此，該加熱並未執行取樣8之上；且取樣9、取樣10、及取樣11的加熱溫度係分別設定為450℃、550℃、及650℃。
第19圖顯示以深度方向而分析取樣8至11之18O的結果。符號2001、符號2003、符號2005、及符號2007分別顯示取樣8、取樣9、取樣10、及取樣11。此外，範圍2011顯示氧化物半導體層、以及範圍2013顯示氧化矽層。在此，質量數為18之定量的氧係在範圍2011中。注意的是，點虛線2015顯示氧化物半導體層中的18O之定量的下限。
所發現到的是，18O幾乎不會擴散至實例8中的氧化物半導體層之內。進一步地，所發現到的是，當用於取樣9至11之熱處理的溫度係依序增加時，其中18O擴散至氧化物半導體層內之距離會延伸。
在此，擴散係數係假定18O之擴散源的氧化矽層中之18O的表面濃度係常數；以及在無限遠之18O的濃度係零，而予以估算。透過上述之假定，在深度方向中之18O的濃度分佈可藉由下文所示之公式1所表示。
[公式1]
在此，Cs表示氧化物半導體層中之18O的表面濃度；x表示距離表面的距離(在此，氧化物半導體層與氧化矽層和氧化物半導體層間的介面之間的距離)；以及D表示氧化物半導體層中之18O的擴散係數；以及t表示時間。
第20圖顯示透過公式1所執行之擬合的結果。符號2101、符號2103、及符號2105分別顯示取樣9、取樣10、及取樣11中之18O的濃度分佈。此外，實線2111、實線2113、及實線2115分別顯示取樣9、取樣10、及取樣11的擬合曲線。在此，範圍2121顯示氧化物半導體層，以及範圍2123顯示氧化矽層。在此，定量的18O係在範圍2121中。注意的是，點虛線2125顯示氧化矽層與氧化物半導體層之間的介面，以及點虛線2127顯示氧化物半導體層的表面。注意的是，該擬合並未執行於取樣8上，因為從第19圖並不確定擴散。
從第20圖之擬合結合可知的是，在取樣9中之18O的擴散係數係1.2×10-17平方公分/秒(cm2/second)，在取樣10中之18O的擴散係數係1.0×10-15平方公分/秒，以及在取樣11中之18O的擴散係數係1.0×10-14平方公分/秒。
在此，於氧化物半導體層的溫度T時之18O的擴散係數D可藉由公式2所表示。
[公式2]
D0表示頻率因子；Ea表示激活能；以及k表示波茲曼(Boltzmann)常數。
藉由取得公式2之兩邊的自然對數，可給定公式3。
[公式3]
換言之，其中InD係相對於T的倒數而標繪之直線的斜率係藉由-(Ea/k)所表示，且正切係藉由InD0所表示。
在此，由第20圖所獲得之取樣9至11中之D及T的倒數之自然對數係標繪及顯示於第21圖中。當第21圖之繪圖係近似時，則InD0及-(Ea/k)係分別獲得為-7.4864及-22624。換言之，D0係5.607×10-4平方公分/秒。進一步地，因為k係1.3807×10-23J/K，所以Ea係3.124×10-19J。當將Ea轉換單位時，可獲得1.95eV。
透過此實例，可確定出來自氧化矽層的氧至氧化物半導體層之內的擴散。
進一步地，所發現到的是，當熱處理的溫度增加時，則更多的氧會從氧化矽層擴散到氧化物半導體層之內，且因此，可降低氧化物半導體層與氧化矽層之間的介面狀態以及氧化物半導體層之中的氧缺乏。
此申請案係根據2010年7月27日在日本專利局所申請之日本專利申請案序號2010-168404，該申請案的全部內容係結合於本文以供參考。
100．．．基板
102．．．基底絕緣層
104，106．．．氧化物半導體層
108a．．．源極電極
108b．．．汲極電極
112．．．閘極絕緣層
114．．．閘極電極
116a，116b．．．佈線
122a．．．源極區
122b．．．汲極區
124．．．層間絕緣層
126．．．通道區
130a，130b．．．接觸孔
151，152，153，210，211．．．電晶體
201．．．第一基板
202．．．像素部
203．．．信號線驅動器電路
204．．．掃描線驅動器電路
205．．．密封劑
206．．．第二基板
208．．．液晶層
213．．．液晶元件
215．．．連接端子電極
216．．．端子電極
218，218a，218b．．．FPC(撓性印刷電路)
219．．．各向異性導電層
221，232，233．．．絕緣層
230．．．第一電極
231．．．第二電極
235．．．間隔物
240．．．間壁
241．．．電致發光層
243．．．發光元件
244，245．．．填充物
252．．．空腔
253．．．球狀粒子
255a．．．黑色區
255b．．．白色區
301，311．．．主體
302，321，322，330，331，361．．．外殼
303，313，323，324，363．．．顯示部
304．．．鍵盤
312．．．尖筆
314．．．操作鈕
315．．．外部介面
320．．．電子書閱讀器
325．．．鉸鏈
326．．．電源開關
327，335．．．操作鍵
328，333．．．揚聲器
332．．．顯示面板
334．．．微音器
336．．．指標裝置
337．．．相機鏡頭
338．．．外部連接端子
340．．．太陽能電池
341．．．外部記憶體槽
360．．．電視機
365．．．座台
1001，1003，1005，1101，1103，1105，1201，1203，1205，1301，1303，1305，2111，2113，2115．．．實線
1011，1012，1013，1014，2011，2013，2121，2123．．．範圍
2001，2003，2005，2007，2101，2103，2105．．．符號
2015，2125，2127．．．點虛線
第1A至1C圖係頂視圖及橫剖面視圖，顯示本發明一實施例之半導體裝置的實例；
第2A至2C圖係頂視圖及橫剖面視圖，顯示本發明一實施例之半導體裝置的實例；
第3A至3C圖係頂視圖及橫剖面視圖，顯示本發明一實施例之半導體裝置的實例；
第4A至4E圖係橫剖面視圖，顯示本發明一實施例之半導體裝置的製造方法之實例；
第5A至5E圖係橫剖面視圖，顯示本發明一實施例之半導體裝置的製造方法之實例；
第6A至6E圖係橫剖面視圖，顯示本發明一實施例之半導體裝置的製造方法之實例；
第7A至7C圖係圖式，其各自地描繪本發明一實施例之半導體裝置的一模式；
第8圖係橫剖面視圖，描繪本發明一實施例之半導體裝置的一模式；
第9圖係橫剖面視圖，描繪本發明一實施例之半導體裝置的一模式；
第10圖係橫剖面視圖，描繪本發明一實施例之半導體裝置的一模式；
第11A至11E圖係圖式，其各自地描繪電子裝置做為本發明一實施例之半導體裝置；
第12A及12B圖係圖形，其各自地顯示使用本發明一實施例所製造之半導體裝置的電性特徵；
第13A及13B圖係圖形，其各自地顯示使用本發明一實施例所製造之半導體裝置的電性特徵；
第14A及14B圖係圖形，其各自地顯示使用本發明一實施例所製造之半導體裝置的電性特徵；
第15圖係圖形，顯示執行二次離子質譜測定儀分析於實例中所製造之取樣上的結果；
第16圖係圖形，顯示執行二次離子質譜測定儀分析於實例中所製造之取樣上的結果；
第17圖係圖形，顯示執行二次離子質譜測定儀分析於實例中所製造之取樣上的結果；
第18圖係圖形，顯示執行二次離子質譜測定儀分析於實例中所製造之取樣上的結果；
第19圖係圖形，顯示實例中所製造的取樣中之氧的擴散；
第20圖係圖形，用以分析實例中所製造的取樣中之氧的擴散；以及
第21圖係圖形，用以自實例中所製造的取樣中之氧的擴散係數而導出激活能。
100．．．基板
102．．．基底絕緣層
104．．．氧化物半導體層

Claims (17)

  1. 一種半導體裝置，包含：基底絕緣層，於基板上並與該基板接觸；氧化物半導體層，於該基底絕緣層上；閘極絕緣層，於該氧化物半導體層上；以及閘極電極，於該閘極絕緣層上，其中在該基板與該基底絕緣層之間的介面處之氫濃度係小於或等於1.1×1020原子/立方公分。
  2. 一種半導體裝置，包含：基底絕緣層，於基板上並與該基板接觸；氧化物半導體層，於該基底絕緣層上；閘極絕緣層，於該氧化物半導體層上；以及閘極電極，於該閘極絕緣層上，其中該基底絕緣層包含氫濃度係小於或等於1.1×1020原子/立方公分的區域，以及其中該基底絕緣層的該區域係與該基板接觸。
  3. 一種半導體裝置，包含：基底絕緣層，於基板上並與該基板接觸；氧化物半導體層，於該基底絕緣層上；閘極絕緣層，於該氧化物半導體層上；以及閘極電極，於該閘極絕緣層上，其中在該基板與該基底絕緣層間的介面處的氫濃度係小於或等於1.1×1020原子/立方公分，其中該氧化物半導體層包含通道形成區、第一區與第 二區，以及其中該第一區與該第二區的電阻係低於該通道形成區的電阻。
  4. 一種半導體裝置，包含：基底絕緣層，於基板上並與該基板接觸；氧化物半導體層，於該基底絕緣層上；閘極絕緣層，於該氧化物半導體層上；以及閘極電極，於該閘極絕緣層上，其中該基底絕緣層包含氫濃度係小於或等於1.1×1020原子/立方公分的區域，其中該基底絕緣層的該區域與該基板接觸，其中該氧化物半導體層包含通道形成區、第一區與第二區，以及其中該第一區與該第二區的電阻係低於該通道形成區的電阻。
  5. 如申請專利範圍第1至4項中任一項之半導體裝置，其中，在該基底絕緣層中，被轉換成為氧原子之氧的釋放數量係在熱脫附光譜儀之中大於或等於1.0×1018原子/立方公分。
  6. 如申請專利範圍第1至4項中任一項之半導體裝置，其中該基底絕緣層係氧化矽，其中每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上。
  7. 如申請專利範圍第1至4項中任一項之半導體裝 置，其中該基底絕緣層包含氧化矽、氮氧化矽、氧化氮化矽、及氧化鋁之至少之一。
  8. 如申請專利範圍第1至4項中任一項之半導體裝置，更包含與該氧化物半導體層接觸的源極電極，以及與該氧化物半導體層接觸的汲極電極。
  9. 如申請專利範圍第3或4項之半導體裝置，其中該第一區與該第二區並未與該閘極電極重疊。
  10. 如申請專利範圍第3或4項之半導體裝置，其中該第一區與該第二區並未與該閘極電極與該閘極絕緣層重疊。
  11. 一種半導體裝置的製造方法，包含以下步驟：執行第一熱處理於基板上；形成基底絕緣層於該基板上並與該基板接觸；形成氧化物半導體層於該基底絕緣層上，形成閘極絕緣層於該氧化物半導體層上；及形成閘極電極於該閘極絕緣層上，其中自執行該第一熱處理至形成該氧化物半導體層之一系列的步驟係在未暴露至空氣下執行，以及其中在該基板與該基底絕緣層間的介面處的氫濃度係低於或等於1.1×1020原子/立方公分。
  12. 一種半導體裝置的製造方法，包含以下步驟：執行第一熱處理於基板上；形成基底絕緣層於該基板上並與該基板接觸；形成氧化物半導體層於該基底絕緣層上， 形成閘極絕緣層於該氧化物半導體層上；及形成閘極電極於該閘極絕緣層上，其中自執行該第一熱處理至形成該氧化物半導體層之一系列的步驟係在未暴露至空氣下執行，其中該基底絕緣層包含氫濃度係低於或等於1.1×1020原子/立方公分的區域，以及其中該基底絕緣層的該區域與該基板接觸。
  13. 如申請專利範圍第11或12項之半導體裝置的製造方法，其中該第一熱處理的溫度係高於或等於100℃，且低於該基板的應變點。
  14. 如申請專利範圍第11或12項之半導體裝置的製造方法，其中自執行該第一熱處理至形成該氧化物半導體層的該形成之該系列的步驟係執行於真空中。
  15. 如申請專利範圍第11或12項之半導體裝置的製造方法，其中，在該基底絕緣層中，被轉換成為氧原子之氧的釋放數量係在熱脫附光譜儀之中大於或等於1.0×1018原子/立方公分。
  16. 如申請專利範圍第11或12項之半導體裝置的製造方法，其中該基底絕緣層係氧化矽，其中每一單位體積之氧原子的數目係比每一單位體積之矽原子的數目大兩倍以上。
  17. 如申請專利範圍第11或12項之半導體裝置的製造方法，更包含在該閘極絕緣層被形成後，在該基板上執行一次以上的第二熱處理， 其中該第二熱處理的溫度係高於或等於150℃，且低於該基板的應變點。
TW100126358A 2010-07-27 2011-07-26 半導體裝置及其製造方法 TWI527224B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010168404 2010-07-27

Publications (2)

Publication Number Publication Date
TW201220497A TW201220497A (en) 2012-05-16
TWI527224B true TWI527224B (zh) 2016-03-21

Family

ID=45530155

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100126358A TWI527224B (zh) 2010-07-27 2011-07-26 半導體裝置及其製造方法

Country Status (5)

Country Link
US (3) US8748889B2 (zh)
JP (4) JP5836680B2 (zh)
KR (3) KR101885691B1 (zh)
TW (1) TWI527224B (zh)
WO (1) WO2012014952A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
TWI562361B (en) * 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013201211A (ja) * 2012-03-23 2013-10-03 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6087668B2 (ja) * 2013-03-06 2017-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015011942A1 (ja) * 2013-07-20 2015-01-29 独立行政法人産業技術総合研究所 静電気分布計測装置および静電気分布計測方法
JP6537892B2 (ja) * 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9691597B2 (en) * 2015-03-02 2017-06-27 Virgin Instruments Corporation Electrically conductive and filtrating substrates for mass spectrometry
CN107148188B (zh) * 2017-06-16 2020-08-07 Oppo广东移动通信有限公司 壳体组件的制备方法、壳体组件和移动终端
CN111161806B (zh) * 2019-12-30 2023-10-17 国家能源集团科学技术研究院有限公司 马氏体耐热钢在超临界高温蒸汽下氧化膜厚度的计算方法

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222636A (en) 1975-08-14 1977-02-21 Bendix Corp Condenser discharge ignition apparatus
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2788601B2 (ja) * 1994-03-03 1998-08-20 松下電器産業株式会社 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3978145B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005285975A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置並びに電子機器
KR100601374B1 (ko) * 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7569463B2 (en) * 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8173487B2 (en) 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102378956B1 (ko) 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102195170B1 (ko) * 2009-03-12 2020-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
KR20200031709A (ko) 2009-06-30 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN104934483B (zh) 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101800038B1 (ko) 2009-12-04 2017-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN102906881B (zh) 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20120049189A1 (en) 2012-03-01
JP5836680B2 (ja) 2015-12-24
US9666720B2 (en) 2017-05-30
US8748889B2 (en) 2014-06-10
US10522689B2 (en) 2019-12-31
JP6373333B2 (ja) 2018-08-15
TW201220497A (en) 2012-05-16
KR101885691B1 (ko) 2018-08-06
KR20130038936A (ko) 2013-04-18
KR20190091391A (ko) 2019-08-05
JP2016042592A (ja) 2016-03-31
JP2018198320A (ja) 2018-12-13
KR102143469B1 (ko) 2020-08-11
WO2012014952A1 (en) 2012-02-02
US20170271519A1 (en) 2017-09-21
US20140239297A1 (en) 2014-08-28
JP2012049516A (ja) 2012-03-08
KR20180088759A (ko) 2018-08-06
JP2017063220A (ja) 2017-03-30
JP6055894B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
JP6510707B2 (ja) 半導体装置の作製方法
JP6802336B2 (ja) 表示装置
TWI527224B (zh) 半導體裝置及其製造方法
JP6077603B2 (ja) 半導体装置の作製方法
TWI643343B (zh) 半導體裝置及其製造方法
JP5235243B2 (ja) 半導体装置の作製方法
JP6595685B2 (ja) トランジスタ
TWI527222B (zh) 半導體裝置及其製造方法
TW201703263A (zh) 半導體裝置