JP6055894B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6055894B2
JP6055894B2 JP2015216460A JP2015216460A JP6055894B2 JP 6055894 B2 JP6055894 B2 JP 6055894B2 JP 2015216460 A JP2015216460 A JP 2015216460A JP 2015216460 A JP2015216460 A JP 2015216460A JP 6055894 B2 JP6055894 B2 JP 6055894B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
insulating layer
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015216460A
Other languages
English (en)
Other versions
JP2016042592A (ja
Inventor
俊成 佐々木
俊成 佐々木
瞳 佐藤
瞳 佐藤
耕生 野田
耕生 野田
佑太 遠藤
佑太 遠藤
瑞穂 佐藤
瑞穂 佐藤
今井　馨太郎
馨太郎 今井
磯部　敦生
敦生 磯部
岡崎　豊
豊 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015216460A priority Critical patent/JP6055894B2/ja
Publication of JP2016042592A publication Critical patent/JP2016042592A/ja
Application granted granted Critical
Publication of JP6055894B2 publication Critical patent/JP6055894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装
置全般をいい、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料と
してシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であ
るインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用い
たトランジスタが開示されている（特許文献１参照。）。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタよ
りも動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、
電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス
−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してし
まう。なお、本明細書において、しきい値電圧とは、トランジスタを「オン状態」にする
ために必要なゲートの電圧をいう。そして、ゲート電圧とは、ソースの電位を基準とした
ゲートの電位との電位差をいう。
特開２００６−１６５５２８号公報 特開２００９−１４１００２号公報 特開２００９−２９５９９７号公報
酸化物半導体を用いたトランジスタのＢＴ試験によるしきい値電圧の変動があると、酸
化物半導体を用いたトランジスタの信頼性を著しく低下させる。そこで、本発明の一態様
は、酸化物半導体を用いた半導体装置の信頼性を向上することを目的とする。
また、酸化物半導体を用いたトランジスタはノーマリーオンの特性になりやすく、駆動
回路内に適切に動作する論理回路を設けることが難しいという問題がある。そこで、本発
明の一態様は、酸化物半導体を用いたトランジスタにおいて、ノーマリーオフの特性を得
ることを目的とする。
本発明の一態様は、基板を被覆する下地絶縁層と、下地絶縁層上に設けられた酸化物半
導体層を有し、基板及び下地絶縁層の界面において水素濃度が１．１×１０２０ａｔｏｍ
ｓ／ｃｍ３以下の半導体装置である。
なお、本発明において、単に「水素」という場合、水素原子を指す。例えば、「水素を
含む」という場合、水素分子に限らず、ヒドロキシル基や水、炭化水素なども含まれる。
本発明の一態様は、酸化物半導体を用いるトランジスタにおいて、下地絶縁層を介して
基板から酸化物半導体層に拡散する水素の影響を小さくする半導体装置の作製方法である
。
酸化物半導体層と水素の結合に起因して電荷が生じる場合がある。一般に酸化物半導体
に水素が結合すると、一部がドナーとなりキャリアである電子を生じる。この結果、トラ
ンジスタのしきい値電圧がマイナス方向にシフトしてしまう。本発明の一態様により、基
板及び下地絶縁層から拡散する水素の影響が小さくなり、しきい値電圧がマイナス方向へ
シフトすることを低減できる。この傾向は、酸化物半導体層のバックチャネル側で顕著に
起こる。
本発明の一態様は、基板に第１の熱処理を行い、次に基板上に下地絶縁層を成膜し、次
に下地絶縁層上に酸化物半導体層を成膜し、第１の熱処理から酸化物半導体層の成膜まで
を大気に暴露せずに行う半導体装置の作製方法である。
ここで、第１の熱処理の温度は、基板に吸着または含有される水素を脱離させることが
可能な温度で行う。具体的には、第１の熱処理の温度は、１００℃以上基板歪み点未満、
好ましくは３００℃以上６００℃以下とする。第１の熱処理は、極力水素を含まない雰囲
気で行う。好ましくは１×１０−４Ｐａ以下の高真空中で行う。このようにすることで、
基板表面に吸着する水素を効率よく低減できる。
好ましくは、第１の熱処理から酸化物半導体層の成膜までを真空連続で行う。第１の熱
処理から酸化物半導体層の成膜までを真空連続で行うことによって、大気暴露時に起こり
得る基板表面の汚染及び水素の吸着を抑制できる。
基板と下地絶縁層の界面に存在する水素を低減することで、後の工程における酸化物半
導体層への水素の拡散を抑制することができる。この結果、トランジスタのしきい値電圧
がマイナス方向へシフトすることを低減でき、かつ信頼性を高めることができる。
なお、本明細書では、ｎチャネル型トランジスタにおいて、しきい値電圧の値がプラス
であるトランジスタをノーマリオフのトランジスタと定義する。ｐチャネル型トランジス
タにおいて、しきい値電圧の値がマイナスであるトランジスタをノーマリオフのトランジ
スタと定義する。また、ｎチャネル型トランジスタにおいて、しきい値電圧の値がマイナ
スであるトランジスタをノーマリオンのトランジスタと定義する。ｐチャネル型トランジ
スタにおいて、しきい値電圧の値がプラスであるトランジスタをノーマリオンのトランジ
スタと定義する。
真空連続とは、処理と処理との間で真空（減圧状態、例えば１０Ｐａ以下、好ましくは
１Ｐａ以下）を破ることがないことをいう。
下地絶縁層は、加熱により酸素を放出する絶縁層を用いる。また、下地絶縁層は、水素
濃度が１．１×１０２０ａｔｏｍｓ／ｃｍ３以下の絶縁層を用いる。
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素
の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔ
ｏｍｓ／ｃｍ３以上であることをいう。
上記構成において、加熱により酸素を放出する絶縁層は、酸素が過剰な酸化シリコン（
ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２）
）とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単
位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒ
ｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によ
り測定した値である。
下地絶縁層から酸化物半導体層に酸素が供給されることで、下地絶縁層及び酸化物半導
体層における界面準位を低減できる。この結果、半導体装置の動作などに起因して生じう
る電荷などが、上述の下地絶縁層及び酸化物半導体層における界面に捕獲されることを十
分に抑制することができる。
さらに、酸化物半導体層の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物
半導体層中の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、
トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。この傾向はバックチャ
ネル側に生じた酸素欠損において顕著である。なお、本明細書におけるバックチャネルと
は、下地絶縁層側の酸化物半導体層の領域を指す。具体的には、酸化物半導体層における
下地絶縁層に接する領域近傍をいう。下地絶縁層から酸化物半導体層に酸素が十分に供給
されることにより、しきい値電圧がマイナス方向へシフトする要因である酸化物半導体層
の酸素欠損を低減することができる。
即ち、酸化物半導体層に酸素欠損が生じると、下地絶縁層と酸化物半導体層との界面に
おける電荷の捕獲を抑制することが困難になるが、下地絶縁層に、加熱により酸素を放出
する絶縁層を設けることで、酸化物半導体層及び下地絶縁層における界面準位、並びに酸
化物半導体層の酸素欠損を低減し、酸化物半導体層と下地絶縁層との界面における電荷捕
獲の影響を小さくすることができる。
ここで、酸化物半導体層に下地絶縁層から酸素を十分に供給するためには、熱処理を長
時間行うことまたは高温で熱処理を行うことが有効である。
そこで、酸化物半導体層を成膜した後、第２の熱処理を行う。
第２の熱処理の温度は、下地絶縁層から酸化物半導体層に酸素を供給する温度で行う。
具体的には、１５０℃以上基板の歪み点未満、好ましくは２５０℃以上４５０℃以下とす
る。第２の熱処理によって、下地絶縁層から酸素が放出され、該酸素によって下地絶縁層
及び酸化物半導体層における界面準位、並びに酸化物半導体層の酸素欠損を低減すること
ができる。なお、第２の熱処理は、酸化物半導体層の成膜後であればどのタイミングで行
ってもよい。また、複数回行ってもよい。
なお、第２の熱処理を行うことにより、基板表面に存在する水素が下地絶縁層を介して
酸化物半導体層まで拡散してしまう。また、第２の熱処理を長時間化または高温化するこ
とにより水素の拡散量が増大する傾向となる。このように、基板及び下地絶縁層において
界面の水素濃度が高い場合、下地絶縁層及び酸化物半導体層における界面準位、並びに酸
化物半導体層の酸素欠損を低減するために十分な量の酸素を供給する温度または時間で第
２の熱処理を行うことが困難となる。そのため、下地絶縁層から酸化物半導体層へ、加熱
により酸素の十分な供給を行うためには、基板及び下地絶縁層における界面の水素濃度を
低減する必要がある。
このように、本発明の一態様は、基板及び下地絶縁層の界面における水素濃度の低減、
並びに下地絶縁層から酸化物半導体層へ十分な量の酸素を供給することに起因する。
なお、加熱により酸素を放出する下地絶縁層は、酸化物半導体層に対して十分な厚みを
有していることが好ましい。加熱により酸素を放出する下地絶縁層が酸化物半導体層に対
して十分な厚みを有さない場合、酸化物半導体層への酸素供給が十分でなくなる場合があ
るためである。あるいは、下地絶縁層が酸化物半導体層に対して十分な厚みを有さない場
合、基板表面からの水素の拡散の影響が大きくなってしまうためである。
例えば、下地絶縁層は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ア
ルミニウム及びこれらの積層で構成する。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いも
のを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５
原子％以下、珪素が２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下
の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よ
りも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素
が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原
子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード
後方散乱法や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔ
ｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その
合計が１００原子％を超えない値をとる。
上述の通り、基板と下地絶縁層の界面に存在する水素の酸化物半導体層への拡散を抑制
し、かつ下地絶縁層から供給される酸素で酸化物半導体層の酸素欠損を低減することによ
り、ノーマリーオフの特性を有し、かつ信頼性の高いトランジスタを作製することができ
る。
本発明の一態様により、信頼性の高い酸化物半導体を用いたトランジスタが提供される
。
また、本発明の一態様により、酸化物半導体を用いたトランジスタにおいて、しきい値
電圧の変動を抑制し、ノーマリーオフの特性を有し、かつゲート電圧の印加がないときの
ソース−ドレイン電流値を小さくすることができる。
また、本発明の一態様により、半導体装置におけるトランジスタのゲート電圧が０Ｖの
ときのソース−ドレイン間のリーク電流が低減し、消費電力の小さい半導体装置を提供す
ることができる。
本発明の一態様である半導体装置の一例を示す上面図及び断面図。 本発明の一態様である半導体装置の一例を示す上面図及び断面図。 本発明の一態様である半導体装置の一例を示す上面図及び断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の作製工程の一例を示す断面図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置の一形態を説明する図。 本発明の一態様である半導体装置としての電子機器を示す図。 本発明の一態様を用いて作製した半導体装置の電気特性について説明する図。 本発明の一態様を用いて作製した半導体装置の電気特性について説明する図。 本発明の一態様を用いて作製した半導体装置の電気特性について説明する図。 実施例で作製した試料を二次イオン質量分析した結果について説明する図。 実施例で作製した試料を二次イオン質量分析した結果について説明する図。 実施例で作製した試料を二次イオン質量分析した結果について説明する図。 実施例で作製した試料を二次イオン質量分析した結果について説明する図。 実施例で作製した試料の酸素の拡散について説明する図。 実施例で作製した試料の酸素の拡散を解析するための図。 実施例で作製した試料の酸素の拡散係数から活性化エネルギーを導出するために用いた図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層
順を示すものではない。また、本明細書において発明を特定するための事項として固有の
名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及び半導体装置の作製方法の一形
態を、図１乃至図６を用いて説明する。
図１には、本発明の一態様の半導体装置の例として、トップゲートトップコンタクト型
であるトランジスタ１５１の上面図及び断面図を示す。ここで、図１（Ａ）は上面図であ
り、図１（Ｂ）及び図１（Ｃ）はそれぞれ、図１（Ａ）におけるＡ−Ｂ及びＣ−Ｄにおけ
る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トランジスタ１
５１の構成要素の一部（例えば、ゲート絶縁層１１２など）を省略している。
図１に示すトランジスタ１５１は、基板１００と、基板１００上の下地絶縁層１０２と
、下地絶縁層１０２上の酸化物半導体層１０６と、酸化物半導体層１０６上に設けられた
一対のソース電極１０８ａ及びドレイン電極１０８ｂと、ソース電極１０８ａ及びドレイ
ン電極１０８ｂを覆い、酸化物半導体層１０６と一部が接するゲート絶縁層１１２と、酸
化物半導体層１０６上にゲート絶縁層１１２を介して設けられたゲート電極１１４とを含
む。
下地絶縁層１０２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン及
び酸化アルミニウムの少なくともいずれかを単層、または積層で用いればよい。下地絶縁
層１０２を窒化シリコン層と酸化シリコン層の積層構造とすると、基板などからトランジ
スタ１５１への水分の混入を防ぐことができる。なお、下地絶縁層１０２はトランジスタ
１５１の下地層として機能する。なお、下地絶縁層１０２において、酸化物半導体層と接
する層は、加熱により酸素を放出する絶縁層を用いることが好ましい。
例えば、下地絶縁層１０２の材料には、シリコン原子数の２倍より多い酸素原子を単位
体積当たりに含む酸化シリコン（ＳｉＯＸ（Ｘ＞２））を用いてもよい。
このとき、基板及び下地絶縁層における界面の水素濃度が１．１×１０２０ａｔｏｍｓ
／ｃｍ３以下である。基板及び下地絶縁層における界面の水素濃度が１．１×１０２０ａ
ｔｏｍｓ／ｃｍ３以下であることによって、基板及び下地絶縁層における界面の水素が、
酸化物半導体層まで拡散する影響を小さくできる。この結果、トランジスタのしきい値電
圧のマイナス方向へのシフトを低減でき、かつ信頼性を高めることができる。
酸化物半導体層１０６に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇ
ａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ
−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の
材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、二元系金属酸
化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料
、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−
Ｇａ−Ｏ系の材料や、Ｉｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料などを用
いてもよい。また、上記の材料に酸化シリコンを含ませてもよい。ここで、例えば、Ｉｎ
−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する酸化物層、という意味であり、その組成比は特に問わない。また、ＩｎとＧａと
Ｚｎ以外の元素を含んでいてもよい。
酸化物半導体層１０６としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ
／Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましく
はＩｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を前述の範囲とすることで、
トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとすると好ましい。
また、酸化物半導体層１０６は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記され
る材料を用いた薄膜により形成する。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ば
れた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及び
ＭｎまたはＧａ及びＣｏなどを用いてもよい。
また、酸化物半導体層１０６中のアルカリ金属及びアルカリ土類金属の濃度は２×１０
１６ａｔｏｍｓ／ｃｍ３以下、あるいは１×１０１８ａｔｏｍｓ／ｃｍ３以下であること
が好ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合すると一部がキ
ャリアを生成し、しきい値電圧をマイナス方向にシフトさせる原因となる。
さらに、酸化物半導体層と下地絶縁層とが接することで、下地絶縁層１０２及び酸化物
半導体層１０６における界面準位、並びに酸化物半導体層１０６の酸素欠損を低減するこ
とができる。界面準位の低減により、ＢＴ試験後のしきい値電圧の変動を小さくすること
ができる。また、酸素欠損の低減により、しきい値電圧のマイナス方向へのシフト量が低
減し、ノーマリーオフの特性が得られる。
ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属層または上述した元素
を成分とする金属窒化物層（窒化チタン層、窒化モリブデン層、窒化タングステン層）な
どを用いる。また、Ａｌ、Ｃｕなどの金属層の下側及び上側の一方または双方にＴｉ、Ｍ
ｏ、Ｗなどの高融点金属層またはこれらの金属窒化物層（窒化チタン層、窒化モリブデン
層、窒化タングステン層）を積層させた構成を用いてもよい。なお、本明細書において、
ソース電極及びドレイン電極には特に区別はなく、トランジスタの動作における便宜的な
呼び名である。
また、ソース電極１０８ａ及びドレイン電極１０８ｂに用いる導電層は、導電性の金属
酸化物としてもよい。導電性の金属酸化物としては、酸化インジウム（Ｉｎ２Ｏ３等）、
酸化スズ（ＳｎＯ２等）、酸化亜鉛（ＺｎＯ等）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３
―ＳｎＯ２等、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ等）
またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いる。
ここで、ソース電極１０８ａ及びドレイン電極１０８ｂと酸化物半導体層１０６の間に
ソース電極１０８ａ及びドレイン電極１０８ｂよりも高抵抗、かつ酸化物半導体層１０６
よりも低抵抗な導電層を設けてもよい。該導電層は、ソース電極１０８ａ及びドレイン電
極１０８ｂと酸化物半導体層１０６の接触抵抗を低減できる材料で形成する。または、導
電層は酸化物半導体層からほとんど酸素を引き抜かない材料を用いる。該導電層を設ける
ことで、酸化物半導体層１０６から酸素が引き抜かれることによる酸化物半導体層の低抵
抗化を抑制し、かつソース電極１０８ａ及びドレイン電極１０８ｂの酸化物が形成される
ことによる接触抵抗の増大を抑制できる。あるいは、ソース電極１０８ａ及びドレイン電
極１０８ｂとして、酸化物半導体層からほとんど酸素を引き抜かない材料を用いる場合、
上述の導電層を省略しても構わない。
ゲート絶縁層１１２は、下地絶縁層１０２と同様の構成としてもよく、加熱により酸素
を放出する絶縁層であることが好ましい。このとき、トランジスタのゲート絶縁層として
機能することを考慮して、イットリア安定化ジルコニア、酸化ハフニウムまたは酸化アル
ミニウムなどの比誘電率が高い材料を採用してもよい。また、ゲート耐圧や酸化物半導体
との界面状態などを考慮し、酸化シリコン、酸化窒化シリコンまたは窒化シリコンに、イ
ットリア安定化ジルコニア、酸化ハフニウムまたは酸化アルミニウムなどの比誘電率の高
い材料を積層してもよい。
ゲート電極１１４は、例えば、モリブデン、チタン、タンタル、タングステン、アルミ
ニウム、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを
主成分とする合金材料を用いる。なお、ゲート電極１１４は、単層構造としてもよいし、
積層構造としてもよい。
トランジスタ１５１上には、さらに保護絶縁層及び配線が設けられていてもよい。保護
絶縁層は、下地絶縁層１０２と同様の構成としてもよい。また、ソース電極１０８ａやド
レイン電極１０８ｂと配線とを電気的に接続させるために、下地絶縁層１０２、ゲート絶
縁層１１２などには開口部が設けられていてもよい。また、酸化物半導体層１０６の下方
に、さらに、第２のゲート電極を有していてもよい。なお、酸化物半導体層１０６は島状
に加工されていることが好ましいが、島状に加工されていなくてもよい。
図２には、トランジスタ１５１と異なる半導体装置の例として、トップゲートボトムコ
ンタクト型であるトランジスタ１５２の上面図及び断面図を示す。ここで、図２（Ａ）は
上面図であり、図２（Ｂ）及び図２（Ｃ）はそれぞれ、図２（Ａ）におけるＡ−Ｂ及びＣ
−Ｄにおける断面図である。なお、図２（Ａ）では、煩雑になることを避けるため、トラ
ンジスタ１５２の構成要素の一部（例えば、ゲート絶縁層１１２など）を省略している。
図２に示すトランジスタ１５２は、基板１００、下地絶縁層１０２、酸化物半導体層１
０６、ソース電極１０８ａ、ドレイン電極１０８ｂ、ゲート絶縁層１１２、ゲート電極１
１４を含む点で、トランジスタ１５１と共通している。トランジスタ１５２とトランジス
タ１５１との相違は、酸化物半導体層１０６と、ソース電極１０８ａやドレイン電極１０
８ｂが接続する位置である。即ち、トランジスタ１５２では、酸化物半導体層１０６の下
部において、酸化物半導体層１０６と、ソース電極１０８ａ及びドレイン電極１０８ｂと
が接している。その他の構成要素については、図１のトランジスタ１５１と同様である。
図３には、トランジスタ１５１及びトランジスタ１５２と異なる半導体装置の例として
、コプラナー構造のトップゲートトップコンタクト型であるトランジスタ１５３の上面図
及び断面図を示す。ここで、図３（Ａ）は上面図であり、図３（Ｂ）及び図３（Ｃ）はそ
れぞれ、図３（Ａ）におけるＡ−Ｂ及びＣ−Ｄにおける断面図である。なお、図３（Ａ）
では、煩雑になることを避けるため、トランジスタ１５３の構成要素の一部（例えば、ゲ
ート絶縁層１１２など）を省略している。
図３に示すトランジスタ１５３は、下地絶縁層１０２、ゲート絶縁層１１２、ゲート電
極１１４を含む点で、トランジスタ１５１及びトランジスタ１５２と共通している。トラ
ンジスタ１５３は、酸化物半導体層中の同一平面上にチャネル領域１２６、ソース領域１
２２ａ及びドレイン領域１２２ｂを有し、ソース領域１２２ａ及びドレイン領域１２２ｂ
は、それぞれ層間絶縁層１２４に設けられたコンタクトホール１３０ａ及びコンタクトホ
ール１３０ｂを介して配線１１６ａ及び配線１１６ｂと接続する点でトランジスタ１５１
及びトランジスタ１５２との相違がある。
トランジスタ１５３において、下地絶縁層１０２は、トランジスタ１５１と同様の構成
としてもよい。酸化物半導体層１０６が形成された後、ゲート絶縁層１１２及びゲート電
極１１４を形成する。ゲート電極１１４とゲート絶縁層１１２は同一のマスクを使用して
加工することができる。あるいは、ゲート電極１１４を加工した後、ゲート電極１１４を
マスクに用いてゲート絶縁層１１２を加工してもよい。なお、説明された構造とは異なる
が、ゲート絶縁層１１２は、ゲート電極１１４の形成後に加工されていなくてもよい。即
ち、ゲート絶縁層１１２が、下地絶縁層１０２、ソース領域１２２ａ、ドレイン領域１２
２ｂおよびチャネル領域１２６上に設けられている構造としてもよい。
次に、ゲート電極１１４をマスクに用い、酸化物半導体層に対して低抵抗化処理を行い
、ソース領域１２２ａ及びドレイン領域１２２ｂを形成する。ゲート電極１１４下に位置
する酸化物半導体層の領域はチャネル領域１２６となる。
低抵抗化処理には、例えば、アルゴンプラズマ処理、アンモニアプラズマ処理または水
素プラズマ処理などが挙げられる。
以下、図４（Ａ）乃至図４（Ｅ）を用いて、図１に示すトランジスタ１５１の作製工程
の一例について説明する。
まず、基板１００に第１の熱処理を行う。第１の熱処理の温度は、基板に吸着または含
有される水素を脱離させることが可能な温度で行う。具体的には、第１の熱処理の温度は
、１００℃以上基板歪み点未満、好ましくは３００℃以上６００℃以下とする。第１の熱
処理の時間は、１分以上７２時間以下である。第１の熱処理によって、基板表面に吸着す
る水素を含む分子などを低減できる。第１の熱処理は、水素を含まない雰囲気で行う。好
ましくは１×１０−４Ｐａ以下の高真空中で行う。
基板１００の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを
設ける場合、可撓性基板上に直接的にトランジスタを作製してもよいし、他の基板にトラ
ンジスタを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジス
タを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離
層を設けるとよい。
次に、基板１００上に下地絶縁層１０２を成膜する。
下地絶縁層１０２の成膜方法は、例えば、プラズマＣＶＤ法やスパッタリング法などを
用いる。加熱により酸素を放出する下地絶縁層の成膜にはスパッタリング法を用いること
が好ましい。下地絶縁層１０２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化
シリコン及び酸化アルミニウムの少なくともいずれかを単層、または積層で用いればよい
。下地絶縁層１０２の合計の膜厚は、５０ｎｍ以上、好ましくは２００ｎｍ以上とする。
下地絶縁層１０２を厚く設けることにより、下地絶縁層１０２の酸素放出量を増加させる
ことができる。または、下地絶縁層１０２を厚く設けることにより、基板１００と下地絶
縁層１０２の界面からチャネル領域である酸化物半導体層までの物理的な距離が長くなる
ため、基板及び下地絶縁層における界面の吸着水素の拡散による影響を低減できる。
スパッタリング法を用いて加熱により酸素を放出する絶縁層を成膜するには、成膜ガス
として、酸素または、酸素と希ガス（アルゴンなど）の混合ガスを用いる場合、希ガスに
対して酸素の混合割合を高めるとよい。例えば、全ガス中の酸素の濃度を６％以上１００
％未満にするとよい。
例えば、石英（好ましくは合成石英）をターゲットに用い、基板温度３０℃以上４５０
℃以下（好ましくは７０℃以上２００℃以下）、基板とターゲットの間の距離（Ｔ−Ｓ間
距離）を２０ｍｍ以上４００ｍｍ以下（好ましくは４０ｍｍ以上２００ｍｍ以下）、圧力
を０．１Ｐａ以上４Ｐａ以下（好ましくは０．２Ｐａ以上１．２Ｐａ以下）、高周波電源
を０．５ｋＷ以上１２ｋＷ以下（好ましくは１ｋＷ以上５ｋＷ以下）、成膜ガス中のＯ２
／（Ｏ２＋Ａｒ）割合を１％以上１００％以下（好ましくは６％以上１００％以下）とし
て、ＲＦスパッタリング法により酸化シリコン層を成膜する。なお、石英（好ましくは合
成石英）ターゲットに代えてシリコンターゲットを用いることもできる。なお、成膜ガス
としては、酸素または、酸素及びアルゴンの混合ガスを用いて行う。
下地絶縁層１０２を積層構造とする場合、例えば、１層目として基板温度が４５０℃以
上６００℃以下の酸化シリコン膜を成膜し、２層目として基板温度が１５０℃以上３５０
℃以下の酸化シリコン膜を成膜すると好ましい。１層目を４５０℃以上の高温下で成膜す
ることにより、第１の熱処理で低減しきれなかった基板表面に吸着する水素を含む分子な
ど、または第１の熱処理後に基板表面に吸着した水素を含む分子などを低減できる。また
、２層目を１５０℃以上３５０℃以下で成膜することにより、加熱により酸素を放出する
酸化シリコン膜とすることができる。１層目と２層目の酸化シリコン膜は真空連続で成膜
する。
次に、下地絶縁層１０２上に酸化物半導体層１０４を成膜する（図４（Ａ）参照。）。
なお、第１の熱処理から酸化物半導体層１０４の成膜までを大気暴露せずに行う。好ま
しくは、真空連続で行う。第１の熱処理から酸化物半導体層１０４の成膜までを大気暴露
せずに行うことによって、基板表面の汚染及び水素を含む分子の吸着を抑制でき、その後
の熱処理による酸化物半導体層への水素の拡散を低減できる。
次に、第２の熱処理を行う。第２の熱処理の温度は、下地絶縁層から酸化物半導体層に
酸素を供給する温度で行う。具体的には、１５０℃以上基板の歪み点未満、好ましくは２
５０℃以上４５０℃以下とする。第２の熱処理によって、下地絶縁層１０２から酸素が放
出され、下地絶縁層１０２及び酸化物半導体層１０４の界面準位、並びに酸化物半導体層
１０４の酸素欠損を低減させることができる。なお、第２の熱処理は、酸化物半導体層１
０４の成膜後であればどのタイミングで行ってもよい。また、複数回行ってもよい。第２
の熱処理は、酸化性ガス雰囲気下、もしくは不活性ガス雰囲気下とする。処理時間は１分
以上７２時間以下とする。
第２の熱処理によって、酸化物半導体層の酸素欠損が低減する。また、基板表面に存在
する水素の拡散の影響を低減することができるため、作製するトランジスタはノーマリー
オフの特性となる。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導または熱輻射
によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装
置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガ
スまたは窒素のような、熱処理によって被処理物と反応しない不活性ガスが用いられる。
なお、不活性ガスとは、窒素または希ガス（ヘリウム、ネオン、アルゴンなど）を主成
分とする雰囲気であって、水、水素などが含まれないことが好ましい。例えば、熱処理装
置に導入する窒素や、ヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．
９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、不純物濃度が１
ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。不活性ガス雰囲気とは、不活性ガス
を主成分とする雰囲気で、反応性ガスが１０ｐｐｍ未満である雰囲気のことである。反応
性ガスとは、半導体や金属などと反応するガスのことをいう。
なお、酸化性ガスとは、酸素、オゾンまたは亜酸化窒素などであって、水、水素などが
含まれないことが好ましい。例えば、熱処理装置に導入する酸素、オゾン、亜酸化窒素の
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
即ち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。酸化性ガス雰
囲気には、酸化性ガスを不活性ガスと混合して用いてもよく、酸化性ガスが少なくとも１
０ｐｐｍ以上含まれるものとする。
酸化物半導体層は、例えば、スパッタリング法、真空蒸着法、パルスレーザ堆積法、Ｃ
ＶＤ法などを用いて成膜する。また、酸化物半導体層の厚さは、３ｎｍ以上５０ｎｍ以下
とすることが好ましい。酸化物半導体層を厚くしすぎると（例えば、厚さを１００ｎｍ以
上）、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオ
ンの特性になるおそれがあるためである。
本実施の形態では、酸化物半導体層１０４を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲ
ットを用いたスパッタリング法により成膜する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いる。な
お、ターゲットの材料及び組成を上述したものに限定する必要はない。例えば、Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用い
ることもできる。
酸化物ターゲットの相対密度は、９０％以上１００％以下、好ましくは９５％以上１０
０％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体層を緻密な層とすることができるためである。
成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下または希ガスと酸素の
混合ガス雰囲気下などで行えばよい。また、酸化物半導体層への水素の混入を防ぐために
、水素が十分に除去された高純度ガスを用いた雰囲気とすることが好ましい。
酸化物半導体層に対して、酸素を含むプラズマ処理を行ってもよい。酸化物半導体層に
酸素を含むプラズマ処理を行うことにより、酸化物半導体層中、酸化物半導体層界面近傍
、または、酸化物半導体層中および該界面近傍に酸素を含有させることができる。この場
合、酸素の含有量は、酸化物半導体層の化学量論比を超える程度、好ましくは、化学量論
比の１倍を超えて２倍まで（１倍より大きく２倍未満）、とする。あるいは、酸素の含有
量は、単結晶の場合の酸素の量をＹとして、Ｙを超える程度、好ましくは、Ｙを超えて２
Ｙまでとすることもできる。あるいは、酸素の含有量は、酸素ドープ処理を行わない場合
の絶縁層中の酸素の量Ｚを基準として、Ｚを超える程度、好ましくは、Ｚを超えて２Ｚま
でとすることもできる。なお、上述の好ましい範囲に上限が存在するのは、酸素の含有量
を多くしすぎると、水素吸蔵合金（水素貯蔵合金）のように、かえって酸化物半導体層が
水素を取り込んでしまう恐れがあるためである。なお、酸化物半導体膜において酸素の含
有量は水素の含有量より大きくなる。
例えば、酸化物半導体層１０４は、次のように成膜する。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気をアルゴンと酸素の混合雰囲気（酸素流量
比率３３％）とする。なお、パルスＤＣスパッタリング法を用いると、成膜時に発生する
粉状物質（パーティクル、ごみともいう）が軽減でき、厚さの分布も均一となるため好ま
しい。
次に、酸化物半導体層１０４を加工して島状の酸化物半導体層１０６を形成する（図４
（Ｂ）参照。）。
酸化物半導体層１０４の加工は、所望の形状のマスクを酸化物半導体層上に形成した後
、当該酸化物半導体層をエッチングすることによって行う。上述のマスクは、フォトリソ
グラフィなどの方法を用いて形成する。または、インクジェット法などの方法を用いてマ
スクを形成してもよい。
なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでも
よい。もちろん、これらを組み合わせて用いてもよい。
次いで、下地絶縁層１０２及び酸化物半導体層１０６上に、ソース電極及びドレイン電
極（これと同じ層で形成される配線を含む）を形成するための導電層を成膜し、当該導電
層を加工して、ソース電極１０８ａ及びドレイン電極１０８ｂを形成する（図４（Ｃ）参
照。）。なお、ここで形成されるソース電極１０８ａの端部とドレイン電極１０８ｂの端
部との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
導電層の加工は、レジストマスクを用いたエッチングによって行う。当該エッチングに
用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光など
を用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満となるように露光を行う場合には、例えば、数ｎｍ
〜数十ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を
用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高
く焦点深度も大きい。したがって、後に作製されるトランジスタのチャネル長Ｌを短くで
きるため、回路の動作の高速化が可能となる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチングを
行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の厚さを有する
形状となり、アッシングによってさらに形状を変形させることができるため、異なるパタ
ーンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階
調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを
形成することができる。つまり、工程の簡略化が可能となる。
なお、導電層のエッチングの際に、酸化物半導体層１０６の一部がエッチングされ、溝
部（凹部）を有する酸化物半導体層となることもある。
その後、酸素、オゾン、亜酸化窒素などのガスを用いたプラズマ処理を行い、露出して
いる酸化物半導体層１０６の表面を酸化し、酸素欠損を低減してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層１０
６の一部に接するゲート絶縁層１１２を成膜することが好ましい。
次に、ソース電極１０８ａ及びドレイン電極１０８ｂを覆い、かつ、酸化物半導体層１
０６の一部と接するように、ゲート絶縁層１１２を設ける（図４（Ｄ）参照。）。
ゲート絶縁層１１２は、例えば、スパッタリング法またはプラズマＣＶＤ法などにより
成膜する。ゲート絶縁層１１２の合計の膜厚は、好ましくは１ｎｍ以上３００ｎｍ以下、
より好ましくは５ｎｍ以上５０ｎｍ以下とする。ゲート絶縁層が厚いほど短チャネル効果
が顕著となり、しきい値電圧がマイナス方向にシフトしやすい傾向となる。また、ゲート
絶縁層が５ｎｍ以下となるとトンネル電流によるリーク電流が増大することがわかってい
る。
その後、ゲート電極１１４を形成する（図４（Ｅ）参照。）。ゲート電極１１４は、例
えば、スパッタリング法、蒸着法または塗布法などでゲート電極１１４となる導電層を成
膜し、該導電層の加工は、レジストマスクを用いたエッチングによって行う。
以上の工程でトランジスタ１５１を作製することができる。
次に、図５（Ａ）乃至図５（Ｅ）を用いて、図２に示すトランジスタ１５２の作製工程
の一例について説明する。
まず、基板１００に第１の熱処理を行う。
次に、第１の熱処理後、大気暴露せずに基板１００上に下地絶縁層１０２を成膜する（
図５（Ａ）参照。）。好ましくは、第１の熱処理と下地絶縁層１０２の成膜は、真空連続
で行う。
次に、下地絶縁層１０２上に、ソース電極及びドレイン電極（これと同じ層で形成され
る配線を含む）を形成するための導電層を成膜し、当該導電層を加工して、ソース電極１
０８ａ及びドレイン電極１０８ｂを形成する（図５（Ｂ）参照。）。
次に、下地絶縁層１０２、ソース電極１０８ａ及びドレイン電極１０８ｂの表面に吸着
する水素を低減するために第１の熱処理と同様の熱処理を行う。その後、大気に暴露せず
に酸化物半導体層１０４を成膜する（図５（Ｃ）参照。）。好ましくは、熱処理と酸化物
半導体層１０４の成膜を真空連続で行う。
次に、第２の熱処理を行う。
次に、酸化物半導体層１０４を加工して、酸化物半導体層１０６を形成する。
次に、酸化物半導体層１０６を覆い、かつ、ソース電極１０８ａ及びドレイン電極１０
８ｂの一部と接するように、ゲート絶縁層１１２を設ける（図５（Ｄ）参照。）。
その後、ゲート電極１１４を形成する（図５（Ｅ）参照。）。
以上の工程でトランジスタ１５２を作製することができる。
図６（Ａ）乃至図６（Ｅ）を用いて、図３に示すトランジスタ１５３の作製工程の一例
について説明する。
まず、基板１００に第１の熱処理を行う。
次に、基板１００上に下地絶縁層１０２を成膜する。
次に、下地絶縁層１０２上に、酸化物半導体層１０４を成膜する（図６（Ａ）参照。）
。
なお、第１の熱処理から酸化物半導体層１０４の成膜までを大気暴露せずに行う。好ま
しくは、真空連続で行う。
次に、第２の熱処理を行う。
次に、酸化物半導体層１０４を加工して島状の酸化物半導体層１０６を形成する（図６
（Ｂ）参照。）。
次に、絶縁層及び導電層を成膜し、フォトリソグラフィにより同様のパターンに加工し
て、ゲート絶縁層１１２及びゲート電極１１４を形成する（図６（Ｃ）参照。）。このと
き、ゲート電極１１４を形成し、その後、ゲート電極１１４をマスクに用いて、ゲート絶
縁層１１２を形成してもよい。なお、説明された構造とは異なるが、ゲート絶縁層１１２
は、ゲート電極１１４の形成後に加工されなくてもよい。
次に、ゲート電極１１４をマスクに酸化物半導体層１０６に対して低抵抗化処理を行い
、導電性を有するソース領域１２２ａ及びドレイン領域１２２ｂを形成する。ゲート電極
下の領域はチャネル領域１２６となる（図６（Ｄ）参照。）。このとき、ゲート電極の幅
によってトランジスタのチャネル長Ｌが決定されることになる。このように、ゲート電極
をマスクに用いてパターニングすることで、ゲート電極と、ソース領域及びドレイン領域
との重なりが生じず、この領域における寄生容量が生じないため、トランジスタの動作を
高速化することができる。
次に、層間絶縁層１２４を成膜し、ソース領域１２２ａ及びドレイン領域１２２ｂと重
畳する部分の層間絶縁層１２４に開口部を設ける。ソース領域及びドレイン領域と接続す
るように導電層を成膜し、当該導電層を加工して、配線１１６ａ及び配線１１６ｂを形成
する（図６（Ｅ）参照。）。
以上の工程でトランジスタ１５３を作製することができる。
本実施の形態を適用することにより、酸化物半導体層へ拡散する水素を排除し、酸素を
下地絶縁層及び酸化物半導体層における界面、並びに酸化物半導体層へ供給することがで
きるため、ノーマリーオフの特性で、ゲート電圧の印加がないときに流れる電流値が小さ
く、かつ信頼性の高いトランジスタを提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いてもよい。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置
ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または
全体を、画素部と同じ基板上に一体形成し、システムオンパネルを作製することができる
。
図７（Ａ）において、第１の基板２０１上に設けられた画素部２０２を囲むようにして
、シール材２０５が設けられ、第２の基板２０６によって封止されている。図７（Ａ）に
おいては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された走査線
駆動回路２０４、信号線駆動回路２０３が実装されている。また別途設けられた信号線駆
動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種信号及び電
位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）であるＦＰＣ２１
８ａ、ＦＰＣ２１８ｂから供給されている。
図７（Ｂ）及び図７（Ｃ）において、第１の基板２０１上に設けられた画素部２０２と
、走査線駆動回路２０４とを囲むようにして、シール材２０５が設けられている。また画
素部２０２と、走査線駆動回路２０４の上に第２の基板２０６が設けられている。よって
画素部２０２と、走査線駆動回路２０４とは、第１の基板２０１とシール材２０５と第２
の基板２０６とによって、表示素子と共に封止されている。図７（Ｂ）及び図７（Ｃ）に
おいては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体層または多結晶半導体層で形成された信号線
駆動回路２０３が実装されている。図７（Ｂ）及び図７（Ｃ）においては、別途設けられ
た信号線駆動回路２０３と、走査線駆動回路２０４または画素部２０２に与えられる各種
信号及び電位は、ＦＰＣ２１８から供給されている。
また図７（Ｂ）及び図７（Ｃ）においては、信号線駆動回路２０３を別途設け、第１の
基板２０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路
を別途設けて実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみ
を別途設けて実装してもよい。
なお、別途設けた駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）法、ワイヤボンディング法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法などを用いてもよい。図７（Ａ）は、ＣＯＧ法により
信号線駆動回路２０３、走査線駆動回路２０４を実装する例であり、図７（Ｂ）は、ＣＯ
Ｇ法により信号線駆動回路２０３を実装する例であり、図７（Ｃ）は、ＴＡＢ法により信
号線駆動回路２０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣなどを実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板２０１上に設けられた画素部及び走査線駆動回路は、トランジスタを複
数有しており、実施の形態１で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）、を用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図８乃至図１０を用いて説明する。図８乃至図１０は、
図７（Ｂ）のＭ−Ｎにおける断面図に相当する。
図８乃至図１０で示すように、半導体装置は接続端子電極２１５及び端子電極２１６を
有しており、接続端子電極２１５及び端子電極２１６はＦＰＣ２１８が有する端子と異方
性導電層２１９を介して、電気的に接続されている。
接続端子電極２１５は、第１の電極２３０と同じ導電層から形成され、端子電極２１６
は、トランジスタ２１０、トランジスタ２１１のソース電極及びドレイン電極と同じ導電
層から形成されている。
また第１の基板２０１上に設けられた画素部２０２と、走査線駆動回路２０４は、トラ
ンジスタを複数有しており、図８乃至図１０では、画素部２０２に含まれるトランジスタ
２１０と、走査線駆動回路２０４に含まれるトランジスタ２１１とを例示している。
本実施の形態では、トランジスタ２１０、トランジスタ２１１として、実施の形態１で
示したトランジスタを適用することができる。トランジスタ２１０、トランジスタ２１１
は、電気的特性変動が抑制されており、電気的に安定である。よって、図８乃至図１０で
示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
画素部２０２に設けられたトランジスタ２１０は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
図８に表示素子として液晶素子を用いた液晶表示装置の例を示す。図８において、表示
素子である液晶素子２１３は、第１の電極２３０、第２の電極２３１、及び液晶層２０８
を含む。なお、液晶層２０８を挟持するように配向層として機能する絶縁層２３２、２３
３が設けられている。第２の電極２３１は第２の基板２０６側に設けられ、第１の電極２
３０と第２の電極２３１とは液晶層２０８を介して積層する構成となっている。
また、スペーサ２３５は絶縁層を選択的にエッチングすることで得られる柱状のスペー
サであり、液晶層２０８の厚さ（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いる。これらの液晶材
料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマ
チック相、等方相などを示す。
また、配向層が不要であるブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一
つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移す
る直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を
改善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液
晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性
であるため配向処理が不要であり、視野角依存性が小さい。また配向層を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０
１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本
明細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流などを考慮して、所定の期間の間電荷を保持できるように設定される。高純度の
酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対
して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分
である。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状
態における電流値（オフ電流値）を低くすることができる。よって、画像信号などの電気
信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる
。よって、リフレッシュ動作の頻度を少なくできるため、消費電力を抑制する効果を奏す
る。
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、
比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装
置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。
また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製する
ことができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉ
ｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの
液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に
対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げら
れるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍ
ｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＡＳＶモードなどを用いる。また、画素（ピクセル）をいくつかの領域（サブ
ピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化
あるいはマルチドメイン設計といわれる方法を用いる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方
式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケン
シャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行う
ことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式などを用
いる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは
緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、または
ＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある。なお、色要
素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表
示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもでき
る。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光
素子を適用してもよい。エレクトロルミネッセンスを利用する発光素子は、発光材料が有
機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素
子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャ
リア（電子及び正孔）が再結合することにより、発光する。このようなメカニズムから、
このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
発光素子は光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を作製し、基板とは逆側の面から光を取り出す上
面射出や、基板側の面から光を取り出す下面射出や、基板側及び基板とは反対側の面から
光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子を適用してもよい
。
図９に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子
２４３は、画素部２０２に設けられたトランジスタ２１０と電気的に接続している。なお
発光素子２４３の構成は、第１の電極２３０、電界発光層２４１、第２の電極２３１の積
層構造であるが、示した構成に限定されない。発光素子２４３から取り出す光の方向など
に合わせて、発光素子２４３の構成は適宜変えてもよい。
隔壁２４０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極２３０上に開口部を設け、その開口部の側壁を連続した曲率を
持つ傾斜面とすることが好ましい。
電界発光層２４１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子２４３に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電極
２３１及び隔壁２４０上に保護層を設けてもよい。保護層としては、窒化シリコン層、窒
化酸化シリコン層、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｌｅ Ｃａｒｂｏｎ）層などが挙げら
れる。また、第１の基板２０１、第２の基板２０６、及びシール材２０５によって封止さ
れた空間には充填材２４４が設けられ密封されている。このように外気に曝されないよう
に気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フ
ィルムなど）やカバー材でパッケージング（封入）することが好ましい。
充填材２４４としては窒素やアルゴンなどの不活性ガスの他に、紫外線硬化樹脂または
熱硬化樹脂を用いてもよい。例えば、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、
ポリイミド樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンビニルアセテート）を用いる。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施してもよい。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能で
ある。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用
いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置を適用してもよ
い。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる
電極である第１の電極及び第２の電極の間に配置し、第１の電極及び第２の電極に電位差
を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
図１０に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。
図１０の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ２１０と接続する第１の電極２３０と、第２の基板２０６に設けられた第
２の電極２３１との間には、黒色領域２５５ａ及び白色領域２５５ｂを有し、周りに液体
で満たされているキャビティ２５２を含む球形粒子２５３が設けられており、球形粒子２
５３の周囲は樹脂などの充填材２５４で充填されている。第２の電極２３１が共通電極（
対向電極）に相当する。第２の電極２３１は、共通電位線と電気的に接続される。
なお、図８乃至図１０において、第１の基板２０１、第２の基板２０６としては、ガラ
ス基板の他、可撓性を有する基板も用いてもよく、例えば透光性を有するプラスチック基
板などを用いる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏ
ｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエ
ステルフィルムまたはアクリル樹脂フィルムを用いる。また、アルミニウムホイルをＰＶ
Ｆフィルムやポリエステルフィルムで挟んだ構造のシートを用いてもよい。
絶縁層２２１は、無機絶縁材料または有機絶縁材料を用いて形成する。なお、アクリル
樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂などの
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁層として好適である。また上記有
機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）などを用いる。なお、これらの材料で構成され
る絶縁層を複数積層し、絶縁層２２１としてもよい。
絶縁層２２１の成膜法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷など）、ロールコーティング、カーテンコーティング、ナイフ
コーティングなどを用いる。
表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過する
画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対
して透光性とする。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極
などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパタ
ーン構造によって透光性、反射性を選択すればよい。
第１の電極２３０、第２の電極２３１には、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いる。
また、第１の電極２３０、第２の電極２３１はタングステン（Ｗ）、モリブデン（Ｍｏ
）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、
タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔ
ｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、また
はその合金、もしくはその窒化物から一つ、または複数種を用いる。
また、第１の電極２３０、第２の電極２３１として、導電性高分子（導電性ポリマーと
もいう）を含む導電性組成物を用いる。導電性高分子としては、いわゆるπ電子共役系導
電性高分子を用いてもよい。例えば、ポリアニリンもしくはその誘導体、ポリピロールも
しくはその誘導体、ポリチオフェンもしくはその誘導体、またはアニリン、ピロールおよ
びチオフェンの２種以上からなる共重合体もしくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、消費電力が小さ
く、かつ信頼性の高い半導体装置を提供することができる。なお、実施の形態１で例示し
たトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載される
パワーデバイス、ＬＳＩなどの半導体集積回路、対象物の情報を読み取るイメージセンサ
機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である
。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いてもよい。
（実施の形態３）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用する
ことができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置とも
いう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機
などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例につい
て説明する。
図１１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３０１、筐体３０２
、表示部３０３、キーボード３０４などによって構成されている。実施の形態１または２
で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュ
ータとすることができる。
図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外
部インターフェイス３１５と、操作ボタン３１４などが設けられている。また操作用の付
属品としてスタイラス３１２がある。実施の形態１または２で示した半導体装置を適用す
ることにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図１１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍３２０は、筐体３２
１及び筐体３２２の２つの筐体で構成されている。筐体３２１及び筐体３２２は、軸部３
２５により一体とされており、該軸部３２５を軸として開閉動作を行うことができる。こ
のような構成により、紙の書籍のような動作を行うことが可能となる。
筐体３２１には表示部３２３が組み込まれ、筐体３２２には表示部３２４が組み込まれ
ている。表示部３２３及び表示部３２４は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部（図１１（Ｃ）では表示部３２３）に文章を表示し、左側の表示部（図１１
（Ｃ）では表示部３２４）に画像を表示することができる。実施の形態１または２で示し
た半導体装置を適用することにより、信頼性の高い電子書籍３２０とすることができる。
また、図１１（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、
筐体３２１において、電源３２６、操作キー３２７、スピーカー３２８などを備えている
。操作キー３２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボ
ードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面
に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構
成としてもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図１１（Ｄ）は、携帯電話であり、筐体３３０及び筐体３３１の二つの筐体で構成され
ている。筐体３３１には、表示パネル３３２、スピーカー３３３、マイクロフォン３３４
、ポインティングデバイス３３６、カメラ用レンズ３３７、外部接続端子３３８などを備
えている。また、筐体３３０には、携帯型情報端末の充電を行う太陽電池セル３４０、外
部メモリスロット３４１などを備えている。また、アンテナは筐体３３１内部に内蔵され
ている。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高い
携帯電話とすることができる。
また、表示パネル３３２はタッチパネルを備えており、図１１（Ｄ）には映像表示され
ている複数の操作キー３３５を点線で示している。なお、太陽電池セル３４０で出力され
る電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル３３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
３３２と同一面上にカメラ用レンズ３３７を備えているため、テレビ電話が可能である。
スピーカー３３３及びマイクロフォン３３４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体３３０と筐体３３１は、スライドし、図１１（Ｄ）の
ように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が
可能である。
外部接続端子３３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット３４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる
。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１１（Ｅ）は、テレビジョン装置の一例を示している。テレビジョン装置３６０は、
筐体３６１に表示部３６３が組み込まれている。表示部３６３により、映像を表示するこ
とが可能である。また、ここでは、スタンド３６５により筐体３６１を支持した構成を示
している。実施の形態１または２で示した半導体装置を適用することにより、信頼性の高
いテレビジョン装置３６０とすることができる。
テレビジョン装置３６０の操作は、筐体３６１が備える操作スイッチや、別体のリモコ
ン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出
力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置３６０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いてもよい。
本実施例では、基板から下地絶縁層を介して酸化物半導体層へ拡散する水素について説
明する。
本実施例では、ガラス基板と、ガラス基板上の下地絶縁層と、下地絶縁層上の酸化物半
導体層において二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓ
ｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって、水素濃度の深さ方向分析を行った。
本実施例では、試料４乃至試料７における質量数が１の水素濃度の深さ方向分析を行っ
た。
試料４の作製方法を示す。
まず、ガラス基板上に第１の酸化シリコン層を成膜した。第１の酸化シリコン層は、本
明細書における下地絶縁層に該当する。なお、第１の酸化シリコン層の成膜条件は以下に
示す通りである。
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：３００ｎｍ
次に、第１の酸化シリコン層上に酸化物半導体層を成膜した。
酸化物半導体層の成膜条件を以下に示す。
・成膜法：ＤＣスパッタリング法
・ターゲット：Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［
ｍｏｌ数比］）ターゲット
・成膜ガス：Ａｒ（３０ｓｃｃｍ）、Ｏ２（１５ｓｃｃｍ）
・電力：０．５ｋＷ（ＤＣ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：２００℃
・厚さ：１００ｎｍ
次に、酸化物半導体層上に第２の酸化シリコン層を成膜した。なお、第２の酸化シリコ
ン層の成膜条件は以下に示す通りである。
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：１００ｎｍ
なお、第１の酸化シリコン層から第２の酸化シリコン層の成膜までを真空連続で行った
。以上を以て試料４とした。
続いて、試料５について説明する。各層の成膜方法については試料４を参酌する。
まず、第１の酸化シリコン層を成膜する前のガラス基板に対し、第１の熱処理を行った
。第１の熱処理は、１×１０−５Ｐａの真空中において、基板温度を４００℃、時間を１
０分とした。
次に、第１の熱処理後、第１の酸化シリコン層を成膜した。
次に、第１の酸化シリコン層上に酸化物半導体層を成膜した。
次に、酸化物半導体層上に第２の酸化シリコン層を成膜した。
第１の熱処理から第２の酸化シリコン層の成膜までを真空連続で行った。以上を以て試
料５とした。
ここで、試料４、試料５に対し第２の熱処理を行い、それぞれ試料６、試料７とする。
第２の熱処理は、温度を４５０℃、時間を１時間、窒素雰囲気中で行った。
試料４乃至試料７における第１の熱処理及び第２の熱処理の有無について、表１に示す
。
Figure 0006055894
試料４乃至試料７のＳＩＭＳの結果をそれぞれ図１５乃至図１８に示す。
図１５は試料４のＳＩＭＳの結果である。実線１００１は質量数１の水素濃度を、実線
１００３は質量数３０のシリコンの二次イオン強度を、実線１００５は質量数１６の酸素
の二次イオン強度を示す。
図１６は試料５のＳＩＭＳの結果である。実線１１０１は質量数１の水素濃度を、実線
１１０３は質量数３０のシリコンの二次イオン強度を、実線１１０５は質量数１６の酸素
の二次イオン強度を示す。
図１７は試料６のＳＩＭＳの結果である。実線１２０１は質量数１の水素濃度を、実線
１２０３は質量数３０のシリコンの二次イオン強度を、実線１２０５は質量数１６の酸素
の二次イオン強度を示す。
図１８は試料７のＳＩＭＳの結果である。実線１３０１は質量数１の水素濃度を、実線
１３０３は質量数３０のシリコンの二次イオン強度を、実線１３０５は質量数１６の酸素
の二次イオン強度を示す。
なお、範囲１０１１は、第２の酸化シリコン層を、範囲１０１２は酸化物半導体層を、
範囲１０１３は第１の酸化シリコン層を、範囲１０１４はガラス基板を示す。ここで、酸
化シリコンの標準サンプルを使用して定量化したため、質量数１の水素濃度の定量範囲は
、範囲１０１１及び範囲１０１３である。
試料４と試料５を比較すると、いずれの試料もガラス基板付近における第１の酸化シリ
コン層中に水素濃度のピークを有することがわかった。ピークにおける水素濃度は、試料
４で３．７×１０２０ａｔｏｍｓ／ｃｍ３、試料５で１．１×１０２０ａｔｏｍｓ／ｃｍ
３であった。
試料４と試料６を比較すると、試料６では、第１の酸化シリコン層中である深さ５００
ｎｍから深さ４００ｎｍの範囲に水素濃度の高い領域があることがわかる。これは、第２
の熱処理により、水素が拡散することに起因する。
同様に、試料５と試料７を比較すると、試料７では、第１の酸化シリコン層中である深
さ５００ｎｍから深さ４５０ｎｍの範囲に水素濃度の高い領域があることがわかる。
試料６と比較して試料７は、前記第１の酸化シリコン層の水素の拡散量が少ないことが
わかる。
また、第１の酸化シリコン層を厚く成膜することでも、前記第１の酸化シリコン層の水
素の拡散量を少なくする効果が得られることが示された。
本実施例から、基板表面にある水素を第１の熱処理によって予め低減しておくことで、
第２の熱処理による酸化物半導体層への水素の拡散の影響を低減できることがわかる。
本実施例では、図１に示す構造の、酸化物半導体層を有するトランジスタの作製方法と
諸特性について説明する。本実施例では、試料１乃至試料３を作製し、それぞれの諸特性
を測定した。
基板として、ガラス基板を用いた。
ガラス基板に対し、第１の熱処理を行った。第１の熱処理は、１×１０−５Ｐａの真空
中において、基板温度を４００℃、時間を１０分として行った。
その後、真空連続で、下地絶縁層及び酸化物半導体層を形成した。
下地絶縁層の成膜条件を以下に示す。
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：３００ｎｍ
酸化物半導体層の成膜条件を以下に示す。
・成膜法：ＤＣスパッタリング法
・ターゲット：Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［
ｍｏｌ数比］）ターゲット
・成膜ガス：Ａｒ（３０ｓｃｃｍ）、Ｏ２（１５ｓｃｃｍ）
・電力：０．５ｋＷ（ＤＣ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：２００℃
・厚さ：３０ｎｍ
次に、酸化物半導体層を加工し、島状の酸化物半導体層を形成した。
次に、ＤＣスパッタリング法を用いて、導電層であるタングステン層を１００ｎｍの厚
さで成膜し、ソース電極及びドレイン電極の形状に加工した。
次に、プラズマＣＶＤ法を用いて、ゲート絶縁層として酸化窒化シリコン層を１５ｎｍ
の厚さで成膜した。
次に、ＤＣスパッタリング法を用いて、導電層である窒化タンタル層及びタングステン
層をそれぞれ１５ｎｍ及び１３５ｎｍの厚さで成膜し、加工してゲート電極を形成した。
次に、第２の熱処理を行った。第２の熱処理は、窒素雰囲気において、温度を２５０℃
、３００℃または３５０℃とし、時間を１時間として行った。このとき、試料１の加熱温
度を２５０℃とし、試料２の加熱温度を３００℃とし、試料３の加熱温度を３５０℃とし
た。
以上の工程により、本実施例のトランジスタを作製した。
本実施例のトランジスタにおけるドレイン電流（Ｉｄｓ）−ゲート電圧（Ｖｇｓ）測定
結果について図１２乃至図１４に示す。測定は、基板面内で２５点行っており、重ねて表
示している。チャネル長Ｌは０．８μｍ及び３μｍであり、チャネル幅Ｗは１０μｍであ
る。なお、トランジスタのソース電極とドレイン電極の間の電圧Ｖｄｓは３Ｖとした。
図１２は試料１のＩｄｓ−Ｖｇｓ測定結果である。図１２（Ａ）及び図１２（Ｂ）は、
それぞれチャネル長Ｌが０．８μｍ及び３μｍのトランジスタの測定結果を示す。図１３
は試料２のＩｄｓ−Ｖｇｓ測定結果である。図１３（Ａ）及び図１３（Ｂ）は、それぞれ
チャネル長Ｌが０．８μｍ及び３μｍのトランジスタの測定結果を示す。図１４は試料３
のＩｄｓ−Ｖｇｓ測定結果である。図１４（Ａ）及び図１４（Ｂ）は、それぞれチャネル
長Ｌが０．８μｍ及び３μｍのトランジスタの測定結果を示す。
図１２乃至図１４から導出した各トランジスタの諸特性を表２に示す。表２には、しき
い値電圧及びＶｇｓ＝０Ｖにおける電流値を示す。
Figure 0006055894
表２から、しきい値電圧は試料３＞試料２＞試料１となった。この傾向は、チャネル長
Ｌが小さい方が顕著であった。
また、表２から、Ｖｇｓ＝０Ｖにおける電流値は試料１＞試料２＞試料３となった。特
に、試料３のチャネル長が３μｍの結果では、電流値が１．０×１０−１３Ａ以下の非常
に小さい値となった。この傾向は、チャネル長Ｌが小さい方が顕著であった。
このように、本実施例において、ノーマリーオフの特性及び非常に小さいＶｇｓ＝０Ｖ
における電流値を有するトランジスタを得ることができた。
本実施例では、下地絶縁層から酸化物半導体層へ拡散する酸素について説明する。
なお、酸化物半導体層への酸素の拡散を評価するために、下地絶縁層中に１８Ｏを含有
させている。１８Ｏとは、酸素の安定同位体の一つであり、質量数が１８の酸素のことで
ある。１８Ｏは天然にも０．２％程度存在する。本実施例では、特に断りのある場合のみ
１８Ｏを用いる。
本実施例では、試料８乃至試料１１の１８Ｏの深さ方向分析をＳＩＭＳを用いて行った
。
各試料の作製方法を示す。
まず、石英基板に下地絶縁層として酸化シリコン層を成膜した。酸化シリコン層の成膜
条件を以下に示す。
・成膜法：ＲＦスパッタリング法
・ターゲット：石英ターゲット
・成膜ガス：Ａｒ（２５ｓｃｃｍ）、Ｏ２（２５ｓｃｃｍ）
・電力：１．５ｋＷ（１３．５６ＭＨｚ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：１００℃
・厚さ：３００ｎｍ
ただし、成膜ガスである酸素には１８Ｏを用いた。
次に、酸化シリコン層上に酸化物半導体層を成膜した。
酸化物半導体層の成膜条件を以下に示す。
・成膜法：ＤＣスパッタリング法
・ターゲット：Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［
ｍｏｌ数比］）ターゲット
・成膜ガス：Ａｒ（３０ｓｃｃｍ）、Ｏ２（１５ｓｃｃｍ）
・電力：０．５ｋＷ（ＤＣ）
・圧力：０．４Ｐａ
・Ｔ−Ｓ間距離：６０ｍｍ
・成膜時基板温度：２００℃
・厚さ：１００ｎｍ
次に、熱処理を行う。熱処理の条件は、温度を４５０℃、５５０℃または６５０℃、時
間を１時間、窒素雰囲気中とした。ここで、試料８は熱処理を行わないとし、試料９は加
熱温度を４５０℃とし、試料１０は加熱温度を５５０℃とし、試料１１は加熱温度を６５
０℃とした。
図１９に試料８乃至試料１１の１８Ｏの深さ方向分析の結果を示す。シンボル２００１
は試料８、シンボル２００３は試料９、シンボル２００５は試料１０、シンボル２００７
は試料１１を示す。また、範囲２０１１は酸化物半導体層、範囲２０１３は酸化シリコン
層を示す。ここで、質量数が１８の酸素の定量範囲は範囲２０１１である。なお、破線２
０１５は１８Ｏの、酸化物半導体層における定量下限を示す。
試料８では１８Ｏがほとんど酸化物半導体層へ拡散しないことがわかった。また、試料
９、試料１０、試料１１と熱処理温度を上げるに伴い、１８Ｏの酸化物半導体層への拡散
距離が長くなることがわかった。
ここで、１８Ｏの拡散源である酸化シリコン層における１８Ｏの表面濃度を一定、無限
遠における１８Ｏの濃度はゼロと仮定して拡散係数を見積もった。上記の仮定において、
１８Ｏの深さ方向の濃度分布は以下に示す数式１で表される。
Figure 0006055894
 ここで、ＣＳは酸化物半導体層における１８Ｏの表面濃度、ｘは表面からの距離（ここ
では酸化シリコン層及び酸化物半導体層の界面から酸化物半導体層方向への距離）、Ｄは
酸化物半導体層における１８Ｏの拡散係数、ｔは時間である。
数式１を用いてフィッティングを行った結果を図２０に示す。シンボル２１０１は試料
９、シンボル２１０３は試料１０、シンボル２１０５は試料１１の１８Ｏの濃度分布を示
す。また、実線２１１１は試料９、実線２１１３は試料１０、実線２１１５は試料１１の
フィッティングカーブを示す。ここで、範囲２１２１は酸化物半導体層、範囲２１２３は
酸化シリコン層を示す。ここで、１８Ｏの定量範囲は範囲２１２１である。なお、破線２
１２５は酸化シリコン層と酸化物半導体層の界面、破線２１２７は、酸化物半導体層の表
面を示す。なお、試料８は、図１９から拡散が確認できなかったためフィッティングを行
っていない。
図２０のフィッティングの結果から試料９における１８Ｏの拡散係数は１．２×１０−
１７ｃｍ２／秒、試料１０における１８Ｏの拡散係数は１．０×１０−１５ｃｍ２／秒、
試料１１における１８Ｏの拡散係数は１．０×１０−１４ｃｍ２／秒であった。
ここで、酸化物半導体層の温度Ｔにおける１８Ｏの拡散係数Ｄは数式２のように表せる
。
Figure 0006055894
 Ｄ０は頻度因子、Ｅａは活性化エネルギー、ｋはボルツマン定数である。
数式２の両辺の自然対数をとると、数式３になる。
Figure 0006055894
 つまり、Ｔの逆数に対してｌｎＤをプロットした直線の傾きは−（Ｅａ／ｋ）、切片は
ｌｎＤ０となる。
ここで、図２０から得られた試料９乃至試料１１におけるＤの自然対数とＴの逆数をプ
ロットし、図２１に示す。図２１のプロットを近似すると、ｌｎＤ０＝−７．４８６４、
−（Ｅａ／ｋ）＝−２２６２４が得られた。つまり、Ｄ０＝５．６０７×１０−４ｃｍ２
／秒である。また、ｋは１．３８０７×１０−２３Ｊ／Ｋであるから、Ｅａ＝３．１２４
×１０−１９Ｊとなる。単位換算すると、Ｅａ＝１．９５ｅＶが得られる。
本実施例によって、酸化シリコン層から酸化物半導体層への酸素の拡散が確認できた。
また、熱処理温度が高いほど、酸化シリコン層から酸化物半導体層へ酸素が拡散し、酸
化物半導体層及び酸化シリコン層の界面準位、並びに酸化物半導体層の酸素欠損の低減が
実現できることがわかった。
１００ 基板
１０２ 下地絶縁層
１０４ 酸化物半導体層
１０６ 酸化物半導体層
１０８ａ ソース電極
１０８ｂ ドレイン電極
１１２ ゲート絶縁層
１１４ ゲート電極
１１６ａ 配線
１１６ｂ 配線
１２２ａ ソース領域
１２２ｂ ドレイン領域
１２４ 層間絶縁層
１２６ チャネル領域
１３０ａ コンタクトホール
１３０ｂ コンタクトホール
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
２０１ 第１の基板
２０２ 画素部
２０３ 信号線駆動回路
２０４ 走査線駆動回路
２０５ シール材
２０６ 第２の基板
２０８ 液晶層
２１０ トランジスタ
２１１ トランジスタ
２１３ 液晶素子
２１５ 接続端子電極
２１６ 端子電極
２１８ ＦＰＣ
２１８ａ ＦＰＣ
２１８ｂ ＦＰＣ
２１９ 異方性導電層
２２１ 絶縁層
２３０ 第１の電極
２３１ 第２の電極
２３２ 絶縁層
２３３ 絶縁層
２３５ スペーサ
２４０ 隔壁
２４１ 電界発光層
２４３ 発光素子
２４４ 充填材
２５２ キャビティ
２５３ 球形粒子
２５４ 充填材
２５５ａ 黒色領域
２５５ｂ 白色領域
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２２ 筐体
３２３ 表示部
３２４ 表示部
３２５ 軸部
３２６ 電源
３２７ 操作キー
３２８ スピーカー
３３０ 筐体
３３１ 筐体
３３２ 表示パネル
３３３ スピーカー
３３４ マイクロフォン
３３５ 操作キー
３３６ ポインティングデバイス
３３７ カメラ用レンズ
３３８ 外部接続端子
３４０ 太陽電池セル
３４１ 外部メモリスロット
３６０ テレビジョン装置
３６１ 筐体
３６３ 表示部
３６５ スタンド
１００１ 実線
１００３ 実線
１００５ 実線
１０１１ 範囲
１０１２ 範囲
１０１３ 範囲
１０１４ 範囲
１１０１ 実線
１１０３ 実線
１１０５ 実線
１２０１ 実線
１２０３ 実線
１２０５ 実線
１３０１ 実線
１３０３ 実線
１３０５ 実線
２００１ シンボル
２００３ シンボル
２００５ シンボル
２００７ シンボル
２０１１ 範囲
２０１３ 範囲
２０１５ 破線
２１０１ シンボル
２１０３ シンボル
２１０５ シンボル
２１１１ 実線
２１１３ 実線
２１１５ 実線
２１２１ 範囲
２１２３ 範囲
２１２５ 破線
２１２７ 破線

Claims (5)

  1. 基板上の酸化シリコンを有する絶縁層と、
    前記絶縁層上の酸化物半導体層と、
    ゲート絶縁膜を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記絶縁層の前記基板付近における水素濃度は、１．１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、
    前記絶縁層は、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
  2. 基板上の酸化シリコンを有する絶縁層と、
    前記絶縁層上の酸化物半導体層と、
    ゲート絶縁膜を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記絶縁層の前記基板付近における水素濃度は、１．１×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記絶縁層は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むことを特徴とする半導体装置。
  4. 基板上の絶縁層と、
    前記絶縁層上の酸化物半導体層と、
    ゲート絶縁膜を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記絶縁層の前記基板付近における水素濃度は、１．１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、
    前記絶縁層は、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
  5. 基板上の絶縁層と、
    前記絶縁層上の酸化物半導体層と、
    ゲート絶縁膜を介して前記酸化物半導体層と重なる領域を有するゲート電極と、を有し、
    前記絶縁層の前記基板付近における水素濃度は、１．１×１０２０ａｔｏｍｓ／ｃｍ３以下であることを特徴とする半導体装置。
JP2015216460A 2010-07-27 2015-11-04 半導体装置 Active JP6055894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015216460A JP6055894B2 (ja) 2010-07-27 2015-11-04 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010168404 2010-07-27
JP2010168404 2010-07-27
JP2015216460A JP6055894B2 (ja) 2010-07-27 2015-11-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011159563A Division JP5836680B2 (ja) 2010-07-27 2011-07-21 半導体装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016235772A Division JP6373333B2 (ja) 2010-07-27 2016-12-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2016042592A JP2016042592A (ja) 2016-03-31
JP6055894B2 true JP6055894B2 (ja) 2016-12-27

Family

ID=45530155

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011159563A Active JP5836680B2 (ja) 2010-07-27 2011-07-21 半導体装置及びその作製方法
JP2015216460A Active JP6055894B2 (ja) 2010-07-27 2015-11-04 半導体装置
JP2016235772A Active JP6373333B2 (ja) 2010-07-27 2016-12-05 半導体装置
JP2018134410A Withdrawn JP2018198320A (ja) 2010-07-27 2018-07-17 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011159563A Active JP5836680B2 (ja) 2010-07-27 2011-07-21 半導体装置及びその作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2016235772A Active JP6373333B2 (ja) 2010-07-27 2016-12-05 半導体装置
JP2018134410A Withdrawn JP2018198320A (ja) 2010-07-27 2018-07-17 半導体装置

Country Status (5)

Country Link
US (3) US8748889B2 (ja)
JP (4) JP5836680B2 (ja)
KR (3) KR102143469B1 (ja)
TW (1) TWI527224B (ja)
WO (1) WO2012014952A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013201211A (ja) * 2012-03-23 2013-10-03 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6087668B2 (ja) * 2013-03-06 2017-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015011942A1 (ja) * 2013-07-20 2015-01-29 独立行政法人産業技術総合研究所 静電気分布計測装置および静電気分布計測方法
JP6537892B2 (ja) * 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9691597B2 (en) * 2015-03-02 2017-06-27 Virgin Instruments Corporation Electrically conductive and filtrating substrates for mass spectrometry
CN107148188B (zh) * 2017-06-16 2020-08-07 Oppo广东移动通信有限公司 壳体组件的制备方法、壳体组件和移动终端
CN111161806B (zh) * 2019-12-30 2023-10-17 国家能源集团科学技术研究院有限公司 马氏体耐热钢在超临界高温蒸汽下氧化膜厚度的计算方法

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222636A (en) 1975-08-14 1977-02-21 Bendix Corp Condenser discharge ignition apparatus
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2788601B2 (ja) * 1994-03-03 1998-08-20 松下電器産業株式会社 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3978145B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005285975A (ja) * 2004-03-29 2005-10-13 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置並びに電子機器
KR100601374B1 (ko) * 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7569463B2 (en) * 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101310473B1 (ko) 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
KR101915421B1 (ko) 2009-06-30 2018-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN102576677B (zh) 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011068021A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101773641B1 (ko) 2010-01-22 2017-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917035B2 (ja) * 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20180088759A (ko) 2018-08-06
KR20190091391A (ko) 2019-08-05
WO2012014952A1 (en) 2012-02-02
TWI527224B (zh) 2016-03-21
KR102143469B1 (ko) 2020-08-11
US8748889B2 (en) 2014-06-10
US20140239297A1 (en) 2014-08-28
JP2018198320A (ja) 2018-12-13
JP2012049516A (ja) 2012-03-08
US10522689B2 (en) 2019-12-31
US9666720B2 (en) 2017-05-30
TW201220497A (en) 2012-05-16
JP5836680B2 (ja) 2015-12-24
JP6373333B2 (ja) 2018-08-15
US20120049189A1 (en) 2012-03-01
KR101885691B1 (ko) 2018-08-06
KR20130038936A (ko) 2013-04-18
JP2017063220A (ja) 2017-03-30
US20170271519A1 (en) 2017-09-21
JP2016042592A (ja) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6373333B2 (ja) 半導体装置
JP6487078B2 (ja) 半導体装置の作製方法
JP6510707B2 (ja) 半導体装置の作製方法
JP6240698B2 (ja) 半導体装置
JP5235243B2 (ja) 半導体装置の作製方法
JP6595685B2 (ja) トランジスタ
JP2015213184A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6055894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250