TW200522392A - Light-emitting device - Google Patents

Light-emitting device Download PDF

Info

Publication number
TW200522392A
TW200522392A TW093124068A TW93124068A TW200522392A TW 200522392 A TW200522392 A TW 200522392A TW 093124068 A TW093124068 A TW 093124068A TW 93124068 A TW93124068 A TW 93124068A TW 200522392 A TW200522392 A TW 200522392A
Authority
TW
Taiwan
Prior art keywords
light
layer
type
emitting device
nitride semiconductor
Prior art date
Application number
TW093124068A
Other languages
English (en)
Other versions
TWI348226B (zh
Inventor
Youichi Nagai
Makoto Kiyama
Takao Nakamura
Takashi Sakurada
Katsushi Akita
Koji Uematsu
Ayako Ikeda
Koji Katayama
Susumu Yoshimoto
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200522392A publication Critical patent/TW200522392A/zh
Application granted granted Critical
Publication of TWI348226B publication Critical patent/TWI348226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Description

200522392 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種發光裝置，更為具體的是關於一種由 氮化物半導體形成之發光裝置。另，本發明之發光裝置有 時亦指以氮化物半導體基板以及疊層於其上之半導體層為 主體而形成之半導體元件或半導體晶片，又，有時亦僅指 半導體晶片裝載於實裝零件並由樹脂封止之裝置。進而， 有時兼具兩者之意。又，半導體晶片有時簡稱為晶片。 又，曰曰片中，基板與形成於其上之磊晶層有時簡稱為基 板0 【先前技術】 白色發光一級體（LED:Light Emitting Diode)目前廣泛用 於移動資訊終端等小型電子機器之照明，而今後亦具有用 於較大空間或大面積之照明的可能性。要用於大空間、大 面積之照明，則需要增大LED之光的輸出。因此，需要解 決當大電流流至LED之電極而產生發熱乃至溫度上升之問 題。 圖59表示現在提出之GaN系LED之構造（專利文獻丨）。此 〇_系LED中，於藍寶石基板101上設有n型GaN層102，該 n型GaN層1〇2與P型GaN層104之間形成有量子井構造1〇3。 發光於此量子井構造1〇3產生。於]?型（}心層1〇4上以歐姆 接觸之方式形成p電極105，又，於11型（}抓層1〇2上以歐姆 接觸之方式形成η電極丨〇6。 此等Ρ電極105及η電極1〇6介以錫球1〇7、1〇8連接於實裝 95308.doc 200522392 零件109。實裝零件（次载具零件）包含以基板，形成用以保 護不受外部之突波電壓影響的電路。gp，著眼於〜、八卜
In等ΠΙ族氮化物半導體之電路故障的主要原因為過渡電壓 或靜電放電等突波電壓，以發光裝置中不施加較大之順電 壓或圯電壓之方式’以曾納二級體等形成用以保護發光裝 置之電力分路電路。關於保護不受突波電壓之影響稍後將 做詳細的說明。 上述GaN系LED之特徵在於以光自藍寶石基板1〇1之裏面 側射出之方式向下安裝（al)J^ (^⑽層1〇4，且於型
GaN層102形成有n電極層1〇6。此GaN系LED之構造如圖59 所示，非常複雜。此構造複雜之原因係於〇2)11型（}_層 102形成有η電極層，於（a2)n型GaN層1〇2形成〇電極層之理 由在於藍寶石基板101為絕緣體，因此於藍寶石基板上無 法設置η型電極。 並非僅限於使用上述藍寶石基板之發光裝置，在此之前 不斷有提案提出於用於發光裝置之GaAs系、Gap系以及 GaN系之化合物半導體中，於發光裝置中同時設置防止過 渡電壓及靜電放電之影響的保護電路（參照專利文獻2〜句。 尤其是於GaN系化合物半導體中，由於逆方向之耐壓僅為 50 V左右，又順方向電壓亦僅有15〇 v左右之耐壓，因此 十分重視設置上述用以保護的電力分路電路。即，於次載 具之si基板上形成上述GaN系等晶片，並於該以基板上形 成包含冒納二級體等之保護電路。可以說如上之多數保護 電路之提案係表示Ga、A卜In等III族氮化物半導體之電路 95308.doc 200522392 故I1 早之主要原因為過渡電壓或靜電放電等突波電壓之左 證。 又，除上述設有保護電路之發光裝置，於作為導電體之 SiC基板上形成GaN系發光裝置之例亦為眾所周知。即， 使用（Sic基板之裏面n電極/Sic基板/n型GaN層/量子井疊層 構造（發光層）/p型GaN層/p電極）之疊層構造，自p型 發出光之構造的LED亦被廣泛使用。 專利文獻1 :日本專利特開2003— 8083號公報 專利文獻2:曰本專利特開2〇〇〇-286457號公報 專利文獻3:日本專利特開平丨丨巧^…號公報 專利文獻4:日本專利特開平u_22〇176號公報 [發明所欲解決之問題] 10 6 ’因此電極之面積，尤盆η蕾士 ϋ - ^尤其Ρ電極之面積党到限制。為流 過大電流而獲得高輸出，較好的县 平又野的疋Ρ電極之面積特別大， 於使用上述圖59所示之藍寶石基板的㈣系led中不 可避免構造複雜，製造成本增高。為開拓較大空間之照明 用途上的需要，LED必須價格低廉，因此上述構造不理 想。又，於向下安裝面侧，配置有？電極1〇5以及η電極 但於圖59所示之構造t受到限制，其結果為光輸出受到限 制。進而，要釋放因電流而產生之熱量，於單側面上配置 2個電極層亦不理想。 电以與基板平行之方向流過_ G州層⑽時之電 阻較大從而導致發熱、驅動電壓乃至消耗電力之增加。: 其’為達縮短成膜步驟之目的而薄化η型GaN層之厚度 95308.doc 200522392 日τ ’不僅產生上述發熱或消耗電力增加之問題，並且該η 型GaN膜之露出良率極端惡化。 又，包含使用上述之藍寶石基板之發光裝置，可以說發 光裝置全般由於放熱面積有限，又熱阻抗（每單位面積之 單位能量投入的溫度上升）亦大，因此無法使每個發光裝 置取得大注入電流。尤其於使用藍寶石基板之情形下，由 於如上所述p電極之面積受到限制，因此進行熱設計很勉 強為通例。 進而，於GaN系LED使用上述藍寶石基板之情形下，由 於放熱面積受到制約，而電阻略微下降，發熱量降低，因 此被迫採用將p電極與n電極組合放置為梳型而擴大接觸面 積之構造。此種梳型形狀之電極加工不易，並確實造成製 造成本上升。 如上所述，於發光裝置中，熱條件設計具有基本重要 性，要獲得大輸㈣，受到上述熱條件之制約，即使求略 微緩和，亦不得不採用複雜之電極形狀。 進而，存在如下問題。向下安裝形成於藍寳石基板上之 系^光裝置’以藍寶石基板之裏面作為發光面時，藍 質之折射率為18左右，GaN之折射率為2.4左右，因 :產生並傳播光之GaN層與藍寶石基板之界面上，特 疋入射角以上之光將全反射，不會出去。即，入射角 m (1·8/2·4)$42。範圍内之光止於GaN層内，不會出 去0因此，誌害^ 现、基板主面上之發光效率降低。然而，雖 然發光效率之問題亦 ^ J崎亦很重要，但遢不僅如此。上述全反射 95308.doc •200522392 之光傳播於GaN層，並自GaN層之側部射出。上述全反射 之光量佔有相當比例，x，由於GaN層薄，因此自側部射 出之光能量密度變高。位於GaN層之側部，被該光照射之 封止樹脂受到損傷，產生縮短發光裝置之壽命的問題。 又於自p層侧取出光之板裏面n電極/Sic基板/n 型⑽層/量子井疊層構造（發光層）/P型GaN層/p電極）構造 的GaN系LED中，由於p電極之光吸收率大因此無法高效 向外釋放大輸出之光。減少p電極之覆蓋率，即增大開口 率以增加光之釋放量時，_GaN層由於電阻高，因此無 法使電流流遍p型GaN層整體。由此，無法於量子井構造 整體使發光活性化，發光輸出降低。又，電阻上升，產生 發熱或電源電容之問題。進而’為達到使電流平均流過p 型GaN層整體之目的而增加㈣灿層之厚度時，此p型 GaN層之光吸收大，因而輪出受到限制。 【發明内容】 本發明之目的在於提供一種發光裝置，其構造簡單，因 此製造容易，且可長時間穩定獲得大發光效率。 本毛明之*光裝置係包含；氮化物半導體基板；於氮化 物半導體基板之第1主表面側之n型氮化物半導體層；p型 氮化物半導體層’其自氮化物半導體基板觀察，位於距離 η型氮化物半導體層較遠處；及發光層，其位於㈣氮化物 半導體層與Ρ型氮化物半導體層之間者。於此發光裝置 中，氮化物半導體基板之電阻率為〇.5fi.cm以下，向下安 裝P型氮化物半導體層側，自與氮化物半導體基板之化 95308.doc -10- 200522392 表面相反側之主表面的第2主表面發出光。 於此構造中，於恭nn k ^产 、私阻低之虱化物半導體基板之背面（第2 2表面）設有n型電極，因此即使以小覆蓋率，即Mq 又置η “虽’亦可使電流流遍氮化物半導體基板整體。因 此，於發光面光吸收率變小，可提高發光效率。又， 釋放不僅於Μ 2主表面，當然亦可自側面進行。於以下之 發光裝置中亦然。 又由於电阻南之Ρ型氮化物半導體層之側不會成為發 光面’因此可於？型氮化物半導體層之全面形成Ρ型電極 層：於流過大電流’控制發熱上，或藉由傳導釋放產生之 熱量上均可取得較好之構造。即，因熱要件而受到之制約 得以相當緩和。因，匕，要降低電阻，無需使用組^電極 與η電極之梳型形狀等。 再者，由於GaN基板導電性佳，因此無需特別設置對於 /良/勇電壓之保護電路，此外耐壓性亦可非常優越。 又，由於不進行複雜之加工步驟，因此容易降低製造成 本。 又，氮化物半導體「基板」係指可獨立運送之厚度為相 應厚度的板狀物體，區別於運送中難以單獨保持其自身形 狀之「膜」或「層」。稍後說明之GaN基板及A in基板亦同 樣。 此外，本發明之其他發光裝置係包含氮化物半導體基板 之GaN基板，於GaN基板之第1主表面側之n型氮化物半導 體層之η型 AlxGai_xN層（(^叫；p型 AlxGai xN層（oqu)， 95308.doc -11 - 200522392 其自GaN基板觀察，位於距離η型AlxGai xN層較遠處；及 啦光層’其位於η型AlxGa^xN層與p型AlxGabXN層之間 者。此叙光叙置係GaN基板之差排密度為1 〇8/cm2以下，向 下女1 P型AlxGaUxN層側，自與GaN基板之第1主表面相反 側之主表面的第2主表面發出光。 藉由此構造，以上述本發明之GaN基板具有導電性為前 提，容易降低電阻，因此除上述發光裝置之作用效果外， 由於GaN基板之差排密度為i〇8/cm2以下，因此結晶性高， 以及藉由高開口率可提高自第2主表面之光輸出。又，自 側面亦可釋放光。 又，由於折射率之連續性得以保持，因此亦不會產生上 述全反射之問題。 本發明之另外別的發光裝置係包含氮化物半導體基板之 導電性A1N基板；於A1N基板之第！主表面側之11型氮化物 半導體層之η型AlxGabxN層（〇Sxd) ; p型AlxGai xN層 (OSxSl) ’其自A1N基板觀察，位於距離上述A1xG^_xN 層較遠處；及發光層，其位於η型AlxGai xN層與p型 AlxGa^N層之間者。而且，上述A1N基板之熱傳導率為 loo w/(m.K)以上，向下安裝卩型八丨力心』層側，自與ain 基板之第1主表面相反側之主表面的第2主表面發出光。 A1N之熱傳導率非常高，且放熱性優越，因此熱量自上 述P型AlxGai_xN層傳導至引線框架等，可控制發光裝置之 服度上升又，自上述A1N基板亦散發熱量，有利於控制 溫度上升。又，為使上述A1N基板具有導電性，以導入有 95308.doc -12- 200522392 雜質之導電性A1N基板為前提。 【實施方式】 上述氮化物半導體基板中之電阻率為〇·5 〇.〇111以下之條 件’於差排密度為l〇8/cm2以下之GaN基板中，或熱傳導率 為100 W/(m.k)以上之A1N基板中亦滿足。包含上述氮化物 半導體基板之本發明之發光裝置的選擇性實施態樣作為以 GaN基板或A1N基板作為半導體基板之其他本發明之發光 裝置之選擇性實施態樣，當然適用於僅基板為氮化物半導 體基板之一之GaN基板或A1N基板的情形。 以下使用圖式就本發明之實施例加以說明。 [實施例1 ] 首先進行藍寶石基板與作為氮化物半導體基板之〇.基 板之比較。圖1係表示本發明之實施例1之本發明例A之 LED的圖。於GaN基板1之第i主表面側形成有包含稍後詳 細說明之發光層等之疊層構造，設有p電極12。於本實施 形態中，特徵之一在於此p電極12藉由導電性接著劑14向 下安裝於引線框架安裝部21 a。
GaN基板1之第2主表面^為以發光層發出光之面，於此 面上設有n電極11。此η電極11不覆蓋第2主表面之整體。n 電極Π未覆蓋部分取較大比率很重要。增大開口率時，藉 由η電極遮住之光減少，可提高向外釋放光之釋放效率。 η電極11藉由導線13與引線框架之引線部21b電性鏈接。 導線13及上述疊層構造藉由環氧系樹脂15封止。圖2係於 上述構造中，放大表示自GaN基板1至p電極12間之疊層構 95308.doc -13- 200522392 造者。於圖2中，圖1中之疊層構造上下顛倒。 參照圖2，η型GaN磊晶層2位於GaN基板1上，並於其上 形成有η型AlxGa^N層3。於其上形成有包含AlxGa^N層 與 AlxIriyGa^x-yN層之量子井（MQW : Multi-Quantum Well)4， 並以與η型AlxGa^N層3夾該量子井4之方式配置有p型 AlxGai_xN層5，其上配置有ρ型GaN層6。於上述中，係於 量子井4發光。又，如圖1所示’於p型GaN層6上’ p電極 12以全面被覆之方式形成，並向下安裝。繼而，就本發明 例A之LED的製造方法加以說明。 (al)使用偏離c面0.5°之GaN的off基板。此基板之電阻率 為Ο.ΟΙΩ-cm，差排密度為lE7/cm2，厚度為400 μιη。 (a2)藉由 MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機化學氣相法）於作為GaN基板之第1主 面的Ga面上形成下一疊層構造。（Si摻雜η型GaN層/包層之 Si 摻雜 η 型 Al〇.2Ga〇.8I<^/GaN層與 In〇.15Ga〇.85N層之 2層構造 重疊3層之MQW(Multi-Quantum Well)/包層之Mg摻雜p型 八1〇.20&〇.以層/Mg摻雜p型GaN層） (a3)比較發光波長為450 nm，低溫4.2 K之PL(Photo Luminescence，光致發光）強度與室溫298 K之PL強度，藉 此得以方便算出内部量子效率為50%。 (a4)活性化處理此晶圓，進行Mg摻雜p型層之低電阻 化。藉由孔洞測定所得出之載體濃度為Mg摻雜p型 Al〇.2Ga〇.8N 層為 5E17/cm3，Mg 摻雜 p 型 GaN 層為 lE18/cm3。 (a5)進而藉由微影技術與RIE(Reactive Ion Etching，反 95308.doc -14- 200522392 應性離子蝕刻法）自Mg摻雜p型層側以Cl系氣體蝕刻此晶圓 直至Si摻雜η型層為止。藉由此蝕刻，如圖3所示，形成元 件分離溝25，進行元件分離。元件分離溝之寬度L3為100 μηι。 (a6)於作為GaN基板之第2主面之裏面的Ν面上，藉由微 影技術、蒸鍍以及掀去法，每隔400 於晶片中心設置直 徑（D)100 μιη之η電極（參照圖3及圖4)。至於η電極，接於 GaN基板，自下方依次形成（Ti層20 nm/Al層100 nm/Ti層20 nm/Au層200 nm)之疊層構造。藉由將其於氮氣（N2)氣體環 境中加熱，將接觸電阻設為1Ε-5Ω·οπι2以下。 (a7)至於p電極，則與p型GaN層相接形成厚度為4 nm之 Ni層，並於其上全面形成厚度為4 nm之Au層（參照圖3及圖 4)。藉由將其於惰性氣體環境中進行加熱處理，將接觸電 阻設為 5Ε-4Ω πιπ2。 (a8)之後，如圖3及圖4所示，以晶片邊界50表現為側面 之方式進行切割，以晶片化者作為發光裝置。晶片化之發 光裝置之發光面為300 μιη之口（1邊長度為300 μιη之四角形） 形狀，發光層為300 jicm之□形狀。即，於圖4中，Ll=300 μιη， L2=400 /xm。又，元件分離溝之寬度L3 = 100 μιη，η電極之 直徑 D= 100 μηι。 (a9)參照圖1，於引線框架之安裝部21a，以上述晶片之ρ 型GaN層側相接之方式裝載，形成發光裝置。藉由塗布於 安裝部之導電性接著劑14固定發光裝置與安裝部，並使其 得以導通。
(alO)為改善自發光裝置之放熱性，發光裝置之ρ型GaN 95308.doc -15- 200522392 接著劑選擇熱傳 好之CuW系者。 層以與全面安裝部相接之方式裝载。又， ，好之Ag系|，又引線框架亦選擇熱傳導 藉此，所獲得之熱阻抗為8°C/W。 (二進而’藉由谭線導通n電極與引線框架之引線部 欲再错由環氧㈣脂進行樹脂封止，使發光裝置燈化。 :次就比較例B加以簡單說明。於圖5中，p電極ιΐ2藉由 :電性接著劑114向下安裝於引線框架安裝部。又，η電極 猎由導電性接著劑114連接於引線框架安裝部12 i a，該引 線框架與連接有？電極之引線框架安裝部分 離。於其上設置包含發光層之疊層構造(圖6)，連接於η型 ㈣層、:02之特定範圍。_⑽層1〇2形成於藍寶石基板 並於連接上述豐層構造之範圍外之範圍設有η電極 ⑴° η電極ill藉由#線或導電性接著劑電性連接於引線 框架安裝部121a，或引線框架引線部121b。 自發光層發出之光通過藍寶石基板1〇1釋放於外部。環 氧糸樹脂1 1 5以覆蓋句合窗r f α ® Κ7 L4fc 仪疏匕3監寳石基板之上述疊層構造之方 式封止。 (bl)使用偏離c面〇·2。之藍寶石絕緣〇ff基板。此藍寶石基 板之厚度為400 μιη 〇 (b2)〜(b4)貫施與本發明例Α中（a2)〜(a4)同樣之處理。 (b5)於比較例B之情形下，由於藍寶石基板為絕緣體， 因此η電極需要設置於與p電極相同之成長膜側。因此，藉 由‘衫技術與RIE ’以ci系氣體自Mg掺雜ρ型層側姓刻此 晶圓至Si掺雜η型層為止，藉此露出用以設置^電極之η型 95308.doc -16- 200522392
GaN層，並進行與本發明例A同樣之元件分離（圖7、圖8)。 元件形狀為300μιη□，其中露出之η型GaN層大小為每元件 150 μιηο。即，露出部之四邊形之段邊長度L4為150 μιη。 (b6)於露出之η型GaN層上，藉由微影技術、蒸艘以及掀 去法設置直徑100 /xm之η電極。厚度、熱處理、接觸電阻 與本發明例Α相同。 (b7)設置p電極於自元件300 /mi□除去η型GaN露出部150 μιη口 之ρ型GaN層部。厚度、熱處理、接觸電阻與本發明例Α相 同。 (b8)〜(b9)進行與本發明例A之對應處理相同的處理。 (blO)與本發明例A同樣，為改善發光裝置之放熱性，係 以發光裝置之P型GaN層與全面安裝部相接之方式裝載。於 圖5中，ρ型GaN層106與ρ電極112之接觸面積為0.0675 mm2。 發光裝置之發熱於量子井層104與ρ型GaN層106產生，故 而此放熱主要以ρ電極112之面積決定。於圖5之情形下，η 電極111亦以導電性接著劑114連接於引線框架之安裝部 121a，但放熱面積實質上為上述接觸面積0.0675 mm2。本 發明例A之ρ型GaN層6與ρ電極12之接觸面積為0.09 mm2。 接著劑、引線框架之材質與本發明例A相同。於比較例B 中，反映有上述構造，熱阻抗成為10.4°C/W，惡化為本發 明例A之1 · 3倍。 (b 11)進行與本發明例A之對應處理相同的處理。 (實驗及其結果） 裝載本發明例A與比較例B於積分球内後施加特定電 95308.doc -17- 200522392 流，聚光後比較自偵測器輸出之光輸出值。結果如圖9所 示。依據圖9可知，電流未有洩漏便注入至MQW層，於 MQW層處之非發光性再結合較少，並且由發熱所造成之 晶片的溫度上升較小之比較理想之狀態下，光輸出值與施 加之電流的增加成正比增加。例如，注入20 mA時，於本 發明例A為8 mW，於比較例B則獲得7.2 mW之輸出。 相對於本發明例A中以GaN系磊晶膜/GaN基板為主要構 造，於比較例B中，係以GaN系磊晶膜/藍寶石基板為主要 構造。藍寶石基板之折射率約為1.8，相較於GaN之折射率 2.4小甚多，因此於比較例B中，形成於GaN系磊晶膜中並 傳播而來之光於GaN系磊晶膜與藍寶石基板之界面比本發 明例A更容易全反射。因此，比較例B之輸出小於本發明 例A之輸出。 然而，使電流增大為5倍，施加100 mA時，於本發明例 A中獲得5倍之40 mW的輸出，而於比較例B中卻僅獲得 25.2 mW(參照圖9)。此時之MQW發光部的電流密度如圖10 所示，於本發明例A中為110 A/cm2，於比較例B中為150 A/cm2。 即，本發明例A之MQW發光部的電流密度大於比較例B之 電流密度。 此意味著，於本發明例A中，放熱面積相對於所產生之 熱量充分大，並藉由設置η電極於基板之第2主表面側，其 構造中無使電流密度極端變大之部位。相對於此，於比較 例Β中，放熱面積小於本發明例A，並且設置η電極於露出 之η型GaN層上，因此於平行於層方向上流過η型GaN層中 95308.doc -18- 200522392 之電流的電流密度將會極端變大。其結果為，於比較例B 中，發熱進一步增加。 又，本發明例八與比較例B不同，η電極與p電極位於互 相對向之位置’因此不會產生電性短路，可防止於比較例 Β中，由於位於相同一側， 側因此為防止短路，設置使p電極 與η電極之間電性絕緣之膜，而增加額外之製造成本。 進而，說明本發明例Α及比較例Β之靜電耐麼之實驗結 果。實驗係使發光裝置與充電有靜電之電容器對向，於兩 者間產生放電。此時’於比較例B中，大約100 V之靜電壓 被破壞。另者，於本發明例A中，大約直至8〇〇〇 V亦未有 破壞。可知於本發明例A中，具#大約比較例8之8〇倍的 靜電耐壓。 又於上述本發明例A中，於GaN基板上形成系發 ，裝置，因此即使向下安裝GaN系發光晶#，自㈣基板 裏面釋放出光，由於兩者間並無折射率之差別，因此無全 反射，光便自GaN系發光晶片傳播至GaN基板。由此，與 使用藍寶石基板形成GaN系發光裝置之構造相比可提高 GaN基板主面上之光輸出。進而，由於光不會自ο·層之 側部極端集中射出’因此封止樹脂不會受到損傷，故而不 會因封止樹脂而壽命受到制約。 於本务明例中，僅展示發光波長45 〇 nm之一例，改變發 光波長或層構造亦可獲得相同效果。又，若基板之特性相 同’使用AlxGa^N基板（其中X大於〇小於〇取代GaN基板當 然亦可獲得同樣之效果。 95308.doc -19- 200522392 (實施例2) 於本發明之實施例2中，說明進而大面積化之本發明例 C。本赉明例C與圖1所示之本發明例A之構造相同，但本 發明例A中，其尺寸L1為〇·3 mm(300 μιη)，而於本發明例c 中，如圖11所不，L1為其1〇倍之3 mm，因此，面積成為 其之10 0倍。首先，本發明例c之製作方法如下。 (本發明例C) (cl)〜(C5)GaN基板使用較大尺寸者，進行與本發明例a 中之對應處理相同之處理。 (〇6)於作為GaN基板之裏面的第2主表面上，藉由微影技 術、蒸鍍以及掀去法，每隔3 · 1 mm於晶片中心設置直徑 100 μιη之η電極。至於n電極，接於上述GaN基板之裏面， 自下方依次形成（Ti層20 nm/Al層1〇〇 nm/Ti層20 nm/Au層 200 nm)之疊層構造。藉由將其於惰性氣體環境中加熱處 理，使接觸電阻成為lE-5Q.cm2以下。 (c7)進行與本發明例A中之對應處理相同之處理。 (c8)之後，以形成特定形狀之方式進行切割，將晶片化 者作為發光裝置。晶片化之發光元件的尺寸為3 mm口。 (c9)〜(cl 1)進行與本發明例a中之對應處理相同之處理。 繼而，使用以下方法製作將本發明例C之n電極之配置變形 的變形例C1。 (本發明例C1) 圖12及圖13係表示作為上述本發明例c之變形例的本發 明例C1的圖。本發明例C1之特點為配置η電極丨丨於GaN基 95308.doc -20- 200522392 板之四角，即4個角落處。又，於半導體晶片之實裝中， 以包圍半導體晶片之方式配置反射罩3 7於引線框架。 於上述本發明例C1之製造中，於與本發明例a相對應之 步驟中實施相同處理。其中，使用4根Au線作為接合線， 各剖面之直徑為25 μιη。位於4個角落之各η電極的形狀為 45 μιη口。 繼而，說明比較例D。比較例D之構造與圖5所示之構造 相同。其中，圖5之比較例Β中之L1為300 μιη(〇·3 mm)，而 比較例D之L1為3 mm，為其10倍。又，形成^電極之η型 GaN層之部分的尺寸L4與圖5之比較例Β相同為150 μηι。比 較例D之製造方法如下。 (比較例D) (dl)使用偏離c面0.2。之藍寶石大尺寸絕緣0ff基板。藍寶 石基板之厚度為400 μηι。 (d2)〜(d4)進行與本發明例a中之對應處理相同之處理。 (d5)比較例D中，由於藍寶石基板為絕緣體，因此^電極 需要設置於與ρ電極相同之成長膜側。故而，進而使用微 影技術與RIE，以C1系氣體自Mg摻雜之ρ型層側蝕刻此晶 圓直至Si摻雜之n型層，藉此露出用以設置^電極之η型GaN 層 進行與本發明例A同樣之元件分離。元件之尺寸如上 所述為大型尺寸之3 mm□。為配置η電極將露出之η型GaN 層部分大小設為每元件150 μτηπ ° (d6)於露出之n型GaN層上，藉由微影技術、蒸鍍以及掀 去法設置直徑1〇〇 μηι之η型電極。厚度、熱處理、接觸電 95308.doc -21 - 200522392 阻與本發明例A相同。 (d7)p電極設置於自元件區域3 · i mm口除去用以配置元件 分離溝與n電極之11型GaN層之露出部15〇 μιη□的？型GaN 層。厚度、熱處理、接觸電阻與本發明例A相同。 (d8)〜（dll)進行與本發明例a中之對應處理相同之處理。 繼而說明另一個比較例E。比較例E如圖14所示，使用藍 寶石基板，p電極112及η電極U1均設置於向下安裝側之處 與比較例Β及D相同。然而，由圖15之平面圖所明示，ρ電 極112為梳型形狀，η電極lu配置於梳齒之間，ρ電極η] 與η電極111之間配置有絕緣體為其不同點。此目的係為使 流過Ρ電極與η電極之電流均等化，而不產生電流密度極端 增高之位置。此比較例Ε之製造方法如下。 (比較例Ε) 使用與比較例D相同之製作方法，η電極lu每隔〇.5 设置5根0· 1 mm寬度之梳形電極（參照圖14及圖15)。於n電 極111與ρ電極112之間分隔〇·ι mm，並於11型（^1^層1〇2之 剩餘之裏面部分設置p電極。進而電極與p電極間之間 隙中設置用以保護表面之絕緣體丨19，以使各電極不電性 短路。進而以不短路之方式，於引線框架之安裝部121&之 對應各電極的位置之部分設置導電性結著劑丨14，控制晶 片與引線框架之橫及縱方向，進而旋轉方向之偏離，並裝 載晶片於引線框架。 (實驗及其結果） 裝載本發明例C與比較例D於積分球内後施加特定電 95308.doc -22- 200522392 流，聚光並比較自偵測器輸出之光輸出值。施加20 mA之 電流時，本發明例C之輸出為8 mW，而於比較例D中為7.2 mW。 另者，施加2 A(2000 mA)之電流時，本發明例C中獲得100 倍之輸出，800 mW。而於比較例D中已損壞。 因此，於未樹脂封止比較例D之狀態下，施加電流並以 紅外線溫度測定器測定元件之溫度，結果發現電流自η電 極向MQW發光部，集中平行於層之方向流過η型GaN層中 之部位異常發熱，產生破損。 因此，進而對於比較例D，製作使自η電極向MQW發光 部，以平行於層之方向流過η型GaN層中之電流分散之構 造者。此即上述比較例E。於比較例E中，施加電流20 mA 時，可獲得7.2 mW，2 A時可獲得720 mW之本發明例C之 0.9倍之輸出。 如此，要獲得與本發明例C相近之性能，與本發明例C 相比非常複雜之構造以及步驟成為必要，故而需要相當大 之製造成本。 繼而，對上述本發明例C、比較例D及E進行靜電耐壓之 試驗。實驗如上所述，使發光裝置與充有靜電之電容器對 向並於兩者間產生放電。此時，於比較例D及E中，大約 100 V之靜電壓即被破壞。而本發明例C中，直至8000 V亦 未有破壞。即，於本發明例中可獲得大約80倍之極高的靜 電耐壓。 於本發明例C1中，開口率超過50%甚多，幾乎為100%。 又，藉由位於GaN基板之角落，與位於中央之情形相比， 95308.doc -23- 200522392 極大減低了光之身+山 、出P羊域。於圖12所示之情形，平面上 看，由於η電極位於法卜士 、〖生層之外，因此η電極完全不會影響 光之射出。直έ士 J|L达
…果為’於本發明例C1可獲得比本發明例C 更高之輸出。 (實施例3) 於本务明之實施例3中，測定了發光面上開口率及GaN 基板之電阻對於光輸出之影響。^口率之調整藉由改變基 板面積或p電極尺寸與11電極尺寸而進行。試驗體使用圖丄 所示構這之LED ’但部分試驗如圖i 6所示，以配置有螢光 材26之白色LED為試驗體進行實驗。試驗體為本發明例F ，、GaN基板之屯阻率超過本發明範圍之比較例〇及H之3 者。此後說明之試驗體F、G、H分別製作不含有圖丨所示 之螢光材以環氧系樹脂封止者，以及裝載有圖16所示之螢 光材之白色LED。開口率為{(p電極面積_n電極面積）/p電極 面積}xl〇〇(%)。 本發明例F之Ll = 8 mm、D=100 μιη，開口率為大約 100%。又，比較例〇之1^1=0.49 111111、0=100从111，開口率 為97%。又，比較例η之Ll=8 mm、D=7.51 mm，開口率為 3 1 %。就上述本發明例ρ及比較例g、η之製造方法以下加 以說明。 (本發明例F) (fl)〜（f5)進行與本發明例Α中之對應處理相同之處理。 (f6)之後，為獲得特定之形狀，如圖17所示進行切割將 晶片化者作為發光裝置。獲得之發光裝置為 8 mmD 〇 95308.doc -24- 200522392 (f7)〜（fll)進行與本發明例A中之對應處理相同之處理。 (Π2)與上述（fll)不同，於（Π0)中，於裝載於引線框架 之安裝部者上之η電極側裝載螢光材後，使用環氧系樹脂 進行樹脂封止，製作白色發光之燈。其中使用每一瓦特 450 nm之光輸出可獲得180 lm之螢光材。 (比較例G) (gl)使用自c面偏離0.5°之η型GaN層off基板。電阻率選 擇0·6Ω·(：ηι，其高於本發明之範圍0·5Ω·(：ηι以下。此GaN基 板之差排密度為1 E7/cm2，又，厚度為400 μιη。 (g2)〜（g5)進行與本發明例F中之對應處理相同之處理。 (g6)之後，為獲得特定之形狀，進行切割將晶片化者作 為發光裝置。獲得之發光裝置為0.49 mma。 (g7)〜（g 12)進行與本發明例F中之對應處理相同之處理。 (比較例H) (hi)使用自c面偏離0.5°之η型GaN層off基板。電阻率選 擇0.6 Q_cm，其高於本發明之範圍0.5Q.cm以下。此GaN基 板之差排密度為1 E7/cm2，又，厚度為400 μιη。 (h2)〜(h5)進行與本發明例F中之對應處理相同之處理。 (h6)之後，為獲得特定之形狀，進行切割將晶片化者作 為發光裝置。獲得之發光裝置為8 mmc]。 (h7)〜(hi2)進行與本發明例F中之對應處理相同之處理。 (實驗及其結果） (1)對於本發明例F及比較例G、Η，以模擬計算算出自η 電極至MQW層，電流比較均一擴散之範圍的電流分佈。 95308.doc -25- 200522392 此模擬計算之結果反映於本發明例F及比較例G、Η之元件 設計中。圖1 8表示電流擴散之示意圖。圖19係以距離 MQW之發光層4之中心之直徑方向距離為r，表示距離r上 之電流密度比的圖。電流密度以η電極中心之值為1。（i) 本發明例F之結果：η電極正下方之電流密度最大，越離開 η電極則電流密度越小。又，獲得η電極正下方之1 /3以上 的電流密度之範圍為以η電極正下方為中心直徑1 2 mm之範 圍。基於此結果，發光裝置之大小即為内包於此之8 mm口。 於作為GaN基板之第2主表面之N面上，藉由微影技術、蒸 鐘以及掀去法，每隔8.1 mm於晶片之中心設置直徑100 μιη 之η型電極。此時，於GaN基板之Ν面上無η型電極之部 分，即開口率為每元件大約100%。厚度、熱處理、接觸 電阻與本發明例Α相同。（ii)比較例G之結果：獲得η電極 正下方之1/3以上的電流密度之範圍為以η電極正下方為中 心直徑0.7 mm之範圍。因此，與本發明例Ε之η電極之大小 相加，直徑為100 /xm，晶片尺寸為内包於直徑0.7 mm之 0.49 mm□。於GaN基板之N面上，藉由微影技術、蒸鍵以 及掀去法，每隔0.5 mm於晶片之中心設置直徑100 /xm之η 型電極。此時，開口率為每元件大約97%。厚度、熱處 理、接觸電阻與本發明例Α〜Ε相同。（iii)於比較例Η中，與 本發明例Ε之晶片大小相加為8 mmc]。GaN基板之電阻與比 較例G相同，電流之擴散為直徑0.7 mm，因此，要於8 mrrm 均一流過電流（η型電極正下方之1/3以上），則η電極需要 7.51 mm之直徑。因此，於GaN基板之第2主表面（發光面） 95308.doc -26- 200522392 上，使切割寬度為0.1 mm，藉由微影技術、蒸鍵及掀去 法，每隔8· 1 mm設置吉和7 s 1 ^ ,丄 且且仅ΛΜ mm之η電極。此時，開口率 為每元件大約3 1 %。 (2)將本發明例F與比較例〇、η，未裝載螢光材者裝載於 積分球内之後’施加特定電流，聚光後比較自制器輸出 之光輸出值。結果如圖20及圖21所示。 施加20 mA之電流時，本發明例？與比較例G、Η之光輸 出值與未配置有電極之部分的面積率相對應，分別為8 mW、7.8 mW及2.5 mW。於本發明例F中獲得最高之光輸 出，比較例G雖不及本發明例F，但亦獲得較高光輸出。於 是進而施加500倍之10 A時，本發明例？及比較例η之光輸 出值與各自未配置有電極部分之面積率相對應，分別獲得 4 W及1.3 W之輸出。 於比較例G中，當施加電流為〇 · 2 6 a，發光部之電流密 度為110 A/cm2時，於輸出oj w之前，光輸出與施加電流 之增加成比例增加。然而，之後由於產生熱量而導致溫度 上升，並且輸出飽和，因而施加電流丨〇 A時發光裝置破 壞。 又’上述3種試驗體之亮度測定結果如圖22及圖23所 不。圖22係表示配置螢光材且白色化之LED之施加電流與 所獲彳于焭度之關係的圖，又，圖23同樣為表示電流與亮度 之關係的圖。即使本發明例F與比較例η使用相同螢光材， 但由於所獲得之亮度對應於未配置各電極之部分之面積率 而後:化’因此，於1〇 Α之施加電流下，為72〇 im/晶片， 95308.doc -27- 200522392 234 1m/晶片。比較例(3中，施加電流為〇·26 A時之i8im/晶 片即為熱極限，施加10 A電流即會破損。由圖22及圖23可 知，可於高電流下獲得高亮度之僅為本發明例1?。 另，於本實施例中，之所以設定施加電流最大為1〇 A， 係因為增加其以上之電流時，n電極之焦耳發熱密度將過 大，而發熱可能增大。 若增大η電極，或者充分降低接觸電阻，相對於電流密 度110 A/cm2 ’最大電流7〇 a以内均可獲得同樣效果。 (本發明例F-2及F-3) 因此，施行與本發明例F相同處理，於本發明例f_2中使 η電極之直徑D為i mm(面積〇·785職2)，並配置於⑽基 板之中央。又，於本發明例F_3中’使n電極為45〇 _口， 配置於GaN基板之4個角落（參照圖24及圖25)。如圖24及圖 25所示，位於4個角落之n電極分別藉由接合線與引線框架 電性連接。接合線使用域，其剖面直徑為3()()师。此時 之開口率均為大約鹏…與本發明例。同樣配置 有作為杯狀反射體之反射罩37。 與本發明例F同樣，將未裝載有營光材者裝入積分球 後，施加特定電流使其發光。測量自聚集料之偵測器輸 出之光輸出值發現，施加2〇誕之電流時可獲得8讀，使 施加電流為上述之倍之1GA時為4W，進而施加ΜΑ時 可獲得28 W之輸出。 可獲得5040 lm/晶 又，配置螢光材使LED白色光化時 片之亮度。 95308.doc -28- 200522392 當然排列多個尺寸小、施加電流較小之發光裝置可獲得 同樣之輸出，但為達元件配置之位置精度或防止電性短 路，需要於元件間相隔一定距離，而整體尺寸變得極大， 或需於1個1個元件實施導通，成本極高且不實用。藉由本 發明，可避免此種問題，使用與先前完全相同之製造步驟 數，可以大致相同之成本且以必需之最小限度之大小獲得 面發光輸出。 又’即使發光波長或層構造產生變化，或若基板之特性 相同’使用AlxGai-xN基板（其中X大於〇小於1)取代GaN基 板，當然亦可獲得同樣之效果。 如圖24及圖25所示，藉由以半徑15〇 #111之4根八11線電性 連接位於GaN基板之角落之n電極與引線框架，電極或引 線便不會成為光射出之障礙，可進而提高光輸出。 (實施例4) 於本發明之實施例4中，說明GaN基板厚度對光輸出之 影響。使用與圖1所示之LED具有相同構造之本發明例I、 J、K3個試驗體，測定GaN基板之光吸收。就試驗體之製 作方法加以說明。 (本發明例I) (il)使用偏離c面0.5。之η型GaN的off基板。此GaN基板之 電阻率為0.01 Q.cm，差排密度為1E7/cm2。此GaN基板之 厚度為100 μπι。 (ι2)藉由M0CVD於GaN基板之第1主表面上依次形成以 下層。即形成（GaN緩衝層/Si摻雜n型GaN層/包層之Si摻雜 95308.doc -29- 200522392 η型Al〇.2Ga〇.8N層/GaN層與InQ.()5Ga().95N層之2層構造重疊3 層之MQW層/包層之Mg摻雜p型八1〇.2〇3().以層/Mg摻雜p型 GaN層）之疊層構造。 (13) 藉由比較發光波長為380 nm，低溫4.2 K時之PL強度 與室溫298 K時之PL強度，輕易便算出内部量子效率為 50%。 (14) 〜(i5)進行與本發明例A中之對應處理相同之處理。 (16) 首先藉由模擬計算算出電流自點狀之^電極流向 MQW層比較均一擴散之範圍。其結果為，η電極正下方電 流密度最大，越離開η電極則電流密度越小。又，獲得η電 極正下方之1 /3以上的電流密度之範圍為以η電極正下方為 中心直徑3 mm之範圍，因此發光裝置之大小即為内包於此 之1.6 mm□。於GaN基板之N面上，藉由微影技術、蒸鍍以 及掀去法’母隔1 ·7 mm設置直控1 〇〇 之η型電極。此 時’於GaN基板之Ga面上無η型電極之部分，即開口率為 每元件大約100%。厚度、熱處理、接觸電阻與本發明例Α 相同。 (17) 進行與本發明例A中之對應處理相同之處理。 (18) 之後以獲得特定形狀之方式進行切割，將晶片化者 作為發光裝置。所獲得之發光裝置為6 mma ° (19) 〜(ill)進行與本發明例a中之對應處理相同之處理。 (本發明例J) (j 1)使用偏離c面0.5。之AlxGai-xN的off基板。電阻率為 0.01 fi.cm，差排密度為1E7/cm2。η型AlxGai以基板之厚 95308.doc -30- 200522392 度為100 μιη。使用χ=0·2、0.5、1之3種A1之原子比率者。 (j2)藉由MOCVD，於AlxGabXN基板之第1主表面上形成 以下疊層構造。依次形成（包層之Si摻雜η型包層 Al〇.2Ga〇.8N/GaN與 I1i0.05Ga0.95N之 2層構造重疊 3 層之 MQW 層/包層之Mg摻雜p型Al〇.2Ga〇.8N層/Mg摻雜p型GaN層）。 (j3)〜(j5)進行與本發明例I中之對應處理相同之處理。 (j6)於AlxGaNxN基板之第2主表面上，藉由微影技術、蒸 鍍及掀去法，每隔400 μηι設置直徑為100 μιη之η電極。η電 極接於AlxGa^N基板之第2主表面，藉由自下向上依次形 成（Ti層 20 nm/Al層 /100 nm/Ti層 20 nm/Au層 200 nm)之疊層 構造而構成。藉由將其於惰性氣體環境中進行加熱處理， 使接觸電阻為lE-4Q.cm2以下。 (j7)〜(jll)進行與本發明例I中之對應處理相同之處理。 (比較例K) (kl)使用偏離c面0.5°之η型GaN之off基板。此GaN基板之 電阻率為0.01 Ω，cm，差排密度為lE7/cm2。此GaN基板之 厚度為 1 mm(1000/xm)。 (k2)〜(k5)進行與本發明例I中之對應處理相同之處理。 (k6)發光元件（晶片）之尺寸與本發明例G相同，為1.6 mm口。 於GaN基板之第2主表面上，藉由微影技術、蒸鍍以及掀 去法，每隔1.7 mm設置直徑為100 /xm之η型電極。此時， 於GaN基板之第2主表面（發光面）上無η電極之部分的比 率，即開口率為每元件大約100%。厚度、熱處理、接觸 電阻與本發明例I相同。 95308.doc -31 - 200522392 (k7)〜(kll)進行與本發明例I中之對應處理相同之處理。 (實驗及其結果） 首先，準備基板厚度不同之本發明例I、j及比較例K之 基板1 ’測定對於波長380 nm之入射光之透過率。圖26及 圖27表示光透過率測定試驗之概要。與本發明例I及j之厚 度為100 μπι相比，本發明例K之厚度達1 mm(1000 μηι)之 厚。整理試驗結果如圖28所示。 由圖28可知，本發明例I、j及比較例〖之透過率分別為 70%、90%及10%。於本發明例j中，製作了 A!之原子數比 χ=0.2、0.5及1之3種基板，而透過率均為9〇%。 因此’將裝載螢光材’成為白色LED之本發明例I、j及 比較例K裝載於積分球内後施加特定電流，聚光後比較自 债測器輸出之光輸出值。施加電流2 〇瓜A時，於本發明例 I、J及比較例K中，獲得4.2 mW、5.4 mW(上述3種全部）以 及0.6 mW之輸出。此差異係由各基板之透過率差異所造 成，但使用GaN基板時，小於波長4〇〇 nm2短波長之光透 過率會極端變小，因此此時，如本發明，藉由將基板設為 AlxGaNxN便可獲得高光輸出。 又，薄化GaN基板亦可獲得高光輸出。即使厚度過薄， 自η電極至MQW之電流擴散範圍會變得過小，過厚時則如 上所述輸出效率變差，因此雖然與發光波長相關，但較好 的是厚度為50 /m〜5GG μιη。又，如本發明例，使用厚度為 1〇〇 Mm左右之薄GaN基板，藉此可縮小g·基板之製造成 本，製造更低成本之發光裝置當然不受發光波長之影 95308.doc -32- 200522392 響，藉由減少基板厚度可實現低成本化。 (實施例5) 於本發明之實施例5中，就形成於基板上之η型GaN層之 厚度的製造良率加以說明。使用之試驗體為與使用GaN基 板之本發明例A為相同構造之本發明例l，以及與使用藍 寶石基板之比較例B為相同構造之比較例Μ、N三者。 (本發明例L) (11) 進行與本發明例A中之對應處理相同處理。 (12) 藉由MOCVD，形成以下疊層構造（參照圖2)。形成 (GaN基板/GaN緩衝層/Si摻雜η型GaN層2/包層之Si摻雜η型 Alo^Gao.sN層/GaN層與InuGaojN層之2層構造重疊3層之 MQW層/包層之Mg摻雜p型Al〇.2Ga〇.8N層/Mg摻雜p型GaN 層）。參照圖2，Si摻雜η型GaN層2之厚度t為1〇〇 nm。 (13) 〜（113)進行與本發明例A中之對應處理相同之處理。 此時形成元件分離之蝕刻溝25後，蝕刻溝底部25a如圖29 所示’並非完全平坦，而是有一些凹凸之形狀。於本發明 例L之情形下，如上所述，即使中央部到達GaN基板或緩 衝層，此部分亦無電極等設置，因此即使此部分之深度或 底部平坦度有一些變動，對於製造良率等之影響亦很小。 (比較例M) (m 1)進行與比較例B中之對應處理相同之處理。 (m2)藉由MOCVD，於藍寶石基板上形成以下之疊層構 造（參照圖6)。形成（藍寶石基板/GaN緩衝層/Si摻雜η型GaN 層/包層之Si換雜η型Al〇.2Ga().8N層/GaN層與In〇.iGa〇.9N層之 95308.doc -33- 200522392 2層構造重疊3層之MQW層/包層之Mg摻雜卩型AU 2GaG sN層 /Mg摻雜p型GaN層）。參照圖6，Si摻雜^型GaN層1〇2之厚 度為3 /xm。 (m3)〜(mil)進行與比較例b中之對應處理相同之處理。 此時形成元件分離之蝕刻溝125後，蝕刻溝底部125a如圖 30所示，並非完全平坦，而是有一些凹凸之形狀。然而於 比較例Μ之情形下，由於Si摻雜11型〇心層1〇2之厚度厚 達3 μηι，因此如上所述，中央部不會到達緩衝層或藍寶石 基板。其結果為，即使此部分之深度或底部平坦度有一些 變動，對於製造良率等之影響亦很小。 (比較例Ν) (η 1)進行與比較例β中之對應處理相同之處理。 /2)藉由MOCVD，於藍寶石基板上形成以下之疊層構造 (翏照圖6)。形成（GaN緩衝層/Si摻雜η型GaN層/包層之叫參 亦隹η型AlwGauN層/GaN層與lnG lGa〇 π層之2層構造重疊3 層之MQW層/包層之Mg摻雜口型A1〇 2Ga〇 _/Mg換雜p型 GaN層）。參照圖6, Si摻雜_Ga_i〇2之厚度為⑽_。 (n3)〜(n4)進行與比較例B中之對應處理相同之處理。 ·_比較例N之情形下，由於使格子定數與藍寶石不 同之GaN系多層膜成長於藍寶石基板上，因此若n型㈣層 之厚度為100腿過薄時，無法獲得優質之多層膜，發光輸 出將極端變小。 又’於比較例N之情形下，由於藍寶石基板為絕緣體， 因此η電極需要設置於與p電極相同之成長膜測。進而藉由 95308.doc -34- 200522392 微影技術與RIE自Mg摻雜p型層側以C1系氣體蝕刻此晶圓 直至Si摻雜n型GaN層為止，藉此使η型GaN層露出，以設 置11型電極。然而，如圖31所示，於本比較例N中，由於Si 換雜n型GaN層之厚度僅為1〇〇 nm(0.1 gm)之薄，因此無法 於晶圓内使η型GaN層均一露出。由此，依據不同位置， 露出面有的為η型AlxGaUxN層，有的為GaN緩衝層。使用 ”、' ϋ ^寺^喊濕式餘刻，但不論哪種钱刻均取得同樣結 果。 (實驗結果） 以與實施例1相同之要領測定光輸出之結果為，於本發 明例L中’施加電流為2〇 mA時，獲得8 mW之輸出。另 者，於相同之施加電流下，於比較例Μ中獲得7 · 2 mw之輸 出。又，於本發明例L之構造中，即使使η型GaN層之厚度 自3 μιη薄至1〇〇 nm，亦可獲得同等輸出。又，由於可設置 η電極於導電性GaN基板之N面上，因此無需露出以摻雜。 型GaN層。 成長於基板上之發光元件之膜厚雖然受到對象波長或輸 出之影響，但通常最多為6 μηα以下，佔有其大部分之以摻 雜η型GaN層的厚度於本發明例中可自3 μχη薄至1〇〇 nm。 其結果為，藉由本發明例，可大幅減少膜成長之成本。 正如於比較例N之試驗體之處理步驟（n5)中所作說明， 當薄化η型GaN層至1〇〇 nm(0.1 μιη)時，n型GaN層之露出的 良率非常差，因而不實用。又，即使藉由將來技術進步而 假設實現均一之露出，因層厚太薄，便會如實施例丨中之 95308.doc -35- 200522392 比較例B—般，於平行於層方向上流過η型GaN層中之電流 的電流密度極端變得過大，發熱增加，因而無法獲得實用 之光輸出（參照圖31)。當然使用螢光材使其為白色之情 形，或於改變發光波長之情形時亦可獲得同樣之效果。 (實施例6) 於本發明之實施例6中，就GaN基板之差排密度對於光 輸出之影響加以說明。使用之試驗體係具有與本發明例A 相同之構造’差排密度為1 E6/cm2之本發明例〇以及差排密 度為lE9/cm2之比較例p兩者。 (本發明例0) (〇1)使用偏離c面0_5之η型GaN之off基板。此GaN基板之 電阻率為0.01 Q.cm，差排密度為1Ε6/(：ιη2。此GaN基板之 厚度為400 μιη。 (〇2)〜(oil)進行與本發明例a中之對應處理相同之處理。 (比較例P) (pl)使用偏離c面0·5。之n型GaN的off基板。此GaN基板之 電阻率為0.01 〇.cm，差排密度為lE9/cm2。此GaN基板之 厚度與本發明例〇相同，為4〇〇 μηι。 (ρ2)〜(ρ 11)進行與本發明例a中之對應處理相同之處理。 (貫驗結果） 與實施例1相同，測定光輸出之結果係於本發明例〇及比 車父例P中，當施加電流為20 mA時，均為8 mW之輸出，又 施加電流為100 mA時，分別獲得40 mW&3〇 mW之輸出。 如此，本發明例0與比較例p相比時，可獲得更高之發光輸 95308.doc -36- 200522392 出。 於本發明例Ο與比較例P中，由於電阻率或厚度等相同， 因此發熱與放熱相同。為確認上述光輸出之差異並非熱量 之影響，施加duty比1%，施加時間1恥之1〇〇 ^週期之脈 衝電流進行比較。此試驗結果與上述結果相同，當施加電 流為100 mA時，分別獲得40 mW及30 mw之輸出。 因此，雖然機理尚未明確，但可知由於差排密度之差異 而非熱量影響，獲得高電流密度下發光輸出之差異。又， 藉由發明者之實驗已確認改變發光波長或層構造之情形， 或设置螢光材使其為白色之情形，亦可獲得同樣之效果。 (實施例7) 於本發明之實施例7中，就表面及端面之非鏡面化對於 光輸出之影響加以說明。使用之試驗體為本發明例q、 R。本發明例Q係使表面及端面非鏡面化之圖32所示之 LED ’本發明例尺係未進行非鏡面化之圖33所示之[ED。 (本發明例Q) (ql)〜（q7)進行與本發明例F中之對應處理相同之處理。 (q7與q8之間插入之處理步驟）使GaN基板之N面及元件端 面為非鏡面。使其為非鏡面之方法係使用RIE等乾式蝕刻 或濕式蝕刻。除使用此種蝕刻之非鏡面化方法外，亦可使 用機械研磨之方法。於本實施例中，係採用使用K〇H水溶 液作為蝕刻液之濕式蝕刻方法。於保持溫度於4〇它之狀態 下，充分攪拌4 m〇l/l2KOH水溶液，之後將晶圓浸入攪拌 器中30分鐘，使GaN基板之N面及元件端面非鏡面化。 95308.doc -37- 200522392 (q8)〜（qll)進行與本發明例F中之對應處理相同之處理。 (比較例R) 係與本發明例F相同者。 (實驗結果） 與貫施例1同樣測定光輸出之結果為，本發明例卩及比較 例化於施加電流10 A下分別獲得4.8 W及4 W之輸出。又， s 5又置螢光材设為白色時，施加電流為1〇 A時，於本發明 例Q中獲侍1150 lm之輸出，又於比較例r中獲得96〇 μ之 輸出。即，於本發明例Q中，可獲得更高之發光輸出。當 然於改變發光波長之情形時亦可獲得同樣之效果。其原因 在於當基板及η型GaN層之表面及端面為鏡面狀態時，如 圖33所不，於折射率高之GaN表面容易產生全反射，光難 以自内部逃逸至外側。相對於此，如圖32所示，進行非鏡 面化後，可提高向外部釋放光之效率。 另，藉由發明者之實驗發現，當使用K〇H水溶液於非鏡 面化日τ，右於濃度為01〜8 m〇1/1，溫度為2〇。〇〜8〇。〇之範圍 内進行可獲得同樣效果。 (實施例8) 於本發明之實施例8中，就P型電極之反射率對於光輸出 之〜響加以說明。使用之試驗體為本發明例s、τ、〇、 v、W之5者。 (本發明例S) (Sl)〜（s6)進行與本發明例F中之對應處理相同之處理。 (S7)以如下方法製作P電極。與P型GaN層相接，自下層 95308.doc -38- 200522392 依次形成4 nm厚度之Ni層以及4 nm厚度之Au層。繼而，於 惰性氣體環境中進行加熱處理。之後，於上述Au層上形成 100 nm厚之Ag層。以上述方法製作之p電極之接觸電阻為 5Ε-4Ω -cm2 〇 又，上述p電極中，對於接於玻璃板上，自下層依次形 成之（4 nm厚度之Ni層/4 nm厚度之Au層）施以相同之熱處 理後，測定透過率。其結果為，對於來自Ni層側之450 nm 之入射光之透過率為70%。進而，將100 nm厚度之Ag層設 置於玻璃板上測定反射率。其結果為，對於450 nm之入射 光，獲得88%之反射率。於是，以Ni層為下層使（4 nm厚度 之Ni層/4 nm厚度之Au層/100 nm之Ag層）形成於玻璃板， 進行相同熱處理後測定反射率。其結果為，對於450 nm之 入射光獲得44%之反射率。此反射率與當波長為450 nm之 入射光以70%之透過率透過（4 nm厚度之Ni層/4 nm厚度之 Au電極層）後，於Ag層以88%之反射率反射，再次以70%之 透過率透過（4 nm厚度之Ni層與4 nm厚度之Au電極層）之反 射率一致。 (s8)〜（s 11)進行與本發明例F中之對應處理相同之處理。 (本發明例T) (tl)〜(t6)進行與本發明例F中之對應處理相同之處理。 (t7)以如下方法製作p電極。於p型GaN層上，自下依次 形成4 nm厚度之Ni層以及4 nm厚度之Au層。之後，於惰性 氣體環境中進行熱處理。繼而，於上述Au層上形成100 nm 厚之A1層及100 nm厚之Au層。以上述方法製作之p電極之 95308.doc -39- 200522392 接觸電阻為5E-4Q_cm2。 又，此電極中，將（厚度4 nm之Ni層/厚度4 nm之Au層） 之疊層膜設置於玻璃板進行同樣之熱處理後測定透過率， 其結果為，對於來自Ni側之450 nm之入射光為70%。進 而，將100 nm厚之A1層設置於玻璃板上測定反射率，其結 果為，對於45 0 nm之入射光為84%。又，於玻璃板上自下 依次形成（4 nm厚之Ni層/4 nm厚之Au層/100 nm厚之A1層） 之疊層膜，進行相同熱處理後測定反射率。其結果為，對 於450 nm之入射光獲得42%之反射率。此反射率與當波長 為450 nm之入射光以70%之透過率透過（4 nm厚之Ni層/4 nm厚之Au電極層）後，於A1層以42%之反射率反射，再次 以70%之透過率透過（4 nm厚之Ni層/4 nm厚之Au電極層）時 所計算出之反射率一致。 (t8)〜(til)進行與本發明例F中之對應處理相同之處理。 (本發明例U) (ul)〜(u6)進行與本發明例F中之對應處理相同之處理。 (u7)作為p電極，於p型GaN層上，以100 nm之厚度全面 設置相對於p型GaN層為歐姆性之電極且反射率亦高之 Rh。接觸電阻為5E-4fi.cm2。又，設置此電極之Rh於玻璃 板上測定透過率之結果為，對於45 0 nm之入射光為60%。 (u8)〜(ull)進行與本發明例F中之對應處理相同之處理。 (本發明例V) (vl)〜(v7)進行與本發明例S中之對應處理相同之處理。 (於v7與v8之間插入之處理步驟）於本發明例Q中，進行 95308.doc -40- 200522392 與插入於q7與q8之間之處理步驟相同之處理。 (v8)〜(vll)進行與本發明例s中之對應處理相同之處理。 (本發明例W) 本發明例W與本發明例f相同。 (實驗結果） 與實施例1同樣測定光輸出之結果為，本發明例s、τ、 U、V以及W於施加電流為1〇 Α時，分別獲得4·8 w、48 W、5.2 W、5·8 W以及4 W之輸出。本發明例s、τ之實裝 側之反射模式圖如圖34所示，本發明例實裝側之反射 模式圖如圖35所示，又，本發明例w之實裝側之反射模式 圖如圖36所示。於本發明例s、τ中，於p電極12與導電性 接著劑14之間配置有高反射層35，而於本發明例卩中^電極 12本身即為高反射率材料，於本發明例v中進而進行非鏡 面化。又，於本發明例W中，並未特別考慮實裝側之反 射。 於本發明例S、T、U、V中，設置螢光材設為白色LED 時，施加電流為10 A時，分別獲得864 lm、864 lm、936 lm以及1044 lm之輸出。藉由此等結果，以高反射率材料 形成P電極，或於p電極與導電性接著劑間配置高反射率 材，藉此可實現光之有效利用，提高光輸出。即，藉由於 電極層上設置Ag、A1或Rh之反射膜於p電極本身，或者p 電極與導電性接著劑之間，可進而提高發光輸出。進而， 如本發明例V，藉由使GaN基板之n面或端面為非鏡面，可 貫現進一步之提高。 95308.doc -41 - 200522392 改變發光波長時，由於Ag層或⑽之反射率或Au及犯 層之吸收率變化，因此其效果之程度不可—概而論，但任 何-種波長均有效果則勿庸置疑。又，使用具有同等以上 之工作函數’具有同等以上之反射率之元素代替Rh，亦可 獲得同等以上之效果。 (實施例9) 於本發明之實施例9中，掌握了㈣基板之氧濃度與電 阻率以及光之透過率之關係。基於該關係進行p向下安 衣，即以GaN基板作為發光面之發光元件，其特點在於， 於特定之發光面積之情形下’樹立GaN基板之厚度與氧濃 度之最合適之關係。如上所述’當卩向下安裝時，發光面 成為GaN基板’因此如下所示’對於電阻率與光透過率具 有較大影響之氧濃度尤其重要。
圖37係表示氧濃度對於GaN基板之電阻率之影響的圖。 由圖37可知，電阻率〇.5 flcm以下可藉由氧濃度⑺丨了個 以上加以實現。又，圖38係表示GaN基板4〇〇 時， 氧濃度對於波長450 nm之光之透過率之影響的圖。由同一 圖可知，氧濃度超過2E19個/cm3時，波長45〇 nmi光的透 過率急劇降低。由圖37與圖38可知，氧濃度之增大對於減 少GaN基板之電阻率、擴大發光面為有效，但會降低光之 透過率。因此，作為P向下安裝之發光元件中使用之QaN 基板，如何設定氧濃度、GaN基板之厚度以及發光平面尺 寸非常重要。 圖3 9係表不對於本發明例A，自改變厚度及氧濃产之 95308.doc -42- 200522392
GaN基板製作燈時，測定該燈之光輸出及電流均一流過之 平面尺寸之結果的圖。就燈之光輸出而言，具有厚度越 厚，又氧濃度越高，光輸出降低之傾向。又，就電流均一 流過之最大平面尺寸而言，具有厚度越厚，又氧濃度越高 則越大之傾向。 由圖3 9發現，於電流均一流過之平面尺寸為一邊4 mm(—邊5 mm)之正方形之情形時，以本發明例A之大小， 當施加20 mA時欲獲得相當於8 mW以上之光輸出時，若 GaN基板厚度為200 μηι，氧濃度為6E1 8個/cm3以上（一邊為 5 mm之正方形時為8E1 8個/cm3以上），則以本發明例A之大 小，確保施加20 mA時之光輸出為8 mW以上，便可獲得均 一之發光。即，對照本發明例A之大小為一邊300 μιη之正 方形之20 mA施加與電流密度，於一邊為4 mm(—邊5 mm) 之正方形中相當於施加3.6Α(5·6 A)，而施加3·6 Α(5·6 A) 時，確保光輸出與施加電流成比例為1.4 W(2.3 W)以上， 則可獲得均一之發光。 又，於厚度為400 /xm之GaN基板，若希望之目標性能與 上述厚度200 μιη之情形相同，則於一邊4 mm之正方形中 為3E18個/cm3以上（一邊5 mm之正方形時，氧濃度為4E18 個/cm3以上）即可。其中，當厚度為400 μιη時，若氧濃度 並非2Ε19個/cm3以下，則以本發明例Α之大小，無法於施 加20 mA時獲得相當於8 mW以上之光輸出。 進而，於厚度600 μιη之GaN基板中，電流均一流過一邊 4 mm之正方形區域之氧濃度為2.5E 18個/cm3以上，與此相 95308.doc -43- 200522392 比，以本發明例A之大小，施加20 mA時光輸出為相當於8 mW以上之氧濃度之臨限值僅略高於2.5E1 8個/cm3。因 此，滿足上述2個條件之氧濃度範圍僅為一狹小範圍。另 者，電流均一流至一邊3 mm之正方形區域之氧濃度為大約 2E1 8個/cm3以上，因此與一邊為4 mm之正方形相比，氧濃 度之允許範圍僅略微增大。 又，由圖39可知，當GaN基板之厚度為200 μπι〜400 μιη 時，電流均一流至一邊為10 mm之正方形，於本發明例A 之大小下，當施加20 mA時可獲得相當於8 mW以上之輸出 的氧濃度範圍實用性十分廣。可知厚度200 μπι時，氧濃度 可低於2Ε19個/cm3。又，當厚度為400 μηι時，氧激度可為 8E1 8個/cm3以上。 繼而說明具體實施例。於實施例中使用以下試驗體。 (本發明例S1):使用藉由1E 19個/cm3之氧濃度η型化 之厚度為400 /xm之GaN基板。此GaN基板之電阻率為 0.007 Ω cm，對於波長450 nm之光之透過率為72% 〇使用上 述GaN基板組建發光元件時，上述以外之部分與本發明例 A之條件相同。即，GaN基板之平面尺寸係發光面為一邊 長度0.3 mm之正方形（參照實施例1之（al))，（a2)使用 MOCVD於作為GaN基板之第1主面之Ga面上形成以下之疊 層構造。具有（Si摻雜η型GaN層/包層之Si摻雜η型 八10.2〇&().山層/GaN層與In〇.15Ga().85N層之2層構造重疊3層之 MQW/包層之Mg摻雜p型Al〇.2GaG.8N層/Mg摻雜p型GaN層） 之疊層構造。 95308.doc -44- 200522392 (比較例ΤΙ):使用厚度為400 μηι，藉由5E19個/cm3之氧 》辰度η型^[匕之GaN基板。此GaN基板之電阻率為〇 〇〇2 Qcm，對於波長450 nm之光之透過率為35%。上述以外之 條件與本發明例S丨相同。 (比較例T2)使用厚度為400 μιη，藉由2E16個/cm3之氧濃 度η型化之GaN基板。此GaN基板之電阻率為1 ·〇 Ω cm，對 於波長450 nm之光之透過率為90%。上述以外之條件與本 發明例S 1相同。 (實驗及其結果） 组建上述試驗體p向下安裝之發光元件並施加2〇 mA之電 流後’於本發明例S1可獲得8 mW之光輸出。與此相比， 於比較例T1中僅獲得4 mW，又於比較例T2中僅獲得5 mW 之光輸出。比較例T1之4 mW之光輸出可對應於該^.基 板之透過率輸出。觀察比較例T2中自作為發光面之G—基 板之第2主面側的發光狀態，發現面内發光之強弱。即，n 電極周圍之發光強度極強，隨著遠離n電極，發光強度急 劇減弱。其原因在於GaN基板之電阻率大，因而經過11電 極之電流於發光元件之面内未充分擴散。因此，發光僅於 電流集中之P電極周圍產生。其結果為，比較例丁2之發光 元件整體之發光輸出較本發明例S1差。 (貫施例10) 本發明之實施例10之特點為，限定p向下安裝之發光元 件中GaN基板内之差排束之密度，提高光輸出。形成GaN 基板時，為提高大部分區域之結晶性，使不可避免而產生 95308.doc *45- 200522392 之差排集中化，使集中之差排束離散性分佈，藉此可提高 其間大部分區域之GaN基板之結晶性。於p向下安裝之發 光元件中’可確認由於GaN基板配置於發光側，因此當差 排束之密度超過特定值（差排束密度‘“個“㈤2)時，會對發 光I置之製造良率造成超過預測之戲劇性之影響。 上述GaN基板之差排束如圖4〇所示，亦由p型GaN層等磊 晶膜之p型GaN層6繼承，於磊晶膜上表現為核心61。因 此，差排束密度與核心密度大體一致。此核心61藉由蠢晶 膜之成膜條件，成為圖41所示之孔狀凹部。此孔狀凹部之 控、度於以GaN基板為放出面之p向下安裝發光裝置中，對 製造良率產生戲劇性影響。 使用之試驗體如下。 (本發明例S2) ·使用平均每5〇〇 μιηχ5〇〇 分佈^個差排 束之GaN基板。此與差排束密度4E2個/cm2相對應。其他條 件與本發明例S 1相同。 (比較例T3):比較例中使用平均每1〇 μπιχ1〇 μηι分佈^固 差排束之GaN基板。此與差排束密度iEq@/cm2之密度相對 應。其他條件與本發明例S2相同。 (試驗及其結果）··基於實際生產，分別將上述GaN基板 組建為複數個發光元件。施加2〇 mA之電流於各試驗體， 調查可獲得8 mW以上之光輸出的良率。其結果為，於本 發明例S2中良率為95%，而於比較例T3中良率為5〇%。 即’若差排束密度為4Ε2個/cm2以下，則可實現實際可製 造之良率，但若超過上述密度，則無法以實際之商業基礎 95308.doc -46- 200522392 繼續製造。 分解作為光輸出不滿8 mW之裝置的發光元件，取出晶 片調查。將取出之晶片於適當之酸溶液去除電極，自P型 半導體層側觀察時，觀察到於GaN基板之差排束分佈之位 置，未形成磊晶成長層者有複數例。於差排束分佈之位 置，觀察到直徑1 μηι左右的孔狀凹部。上述孔狀凹部於光 輸出為8 mW以上者未有發現。 又，對於上述試驗體，於對應於實施例1之本發明例A之 製作階段（a7)之階段，施加20 mA之電流後，包含上述孔 狀凹部之發光元件之驅動電壓均不滿1 V。可認為其係由 於電極埋入孔狀凹部，p電極側與η電極側之層之間電性短 路，其結果為電流擴散至活性層全體而未有充分之量供 給，因此光輸出低。 (實施例11) 本發明之實施例11之特點係於GaN基板與η型AlGaN包層 3之間，配置η型AlGaN緩衝層與η型GaN緩衝層。通常基板 有弧度，但GaN基板之弧度尤其大。因此於GaN基板，off 角亦如圖42所示，於基板面内大幅變動。圖42表示有來自 20 mmx20 mm之GaN基板c面之off角分佈例。於此GaN基 板形成磊晶膜並於發光元件個片化後測定光輸出，則於位 於角落off角為0.05°級別之小區域R1，以及off角為1.5°級 別之大區域R2形成之發光裝置對於20 mA之施加電流，無 法獲得8 mW以上之光輸出。其原因在於形成於GaN基板上 之磊晶膜之結晶性不佳。因此，如圖43所示，於GaN基板 95308.doc -47- 200522392 1與AlGaN包層3之間，嘗試配置具有兩者中間之格子定數 的η型AlGaN緩衝層31，與n型GaN緩衝層2，以緩和格子定 數之差別。更具體為，其特點在於配置11型八1〇心緩衝層 3 1於上述位置。 使用之試驗體如下。 (本發明例S3):使用之GaN基板如圖42所示，於2〇 mmx20 mm之面内，自c面之off角度自〇〇5。之區域連續變 化至1.5。之區域。此GaN基板之電阻率為〇〇1 Ωχιη，差排 密度為lE7/cm2，厚度為400 μιη。如此，使用具有〇ff角度 分佈之GaN基板，遵循實施例丨之本發明例a之製造步驟 (al)〜（all)’自上述20 mmx2〇 mm基板之各位置製作發光 兀件。此時如圖43所示，於GaN基板1與11型(3·緩衝層2之 間配置厚度為50 nm之Alo^GaowN緩衝層。（比較例T4) ·· GaN基板使用於2〇 mmx20 mm之面内，自〇面之〇ff角度自 0.05°之區域連續至L5。之區域者。此GaN基板之電阻率為 〇·〇1 Ωχπι，差排密度為1E7/cm2,厚度為_ _。遵循實 施例1之本發明例Α之製造步驟（al)〜(all)，自各位置製作 複數個發光元件。於比較例T4中，與GaN基板丨相接形成η 型GaN層，於GaN基板與η型GaN層之間未設置 Al〇.15Ga〇.85N 緩衝層。 (试驗及其結果）：於發光元件施加2〇 mA之電流時，於 本發明例S3中，於包含2〇 mmx2〇 mmiGaN基板之上述區 域Rl、R2的〇.〇5〜ι·5。之區域，可獲得8 mW以上之光輸出 (麥圖44)。然而，於比較例T4中，僅於形成於〇ff角度 95308.doc -48- 200522392 0·1°〜1·0°之區域上的發光元件可獲得8 mW以上之光輸出。 於0.05°及1.5°之off角度級別上，光輸出未達到8耵冒。 其原因在於，於本發明例S3中，即使使用off角度大幅 變動之GaN基板，如上所述，亦可藉由配置AlG i5Ga^5N緩 衝層，而形成優於結晶性之蟲晶層。 (實施例11-2) 本發明之實施例11-2之特點為與實施例u同樣，於GaN 基板與η型AlGaN包層3之間配置^型AlGaN緩衝層與n型 GaN緩衝層，藉此消除如實施例1〇之於GaN基板之差排束 部分形成蠢晶膜時產生的圖41所示之孔狀凹部。 (本發明例S2-2):與比較例T3同樣，使用每1〇仲广⑺ 分佈1個差排束之直徑2英吋的GaN基板。其對應於1E6個 /cm之差排束岔度。如圖43所示，於GaN基板1與n型緩衝 層2之間配置有厚度為50 nm之AlG.15Ga().85N緩衝層。其他 條件與本發明例S2相同。 (試驗及其結果） 產生磊晶層後’使用微分干涉顯微鏡及SEM(掃描型電 子顯微鏡）觀察磊晶層側之晶圓面内。結果確認，無一如 圖41所示之孔狀凹部。自外周除去上述直徑2英吋之GaN 基板之邊緣大約5 mm，全部組建為發光元件。以5〇個取丄 個之比例取出發光元件，施加2〇 mA之電流，調查獲得8 mw 以上之光輸出的良率。結果為，良率1〇〇%。可認為進行 更多之製造後，上述良率由於孔狀凹部以外之製造因素的 影響’可獲彳于不到100%但接近1〇〇%之良率。然而，聚集 95308.doc • 49- 200522392 焦點於孔狀凹部進行之上述良率試驗結果中，可獲得 100%之極其良好之良率。 (實施例12) 本發明之實施例12之特點係於MQW4/p型AlGaN包層5/p 型GaN層6之外側配置提高導電性之p型AlGaN層，僅將反 射率高之Ag電極層全面配置作為p電極。因此，不設置考 慮工作函數等之其他金屬電極。藉由此構造，於向下側底 部具有高反射率，因此於使用其他金屬電極之情形時產生 之光吸收變小，可提高發光效率。 試驗體如下。 (本發明例S4(參照圖45)):與本發明例A同樣，作為GaN 基板之第1主面之Ga面上具有以下之疊層構造。 /MQW4/包層之Mg摻雜p型八1〇.2〇3〇.81^層5/Mg摻雜p型 GaN層6/厚度5 nm之Mg摻雜InGaN層32/ 上述之疊層構造之特點為，具有與Mg摻雜p型GaN層6相 接，厚度為5 nm之Mg摻雜InGaN層32。進而，於實施例1 之本發明例A中，於處理步驟（a7)中形成有Ni/Au電極層， 此處不進行（a7)之處理步驟，取而代之形成厚度100 nm之 Ag電極層33。 (比較例T5):於實施例1之本發明例A之構造中，與 Ni/Au電極層相接進而配置厚度100 nm之Ag電極層。 (試驗及其結果）：於本發明例S4中，由於有p型InGaN層 3 2與p型GaN層6相接，因此適配器級別變低。因此，即使 載體濃度增加，將工作函數不太大之Ag反射膜33作為p電 95308.doc -50- 200522392 極與p型InGaN層32相接配置，Ag反射膜33與p型InGaN層 32之接觸電阻亦不會太大。比較本發明例S4之發光元件之 驅動電壓與比較例T5之發光元件之驅動電壓，相差不到 0.05 V，並未發現有效差別。 於本發明例S4中，當施加20 mA之電流時可獲得11.5 mW之光輸出，而與此相比於比較例T5中為9·6 mW。另， 於本發明例A中為8 mW。 如上所述，於本發明例S4中之所以可獲得較大光輸出， 係因為自發光層向p半導體層側發出之光由於無Ni/Au電極 層，因此未於Ni/Au電極層被吸收，而反射至反射率88% 之Ag層。另者，於比較例T5中，p電極層之光反射率=藉 由Ni/Au吸收之70%x Ag反射率X再吸收70%=44%，很低。 其結果為，於本發明例S4中，可釋放至外部之光輸出達到 比較例T5之1.2倍。 另，於本實施例中使用Ag膜於p電極，但亦可使用其他 反射率高，而與p型InGaN層32之接觸電阻不太高之任何材 料，例如可使用Al、Rh。 (實施例13) 於本發明之實施例13中，其特點在於將p電極離散性配 置於與p型GaN層之接觸電阻小的Ni/Au層，以埋入其間隙 之方式覆蓋Ag膜，提高光輸出。圖46為著眼於p電極之剖 面圖。於磊晶層之向下側底面，以特定間距離散性配置有 Ni/Au電極層12a。進而埋入於其間，以覆蓋磊晶層之向下 側底面及Ni/Au電極層12a之方式配置有Ag層33。圖47為透 95308.doc -51 - 200522392 過P電極之上側部分觀察P電極之平面圖。 又，離散性Ni/Au電極層12a之典型間距為3 μιη。間距3 μιη之依據為，於通常之ρ型GaN層或ρ型AlGaN包層中，電 流自其電阻率擴散之範圍直徑最大為6 μιη。即，藉由將間 距設為3 /xm，電流可自1個離散電極流至相鄰之離散電 極。要使電流流過電極層而無洩漏，則3 μηι以下之間距較 好，但若間距過小，則會因離散配置之Ni/Au電極層而減 少光之有效取出量。 例如離散性Ni/Au電極之面積率為20%時，則依據圖46 及圖47所示之p電極構造，可獲得光反射率（計算）=反射率 88%χ面積率80%+反射率40%χ面積率20% = 78%(計算）。以 本試算為基礎，實際製作上述構造之p電極，測定光輸 出。試驗體如下。 (本發明例S5):遵循與實施例1之本發明例A相同之製造 步驟製作，於p電極之製作步驟（a7)中，與p型GaN層相接 形成厚度4 nm之Ni層，並於其上全面形成厚度4 nm之Au 層。繼而，使用光阻遮罩形成圖案，形成離散性分佈之 Ni/Au電極（參照圖46、47)。繼而，藉由於惰性氣體環境中 進行加熱處理，將接觸電阻設為5Ε-4Ω 。之後，埋入 於Ni/Au電極之間隙，且以覆蓋Ni/Au電極之方式全面形成 Ag層，作為反射電極。離散性配置之Ni/Au層之p型GaN層 佔有率為20%，Ag之佔有率為80%。又，Ni/Au電極層12之 間距為3 /xm(參照圖48)。 (比較例T6) ··遵循與實施例1之本發明例A相同之製造步 95308.doc -52- 200522392 驟，於GaN基板上形成疊層構造。p電極遵循該製造步驟 (a7)與p型GaN層相接，全面配置Ni/Au層，進行熱處理。 繼而，與本發明例A之構造不同，進而與Ni/Au層相接全面 形成Ag層（參照圖49)。 為進行比較，對於與本發明例A相同的發光元件，進行 面對向下側之光反射示於圖50。 (試驗及其結果）：向如上所述製作之各發光元件施加20 mA之電流，測定光輸出。於本發明例S5中，獲得11.5 mW 之光輸出，於比較例T6中為9.6 mW。又，自活性層射向 安裝側（向下側）之光中，以p電極反射並自出射面出射之比 率於本發明例中達到86%(參照圖48)。與此相對，於比較 例T6中為67%(圖49)。另者，於本發明例A中之上述比率 為 40%(圖 50)。 於本發明例S5中，射向向下側之光藉由佔有p電極之 80%之Ag，該80%部分以88%之反射率反射，又藉由占p電 極20%之Ni/Au層，該20%部分以超過40%之反射率（反射率 並非單純為40%)反射。其結果為，於本發明例S5中，上述 比率為86%。於比較例T6中，藉由位於Ni/Au層之向下側 之Ag層進一步反射，由於有該反射部分，因此其比率大於 本發明例A。 另，比較例T6廣言之當然屬於本發明例。僅係為方便說 明本實施例而將其作為比較例。 上述之Ni/Au電極層可以Pt電極層或Pd電極層置換。 又，反射電極Ag層可以Pt層或Rh層置換。 95308.doc -53- 200522392 同樣，當Ni/Au電極之面積率為10%時，施加20 mA時之 光輸出為11.8 mW，當Ni/Au電極之面積率為40%時，施加 20 mA時之光輸出為10.6 mW，對應於該面積率可獲得較 比較例T6更大之光輸出。然而，當Ni/Au電極之面積率為 不滿10%之2%之情形時，光輸出僅可獲得與比較例T6相同 之9.6 mW，於本發明者之實驗中已確認於Ni/Au電極之周 圍有極強之發光斑點。 (實施例14) 本發明之實施例14之特點為，自GaN基板除去傳播至磊 晶層之並行的複數板狀結晶反轉區域，於每個板狀結晶反 轉區域之間隙區域配置p電極。於GaN基板上，該結晶反 轉區域並行分佈於GaN基板之厚度方向，並以斜紋狀表現 於GaN基板之主面，傳播至蠢晶層2、3、4、5、6。圖 51、圖52所示之板狀結晶反轉區域於主面上配置為格子 狀。製作氮化物半導體基板時，於集中差排束（=核心）之 區域中，對於周圍之結晶排列取反轉之結晶排列。因此， 板狀結晶反轉區域與差排束於結晶排列與周圍反轉之一點 上相同。兩者之差異在於，差排束係將差排聚集為束狀或 粗線條狀，因此相對於結晶反轉區域之束狀，於板狀結晶 反轉區域，其為呈板狀之點。即，板狀結晶反轉區域之差 排於具有厚度之面狀區域内高密度分佈。 於本實施例中，其特點在於，完全除去上述磊晶層中之 結晶反轉區域，並除去GaN基板之結晶反轉區域直至第1 主面側之特定深度，分隔各磊晶層，並於分隔之各磊晶層 95308.doc -54- 200522392 设置p電極（參照圖53)。板狀結晶反轉區域如圖51所示，可 自板狀結晶反轉區域於主面上交叉之格子狀結晶反轉區域 形成’亦可如後述說明，於主面上全部分佈於固定方向並 行配置。 (本發明例S6):於圖51、圖52所示之GaN基板上，磊晶 層側之第1主表面為面方位為（〇〇〇1)面即c面。與此第1主表 面成面對稱關係之結晶反轉區域為（000-丨）面即-c面，c軸 反轉並成長。於c面上，表面為排列有Ga原子之Ga面，於 結晶反轉區域’其表面為排列有N原子之N面。於本發明 例S6中’於第1主表面上，使用每隔丨〇〇 格子狀排列寬 度30 μιη之結晶反轉區域之GaN基板。結晶反轉區域傳播 至形成於GaN基板上的磊晶膜。 使用上述GaN基板，以與本發明例a同樣之製造方法形 成疊層構造（參照本發明例A之步驟（al )-(a6))。於形成p電 極之步驟中，進行以下處理取代（a7)。即，使用僅覆蓋如 圖52所示傳播至P型GaN層之結晶反轉區域之遮罩圖案， 僅於遮罩間隙之c面區域形成p電極層後，除去遮罩圖案。 繼而’將覆蓋遮罩於上述GaN基板之第2主面（裏面）全面 之半導體基板保持於8N(規定）80°C之KOH中，經p型GaN層 等之蠢晶層蝕刻第1主面側之結晶反轉區域直至GaN基板 中並除去，設置溝52。板狀結晶反轉區域5 1係差排密度高 之差排密集部，因此使用KOH蝕刻較為容易。GaN基板内 之#刻深度係自磊晶層與GaN基板之界面直至浸入GaN基 板側150 μιη之位置為止。之後除去遮罩，以埋入溝52之方 95308.doc -55- 200522392 式沉積絕緣膜（圖5 3)。 (試驗及試驗結果）：將上述本發明例S6組建為發光元 件’施加20 mA之電流後，可獲得9·6 mw之光輸出。此為 本發明例A之光輸出8 mW之1.2倍。 如上所述，於本發明例％中，板狀結晶反轉區域排列為 格子狀，但板狀結晶反轉區域無需為格子狀，如圖(平 面圖）及圖55(剖面圖）所示，只需為僅沿一定方向並列配置 於GaN基板主面之板狀結晶反轉區域即可。又，使用點狀 (貫際為面或小圓狀）結晶反轉區域規則存在之氮化物半導 體基板時，亦可對應於蝕刻孔之大小或深度，與本發明例 S 6同樣’獲得大於本發明例a之光輸出。 (實施例15) 於本發明之實施例15中，如圖56所示其特點在於，於半 導體晶片之上方，以對向於GaN基板1之方式配置螢光板 46，並藉由樹脂15封止。以對向於作為p向下安裝之放射 面的GaN基板之方式配置螢光板之構造有其新意。所使用 之試驗體係如圖56所示之本發明例S7、S8及比較例T7。 (本發明例S7):本發明例S7基本上遵循實施例3所示之 本發明例F之製造步驟而製造。如圖56所示，於p向下裝載 之晶片上’以對向於GaN基板1之裏面之方式配置螢光板 46，並使用環氧系樹脂15封止，形成白色發光裝置。 上述螢光板46以如下之製造方法製作。藉由鹵素輸送法 製作擴散有1(蛾）之塊狀ZnSSe結晶，藉由於Zn、Cu氣體環 境中加熱此塊狀ZnSSe結晶，使Cu擴散於ZnSSe内部。接 95308.doc -56- 200522392 著，使用粗研磨盤研磨此塊狀ZnSSe結晶至〇·5 mm之厚 度，之後切出可容納於引線框架之形狀。使用上述方法製 作之螢光板之表面及裏面之粗度為Rmax=1 μιη。 (本發明例S8) ·•於本發明例“中，於上述螢光板牝之對 向於GaN基板之表面46a上形成凹凸（參照圖57)。凹凸之高 度為2 Mm，凹凸之平均間距為5 μιη。其他構造與本發明例 S 7相同。 (比較例Τ7) ··如圖58所示，於裝載有ρ頂之晶片上方， 以對向於晶片之方式配置螢光板46，並以環氧系樹脂15封 止，成為白色發光裝置。 (試驗及試驗結果）：施加1〇 Α之電流於自上述GaN基板 組建之發光裝置時’所獲得之發光亮度如下。於本發明例 S7中為800 lm，於本發明例S8中為88〇 lm，均可獲得高亮 度。另者，比較例T7之亮度為540 ml。上述結果表示，於 P向下裝載中，對向於GaN基板配置螢光板者較於p頂裝載 中配置螢光板者更可確保高亮度，並判明藉由使對向於螢 光板之GaN基板之表面粗面化，可進而提高亮度。 繼而，列舉本發明之實施例並加以說明，其中有與上述 實施例重複者。 上述GaN基板係藉由氧摻雜而η型化，氧濃度於氧原子 1Ε17個/cm3〜2Ε19個/cm3之範圍，GaN基板之厚度可為 100 μιη〜600 μπι。 如上所述，藉由氧濃度為1Ε17個/cm3以上，可提高GaN 基板之電阻率，使自ρ電極導入之電流充分擴散至GaN基 95308.doc -57- 200522392 板，並充分使用活性層之範圍，產生發光。又，藉由使氧 濃度為2E19個/cm3以下，則對於波長450 nm之光，可確保 60%以上之透過率，提高作為放射面之GaN基板上的透過 率，可確保光輸出。上述氧濃度範圍於p向下裝載之構造 中，當GaN基板之厚度為100 /xm〜600 /xm時尤其有效。 又，上述氧濃度可於氧原子為5E18個/cm3〜2E19個/cm3 之範圍内，GaN基板之厚度於200 /xm〜400 μηι之範圍内， 發出第2主表面之光的矩形狀面之兩方之邊為10 mm以下之 範圍。 藉由此構造，可於發光面之全部區域發光，且可獲得充 分之光輸出。 進而，亦可將上述氧濃度設為氧原子為3E18個 /cm3〜5E18個/cm3之範圍内，將GaN基板之厚度設為400 μιη〜600 /xm之範圍内，將發出第2主表面之光的矩形狀面 之兩方之邊設為3 mm以下之範圍。又，亦可將上述氧濃度 設為氧原子為5E18個/cm3〜5E19個/cm3之範圍内，將GaN基 板之厚度設為100 〜200 /xm之範圍内，將發出第2主表面 之光的矩形狀面之兩方之邊設為3 mm以下之範圍。 如上所述，藉由對應於GaN基板之厚度，適當設置氧濃 度與晶片尺寸，可對應於晶片尺寸，由性能上（全面均一 發光、發光效率）設定合適之GaN基板。又，亦可於製造成 本上，進行最期望之條件設定。 為提高上述GaN基板之大部分區域的結晶性，可使用沿 基板厚度方向分佈之差排束於GaN基板之第1主表面上以 95308.doc -58- 200522392 平均4E6個/cm2以下之密度分佈之GaN基板，該差排束係於 形成結晶時不可避免產生之差排離散性集中化為束狀者。 藉由此構造，可以高製造良率製造具有特定值以上之光 輸出的發光元件。 上述差排束可於第1主表面上以平均4E2個/cm2以下之密 度分佈，可將發出第2主表面之光的矩形狀面之兩方的邊 設為200 μηι〜400 /xm範圍内。 於如上所述之小型發光元件中，含有差排束時，無法避 免其特性劣化，而導致良率低下。如上所述，藉由降低差 排束之密度，可使良率之低下限於實用允許之範圍内。 又，於上述GaN基板與η型AlxGai_xN層（OSxSl)之間之構 造可為，η型AlGaN緩衝層與GaN基板位置相接，並且η型 GaN緩衝層與其η型AlGaN緩衝層位置相接，η型AlxGaNxN 層（OSxSl)之位置與該η型GaN緩衝層相接。 使用上述之異質磊晶疊層構造時，於GaN基板與作為活 性層之包層之η型AlxGai_xN層（OSxSl)之間，如上所述亦可 配置η型AlGaN緩衝層與η型GaN緩衝層。 於上述之GaN基板與包層之間，不僅只η型GaN緩衝層， 可藉由添加η型AlGaN緩衝層，形成結晶性良好之異質磊 晶疊層構造。 尤其，上述疊層構造可於GaN基板中，具有off角為0.10° 以下之區域與1.0°以上之區域之情形時使用。 藉由此構造，GaN基板具有弧度，如上所述，即使於off 角變動之情形時，亦可藉由不僅配置η型GaN層，又配置η 95308.doc -59- 200522392 型AlGaN緩衝層，而獲得優於結晶性之異質磊晶疊層構 造。 其構造亦可為差排束分佈於上述GaN基板上，而差排束 未傳播至上述η型AlGaN緩衝層及位於η型GaN緩衝層上之 磊晶層上，該η型GaN緩衝層之位置與η型AlGaN緩衝層相 接。 藉由此構造，即使使用差排束密度高之GaN基板，亦可 使製造良率非常大。即，如上所述藉由配置η型AlGaN緩 衝層與η型GaN緩衝層，可實質性消除包含發光層之蠢晶 疊層構造中之差排束。即，藉由上述η型AlGaN緩衝層及η 型AlGaN緩衝層，可於GaN基板或其正上方層附近終止差 排束。 亦可具備與上述p型AlxGabXN層（0^x51)相接，位於向下 側之p型GaN緩衝層，以及位置與該p型GaN緩衝層相接之p 型InGaN連接層。 藉由上述構造，可於裝載有p電極層之其下層配置優於 電傳導度之P型InGaN連接層，作為p電極層則以工作函數 等為最優先選擇其材料之必要性減小。因此，例如可選擇 以反射率等為最優先之p電極材料。 上述p型InGaN連接層之Mg濃度可為Mg原子1E1 8〜1E21 個/cm3之範圍内。 藉由上述構造，可充分確保電傳導度，使導入至P電極 之電流擴散至磊晶膜之整體。 其構造亦可具有包含Ag層之p電極層，其與上述p型 95308.doc -60- 200522392
InGaN連接層相接。 藉由上述構造，可藉由增大來自裝載部即發光元件底部 之反射率’減少損失光，以增大光輸出。 上述GaN基板可具有跨其厚度方向與該GaN基板面内而 連續延伸之板狀結晶反轉區域，該GaN基板内之板狀結晶 反轉區域與傳播至形成於GaN基板上之n型及p型氮化物半 ‘體層的板狀結晶反轉區域’自ρ型氮化物半導體層側經 過η型氮化物半導體層直至GaN基板内被除去，ρ電極設置 於各P型氮化物半導體層，並與除去後所剩之p型氮化物半 導體層相接。 藉由此構造可增大光取出面，因此可提高光輸出。 於上述内容中，可使用K0H水溶液除去板狀結晶反轉區 域直至GaN基板内之位置為止。 使用KOH水溶液除去板狀結晶反轉區域時無需光罩，並 具有可與使氮化物半導體基板之第2主面非鏡面化之處理 同時進行處理之優點。因此，藉由使用K0H水溶液，可於 上述構造中降低製造成本。 可具備第lp電極，其與上述p型氮化物半導體層相接， :離散性配置於該P型氮化物半導體層之表面，以及第邛 f極’其包含填充該第lp電極之Fa1隙’並覆蓋㈣氣化物 半導體層與第lp電極之Ag。 卫藉由此構造，可使導入至p電極之電流於面内充分擴 散’並提高反射率，提高光輸出。 上述離散性配置之第lp電極的㈣氮化物半導體層表面 95308.doc -61 - 200522392 上之被覆率可為1〇〜4〇%範圍内。 藉由此構造，可確保電傳導度，並使導入之電流於面内 擴政上述被覆率不滿1 〇%時，無法使電流無損失地流過 蘇日日層又，超過40%時，則無法忽略離散性配置之p電 極層所造成之對於光取出效率的不良影響。 螢光板亦可配置於離開上述氮化物半導體基板，並對向 於氮化物半導體基板之第2主表面之位置。 藉由於構成p向下裝載之光放射部之氮化物半導體基板 ，正上方配置螢光板，於螢光板之裏面反射回來之光將於 氮化物半導體表面再次反射，朝向螢光板側發射。其結果 為可提高光輸出。 面向上述螢光板之氮化物帛導體基板之第2主表面的表 面可進行凹凸化處理。 藉由以上構造，可進而提高光之取出效率。 上述氮化物半導體基板相對於過渡電壓或靜電放電，可 作為使電力釋放至地線之接地零件發揮作用。 電傳導率高之氮化物半導體基板，相對於該氮化物半導 體基板與向下安裝之P型AlxGai调側之間施加之過渡電 壓或靜電放電’可保護發光元件不受高電壓損冑，因 作為將彼等高電壓釋放至地線之接地零件發揮作用。由 此’為處理上述過渡電壓或靜電放電，亦可不具有包含曾 納二級體之電力分路電路等保護電路。過渡電壓及靜電二 電係m族氮化物半導體之電路故障的主要原因，如:所 述’若氮化物半導體基板之電傳導度高，則使用其作為接 95308.doc -62- 200522392 地零件，可大幅縮短製造步驟，降低製造成本。 上述發光元件可藉由施加4 V以下之電壓進行發光。藉 由使用電傳導度高，即電阻小之氮化物半導體基板，可以 較低之施加電壓，注入可充分發光之電流至發光層，使其 發光。因此，裝載更少個數之電池便可，其有利於組入有 發光元件之照明裝置之小型化、輕量化以及低成本化。 又’對於控制消耗電力亦有效。 上述氮化物半導體基板之厚度可為 50 /im以上。 藉由此構造’當自點狀或小面積之η電極流過電子時， 隨電子自GaN基板或η型氮化物半導體基板之表面進入内 部而逐漸擴散。因此，期望GaN基板或η型氮化物半導體 之厚度較大。當上述基板之厚度不滿50 μιη時，縮小η電極 之面積時’於到達量子井構造之活性層時便無法充分擴 散’於活性層產生不發光之部分或發光不充分之部分。藉 由將上述基板之厚度設為5〇 μπι以上，由於電阻低，即使 縮小η電極之面積，於上述基板内電流亦得以充分擴散， 亦可充分擴大活性層中之發光部分。更好的是75 μιη以 上。然而，過厚時，將無法忽略基板之吸收，因此較好的 疋為5 0 〇从m以下。 於上述氮化物半導體基板之第2主表面上，可以50%以 上之開口率設置電極。 藉由此構造，可提高自第2主表面之光的發出效率。回 效率越大，以n電極吸收之光亮減少，因此可增大光輸 出。因此，開口率更好的是75%以上，進而更好的是90% 95308.doc -63- 200522392 以上。 設置於上述氮化物半導體基板之電極與該氮化物半導體 基板之接觸面積可為0055 mm2以上。 藉由此構造，例如於8 mm之半導體晶片中，於大約7〇 a 以内，可不受電極發熱影響，獲得線形電流-光輸出特 性。 又’電性連接電極與引線框架之接合線之截面積可為 0.002 mm2以上。 藉由此構造，於2 A之電流以内，可不受電線部之發熱 的影響而運行。 電性連接上述電極與引線框架之接合線之截面積可為 〇·07 mm2以上。 藉由此種構造，於約70 A電流以内，可不受電線部之發 熱的影響而運行。 電極可分開位於氮化物半導體基板之2個以上之角落， 電極與氣化物半導體基板之接觸面積合計為〇〇55 以 上且電性連接引線框架與位於角落之電極的接合線之截 面積合計可為0.002 mm2以上。 猎由此種構造，可幾乎不配置於半導體晶片之光取出中 妨礙光之部分。 電性連接位於上述角落之電極與引線框架之接合線之截 面積合計可為〇.〇7 mm2以上。 藉由此種構造，幾乎無阻礙光取出之部分，並且可提高 光之輸出效率。 95308.doc 200522392 放出上述第2主表面之光的部分之面積可為〇·25麵2以 上。 藉由此種構造，藉由排列特定個數之上述發光元件，可 代替既有之照明機器的範圍增大。若放出光之部分的面積 不滿0.25 mm2,則使用之發光元件數量過多，無法代替既 有之照明具。於上述本發明之實施形態中的放出光之部 分，於氮化物化合物半導體基板中，電流於充分擴散之範 圍内係越大越好。此意味著電阻越小，可獲得之發光面積 越大，例如若氮化物化合物半導體基板之電阻率為〇〇1 Ω ειη， 則如本發明例F，可為8 mmx8 mm左右。 又，可將發出上述氮化物半導體基板之第2主表面之光 的部分設為1 mmxl mm以上之尺寸。亦可將發出上述氮化 物半導體基板之第2主表面之光的部分設為3 mmx3爪爪以 上之尺寸。進而，亦可將放出上述氮化物半導體基板之第 2主表面之光的部分設為5 mrnx 5 mm以上之尺寸。 如上所述，藉由使發光面大面積化，可減少裝載於照 明裝置之發光元件的數量，可實現控制加工工時、減少 零件點數、控制消耗電力等。另，為謹慎起見追加說 明’ 1 mmx 1 mm以上之尺寸為包含1 mmx 1 mm之尺寸。 亦包含形成於A1N基板之發光元件之情形在内，上述發 光元件亦可以熱阻抗為3〇°C/W以下之方式構造。 發光元件由於溫度上升，發光效率降低，又，於產生溫 度過度上升之情形時，發光元件將受到損傷。因此，於發 光元件中，溫度或熱阻抗為重要之設計要素。先前，熱阻 95308.doc -65- 200522392 抗為大約60°C/W(上述專利文獻1)。然而，如上所述，藉 由以30 C/W以下之方式設定熱阻抗，即使向發光元件充分 投入電力，亦不會產生發光效率顯著降低或發光元件之損 傷。上述熱阻抗之減半化如上所述，只有藉由使用電阻率 小之GnN基板才得以實現。 又，於上述之發光元件中，可將於連續發光狀態下，上 升到最高溫度部分的溫度設為15〇°c以下。 藉由此構造，使上升到最高溫度之部分，即發光層之溫 度為150°C以下，可確保充分高之發光效率。進而，與先 前之發光元件相比，可大幅延長壽命。 上述η型氮化物半導體層之厚度可為3 μιη以下。 此η型氮化物半導體層係於氮化物半導體基板上使磊晶 成長者，若強行要使其增厚，則成膜處理需要彳艮長時間， 原料費用亦會增大。如上所述，ϋ由使—氮化物半導體 層之厚度為3 μιη以下，可大幅降低成本。進而較好的是2 以下。 於上述氮化物半導體基板之第2主表面上，可於未覆蓋 電極之部分施以非鏡面處理。 藉由此構造，於第2主表面，即放出面，產生於發光層 之光由於全反射，關閉於上述基板内，可防止效率下降。 备然於疊層構造之側面亦可施以非鏡面處理。 施有上述非鏡面處理之表面可為使用氰化鉀（κ〇⑴水溶 液、氰化鈉（NaOH)水溶液、氨（ΝΗ3)水溶液或其他鹼性水 溶液進行非鏡面化之表面。 95308.doc -66- 200522392 藉由上述非鏡面化處理，可高效獲得僅使GaN基板之N 面為凹凸之大表面。Ga面側未被蝕刻。 轭有上述非鏡面處理之表面可為使用硫酸（Η2§〇4) 水命液、鹽酸（HCL)水溶液、磷酸（HjOd水溶液、氟酸 (F)水/合液以及其他酸性水溶液之至少一種進行非鏡面化 之表面 〇 又，施有上述非鏡面處理之表面可為使用RIE進行非鏡 面化之表面。藉此，可藉由乾燥步驟獲得優於面積尺寸精 度之非鏡面。進而，藉由使用乾式㈣之RIE以及驗性水 浴液之濕式㈣中之任_者，均可藉由與微影技術組合， 獲得特定之凹凸間隔。 設置於上述p型氮化物半導體層之電極可以反射率〇.5以 上之反射率之材質形成。 藉由此構造，可防止於實裝面側之光吸收，增多向上述 基板之第2主面反射之光量。較好的是此反射率為更高， 可為0.7以上。 可以覆蓋上述氮化物半導體基板之第2主表面的方式配 置螢光體。又’於氮化物半導體基板可含有發出榮光之雜 質及缺陷之至少一者。 藉由上述構造’均可形成白色led。 之發 本發明之發光元件可含有上述所舉之任意2個以上 光元件，此等發光元件可串聯連接。 ，可獲得裝載複數個 之照明零件。例如， 藉由上述之構造，使用高電壓電源 上述高效率之發光元件於引線框架等 95308.doc -67- 200522392 汽車用電池為12 V左右，因此可串聯4段以上本發明之發 光元件使其發光。 又，本發明之另外之發光元件可包含2個以上上述發光 元件，此等發光元件可並聯連接。 藉由上述構造，使用高電流電源，可獲得包含上述高效 發光元件之照明零件。 亦可採用以下之構成：包含本發明之進而另外之發光元 件與使彼等發光元件發光之電源電路，於電源電路中，並 聯連接2個以上發光元件之2個以上之並聯部串聯連接。 藉由此構造，可滿足各個發光元件之發光條件，並使照 明零件之電容與電源電容整合。另，於上述電源電路中， 當照明裝置之電容為可變時，具備串並聯切換部，藉由該 串並聯切換部切換施加於發光元件之佈線。 [產業上之可利用性] 本發明之發光元件，使用導電性高之氮化物半導體基 板’使用p向下安裝之構造，其結果為，（丨）優於放熱性， 無需設置複雜之電極構造，可實現大輸出之發光；（2)優於 導電性，無需設置用以保護發光元件不受過渡電壓或靜電 放電之影響之保護電路，優於大面積發光及靜電耐壓；（3) 無折射率自發光層至基板之由大變小之較大不連續性，因 此於發光層至發光面之間難以產生全反射，故而無起因於 全反射之效率低下或側面部之樹脂劣化；（4)以低電壓發 光因此，無需大電容之電源，尤其適合汽車用之照明裝 置，（5)其構造簡單，因此容易製造且價格低廉，維護性亦 95308.doc -68 - 200522392 優良。因此’可期待其將來廣泛應用於包含汽車之照明裝 置在内的之各種照明產品中。 【圖式簡單說明】 圖1係表示本發明之實施例1之本發明例A之LED的圖。 圖2係表示包含圖iiLED之發光層之疊層構造的圖。 圖3係表示自晶圓取出本發明例a之疊層構造之晶片時之 晶圓狀態的圖。 圖4係表示圖3之電極配置的圖。 圖5係表示比較例b之圖。 圖6係表示包含比較例b之LED之發光層之疊層構造的 圖。 圖7係表示自晶圓取出比較例B之疊層構造之晶片時之晶 圓狀態的圖。 圖8係表示圖7之電極配置的圖。 圖9係表示本發明例a及比較例B之施加電流與光輸出之 關係的圖。 圖1 〇係表示於本發明例A及比較例B之發光層的電流密 度與光輸出之關係的圖。 圖11係表示本發明之實施例2之本發明例C之LED的圖。 圖12係表示本發明之實施例2之本發明例C1之LED的 圖。 圖13係圖12之發明例C1之LED的平面圖。 圖14係表示比較例E之LED的圖。 圖15係圖14所示之比較例E之LED的平面圖。 95308.doc -69- 200522392 圖16係表示本發明之實施例3之本發明例F之LED的圖。 圖1 7係表示自晶圓取出本發明例ρ之疊層構造之晶片時 之電極配置的圖。 圖18係模式性表示模擬計算中led晶片内電流之流動的 圖。 圖19係表示本發明之實施例3中led之發光層上之電流 密度比的圖。 圖20係表示本發明之實施例3中LED(無螢光材）之施加電 流與光輸出之關係的圖。 圖21係表示本發明之實施例3中leD(無螢光材）之發光層 上的電流密度與光輸出之關係的圖。 圖22係表示本發明之實施例3中LED(有螢光材：白色）之 施加電流與光輸出之關係的圖。 圖23係表示本發明之實施例3中LED(有螢光材：白色）之 發光層上的電流密度與光輸出之關係的圖。 圖24係表示本發明之實施例3中lEd之變形例f-3的圖。 圖25係圖24之LED之平面圖。 圖26係表示本發明之實施例4中LED之透過率測定實驗 之概要的圖。 圖27係表示於圖26所示之透過率測定實驗中，光透過基 板之狀況的圖。 圖28係表示基板厚度對於透過率造成之影響的圖。 圖29係表示於本發明之實施例5中，為自晶圓取出本發 明例L之LED，而進行元件分離之蝕刻後之狀態的圖。 95308.doc -70- 200522392 圖30係表示於本發明之實施例5中，為自晶圓取出比車a 例Μ之LED，而進行元件分離之蝕刻，於蝕刻溝之底部形 成η電極時之狀態的圖。 圖3 1係表示於本發明之實施例5中，為自晶圓取出比較 例Ν之LED，而進行元件分離之蝕刻，於蝕刻溝之底部形 成η電極時之狀態的圖。 圖3 2係表示本發明之實施例7之本發明例q之led的圖。 圖33係表示本發明之實施例7之本發明例r之led的圖。 圖34係表示本發明之實施例8之本發明例s及τ之LED的 圖。 圖35係表示本發明之實施例8之本發明例u之LED的圖。 圖36係表示本發明之實施例8之本發明例w之LED的圖。 圖37係表示於本發明之實施例9中，氧濃度對於GaN基 板之電阻率之影響的圖。 圖3 8係表示於本發明之實施例9中，氧濃度對於GaN基 板之光（波長450 nm)之透過率之影響的圖。 圖3 9係表示自變化厚度及氧濃度後之GaN基板製作發光 元件後’該發光元件之光輸出及電流均勻流過之平面尺寸 的圖。 圖40係表示本發明之實施例10中GaN基板中之核心由磊 晶層繼承後之狀態的圖。 圖41係表示由成為孔狀凹部之磊晶層繼承之核心的圖。 圖42係表示於本發明之實施例11中，自2〇 mmx 20 mm之 GaN基板之^面的斷開角度分佈的圖。 95308.doc -71 - 200522392 圖43係表示於本發明之實施例丨丨中，於GaN基板與 AlGaN包層間配置有緩衝層之構造的圖。 圖44係表示於本發明之實施例丨丨中，擴大可獲得光輸出 8mW以上之斷開角度範圍之結果的圖。 圖45係表示本發明之實施例12中之發光元件的圖。 圖46係著眼於本發明之實施例丨3之發光元件之p電極的 剖面圖。 圖47係透視圖46之發光元件之p電極的平面圖。 圖48係表示實施例丨3之本發明例S5中之發光及反射的 圖。 圖49係表示實施例13之比較例丁6中之發光及反射的圖。 圖50係表示作為實施例13之比較例列舉的本發明例a之 發光及反射的圖。 圖51係表示於本發明之實施例14中，板狀結晶反射區域 表現為格子狀之GaN基板之主面的圖。 圖52係表示圖5丨之板狀結晶反射區域之GaN基板的剖面 圖。 圖53係表示本發明之實施例丨4之本發明例％的剖面圖。 圖54係表示包含於本發明之實施例14中，不同於圖51之 並列配置之板狀結晶區域的平面圖。 圖55係圖54之剖面圖。 圖56係表示本發明之實施例丨5之本發明例S7之發光及反 射的剖面圖。 圖57係表示本發明之實施例15中之作為其他實施例之本 95308.doc -72- 200522392 發明例S8中之發光及反射的剖面圖。 圖58係表示比較例T7之發光及反射的剖面圖 圖59係表示先前之LED的圖。 【主要元件符號說明】 1 GaN基板 1 a 發光面（第2主表面） 2 η型GaN層 3 η型 AlxGaNxN層 4 MQW(發光層） 5 P型 AUGakN層 6 P型GaN層 11 η電極 12 Ρ電極 12a 離散配置之Ni/Au之ρ電極 13 導線 14 導電性接著劑 15 環氧系樹脂 21a 引線框架之安裝部 21b 引線框架之引線部 25 元件分離溝 25a 元件分離溝之底部 26 螢光材 35 高反射膜 50 晶片邊界 95308.doc -73- 200522392 LI P電極邊長度 L2 切割道間隔（晶片邊長度） L3 元件分離溝寬度 L4 蝕刻溝邊長度 D η電極直徑 r 發光層上距離中央之距離 t η型GaN層之厚度 31 η型AlGaN緩衝層 32 p型InGaN層 33 Ag電極層 46 榮光板 46a 螢光板之凹凸面 51 板狀結晶反轉區域 52 溝 61 核心（孔狀凹部） R1 斷開角0.05°區域 R2 斷開角1.44°區域 95308.doc -74-

Claims (1)

  1. 200522392 十、申請專利範圍： 1· 一種發光裝置，其係具備氮化物半導體基板；於上述氮 化物半導體基板之第1主表面側的η型氮化物半導體層，· Ρ型氮化物半導體層，其自上述氮化物半導體基板觀 察，位於距離上述η型氮化物半導體層較遠處；及發光 層’其位於上述η型氮化物半導體層與ρ型氮化物半導體 層之間者；且 上述氮化物半導體基板之電阻率為〇·5 β .cm以下； 向下安裝上述ρ型氮化物半導體層側，自與上述氮化 物半導體基板之上述第丨主表面相反側之主表面的第2主 表面發出光。 2.如請求項1之發光裝置，其中具備第lp電極，其與上述ρ 型氮化物半導體層相接，遍及該Ρ型氮化物半導體層之 表面離散性配置；及第2ρ電極，其充填該第丨口電極之間 隙，覆蓋上述ρ型氮化物半導體層與上述第lp電極，並 含有Ag、Α1以及Rh申任一者。 3·如請求項2之發光裝置，其中上述第lp電極之上述p型氮 化物半導體層表面之覆蓋率在1〇〜4〇%之範圍。 4.如請求項1之發光裝置，其中上述發光裝置之靜電耐壓 有3000 V以上。 5·如請求項1之發光裝置，其中並未特別具備用以保護上 述發光裝置以防止施加於上述氮化物半導體基板與上述 向下安裝之ρ型AlxGa^xN層側之間的過渡電壓或靜電放 電的保護電路。 95308.doc 200522392 6·如睛求項5之發光裝置，其中不具備用以應付上述過渡 電壓或靜電放電之包含曾納二極體之電力分路電路。 7·如清求項1之發光裝置，其中上述發光裝置藉由施加4 V 以下之電壓發光。 8.如凊求項丨之發光裝置，其中上述氮化物半導體基板之 厚度有50 μηι以上。 9·如睛求項1之發光裝置，其中於上述氮化物半導體基板 之第2主表面上以開口率5〇%以上設有電極。 月长員1之务光裝置，其中設置於上述氮化物半導體 基板之電極與該氮化物帛導體基板之接冑面積為〇 〇55 mm2以上。 11. 如凊求項1〇之發光裝置，其中電性連接上述電極與引線 框未之接合線之截面積為0.002 mm2以上。 12. 如請求項U之發光裝置，其中電性連接上述電極與引線 框架之接合線之截面積為0.07 mm2以上。 13·如請求们〇之發光裝置，其中上述電極分開位於上述氮 化物半導體基板之2個以上之角落，上述電極與上述氮 化物半導體基板之接觸面積合計為〇〇55 mm2以上，且電 性連接引線《與位於上述角落之電極的接合線之截面 積合計為0.002 mm2以上。 14.如請求項13之發光裝置，其_電性連接位於上述角落之 電極與引線框架之接合線之截面積合計為_咖 上0 15 ·如請求項1之發光裝置 其中發出上述氮化物半導體基 95308.doc 200522392 板之弟2主表面之本夕 之邵为的面積為0.25 mm2以上。 16 ·如凊求項1之發光梦 ^ 冗我置，其中發出上述氮化物半導體基 板之苐2主表面之光的 υ〜4分為1 mmx 1 mm以上之尺寸。 17. 如ό青求項16之發亦获罢 ^ 1尤裝置，其中發出上述氮化物半導體基 第主表面之光的部分為3 mmx3 mm以上之尺寸。 18. 如請求項16之發光裝置，其中發出上述氮化物半導體基 板之第2主表面之光的部分為5 mmX5 mm以上之尺寸。 19. 如請求項！之發光裝置，其中以熱電阻為3〇。_以下之 方式構成。 20. 如請求項丨之發光裝置，其中於連續發光狀態下，溫度 最上升之部分的溫度為150°C以下。 21·如明求項1之發光裝置，其中上述^型氮化物半導體層之 厚度為3 μηι以下。 22. 如請求項丨之發光裝置，其中於上述氮化物半導體基板 之第2主表面，於上述電極未覆蓋之部分施有非鏡面處 理。 23. 如請求項22之發光裝置，其中施有上述非鏡面處理之表 面為使用氫氧化鉀（ΚΟΗ)水溶液、氫氧化鈉（Na〇H)水溶 液、氨（NH3)水溶液或其他鹼性水溶液進行非鏡面化之 表面。 24·如請求項22之發光裝置，其中施有上述非鏡面處理之表 面為使用硫酸（H2S〇4)水溶液、鹽酸（HCL)水溶液、填酸 (HzPO4)水溶液、氫氟酸（HF)水溶液以及其他酸水溶液之 至少一種進行非鏡面化之表面。 95308.doc 200522392 25·如請求項22之發光裝置，其中施有上述非鏡面處理之表 面為使用反應性離子>1虫刻（Reactive Ion Etching ·· RIE)進 行非鏡面化之表面。 26. 如請求項1之發光裝置，其中設置於上述p型氮化物半導 體層之電極以反射率0.5以上之反射率之材質形成。 27. 如請求項1之發光裝置，其中以覆蓋上述氮化物半導體 基板之第2主表面之方式配置有螢光體。 28·如請求項1之發光裝置，其中以離開上述氮化物半導體 基板，對向於上述氮化物半導體基板之第2主表面之方 式配置有勞光板。 29·如請求項28之發光裝置，其中面向上述螢光板之上述氮 化物半導體基板之第2主表面的表面施有凹凸化處理。 30·如請求項1之發光裝置，其中上述氮化物半導體基板包 含發出螢光之雜質及缺陷之至少一方。 3 1 · —種發光裝置，其係包含2個以上上述請求項1之發光裝 置’且串聯連接或並聯連接該等發光裝置。 32· —種發光裝置，其係包含上述請求項1之發光裝置以及 用以使該等發光裝置發光之電源電路，於上述電源電路 中’串聯連接上述發光裝置2個以上並聯連接之2個以上 並聯部。 3 3 · —種發光裝置，其係具備氮化物半導體基板之GaN基 板，於上述GaN基板之第1主表面側的η型氮化物半導體 層之 η型 AlxGai_xN層（0US1) ; ρ型八^心^層（ouu)， 其自上述GaN基板觀察，位於距離上述η型AlxGa^N層 95308.doc 200522392 較遠處；及發光層，其位於上述η型AlxGaNxN層與p型 AlxGai_xN層之間者；且 上述GaN基板之差排密度為l〇8/cm2以下； 向下安裝上述p型AlxGaNxN層側，自與上述GaN基板 之上述第1主表面相反側之主表面的第2主表面發出光。 3 4 ·如請求項3 3之發光裝置，其中上述GaN基板藉由氧摻雜n 型化’氧濃度在氧原子1Ε17個/cm3〜2Ε19個/cm3之範圍， 上述GaN基板之厚度為1〇〇 jttm〜600 jLtm。 35·如請求項33之發光裝置，其中上述氧濃度在氧原子5E18 個/cm3〜2E19個/cm3之範圍，上述GaN基板之厚度在2〇〇 μπι〜400 μιη之範圍，發出上述第33之主表面之光的矩形 狀面之兩方的邊在10 mm以下之範圍。 36.如睛求項33之發光裝置’其中上述氧濃度在氧原子3E18 個/cm3〜5E18個/cm3之範圍，上述GaN基板之厚度在4〇〇 μπι〜600 μιη之範圍，發出上述第2主表面之光的矩形狀面 之兩方的邊在3 mm以下之範圍。 37·如請求項33之發光裝置，其中上述氧濃度在氧原子5Ei8 個/cm〜5E19個/cm3之範圍，上述GaN基板之厚度在1〇〇 Mm〜200 μτη之範圍，發出上述第2主表面之光的矩形狀面 之兩方的邊在3 mm以下之範圍。 38·如請求項33之發光裝置，其中為提高上述GaN基板之大 部分區域之結晶性，使其形成時不可避免產生之差排離 散性集中化為帶狀，沿基板厚度方向分佈之差排束於上 述GaN基板之第i主表面以平均4別個/cm2以下之密度分 95308.doc 200522392 佈。 3 9.如請求項38之發光裝置，其中上述差排束於上述第1主 表面以平均4E2個/cm2以下之密度分佈，發出上述第2主 表面之光的矩形狀面之兩方之邊在200 μηι〜400 μιη之範 圍。 40. 如請求項33之發光裝置，其中於上述GaN基板與上述η型 AUGakN層（OSxSl)之間，η型AlGaN緩衝層與上述GaN 基板相接，又，η型GaN緩衝層與該η型AlGaN緩衝層相 接，上述η型AUGaHN層（0<χ<1)與該η型GaN緩衝層相 接。 41. 如請求項40之發光裝置，其中上述GaN基板具有偏角為 0.10°以下之區域與1.0°以上之區域。 42. 如請求項40之發光裝置，其中於上述GaN基板上分佈有 差排束，上述差排束未傳播於與上述GaN緩衝層相接之η 型 AlxGauxN層（OSxSl)中。 43. 如請求項33之發光裝置，其中具備p型GaN緩衝層，其與 上述p型AUGakN層（OSxSl)相接且位於向下側；及p型 InGaN連接層，其與該p型GaN緩衝層相接。 44. 如請求項43之發光裝置，其中上述p型InGaN連接層之 Mg濃度在Mg原子1E18〜1E21個/cm3之範圍。 45. 如請求項43之發光裝置，其中具有p電極層，其與上述p 型InGaN連接層相接，並包含Ag、A1以及Rh層之任一 者。 46. 如請求項33之發光裝置，其中上述GaN基板具有沿著其 95308.doc 200522392 厚度方向與該GaN基板面内之一方向連續平面狀延伸之 板狀結晶反轉區域，該GaN基板内之板狀結晶反轉區域 與傳播至形成於上述GaN基板上之上述η型及p型氮化物 半導體層的板狀結晶反轉區域，自上述ρ型氮化物半導 體層側經過上述η型氮化物半導體層直至上述GaN基板内 之位置被除去，與其除去後所剩之ρ型氮化物半導體層 相接，於各P型氮化物半導體層設有P電極。 47. 如請求項46之發光裝置，其中上述板狀結晶反轉區域係 使用KOH水溶液除去至上述GaN基板内之位置。 48. —種發光裝置，其係包含氮化物半導體基板之導電性 A1N基板；於上述A1N基板之第1主表面側之η型氮化物半 導體層之 η 型 AlxGai_xN 層（0<χ<1) ; ρ 型 AlxGai_xN 層 (OSxSl)，其自上述A1N基板觀察，位於距離上述η型 AlxGa^N層較遠處；及發光層，其位於上述η型AlxGaNxN 層與ρ型AlxGai_xN層之間者；且 上述A1N基板之熱傳導率為100 W/(m· K)以上； 向下安裝上述ρ型AlxGaNxN層側，自與上述A1N基板之 上述第1主表面相反側之主表面之第2主表面發出光。 95308.doc
TW093124068A 2003-08-26 2004-08-11 Light-emitting device TW200522392A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003301706 2003-08-26
JP2003429818 2003-12-25

Publications (2)

Publication Number Publication Date
TW200522392A true TW200522392A (en) 2005-07-01
TWI348226B TWI348226B (zh) 2011-09-01

Family

ID=34220742

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093124068A TW200522392A (en) 2003-08-26 2004-08-11 Light-emitting device

Country Status (9)

Country Link
US (2) US7202509B2 (zh)
EP (1) EP1571716A4 (zh)
JP (2) JP3841092B2 (zh)
KR (1) KR100919657B1 (zh)
CN (1) CN100414724C (zh)
CA (1) CA2509785A1 (zh)
SG (1) SG145722A1 (zh)
TW (1) TW200522392A (zh)
WO (1) WO2005020337A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475314B (zh) * 2007-02-23 2015-03-01 Nuflare Technology Inc 半導體裝置之製造方法及對曝光用遮罩形成圖案之方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
JP2005191530A (ja) 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP5038147B2 (ja) * 2004-11-18 2012-10-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 発光体、及び前記発光体を製造する方法
JP4384019B2 (ja) * 2004-12-08 2009-12-16 住友電気工業株式会社 ヘッドランプ
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP4244953B2 (ja) * 2005-04-26 2009-03-25 住友電気工業株式会社 発光装置およびその製造方法
JP2006324324A (ja) * 2005-05-17 2006-11-30 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
JP4297084B2 (ja) * 2005-06-13 2009-07-15 住友電気工業株式会社 発光装置の製造方法および発光装置
US20060289891A1 (en) * 2005-06-28 2006-12-28 Hutchins Edward L Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures
WO2007004572A1 (ja) * 2005-06-30 2007-01-11 Matsushita Electric Works, Ltd. 発光装置
JP2007019099A (ja) * 2005-07-05 2007-01-25 Sumitomo Electric Ind Ltd 発光装置およびその製造方法
JP2007088420A (ja) * 2005-08-25 2007-04-05 Sharp Corp 半導体発光素子の製造方法
JP2007088389A (ja) * 2005-09-26 2007-04-05 Yamaguchi Univ 半導体発光素子の内部量子効率を測定する装置及びその方法
US7928462B2 (en) 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
JP2007266574A (ja) * 2006-02-28 2007-10-11 Sanyo Electric Co Ltd 半導体レーザ素子及び半導体レーザ素子の製造方法
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
JP4894411B2 (ja) * 2006-08-23 2012-03-14 日立電線株式会社 半導体発光素子
JP2008140893A (ja) * 2006-11-30 2008-06-19 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
TWI331816B (en) * 2007-04-03 2010-10-11 Advanced Optoelectronic Tech Semiconductor light-emitting device
US8104945B2 (en) * 2007-12-27 2012-01-31 Samsung Led Co., Ltd. Backlight unit implementing local dimming for liquid crystal display device
JP4692602B2 (ja) 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP5211996B2 (ja) * 2008-09-30 2013-06-12 豊田合成株式会社 発光装置
US20110024775A1 (en) * 2009-07-31 2011-02-03 Goldeneye, Inc. Methods for and devices made using multiple stage growths
US8507935B2 (en) 2009-08-06 2013-08-13 Panasonic Corporation Light emitting element and light emitting device
KR101081166B1 (ko) * 2009-09-23 2011-11-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP5381581B2 (ja) * 2009-09-30 2014-01-08 住友電気工業株式会社 窒化ガリウム基板
KR101034054B1 (ko) * 2009-10-22 2011-05-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
TWI412161B (zh) * 2009-11-06 2013-10-11 Semileds Optoelectronics Co 發光二極體裝置
KR101103892B1 (ko) * 2009-12-08 2012-01-12 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
CN103098551A (zh) * 2010-09-01 2013-05-08 昭和电工株式会社 电致发光元件、显示装置以及照明装置
JPWO2012147390A1 (ja) * 2011-04-28 2014-07-28 昭和電工株式会社 有機発光素子、有機発光素子の製造方法、表示装置および照明装置
KR20140001249A (ko) * 2011-05-19 2014-01-06 쇼와 덴코 가부시키가이샤 유기발광 소자, 유기발광 소자의 제조 방법, 표시 장치 및 조명 장치
WO2013021606A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法
WO2013090310A1 (en) 2011-12-12 2013-06-20 Sensor Electronic Technology, Inc. Ultraviolet reflective contact
US9818912B2 (en) 2011-12-12 2017-11-14 Sensor Electronic Technology, Inc. Ultraviolet reflective contact
WO2013124924A1 (ja) * 2012-02-23 2013-08-29 パナソニック株式会社 窒化物半導体発光チップ、窒化物半導体発光装置及び窒化物半導体チップの製造方法
WO2013128601A1 (ja) * 2012-02-29 2013-09-06 昭和電工株式会社 エレクトロルミネッセント素子、エレクトロルミネッセント素子の製造方法、表示装置および照明装置
EP2831930B1 (en) * 2012-03-30 2018-09-19 Lumileds Holding B.V. Sealed semiconductor light emitting device and method of forming thereof
CN103511995B (zh) * 2012-06-29 2016-04-20 展晶科技(深圳)有限公司 发光二极管灯条
KR102076235B1 (ko) * 2012-08-29 2020-02-12 엘지이노텍 주식회사 백라이트 유닛
KR102335452B1 (ko) * 2015-06-16 2021-12-07 서울바이오시스 주식회사 발광 소자
KR102487989B1 (ko) * 2015-09-30 2023-01-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
EP3425684B1 (en) * 2016-03-01 2023-11-22 Stanley Electric Co., Ltd. Vertical-type ultraviolet light-emitting diode
US11695093B2 (en) 2018-11-21 2023-07-04 Analog Devices, Inc. Superlattice photodetector/light emitting diode
JP2021012900A (ja) * 2019-07-03 2021-02-04 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物系半導体レーザ素子

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455390A (en) 1977-10-12 1979-05-02 Nec Corp Light emitting element
US5198690A (en) * 1990-11-26 1993-03-30 Sharp Kabushiki Kaisha Electroluminescent device of II-IV compound semiconductor
JPH05251739A (ja) * 1992-03-06 1993-09-28 Toshiba Corp 半導体発光デバイス
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
TW290743B (zh) 1995-03-27 1996-11-11 Sumitomo Electric Industries
JPH08279627A (ja) 1995-04-07 1996-10-22 Showa Denko Kk 発光素子
US6783867B2 (en) 1996-02-05 2004-08-31 Sumitomo Electric Industries, Ltd. Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP3644191B2 (ja) 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
JP3087829B2 (ja) 1996-10-14 2000-09-11 日亜化学工業株式会社 窒化物半導体素子の製造方法
JP3772801B2 (ja) 1996-11-05 2006-05-10 日亜化学工業株式会社 発光ダイオード
JP3409666B2 (ja) 1996-12-02 2003-05-26 日亜化学工業株式会社 面状発光装置及びそれを用いたディスプレイ装置
JP3787220B2 (ja) 1997-07-30 2006-06-21 ローム株式会社 チップ型発光素子
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
JPH1097200A (ja) 1997-05-20 1998-04-14 Nichia Chem Ind Ltd 光 源
JP2868085B2 (ja) 1997-05-20 1999-03-10 日亜化学工業株式会社 面状光源
JP3898798B2 (ja) 1997-05-27 2007-03-28 シャープ株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP3457516B2 (ja) 1997-08-27 2003-10-20 株式会社東芝 窒化ガリウム系化合物半導体素子
JP3618989B2 (ja) 1997-12-24 2005-02-09 株式会社東芝 半導体レーザ装置
US6841800B2 (en) * 1997-12-26 2005-01-11 Matsushita Electric Industrial Co., Ltd. Light-emitting device comprising a gallium-nitride-group compound-semiconductor
JPH11220176A (ja) 1998-02-03 1999-08-10 Matsushita Electron Corp 半導体発光装置
JP4169821B2 (ja) 1998-02-18 2008-10-22 シャープ株式会社 発光ダイオード
JP3707279B2 (ja) * 1998-03-02 2005-10-19 松下電器産業株式会社 半導体発光装置
TW428331B (en) 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JP3788104B2 (ja) 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
TW406442B (en) * 1998-07-09 2000-09-21 Sumitomo Electric Industries White colored LED and intermediate colored LED
JP3966623B2 (ja) 1998-07-14 2007-08-29 富士フイルム株式会社 Ｎ−アルキル−α−ジアルキルアミノアセトヒドロキサム酸化合物の製造方法
TW413956B (en) * 1998-07-28 2000-12-01 Sumitomo Electric Industries Fluorescent substrate LED
JP3397141B2 (ja) 1998-07-28 2003-04-14 住友電気工業株式会社 白色ｌｅｄ
JP2000077713A (ja) 1998-08-27 2000-03-14 Sanyo Electric Co Ltd 半導体発光素子
JP2000223751A (ja) 1998-11-25 2000-08-11 Nichia Chem Ind Ltd Ｌｅｄランプ及びそれを用いた表示装置
JP3668031B2 (ja) 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4296644B2 (ja) 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
JP4136272B2 (ja) * 1999-08-30 2008-08-20 株式会社リコー 半導体発光素子
US6614821B1 (en) * 1999-08-04 2003-09-02 Ricoh Company, Ltd. Laser diode and semiconductor light-emitting device producing visible-wavelength radiation
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2001326425A (ja) 2000-05-12 2001-11-22 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子
JP2002016311A (ja) 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
JP3834188B2 (ja) 2000-07-10 2006-10-18 日亜化学工業株式会社 半導体発光装置
KR100479796B1 (ko) 2000-09-11 2005-03-31 동경 엘렉트론 주식회사 반도체 소자 및 이의 제조 방법
JP4430264B2 (ja) 2001-03-19 2010-03-10 日亜化学工業株式会社 表面実装型発光装置
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
JP2002319705A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄ装置
CN1259734C (zh) * 2001-06-13 2006-06-14 松下电器产业株式会社 氮化物半导体、其制造方法以及氮化物半导体元件
JP4122739B2 (ja) 2001-07-26 2008-07-23 松下電工株式会社 発光素子及びその製造方法
CN1215574C (zh) 2001-08-08 2005-08-17 洲磊科技股份有限公司 具有分散电流与提高发光面积利用率的发光二极管
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2003086843A (ja) 2001-09-14 2003-03-20 Sharp Corp 半導体発光素子及び半導体発光装置
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US6744072B2 (en) 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
JP3920613B2 (ja) 2001-10-02 2007-05-30 三洋電機株式会社 光半導体装置
JP4920152B2 (ja) 2001-10-12 2012-04-18 住友電気工業株式会社 構造基板の製造方法および半導体素子の製造方法
CA2464083C (en) * 2001-10-26 2011-08-02 Ammono Sp. Z O.O. Substrate for epitaxy
JP4097601B2 (ja) * 2001-10-26 2008-06-11 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 窒化物半導体レーザ素子、及びその製造方法
JP2003218401A (ja) 2002-01-18 2003-07-31 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
US6984460B2 (en) * 2002-03-26 2006-01-10 Tdk Corporation Phosphor thin film, manufacturing method of the same, and electroluminescence panel
JP2003326425A (ja) 2002-05-10 2003-11-18 Toyota Motor Corp ナットランナ
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
US7009215B2 (en) 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2006179511A (ja) 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI475314B (zh) * 2007-02-23 2015-03-01 Nuflare Technology Inc 半導體裝置之製造方法及對曝光用遮罩形成圖案之方法

Also Published As

Publication number Publication date
KR100919657B1 (ko) 2009-09-30
JP2005210053A (ja) 2005-08-04
JP3841092B2 (ja) 2006-11-01
CN1774821A (zh) 2006-05-17
CA2509785A1 (en) 2005-03-03
EP1571716A4 (en) 2012-07-25
US7687822B2 (en) 2010-03-30
TWI348226B (zh) 2011-09-01
SG145722A1 (en) 2008-09-29
JP2005223362A (ja) 2005-08-18
CN100414724C (zh) 2008-08-27
WO2005020337A8 (ja) 2005-05-12
WO2005020337A1 (ja) 2005-03-03
US20080210959A1 (en) 2008-09-04
EP1571716A1 (en) 2005-09-07
US7202509B2 (en) 2007-04-10
KR20060059955A (ko) 2006-06-02
US20050062060A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
TW200522392A (en) Light-emitting device
TWI354380B (en) Light emitting device
TWI351773B (en) Light emitting device
KR101384056B1 (ko) 반도체 발광 소자
US8426887B2 (en) Light emitting device and light emitting device package
JP4367348B2 (ja) ウエハおよび発光装置の製造方法
KR101163783B1 (ko) 헤드 램프
WO2011010436A1 (ja) 発光ダイオード
JP6760921B2 (ja) 発光ダイオード
JP2012195321A (ja) 半導体発光素子
EP2362438A2 (en) Light emitting device and method of manufacturing the same
KR20080047838A (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
US20110095306A1 (en) Light emitting device, light emitting device package and lighting system
JP2005260276A (ja) 発光装置
KR102256590B1 (ko) 발광 다이오드
US20170069791A1 (en) Light-emitting device and method of manufacturing thereof
JP2008227540A (ja) 発光装置
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101700792B1 (ko) 발광 소자
US11888091B2 (en) Semiconductor light emitting device and light emitting device package
EP3220429A1 (en) High-performance led fabrication
KR20160089068A (ko) 리드 프레임

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees