TW200416806A - Silicon semiconductor substrate and its manufacturing method - Google Patents

Silicon semiconductor substrate and its manufacturing method Download PDF

Info

Publication number
TW200416806A
TW200416806A TW093102420A TW93102420A TW200416806A TW 200416806 A TW200416806 A TW 200416806A TW 093102420 A TW093102420 A TW 093102420A TW 93102420 A TW93102420 A TW 93102420A TW 200416806 A TW200416806 A TW 200416806A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
silicon semiconductor
plane
silicon
mirror
Prior art date
Application number
TW093102420A
Other languages
English (en)
Other versions
TWI326103B (zh
Inventor
Hideki Yamanaka
Kiyoshi Demizu
Tadahiro Ohmi
Akinobu Teramoto
Shigetoshi Sugawa
Original Assignee
Shinetsu Handotai Kk
Tadahiro Ohmi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32844274&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW200416806(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Shinetsu Handotai Kk, Tadahiro Ohmi filed Critical Shinetsu Handotai Kk
Publication of TW200416806A publication Critical patent/TW200416806A/zh
Application granted granted Critical
Publication of TWI326103B publication Critical patent/TWI326103B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

200416806 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於一種被使用在半導體積體電路元件之 製造的單晶矽半導體基板及其製造方法。 【先前技術】 針對於利用單結晶矽晶圓所製造出來的.Μ I S · F E 丁（ Metal-Insulator- Semiconductor Field Effect Transistor ) 的閘絕緣膜要求具備低漏電流特性、低界面位準密度、對 於離子注入的高耐性等的高性能電氣特性與高信賴性。而 能滿足該些要求之閘絕緣膜形成技術的主流則是一利用熱 氧化法之二氧化矽膜（也包括只稱爲氧化膜的情形）之形 成技術，亦即，所謂的 MOS.FET ( Metal-Oxide-Semiconductor Field Effect Transistor ) ，而可以藉由該 熱氧化法而得到良好的氧化膜矽界面特性、氧化膜耐壓特 性、漏電流特性者則是將以{1 00}作爲主面之矽晶圓作爲 基板的情形。而以其他以外之U 1 0}或U 11}方位作爲主面 的矽晶圓之所以不用作積體電路元件之基板的主要的理由 則是因爲在{1 1 0}面以及{11 1 }面所形成之氧化膜的界面位 準密度高使然。當界面位準密度愈高時’則氧化膜的耐壓 特性以及漏電流特性等的電氣特性會愈惡化。 因此，已形成有M0S.FET的矽晶圓基板到目前爲止 {100}方位的晶圓使用從U00)傾斜4。左右的晶圓。 但是對於0 0}面的半導體元件而言’相較於 n型 -5- (2) (2)200416806 F E T，p型F E T的電流驅動能力，亦即，載體（c a r r i e r ) 移動度約爲〇 · 3倍而會有問題。近年來乃開發出對於矽晶 圓之表面的面方位不具有關連性之形成品質良好之絕緣膜 的方法，亦即，自由基氧化法、或自由基氮化法（ 2 0 0 0 S y η ρ 〇 s i υ m ο n VLSI Technology, Honolulu, Hawaii, June 1 3 - 1 5, 2 000 "Advanced of Radical Oxidation for
Improving Reliability 〇f Ultra-Thin Gate OxideM)。若使 用該方法，即使是針對{1 〇〇}以外的面也能夠形成品質良 好的絕緣膜。 因此，使用 MOSFET之通道（channel )方向的載體 移動度有可能變高的U 1 〇}面作爲主面的矽半導體基板可 以提高半導體積體電路元件的實現性。本發明人等則製作 出以{ 1 1 0 }面作爲主面的半導體元件而進其特性的評估可 得到各種的知識。 ρ型F E T的電流驅動能力相較於{ 1 〇 〇 }雖然是上昇約 2.5倍，但η型FET的電流驅動能力大約會降低到〇·6倍 而成爲與期待相反的結果。若是將該η型FET的電子移 動度設成與面的電子移動度相等，或更高’則可以 使得利用{ 1 1 〇}面的半導體積體電路元件實用化而廣泛地 來使用。 載體移動度則受到雜質亂射、聲子（P h 0 η 011 )亂射（ 子振動亂射），表面粗度亂射的影響。當受到該些散亂的 影響大時，則載體移動度會降低。{1 〇 〇}面的電子移動度 則受到矽表面的粗度很大的影響’很淸楚的粗度愈差則電 (3) (3)200416806 子移動度愈降低。（τ· 0hmi et a】.：IEEE Trans. Electron Devices ^ Vol. 137? p 5 3 7,1 9 92 )。之後則提出以下 2 種 的方法作爲用來減低表面粗度的方法。亦即，（])針對 處於含有氧自由基之環境下的半導體基板表面形成氧化（ M. Nagamine et al.; IEDM Tech. Dig. ρ·5935 1998)以及 RCA 洗淨（W· Kern et al. : RCA Review，vol. 31，p. 18 7, 1 9 7 0 )以外之基板表面的洗淨方法。 (1 )在自由基氧化中，由於作爲氧化種的氧自由基 附著在矽表面之突出部的機率高，且加上〇 +或〇2 +的氧離 子會被帶負電的突起部所拉去的相乘效果，可以認爲藉著 使突起部優先地被氧化可以減低表面粗度。在以往的乾燥 氧氣之環境下的氧化雖然會造成20%左右的表面粗度的惡 化，但是在自由基氧化中可以減低40%左右之表面粗度。 又，（2 )的洗淨方法已經公開在特開平1卜〇 5 7 6 3 6 號公報。由於以往所廣泛使用之RCA洗淨之以鹼性液所 實施的洗淨過程會讓表面的粗度（roughness )惡化，因 此公開於特開平1 〇 5 7 6 3 6號公報中的洗淨是一未含有鹼 性液的洗淨過程，且具有與RCA洗淨同等以上之除去粒 子、除了有機物污染、除去金屬雜質的能力。該新的洗淨 過程由於是由5個的過程所構成，因此在本說明書中以下 則簡稱爲5過程洗淨。 在RCA洗淨之含有鹼性液的洗淨過程中會讓表面粗 度惡化的理由在於S i - S i結合的弱的部分會因爲氫氧離子 (Ο Η離子）而優先地被蝕刻。 (4) (4)200416806 在用來減低表面粗度的上述2個方法中’ （1 )的自 由基氧化法是一減低表面粗度的方法，而（2 )的5過程 洗淨與其該是一減低表面粗度的方法，不如說是一藉由 RCA洗淨來抑制變粗的量的方法。實際上以往藉由RCA 洗淨會惡化50%左右的情形藉由5過程洗淨可以使其停留 在〇%到10%的惡化程度。 由於自由基氧化法可減低表面粗度，因此在形成閘氧 化膜之前藉由反覆實施自由基氧化可以減低表面粗度，但 是如此的反覆實施會產生問題。自由基氧化是在3 00 °C 〜5〇〇 °C左右的低溫下進行，在此溫度下形成氧施至（ donor)而導致基板內部的電阻率發生變化。當在5 0 0 °C 以上進行氧化時，則在基板表層會形成氧析出核且會成長 ’因此成爲一造成破壞漏電流及閘氧化膜之絕緣的原因。 減低矽半導體基板的表面粗度則是依據原子等級（ level )使表面平坦化。具有某特定之結晶面而經過鏡面硏 磨且洗淨的矽晶圓的表面，若是依據原子等級來看時則存 在有無數的凹凸，而此就是被稱爲微粗度（ mii*C〇r〇Ughness )之表面粗度的主要原因。而此是藉由與 切出面不同的微小平面（microfacet)會因爲在硏磨或洗 淨中的藥液與矽表面的化學反應而多數出現在表面所形成 〇 在{ Π 1 }面所切出的矽晶圓，由於{丨n )面本身爲小平 面（facet )，因此容易依據原子等級而形成平坦的面。 Y . J . Ch aba】則發表藉著以氟化銨水溶液來洗淨而以氫原 -8- (5) (5)200416806 子終結（terminate )表面矽原子的懸吊鍵（沒有共有結合 之對象的結合鍵而讓其安定化而可依據原子等級使其平坦 化（Y.J· Chabal et al.，J. Vac. Sci. & Technol，vol. A75 pp.2]04 ,1989)° 又，很淸楚的讓{ 1 1 ] }面朝〔1 1 2〕或〔1 1 2〕方向只 些微傾斜數度，藉著以氟化銨水溶液加以洗淨而根據原子 等級形成階梯（step )與台面（terrance )，而能夠依據 原子等級使其平坦化（H . S a k a u e e t a 1'.，A p p 1 . P h .y s . L e 11. vol· 78，ρ·3 0 95 2 0 0 1 )。但是對於最廣泛被使用的{100} 面的基板’則沒有只藉著洗淨即能夠針對經過鏡面硏磨的 基板實現原子等級的平坦化的報告。 對於在些微傾斜的{100}面作磊晶成長的磊晶的半導 體基板’則有藉由形成階梯與台面來減低表面粗度的報告 (K. Izunome e t a 1. : J p η . J. A p p 1. Phys. v ο 1.3 1， pp. LI 2 7 7，1 9 92 )。又也在氫氣環境下藉由進行高溫熱處 理而在矽半導體基板形成階梯與台面而減低表面粗度的報 告（0· Vatel e t a 1. ·* J p η . J . A p p 1. Phys. v o 1. 3 2 ? PP .LI 4 8 9，1 99 3 )。但是，針對本發明人等所注目之{ 1 10} 面卻沒有原子等級的平坦化的報告。 對於在超高真空下藉由加熱處理使{ 1 0 0 }面平坦化的 情形則有許多的報告。但是對於2 0 Onm以上之大直徑矽 基板，由於其熱處理爐大型化而導致生產性降低，因此很 難導入到矽基板製程。 從製造’供給矽半導體基板的觀點來看，藉由上述自 -9- (6) 200416806
由基氧化來改善表面粗度會導致過程增加而使得生產性降 低。在現狀的矽基板製程中，在經過鏡面硏磨後一般會有 貝施R C A洗淨的過程。以下將經過硏磨·洗淨處理的石夕 半導體基板稱爲鏡面硏磨矽半導體基板。而包含磊晶矽半 導體基板等在內總稱爲矽半導體基板。當以均方根粗度（ τ ο o b m e a η - s q u a r e ]· 〇 u g h n e s S ♦· R m s )來表示鏡面硏磨矽半 導體基板的表面粗度時則爲〇 . 1 2 n m左右。製造半導體積 體電路元件的設備製造商而言，則在放入矽半導體基板後 實施RC A洗淨。如上所述，當實施RC a洗淨時，一般而 言表面粗度會惡化。
因此，在設備製造商處之經R C A洗淨的矽半導體基 板的一般的Rm s爲0. 1 8 nm左右。爲了要在該基板形成閘 氧化膜，當在以往的乾燥氧氣環境下要形成5nm左右的 氧化膜時，位於其界面的Rm s會惡化到〇 . 2 2 ηι1Ώ。另一方 面’在經上述的自由基犧牲氧化後藉由自由基氧化而形成 5nm左右的氧化膜時的Rms成爲0.08ηηι左右，而能夠大 幅地減低表面粗度。連將該自由基犧牲氧化的過程導入矽 半導體基板製造商雖然是一種減低表面粗度的方法，.但如 上所述會導致過程增加而使得生產性降低。因此就製造使 用在半導體積體電路元件製造上的矽半導體基板的立場而 言’則不需要實施自由基氧化等的犧牲氧化或特別的洗淨 ，而必須製造出減低表面粗度的矽半導體基板。 【發明內容】 -10- (7) (7)200416806 發明的揭露 本發明之目的在於提供一種用以製造{11 〇丨面的載體 移動度，特別是作爲η型F E T之載體的電子的移動度顯 示出更高的値的半導體積體電路元件用矽半導體基板的方 法’不使用如上述的5過程洗淨般之特別的洗淨而是使用 以往的RCA洗淨，或不進行自由基氧化而依據原子等級 (1 e ν e 1 )使得表面平坦化而減低表面粗度的矽半導體基板 及其製造方法。 ’ 爲了要達到上述的目的，本發明之矽半導體基板的第 1形態的特徵則是一以{1 1 〇 }面或讓{ 1 1 0 }面傾斜的面作爲 主面的矽半導體基板，在其表面具有平均地沿著< 1 1 0 >方 向之原子等級的階梯。讓上述{ 1 1 0}面傾斜的面最好是一 該{1 10}面朝<1〇〇>方向傾斜的面。 將以{ 1 1 0 }面或讓{ 1 1 〇}面傾斜的面作爲主面的矽半導 體基板使用在半導體積體電路元件的最大的優點在於P型 FET的正孔移動度在<1 10>方向，相較於{100}面的情形大 約高了 2.5倍。.因此，在該些矽半導體基板中的n型FET 電子移動度，對於已提高到{1〇〇}面之電子移動度以上的 半導體積體電路元件而言，藉著將電子與正孔流動的通道 (c h a η n e 1 )方向設在< 1 1 〇 >方向，更加可實現電路元件的 微細化。但是對於以在< 1 1 0>方向未具有原子等級的階梯 的{ 1 1 0 }面作爲主面的矽半導體基板而言，目前的情形是 表面粗度不會成爲囬的表面粗度以下，而其電子移 動度較U 〇 〇}面的電子移動度爲小° -11 - (8) 200416806
爲了要減低表面粗度，則必須實施原子等級的表面平 坦化。藉著在表面形成階梯（step )，可以在階梯之間形 成台地’該台地面則成爲原子等級般的平坦的面。若將階 梯的端緣設成< 11 〇 >方向，則流向< η 〇〉方向的載體會流 經平坦的台地面正下方，或是不會受到因爲階梯的段差所 造成的散亂而流動，而能夠減低因爲表面粗度所造成之散 亂的影響而能夠實現高的移動度。此外，階梯的端緣，以 原子等級來看並不成爲直線而是具有數原子的凹凸，而將 δ亥部分勒爲鈕結（k i n k )部。因此，所謂沿著< 1 1 〇 >方向 的階梯’右是以微測器級數來看，則意味著沿著 < 丨1 〇 >方 向的階梯。.
本發明之砂半導體基板的第丨形態，則可以藉由磊晶 成長法在以讓{] 10}面朝<1〇〇>方向傾斜的面作爲主面的矽 半導體基板的表面形成5夕單結晶薄膜。藉由該嘉晶成長法 而在表面形成矽單結晶薄膜的矽半導體基板，換言之是一 磊晶矽半導體基板，以下則將此稱爲本發明的磊晶矽半導 體基板。 矽半導體基板的磊晶成長則是根據可一邊將矽原子堆 積在位於台地上之階梯的鈕結部（k i n k )而一邊讓階梯作 2次兀地成長的模型來說明。對於主面未些微傾斜且經過 硏磨·洗淨處理的{ 1 1 0 }面的鏡面硏磨矽半導體基板的表 面，則在通常的RCA洗淨中未形成台地與階梯而存在有 無數的微小平面（m i c r 〇 f a c e t )而此則是造成表面粗度惡 化的主要原因。當在其表面進行磊晶成長時，則無數的微 ►12- 200416806 Ο) 小平面（m i c r o f a c e t )會擔當紐結（k i n k )的角色而使得 石夕原子的堆積得以均勻。因此未形成朝向< 1 1 〇 >方向的階 梯與台地。 但是本發明的磊晶矽半導體基板，在進行磊晶成長之 前的鏡面硏磨矽半導體基板的主面，則不管是否是已經些 微傾斜的面的微斜面，雖然未觀察到台地與階梯，但是當 在其表面作嘉晶成長時，則在該成長過程中會形成台地與 階梯，因此可以改善表面粗度。經過些微傾斜的鏡面硏磨 矽半導體基板則含有潛在地形成台地與階梯的主要原因。 藉著將些微傾斜的方向設成本發明的< 1 0 0>方向，司*平行 於作爲載體流動方向的< 11 0>方向出現階梯，而載體可在 作爲階梯之間之平坦的面的台地面的正下方流動。因此載 體不會因爲階梯的段差而產生散亂。 本發明之矽半導體基板的第1形態，可以將以讓 { 1 1 0 }面朝< 1 〇 〇>方向傾斜的面作爲主面的矽半導體基板在 氫氣、或氬氣、或該些的混合氣體環境下實施熱處理（以 下也有將該矽半導體基板稱爲熱處理矽半導體基板的情形 。在氫氣或氬氣，或該些的混合氣體環境下以高溫經過熱 處理之微傾斜{ Π 0 }面矽基板，藉著以高溫處理使表面的 砂原子作再配列，可以在其表面形成階梯與台地。藉著將 微傾斜的方向設爲< 1 00>方向，則平行於作爲載體流動之 方向的< 11 0>方向會出現階梯，而能夠使載體在怍爲階梯 間之平坦的面的台地面正下方流動。因此，載體不會因爲 階梯的段差而產生散亂。 -13- (10) 200416806
本發明之矽半導體基板的第2形態的特徵是一以讓 {Π 0}面朝<100>方向傾斜的面作爲主面的矽半導體基板， 而針對其表面實施鏡面硏磨（以下也有將該矽半導體基板 稱爲鏡面硏磨矽半導體基板的情形。如上所述，對於讓 { 1 1 0 }面朝< 1 〇 〇 >方向些微傾斜而經實施硏磨.洗淨處理的 矽基板雖然未形成階梯與台地，但藉著針對該基板實施磊 晶成長或是在氫氣或氬氣環境下實施熱處理可以形成階梯 與台地，因此在矽基板的表面會內含有形成階梯與台地的 主要原因。在用於形成半導體積體電路元件之初期過程的 洗淨過程及熱處理過程中可以形成階梯與台地。
本發明之矽半導體基板中的微傾斜角度最好是0 °以 上、8°以下。讓{110}面朝<1〇〇>方向傾斜8。的面則成 爲另外的低指數面{ 5 5 1 }面，爲了要在該表面形成階梯與 台地，則必須讓{ 5 5 1 }面稍微地傾斜。因此，最好是在 8 °以下。當微傾斜角度變大時，則台地寬度會變小，而 階梯的密度變高。由於{ 1 1 〇 }面的單原子層階梯的段差爲 0 · 1 9 2 n m，因此在 8 °時之計算上的台地寬度爲1 . 3 6 n m， 而由於2原子階梯的段差爲0.3 94 nm，因此台地寬度成爲 2.7 3 nm，而台地寬度與階梯段差成爲同一級數（order) 。當階梯的密度變高時，則紐結（kink )密度地會變高， 而很難藉由階梯作2次元磊晶成長’而無法形成朝向特定 的方向的階梯與台地。之所以包含〇°則是導因於裝置精 度。當從結晶晶棒切斷成晶圓時’即使是設定爲〇 ° ，但 由於切斷機與方位測量機之精度的問題，一般上實際上具 -14- (11) 200416806 有]0分左右的誤差。因此，即使號稱是0。的晶圓，也 極稀少完全成爲0。。 本發明的矽半導體基板，最好將定向用平面（ 〇r]entaiion n at )或缺口（ notch )形成在 <1 1 〇> 方向。藉 著設成如此的構造，對於從結晶晶棒所切出之晶圓的表背 面’其傾斜方向成爲同一方向，由於不需要進行晶圓的表 背面管理，因此可以排除弄錯表背面的危險性。
本發明之矽半導體基板之製造方法的第1形態，其特 徵在於：製作出以讓{ 1 1 0 }面朝< 1 〇 〇 >方向傾斜的面作爲主 面的矽半導體基板，藉著以磊晶成長法讓矽單結晶薄膜在 其表面成長而製造出上述本發明之第1形態的矽半導體基 板。
本發明之矽半導體基板之製造方法的第2形態，其特 徵在於：製作出以讓U 1 0 }面朝< 1 0 0 >方向傾斜的面作爲主 面的砂半導體基板’錯者將δ亥砂半導體基板在氣氣、或急 氣或該些混合氣體環境中實施熱處理而製造出上述本發明 之第1形態的矽半導體基板。 【實施方式】 實施發明之最佳的形態 以下雖然是根據所附的圖面來說明本發明的實施形態 ，但圖所示的例子只是一個例子而已，當然只要是不脫離 本發明的技術思想，當然可以作各種的變更。 首先，請參照圖〗〜圖6來說明本發明的矽半導體基 -15- (12) (12)200416806 板。圖1表示將{ Η 〇}面朝<1 〇〇>方向傾斜0. Γ之本發明 的磊晶矽半導體基板 W 的 AFM ( Atomic Force Microscope)像，圖2表示其模式圖，圖3爲將{110}面 朝< Π 〇 >方向傾斜7 · 9 °之本發明之磊晶矽半導體基板W 的AFM像，圖4爲其模式圖，圖5爲將{110}面朝<1]〇> 方向傾斜0 . 1 °之氫熱處理矽半導體基板W的AFM像， 圖6爲其模式圖。 本發明的矽半導體基板 W是一以{ 1 1 〇 }面或讓{ 1 1 〇 } 面傾斜的面當作主面，而在其表面具有沿著< 1 1 〇>方向之 原子等級（level )的階梯（step ) S者（圖1〜圖6的圖示 例爲一以讓{ Η 〇 }面傾斜的面作爲主面的情形）。 爲了要減低矽半導體基板W的表面粗度則必須依據 原子等級（level )而使表面平坦化。藉著在矽半導體基板 w的表面形成階梯（s t ep ) S而在階梯S之間形成台地（ terrace ) T，而在該台地面，則依據原子等級成爲平坦的 面。若使階梯 S的端緣成爲< 1 1 〇>方向時，則藉著朝 < 11 0>方向流動的載體沿著平坦的台地面T正下方流下或 是藉由階梯S的段差在不受到散亂的影響的情形下而流動 ，可以減低受到因爲表面粗度所造成之散亂的影響而能夠 實現高的移動度。此外，階梯S的端緣，則在原子等級來 看並不成爲直線但是具有相當於數原子的凹凸，該部分稱 爲紐結（k i n k )部。因此，所謂的沿著< 1 1 〇 >方向的階梯 S則意味著以測微器級數（m i c r 〇 m e t e r 〇 r d e r )平均地來看 沿著< ]1 0 >方向的階梯S。 -16- (13) (13)200416806 爲了要提高在{ 1 1 0 }面或讓{ π 0 }面傾斜的面上所形成 的半導體積體電路元件的載體移動度，則載體所流動之 < 1 1 0 >方向的表面的原子等級必須要是平坦的。對於以 { 1 1 0 }面或讓{ 1 1 0 }面傾斜的面作爲主面的矽半導體基板而 言，若在其表面平均地在< 1 1 0 >方向形成階梯（s t e ρ )時 ，則可以沿著< 1 1 0 >方向讓載體流經出現在階梯之間而爲 平坦的面的台地面的正下方。本發明之磊晶矽半導體基板 ，由於是沿著< 1 1 〇>方向形成階梯，因此是一藉由磊晶成 長而在以讓{ 1 1 0 }面朝< 1 〇〇>方向傾斜的面作爲主面的鏡面 硏磨矽半導體基板表面上形成矽單結晶薄膜者。 接著請參照圖7來說明針對主面爲讓{110}面朝<100> 方向傾斜的面的矽半導體基板，將定向用平面（fl at ).或 缺口 （ notch )形成在<:1 10>方向的情形。圖7爲表示針對 本發明的5夕半導體基板藉著將定向用平面.（〇rientati〇n fl at )附設在< 1 〇 〇 >方向而成爲表背面等效之情形的說明 圖。本發明之效果之一則是不需要對矽半導體基板的表背 面進行管理。圖7係表示以矽半導體基板w的{丨】〇 }面爲 代表而作爲（110)面，而在〔110〕方向形成定向用平面 OF (由於以下之缺口的情形亦相同，因此以定向用平面 作代表）的情形。當讓與（丨1 〇 )面垂直的〔1〗〇〕軸（箭 頭OA )朝〔〇〇1〕方向傾斜的情形，而新的軸在圖中成爲 削頭〇 A ，豬此，主面則成爲一與新的軸〇 A，呈垂直的面 。田彳寸日日圓的表背面翻轉而硏磨背面側時，則傾斜方位成 爲在晶圓下面側所示的箭頭〇A”，而傾斜方位相對於定向 -17- (14) 200416806 用平面OF成爲同一方向。換言之，以定向用平面OF 爲基準，傾斜方位相對於晶圓的表背面翻轉成爲同一方 。因此，在矽半導體基板的製程中，並不必實施表背面 管理，可以提供一以定向用平面OF作爲基準，而在結 上具有等價之構造的矽半導體基板。 爲了要比較，圖8則表示一將矽半導體基板w的 向用平面OF形成在〔001〕方向的情形。而與圖7同 地，當讓與（1 1 〇 )面呈垂直的〔1 1 0〕軸（箭頭Ο A ) 〔001〕方向傾斜的情形，新的軸在圖中成爲箭頭〇 A 因此，主面成爲一與新的軸〇A’垂直的面。當將晶圓的 背面翻轉而硏磨背面側時，則傾斜方位成爲晶圓下面側 示的箭頭〇 A ”，而傾斜方位成爲一相對於定向用平面 旋轉1 8 0度的方向。在某一晶圓雖然傾斜方位係朝著定 用平面的方向（〔〇〇1〕），但在其他的晶圓，則成爲 定向用平面的方向（〔〇 〇 1〕）呈相反側。因此，在以 向用平面作爲基準來排整矽半導體基板的方向而實施各 的處理來製作半導體元件的元件製程中，則混合有傾斜 向呈]8 0度不同的晶圓’而無法製作出顯示同一特性的 件。 本發明之矽半導體基板之製造方法的第1形態是-作以讓{ 1 1 0 }面朝<]0 〇 >方向傾斜的面作爲主面的砂半導 基板，藉著磊面成長法讓矽單結晶薄膜在其表面上成長 製造本發明之矽半導體基板的形態。 本發明之矽半導體基板之製造方法的第2形態則胃 作 向 的 晶 定 樣 朝 丨。 表 所 OF 向 與 定 種 方 元 製 體 而 -18- (15) 200416806 製作以讓{l l 〇 }面朝< 1 〇 〇 >方向傾斜的面作爲主面的矽半導 體基板，藉著將該矽半導體基板在氫氣、或氬氣、或該些 的混合氣體環境中實施熱處理而製造出本發明之矽半導體 基板的形態。 實施例
以下雖然是舉出實施例更詳細地說明本發明，但該些 實施例只是舉例而已，當然並不應加以限制解釋。 (實施例1 ) 讓朝〔.1 1 〇〕方向被上拉的矽單結晶朝〔0 01〕方向傾 斜 0。 、 0.1。 、 1.0。 、 2.0。 、 4.0。 、 6.0。 、 7.9。、
而切斷而製作出晶圓。結晶爲添加了棚的p型，電 阻率爲10〜12 Ω cm，口徑爲150mm被切斷的晶圓在藉由 通常的化學機械式硏磨而成爲鏡面晶圓後則實施RC A洗 淨。藉由磊晶成長在讓些的鏡面硏磨矽半導體基板形成厚 度約5μηΊ的矽單結晶薄膜。原料氣體則使用.SiHCl3，而 在氫氣環境中藉由1 1 3 0 °C的反應溫度而成長。 表面粗度的測量則是利用可藉由AFM ( Atomic Force Microscope )的功能來測量表面之微小的凹凸的 SEIKO INSTROMENTS公司的SPA 360來進行。而藉由Rms來表 示其表面粗度的量。圖9 .表示磊晶矽半導體基板之Rms 的微傾斜角度相關性。爲了要比較也表示了具有各傾斜角 度的鏡面硏磨矽半導體基板。當微傾斜角度爲〇。時，則 -19- (16) 200416806 鏡面硏磨矽半導體基板的Rms與磊晶矽半導體基板的 R m s 分別是 〇 . 1 1 8 n m、0 . 1 1 2 n m。 此外’沒有傾斜的{ 1 l 〇 }面的鏡面硏磨矽半導體基板 的R m S = 0 · 1 1 8 n m是一大約與沒有傾斜的{〗Q Q }面的鏡面硏 磨砂半導體基板的r m s相同的値。即使微傾斜角爲〇 . j。
’晶晶砂半導體基板的表面粗度會較鏡面硏磨矽半導體基 板減低。其減低效果至少到7.9。的傾斜角。由於{丨丨〇}面 的單原子層階梯的段差爲〇 . 1 9 2 n m，因此，當7.9。時在 I十算上的台地面的寬度爲1 · 3 8 n m，而由於2原子階梯的 段差爲0.3 94nm，因此，台地面的寬度成爲2.76nm，因而 ’台地覓度與階梯段差成爲同一級數（〇 r d e r )。當階梯 間隔變窄而其密度變高時，則連紐結（k i n k )密度也會變 高’而因爲階梯而導致2次元磊晶成長變得困難。而在 ]0 · 0 °時，其表面粗度會變差。
將微傾斜角爲0 · 1 °的磊晶矽半導體基板的表面粗度 的A F Μ像表示在圖1，而將其模型圖表示在圖2。如圖1 以及圖2所示可以確認出階梯S與台地Τ。階梯S則平均 地被形成在<1 10>方向。台地Τ的寬度約爲i〇〇nm。台地 T的寬度L，則在已簡化的模型中可根據在階梯s的段差 h與微傾斜角α之間所成立的公式：tan a =h/L來加以預 測。當爲{ 1 I 0 }時，則單原子階梯的段差爲〇 · I 92nm，而2 原子階梯的段差爲〇·3 8 4nm。而當微傾斜角爲〇.丨。時， 相對於單原子階梯，台地寬度成爲1 1 〇 n m，而與預測大致 上一致。當微傾斜角度超過Γ時，則所估計之由單原子 -20- (17) 200416806 階梯所造成的台地寬度成爲1 0 n m以下。
此時的階梯與台地很難以AFM來進行觀察。由於表 面粗度Rms較鏡面硏磨矽半導體基板減低，因此可以視 爲已形成階梯與台面。如此般雖然可以預測微傾斜角度變 得愈大則台地寬度變得愈小，但是當微傾斜角度爲7.9。 時則可視爲例外。此時的AFM像則表示在圖3，而其模 型圖則表示在圖4。由圖3以及圖4所示形成一較所預測 之台地寬度的1 .38nm或2.76nm更寬的台地τ。又，階梯 S的方向雖然大槪是< 1 1 0>方向，但由於是曲線的，因此 意味著階梯S的成長是搖晃的。而已形成了相當寬之台地 T的理由則在於當讓{ 1 1 0}面朝<1 〇〇>方向傾斜7.9。時， 由於其主面爲低指數面的{ 5 5 1 }面成爲一傾斜〇 ·丨5。的面 ’因此，其主面成爲一從小平面（f a c e t ) { 5 5 1 }些微傾斜 的面使然。而此則可以從當讓作爲小平面（facet )的 { 1 1 1 }面朝< 1 1 2>方向稍微傾斜時形成階梯與台地而推測出
來。 (實施例2 ) 接著說明熱處理矽半導體基板的表面粗度，如與嘉晶 矽半導體基板的情形同樣地，讓朝〔1 1 0〕方向被上拉的 石夕單結晶朝〔0 0 1〕方向傾斜0 ° 、0 · 1 ° 、1 . 〇。 、2.0。 、4 · 0。 、6.0。 、7.9。 、1 〇 · 〇 °而實施切斷製作出晶圓。 在藉由通常的化學機械硏磨成爲鏡面晶圓後則實施RCA 洗淨。針對該些的鏡面硏磨矽半導體基板在氫氣環境中以 -21 - (18) 200416806 1 1 5 0 C實施1個小時的熱處理。圖〗〇係表示氫氣熱處理 砂半導體基板的s的微傾斜角度相關性。
爲了要比較也表示鏡面硏磨矽半導體基板。當微傾斜 角度爲0 °時，則鏡面硏磨矽半導體基板的R ni S與氫氣熱 處理砂丰導體基板的 R ni a分別是0 . ] ] 8 η m、0 . 1 1 1 n m。 Rms的微傾斜角度相關性則與磊晶矽半導體基板的情形相 同。亦即，微傾斜角從0 . 1 °到0.9 °爲止，氫氣熱處理 石夕半導體基板的表面粗度較鏡面硏磨矽半導體基板減低。 圖5係表微傾斜角爲〇 · 1 °時的AFM像，其模型圖則 表示在圖6。當爲磊晶矽半導體基板時雖不明瞭，但是形 成有階梯與台面。如此般，階梯與台面雖然相較於磊晶矽 半導體基板可.說是難以形成，但由於帶有些微傾斜之熱處 理ϊ夕半導體基板的表面粗度Rms會較鏡面硏磨矽半導體 基板減低，因此可以減輕由載體之表面粗度所造成的散亂
(實施例3 ) &下則說明在本發明的矽半導體基板形成半導體元件 而測量載體移動度的情形。使用主面爲讓{ 1 10 }面朝< 1 〇 〇 > 方向傾向的角度爲〇。 、〇 . 1。 、7.9。的鏡面硏磨矽半導 體基板與在該些表面形成有厚度5 μ m之砂單結晶薄膜的 磊晶矽半導體基板以及在氫氣環境中實施熱處理的熱處理 矽半導體基板。鏡面硏磨矽基板的直徑 '電阻率、氧濃度 分別是 1 5 0 n m、P 型 1 0 〜1 2 Ω c m、1 6 p p m a ( J E ID A 換算） -22 - (19) (19)200416806 。磊晶層的電阻率是以1 1 Ω C m作爲中心値。氮氣熱處理 爲一在1 1 5 0°C下之1個小時的處理。參照試料則爲沒有 傾斜之{ 1 〇 〇 }面的鏡面硏磨矽半導體基板。電阻率、氧濃 度則大約與上述的値相同。此外，jElDA爲臼本電子工業 振興協會（現在改稱爲j E I T A :日本電子情報技術產業協 會）的簡稱。 爲了要證明電子移動度的改善效果乃形成η型場效電 晶體。最初爲了要進行元件分離，乃藉由S ΤI ( S h a 11 〇 w Trench Isolation )法形成用來分離元件的溝（trench )， 而以矽氧化膜來將溝埋住。接著則實施RCA洗淨，在除 去有機物、雜質、金屬後，則在乾燥氧化環境中形成5nnl 的閘氧化膜。而爲了要控制閘極的閾値電壓將硼(B )的 離子注入到基板整面。 接者1 則錯由 C λ’ D ( C h e m i c a 1 V a ρ 〇 r D e ρ 〇 s i t i ο η )法來 堆積多結晶矽膜，對其實施圖案化而在電晶體形成領域的 閘氧化I吴之上形成多結晶砂電極。接著則以低濃度將磷（ Ρ)離子注入而形成可緩和高電場的源極與η·汲極領域 電子的流動方向爲< 1 1 〇〉方向。接著則如被覆閘極般地藉 由CVD而讓矽氧化膜堆積在基板整面而進行異方性蝕刻 ’在閘極的側壁形成側壁絕緣膜。最後則注入高濃度的砷 (As )離子而形成η +源極與，汲極領域。針對如此所製 作之η型場效電晶體的電子移動度進行評估。 · 將在成爲基準之{ 1 〇 〇 }面的鏡面硏磨矽半導體基板中 的電子移動度設爲]，而將各基板的電子移動度表示在表 -23 - (20) 200416806 1 °微傾斜磊晶矽半導體基板的電子移動度則成爲目前廣 泛所使用之{ 1 0 0 }面鏡面硏磨矽半導體基板之電子移動度 的1 . 4倍。即使是經微傾斜的氫氣熱處理的矽半導體基板 的電子移動度也大約成爲1 . 2倍，經微傾斜的鏡面硏磨矽 半導體基板的電子移動度相較於{ 1 〇 〇 ).面的情形約爲〇 · 8 倍，雖然是比較差，但由於相較於沒有傾斜的{1丨〇 }面的 情形仍成爲1 . 3倍，因此可顯現出傾斜所產生的效果。在 本實施例中，在半導體元件製程中雖然採用以往的RCA 洗淨方法，但藉著改善洗淨方法及熱處理方法有可能更加 改善電子移動度。例如藉由實施上述的5過程洗淨以及自 由基犧牲氧化處理可以更加改善表面粗度，且能夠期待載 體移動度更加變高。 表1 {1 1 〇 }基板 傾斜角 度（〔001〕方向） 0〇 0.1° 7.9° 鏡面硏磨 0.62 0.8 1 0.7 9 磊晶 0.76 1.46 1.4 4 熱處理 0.72 1 .22 1.15 產業上之可利用性 如上所述，本發明的矽半導體基板，則在原子高度使 之平坦化，相較於以往的矽半導體基板，其表面粗度大約 減低1 0%，以及原子等級的表面階梯（step )是沿著載體 >24- (21) (21)200416806 的流動方向而形成，因此可以使得半導體兀件的載體移動 度較以往的矽半導體基板的情形最大提高40%。藉著本發 明的砂半導體基板使用半導體積體電路兀件的基板可以實 現元件性能的高性能化。又，根據本發明的方法可以有效 地製造出本發明的矽半導體基板。 【圖式簡單說明】 圖]爲表示實施例1的磊晶矽半導體基板，當傾斜角 爲〇. 1 °時被形成在轰面之階梯與台地之狀態的AFM像，。 圖2爲圖1的模型圖。 圖3爲表示實施例1的磊晶矽半導體基板，當微傾斜 角:爲7 · 9 °時被形成在表面之階梯與台地之狀態的AFM像 〇 圖4爲圖3的模型圖。 圖5爲本發明之氫氣熱處理矽半導體基板，當微傾斜 角爲0 · 1 °時被形成在表面之階梯與台地之狀態的AFM像 〇 圖6爲圖5的模型圖。 圖7爲表示本發明的矽半導體基板，藉著將定向用平 面（oiMentaUon flat)附加在<11〇>方向而成爲表背面等 效之情形的說明圖。 圖8爲表示砂半導體基板，當將定向用平面附加在 < 1 〇〇>方向時不成爲表背面等效之情形而必須進行表背面 管理的說明圖。 -25- (22) (22)200416806 圖9爲表示實施例1之本發明之磊晶矽半導體基板與 鏡面硏磨矽半導體基板之表面粗度（Rm s )之微傾斜角度 相關性的說明圖。 圖1 〇爲表示實施例2之本發明之氫氣熱處理矽半導 體基板與鏡面硏磨矽半導體基板之表面粗度（Rm s )之微 傾斜角度相關性的說明圖。
-26-

Claims (1)

  1. 200416806 ⑴ 拾、申請專利範圍 1 · 一種砂半導體基板，其特徵在於：是一以丨〇丨面 或讓{ 1 1 0 }面傾斜的面作爲主面的矽半導體基板，在其表 面具有平均地沿著 <丨丨0>方向之原子等級的階梯（step)
    2.如申請專利範圍第1項之矽半導體基板，其中使 上述{ 1 1 0 }面傾斜的面是一讓{〇丨面朝< ；[00>方向傾斜的 面。 3 .如申請專利範圍第2項之矽半導體基板，在以讓 上述{ 1 1 0}面朝<100>方向傾斜的面作爲主面的矽半導體基 板的表面藉由磊晶成長法形成的單結晶薄膜。 4.如申請專利範圍第2項之矽半導體基板，將以讓 上述{ 1 1 〇}面朝<1 0 0>方向傾斜的面作爲主面的矽半導體基 板在氫氣、或氬氣、或該些之混合氣體環境中實施熱處理
    5 · —種矽半導體基板，其特徵在於：是一以讓（1〗〇 } 面朝< 1 0 0 >方向傾斜的面作爲主面的矽半導體基板，而針 對其表面實施鏡面硏磨。 6 ·如申請專利範圍第2項之矽半導體基板，以讓上 述{ 1 1 0 }面朝< 1 0 0 >方向傾斜的面作爲主面之矽半導體基板 之朝<1 〇〇>方向的傾斜角度爲0°以上、8°以下。 7 .如申請專利範圍第1項之矽半導體基板，將定@ 用平面（f】at )或缺口（ notch )形成在<1 10>方向。 8 . —種矽半導體基板之製造方法，其特徵在於： - 27- (2) 200416806 製作出以讓{l l 〇}面朝<1 00>方向傾斜的面作爲主面的 矽半導體基板，藉著藉由嘉晶成長法讓矽單結晶薄膜在其 表面上成長而製造出如第2項所$載的砂半導體基板。 9. 一種矽半導體基板之製造方法，其特徵在於：
    製作出以讓{110}面朝<]00>方向傾斜的面作爲主面的 矽半導體基板，藉著將該矽半導體基板在氫氣、或氬氣、 或該些的混合環境中實施熱處理而製造出如第2項所記載 的砂半導體基板。
    -28-
TW093102420A 2003-02-07 2004-02-03 Silicon semiconductor substrate and its manufacturing method TW200416806A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003030642A JP4190906B2 (ja) 2003-02-07 2003-02-07 シリコン半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW200416806A true TW200416806A (en) 2004-09-01
TWI326103B TWI326103B (zh) 2010-06-11

Family

ID=32844274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093102420A TW200416806A (en) 2003-02-07 2004-02-03 Silicon semiconductor substrate and its manufacturing method

Country Status (7)

Country Link
US (1) US7411274B2 (zh)
EP (1) EP1592045A4 (zh)
JP (1) JP4190906B2 (zh)
KR (1) KR101030455B1 (zh)
CN (1) CN100380580C (zh)
TW (1) TW200416806A (zh)
WO (1) WO2004070798A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8152919B2 (en) 2006-09-05 2012-04-10 Sumco Corporation Epitaxial silicon wafer and fabrication method thereof

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296496A (ja) * 2003-03-25 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
JP3979412B2 (ja) * 2004-09-29 2007-09-19 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2007070131A (ja) * 2005-09-05 2007-03-22 Sumco Corp エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008060355A (ja) * 2006-08-31 2008-03-13 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2008177529A (ja) * 2006-12-21 2008-07-31 Covalent Materials Corp 半導体基板およびその製造方法
US20080164572A1 (en) * 2006-12-21 2008-07-10 Covalent Materials Corporation Semiconductor substrate and manufacturing method thereof
JP2008177530A (ja) * 2006-12-21 2008-07-31 Covalent Materials Corp 半導体基板およびその製造方法
JP2009094156A (ja) * 2007-10-04 2009-04-30 Tohoku Univ 半導体基板および半導体装置
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
US8815710B2 (en) 2008-06-10 2014-08-26 Sumco Corporation Silicon epitaxial wafer and method for production thereof
JP2010018504A (ja) * 2008-07-14 2010-01-28 Japan Atomic Energy Agency Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法
JP5593107B2 (ja) 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102741977A (zh) * 2010-02-04 2012-10-17 国立大学法人东北大学 硅晶片和半导体装置
US9157681B2 (en) 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JP5359991B2 (ja) 2010-05-20 2013-12-04 信越半導体株式会社 シリコンエピタキシャルウェーハ及びその製造方法
JP5375768B2 (ja) * 2010-08-17 2013-12-25 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US9064808B2 (en) 2011-07-25 2015-06-23 Synopsys, Inc. Integrated circuit devices having features with reduced edge curvature and methods for manufacturing the same
US8609550B2 (en) 2011-09-08 2013-12-17 Synopsys, Inc. Methods for manufacturing integrated circuit devices having features with reduced edge curvature
KR102046761B1 (ko) 2013-01-14 2019-12-02 삼성전자 주식회사 비휘발성 메모리 장치
JP2013254982A (ja) * 2013-08-21 2013-12-19 Tohoku Univ 半導体基板および半導体装置
JP6973475B2 (ja) * 2017-04-06 2021-12-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
US11139402B2 (en) 2018-05-14 2021-10-05 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
KR102662765B1 (ko) * 2018-08-02 2024-05-02 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
US11264458B2 (en) 2019-05-20 2022-03-01 Synopsys, Inc. Crystal orientation engineering to achieve consistent nanowire shapes
KR102523367B1 (ko) * 2020-02-13 2023-04-21 세메스 주식회사 실리콘 구조물 표면 러프니스 개선 방법 및 기판 처리 장치
CN111364097A (zh) * 2020-04-15 2020-07-03 晶科能源有限公司 一种定向凝固铸锭的单晶硅籽晶、硅锭、硅块、硅片及其制备方法和应用

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3476991A (en) * 1967-11-08 1969-11-04 Texas Instruments Inc Inversion layer field effect device with azimuthally dependent carrier mobility
JPS5430004B2 (zh) 1971-09-20 1979-09-27
JPS59217374A (ja) * 1983-05-26 1984-12-07 Toyota Central Res & Dev Lab Inc 半導体ひずみ変換器
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
JPS6170748A (ja) 1984-09-14 1986-04-11 Hitachi Ltd 半導体装置
JPH0274074A (ja) * 1988-09-09 1990-03-14 Seiko Epson Corp 半導体基板
EP0354449A3 (en) 1988-08-08 1991-01-02 Seiko Epson Corporation Semiconductor single crystal substrate
JPH02248046A (ja) * 1989-03-22 1990-10-03 Nec Corp ＳｉＯ↓２膜の形成方法
DE19611043B4 (de) * 1995-03-20 2006-02-16 Toshiba Ceramics Co., Ltd. Verfahren zum Herstellen eines Siliciumwafers, Verfahren zum Bilden eines Siliciumwafers und Verfahren zur Herstellung eines Halbleiterbauelements
JPH10199813A (ja) * 1997-01-07 1998-07-31 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
CA2308369C (en) * 1997-11-10 2008-03-18 Don L. Kendall Quantum ridges and tips
JP2000216378A (ja) * 1999-01-21 2000-08-04 Matsushita Electric Ind Co Ltd Ｍｏｓ型ヘテロ構造および該構造を備えた半導体装置ならびにその製造方法
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
JP4016371B2 (ja) * 1999-11-10 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP3888416B2 (ja) * 2000-03-09 2007-03-07 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2002289819A (ja) * 2001-03-23 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US7494852B2 (en) * 2005-01-06 2009-02-24 International Business Machines Corporation Method for creating a Ge-rich semiconductor material for high-performance CMOS circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8152919B2 (en) 2006-09-05 2012-04-10 Sumco Corporation Epitaxial silicon wafer and fabrication method thereof

Also Published As

Publication number Publication date
EP1592045A4 (en) 2010-09-08
CN100380580C (zh) 2008-04-09
JP2004265918A (ja) 2004-09-24
US20060131553A1 (en) 2006-06-22
CN1748287A (zh) 2006-03-15
JP4190906B2 (ja) 2008-12-03
EP1592045A1 (en) 2005-11-02
WO2004070798A1 (ja) 2004-08-19
KR101030455B1 (ko) 2011-04-25
TWI326103B (zh) 2010-06-11
US7411274B2 (en) 2008-08-12
KR20050098860A (ko) 2005-10-12

Similar Documents

Publication Publication Date Title
TW200416806A (en) Silicon semiconductor substrate and its manufacturing method
US7029977B2 (en) Fabrication method of semiconductor wafer
US9607846B2 (en) Polishing of small composite semiconductor materials
JP5307381B2 (ja) 半導体素子ならびに半導体素子製造法
TWI423439B (zh) 半導體裝置及半導體結構之製造方法
US20070015333A1 (en) Method for manufacturing silicon carbide semiconductor devices
JP4954853B2 (ja) ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス
JP2017538297A (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
JP5730393B2 (ja) 複合基板およびその製造方法
JP5572085B2 (ja) Ｓｏｉウェーハの製造方法
CN109065449B (zh) 外延结构的减薄方法
JP2009149481A (ja) 半導体基板の製造方法
CN106206294A (zh) 半导体器件用结晶-无定形过渡材料和形成方法
TW200524146A (en) Semiconductor substrate and method for production thereof
JP5696767B2 (ja) 自立基板、およびその製造方法
JP6421505B2 (ja) サファイア基板の製造方法
JP5978269B2 (ja) トランジスタ素子およびその製造方法
JPH10256215A (ja) 半導体被処理面の調製方法
TW201718930A (zh) 具有經減低之線差排密度的基材之製造方法
JP2013135175A (ja) 複合基板およびその製造方法
JP2006019610A (ja) 半導体ウエハの製造方法
TW202207357A (zh) 半導體基板及其製造方法
CN115810544A (zh) 用于基于氧化镓的半导体衬底的表面处理方法及半导体器件
Li Electrical properties of ZnO grown by metalorganic vapour phase epitaxy

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent