CN102741977A - 硅晶片和半导体装置 - Google Patents

硅晶片和半导体装置 Download PDF

Info

Publication number
CN102741977A
CN102741977A CN2011800081821A CN201180008182A CN102741977A CN 102741977 A CN102741977 A CN 102741977A CN 2011800081821 A CN2011800081821 A CN 2011800081821A CN 201180008182 A CN201180008182 A CN 201180008182A CN 102741977 A CN102741977 A CN 102741977A
Authority
CN
China
Prior art keywords
silicon wafer
under
sample
heat treatment
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800081821A
Other languages
English (en)
Inventor
大见忠弘
寺本章伸
诹访智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of CN102741977A publication Critical patent/CN102741977A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明为表面由单原子层的台阶形成有呈阶梯状的多个平台的硅晶片，在所述晶片中不存在滑移线。

Description

硅晶片和半导体装置
技术领域
本发明涉及一种用于制成IC、LSI等半导体装置的硅晶片，并且涉及一种IC、LSI等半导体装置。
背景技术
用于制成IC、LSI等半导体装置的硅晶片表面的凹凸，是例如像非专利文献1所示那样使MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)的电流驱动能力劣化的主要原因，要求对其表面极力地进行平坦化(非专利文献1)。
另一方面，据报道，在1200℃的Ar气氛下对硅晶片进行处理时，能够形成显现原子水平的台阶和平台结构的终极的平坦表面(非专利文献2)。
现有技术文献
非专利文献
非专利文献1：T.Ohmi，K.Kotani，A.Teramoto，and M.Miyashita，IEEE Elec.Dev.Lett.，12，652(1991).
非专利文献2：L.Zhong，A.Hojo，Y.Matsushita，Y.Aiba，K.Hayashi，R.Takeda，H.Shirai，and H.Saito，Phy.Rev.B.54，2304(1996).
发明内容
发明想要解决的问题
但是，如非专利文献2那样，在1200℃的高温下对像200mmφ那样的大口径硅晶片进行热处理时，在硅晶片上会形成被称作滑移线的结晶缺陷，所以在该晶片上形成的MOSFET的成品率显著降低。
图1(a)是本申请人在1100℃、Ar气氛下对硅晶片进行热处理时的X射线衍射形貌(X-ray diffraction topography)分析结果。可见在由白圈包围的地方形成滑移线。
在此种情况下，在现有技术中不可能表面以原子级在平坦化的大口径晶片上成品率高地制造MOSFET以及由其构成的电路，为了能够以低成本提供高性能的半导体装置，而使其兼备这些条件是有效的。
本发明是鉴于上述问题而作出的，其目的在于，提供即便在表面以单原子层平坦化且制成大口径的情况下，也能够成品率高地制造MOSFET以及由其构成的电路的硅晶片。
用于解决问题的手段
为了解决上述问题，根据本发明的第一方案，可以得到一种硅晶片，其特征在于，其为在表面由单原子层的台阶形成有呈阶梯状的多个平台的硅晶片，在所述晶片中不存在滑移线。
根据本发明的第二方案，可以得到一种半导体装置，其特征在于，通过使用第一方案所述的硅晶片而形成。
根据本发明的第三方案，可以得到一种半导体装置，其被形成在具有原子级别的台阶和平台、且不存在滑移线的硅基板上。
根据本发明的第四方案，可以得到一种硅晶片平坦化方法，其在900℃以下且800℃以上的温度、惰性气体氛围下以原子水平对硅晶片进行平坦化。
根据本发明，能够提供即便在表面以原子级平坦化且制成大口径的情况下也能够成品率高地制造MOSFET以及由其构成的电路的硅晶片。
附图说明
图1是表示在各种条件下对硅晶片进行热处理时的X射线衍射形貌结果图。
图2是表示本实施方式的硅晶片的偏移角(off-angle)和平台宽度的关系图。
图3是实施例1、4-1和比较例1、2的试样表面的AFM图像。
图4是表示在本实施方式的硅晶片上形成MOSFET的情况的一个例子的平面图。
图5是图4的源-漏方向的截面图。
图6是实施例1的热处理时的温度曲线。
图7是实施例5和比较例3～5的氧化前和氧化后(处理前和处理后)的试样表面的AFM图像。
图8是表示实施例6和比较例6的漏电压-漏电流特性的图。
图9是表示热处理装置的概况的截面图。
图10是实施例4-1的试样表面的AFM图像。
图11是表示累积故障率(Cumulative Failure“％”)的评价结果(评价面积：1mm ×1mm)的图。
图12是表示累积故障率(CumulativeFailure“％”)的评价结果(评价面积：4mm×4mm)的图。
具体实施方式
以下，基于附图详细地说明本发明的优选的实施方式。
首先，对本实施方式的硅晶片进行简单地说明。
本发明的硅晶片在表面由单原子层的台阶形成有呈阶梯状的多个平台且不存在滑移线。
在这里，“滑移线”是指在对硅晶片进行热处理时由于高温的缘故有规律地排列的硅原子发生偏离而引起的“结晶缺陷”，例如如图1(a)中白圈包围的部分所示那样具有龟裂之类的形状。
即，本发明的硅晶片具有无结晶缺陷的结构。
此外，表面由原子级别的台阶形成有呈阶梯状的多个平台的状态是指如图2和图3所示的状态。
如图2示意性表示的那样，本实施方式所述的硅晶片的表面仅偏移角(θ)从Just(100)面倾斜。
需要说明的是，图2表示以下情况：基板表面的结晶为(100)面，对于相对于<01-1>方向沿<011>方向倾斜36°的方向的(100)面，作为偏移角使面方位仅倾斜了0.06°。
在用例如AFM(Atomic Force Microscope)对该状态进行拍摄时，观察到如图3所示的形状。
如图2所示，在原子水平下，基板表面仅倾斜偏移角(θ)时，其表面的晶格结点不同。该表面的晶格结点替换的位置成为台阶SA、SB。该台阶的高度为硅(100)表面的1个原子台阶的高度即0.13nm。
此时的台阶和平台的数量如图2所示，由(1)式来表示。
L＝0.13/tanθ(nm)…(1)
L：平台宽度，θ：从(100)面偏离的偏移角
平台宽度在原子水平存在几个原子的偏差。但是，该偏差小，为nm级，可以忽略对特性的影响，或者影响为较小的范围内。因此可认为平台宽度实质上为相同宽度。此外，台阶的方向也并不是一条直线，在原子水平上存在几个原子的凹凸，该凹凸也小，为nm级，可以忽略对特性的影响，或者影响为较小的范围内。因此，实质上视为一个方向呈直线性，由此可认为台阶实质上形成在同一方向上。此外，从AFM图像得到的平台宽度L和由X射线衍射测定得到的偏移角的关系与(1)式的结果非常一致。即，形成在硅表面的台阶为单原子层。进而，偏移角也同样地以平均的角度计视为实质上相同的角度。在以下的记载中，简单表述为在台阶方向在同一方向形成、平台宽度在相同宽度形成，并且偏移角在相同角度下形成。
此种情况下，为了得到表面形成有以单原子层的台阶呈段阶梯状的多个平台且不存在滑移线的硅晶片，理想的是热处理时的温度为900度以下。通过使热处理温度为900℃以下，从而在将硅晶片制成200mmφ以上的大口径的情况下也能得到无滑移线的晶片。
但是，在过于低温下的热处理中无法以原子级得到平坦的表面，因此，理想的是热处理时的温度为800℃以上。
这种表面形成有以单原子层的台阶呈段阶梯状的多个平台且不存在滑移线的硅晶片，在形成MOSFET的情况下，不会使MOSFET的电流驱动能力劣化，并且能够成品率高地形成MOSFET。
在这里，参照图4和图5对使用了本实施方式的硅晶片进行说明。
首先，通过不使用碱溶液的洗涤法对进行了上述处理(900℃以下的热处理)的半导体基板1(硅晶片、硅基板)的表面进行洗涤。
接着，如图5所示，例如通过利用由等离子体产生的氧自由基对基板表面直接进行氧化的自由基氧化法来形成SiO2膜2，然后通过CVD法等来形成SiO2膜3。
接着，使用光刻法等，使MOS晶体管所制成的活化区域开口。此时，如图4所示，为了使源-漏方向上不存在台阶(为了使台阶不与载流子移动方向交叉)，理想的是将与台阶平行的方向设为载流子移动方向。通过设定成此种构成，能够实现在载流子移动方向粗糙度极小、载流子迁移率大的MOSFET。
需要说明的是，图4中例示为相对于<01-1>方向，在沿<011>方向倾斜54°的方向上设定源-漏的情况。
接着，以光致抗蚀剂作为掩模材料，除去开口部分的SiO2膜2和SiO2膜3，并除去光致抗蚀剂。需要说明的是，开口形成在应分别设置晶体管的多个(多数)部分上，在图4和图5中示出其中的一个开口部分、一个晶体管。然后，通过不使用碱溶液的洗涤法对露出的半导体表面进行洗涤，然后通过自由基氧化形成SiO2膜4作为栅绝缘膜，形成多晶硅作为栅电极5。需要说明的是，只要是像自由基氧化法那样的各向同性的氧化法，不论其膜厚均不会使界面平坦度劣化。此外，栅绝缘膜可以通过自由基氮化来形成，也可以通过组合自由基氧化和自由基氮化来形成。
之后，通过公知的MOSFET形成方法来形成MOSFET。
具体而言，通过形成源扩散层6和漏扩散层7的形成、层间绝缘膜8的成膜、接触孔的开口、输出栅(原文：ゲ一ト取り出し)电极9、输出源(原文：ソ一ス取り出し)电极10和输出漏电极11的，从而形成如图5所示的MOSFET。
需要说明的是，MOSFET的形成方法没有特别的限制。形成栅绝缘膜的方法只要是例如各向同性地对半导体基板进行氧化的方法、氮化的方法即可。此外，多个形成的晶体管间的元件分离方法可以使用STI(Shallowtrench Isolation)、LOCOS(Local Oxidation of Silicon)法等，活性区域表面的洗涤方法、氧化膜、氮化膜的形成方法只要膜厚为相同程度即可。
此种情况下，根据本实施方式，硅晶片按照以下方式构成：表面形成有以单原子层的台阶呈段阶梯状的多个平台且不存在滑移线。
因此，通过使用该硅晶片，从而即使在晶片为大口径(200mmφ以上)的情况下也能够成品率高地制造MOSFET以及由其构成的电路。
实施例
以下，基于实施例进一步详细地说明本发明。
<滑移线的评价>
在各种热处理温度下对表面发生(100)取向的硅晶片进行加热，制成试样，对有无滑移线进行了评价。具体的步骤如以下所述。
(1)试样的制作
(实施例1)
首先，准备口径200mmφ、表面发生(100)取向的硅晶片，按照以下步骤进行硅晶片表面的洗涤。
首先，使用O3水，对硅晶片表面洗涤10分钟，用稀HF(0.5wt％)洗涤1分钟，最后，用超纯水冲洗3分钟。
然后，在图9所示的热处理装置内载置硅晶片，一边以20L/min流入水分为0.2ppb以下、O2为0.1ppb以下的Ar，一边在热处理温度850℃、热处理时间180分钟的条件下进行热处理。
具体而言，首先，按照图6所示的温度程序将硅晶片从30℃的状态升温至850℃，在850℃硅晶片保持180分钟。然后，按照图6所示的温度程序使硅晶片降温至30℃。
通过以上步骤制作了试样。
(实施例2)
将Ar流量设为10L/min、热处理时间(保持时间)设为540分钟，除此以外，在与实施例1同样的条件下制作了试样。
(实施例3)
将Ar流量设为10L/min、热处理时间(保持时间)设为270分钟，除此以外，在与实施例1同样的条件下制作了试样。
(实施例4-1)
将Ar流量设为10L/min、热处理温度设为900℃、热处理时间(保持时间)设为60分钟，除此以外，在与实施例1同样的条件下制作了试样。
(实施例4-2)
将Ar流量设为14L/min、热处理温度设为800℃、热处理时间(保持时间)设为90分钟，除此以外，在与实施例1同样的条件下制作了试样。
(比较例1)
将Ar流量设为10L/min、热处理温度(保持温度)设为1100℃、热处理时间(保持时间)设为60分钟，除此以外，在与实施例1同样的条件下制作了试样。
(比较例2)
将Ar流量设为10L/min、热处理温度(保持温度)设为1200℃、热处理时间(保持时间)设为60分钟，除此以外，在与实施例1同样的条件下制作了试样。
(2)试样的评价
使用X射线衍射形貌(X-ray diffraction topography)，对所制作的试样有无滑移线进行了评价。需要说明的是，评价使用理学电机公司制造的RU-300，通过透射X射线的形貌图，评价了有无滑移线。
此外，使用AFM(Seiko Instruments Inc.制造的SPI400)观察了试样的表面。使用X射线衍射装置(PANalitycal公司制造的X’pert Pro)测量了试样的偏移角和方向。
评价结果如表1所示，实施例1、2、4(4-1、4-2)和比较例1的透射X射线形貌图如图1所示。
此外，实施例1、4-1、比较例1、2的AFM图像如图3所示。
进而，实施例4-2的AFM图像如图10所示。上端、下端、左端、右端的AFM图像为在各自距离晶片边缘5mm的场所的图像，中央的AFM图像为在中央部(距离晶片边缘100mm)的图像，中央部与上端、下端、左端、右端各自之间的AFM图像为在各自距离晶片边缘50mm的场所的图像。
[表1]
  No.   热处理温度   Ar流量   热处理时间   滑移线
  实施例1   850℃   20L/min   180分钟   无
  实施例2   850℃   10L/min   540分钟   无
  实施例3   850℃   10L/min   270分钟   无
  实施例4-1   900℃   10L/min   60分钟   无
  实施例4-2   800℃   14L/min   90分钟   无
  比较例1   1100℃   10L/min   60分钟   有
  比较例2   1200℃   10L/min   60分钟   有
由表1以及图1、图10可知，在900℃以下进行了热处理的试样(实施例1～4(4-1，4-2))均未出现滑移线，并未因热处理而产生结晶缺陷。需要说明的是，也未观察到其他的面缺陷、点缺陷。
另一方面，可知，比较例1、2观察到滑移线(参照图1(a))，因热处理而产生结晶缺陷。
此外，由图3、图10可知，任一试样均观察到表面形成有以原子级的台阶呈段阶梯状的多个平台，可以以原子级得到平坦的表面。
<利用自由基氧化的表面凹凸的评价>
对所得的试样的表面实施各种处理，评价了平坦面的形状。具体的步骤如以下所述。
(1)试样的制作
(实施例5)
对于实施例1的试样，使用东京电子公司制造的微波激发等离子体装置，在温度400℃、133Pa、Kr/O2的流量比98/2的条件下进行了自由基氧化，形成了6nm的氧化层。
然后，使用以19/1混合了36wt％HCl和50wt％HF的溶液，除去氧化膜。
需要说明的是，通过确认成为疏水性的情况来判断氧化膜是否被除去。
(比较例3)
对于实施例1的试样，使用东京电子公司制造的α-8，在O2气氛下，温度900℃下加热试样10分钟，从而使表面热氧化，形成6nm的氧化层。
然后，使用以19/1混合了36wt％HCl和50wt％HF的溶液，除去氧化膜。
需要说明的是，通过确认成为疏水性的情况来判断氧化膜是否被除去。
(比较例4)
对于实施例1的试样，使用东京电子公司制造的α-8，在O2气氛下，1000℃下加热试样10分钟，从而使表面热氧化，形成17nm的氧化层。
然后，使用以19/1混合了36wt％HCl和50wt％HF的溶液，除去氧化膜。
需要说明的是，通过成为疏水性的情况来确认氧化膜是否被除去。
(比较例5)
对于实施例1的试样，用以19/1混合了36wt％HCl和50wt％HF的溶液洗涤1分钟，然后，用超纯水冲洗5分钟(即，未对表面氧化)。
(2)试样的评价
接着，用AFM观察实施例5和比较例3～5的氧化前后(比较例5洗涤前后)的表面形状。结果如图7所示。需要说明的是，图7的AFM图像为1μm见方。
如图7所示，可知：进行了自由基氧化的试样(实施例5)在氧化后也明显出现表面的台阶和平台，原子级的表面的平坦性得以维持。
另一方面，可知：进行了热氧化的试样(比较例3、4)的台阶和平台不明确，原子级的表面的平坦性变差。
<MOSFET的电流电压特性的评价>
按照以下所示的步骤制作图4和图5所示的MOSFET，评价了漏电流-漏电压(ID-VD)特性。
(1)试样的制作
(实施例6)
首先，利用T.Ohmi，″Total room temperature wet cleaning Si substratesurface，”J.Electrochem.Soc.，Vol.143，No.9，pp.2957-2964，Sep.1996.中记载的不使用碱溶液的洗涤法对实施例1的试样的表面进行了洗涤。
接着，通过利用由等离子体产生的氧自由基对基板表面直接进行氧化的自由基氧化法，在温度400℃的条件下形成7nm的SiO2膜2，然后通过CVD法形成300nm的SiO2膜3。
接着，利用光刻法，使MOS晶体管所制成的活化区域开口。
接着，以光致抗蚀剂作为掩模材料，用HCl/HF＝19/1的溶液除去开口部分的SiO2膜2和SiO2膜3，用H2SO4/H2O2＝4∶1溶液除去光致抗蚀层。然后，通过上述的不使用碱溶液的洗涤法对露出的半导体表面进行了洗涤，然后，通过自由基氧化形成5.6nm的SiO2膜4作为栅绝缘膜，形成多晶硅作为栅电极5。然后，然后通过公知的方法进行源扩散层6和漏扩散层7的形成、层间绝缘膜8的成膜、接触孔的开口、输出栅电极9、输出源电极10和输出漏电极11的形成，完成了如图5所示的MOSFET。
(比较例6)
不进行平坦化处理，使Ra＝0.06nm，除此以外，在与实施例5同样的条件下制作了MOSFET。
(2)试样的评价
在-3V～3V的范围内对所制作的试样以0.5V每单元施加漏电压，测定漏电流。
结果如图8所示。
由图8可知，在相同的栅电压、漏电压时，具有平坦的界面的实施例6的MOSFET比比较例6流入更大的漏电流，可形成良好的MOSFET。
<累积故障率(CumulativeFailure“％”)的评价>
图11是表示将评价面积设定为1mm×1mm并进行了累积故障率的评价的结果的图。横轴为直到破坏时所流入的电荷量(charges tobreakdown)Qbd，纵轴为累积故障率。图越靠右，性能越好。
图11中分别示出了在(a)将热处理温度设定为1100℃并以原子水平使表面平坦化的情况、(b)将热处理温度设定为800℃并以原子水平使表面平坦化的情况、(c)未进行平坦化为原子水平的处理的情况、(d)进行平坦化处理后通过APM来增大表面粗糙度的情况下，用自由基氧化法对各自的试样形成5.8nm的氧化膜，制作MOS二极管后测定的结果。
由图11所示的结果可知，与粗糙度大的情况即(c)、(d)相比，平坦化的情况即(a)、(b)的情况下，Qbd变大。
图12是同样地表示将评价面积设定为4mm×4mm并进行了累积故障率的评价的结果的图。
图12中分别示出了在(a)将热处理温度设定为1100℃并以原子水平使表面平坦化的情况、(b)将热处理温度设定为800℃并以原子水平使表面平坦化的情况、(c)未进行平坦化为原子水平的处理的情况下，用自由基氧化法对各自的试样形成5.8nm的氧化膜，制作MOS二极管后测定的结果。
由图12所示的结果可知，在大面积的试样中进行评价时，通过进行平坦化处理，从而使得初期故障消失。
产业上的可利用性
在如上所述的实施方式中，仅对将本发明用于MOSFET的情况进行了说明，但本发明不受这些实施方式的任何限定，也可应用于使用了具有平坦表面的硅晶片的所有的结构中。

Claims (8)

1.一种硅晶片，其特征在于，其为表面由单原子层的台阶形成有呈阶梯状的多个平台的硅晶片，且在所述晶片中不存在滑移线。
2.根据权利要求1所述的硅晶片，其特征在于，口径为200mm Φ以上。
3.根据权利要求1或2所述的硅晶片，其特征在于，在900℃以下的温度、惰性气体氛围下进行了热处理。
4.根据权利要求1～3中任一项所述的硅晶片，其特征在于，表面的面方位为(100)晶面。
5.一种半导体装置，其特征在于，通过使用权利要求1～4中任一项所述的硅晶片而形成。
6.一种半导体装置，其被形成在具有单原子层的台阶和平台、且不存在滑移线的硅基板上。
7.根据权利要求5或6的半导体装置，其在900℃以下的温度、惰性气体氛围下制成，并通过自由基氧化和/或自由基氮化形成栅绝缘膜。
8.一种硅晶片平坦化方法，其在900℃以下的温度、惰性气体氛围下以原子水平对硅晶片进行平坦化。
CN2011800081821A 2010-02-04 2011-02-02 硅晶片和半导体装置 Pending CN102741977A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-023101 2010-02-04
JP2010023101 2010-02-04
PCT/JP2011/052107 WO2011096417A1 (ja) 2010-02-04 2011-02-02 シリコンウェーハおよび半導体装置

Publications (1)

Publication Number Publication Date
CN102741977A true CN102741977A (zh) 2012-10-17

Family

ID=44355413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800081821A Pending CN102741977A (zh) 2010-02-04 2011-02-02 硅晶片和半导体装置

Country Status (6)

Country Link
EP (1) EP2533270A1 (zh)
JP (1) JPWO2011096417A1 (zh)
KR (1) KR20130007555A (zh)
CN (1) CN102741977A (zh)
TW (1) TWI539045B (zh)
WO (1) WO2011096417A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157681B2 (en) 2010-02-04 2015-10-13 National University Corporation Tohoku University Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
JPWO2013073671A1 (ja) * 2011-11-17 2015-04-02 国立大学法人東北大学 半導体装置及びその製造方法
CN103443910A (zh) 2012-04-05 2013-12-11 国立大学法人东北大学 硅晶片的原子级平坦化表面处理方法及热处理装置
JPWO2013150636A1 (ja) * 2012-04-05 2015-12-14 国立大学法人東北大学 シリコンウェーハの原子オーダー平坦化表面処理方法及び熱処理装置
FR3046877B1 (fr) * 2016-01-14 2018-01-19 Soitec Procede de lissage de la surface d'une structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002255700A (ja) * 2001-12-26 2002-09-11 Canon Inc 半導体基材の製造方法
JP2003324106A (ja) * 2002-03-01 2003-11-14 Hitachi Kokusai Electric Inc 熱処理装置、半導体デバイスの製造方法及び基板の製造方法
JP4190906B2 (ja) * 2003-02-07 2008-12-03 信越半導体株式会社 シリコン半導体基板及びその製造方法
JP4085162B2 (ja) * 2003-11-07 2008-05-14 独立行政法人産業技術総合研究所 シリコン基板の表面処理方法
JP4731849B2 (ja) * 2004-07-16 2011-07-27 株式会社アドバンテスト 半導体集積回路の製造方法
JP2006080294A (ja) * 2004-09-09 2006-03-23 Hitachi Kokusai Electric Inc 基板の製造方法
JP5183910B2 (ja) * 2005-11-23 2013-04-17 株式会社半導体エネルギー研究所 半導体素子の作製方法

Also Published As

Publication number Publication date
KR20130007555A (ko) 2013-01-18
JPWO2011096417A1 (ja) 2013-06-10
TWI539045B (zh) 2016-06-21
EP2533270A1 (en) 2012-12-12
WO2011096417A1 (ja) 2011-08-11
TW201200648A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
US7411274B2 (en) Silicon semiconductor substrate and its manufacturing method
JP2009194216A (ja) 半導体装置の製造方法
CN102741977A (zh) 硅晶片和半导体装置
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US11018223B2 (en) Methods for forming device isolation for semiconductor applications
CN103477419A (zh) 用于通过固相扩散形成超浅掺杂区域的方法
TWI591728B (zh) 半導體結構及其形成方法
JP5529217B2 (ja) 半導体装置の製造方法
CN103443910A (zh) 硅晶片的原子级平坦化表面处理方法及热处理装置
Kuroda et al. On the interface flattening effect and gate insulator breakdown characteristic of radical reaction based insulator formation technology
US8492879B2 (en) Semiconductor substrate and semiconductor device
KR20130121728A (ko) 불순물 확산 방법, 기판 처리 장치 및 반도체 장치의 제조 방법
WO2015198512A1 (ja) 半導体装置およびその製造方法
US20090294806A1 (en) Method of Improving Minority Lifetime in Silicon Channel and Products Thereof
US6800538B2 (en) Semiconductor device fabrication method and semiconductor fabrication control method
Li et al. Highly reliable radical SiO2 films on atomically flat silicon surface formed by low temperature pure Ar annealing
CN109003881B (zh) 金属氧化物层的形成
US10381218B1 (en) Methods of forming a semiconductor structure and methods of forming isolation structures
US9157681B2 (en) Surface treatment method for atomically flattening a silicon wafer and heat treatment apparatus
US6830996B2 (en) Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
Loo et al. Selective epitaxy of Si/SiGe to improve pMOS devices by recessed source/drain and/or buried SiGe channels
Miyahara et al. Effect of damage removal treatment after trench etching on the reliability of trench MOSFET
Kudoh et al. A study on Si (100) surface flattening utilizing sacrificial oxidation process and its effect on MIS diode characteristics
CN101577229A (zh) 半导体元件及其制作方法
JP6199354B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017