RU97116395A - Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag - Google Patents

Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag

Info

Publication number
RU97116395A
RU97116395A RU97116395/09A RU97116395A RU97116395A RU 97116395 A RU97116395 A RU 97116395A RU 97116395/09 A RU97116395/09 A RU 97116395/09A RU 97116395 A RU97116395 A RU 97116395A RU 97116395 A RU97116395 A RU 97116395A
Authority
RU
Russia
Prior art keywords
test
jtag
discrete data
backplane
connections
Prior art date
Application number
RU97116395/09A
Other languages
English (en)
Other versions
RU2182711C2 (ru
Inventor
Рэндэлл Моут
Original Assignee
Самсунг Электроникс Ко., Лтд
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/569,751 external-priority patent/US5852617A/en
Application filed by Самсунг Электроникс Ко., Лтд filed Critical Самсунг Электроникс Ко., Лтд
Publication of RU97116395A publication Critical patent/RU97116395A/ru
Application granted granted Critical
Publication of RU2182711C2 publication Critical patent/RU2182711C2/ru

Links

Claims (14)

1. Система для тестирования соединений от точки к точке на печатной плате при использовании JTAG, содержащая указанную печатную плату, включающую в себя схемотехнику, которая должна быть протестирована при использовании JTAG; тракт передачи дискретных данных на указанной печатной плате, причем указанный тракт передачи дискретных данных содержит соединительные штырьковые выводы; одно или более сменных периферийных или расширительных гнезд, которые электрически соединены с указанными штырьковыми выводами тракта передачи дискретных данных; сменную тестовую плату JTAG, которая входит в контакт с одним из указанных сменных гнезд для установления с ним электрического соединения, причем указанная тестовая плата содержит тестовую схемотехнику JTAG для возбуждения тестовых сигналов на указанных штырьковых выводах тракта передачи дискретных данных через указанное сменное гнездо, находящееся в контакте с указанной тестовой платой; и тестовую схему JTAG, имеющую связь с указанным трактом передачи дискретных данных на указанной печатной плате, в которой указанный выход тестовых сигналов посредством указанной тестовой платы принимается указанной тестовой схемой JTAG для тестирования целостности соединений от точки к точке на указанной печатной плате.
2. Система по п. 1, в которой указанная тестовая схема JTAG содержит вторую тестовую плату JTAG, находящуюся в контакте со вторым сменным гнездом.
3. Система по п. 1, в которой указанная тестовая схема JTAG содержит кристалл интегральной схемы, имеющий тестовую способность JTAG на указанной печатной плате.
4. Способ тестирования соединений тракта передачи дискретных данных на объединительной плате, которые сопряжены со сменным гнездом, предусматривающий обеспечение сменной тестовой платы, имеющей тестовые компоненты JTAG, включающие в себя регистр сканирования поверхности раздела, причем указанная тестовая плата предназначена для установки в указанном сменном гнезде; установку указанной тестовой платы в указанном сменном гнезде; смещение тестового вектора, содержащего биты данных, в указанный регистр сканирования поверхности раздела; вывод указанных битов данных тестового вектора из указанного регистра сканирования поверхности раздела к указанным соединениям тракта передачи дискретных данных через указанное сменное гнездо; прием указанных выходных битов данных тестового вектора через указанные соединения тракта передачи дискретных данных; и сравнение указанных принятых выходных битов данных тестового вектора с предварительно заданной конфигурацией выхода для идентификации нарушения нормальной работы в указанных соединениях тракта передачи дискретных данных.
5. Способ по п. 4, в котором указанные обеспечение, установка, смещение, вывод, прием и сравнение повторяются для каждого соединения тракта передачи дискретных данных на указанной объединительной плате, которая сопрягается со сменным гнездом.
6. Система, которая тестирует соединения тракта (передачи дискретных данных), которые сопряжены со сменными гнездами на объединительной плате, содержащая указанную объединительную плату; указанный тракт передачи дискретных данных, имеющий указанные соединения, которые сопряжены с указанными сменными гнездами на указанной объединительной плате; и сменную тестовую плату, дополнительно содержащую регистр сканирования поверхности раздела; часть соединителя, имеющую связь с указанным регистром сканирования поверхности раздела, причем указанная часть соединителя предназначена для вхождения в контакт с указанным сменным гнездом для установления связи между указанными соединениями тракта передачи дискретных данных и указанным регистром сканирования поверхности раздела; и управляющую схемотехнику сканирования поверхности раздела, содержащую контроллер программы анализа транзисторных схем; и регистр команд.
7. Система для тестирования множества соединений тракта (передачи дискретных данных), которые сопряжены по меньшей мере с двумя сменными гнездами на объединительной плате, в которой указанное множество соединений тракта передачи дискретных данных электрически связано с интерфейсом объединительной платы без тестовой схемотехники JTAG на указанной объединительной плате, содержащая указанную объединительную плату; указанный тракт передачи дискретных данных, имеющий указанные соединения, которые сопряжены по меньшей мере с двумя сменными гнездами на указанной объединительной плате; и по меньшей мере две сменные тестовые платы, которые входят в контакт по меньшей мере с двумя указанными сменными гнездами для установления электрической связи между тестовой схемотехникой JTAG на указанных сменных тестовых платах и указанными соединениями тракта передачи дискретных данных.
8. Система по п. 7, в которой указанная тестовая схемотехника JTAG на указанных сменных тестовых платах содержит регистр сканирования поверхности раздела, контроллер программы анализа транзисторных схем и регистр команд.
9. Система для тестирования множества соединений тракта (передачи дискретных данных), которые сопряжены по меньшей мере с одним сменным гнездом на объединительной плате, в которой указанная объединительная плата имеет смонтированную на ней тестовую схемотехнику JTAG и в которой указанное множество соединений тракта передачи дискретных данных не имеет электрической связи с указанной тестовой схемотехникой JTAG на указанной объединительной плате, содержащая указанную объединительную плату; указанный тракт передачи дискретных данных, имеющий указанные соединения, которые сопряжены по меньшей мере с одним сменным гнездом на указанной объединительной плате; и по меньшей мере одну сменную тестовую плату, которая входит в контакт по меньшей мере с одним сменным гнездом для установления электрической связи между тестовой схемотехникой JTAG на указанных сменных тестовых платах и указанными соединениями тракта передачи дискретных данных, причем указанная сменная плата имеет дополнительные контакты, которые образуют межсоединения с указанной тестовой схемотехникой JTAG на указанной объединительной плате.
10. Система по п. 9, в которой указанная тестовая схемотехника JTAG на указанной сменной тестовой плате содержит регистр сканирования поверхности раздела, контроллер программы анализа транзисторных схем и регистр команд.
11. Система по п. 9, в которой указанные дополнительные контакты предусмотрены на краю указанной сменной тестовой платы, расположенной отдельно от указанных соединений тракта передачи дискретных данных, и в которой указанная схемотехника JTAG на указанной объединительной плате соединена с указанными дополнительными контактами через тестовый кабель JTAG, соединенный между указанными дополнительными контактами и указанной объединительной платой.
12. Сменная тестовая плата JTAG, предназначенная для применения при тестировании соединений тракта (передачи дискретных данных) на обьединительной плате, которые сопрягаются со сменными периферийными или расширительными гнездами, содержащая часть соединителя, которая входит в контакт с указанными сменными периферийными или расширительными гнездами; буферную схемотехнику, включающую в себя регистр сканирования поверхности раздела; контроллер программы анализа транзисторных схем; и регистр команд; входной тракт передачи дискретных данных, который обеспечивает входной канал, посредством которого сигналы из указанного соединителя обеспечиваются как входы в указанный регистр сканирования поверхности раздела; выходной тракт передачи дискретных данных, посредством которого выходные сигналы из указанного регистра сканирования поверхности раздела подаются к указанному соединителю, и в котором указанная буферная схемотехника применена только как тестовое устройство JTAG, а не как буфер.
13. Сменная тестовая плата JTAG по п. 12, в которой указанная буферная схемотехника содержит октальный буфер 74АСТ8245.
14. Сменная тестовая плата JTAG, предназначенная для применения при тестировании соединений тракта (передачи дискретных данных) на объединительвой плате, которые сопрягаются со сменным гнездом тракта передачи дискретных данных, содержащая первую часть соединителя, которая входит в контакт с указанным сменным гвездом тракта передачи дискретных данных; вторую часть соединителя, которая обеспечивает интерфейс к входвым и выходным шинам давных JTAG и управляющим шинам JTAG; и интегральвую схему, имеющую множество приемопередатчиков тракта передачи дискретных данных, имеющее электрическую связь с указанной первой частью соединителя для передачи данных и для приема данных из указанного гнезда тракта передачи дискретных данных, причем указанная интегральная схема дополнительно содержит интерфейс JTAG, который принимает последовательные данные и управляющие сигналы из указанной второй части соединителя и который передает данные между указанными шинами данных JTAG и указанными приемопередатчиками тракта передачи дискретных данных, разрешая в соответствии с этим указанной интегральной схеме работать в качестве тестовой схемы JTAG, которая тестирует указанное гнездо тракта передачи дискретных данных, при этом указанная интегральная схема не работает в соответствии с первостепенной функцией указанной интегральной схемы, а как тестовый прибор JTAG.
RU97116395/09A 1995-12-08 1996-11-13 Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag RU2182711C2 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/569,751 1995-12-08
US08/569,751 US5852617A (en) 1995-12-08 1995-12-08 Jtag testing of buses using plug-in cards with Jtag logic mounted thereon

Publications (2)

Publication Number Publication Date
RU97116395A true RU97116395A (ru) 1999-07-10
RU2182711C2 RU2182711C2 (ru) 2002-05-20

Family

ID=24276706

Family Applications (1)

Application Number Title Priority Date Filing Date
RU97116395/09A RU2182711C2 (ru) 1995-12-08 1996-11-13 Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag

Country Status (11)

Country Link
US (1) US5852617A (ru)
EP (1) EP0808461B1 (ru)
JP (1) JP3699127B2 (ru)
KR (1) KR100232116B1 (ru)
CN (1) CN1089440C (ru)
AU (1) AU7731596A (ru)
DE (1) DE69628143T2 (ru)
IL (1) IL121362A (ru)
RU (1) RU2182711C2 (ru)
TW (1) TW311176B (ru)
WO (1) WO1997022013A1 (ru)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512162B1 (ko) * 1998-03-31 2005-11-11 삼성전자주식회사 마이크로프로세서의에뮬레이션모드를위한바운더리스캔스탠다드인터페이스회로
US6357023B1 (en) * 1998-04-08 2002-03-12 Kingston Technology Co. Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air
US6415397B1 (en) 1998-04-08 2002-07-02 Kingston Technology Company Automated multi-PC-motherboard memory-module test system with robotic handler and in-transit visual inspection
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
US6178526B1 (en) * 1998-04-08 2001-01-23 Kingston Technology Company Testing memory modules with a PC motherboard attached to a memory-module handler by a solder-side adaptor board
US6289480B1 (en) * 1998-04-24 2001-09-11 National Semiconductor Corporation Circuitry for handling high impedance busses in a scan implementation
JPH11328972A (ja) * 1998-05-18 1999-11-30 Mitsubishi Electric Corp 半導体装置、その設計方法およびその検査方法
US6347387B1 (en) * 1998-10-09 2002-02-12 Agere Systems Guardian Corp. Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links
US6324663B1 (en) * 1998-10-22 2001-11-27 Vlsi Technology, Inc. System and method to test internal PCI agents
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US6279114B1 (en) * 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6246971B1 (en) * 1999-01-05 2001-06-12 Lucent Technologies Inc. Testing asynchronous circuits
US6266793B1 (en) 1999-02-26 2001-07-24 Intel Corporation JTAG boundary scan cell with enhanced testability feature
FI19991735A (fi) * 1999-08-16 2001-02-17 Nokia Networks Oy Menetelmä ja laite tietokonejärjestelmän toimintavarmuuden parantamiseksi
US6598193B1 (en) 2000-01-24 2003-07-22 Dell Products L.P. System and method for testing component IC chips
US6772261B1 (en) 2000-04-27 2004-08-03 International Business Machines Corporation Interface that allows testing and using memory modules in computer systems not designed for the modules
US6634005B1 (en) * 2000-05-01 2003-10-14 Hewlett-Packard Development Company, L.P. System and method for testing an interface between two digital integrated circuits
US6731128B2 (en) * 2000-07-13 2004-05-04 International Business Machines Corporation TFI probe I/O wrap test method
US6742144B2 (en) 2000-09-13 2004-05-25 Kingston Technology Co. Local heating of memory modules tested on a multi-motherboard tester
FI110724B (fi) 2000-09-14 2003-03-14 Patria New Technologies Oy JTAG-testausjärjestely
US6865693B1 (en) * 2000-10-19 2005-03-08 Dell Products, L.P. System and method for debugging multiprocessor systems
US6667873B2 (en) * 2001-03-27 2003-12-23 The United States Of America As Represented By The Secretary Of The Air Force Adaptive manifold
AU2002334333A1 (en) * 2001-10-17 2003-04-28 Koninklijke Philips Electronics N.V. On the fly configuration of electronic device with attachable sub-modules
CN100416284C (zh) * 2002-08-16 2008-09-03 中兴通讯股份有限公司 一种电缆测试装置及方法
US7069477B2 (en) * 2002-10-30 2006-06-27 International Business Machines Corporation Methods and arrangements to enhance a bus
AU2003290620A1 (en) * 2002-11-14 2004-06-03 Logicvision, Inc. Boundary scan with strobed pad driver enable
CN1308830C (zh) * 2002-12-27 2007-04-04 联想(北京)有限公司 计算机控制的易扩展的智能主板环境测试系统
EP1473633B1 (en) * 2003-05-02 2013-02-20 Infineon Technologies AG Programmable unit with debug resources
US6933628B2 (en) * 2003-07-24 2005-08-23 Agilent Technologies, Inc. High speed channel selector switch
CN100427964C (zh) * 2003-08-04 2008-10-22 华为技术有限公司 一种电路板的边界扫描测试方法
KR100564033B1 (ko) * 2003-12-05 2006-03-23 삼성전자주식회사 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
US7219258B2 (en) * 2003-12-10 2007-05-15 International Business Machines Corporation Method, system, and product for utilizing a power subsystem to diagnose and recover from errors
CN100349130C (zh) * 2004-02-25 2007-11-14 华为技术有限公司 一种并行加载数据回读校验方法
US7321997B2 (en) * 2004-03-30 2008-01-22 Intel Corporation Memory channel self test
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7389375B2 (en) 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7539800B2 (en) 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
CN100365423C (zh) * 2004-10-20 2008-01-30 华为技术有限公司 一种jtag链自动连接系统及其实现方法
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7305574B2 (en) 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7277988B2 (en) 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7441060B2 (en) 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
CN100346331C (zh) * 2004-11-30 2007-10-31 英业达股份有限公司 多芯片插座型电路板的芯片跨接装置
US20060156098A1 (en) * 2004-11-30 2006-07-13 Bawany Mahuammad A Method and apparatus for testing an electronic device
US7386772B1 (en) * 2004-12-20 2008-06-10 Emc Corporation Test module for testing of electronic systems
US7406642B1 (en) * 2005-10-03 2008-07-29 Altera Corporation Techniques for capturing signals at output pins in a programmable logic integrated circuit
US20070094554A1 (en) * 2005-10-20 2007-04-26 Martin Versen Chip specific test mode execution on a memory module
US7478259B2 (en) * 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7511525B2 (en) * 2006-01-26 2009-03-31 Honeywell International Inc. Boundary-scan system architecture for remote environmental testing
CN100442242C (zh) * 2006-02-28 2008-12-10 环达电脑(上海)有限公司 用于测试主板插槽的设备、系统及方法
US7636813B2 (en) * 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7640386B2 (en) 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7594055B2 (en) 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7584336B2 (en) 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7493439B2 (en) 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7490217B2 (en) 2006-08-15 2009-02-10 International Business Machines Corporation Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables
US7539842B2 (en) 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7477522B2 (en) 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7606988B2 (en) 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
US7970971B2 (en) * 2007-01-30 2011-06-28 Finisar Corporation Tapping systems and methods
DE102007007776B3 (de) 2007-02-12 2008-09-04 Göpel electronic GmbH Testsystem und Verfahren zum Prüfen einer Baugruppe
CN101193326B (zh) * 2007-04-24 2010-12-08 中兴通讯股份有限公司 用于多jtag链的自动测试装置及方法
US8078898B2 (en) * 2007-06-07 2011-12-13 Texas Instruments Incorporated Synchronizing TAP controllers with sequence on TMS lead
US7725783B2 (en) * 2007-07-20 2010-05-25 International Business Machines Corporation Method and apparatus for repeatable drive strength assessments of high speed memory DIMMs
JP2009296119A (ja) * 2008-06-03 2009-12-17 Toshiba Corp 双方向バッファ回路及び信号レベル変換回路
US8395393B2 (en) * 2010-02-02 2013-03-12 Raytheon Company Cable test method
CN101840368B (zh) * 2010-03-26 2013-01-16 中国科学院计算技术研究所 多核处理器的jtag实时片上调试方法及其系统
CN103000229A (zh) * 2011-09-09 2013-03-27 鸿富锦精密工业（深圳）有限公司 测试卡
EP2880535A4 (en) * 2012-07-30 2016-05-25 Hewlett Packard Development Co DETECTION OF ERRORS IN A PROCESSOR BASE
CN104237723A (zh) * 2014-08-28 2014-12-24 上海微小卫星工程中心 一种基于边界扫描的低频电缆网测试系统及测试方法
CN104899123B (zh) * 2015-04-24 2017-06-06 英业达科技有限公司 一种主板上dimm插槽的地址设置信号的连接测试装置与方法
CN105067991A (zh) * 2015-08-10 2015-11-18 宁波华远电子科技有限公司 一种电路板的检测装置及其检测方法
TWI561838B (en) * 2015-09-08 2016-12-11 Inventec Corp Testing device of address configuration signal of dimm slot and testing method thereof
US10010007B2 (en) 2015-12-09 2018-06-26 Mellanox Technologies, Ltd. Multi-slot plug-in card
CN106918750A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于内存插槽的测试电路板
CN106918724A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于快捷外设互联标准插槽的测试电路板
CN106918771A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于通用串行总线连接器的测试电路板
CN106918726A (zh) * 2015-12-24 2017-07-04 英业达科技有限公司 适用于串行ata连接器的测试电路板
CN106918725A (zh) * 2015-12-25 2017-07-04 英业达科技有限公司 具联合测试工作群组信号串接电路设计的测试电路板
TWI563274B (en) * 2015-12-28 2016-12-21 Inventec Corp Test circuit board for sata connector testing
TWI563272B (en) * 2015-12-28 2016-12-21 Inventec Corp Test circuit board design with jtag signal series circuit
TWI564580B (zh) * 2015-12-28 2017-01-01 英業達股份有限公司 適用於通用序列匯流排連接器的測試電路板
TWI550295B (zh) * 2015-12-28 2016-09-21 英業達股份有限公司 適用於快捷外設互聯標準插槽的測試電路板
TWI550294B (zh) * 2015-12-28 2016-09-21 英業達股份有限公司 適用於記憶體插槽的測試電路板
US9772376B1 (en) * 2016-04-29 2017-09-26 Texas Instruments Incorporated Increase data transfer throughput by enabling dynamic JTAG test mode entry and sharing of all JTAG pins
CN108226740B (zh) * 2016-12-09 2020-06-02 英业达科技有限公司 提供扩充联合测试工作组接口的扩充电路板
CN110268277B (zh) 2017-02-10 2022-05-27 总和校验有限公司 用于印刷电路板的功能性测试器，以及相关的系统和方法
CN109901045A (zh) * 2017-12-08 2019-06-18 英业达科技有限公司 电路板的连接器插槽引脚导通检测系统及其方法
TWI736721B (zh) * 2017-12-13 2021-08-21 英業達股份有限公司 連接器的腳位連接測試系統及其方法
CN111370054B (zh) * 2018-12-26 2024-07-05 华为技术有限公司 一种存储卡的测试系统
RU2703493C1 (ru) * 2018-12-28 2019-10-17 федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королёва" Способ локализации дефектов короткого замыкания выводов микросхем JTAG интерфейсом и устройство для его осуществления
RU189608U1 (ru) * 2019-04-09 2019-05-29 Акционерное общество "МЦСТ" Адаптер тестирования канала оперативной памяти третьего поколения
CN110297282B (zh) * 2019-08-06 2021-11-12 深圳面元智能科技有限公司 地震勘探设备测试仪
CN112462246A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描测试系统及其方法
RU194790U1 (ru) * 2019-10-17 2019-12-23 Акционерное общество "МЦСТ" Адаптер тестирования канала оперативной памяти четвертого поколения
CN110824386A (zh) * 2019-10-21 2020-02-21 中车太原机车车辆有限公司 一种用于电力机车电子插件箱的绕接线测试装置
JP7204697B2 (ja) * 2020-03-10 2023-01-16 株式会社東芝 半導体集積回路
CN111487479B (zh) * 2020-04-28 2022-06-03 中科龙人高新技术有限公司 一种工业机器人驱动板检测卡
CN117686892A (zh) * 2022-09-05 2024-03-12 英业达科技有限公司 以待测接脚的测试点进行边界扫描测试的系统及方法
TWI828439B (zh) * 2022-11-24 2024-01-01 英業達股份有限公司 無jtag串接測試電路板的dimm插槽測試系統及其方法
TWI822502B (zh) * 2022-12-01 2023-11-11 英業達股份有限公司 Jtag集線器的jtag連接介面致能與禁能控制系統及其方法
US11927632B1 (en) * 2022-12-09 2024-03-12 Inventec (Pudong) Technology Corporation DIMM slot test system without series connection of test board through JTAG and method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198759A (en) * 1990-11-27 1993-03-30 Alcatel N.V. Test apparatus and method for testing digital system
JP3372052B2 (ja) * 1991-06-06 2003-01-27 テキサス インスツルメンツ インコーポレイテツド 境界走査集積回路
US5428800A (en) * 1991-10-30 1995-06-27 I-Cube, Inc. Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch
TW253097B (ru) * 1992-03-02 1995-08-01 At & T Corp
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
DE69333479T2 (de) * 1992-06-17 2005-03-24 Texas Instruments Inc., Dallas Hierarchisches Verbindungsverfahren und -gerät
US5544309A (en) * 1993-04-22 1996-08-06 International Business Machines Corporation Data processing system with modified planar for boundary scan diagnostics
US5526365A (en) * 1993-07-30 1996-06-11 Texas Instruments Incorporated Method and apparatus for streamlined testing of electrical circuits
US5497378A (en) * 1993-11-02 1996-03-05 International Business Machines Corporation System and method for testing a circuit network having elements testable by different boundary scan standards

Similar Documents

Publication Publication Date Title
RU97116395A (ru) Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag
RU2182711C2 (ru) Тестирование jtag трактов передачи дискретных данных при использовании сменных печатных плат с установленными на них логическими схемами jtag
KR100316000B1 (ko) 통신장치
US20080315902A1 (en) Test device, test card, and test system
US5994894A (en) Testboard for IC tester
CN116660719A (zh) 一种基于flex测试系统的通用ate接口子母板测试方法
TW356524B (en) A test board which can test IC devices operating in either merged data output mode or standard mode
DE69102917D1 (de) Testgerät für integrierte Schaltkreise.
JPH10227830A (ja) Ｉｃテスタ用テストボード
JP5248898B2 (ja) 試験装置及び診断用パフォーマンスボード
US7200510B2 (en) Measurement control apparatus including interface circuits
CN1330135C (zh) 一种测试装置
GB2405945A (en) Printed circuit board test apparatus
KR100503692B1 (ko) 고정논리값을출력하는수단의출력과회로의입력사이의접속테스팅장치
CN219302579U (zh) 一种测试装置及测试系统
CN218123919U (zh) 转接组件
US6605952B2 (en) Zero connection for on-chip testing
CN210724804U (zh) 一种数据监控装置及系统
KR100266777B1 (ko) 튜너 측정용 지그
KR950022417A (ko) 원격 라인 테스트 기능을 가진 케이블 관리 시스템
KR100365779B1 (ko) 디지탈교환시스템의기능시험장치및그방법
CN113820992A (zh) 数字输入和输出信号测试平台
CN117074907A (zh) 模块化嵌入式自动测试系统
US20050146344A1 (en) Circuit tester interface
KR100266775B1 (ko) 튜너 측정용 지그